KR20180072815A - 퓨즈 소자 - Google Patents

Abstract

퓨즈 소자의 소형화에 의해서도, 발열체의 형성 영역을 확보하여 가용 도체를 안정적으로 용단함과 더불어, 실장 전극의 접속 면적을 확보하여 실장 기판과의 접속 강도를 확보한다. 절연 기판(10)과, 절연 기판(10)의 표면(10a)에 형성된 제1 전극(11) 및 제2 전극(12)과, 제1, 제2 전극(11, 12) 사이에 걸쳐 접속된 가용 도체(13)와, 절연 기판(10)의 이면(10b)에 형성되며, 통전에 의해 발열하여 가용 도체(13)를 용단하는 발열체(14)와, 절연 기판(10)의 이면(10b)에 형성된 이면 전극(15)을 구비하고, 발열체(14)와 이면 전극(15)이 절연층(17)을 개재해 중첩되어 있다.

Description

퓨즈 소자

본 발명은, 전원 라인이나 신호 라인을 차단함으로써 회로를 보호하는 퓨즈 소자에 관한 것이다. 본 출원은, 일본에서 2015년 12월 18일에 출원된 일본 출원번호 특원 2015-247288 및 일본에서 2016년 6월 1일에 출원된 일본 출원번호 특원 2016-110506을 기초로 하여 우선권을 주장하는 것이며, 이들 출원은 참조됨으로써, 본 출원에 원용된다.

예를 들면 리튬 이온 이차 전지용의 보호 회로에 이용되는 퓨즈 소자로서, 절연 기판에 형성된 제1 전극, 발열체에 연결되는 발열체 인출 전극, 제2 전극 사이에 걸쳐 가용 도체를 접속하여 전류 경로의 일부를 이루고, 이 전류 경로 상의 가용 도체를, 과전류에 의한 자기 발열에 의해 용단하거나, 혹은 외부로부터의 신호에 의해 퓨즈 소자 내부에 설치한 발열체로 통전함으로써 회로측이 의도하는 타이밍에서 가용 도체를 용단하는 것이 있다.

도 30에 퓨즈 소자의 일례를 나타낸다. 도 30~도 32에 나타내는 퓨즈 소자(80)는, 절연 기판(85)과, 절연 기판(85) 표면(85a)의 양단에 형성된 제1, 제2 전극(81, 82)과, 절연 기판(85)의 이면(85b)에 적층되어 절연층(86)으로 덮인 발열체(84)와, 절연 기판(85)의 표면(85a) 상에 적층되어 발열체(84)와 전기적으로 접속된 중간 전극(88)과, 양단이 제1, 제2 전극(81, 82)에 각각 접속되고, 중앙부가 중간 전극(88)에 접속된 가용 도체(83)를 구비한다.

제1, 제2 전극(81, 82)은, 절연 기판(85)의 이면(85b)에 설치된 제1, 제2 실장 전극(91, 92)과 스루홀(90)을 통해 접속되어 있다. 또 발열체(84)는, 일단이 절연 기판(85)의 이면(85b)에 설치된 발열체 인출 전극(87)과 접속되고, 타단이 절연 기판(85)의 이면(85b)에 설치된 발열체 전극(93)과 접속되어 있다. 발열체 인출 전극(87)은, 스루홀(94)을 통해 중간 전극(88)과 접속되어 있다. 또 가용 도체(83)는, 발열체(84)의 발열에 의해 신속하게 용단되는 재료로 이루어지며, 예를 들면 땜납이나, Sn을 주성분으로 하는 Pb프리 땜납 등의 저융점 금속으로 이루어진다.

퓨즈 소자(80)는, 과충전, 과방전 등의 이상이 검지되면, 외부 회로와 접속된 발열체 전극(93)으로부터 발열체(84)로 통전된다. 퓨즈 소자(80)는, 발열체(84)가 발열함으로써 가용 도체(83)가 용융되고, 이 용융 도체를 제1, 제2 전극(81, 82) 및 중간 전극(88)에 모음으로써, 제1 및 제2 전극(81, 82)간의 전류 경로를 차단한다.

일본국 특허 제2790433호 공보

리튬 이온 이차 전지가 탑재되는 기기의 소형화의 요청이나, 전동 공구나 전기 자동차와 같은 대전류 용도에 대응하기 위해 다수의 리튬 이온 이차 전지를 탑재할 필요에 따른 공간 절약화의 요청 등에 의해, 퓨즈 소자는 한층 소형화가 요구되고 있다.

도 32에 나타내는 바와 같이, 퓨즈 소자(80)는, 절연 기판(85)의 이면(85b)에 발열체(84), 발열체 인출 전극(87) 및 제1, 제2 실장 전극(91, 92)이 형성되어 있다. 그러나, 퓨즈 소자(80)의 소형화를 진행시키면, 제1, 제2 실장 전극(91, 92)에 의해 발열체(84)를 배치할 수 있는 영역이 좁아져, 통전 발열에 의해서도 가용 도체(83)를 신속하게 용단할 수 없거나, 혹은 국소적으로 과열되어 가용 도체(83)의 용단 전에 발열체(84) 자신이 소실되어 버려, 가용 도체(83)를 안정적으로 용단할 수 없는 것과 같은 리스크가 상정된다. 예를 들면, 퓨즈 소자는, 절연 기판의 사이즈를 3mm×2mm까지 소형화하는 경우를 상정하면, 발열체(84)의 사이즈는 0.8mm×0.8mm로 작아져 버려, 안정적으로 용단할 수 있는 가용 도체의 크기에 제약이 생겨, 대전류 용도에 대한 대응이 곤란해진다.

한편, 발열체(84)의 형성 영역을 어느 정도 확보하고자 하면, 발열체 인출 전극(87)이나 제1, 제2 실장 전극(91, 92)이 작아져, 절연 기판(85)의 표면(85a)에 형성된 중간 전극(88)이나 제1, 제2 전극(81, 82)과 캐스털레이션이나 스루홀을 통한 도통을 취하는 스페이스가 불충분해진다. 혹은 제1, 제2 실장 전극(91, 92)이 좁아짐으로써 실장 기판에 대한 접속 면적이 부족해져, 충분한 접속 강도를 확보할 수 없다는 문제가 생길 수 있다.

그래서, 본 발명은, 퓨즈 소자의 소형화에 의해서도, 발열체의 형성 영역을 확보하여 가용 도체를 안정적으로 용단함과 더불어, 실장 전극의 접속 면적을 확보하여 실장 기판과의 접속 강도를 확보할 수 있는 퓨즈 소자를 제공하는 것을 목적으로 한다.

상술한 과제를 해결하기 위해, 본 발명에 따른 퓨즈 소자는, 절연 기판과, 상기 절연 기판의 표면에 형성된 제1 전극 및 제2 전극과, 상기 제1, 제2 전극 사이에 걸쳐 접속된 가용 도체와, 상기 절연 기판의 이면에 형성되며, 통전에 의해 발열하여 상기 가용 도체를 용단하는 발열체와, 상기 절연 기판의 이면에 형성된 이면 전극을 구비하고, 상기 발열체와 상기 이면 전극이 절연층을 개재해 중첩되어 있는 것이다.

본 발명에 의하면, 소자를 소형화한 경우여도, 발열체의 유효 면적과 실장 전극의 양쪽 모두를 최대화할 수 있다. 따라서, 발열체의 발열이 절연층을 개재해 중첩된 전극으로부터도 전열되므로, 가용 도체의 용단이 보다 신속화, 안정화된다. 또, 실장 전극의 면적을 충분히 확보할 수 있으며, 회로 기판과의 접속 강도를 향상시키고, 또 퓨즈 저항의 상승을 방지할 수 있다.

도 1은, 본 발명이 적용된 퓨즈 소자의 절연 기판의 표면측을 나타내는 평면도이다.
도 2(A)는, 본 발명이 적용된 퓨즈 소자의 절연 기판의 이면측을 나타내는 저면도이며, 도 2(B)는 도 2(A)의 A-A＇ 단면도이다.
도 3은, 본 발명이 적용된 퓨즈 소자를 이용한 배터리 회로의 한 구성예를 나타내는 회로도이다.
도 4는, 본 발명이 적용된 퓨즈 소자의 회로도이다.
도 5(A)는, 본 발명이 적용된 다른 퓨즈 소자의 절연 기판의 표면측을 나타내는 평면도이며, 도 5(B)는 도 5(A)의 A-A＇ 단면도이다.
도 6은, 도 5에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 절연 기판의 이면에 발열체 인출 전극, 제1, 제2 실장 전극의 하층부 및 발열체 전극을 형성하고, 하층부 상에 제1 절연층을 형성한 상태를 나타내는 저면도이다.
도 7은, 도 5에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 제1 절연층 상에 발열체를 형성함으로써, 발열체와 하층부를 중첩시킨 상태를 나타내는 저면도이다.
도 8은, 도 5에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 발열체 상에 제2 절연층을 형성한 상태를 나타내는 저면도이다.
도 9는, 도 5에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 제2 절연층 상에 제1, 제2 실장 전극의 상층부를 형성한 상태를 나타내는 저면도이다.
도 10(A)는, 본 발명이 적용된 다른 퓨즈 소자의 절연 기판의 표면측을 나타내는 평면도이며, 도 10(B)는, 도 10(A)의 A-A＇ 단면도이다.
도 11은, 도 10에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 절연 기판의 이면에 발열체 인출 전극 및 발열체 전극을 형성한 상태를 나타내는 저면도이다.
도 12는, 도 10에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 절연 기판의 이면에 발열체를 형성한 상태를 나타내는 저면도이다.
도 13은, 도 10에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 발열체 상에 제2 절연층을 형성한 상태를 나타내는 저면도이다.
도 14는, 도 10에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 제2 절연층 상에 제1, 제2 실장 전극의 상층부를 형성한 상태를 나타내는 저면도이다.
도 15(A)는, 본 발명이 적용된 다른 퓨즈 소자의 절연 기판의 표면측을 나타내는 평면도이며, 도 15(B)는, 도 15(A)의 A-A＇ 단면도이다.
도 16은, 도 15에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 절연 기판의 이면에 발열체 인출 전극, 제1, 제2 실장 전극의 하층부 및 발열체 전극을 형성하고, 발열체 인출 전극 및 하층부 상에 제3 절연층을 형성한 상태를 나타내는 저면도이다.
도 17은, 도 15에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 제3 절연층 상에 발열체를 형성한 상태를 나타내는 저면도이다.
도 18은, 도 15에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 발열체 상에 제4 절연층을 형성한 상태를 나타내는 저면도이다.
도 19는, 도 15에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 제4 절연층 상에 제1, 제2 실장 전극의 상층부를 형성한 상태를 나타내는 저면도이다.
도 20(A)는, 본 발명이 적용된 다른 퓨즈 소자의 절연 기판의 표면측을 나타내는 평면도이며, 도 20(B)는, 도 20(A)의 A-A＇ 단면도이다.
도 21은, 도 20에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 절연 기판의 이면에 발열체 인출 전극 발열체 전극을 형성한 상태를 나타내는 저면도이다.
도 22는, 도 20에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 절연 기판의 이면에 발열체를 형성한 상태를 나타내는 저면도이다.
도 23은, 도 20에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 발열체 상에 제4 절연층을 형성한 상태를 나타내는 저면도이다.
도 24는, 도 20에 나타내는 퓨즈 소자의 제조 공정을 나타내는 도면이며, 제4 절연층 상에 제1, 제2 실장 전극의 상층부를 형성한 상태를 나타내는 저면도이다.
도 25(A)는, 변형예에 따른 퓨즈 소자의 절연 기판의 표면측을 캡을 생략하고 나타내는 평면도이며, 도 25(B)는, 도 25(A)의 A-A＇ 단면도이다.
도 26은, 도 25(A)의 B-B＇ 단면도이다.
도 27은, 외부 회로 기판에 실장된 상태를 나타내는 단면도이다.
도 28은, 다른 변형예에 따른 퓨즈 소자의 절연 기판의 표면측을 캡을 생략하고 나타내는 평면도이다.
도 29(A)는, 변형예에 따른 퓨즈 소자의 절연 기판의 표면측을 캡을 생략하고 나타내는 평면도이며, 도 29(B)는, 도 29(A)의 B-B＇ 단면도이다.
도 30은, 참고예에 따른 퓨즈 소자의 절연 기판의 표면측을 나타내는 평면도이다.
도 31은, 도 30의 A-A＇ 단면도이다.
도 32는, 도 30에 나타내는 퓨즈 소자의 절연 기판의 이면측을 나타내는 저면도이다.

이하, 본 발명이 적용된 퓨즈 소자에 대해, 도면을 참조하면서 상세하게 설명한다. 또한 본 발명은, 이하의 실시형태에만 한정되는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 여러 가지 변경이 가능한 것은 물론이다. 또, 도면은 모식적인 것이며, 각 치수의 비율 등은 현실의 것과는 다른 경우가 있다. 구체적인 치수 등은 이하의 설명을 참작하여 판단해야 할 것이다. 또, 도면 상호간에 있어서도 서로의 치수의 관계나 비율이 다른 부분이 포함되어 있는 것은 물론이다.

본 발명이 적용된 퓨즈 소자는, 절연 기판과, 절연 기판의 표면에 형성된 제1 전극 및 제2 전극과, 제1, 제2 전극 사이에 걸쳐 접속된 가용 도체와, 절연 기판의 이면에 형성되며, 통전에 의해 발열하여 가용 도체를 용단하는 발열체와, 절연 기판의 이면에 형성된 이면 전극을 구비하고, 발열체와 이면 전극이 절연층을 개재해 중첩되어 있다.

절연 기판의 이면에서 발열체와 중첩되는 이면 전극은, 예를 들면, 발열체와 접속되며, 발열체로의 통전 경로를 구성하는 발열체 인출 전극이다. 또, 이면 전극은, 제1, 제2 전극과 접속되며, 회로 기판에 실장되는 제1, 제2 실장 전극이다. 혹은, 이면 전극은, 발열체 인출 전극 및 제1, 제2 실장 전극이다. 그 외, 이면 전극은, 통전을 목적으로 하지 않는 방열용이나 회로 기판에 대한 접착용의 전극이어도 된다.

［제1 실시형태］

도 1 및 도 2에, 이면 전극인 발열체 인출 전극과 발열체를 중첩시킨 퓨즈 소자(1)를 나타낸다. 도 1에 나타내는 퓨즈 소자(1)는, 절연 기판(10)과, 절연 기판(10)의 표면(10a)에 형성된 제1 전극(11) 및 제2 전극(12)과, 절연 기판(10)의 표면(10a)에 형성됨과 더불어 이면(10b)에 형성된 발열체(14)와 전기적으로 접속된 중간 전극(16)과, 양단이 제1, 제2 전극(11, 12)에 각각 접속되고, 중앙부가 중간 전극(16)에 접속된 가용 도체(13)와, 절연 기판(10)의 이면(10b)에 적층되어, 중간 전극(16) 및 발열체(14)와 접속된 발열체 인출 전극(15)과, 절연층(17)을 개재해 발열체 인출 전극(15)에 적층된 발열체(14)와, 절연 기판(10)의 이면(10b)에 형성되며, 제1 전극(11)과 전기적으로 접속된 제1 실장 전극(18) 및 제2 전극(12)과 전기적으로 접속된 제2 실장 전극(19)을 구비한다.

절연 기판(10)은, 예를 들면, 알루미나, 알루미나 세라믹, 유리 세라믹스, 멀라이트, 지르코니아 등의 절연성을 갖는 부재에 의해 대략 사각형상으로 형성된다. 절연 기판(10)은, 그 외에도, 유리 에폭시 기판, 페놀 기판 등의 프린트 배선 기판에 이용되는 재료를 이용해도 된다. 또 퓨즈 소자(1)는, 탑재되는 전기기기의 소형화 등에 따른 요청으로부터 소형화가 도모되고, 절연 기판(10)이 예를 들면 3mm×2mm, 두께 0.3mm의 크기로 되어 있다.

［제1, 제2 전극］

제1, 제2 전극(11, 12)은, 절연 기판(10)의 표면(10a) 상에, 서로 대향하는 옆 가장자리 근방에 각각 이격되어 배치됨으로써 개방되고, 후술하는 가용 도체(13)가 탑재됨으로써, 가용 도체(13)를 통해 전기적으로 접속되어 있다. 또 제1, 제2 전극(11, 12)은, 퓨즈 소자(1)에 정격을 초과하는 대전류가 흘러 가용 도체(13)가 자기 발열(줄열)에 의해 용단되거나, 혹은 발열체(14)가 통전에 따라 발열하여 가용 도체(13)가 용단됨으로써, 차단된다.

도 2(A)에 나타내는 바와 같이, 제1, 제2 전극(11, 12)은, 각각, 절연 기판(10)을 관통하는 스루홀(20)을 통해 이면(10b)에 설치된 제1, 제2 실장 전극(18, 19)과 접속되어 있다. 제1, 제2 전극(11, 12) 및 제1, 제2 실장 전극(18, 19)간을 접속하는 스루홀(20)은, 퓨즈 소자(1)의 통전 경로의 일부를 구성하고, 전류 정격을 결정하는 요소로 이루어지므로, 소정의 치수(예를 들면 0.3mmφ)를 가지며, 내부에 제1 전극(11)과 제1 실장 전극(18), 제2 전극(12)과 제2 실장 전극(19)을 접속하는 도전층이 형성되어 있다.

제1, 제2 실장 전극(18, 19)은, 퓨즈 소자(1)가 실장되는 보호 회로 등의 회로 기판에 접속되는 외부 접속 전극이며, 절연 기판(10)의 이면(10b)에, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측에 이격되어 형성되어 있다. 퓨즈 소자(1)는, 이들 제1, 제2 실장 전극(18, 19)을 통해 외부 회로가 형성된 회로 기판과 접속되고, 제1 실장 전극(18), 스루홀(20), 제1 전극(11), 가용 도체(13), 제2 전극(12), 스루홀(20), 제2 실장 전극(19)에 걸친 경로가, 당해 외부 회로의 통전 경로의 일부를 구성한다.

또한 제1, 제2 실장 전극(18, 19)은, 스루홀(20)을 대신하여, 또는 스루홀(20)과 함께 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)에 캐스털레이션을 형성하고, 당해 캐스털레이션을 통해서도 제1, 제2 전극(11, 12)과 도통시켜도 된다. 또 제1, 제2 실장 전극(18, 19)은, 스루홀(20)이나 캐스털레이션을 통해 도통을 취하는 스페이스를 확보함과 더불어 회로 기판에 대한 접속 면적을 넓혀 접속 강도나 소정의 정격을 확보하기 위해, 충분한 면적을 구비하며, 또, 소자 전체의 퓨즈 저항의 저저항화(예를 들면 7mΩ)가 도모되고 있다.

제1, 제2 전극(11, 12)이나 제1, 제2 실장 전극(18, 19)은, Cu나 Ag 등의 일반적인 전극 재료를 이용하여 형성할 수 있으며, 예를 들면, Ag-Pd 페이스트를 인쇄하여, 850℃ 30min 소성함으로써 형성할 수 있다. 또, 제1, 제2 전극(11, 12)이나 제1, 제2 실장 전극(18, 19)의 표면 상에는, Ni/Au 도금, Ni/Pd 도금, Ni/Pd/Au 도금 등의 피막이, 도금 처리 등의 공지의 수법에 의해 코팅되어 있는 것이 바람직하다. 이에 따라, 퓨즈 소자(1)는, 제1, 제2 전극(11, 12)이나 제1, 제2 실장 전극(18, 19)의 산화를 방지하고, 도통 저항의 상승에 따른 정격의 변동을 방지할 수 있다. 또, 퓨즈 소자(1)를 리플로우 실장하는 경우에, 가용 도체(13)를 접속하는 접속용 땜납 혹은 가용 도체(13)를 형성하는 저융점 금속이 용융됨으로써 제1, 제2 전극(11, 12)을 용식(땜납 침식)하는 것을 방지할 수 있으며, 또, 회로 기판의 전극에 제1, 제2 실장 전극을 접속하는 접속용 땜납이 용융됨으로써 제1, 제2 실장 전극(18, 19)이 용식되는 것을 방지할 수 있다.

또 절연 기판(10)의 표면(10a)에는, 제1, 제2 전극(11, 12) 사이에 중간 전극(16)이 적층되어 있다. 중간 전극(16)은, 절연 기판(10)의 이면(10b)에 적층된 발열체 인출 전극(15)과 스루홀(21)을 통해 접속되어 있다. 스루홀(21)도, 내부에 발열체 인출 전극(15)과 중간 전극(16)을 접속하는 도전층이 형성되어 있다.

［가용 도체］

퓨즈 소자(1)는, 제1 전극(11), 중간 전극(16), 제2 전극(12)에 걸쳐 가용 도체(13)가 접속되어 있다. 가용 도체(13)는, 발열체(14)의 발열에 의해 신속하게 용단되는 재료로 이루어지며, 예를 들면 땜납이나, Sn을 주성분으로 하는 Pb프리 땜납 등의 저융점 금속을 적합하게 이용할 수 있다. 일례로서, 가용 도체(13)는, Sn：Sb=95：5, 액상점 240℃, 사이즈 1mm×2mm로 설계할 수 있다.

또 가용 도체(13)는, In, Pb, Ag, Cu 또는 이들 중 어느 하나를 주성분으로 하는 합금 등의 고융점 금속을 이용해도 되고, 혹은 내층을 저융점 금속으로 하고 외층을 고융점 금속으로 하는 적층체를 이용해도 된다. 고융점 금속과 저융점 금속을 함유함으로써, 퓨즈 소자(1)를 리플로우 실장하는 경우에, 리플로우 온도가 저융점 금속의 용융 온도를 초과하여, 저융점 금속이 용융되어도, 저융점 금속의 외부로의 유출을 억제하여, 가용 도체(13)의 형상을 유지할 수 있으며, 소정의 정격을 유지함과 더불어 차단 특성의 변동을 억제할 수 있다. 또 용단 시도, 저융점 금속이 용융됨으로써, 고융점 금속을 용식(땜납 침식)함으로써, 고융점 금속의 융점 이하의 온도로 신속하게 용단할 수 있다.

가용 도체(13)는, 중간 전극(16) 및 제1, 제2 전극(11, 12)에 접속되어 있다. 가용 도체(13)는, 리플로우 납땜에 의해 용이하게 접속할 수 있다. 가용 도체(13)를 접속하는 접속 재료로서는, 땜납을 적합하게 이용할 수 있으며, 예를 들면, Sn/Ag/Cu=96.5/3/0.5, 융점 219℃의 접속 땜납 페이스트를 이용할 수 있다.

또 가용 도체(13)는, 산화 방지, 습윤성의 향상 등을 위해, 플럭스가 도포되어 있는 것이 바람직하다.

절연 기판(10)의 이면(10b)에는, 발열체(14)와, 발열체 인출 전극(15)과, 제1, 제2 실장 전극(18, 19)과, 발열체 전극(23)이 형성되며, 발열체(14)와 발열체 인출 전극(15)이 절연층(17)을 개재해 중첩되어 있다.

［발열체 인출 전극］

발열체 인출 전극(15)은, 절연 기판(10)의 이면(10b)에, 절연 기판의 제3 옆 가장자리(10e)로부터 중앙을 향해 형성되어 있다. 또 발열체 인출 전극(15)은, Cu나 Ag 등의 일반적인 전극 재료를 이용하여 형성할 수 있으며, 예를 들면, Ag-Pd 페이스트를 인쇄하여, 850℃ 30min 소성함으로써 형성할 수 있다. 또 발열체 인출 전극(15)은, 발열체(14)의 일단과 접속됨과 더불어, 스루홀(21)을 통해 절연 기판(10)의 표면(10a)에 형성된 중간 전극(16)과 접속되어 있다.

또한 발열체 인출 전극(15)은, 스루홀(21)을 대신하여, 또는 스루홀(21)과 함께 절연 기판(10)의 제3 옆 가장자리(10e)에 캐스털레이션을 형성하고, 당해 캐스털레이션을 통해서도 중간 전극(16)과 도통시켜도 된다.

［발열체］

발열체(14)는, 통전하면 발열하는 도전성을 갖는 부재로서, 예를 들면 W, Mo, Ru, Cu, Ag, 혹은 이들을 주성분으로 하는 합금 등으로 이루어진다. 발열체(14)는, 이들 합금 혹은 조성물, 화합물의 분상체를 수지 바인더 등과 혼합하여, 페이스트형으로 한 것을 스크린 인쇄 기술을 이용해 패턴 형성하고, 소성(예를 들면 850℃ 30min) 하는 것 등에 의해 형성할 수 있다. 패턴 형성된 발열체(14)의 저항치는 예를 들면 1Ω으로 되어 있다. 또 발열체(14)는, 일단이 발열체 인출 전극(15)과 접속되고, 타단이 발열체 전극(23)과 접속되어 있다.

발열체(14)는, 퓨즈 소자(1)가 회로 기판에 실장됨으로써, 발열체 전극(23)을 통해 회로 기판에 형성된 외부 회로와 접속된다. 그리고 발열체(14)는, 외부 회로의 통전 경로를 차단하는 소정의 타이밍에서 발열체 전극(23)을 통해 통전되어, 발열함으로써, 제1, 제2 전극(11, 12)을 접속하고 있는 가용 도체(13)를 용단할 수 있다. 또 발열체(14)는, 가용 도체(13)가 용단됨으로써, 자신의 통전 경로도 차단되므로 발열이 정지한다.

여기서 퓨즈 소자(1)는, 발열체 인출 전극(15)의 일부를 덮도록 절연층(17)이 배치되고, 이 절연층(17)을 개재해 발열체(14)가 발열체 인출 전극(15) 상에 중첩되어 있다. 절연층(17)을 구성하는 절연 재료로서는, 예를 들면 열전도 효율이 좋은 유리를 이용할 수 있으며, 발열체 인출 전극(15)을 형성한 후, 유리 페이스트를 인쇄, 소성(예를 들면 850℃ 30min)함으로써 형성할 수 있다. 발열체(14)는, 절연층(17)을 형성한 후, 절연 기판(10)의 이면(10b) 상 및 절연층(17) 상에 적층됨과 더불어, 절연층(17)을 개재해 발열체 인출 전극(15)과 중첩되며, 발열체 인출 전극(15)의 절연층(17)에 피복되어 있지 않은 일부와 접속되어 있다.

퓨즈 소자(1)는, 발열체(14)와 발열체 인출 전극(15)이 절연층(17)을 개재해 중첩됨으로써, 소형화된 절연 기판(10)에 있어서, 발열체(14)의 형성 스페이스를 크게 확보할 수 있다. 따라서, 퓨즈 소자(1)는, 발열체(14)의 유효 면적을 최대화시킬 수 있으며, 가용 도체(13)를 신속하게, 또한 안정적으로 용단할 수 있다. 예를 들면, 퓨즈 소자(1)는, 절연 기판의 사이즈를 3mm×2mm까지 소형화하는 경우를 상정하면, 발열체(14)의 사이즈는 예를 들면 0.8mm×1.2mm로 대형화할 수 있다. 또한, 본 발명은 모든 사이즈의 절연 기판에서, 모든 사이즈의 발열체를 형성할 수 있는 것은 물론이다.

또한 발열체(14)는, 발열체 인출 전극(15)에 형성된 스루홀(21)의 일부 또는 전부와 중첩되어 있는 것이 바람직하다. 발열체(14)와 스루홀(21)이 중첩됨으로써, 발열체(14)의 열이 스루홀(21)을 통해서도 중간 전극(16) 및 중간 전극(16) 상에 탑재되어 있는 가용 도체(13)에 전달되어, 신속하게 가용 도체(13)를 용단할 수 있다.

또 퓨즈 소자(1)는, 추가로 발열체(14)를 보호하는 보호층(도시 생략)을 설치해도 된다. 보호층은, 유리 등의 절연 부재를 적합하게 이용할 수 있다. 이에 따라, 퓨즈 소자(1)는, 주변기기 등과의 쇼트를 방지함과 더불어, 발열체(14)의 마모나 손상을 방지할 수 있으며, 취급성을 향상시킬 수 있다.

또한 퓨즈 소자(1)는, 도 2(B)에 나타내는 바와 같이, 절연 기판(10)의 표면(10a) 상에 내부를 보호하는 캡(24)이 탑재되어 있다. 이에 따라, 퓨즈 소자(1)는, 용융된 가용 도체(13)의 비산을 방지함과 더불어, 주변기기 등과의 쇼트를 방지할 수 있다. 캡(24)은, 나일론이나 LCP 수지(액정 폴리머) 등의 합성 수지에 의해 형성할 수 있다. 또한 캡(24)은, 절연 기판(10)의 사이즈에 따른 치수로 형성되며, 예를 들면 2.8×1.8, 두께 0.5mm의 크기로 되어 있다.

［퓨즈 소자의 사용 방법］

이러한 퓨즈 소자(1)는, 도 3에 나타내는 바와 같이, 예를 들면 리튬 이온 이차 전지의 배터리 팩(30) 내의 회로에 장착되어 이용된다. 배터리 팩(30)은, 예를 들면, 합계 4개의 리튬 이온 이차 전지의 배터리 셀(31~34)로 이루어지는 배터리 스택(35)을 갖는다.

배터리 팩(30)은, 배터리 스택(35)과, 배터리 스택(35)의 충방전을 제어하는 충방전 제어 회로(40)와, 배터리 스택(35)의 이상 시에 충전을 차단하는 본 발명이 적용된 퓨즈 소자(1)와, 각 배터리 셀(31~34)의 전압을 검출하는 검출 회로(36)와, 검출 회로(36)의 검출 결과에 따라 퓨즈 소자(1)의 동작을 제어하는 전류 제어 소자(37)를 구비한다.

배터리 스택(35)은, 과충전 및 과방전 상태로부터 보호하기 위한 제어를 요하는 배터리 셀(31~34)이 직렬 접속된 것이며, 배터리 팩(30)의 양극 단자(30a), 음극 단자(30b)를 통해, 착탈 가능하게 충전 장치(45)에 접속되며, 충전 장치(45)로부터의 충전 전압이 인가된다. 충전 장치(45)에 의해 충전된 배터리 팩(30)의 양극 단자(30a), 음극 단자(30b)를 배터리로 동작하는 전자기기에 접속함으로써, 이 전자기기를 동작시킬 수 있다.

충방전 제어 회로(40)는, 배터리 스택(35)으로부터 충전 장치(45)에 흐르는 전류 경로에 직렬 접속된 2개의 전류 제어 소자(41, 42)와, 이들 전류 제어 소자(41, 42)의 동작을 제어하는 제어부(43)를 구비한다. 전류 제어 소자(41, 42)는, 예를 들면 전계 효과 트랜지스터(이하, FET라고 부른다.)에 의해 구성되며, 제어부(43)에 의해 게이트 전압을 제어함으로써, 배터리 스택(35)의 전류 경로의 충전 방향 및/또는 방전 방향으로의 도통과 차단을 제어한다. 제어부(43)는, 충전 장치(45)로부터 전력 공급을 받아 동작하며, 검출 회로(36)에 의한 검출 결과에 따라, 배터리 스택(35)이 과방전 또는 과충전일 때, 전류 경로를 차단하도록, 전류 제어 소자(41, 42)의 동작을 제어한다.

퓨즈 소자(1)는, 예를 들면, 배터리 스택(35)과 충방전 제어 회로(40) 사이의 충방전 전류 경로 상에 접속되며, 그 동작이 전류 제어 소자(37)에 의해 제어된다.

검출 회로(36)는, 각 배터리 셀(31~34)과 접속되며, 각 배터리 셀(31~34)의 전압치를 검출하여, 각 전압치를 충방전 제어 회로(40)의 제어부(43)에 공급한다. 또 검출 회로(36)는, 어느 하나의 배터리 셀(31~34)이 과충전 전압 또는 과방전 전압이 되었을 때에 전류 제어 소자(37)를 제어하는 제어 신호를 출력한다.

전류 제어 소자(37)는, 예를 들면 FET에 의해 구성되며, 검출 회로(36)에서 출력되는 검출 신호에 의해, 배터리 셀(31~34)의 전압치가 소정의 과방전 또는 과충전 상태를 초과하는 전압이 되었을 때, 퓨즈 소자(1)를 동작시켜, 배터리 스택(35)의 충방전 전류 경로를 전류 제어 소자(41, 42)의 스위치 동작에 상관없이 차단하도록 제어한다.

이상과 같은 구성으로 이루어지는 배터리 팩(30)에서, 본 발명이 적용된 퓨즈 소자(1)는, 도 4에 나타내는 회로 구성을 갖는다. 즉, 퓨즈 소자(1)는, 중간 전극(16)을 통해 직렬 접속된 가용 도체(13)와, 발열체 인출 전극(15), 중간 전극(16) 및 가용 도체(13)를 경유하여 통전하여 발열시킴으로써 가용 도체(13)를 용융하는 발열체(14)로 이루어지는 회로 구성이다. 또 퓨즈 소자(1)에서는, 예를 들면, 가용 도체(13)가 충방전 전류 경로 상에 직렬 접속되고, 발열체(14)가 발열체 전극(23)을 통해 전류 제어 소자(37)와 접속된다. 퓨즈 소자(1)의 2개의 전극(11, 12) 중 한쪽은, 배터리 스택(35)의 한쪽의 개방단에 접속되고, 다른 쪽은, 배터리 팩(30)의 양극 단자(30a)측에 접속된다.

이러한 회로 구성으로 이루어지는 퓨즈 소자(1)는, 발열체(14)의 발열에 의해 가용 도체(13)를 용단함으로써, 확실하게 전류 경로를 차단할 수 있다.

또한 본 발명의 보호 소자는, 리튬 이온 이차 전지의 배터리 팩에 이용하는 경우에 한정되지 않으며, 전기 신호에 의한 전류 경로의 차단을 필요로 하는 다양한 용도에도 물론 응용 가능하다.

［제2 실시형태］

다음으로, 본 발명이 적용된 퓨즈 소자의 다른 실시예에 대해 설명한다. 본 발명이 적용된 퓨즈 소자는, 이면 전극인 제1, 제2 실장 전극과 발열체를 중첩시켜도 된다. 또한, 이하에 설명하는 퓨즈 소자(50, 55)에서, 상술한 퓨즈 소자(1)와 동일한 부재에 대해서는 동일한 부호를 붙이고 그 상세를 생략한다. 도 5(A)(B)에 나타내는 퓨즈 소자(50)는, 발열체(14)와 제1, 제2 실장 전극(18, 19)이 제1, 제2 절연층(51, 52)을 개재해 중첩되어 있는 점에서 퓨즈 소자(1)와 상위하다.

퓨즈 소자(50)에서의 제1, 제2 실장 전극(18, 19)은, 각각 절연 기판(10)의 이면(10b)에 적층된 하층부(18a, 19a)와 제2 절연층(52) 상에 적층된 상층부(18b, 19b)를 갖는다. 하층부(18a, 19a)는, 절연 기판(10)의 이면(10b)에, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측에 이격되어 형성되어 있다. 하층부(18a, 19a)는, Cu나 Ag 등의 일반적인 전극 재료를 이용하여 형성할 수 있으며, 예를 들면, Ag-Pd 페이스트를 인쇄하여, 850℃ 30min 소성함으로써 형성할 수 있다. 또 하층부(18a, 19a)는, 각각, 절연 기판(10)을 관통하는 스루홀(20)을 통해 제1, 제2 전극(11, 12)과 접속되어 있다.

또 하층부(18a, 19a)는, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측의 일부를 제외하고, 제1 절연층(51)에 의해 피복되어 있다. 제1 절연층(51)을 구성하는 절연 재료로서는, 예를 들면 열전도 효율이 좋은 유리를 이용할 수 있으며, 유리 페이스트를 인쇄, 소성(예를 들면 850℃ 30min)함으로써 형성할 수 있다.

그리고 퓨즈 소자(50)는, 이 제1 절연층(51)을 개재해 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a)와 발열체(14)가 중첩되어 있다. 발열체(14)는, 절연 기판(10)의 이면(10b) 상에 적층됨과 더불어, 절연 기판(10)의 이면(10b)에 형성된 발열체 인출 전극(15) 및 발열체 전극(23)과 접속되어 있다. 또 발열체(14)는, 제2 절연층(52)이 적층되어 있다. 제2 절연층(52)은, 발열체(14)의 면적 이상의 면적을 가지며, 발열체(14)의 전체를 피복한다. 제2 절연층(52)을 구성하는 절연 재료로서는, 예를 들면 열전도 효율이 좋은 유리를 이용할 수 있으며, 유리 페이스트를 인쇄, 소성(예를 들면 850℃ 30min)함으로써 형성할 수 있다. 그리고 퓨즈 소자(50)는, 이 제2 절연층(52)을 개재해 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)가 발열체(14) 상에 중첩되어 있다. 발열체(14)는, 제1, 제2 절연층(51, 52)을 개재해 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a) 및 상층부(18b, 19b)와 중첩됨으로써, 제1, 제2 실장 전극(18, 19)과 절연되어 있다.

상층부(18b, 19b)는, 제1 절연층(51)으로부터 노출되어 있는 하층부(18a, 19a)와 접속되어 있다. 또 상층부(18b, 19b)는, 퓨즈 소자(50)가 실장되는 보호 회로 등의 회로 기판에 접속되는 외부 접속 전극이다. 퓨즈 소자(50)는, 이들 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)를 통해 외부 회로가 형성된 회로 기판과 접속되고, 상층부(18b), 하층부(18a), 스루홀(20), 제1 전극(11), 가용 도체(13), 제2 전극(12), 스루홀(20), 하층부(19a), 상층부(19b)에 걸친 경로가, 당해 외부 회로의 통전 경로의 일부를 구성한다.

이러한 퓨즈 소자(50)는, 발열체(14)과 제1, 제2 실장 전극(18, 19)의 상하층부(18a, 18b, 19a, 19b)가 제1, 제2 절연층(51, 52)을 개재해 중첩됨으로써, 소형화된 절연 기판(10)에서, 발열체(14)의 형성 스페이스를 크게 확보할 수 있다. 따라서, 퓨즈 소자(50)는, 발열체(14)의 유효 면적을 최대화시킬 수 있으며, 가용 도체(13)를 신속하게, 또한 안정적으로 용단할 수 있다. 또 퓨즈 소자(50)는, 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)의 충분한 면적을 확보할 수 있어, 회로 기판에 대한 실장 면적을 최대한으로 넓혀 접속 강도나 소정의 정격을 구비할 수 있다.

또한 발열체(14)는, 하층부(18a, 19a)에 형성된 스루홀(20)의 일부 또는 전부와 중첩되어 있는 것이 바람직하다. 발열체(14)와 스루홀(20)이 중첩됨으로써, 발열체(14)의 열이 스루홀(20)을 통해서도 제1, 제2 전극(11, 12) 및 제1, 제2 전극(11, 12) 상에 탑재되어 있는 가용 도체(13)에 전달되어, 신속하게 가용 도체(13)를 용단할 수 있다.

또 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a)는, 스루홀(20)을 대신하여, 또는 스루홀(20)과 함께 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)에 캐스털레이션을 형성하고, 당해 캐스털레이션을 통해서도 제1, 제2 전극(11, 12)과 도통시켜도 된다.

또한 퓨즈 소자(50)는, 제1 절연층(51)이, 도 5(B)에 나타내는 바와 같이 하층부(18a, 19a)의 각각에 설치되고, 각 제1 절연층(51) 상 사이에 걸쳐 발열체(14)가 중첩되어 있지만, 1개의 제1 절연층(51)을 하층부(18a, 19a) 사이에 걸쳐 설치하고, 발열체(14)의 전체가 제1 절연층(51) 상에 형성되도록 해도 된다. 절연 기판(10)의 이면(10b)과 발열체(14)의 사이에도 제1 절연층(51)이 설치됨으로써, 발열체의 열을 효율적으로 절연 기판(10)측으로 전열시킬 수 있다.

이러한 퓨즈 소자(50)는, 도 6~도 9에 나타내는 공정에 의해 제조할 수 있다. 우선, 도 6에 나타내는 바와 같이, 절연 기판(10)의 이면(10b)에 발열체 인출 전극(15), 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a) 및 발열체 전극(23)을 형성한다. 다음으로, 하층부(18a, 19a) 상에, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측의 일부를 제외하고, 제1 절연층(51)을 형성한다.

다음으로, 도 7에 나타내는 바와 같이, 발열체(14)를 형성한다. 발열체(14)는, 제1 절연층(51) 상에 형성됨으로써 하층부(18a, 19a)와 중첩된다. 또 발열체(14)는, 발열체 인출 전극(15) 및 발열체 전극(23)과 접속된다.

다음으로, 도 8에 나타내는 바와 같이, 발열체(14) 상에 제2 절연층(52)을 형성한다. 제2 절연층(52)은, 발열체(14)의 전체를 덮음과 더불어, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측의 일부를 제외하고, 하층부(18a, 19a)를 노출시키고 있다.

그리고, 도 9에 나타내는 바와 같이, 제2 절연층(52) 상에 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)를 형성한다. 상층부(18b, 19b)는, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측의 일부에서, 하층부(18a, 19a)와 접속된다.

［제3 실시형태］

또 퓨즈 소자는, 도 10(A)(B)에 나타내는 바와 같이, 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a)를 설치하지 않고, 캐스털레이션(53)을 통해 제1, 제2 전극(11, 12)과 상층부(18b, 19b)를 접속해도 된다. 도 10에 나타내는 퓨즈 소자(55)는, 퓨즈 소자(50)에 대해, 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a)를 구비하고 있지 점에서 상위하다. 이 경우, 발열체(14)와 하층부(18a, 19a)를 절연하고 있는 제1 절연층(51)은 설치할 필요는 없지만, 절연 기판(10)의 이면(10b)과 발열체(14)의 사이에 절연층을 설치해도 된다.

이러한 퓨즈 소자(55)는, 도 11~도 14에 나타내는 공정에 의해 제조할 수 있다. 우선, 도 11에 나타내는 바와 같이, 절연 기판(10)의 이면(10b)에 발열체 인출 전극(15) 및 발열체 전극(23)을 형성한다. 다음으로, 도 12에 나타내는 바와 같이, 발열체(14)를 형성한다. 발열체(14)는, 발열체 인출 전극(15) 및 발열체 전극(23)과 접속된다.

다음으로, 도 13에 나타내는 바와 같이, 발열체(14) 상에 제2 절연층(52)을 형성한다. 제2 절연층(52)은, 발열체(14)의 전체를 덮는다. 그리고, 도 14에 나타내는 바와 같이, 제2 절연층(52) 상에 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)를 형성한다. 상층부(18b, 19b)는, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)에 형성된 캐스털레이션(53)을 통해, 절연 기판(10)의 표면(10a)에 형성된 제1, 제2 전극(11, 12)과 접속된다.

［제4 실시형태］

또, 본 발명이 적용된 퓨즈 소자는, 이면 전극인 발열체 인출 전극 및 제1, 제2 실장 전극과 발열체를 중첩시켜도 된다. 또한, 이하에 설명하는 퓨즈 소자(60)에서, 상술한 퓨즈 소자(1) 및 퓨즈 소자(50)와 동일한 부재에 대해서는 동일한 부호를 붙이고 그 상세를 생략한다. 도 15(A)(B)에 나타내는 퓨즈 소자(60)는, 발열체(14)와 발열체 인출 전극(15)이 제3 절연층(61)을 개재해 중첩되고, 발열체(14)와 제1, 제2 실장 전극(18, 19)이 제3, 제4 절연층(61, 62)을 개재해 중첩되어 있는 점에서 퓨즈 소자(1)와 상위하다.

퓨즈 소자(60)에서의 제1, 제2 실장 전극(18, 19)은, 각각 절연 기판(10)의 이면(10b)에 적층된 하층부(18a, 19a)와 제4 절연층(62) 상에 적층된 상층부(18b, 19b)를 갖는다.

발열체 인출 전극(15) 및 하층부(18a, 19a) 상에는, 제3 절연층(61)이 적층되어 있다. 이에 따라, 발열체 인출 전극(15)은 절연 기판(10)의 제3 옆 가장자리(10e)측의 일부를 제외하고 제3 절연층(61)에 피복되고, 하층부(18a, 19a)는 절연 기판(10)의 제1, 제2 측면(10c, 10d)측의 일부를 제외하고 제3 절연층(61)에 의해 피복되어 있다. 제3 절연층(61)을 구성하는 절연 재료로서는, 예를 들면 열전도 효율이 좋은 유리를 이용할 수 있으며, 유리 페이스트를 인쇄, 소성(예를 들면 850℃ 30min)함으로써 형성할 수 있다. 그리고 퓨즈 소자(60)는, 이 제3 절연층(61)을 개재해 발열체 인출 전극(15) 및 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a)와 발열체(14)가 중첩되어 있다.

발열체(14)는, 제3 절연층(61) 상에 적층됨과 더불어, 제3 절연층(61)에 피복 되어 있지 않은 발열체 인출 전극(15) 및 절연 기판(10)의 이면(10b)에 형성된 발열체 전극(23)과 접속되어 있다. 또 발열체(14)는, 제4 절연층(62)이 적층되어 있다. 제4 절연층(62)은, 발열체(14)와 제1, 제2 실장 전극(18, 19)의 단락을 방지하는 것이며, 적어도 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)가 형성되는 영역 상의 발열체(14)를 피복하고, 바람직하게는 발열체(14)의 전체를 피복한다. 제4 절연층(62)을 구성하는 절연 재료로서는, 예를 들면 열전도 효율이 좋은 유리를 이용할 수 있으며, 유리 페이스트를 인쇄, 소성(예를 들면 850℃ 30min)함으로써 형성할 수 있다.

그리고 퓨즈 소자(60)는, 이 제4 절연층(62)을 개재해 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)가 발열체(14) 상에 중첩되어 있다. 발열체(14)는, 제3, 제4 절연층(61, 62)을 개재해 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a) 및 상층부(18b, 19b)와 중첩됨으로써, 제1, 제2 실장 전극(18, 19)과 절연된 상태로 중첩되어 있다.

상층부(18b, 19b)는, 제3 절연층(61)으로부터 노출되어 있는 하층부(18a, 19a)와 접속되어 있다. 또 상층부(18b, 19b)는, 퓨즈 소자(60)가 실장되는 보호 회로 등의 회로 기판에 접속되는 외부 접속 전극이다. 퓨즈 소자(60)는, 이들 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)를 통해 외부 회로가 형성된 회로 기판과 접속되며, 상층부(18b), 하층부(18a), 스루홀(20), 제1 전극(11), 가용 도체(13), 제2 전극(12), 스루홀(20), 하층부(19a), 상층부(19b)에 걸친 경로가, 당해 외부 회로의 통전 경로의 일부를 구성한다.

이러한 퓨즈 소자(60)는, 발열체(14)와 발열체 인출 전극(15)이 제3 절연층(61)을 개재해 중첩됨과 더불어, 제1, 제2 실장 전극(18, 19)의 상하층부(18ab, 19ab)가 제3, 제4 절연층(61, 62)를 개재해 중첩됨으로써, 소형화된 절연 기판(10)에서, 발열체(14)의 형성 스페이스를 크게 확보할 수 있다. 따라서, 퓨즈 소자(60)는, 발열체(14)의 유효 면적을 최대화시킬 수 있으며, 가용 도체(13)를 신속하게, 또한 안정적으로 용단할 수 있다. 예를 들면, 퓨즈 소자(60)는, 절연 기판의 사이즈를 3mm×2mm까지 소형화하는 경우를 상정하면, 발열체(14)의 사이즈는 예를 들면 2.5mm×1.4mm로 대형화할 수 있다. 또 퓨즈 소자(60)는, 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)의 충분한 면적을 확보할 수 있어, 회로 기판에 대한 실장 면적을 최대한으로 넓혀 접속 강도나 소정의 정격을 구비할 수 있다.

또한 발열체(14)는, 발열체 인출 전극(15) 및 하층부(18a, 19a)에 형성된 스루홀(20, 21)의 일부 또는 전부와 중첩되어 있는 것이 바람직하다. 발열체(14)와 스루홀(20, 21)이 중첩됨으로써, 발열체(14)의 열이 스루홀(20, 21)을 통해서도 제1, 제2 전극(11, 12), 중간 전극(16) 및 제1, 제2 전극(11, 12), 중간 전극(16) 상에 탑재되어 있는 가용 도체(13)에 전달되어, 신속하게 가용 도체(13)를 용단할 수 있다.

또, 발열체 인출 전극(15) 및 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a)는, 스루홀(20, 21)을 대신하여, 또는 스루홀(20, 21)과 함께 절연 기판(10)의 제1~제3 옆 가장자리(10c~10e)에 캐스털레이션을 형성하고, 당해 캐스털레이션을 통해서도 제1, 제2 전극(11, 12), 중간 전극(16)과 도통시켜도 된다.

이러한 퓨즈 소자(60)는, 도 16~도 19에 나타내는 공정에 의해 제조할 수 있다. 우선, 도 16에 나타내는 바와 같이, 절연 기판(10)의 이면(10b)에 발열체 인출 전극(15), 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a) 및 발열체 전극(23)를 형성한다. 다음으로, 하층부(18a, 19a) 상의 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측의 일부 및 발열체 인출 전극(15) 상의 절연 기판(10)의 제3 옆 가장자리(10e)측의 일부를 제외하고, 제3 절연층(61)을 형성한다.

다음으로, 도 17에 나타내는 바와 같이, 발열체(14)를 형성한다. 발열체(14)는, 제3 절연층(61) 상에 형성됨으로써 발열체 인출 전극(15) 및 하층부(18a, 19a)와 중첩된다. 또 발열체(14)는, 제3 절연층(61)에 피복되어 있지 않은 발열체 인출 전극(15)의 일부 및 발열체 전극(23)과 접속된다.

다음으로, 도 18에 나타내는 바와 같이, 발열체(14) 상에 제4 절연층(62)을 형성한다. 제4 절연층(62)은, 발열체(14)의 전체를 덮음과 더불어, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측의 일부를 제외하고, 하층부(18a, 19a)를 노출시키고 있다.

그리고, 도 19에 나타내는 바와 같이, 제4 절연층(62) 상에 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)를 형성한다. 상층부(18b, 19b)는, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)측의 일부에서, 하층부(18a, 19a)와 접속된다.

［제5 실시형태］

또 퓨즈 소자는, 도 20(A)(B)에 나타내는 바와 같이, 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a)를 설치하지 않고, 캐스털레이션(63)을 통해 제1, 제2 전극(11, 12)과 상층부(18b, 19b)를 접속해도 된다. 도 20에 나타내는 퓨즈 소자(65)는, 퓨즈 소자(60)에 대해, 제1, 제2 실장 전극(18, 19)의 하층부(18a, 19a)를 구비하고 않은 점에서 상위하다. 이 경우, 발열체(14)와 하층부(18a, 19a)를 절연하고 있는 제3 절연층(61)은 설치할 필요는 없지만, 절연 기판(10)의 이면(10b)과 발열체(14)의 사이에 절연층을 설치해도 된다.

이러한 퓨즈 소자(65)는, 도 21~도 24에 나타내는 공정에 의해 제조할 수 있다. 우선 도 21에 나타내는 바와 같이, 절연 기판(10)의 이면(10b)에 발열체 인출 전극(15) 및 발열체 전극(23)을 형성한다. 다음으로, 도 22에 나타내는 바와 같이, 발열체(14)를 형성한다. 발열체(14)는, 발열체 인출 전극(15) 및 발열체 전극(23)과 접속된다.

다음으로, 도 23에 나타내는 바와 같이, 발열체(14) 상에 제4 절연층(62)을 형성한다. 제4 절연층(62)은, 발열체(14)의 전체를 덮는다. 그리고, 도 24에 나타내는 바와 같이, 제4 절연층(62) 상에 제1, 제2 실장 전극(18, 19)의 상층부(18b, 19b)를 형성한다. 상층부(18b, 19b)는, 절연 기판(10)의 제1, 제2 옆 가장자리(10c, 10d)에 형성된 캐스털레이션(63)을 통해, 절연 기판(10)의 표면(10a)에 형성된 제1, 제2 전극(11, 12)과 접속된다.

［변형예］

여기서, 대전류에 대응시키기 위해 퓨즈 소자의 정격 향상을 도모하기 위해서는, 가용 도체(13) 자체의 저저항화뿐만 아니라, 절연 기판(10)의 표면(10a)에 형성된 제1, 제2 전극(11, 12)으로부터 절연 기판(10)의 이면(10b)에 형성된 제1, 제2 실장 전극(18, 19)에 이르는 전류 경로의 저저항화가 요구되고 있다.

그리고, 절연 기판(10)의 측면에 형성한 캐스털레이션을 통해 제1, 제2 전극(11, 12)과 제1, 제2 실장 전극(18, 19)을 접속하는 방법에서는, 캐스털레이션에 형성하는 도금층의 두께를 충분히 얻는 것이 어렵고, 퓨즈 소자 전체의 정격이 제1, 제2 전극(11, 12)으로부터 제1, 제2 실장 전극(18, 19)에 이르는 전류 경로에 의해 규정되어, 대전류에 대응시키는 것이 곤란해져 버리는 상황이 생긴다.

그래서, 상술한 바와 같이, 본 기술이 적용된 퓨즈 소자에서는, 제1, 제2 전극(11, 12)은, 각각, 절연 기판(10)을 관통하는 스루홀(20)을 통해 이면(10b)에 설치된 제1, 제2 실장 전극(18, 19)과 접속시키고 있다. 제1, 제2 전극(11, 12) 및 제1, 제2 실장 전극(18, 19) 사이를 접속하는 스루홀(20)은, 퓨즈 소자(1, 50, 60)의 통전 경로의 일부를 구성하고, 전류 정격을 결정하는 요소로 되어 있으므로, 소정의 치수(예를 들면 0.3mmφ)를 가지며, 내부에 제1 전극(11)과 제1 실장 전극(18), 제2 전극(12)과 제2 실장 전극(19)을 접속하는 도전층이 형성되어 있다.

［퓨즈 소자(70)］

또, 도전층이 형성된 도전 스루홀(20)이 형성되는 퓨즈 소자로서는, 발열체(14)가 절연 기판(10)의 이면에 형성된 상기 퓨즈 소자(1, 50, 60) 외에도, 도 25, 도 26에 나타내는 바와 같이, 절연 기판의 표면에 발열체가 형성된 퓨즈 소자(70)에도 적용할 수 있다. 또한, 이하에 서술하는 퓨즈 소자(70)의 설명에서, 상술한 퓨즈 소자(1, 50, 60)와 동일한 부재에 대해서는 동일한 부호를 붙이고 그 상세를 생략한다.

퓨즈 소자(70)는, 절연 기판(10)과, 절연 기판(10)에 적층되어, 절연층(17)에 덮인 발열체(14)와, 절연 기판(10)의 양단에 형성된 제1 전극(11) 및 제2 전극(12)과, 절연층(17) 상에 발열체(14)와 중첩되도록 적층된 중간 전극(16)과, 양단이 제1, 제2 전극(11, 12)에 각각 접속되고, 중앙부가 중간 전극(16)에 접속된 가용 도체(13)를 구비한다.

[제1, 제2 전극]

제1, 제2 전극(11, 12)은, 각각, 절연 기판(10)을 관통하는 스루홀(20)을 통해 이면(10b)에 설치된 외부 접속 전극이 되는 제1, 제2 실장 전극(18, 19)과 접속되어 있다. 제1, 제2 전극(11, 12) 및 제1, 제2 실장 전극(18, 19) 사이를 접속하는 스루홀(20)은, 퓨즈 소자(70)의 통전 경로의 일부를 구성하고, 전류 정격을 결정하는 요소로 되어 있으므로, 소정의 치수(예를 들면 0.3mmφ)를 가지며, 내부에 제1 전극(11)과 제1 실장 전극(18), 제2 전극(12)과 제2 실장 전극(19)을 접속하는 도전층이 형성되어 있다.

［발열체］

발열체(14)는, 절연 기판(10)의 표면(10a) 상에 스크린 인쇄 기술을 이용해 패턴 형성하여, 소성하거나 하여 형성할 수 있다. 또 발열체(14)는, 일단이 발열체 인출 전극(15)과 접속되고, 타단이 발열체 전극(23)과 접속되어 있다.

퓨즈 소자(70)는, 발열체(14)를 덮도록 절연층(17)이 배치되고, 이 절연층(17)을 개재해 발열체(14)에 대향하도록 중간 전극(16)이 형성되어 있다. 발열체(14)의 열을 효율적으로 가용 도체(13)에 전달하기 위해, 발열체(14)와 절연 기판(10)의 사이에도 절연층(17)을 적층해도 된다. 절연층(17)으로서는, 예를 들면 유리를 이용할 수 있다.

중간 전극(16)의 일단은, 절연층(17)으로부터 노출된 발열체 인출 전극(15)의 일부와 접속됨과 더불어, 발열체 인출 전극(15)을 통해 발열체(14)의 일단과 연속되어 있다. 또한 발열체 인출 전극(15)은, 절연 기판(10)의 제3 측면(10e)측에 형성되고, 발열체 전극(23)은, 절연 기판(10)의 제4 측면(10f)측에 형성되어 있다. 또 발열체 전극(23)은, 제4 측면(10f)에 형성된 캐스털레이션(71)을 통해 절연 기판(10)의 이면(10b)에 형성된 외부 접속 전극(23a)과 접속되어 있다.

발열체(14)는, 퓨즈 소자(70)가 회로 기판(2)에 실장됨으로써, 외부 접속 전극(23a)을 통해 회로 기판(2)에 형성된 외부 회로와 접속된다. 그리고 발열체(14)는, 외부 회로의 통전 경로를 차단하는 소정의 타이밍에서 외부 접속 전극(23a)을 통해 통전되어, 발열함으로써, 제1, 제2 전극(11, 12)을 접속하고 있는 가용 도체(13)를 용단할 수 있다. 또 발열체(14)는, 가용 도체(13)가 용단됨으로써, 자신의 통전 경로도 차단되므로 발열이 정지한다.

또한 퓨즈 소자(70)에서도, 절연 기판(10)의 표면(10a) 상에, 내부를 보호하는 캡(24)이 탑재되어 있다.

이러한 퓨즈 소자(70)에 의하면, 제1, 제2 전극(11, 12)이, 각각, 도전 스루홀(20)을 통해 제1, 제2 실장 전극(18, 19)과 접속되어 있으므로, 종래의 캐스털레이션을 통해 접속하는 경우에 비해, 도전층의 두께를 충분히 확보할 수 있으며, 제1, 제2 전극(11, 12)과 제1, 제2 실장 전극(18, 19) 사이의 통전 경로의 저저항화를 도모할 수 있다. 따라서, 퓨즈 소자(70)는, 당해 통전 경로가 정격 향상의 방해가 되지 않고, 대전류 용도에 대응할 수 있다.

또 퓨즈 소자(70)는, 발열체(14)로의 통전 경로가 되는 발열체 전극(23)이, 캐스털레이션(71)을 통해 절연 기판(10)의 이면(10b)에 형성된 외부 접속 전극(23a)과 접속되어 있다. 이에 따라, 도 27에 나타내는 바와 같이, 퓨즈 소자(70)는, 외부 회로 기판(72)에 땜납 접속되었을 때에, 캐스털레이션(71)에 필릿(73)이 형성되므로, 외부 접속 전극(23a)을 면접속시킨 경우에 비해, 외부 회로 기판(72)으로의 실장 강도를 향상시킬 수 있다. 또, 퓨즈 소자(70)의 외부 회로 기판(72)으로의 실장 프로세스에서, 필릿(73)을 확인함으로써, 퓨즈 소자(70)가 확실하게 접속된 것을 육안 혹은 화상 검사 등에 의해 용이하게 판별할 수 있다.

또한 퓨즈 소자(70)는, 발열체 전극(23)과 외부 접속 전극(23a)의 통전 경로를 캐스털레이션(71)으로 형성함으로써, 도전 스루홀을 형성하는 경우에 비해 발열체 전극(23)의 협소화가 도모되어, 소자 전체의 소형화를 실현할 수 있다.

또 퓨즈 소자(70)는, 발열체 전극(23)과 외부 접속 전극(23a)을, 절연 기판(10)의 측면에 인쇄 등에 의해 형성된 측면 전극을 통해 접속해도 된다. 이 경우도, 캐스털레이션(71)을 통해 접속한 경우와 동일하게, 필릿(73)이 형성됨으로써 접속 강도의 향상을 도모할 수 있으며, 또 접속 확인이 용이해진다. 또한, 도전 스루홀을 형성하는 경우에 비해 발열체 전극(23)의 협소화가 도모되어, 소자 전체의 소형화를 실현할 수 있다.

또한, 발열체(14)로의 통전 경로는, 가용 도체(13)의 통전 경로와 달리 퓨즈 소자(70)의 정격을 결정하는 요소가 되지는 않으므로, 가용 도체(13)의 통전 경로에 비해 고저항이어도 된다(예를 들면 수Ω 오더). 그 때문에, 퓨즈 소자(70)는, 캐스털레이션(71)이나 측면 전극을 이용해도 정격의 향상을 해치는 일은 없다. 또한, 일반적으로 캐스털레이션(71)을 형성하는 편이, 절연 기판(10)의 측면에 인쇄 등에 의해 측면 전극을 형성하는 경우에 비해, 실장 강도가 높고, 또 제조 공정이 간단하여 제조 비용상도 유리하다. 한편, 캐스털레이션(71)을 형성하기 위해서는 발열체 전극(23)과 외부 접속 전극(23a)에 오목부를 형성할 필요가 있는 것에 반해, 측면 전극은 발열체 전극(23)과 외부 접속 전극(23a)을 필요 최소한의 면적으로 형성할 수 있어, 보다 소형화를 도모하는 것이 용이해진다.

［캐스털레이션］

또한 퓨즈 소자(70)는, 도 28에 나타내는 바와 같이, 소형화의 요청이나 제조 비용 등의 조건에 따라, 제1, 제2 전극(11, 12)에 추가로 캐스털레이션(74)을 형성해도 된다. 이 경우, 캐스털레이션(74)과 도전 스루홀(20)은 강도 확보를 위해 소정의 간격(예를 들면 도전 스루홀(20)의 개구직경의 반분 이상)을 두고 형성하는 것이 바람직하다. 퓨즈 소자(70)는, 제1, 제2 전극(11, 12)에, 도전 스루홀(20)에 더하여 캐스털레이션(74)을 형성함으로써, 더욱 도통 저항을 저하시킴과 더불어 필릿의 형성에 의해 실장 강도를 향상시킬 수 있으며, 또 필릿을 확인함으로써 외부 회로 기판(72)으로의 실장 확인을 용이하게 행할 수 있다.

［독립 전극］

또 퓨즈 소자(70)는, 도 29에 나타내는 바와 같이, 외부 회로 기판(72)으로의 실장 강도를 향상시키기 위해, 절연 기판(10)의 표면(10a)에 제1, 제2 전극(11, 12) 및 발열체(14)와의 도통에 관여하지 않는 제1 독립 단자(75)를 설치함과 더불어, 절연 기판(10)의 이면(10b)에 제1, 제2 전극(11, 12) 및 발열체(14)와의 도통에 관여하지 않는 제2 독립 단자(76)를 설치하고, 이들 제1, 제2 독립 단자(75, 76)를 캐스털레이션(77)을 통해 접속시켜도 된다.

캐스털레이션(77)을 통해 접속되는 제1, 제2 독립 단자(75, 76)를 설치함으로써, 적어도 1개의 필렛이 형성되므로, 퓨즈 소자(70)는, 외부 회로 기판(72)으로의 실장 강도를 향상시킬 수 있다.

또한 퓨즈 소자(70)는, 제1, 제2 독립 단자(75, 76)를 절연 기판의 측면에 설치된 측면 전극에 의해 접속하고, 당해 측면 전극을 따라 필릿을 형성시켜도 된다.

1 : 퓨즈 소자
10 : 절연 기판
11 : 제1 전극
12 : 제2 전극
13 : 가용 도체
14 : 발열체
15 : 발열체 인출 전극
16 : 중간 전극
17 : 절연층
18 : 제1 실장 전극
18a : 하층부
18b : 상층부
19 : 제2 실장 전극
19a : 하층부
19b : 상층부
20 : 스루홀
21 : 스루홀
23 : 발열체 전극
24 : 캡
30 : 배터리 팩
31~34 : 배터리 셀
35 : 배터리 스택
36 : 검출 회로
37 : 전류 제어 소자
40 : 충방전 제어 회로
41, 42 : 전류 제어 소자
43 : 제어부
45 : 충전 장치
50 : 퓨즈 소자
51 : 제1 절연층
52 : 제2 절연층
53 : 캐스털레이션
55 : 퓨즈 소자
60 : 퓨즈 소자
61 : 제3 절연층
62 : 제4 절연층
63 : 캐스털레이션
65 : 퓨즈 소자
70 : 퓨즈 소자
71 : 캐스털레이션
72 : 외부 회로 기판
73 : 필릿
74 : 캐스털레이션
75 : 제1 독립 단자
76 : 제2 독립 단자
77 : 캐스털레이션

Claims (25)

1. 절연 기판과,
   상기 절연 기판의 표면에 형성된 제1 전극 및 제2 전극과,
   상기 제1, 제2 전극 사이에 걸쳐 접속된 가용 도체와,
   상기 절연 기판의 이면에 형성되며, 통전에 의해 발열하여 상기 가용 도체를 용단하는 발열체와,
   상기 절연 기판의 이면에 형성된 이면 전극을 구비하고,
   상기 발열체와 상기 이면 전극이 절연층을 개재해 중첩되어 있는, 퓨즈 소자.
2. 청구항 1에 있어서,
   상기 이면 전극은, 상기 발열체와 접속된 발열체 인출 전극인, 퓨즈 소자.
3. 청구항 2에 있어서,
   상기 발열체 인출 전극은, 상기 절연 기판을 관통하는 도전 스루홀을 통해, 상기 절연 기판의 표면에 형성되며 상기 가용 도체와 접속된 중간 전극과 접속되어 있는, 퓨즈 소자.
4. 청구항 3에 있어서,
   상기 발열체가 상기 도전 스루홀의 일부 또는 전부와 중첩되어 있는, 퓨즈 소자.
5. 청구항 2 내지 청구항 4 중 어느 한 항에 있어서,
   상기 발열체 인출 전극은, 상기 절연 기판의 측면에 형성된 캐스털레이션을 통해 상기 중간 전극과 접속되어 있는, 퓨즈 소자.
6. 청구항 2 내지 청구항 4 중 어느 한 항에 있어서,
   상기 절연 기판의 이면으로부터 상기 발열체 인출 전극, 상기 절연층, 상기 발열체의 순서로 적층되어 있는, 퓨즈 소자.
7. 청구항 6에 있어서,
   상기 발열체가 보호층에 의해 피복되어 있는, 퓨즈 소자.
8. 청구항 1에 있어서,
   상기 이면 전극은, 상기 제1, 제2 전극과 접속되며, 회로 기판에 실장되는 제1, 제2 실장 전극인, 퓨즈 소자.
9. 청구항 8에 있어서,
   상기 제1, 제2 실장 전극은, 각각 상기 절연 기판을 관통하는 도전 스루홀을 통해, 상기 절연 기판의 표면에 형성된 상기 제1, 제2 전극과 접속되어 있는, 퓨즈 소자.
10. 청구항 9에 있어서,
    상기 발열체가 상기 도전 스루홀의 일부 또는 전부와 중첩되어 있는, 퓨즈 소자.
11. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 제1, 제2 실장 전극은, 상기 절연 기판의 측면에 형성된 캐스털레이션을 통해 상기 제1, 제2 전극과 접속되어 있는, 퓨즈 소자.
12. 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,
    상기 제1, 제2 실장 전극은, 상기 절연 기판의 이면과 상기 발열체의 사이에 설치된 하층부와, 상기 하층부와 접속되며 상기 회로 기판에 실장되는 상층부를 가지며,
    상기 절연 기판의 이면으로부터 상기 제1, 제2 실장 전극의 상기 하층부, 제1 절연층, 상기 발열체, 제2 절연층, 상기 제1, 제2 실장 전극의 상기 상층부의 순서로 적층되어 있는, 퓨즈 소자.
13. 청구항 12에 있어서,
    상기 제1 절연층이 상기 제1, 제2 실장 전극의 상기 하층부 사이에 걸쳐 형성되고,
    상기 발열체가 상기 제1 절연층 상에 형성되어 있는, 퓨즈 소자.
14. 청구항 11에 있어서,
    상기 제1, 제2 실장 전극은, 상기 제1, 제2 전극과 접속됨과 더불어 상기 회로 기판에 실장되는 상층부로 이루어지고,
    상기 절연 기판의 이면으로부터 상기 발열체, 제2 절연층, 상기 상층부의 순서로 적층되어 있는, 퓨즈 소자.
15. 청구항 1에 있어서,
    상기 이면 전극은, 상기 발열체와 접속된 발열체 인출 전극, 및 상기 제1, 제2 전극과 접속되며, 회로 기판에 실장되는 제1, 제2 실장 전극인, 퓨즈 소자.
16. 청구항 15에 있어서,
    상기 발열체 인출 전극은, 상기 절연 기판을 관통하는 도전 스루홀을 통해, 상기 절연 기판의 표면에 형성되며 상기 가용 도체와 접속된 중간 전극과 접속되고,
    상기 제1, 제2 실장 전극은, 각각 상기 절연 기판을 관통하는 도전 스루홀을 통해, 상기 절연 기판의 표면에 형성된 상기 제1, 제2 전극과 접속되어 있는, 퓨즈 소자.
17. 청구항 16에 있어서,
    상기 발열체가 상기 도전 스루홀의 일부 또는 전부와 중첩되어 있는, 퓨즈 소자.
18. 청구항 16 또는 청구항 17에 있어서,
    상기 발열체 인출 전극은, 상기 절연 기판의 측면에 형성된 캐스털레이션을 통해 상기 중간 전극과 접속되고,
    상기 제1, 제2 실장 전극은, 상기 절연 기판의 측면에 형성된 캐스털레이션을 통해 상기 제1, 제2 전극과 접속되어 있는, 퓨즈 소자.
19. 청구항 15 내지 청구항 17 중 어느 한 항에 있어서,
    상기 제1, 제2 실장 전극은, 상기 절연 기판의 이면과 상기 발열체의 사이에 설치된 하층부와, 상기 하층부와 접속되며 상기 회로 기판에 실장되는 상층부를 가지며,
    상기 절연 기판의 이면으로부터 상기 발열체 인출 전극 및 상기 제1, 제2 실장 전극의 상기 하층부, 제3 절연층, 상기 발열체, 제4 절연층, 상기 제1, 제2 실장 전극의 상기 상층부 순서로 적층되어 있는, 퓨즈 소자.
20. 청구항 18에 있어서,
    상기 제1, 제2 실장 전극은, 상기 제1, 제2 전극과 접속됨과 더불어 상기 회로 기판에 실장되는 상층부로 이루어지며,
    상기 절연 기판의 이면으로부터 발열체 인출 전극, 상기 발열체, 제4 절연층, 상기 상층부의 순서로 적층되어 있는, 퓨즈 소자.
21. 절연 기판과,
    상기 절연 기판의 표면에 형성된 제1 전극 및 제2 전극과,
    상기 제1, 제2 전극 사이에 걸쳐 접속된 가용 도체와,
    상기 절연 기판에 형성되며, 통전에 의해 발열하여 상기 가용 도체를 용단하는 발열체와,
    상기 절연 기판의 이면에 형성된 제1 외부 접속 전극 및 제2 외부 접속 전극을 구비하며,
    상기 제1 전극과 상기 제1 외부 접속 전극, 및 상기 제2 전극과 상기 제2 외부 접속 전극 중 어느 한쪽 또는 양쪽 모두가, 상기 절연 기판을 관통하는 도전 스루홀을 통해 접속되어 있는, 퓨즈 소자.
22. 청구항 21에 있어서,
    상기 제1 전극과 상기 제1 외부 접속 전극, 및 상기 제2 전극과 상기 제2 외부 접속 전극 중 어느 한쪽 또는 양쪽 모두가, 캐스털레이션 또는 상기 절연 기판의 측면에 설치된 측면 전극을 통해 접속되어 있는, 퓨즈 소자.
23. 청구항 21 또는 청구항 22에 있어서,
    상기 발열체는 상기 절연 기판의 표면에 형성되고,
    상기 절연 기판의 표면에 설치되며, 상기 발열체와 접속된 발열체 인출 전극과,
    상기 제1, 제2 전극 사이에서, 절연층을 개재해 상기 발열체와 중첩되고, 상기 발열체 인출 전극 및 상기 가용 도체와 접속된 중간 전극을 구비하며,
    상기 발열체 인출 전극은, 상기 절연 기판의 이면에 걸친 캐스털레이션이 형성되어 있는, 퓨즈 소자.
24. 청구항 21 또는 청구항 22에 있어서,
    상기 발열체는 상기 절연 기판의 이면에 형성되고,
    상기 제1, 제2 전극 사이에 설치되며, 상기 가용 도체와 접속된 중간 전극과,
    상기 절연 기판의 이면에 설치되며, 상기 발열체와 접속된 발열체 인출 전극을 구비하며,
    상기 중간 전극과 상기 발열체 인출 전극은, 상기 절연 기판을 관통하는 도전 스루홀, 캐스털레이션 또는 상기 절연 기판의 측면에 설치된 측면 전극을 통해 접속되어 있는, 퓨즈 소자.
25. 청구항 21 또는 청구항 22에 있어서,
    상기 절연 기판의 표면에 상기 제1, 제2 전극 및 상기 발열체와의 도통에 관여하지 않는 제1 독립 단자가 설치되고,
    상기 절연 기판의 이면에 상기 제1, 제2 전극 및 상기 발열체와의 도통에 관여하지 않는 제2 독립 단자가 설치되며,
    상기 제1, 제2 독립 단자가 캐스털레이션 또는 상기 절연 기판의 측면에 설치된 측면 전극을 통해 접속되어 있는, 퓨즈 소자.

Images