KR20180071830A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR20180071830A
KR20180071830A KR1020160174882A KR20160174882A KR20180071830A KR 20180071830 A KR20180071830 A KR 20180071830A KR 1020160174882 A KR1020160174882 A KR 1020160174882A KR 20160174882 A KR20160174882 A KR 20160174882A KR 20180071830 A KR20180071830 A KR 20180071830A
Authority
KR
South Korea
Prior art keywords
layer
active layer
semiconductor layer
via hole
light
Prior art date
Application number
KR1020160174882A
Other languages
Korean (ko)
Inventor
박귀진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160174882A priority Critical patent/KR20180071830A/en
Publication of KR20180071830A publication Critical patent/KR20180071830A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

According to an embodiment of the present invention, disclosed is a semiconductor device with improved luminosity and brightness which comprises: a first conductive semiconductor layer; an active layer arranged on the first conductive semiconductor layer; a second conductive semiconductor layer arranged on a first surface of the active layer; a first electrode electrically connected to the first conductive semiconductor layer; and a second electrode electrically connected to the second conductive semiconductor layer, wherein the first surface of the active layer includes a plurality of via holes, and has a resistance layer arranged thereon to expose the via hole.

Description

반도체 소자 {SEMICONDUCTOR DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

실시 예는 반도체 소자에 관한 것이다.Embodiments relate to semiconductor devices.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.

발광 소자의 경우, 활성층에서 전자와 정공이 재결합함으로써 빛을 생성할 수 있다. 그러나, 일반적으로 활성층의 전체 영역이 아닌 일부 영역에서만 발광이 이루어지며, 발광이 이루어지는 영역들 간에 빛의 세기도 서로 다를 수 있다. 따라서, 활성층 내의 발광 영역을 확대시키고, 품질 특성이 보다 좋은 영역에서의 발광을 유도함으로써, 발광 소자의 품질을 향상시킬 필요가 있다.In the case of a light emitting device, light can be generated by recombination of electrons and holes in the active layer. Generally, however, light is emitted only in a part of the active layer, not in the entire region of the active layer, and the intensity of light may be different between the regions where the light is emitted. Therefore, it is necessary to improve the quality of the light emitting element by enlarging the light emitting region in the active layer and inducing light emission in a region with better quality characteristics.

실시 예는 광도 및 휘도가 향상된 반도체 소자를 제공한다.The embodiment provides a semiconductor device with improved brightness and brightness.

실시 예는 품질이 향상된 반도체 소자를 제공한다.The embodiment provides a semiconductor device with improved quality.

실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problems to be solved in the embodiments are not limited to these, and the objects and effects that can be grasped from the solution means and the embodiments of the problems described below are also included.

본 발명의 일 실시 예에 따른 반도체 소자는, 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 배치되는 활성층; 상기 활성층의 제 1 면 상에 배치되는 제 2 도전형 반도체층; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 및 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극을 포함하고, 상기 활성층의 제 1 면은 복수의 비아 홀을 포함하고, 상기 제 1 면에는 상기 비아홀을 노출시키도록 저항층이 배치될 수 있다.A semiconductor device according to an embodiment of the present invention includes: a first conductive semiconductor layer; An active layer disposed on the first conductive semiconductor layer; A second conductive semiconductor layer disposed on the first surface of the active layer; A first electrode electrically connected to the first conductive semiconductor layer; And a second electrode electrically connected to the second conductive type semiconductor layer, wherein a first surface of the active layer includes a plurality of via holes, and a resistive layer is disposed on the first surface to expose the via hole .

실시 예에 따르면, 반도체 소자의 광도 및 휘도가 향상될 수 있다.According to the embodiment, the brightness and brightness of the semiconductor device can be improved.

실시 예에 따르면, 반도체 소자의 품질이 향상될 수 있다.According to the embodiment, the quality of the semiconductor element can be improved.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 반도체 소자의 단면도이다.
도 2는 본 발명의 실시예에 따른 반도체 소자 중, 활성층의 개념도이다.
도 3은 도 1의 A 부분의 확대도이다.
도 4는 본 발명의 실시예에 따른 반도체 소자 중, 활성층의 발광 영역을 설명하기 위한 단면도이다.
도 5는 본 발명의 실시예에 따른 반도체 소자 중, 활성층의 부분 사시도이다.
도 6은 도 5의 B-B’ 영역의 단면도이다.
1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention.
2 is a conceptual diagram of an active layer of a semiconductor device according to an embodiment of the present invention.
3 is an enlarged view of a portion A in Fig.
4 is a cross-sectional view illustrating a light emitting region of an active layer in a semiconductor device according to an embodiment of the present invention.
5 is a partial perspective view of an active layer in a semiconductor device according to an embodiment of the present invention.
6 is a cross-sectional view of the region B-B 'in FIG.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Although not described in the context of another embodiment, unless otherwise described or contradicted by the description in another embodiment, the description in relation to another embodiment may be understood.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the features of configuration A are described in a particular embodiment, and the features of configuration B are described in another embodiment, even if the embodiment in which configuration A and configuration B are combined is not explicitly described, It is to be understood that they fall within the scope of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiments, in the case where one element is described as being formed "on or under" another element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

반도체 소자는 발광소자, 수광소자 등 각종 전자 소자를 포함할 수 있으며, 발광소자와 수광소자는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device. The light emitting device and the light receiving device may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer.

본 실시예에 따른 반도체 소자는 발광소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.

발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.The light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent to the material. Thus, the light emitted may vary depending on the composition of the material.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 실시예에 따른 반도체 소자의 단면도이다. 도 2는 본 발명의 실시예에 따른 반도체 소자 중, 활성층의 개념도이다. 도 3은 도 1의 A 부분의 확대도이다.1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention. 2 is a conceptual diagram of an active layer of a semiconductor device according to an embodiment of the present invention. 3 is an enlarged view of a portion A in Fig.

도 1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 반도체 소자(100)는 기판(110), 버퍼층(115), 발광 구조물(120), 저항층(160) 및 전극(171, 172)을 포함할 수 있다.1 to 3, a semiconductor device 100 according to an embodiment of the present invention includes a substrate 110, a buffer layer 115, a light emitting structure 120, a resistance layer 160, and electrodes 171 and 172, . ≪ / RTI >

기판(110)은 투광성, 전도성 또는 절연성 기판일 수 있다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 선택된 물질로 형성될 수 있으며, 이것으로 본 발명을 한정하는 것은 아니다.The substrate 110 may be a light-transmitting, conductive or insulating substrate. The substrate 110 may be a material suitable for semiconductor material growth or a carrier wafer. The substrate 110 may be formed of a material selected from the group consisting of sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge and Ga 2 O 3.

버퍼층(115)은 기판(110) 상에 배치될 수 있다. 버퍼층(115)은 기판(110)과 발광 구조물(120) 사이에 배치될 수 있다. 버퍼층(115)은 기판(110)과 제 1 도전형 제 1 반도체층(130) 사이의 격자 상수 차이에 따라 발생하는 변형을 완화시킬 수 있다. 또한, 버퍼층(115)은 기판(110)이 포함하는 물질의 확산을 방지할 수 있다. 버퍼층(115)은 경우에 따라 생략될 수도 있다.The buffer layer 115 may be disposed on the substrate 110. The buffer layer 115 may be disposed between the substrate 110 and the light emitting structure 120. The buffer layer 115 may alleviate deformation caused by a difference in lattice constant between the substrate 110 and the first conductive type first semiconductor layer 130. In addition, the buffer layer 115 can prevent the diffusion of the substance contained in the substrate 110. The buffer layer 115 may be omitted in some cases.

버퍼층(115)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 GaN, InGaN, AlGaN, InAlGaN, InN, AlN, AlInN, AlAs 및 SiC 중 선택된 하나 또는 이들의 이중층 구조를 포함할 수 있다. 버퍼층(115)에는 도펀트가 도핑될 수도 있고, 도핑되지 않을 수도 있다. 예시적으로, 버퍼층(115)은 n형 도펀트가 도핑되지 않은 U-GaN을 포함할 수 있다. 그러나, 이것으로 본 발명을 한정하지는 않는다.The buffer layer 115 may be in the form of a combination of group III and group V elements or may include one selected from the group consisting of GaN, InGaN, AlGaN, InAlGaN, InN, AlN, AlInN, AlAs and SiC or a bilayer structure thereof. The buffer layer 115 may or may not be doped with a dopant. Illustratively, the buffer layer 115 may comprise U-GaN doped with no n-type dopant. However, the present invention is not limited to this.

반도체 구조물(120)은 기판(110)(또는 버퍼층) 상에 배치될 수 있다. 반도체 구조물(120)은 제 1 도전형 반도체층(130), 활성층(140) 및 제 2 도전형 반도체층(150)을 포함할 수 있다.The semiconductor structure 120 may be disposed on the substrate 110 (or buffer layer). The semiconductor structure 120 may include a first conductive semiconductor layer 130, an active layer 140, and a second conductive semiconductor layer 150.

제 1 도전형 반도체층(130)은 기판(110)(또는 버퍼층) 상에 배치될 수 있다. 제 1 도전형 반도체층(130)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제 1 도전형 반도체층(130)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 제 1 도전형 반도체층(130)에는 제 1 도펀트가 도핑될 수 있다. 제 1 도펀트는 Si, Ge, Sn, Se, Te 등의 n형 도펀트일 수 있다. 즉, 제 1 도전형 반도체층(130)은 n형 도펀트가 도핑된 n형 반도체층일 수 있다.The first conductive semiconductor layer 130 may be disposed on the substrate 110 (or the buffer layer). The first conductive semiconductor layer 130 may be formed of at least one of compound semiconductor such as group III-V and group II-VI. The first conductive semiconductor layer 130 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0? X? 1, 0? Y? 1, 0? X + y? 1), for example, GaN, AlGaN, InGaN, InAlGaN, and the like. The first conductive semiconductor layer 130 may be doped with a first dopant. The first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. That is, the first conductivity type semiconductor layer 130 may be an n-type semiconductor layer doped with an n-type dopant.

활성층(140)은 제 1 도전형 반도체층(130) 상에 배치될 수 있다. 활성층(140)은 제 2 도전형 반도체층(150)과 인접하게 배치되는 제 1 면(140-1) 및 제 1 도전형 반도체층(130)과 인접하게 배치되는 제 2 면(140-2)을 포함할 수 있다. The active layer 140 may be disposed on the first conductive semiconductor layer 130. The active layer 140 includes a first surface 140-1 disposed adjacent to the second conductivity type semiconductor layer 150 and a second surface 140-2 disposed adjacent to the first conductivity type semiconductor layer 130, . ≪ / RTI >

활성층(140)은 제 1 도전형 반도체층(130)을 통해서 주입되는 전자(또는 정공)와 제 2 도전형 반도체층(150)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(140)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The active layer 140 is a layer where electrons (or holes) injected through the first conductivity type semiconductor layer 130 and holes (or electrons) injected through the second conductivity type semiconductor layer 150 meet. As the electrons and the holes are recombined, the active layer 140 transits to a low energy level and can generate light having a wavelength corresponding thereto.

활성층(140)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(140)의 구조는 이에 한정하지 않는다. The active layer 140 may have any one of a single well structure, a multiple well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, Is not limited thereto.

특히, 도 2를 참조하면, 본 발명에 따른 활성층(140)은 장벽층(141) 및 우물층(142)이 적어도 1회 이상 교대로 적층되는 구조를 가질 수 있다. 이 때, 가장 먼저 성장되어 제 1 도전형 반도체층(130)과 가장 인접하게 배치되는 층들을 제 1 장벽층(141-1) 및 제 1 우물층(142-1)이라고 표현할 수 있다. 또한, 가장 나중에 성장되어 제 2 도전형 반도체층(150)과 가장 인접하게 배치되는 층들을 제 n 장벽층(141-n) 및 제 n 우물층(142-n)(n≥1)이라고 표현할 수 있다.2, the active layer 140 according to the present invention may have a structure in which the barrier layer 141 and the well layer 142 are alternately stacked at least once. In this case, the layers that are first grown and disposed closest to the first conductivity type semiconductor layer 130 may be referred to as a first barrier layer 141-1 and a first well layer 142-1. The layers that are grown most later and disposed closest to the second conductivity type semiconductor layer 150 can be expressed as an n-th barrier layer 141-n and a n-th well layer 142-n (n? 1) have.

우물층(142)은 장벽층(141)보다 낮은 에너지 밴드갭을 가질 수 있다. 따라서, 더 많은 전자가 우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가되어 발광 효과가 상승할 수 있다.The well layer 142 may have a lower energy band gap than the barrier layer 141. Thus, more electrons are collected at the lower energy level of the well layer, and as a result, the recombination probability of electrons and holes increases, and the luminous efficiency can be increased.

활성층(140)의 제 1 면(140-1)에는 복수의 비아홀(via-hole)(H)이 형성될 수 있다. 비아홀(H)은 활성층(140)의 성장 후 에칭(etching) 등에 의하여 형성될 수 있다. 비아홀(H)이 형성됨에 따라, 제 2 도전형 반도체층(150)으로부터 주입되는 정공이 효과적으로 활성층(140) 내로 확산될 수 있다. 한편, 도면에서 도시된 비아홀(H)의 개수 및 크기는 본 발명을 용이하게 설명하기 위한 것이며, 이것으로 본 발명을 한정하지는 않는다.A plurality of via-holes H may be formed on the first surface 140-1 of the active layer 140. [ The via hole H may be formed by, for example, etching after growth of the active layer 140. As the via hole H is formed, the holes injected from the second conductivity type semiconductor layer 150 can be effectively diffused into the active layer 140. On the other hand, the number and size of the via holes H shown in the drawings are for explaining the present invention easily, and the present invention is not limited thereto.

제 2 도전형 반도체층(150)은 활성층(140) 상에 배치될 수 있다. 제 2 도전형 반도체층(150)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 제 2 도전형 반도체층(150)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 제 2 도전형 반도체층(150)에는 제 2 도펀트가 도핑될 수 있다. 제 2 도펀트는 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트일 수 있다. 즉, 제 2 도전형 반도체층(150)은 p형 도펀트가 도핑된 p형 반도체층일 수 있다.The second conductive semiconductor layer 150 may be disposed on the active layer 140. The second conductive semiconductor layer 150 may be formed of at least one of compound semiconductor such as group III-V and group II-VI. The second conductivity type semiconductor layer 150 may be a semiconductor material having a composition formula of InxAlyGa1-x-yN (0? X? 1, 0? Y? 1, 0? X + y? 1), for example, GaN, AlGaN, InGaN, InAlGaN, and the like. The second conductivity type semiconductor layer 150 may be doped with a second dopant. The second dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. That is, the second conductive semiconductor layer 150 may be a p-type semiconductor layer doped with a p-type dopant.

반도체 구조물(120)의 성장 이후, 제 2 도전형 반도체층(150), 활성층(140) 및 제 1 도전형 반도체층(130)은 에칭 등에 의하여 일부가 제거될 수 있다. 특히, 에칭은 제 2 도전형 반도체층(150)의 상면으로부터 제 1 도전형 반도체층(130)의 일부 영역까지 이루어질 수 있다. 에칭에 의하여 노출된 제 1 도전형 반도체층(130)에는 후술할 제 1 전극(171)이 배치될 수 있다.After the semiconductor structure 120 is grown, the second conductivity type semiconductor layer 150, the active layer 140, and the first conductivity type semiconductor layer 130 may be partially removed by etching or the like. In particular, the etching may be performed from the upper surface of the second conductivity type semiconductor layer 150 to a portion of the first conductivity type semiconductor layer 130. A first electrode 171 to be described later may be disposed on the first conductive type semiconductor layer 130 exposed by etching.

한편, 활성층(140)과 제 2 도전형 반도체층(150) 사이에는 저항층(160)이 배치될 수 있다. 특히, 저항층(160)은 활성층(140)의 제 1 면(140-1) 중 비아홀(H)이 형성되지 않은 영역에 배치될 수 있다. 본 발명에 따른 반도체 소자(100)는 저항층(160)에 의하여 비아홀(H)을 통한 정공의 주입이 활성화될 수 있다. 또한, 정공이 활성층(140) 내로 보다 고르게 확산될 수 있다.A resistive layer 160 may be disposed between the active layer 140 and the second conductive semiconductor layer 150. In particular, the resistive layer 160 may be disposed in a region of the first surface 140-1 of the active layer 140 where the via hole H is not formed. In the semiconductor device 100 according to the present invention, the injection of holes through the via hole H can be activated by the resistance layer 160. Further, holes can be diffused more evenly into the active layer 140. [

저항층(160)은 진성(intrinsic) 반도체를 포함할 수 있다. 여기서, 진성 반도체란, 언도프드(Undoped) 반도체 또는 비의도적 도핑(Unintentionally doped) 반도체일 수 있다. 비의도적 도핑 반도체란, 반도체층의 성장 공정에서 도펀트의 도핑없이, 도핑된 것과 유사한 전기적인 특성을 갖는 것을 의미할 수 있다. 이는 공정 챔버 내에 잔존하던 도핑 가스 또는 인접한 층에서 확산된 도펀트에 의하여 이루어질 수 있다.The resistive layer 160 may comprise an intrinsic semiconductor. Herein, the intrinsic semiconductor may be an undoped semiconductor or an unintentionally doped semiconductor. Unintentional doping semiconductors can mean having electrical properties similar to doped, without dopant doping in the semiconductor layer growth process. This can be done by doping gas remaining in the process chamber or dopant diffused in adjacent layers.

저항층(160)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예를 들어, 저항층(160)은 AlGaN일 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다. The resistance layer 160 may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0? X? 1, 0? Y? 1, 0? X + y? For example, the resistive layer 160 may be AlGaN. However, this does not limit the present invention.

저항층(160)은 도핑이 이루어지지 않음으로써 고저항 특성을 가질 수 있다. 따라서, 정공은 상대적으로 고저항 영역인 저항층(160)보다는 상대적으로 저저항 영역인 비아홀(H)을 통해 주입될 수 있다.The resistance layer 160 may have high resistance characteristics by not being doped. Therefore, the holes can be injected through the via hole H, which is a relatively low resistance region, rather than the resistance layer 160, which is a relatively high resistance region.

저항층(160)은 활성층(140)의 성장 후 성장될 수 있다. 저항층(160)은 비아홀(H)에는 증착되지 않을 수 있다. 이는 비아홀(H)을 이루는 면과, 제 1 면(140-1) 중 비아홀(H)이 형성되지 않은 영역의 면들 사이에 면 극성 차이가 존재하기 때문이다. 저항층(160)에 대해서는 후에 보다 자세히 설명하도록 한다.The resistive layer 160 may be grown after growth of the active layer 140. [ The resistance layer 160 may not be deposited on the via hole H. This is because there is a difference in surface polarity between the surface of the via hole H and the surface of the region of the first surface 140-1 where the via hole H is not formed. The resistance layer 160 will be described later in more detail.

활성층(140)과 제 2 도전형 반도체층(150) 사이에는 전자 차단층(EBL)이 더 배치될 수도 있다. 전자 차단층은 제 1 도전형 반도체층(130)에서 공급된 전자가 제 2 도전형 반도체층(150)으로 빠져나가는 흐름을 차단하여, 활성층(140) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층의 에너지 밴드갭은 활성층(140) 및/또는 제 2 도전형 반도체층(150)의 에너지 밴드갭보다 클 수 있다.An electron blocking layer (EBL) may be further disposed between the active layer 140 and the second conductive semiconductor layer 150. The electron blocking layer interrupts the flow of electrons supplied from the first conductivity type semiconductor layer 130 to the second conductivity type semiconductor layer 150 and increases the probability of recombination of electrons and holes in the active layer 140 . The energy band gap of the electron blocking layer may be larger than the energy band gap of the active layer 140 and / or the second conductivity type semiconductor layer 150.

전자 차단층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.The electron blocking layer may be selected from a semiconductor material having a composition formula of InxAlyGa1-x-yN (0? X? 1, 0? Y? 1, 0? X + y? 1), for example, AlGaN, InGaN, InAlGaN, But is not limited thereto.

전극(171, 172)은 제 1 전극(171) 및 제 2 전극(172)을 포함할 수 있다. 제 1 전극(171)은 제 1 도전형 반도체층(130) 상에 배치될 수 있다. 제 1 전극(171)은 제 1 도전형 반도체층(130)과 전기적으로 연결될 수 있다. 제 2 전극(172)은 제 2 도전형 반도체층(150) 상에 배치될 수 있다. 제 2 전극(172)은 제 2 도전형 반도체층(150)과 전기적으로 연결될 수 있다. 전극(171, 172)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.The electrodes 171 and 172 may include a first electrode 171 and a second electrode 172. The first electrode 171 may be disposed on the first conductive semiconductor layer 130. The first electrode 171 may be electrically connected to the first conductive semiconductor layer 130. The second electrode 172 may be disposed on the second conductive semiconductor layer 150. The second electrode 172 may be electrically connected to the second conductive semiconductor layer 150. The electrodes 171 and 172 may be selected from among Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag and Au and their alloys.

도 4는 본 발명의 실시예에 따른 반도체 소자 중, 활성층의 발광 영역을 설명하기 위한 단면도이다.4 is a cross-sectional view illustrating a light emitting region of an active layer in a semiconductor device according to an embodiment of the present invention.

도 4를 참조하면, 활성층(140)은 다수의 우물층(141) 및 장벽층(142)을 포함할 수 있다. 이 때, 우물층(141)은 장벽층(142)보다 작은 에너지 밴드갭을 가질 수 있다. 따라서, 전자와 정공의 재결합은 우물층(141)에서 보다 많이 이루어질 수 있다. 또한, 전자와 정공이 재결합함에 따라 빛(L)이 생성될 수 있다.Referring to FIG. 4, the active layer 140 may include a plurality of well layers 141 and a barrier layer 142. At this time, the well layer 141 may have a smaller energy band gap than the barrier layer 142. Therefore, recombination of electrons and holes can be made more in the well layer 141. Further, the light L may be generated as the electrons and the holes are recombined.

활성층(140)의 제 1 면(140-1)에는 복수의 비아홀(H)이 형성될 수 있다. 또한, 제 1 면(140-1) 중 비아홀(H)이 형성되지 않은 영역(이하, 제 1 영역)에는 저항층(160)이 배치될 수 있다. 저항층(160)은 제 1 면(140-1) 중 제 1 영역과 비아홀(H)의 면 극성 차이에 의하여, 비아홀(H)만을 노출시키며 선택적으로 성장될 수 있다.A plurality of via holes (H) may be formed on the first surface (140-1) of the active layer (140). In addition, the resistance layer 160 may be disposed in a region of the first surface 140-1 where the via hole H is not formed (hereinafter referred to as a first region). The resistance layer 160 may be selectively grown by exposing only the via hole H due to the difference in surface polarity of the via hole H and the first region of the first surface 140-1.

한편, 활성층(140) 중 제 1 면(140-1)과 인접한 영역(이하, 상부 영역)보다 제 2 면(140-2)과 인접한 영역(이하, 하부 영역)에서 발광이 이루어질수록 반도체 소자(100)의 광도 및 휘도가 향상될 수 있다. 이는 제 2 도전형 반도체층(150) 내의 도펀트가 상부 영역에서 불순물로 존재할 수 있기 때문이다. 즉, 제 2 도전형 반도체층(150)의 도펀트 중 일부는 정공의 형성에 기여하지 않고, 활성층(140)으로 확산될 수 있다. 이에 따라, 활성층(140)을 구성하는 우물층(141) 및 장벽층(142)들 간의 품질 차이가 존재할 수 있으며, 빛의 광도에도 차이가 있을 수 있다.On the other hand, as the light emission is performed in the region of the active layer 140 adjacent to the second surface 140-2 (hereinafter referred to as the lower region) than the region adjacent to the first surface 140-1 (hereinafter referred to as the upper region) 100 can be improved. This is because the dopant in the second conductive semiconductor layer 150 may exist as an impurity in the upper region. That is, some of the dopants of the second conductivity type semiconductor layer 150 can be diffused into the active layer 140 without contributing to the formation of holes. Accordingly, there may be a difference in quality between the well layer 141 and the barrier layer 142 constituting the active layer 140, and there may be a difference in the luminous intensity of light.

다시 말해서, 활성층(140)의 상부 영역보다 하부 영역에서 발광 품질과 특성이 더 좋을 수 있다. 결과적으로, 하부 영역 및 중앙 영역(상부 영역과 하부 영역 사이의 영역)에서 발광이 많이 이루어질수록 발광 효율과 품질이 향상되며, 광도와 휘도의 개선 효과를 나타낼 수 있다.In other words, the emission quality and characteristics may be better in the lower region than the upper region of the active layer 140. As a result, as more light is emitted in the lower region and the central region (the region between the upper region and the lower region), the luminous efficiency and quality are improved and the brightness and brightness can be improved.

제 2 도전형 반도체층(150)의 정공은 제 1 면(140-1)을 통해 활성층(140)으로 주입될 수 있다. 일반적으로, 정공은 활성층(140) 중 상부 영역에 가장 많이 분포될 수 있다. 이는 정공이 비교적 큰 유효 질량을 가짐으로써, 활성층(140)의 하부 영역까지 고르게 주입되기가 힘들기 때문이다. 특히, 정공이 제 1 면(140-1) 중 제 1 영역(비아홀이 형성되지 않은 영역)으로 주입될 경우, 정공의 농도는 상부 영역에만 편중될 수 있다. 이러한 경우, 발광은 상부 영역에 배치되는 우물층(141)에서만 주로 이루어지므로 발광 효율이 떨어질 수 있다.The holes of the second conductivity type semiconductor layer 150 may be injected into the active layer 140 through the first surface 140-1. In general, the holes may be distributed most in the upper region of the active layer 140. This is because holes have a relatively large effective mass and it is difficult to inject evenly into the lower region of the active layer 140. Particularly, when the holes are injected into the first region (the region where the via hole is not formed) of the first surface 140-1, the concentration of holes can be concentrated only in the upper region. In this case, the luminescence efficiency may be lowered because the luminescence mainly occurs only in the well layer 141 disposed in the upper region.

그러나, 정공이 비아홀(H)을 통해 주입될 경우, 활성층(140)의 제 2 면(140-2)을 향하여 확산되는 정공의 농도가 커질 수 있다. 즉, 발광은 상부 영역에 배치되는 우물층(141)으로부터 중앙 영역 및 하부 영역에 배치되는 우물층(141)까지 확대될 수 있다. 또한, 활성층(140) 내에서 하부 영역이 보다 좋은 품질 특성을 가지므로, 반도체 소자(100)의 발광 효율이 상승할 수 있다. 따라서, 제 1 면(140-1) 중 제 1 영역(비아홀이 형성되지 않은 영역)을 통한 정공의 주입을 최소화하고, 비아홀(H)을 통한 정공의 주입을 확대시키는 것이 바람직하다.However, when the holes are injected through the via hole H, the concentration of holes diffused toward the second surface 140-2 of the active layer 140 can be increased. That is, the light emission can be extended from the well layer 141 disposed in the upper region to the well layer 141 disposed in the central region and the lower region. In addition, since the lower region has better quality characteristics in the active layer 140, the luminous efficiency of the semiconductor device 100 can be increased. Therefore, it is desirable to minimize the injection of holes through the first region (region where no via hole is formed) of the first surface 140-1 and enlarge the injection of holes through the via hole H. [

본 발명에 따른 반도체 소자(100)는 저항층(160)에 의하여 제 1 면(140-1) 중 제 1 영역을 통한 정공의 주입을 최소화할 수 있다. 또한, 저항층(160)에 의하여 정공이 비아홀(H)를 통해 활성층(140) 내로 주입되도록 유도할 수 있다. 즉, 저항층(160)은 고저항 영역으로 작용하여, 저항이 보다 낮은 비아홀(H)을 통해 정공이 주입되도록 유도할 수 있다.The semiconductor device 100 according to the present invention can minimize the injection of holes through the first region of the first surface 140-1 by the resistance layer 160. [ In addition, the resistance layer 160 can guide the holes to be injected into the active layer 140 through the via hole H. That is, the resistance layer 160 acts as a high resistance region, and can induce holes to be injected through the via hole H having a lower resistance.

즉, 도 4에 화살표로 도시한 바와 같이, 정공은 저항층(160)에 의하여 노출된 비아홀(H)을 통해 집중적으로 주입될 수 있다. 따라서, 빛(L)의 생성 영역이 상부 영역에 집중되는 것이 아닌, 하부 영역까지 확대될 수 있다. 또한, 도 4의 빛(L)의 크기와 같이, 상부 영역보다 하부 영역의 우물층에서 발생한 빛의 광도가 더 높을 수 있다. 따라서, 고품질의 발광 영역이 활성층(140) 내에 고르게 분포함에 따라 광도 및 휘도가 향상될 수 있다. 결과적으로, 반도체 소자(100)의 품질이 향상될 수 있다.That is, as shown by arrows in FIG. 4, the holes can be intensively injected through the via hole H exposed by the resistance layer 160. Therefore, the generation region of the light L can be expanded to the lower region instead of being concentrated in the upper region. Also, as in the case of the light L shown in FIG. 4, the light intensity of light generated in the well layer in the lower region may be higher than that in the upper region. Therefore, the luminance and luminance can be improved as the high-quality luminescent region is evenly distributed in the active layer 140. [ As a result, the quality of the semiconductor element 100 can be improved.

한편, 도 4는 본 발명을 설명하기 위한 일예일 뿐이며, 이것으로 본 발명을 한정하는 것은 아니다.Meanwhile, FIG. 4 is only an example for explaining the present invention, and the present invention is not limited thereto.

저항층(160)의 두께는 1 내지 9nm일 수 있다. 저항층(160)의 두께가 1nm보다 작을 경우, 비아홀(H)를 통하여 주입되는 정공의 농도가 감소할 수 있다. 저항층(160)의 두께가 9nm보다 클 경우, 제조 공정 중 비아홀(H)에도 저항층(160)이 형성되어 바람직하지 않다. 즉, 저항층(160)의 두께가 두꺼워질수록 저항층(160)을 증착하기 위한 소스 가스의 농도가 증가하므로, 비아홀(H)에도 저항층(160)이 증착될 수 있다.The thickness of the resistive layer 160 may be between 1 and 9 nm. When the thickness of the resistive layer 160 is less than 1 nm, the concentration of holes injected through the via hole H may be reduced. When the thickness of the resistive layer 160 is larger than 9 nm, the resistive layer 160 is also formed in the via hole H during the manufacturing process. That is, since the concentration of the source gas for depositing the resistance layer 160 increases as the thickness of the resistance layer 160 increases, the resistance layer 160 can also be deposited on the via hole H.

도 5는 본 발명의 실시예에 따른 반도체 소자 중, 활성층의 부분 사시도이다. 도 6은 도 5의 B-B’ 영역의 단면도이다.5 is a partial perspective view of an active layer in a semiconductor device according to an embodiment of the present invention. 6 is a cross-sectional view of the region B-B 'in FIG.

도 5 및 도 6을 참조하면, 비아홀(H)은 원통형의 홀 구조를 가질 수 있다. 그러나, 이것은 본 발명을 실시하기 위한 일예일 뿐이며, 이것으로 본 발명을 한정하는 것은 아니다. Referring to FIGS. 5 and 6, the via hole H may have a cylindrical hole structure. However, this is only an example for carrying out the present invention, and the present invention is not limited thereto.

비아홀(H)을 단면으로 잘랐을 때, 일측 끝단과 타측 끝단 사이의 너비(W)는 100 내지 300nm일 수 있다. 비아홀(H)의 너비(W)가 100nm보다 작을 경우, 비아홀(H)를 통하여 주입되는 정공의 농도가 감소할 수 있다. 비아홀(H)의 너비(W)가 300nm보다 클 경우, 발광이 원활하게 이루어지지 않을 수 있다. 즉, 비아홀(H)의 크기가 커질수록 활성층(140)의 발광 영역이 감소하므로 발광 효율이 감소할 수 있다. 또한, 비아홀(H)의 크기가 커질수록 비아홀(H) 내에도 저항층(160)이 증착될 수 있어 바람직하지 않다.When the via hole H is cut in a cross section, the width W between one end and the other end may be 100 to 300 nm. When the width W of the via hole H is less than 100 nm, the concentration of holes injected through the via hole H may be reduced. When the width W of the via hole H is larger than 300 nm, the light emission may not be smoothly performed. That is, as the size of the via hole H becomes larger, the light emitting region of the active layer 140 decreases, so that the light emitting efficiency can be reduced. Also, as the size of the via hole H becomes larger, the resistance layer 160 may be deposited in the via hole H, which is not preferable.

비아홀(H)의 깊이(D)는 비아홀(H)의 너비(W)의 0.7 내지 1.2배일 수 있다. 비아홀의 깊이(D)가 너비(W)의 0.7배보다 작을 경우, 깊이(D)의 감소로 인하여 정공이 활성층(140) 내로 고르게 확산되지 못할 수 있다. 비아홀의 깊이(D)가 너비(W)의 1.2배보다 클 경우, 비아홀(H)의 크기가 너무 커져 발광이 원활하게 이루어지지 않을 수 있다.The depth D of the via hole H may be 0.7 to 1.2 times the width W of the via hole H. [ If the depth D of the via hole is smaller than 0.7 times the width W, the holes may not be uniformly diffused into the active layer 140 due to the decrease in the depth D. [ When the depth D of the via hole is larger than 1.2 times the width W, the size of the via hole H becomes too large and light emission may not be smooth.

이와 같이 하여, 본 발명에 따른 반도체 소자(100)는 활성층(140)에 복수의 비아홀(H)이 형성됨에 따라, 정공이 활성층(140) 내로 보다 효과적으로 공급될 수 있다. 또한, 활성층(140) 상에 비아홀(H)을 노출시키도록 저항층(160)을 더 배치함으로써, 비아홀(H)을 통한 정공의 주입을 최대화할 수 있다. 따라서, 활성층(140) 내의 발광 영역이 확대되고, 광도 및 휘도를 향상시켜 반도체 소자(100)의 품질을 향상시킬 수 있다.As described above, since the semiconductor device 100 according to the present invention has a plurality of via holes H formed in the active layer 140, holes can be more effectively supplied into the active layer 140. In addition, by further arranging the resistance layer 160 so as to expose the via hole H on the active layer 140, injection of holes through the via hole H can be maximized. Therefore, the light emitting region in the active layer 140 is enlarged, and the brightness and brightness are improved, thereby improving the quality of the semiconductor device 100. [

반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.The semiconductor device may be used as a light source of an illumination system, or as a light source of an image display device or a lighting device. That is, semiconductor devices can be applied to various electronic devices arranged in a case to provide light. Illustratively, when a semiconductor device and an RGB phosphor are mixed and used, white light with excellent color rendering (CRI) can be realized.

상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described semiconductor device is composed of a light emitting device package and can be used as a light source of an illumination system, for example, as a light source of a video display device or a lighting device.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or a bulb type. It is possible.

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting element includes a laser diode in addition to the light emitting diode described above.

레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-l㎛inescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure, like the light emitting element. Then, an electro-luminescence (electroluminescence) phenomenon in which light is emitted when an electric current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, There are differences in the directionality and phase of light. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication, medical equipment and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As photodetectors, photodetectors (silicon, selenium), photodetectors (cadmium sulfide, cadmium selenide), photodiodes (for example, visible blind spectral regions or PDs with peak wavelengths in the true blind spectral region) A transistor, a photomultiplier tube, a phototube (vacuum, gas-filled), and an IR (Infra-Red) detector, but the embodiment is not limited thereto.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100; 반도체 소자 110; 기판
115; 버퍼층 120; 반도체 구조물
130; 제 1 도전형 반도체층 140; 활성층
H; 비아홀 150; 제 2 도전형 반도체층
160; 저항층 171, 172; 제 1, 2 전극
100; A semiconductor device 110; Board
115; A buffer layer 120; Semiconductor structure
130; A first conductive semiconductor layer 140; Active layer
H; A via hole 150; The second conductive type semiconductor layer
160; Resistive layers 171 and 172; The first and second electrodes

Claims (5)

제 1 도전형 반도체층;
상기 제 1 도전형 반도체층 상에 배치되는 활성층;
상기 활성층의 제 1 면 상에 배치되는 제 2 도전형 반도체층;
상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 및
상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극을 포함하고,
상기 활성층의 제 1 면은 복수의 비아 홀을 포함하고,
상기 제 1 면에는 상기 비아홀을 노출시키도록 저항층이 배치되는 반도체 소자.
A first conductive semiconductor layer;
An active layer disposed on the first conductive semiconductor layer;
A second conductive semiconductor layer disposed on the first surface of the active layer;
A first electrode electrically connected to the first conductive semiconductor layer; And
And a second electrode electrically connected to the second conductive semiconductor layer,
Wherein the first surface of the active layer includes a plurality of via holes,
And a resistive layer is disposed on the first surface to expose the via hole.
제 1 항에 있어서,
상기 비아홀의 너비는 100 내지 300nm인 반도체 소자.
The method according to claim 1,
And the width of the via hole is 100 to 300 nm.
제 1 항에 있어서,
상기 비아홀의 깊이는 상기 비아홀의 너비의 0.7 내지 1.2배인 반도체 소자.
The method according to claim 1,
And the depth of the via hole is 0.7 to 1.2 times the width of the via hole.
제 1 항에 있어서,
상기 저항층의 두께는 1 내지 9nm인 반도체 소자.
The method according to claim 1,
Wherein the resistive layer has a thickness of 1 to 9 nm.
제 1 항에 있어서,
상기 저항층은 진성 반도체를 포함하는 반도체 소자.
The method according to claim 1,
Wherein the resistive layer comprises an intrinsic semiconductor.
KR1020160174882A 2016-12-20 2016-12-20 Semiconductor device KR20180071830A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160174882A KR20180071830A (en) 2016-12-20 2016-12-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160174882A KR20180071830A (en) 2016-12-20 2016-12-20 Semiconductor device

Publications (1)

Publication Number Publication Date
KR20180071830A true KR20180071830A (en) 2018-06-28

Family

ID=62780541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160174882A KR20180071830A (en) 2016-12-20 2016-12-20 Semiconductor device

Country Status (1)

Country Link
KR (1) KR20180071830A (en)

Similar Documents

Publication Publication Date Title
KR20170129009A (en) Semiconductor device
EP3567642B1 (en) Semiconductor device and light emitting device package comprising same
KR102404269B1 (en) Semiconductor device
KR102434368B1 (en) Semiconductor device
KR102657311B1 (en) Semiconductor device
KR102606859B1 (en) Semiconductor device and semiconductor device package including the same
KR102432226B1 (en) Semiconductor device
KR102623610B1 (en) Semiconductor device and light emitting device package having thereof
KR102608517B1 (en) Semiconductor device
KR20180071830A (en) Semiconductor device
KR20180071829A (en) Semiconductor device
KR20180009220A (en) Semiconductor device
KR20180082887A (en) Semiconductor Device And Light Apparatus
KR102510613B1 (en) Semiconductor device
KR20190056133A (en) Semiconductor device
KR20180126260A (en) Semiconductor device
KR20180016906A (en) Semiconductor device and light emitting device package having thereof
KR20180087678A (en) Semiconductor Device And Light Apparatus
KR20180057144A (en) Semiconductor device and semiconductor package having the same
KR102385938B1 (en) Semiconductor device package
KR102632201B1 (en) Semiconductor device
KR102358690B1 (en) Semiconductor device and semiconductor device package and light unit including the same
KR20170137393A (en) Semiconductor device and light emitting device package having thereof
KR102468809B1 (en) Semiconductor device
KR20180009266A (en) Semiconductor device and light emitting device package having thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITB Written withdrawal of application