KR20180087678A - Semiconductor Device And Light Apparatus - Google Patents

Semiconductor Device And Light Apparatus Download PDF

Info

Publication number
KR20180087678A
KR20180087678A KR1020170012005A KR20170012005A KR20180087678A KR 20180087678 A KR20180087678 A KR 20180087678A KR 1020170012005 A KR1020170012005 A KR 1020170012005A KR 20170012005 A KR20170012005 A KR 20170012005A KR 20180087678 A KR20180087678 A KR 20180087678A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductivity type
superlattice
light emitting
Prior art date
Application number
KR1020170012005A
Other languages
Korean (ko)
Other versions
KR102643093B1 (en
Inventor
강동훈
김지원
이원석
정재호
허주녕
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170012005A priority Critical patent/KR102643093B1/en
Publication of KR20180087678A publication Critical patent/KR20180087678A/en
Application granted granted Critical
Publication of KR102643093B1 publication Critical patent/KR102643093B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20Light sources comprising attachment means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

An embodiment relates to a semiconductor device and a lighting device. According to the embodiment, the light emitting device comprises: a first semiconductor layer including a first superlattice layer of a first conductivity type, having an In_(x-)Ga_(1-x)N/GaN (0 < x < 1) composition, and a semiconductor layer of the first conductivity type; a second superlattice layer disposed on the first semiconductor layer, and having an In_yGa_(1-y)N/GaN (0 < y < 1) composition; an active layer disposed on the second superlattice layer; and a second semiconductor layer disposed on the active layer. The indium concentration of the first superlattice layer of a first conductivity type is lower than the indium concentration of the second superlattice layer. In the light emitting device according to the embodiment, the first semiconductor layer may include the first superlattice layer of a first conductivity type. Accordingly, the crystallinity of the first semiconductor layer is relieved, and thus the stress caused by the lattice mismatch between the first semiconductor layer and the active layer can be reduced. Therefore, the semiconductor device and the lighting device of the embodiment have the first semiconductor layer, which includes the first superlattice layer of a first conductivity type, to relieve the stress generated at the interface between the first semiconductor layer and the active layer, thereby improving luminous efficiency of the light emitting device.

Description

반도체 소자 및 조명장치{Semiconductor Device And Light Apparatus}TECHNICAL FIELD [0001] The present invention relates to a semiconductor device and a lighting apparatus,

실시예는 반도체 소자에 관한 것으로, 보다 상세하게는 반도체 소자 및 조명장치에 관한 것이다.Embodiments relate to semiconductor devices, and more particularly, to semiconductor devices and lighting devices.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.

발광 소자는 n형 불순물이 도핑된 n형 반도체층과 p형 불순물이 도핑된 p형 반도체층 사이에 활성층이 배치된 구조를 가진다. 이러한 반도체 발광 소자는 n형 반도체층으로부터 전자가 공급되고 p형 반도체층으로부터 정공이 공급되어 활성층에서 전자와 정공이 재결합하면서 광이 발생한다. The light emitting device has a structure in which an active layer is disposed between an n-type semiconductor layer doped with an n-type impurity and a p-type semiconductor layer doped with a p-type impurity. In such a semiconductor light emitting device, electrons are supplied from the n-type semiconductor layer, holes are supplied from the p-type semiconductor layer, and light is generated while electrons and holes are recombined in the active layer.

이 때, 각 반도체층과 활성층 간의 격자 상수 차이로 인해 상기 활성층 내부에 스트레스가 발생하여 전자와 정공의 재결합 확률은 저하될 수 있다. 이에 따라, 활성층 내부에서 발생하는 스트레스로 인하여 발광 소자의 광 특성이 저하되게 되므로 이는 발광 소자의 광 신뢰성 문제로까지 이어 질 수 있다.At this time, a stress is generated in the active layer due to a difference in lattice constant between the semiconductor layers and the active layer, and the recombination probability of electrons and holes may be lowered. Accordingly, the light characteristic of the light emitting device is degraded due to the stress generated in the active layer, which may lead to optical reliability problems of the light emitting device.

실시예는 반도체층과 활성층의 격자 상수 차이로 인해 상기 활성층 내부에서 발생하는 스트레스를 감소시킬 수 있는 반도체 소자 및 조명장치를 제공하고자 한다.Embodiments provide a semiconductor device and a lighting device capable of reducing a stress generated in the active layer due to a difference in lattice constant between a semiconductor layer and an active layer.

실시예는 활성층 내부에서 발생하는 스트레스를 감소시켜 광 특성을 향상 시킬 수 있는 반도체 소자 및 조명장치를 제공하고자 한다.Embodiments provide a semiconductor device and a lighting device capable of reducing the stress generated in the active layer to improve optical characteristics.

실시예에 따른 발광 소자는 Inx -Ga1 - xN/GaN(0<x<1) 조성의 제1도전형의 제1초격자층과 제1도전형 반도체층을 포함하는 제1반도체층과 상기 제1반도체층 상에 InyGa1-yN/GaN(0<y<1) 의 조성의 제2초격자층과 상기 제2초격자층 상에 활성층과 상기 활성층 상에 제2반도체층을 포함하고, 상기 제1도전형의 제1초격자층의 인듐 농도는 상기 제2초격자층의 인듐 농도보다 낮을 수 있다. The light emitting device according to the embodiment includes a first superlattice layer of a first conductivity type having a composition of In x - Ga 1 - x N / GaN (0 <x <1) and a first semiconductor layer And a second super lattice layer having a composition of In y Ga 1-y N / GaN (0 <y <1) on the first semiconductor layer, an active layer on the second super lattice layer, Layer, and the indium concentration of the first superlattice layer of the first conductivity type may be lower than the indium concentration of the second superlattice layer.

실시예에 따른 발광 소자는 상기 InyGa1 - yN/GaN(0<y<1) 의 조성의 제2초격자층(40)은 제1도전형 도펀트로 도핑되지 않을 수 있다. In the light emitting device according to the embodiment, the second superlattice layer 40 having the composition of In y Ga 1 - y N / GaN (0 <y <1) may not be doped with the first conductivity type dopant.

실시예에 따른 발광 소자의 상기 제1도전형의 제1초격자층의 인듐 조성은 5% 이하일 수 있다. The indium composition of the first super lattice layer of the first conductivity type of the light emitting device according to the embodiment may be 5% or less.

실시예에 따른 발광 소자의 상기 제1도전형의 제1초격자층의 두께는 5 내지 20nm일 수 있다.The thickness of the first super lattice layer of the first conductivity type of the light emitting device according to the embodiment may be 5 to 20 nm.

실시예에 따른 발광 소자의 상기 제1반도체층은 상기 제1도전형의 제1초격자층과 상기 제1도전형 반도체층이 교대로 배치될 수 있다. The first semiconductor layer of the light emitting device according to the embodiment may be alternately arranged with the first superlattice layer of the first conductivity type and the first conductivity type semiconductor layer.

실시예에 따른 발광 소자의 InyGa1 - yN/GaN(0<y<1) 조성의 제2초격자층 인듐 농도는 활성층의 인듐 농도보다 낮을 수 있다.The indium concentration of the second superlattice layer of the In y Ga 1 - y N / GaN (0 <y <1) composition of the light emitting device according to the embodiment may be lower than the indium concentration of the active layer.

실시예에 따른 발광 소자의 상기 제1도전형의 제1초격자층은 도트 형태 또는 층상(32a) 형태 중 어느 하나를 포함할 수 있다.The first superlattice layer of the first conductivity type of the light emitting device according to the embodiment may include either a dot shape or a layered shape 32a.

실시예에 따른 발광 소자의 상기 제1반도체층 도트 형태의 InzGa1 -zN/GaN(0<z<1) 조성을 가지는 제1도전형 제3초격자층을 더 포함할 수 있다.For the embodiment may further include the first semiconductor layer forms a dot of a first conductivity type third layer superlattice having In z Ga 1 -z N / GaN (0 <z <1) the composition of the light emitting device according to.

실시예에 따른 발광 소자의 상기 제1도전형의 제3초격자층의 도트 형태의 직경 사이즈는 10 내지 100nm일 수 있다.The diameter size of the dot shape of the third superlattice layer of the first conductivity type of the light emitting device according to the embodiment may be 10 to 100 nm.

실시예에 따른 발광 소자의 도트 형태를 가지는 상기 제1도전형의 제3초격자층은 상기 제1도전형의 제1초격자층보다 낮게 배치될 수 있다.The third superlattice layer of the first conductivity type having a dot shape of the light emitting device according to the embodiment may be disposed lower than the first superlattice layer of the first conductivity type.

실시예는 활성층 내부에서 발생하는 스트레스를 완화시킬 수 있는 반도체 소자 및 조명장치를 제공할 수 있다.The embodiment can provide a semiconductor device and a lighting device capable of relieving stress generated in the active layer.

실시예는 반도체층의 결정성을 제어하여 활성층 내부에서 발생하는 스트레스를 완화시킬 수 있는 반도체 소자 및 조명장치를 제공할 수 있다.Embodiments can provide a semiconductor device and a lighting device that can control the crystallinity of the semiconductor layer to relieve the stress generated in the active layer.

실시예는 활성층 내부에서 발생하는 스트레스를 완화시켜 상기 활성층 내부의 전자와 정공의 재결합 확률을 증가시켜 광 특성을 향상 시킨 반도체 소자 및 조명장치를 제공할 수 있다.Embodiments can provide a semiconductor device and a lighting device in which the stress generated in the active layer is relaxed to increase the probability of recombination of electrons and holes in the active layer to improve optical characteristics.

도 1은 제1실시예에 따른 발광 소자의 단면도이다.
도 2는 제1실시예에 따른 발광 소자의 제1반도체층의 단면도이다.
도 3은 제2실시예에 따른 발광 소자의 단면도이다.
도 4는 제3실시예에 따른 발광 소자의 단면도이다.
도 5는 실시예에 따른 발광 소자의 내부 양자효율을 그래프로 표현한 도면이다.
도 6 내지 도 8은 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도이다.
도 9는 실시예에 따른 발광 소자 패키지의 단면도이다.
도 10은 실시예에 따른 조명 장치의 사시도이다.
1 is a cross-sectional view of a light emitting device according to a first embodiment.
2 is a cross-sectional view of a first semiconductor layer of the light emitting device according to the first embodiment.
3 is a cross-sectional view of a light emitting device according to the second embodiment.
4 is a cross-sectional view of a light emitting device according to a third embodiment.
5 is a graph illustrating internal quantum efficiency of a light emitting device according to an embodiment.
6 to 8 are sectional views showing a manufacturing process of the light emitting device according to the embodiment.
9 is a cross-sectional view of a light emitting device package according to an embodiment.
10 is a perspective view of a lighting apparatus according to an embodiment.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Although not described in the context of another embodiment, unless otherwise described or contradicted by the description in another embodiment, the description in relation to another embodiment may be understood.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the features of configuration A are described in a particular embodiment, and the features of configuration B are described in another embodiment, even if the embodiment in which configuration A and configuration B are combined is not explicitly described, It is to be understood that they fall within the scope of the present invention.

이하 상기의 목적을 구체적으로 실현할 수 있는 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing a first embodiment of the present invention; FIG.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device. The light emitting device and the light receiving device may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer.

본 실시예에 따른 반도체 소자는 발광소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.

발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.The light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent to the material. Thus, the light emitted may vary depending on the composition of the material.

도 1 및 도 2에 도시된 바와 같이, 실시예에 따른 발광 소자(100)는 기판(10), 언도프트 반도체층(20), 제1도전형 반도체층(31)과 Inx -Ga1 - xN/GaN(0<x<1) 조성의 제1도전형의 제1초격자층(32a, 32b)을 포함하는 제1반도체층(30)과 제2반도체층(70) 및 활성층(50)을 포함하는 발광 구조물, InyGa1 - yN/GaN(0<y<1) 조성의 제2초격자층(40), 전자 차단층(60), 제1전극(81), 제2전극(82) 중 어느 하나를 포함할 수 있다.1 and the light emitting device 100 according to the embodiment as shown in Figure 2 includes a substrate 10, the undoped conductive semiconductor layer 20, the first conductive type semiconductor layer 31 and the In x - Ga 1 - x N / GaN (0 <x <1) a first conductivity type first superlattice layers (32a, 32b) comprising: a first semiconductor layer 30 and the second semiconductor layer 70 and active layer (50 containing the composition ), the light emitting structure, in y Ga 1 comprising a - y N / GaN (0 < y <1) second superlattice layer 40 of the composition, an electron blocking layer 60, a first electrode 81, the second Electrode 82 as shown in FIG.

상기 기판(10)은 열전도성이 뛰어난 물질로 형성될 수 있다. 상기 기판(10)은 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(10)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(10) 상에는 요철 구조가 형성될 수 있으며, 이에 대해 한정되는 것은 아니다.The substrate 10 may be formed of a material having excellent thermal conductivity. The substrate 10 may be a conductive substrate or an insulating substrate. For example, the substrate 10 is a sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga 2 0 3 May be used. A concave-convex structure may be formed on the substrate 10, but the present invention is not limited thereto.

상기 기판(10) 상에는 언도프트 반도체층(20)이 배치될 수 있다. 상기 언도프트 반도체층(20)은 제1도전형 도펀트 및 제2도전형 도펀트가 도핑되지 않은 Undoped GaN층으로 형성될 수 있다. 언도프트 반도체층(20)은 도전형 도펀트가 도핑되지 않아 제1반도체층(30) 또는 제2반도체층(70)에 비해 낮은 전기 전도성을 가질 수 있다.On the substrate 10, an undoped semiconductor layer 20 may be disposed. The undoped semiconductor layer 20 may be formed of an undoped GaN layer doped with a first conductive dopant and a second conductive dopant. The unshown semiconductor layer 20 may have a lower electrical conductivity than the first semiconductor layer 30 or the second semiconductor layer 70 because the conductivity type dopant is not doped.

상기 언도프트 반도체층(20) 상에 제1반도체층(30)이 배치될 수 있다. 상기 제1반도체층(30) 하에 제2초격자층(40)이 배치될 수 있다. 상기 언도프트 반도체층(20)과 상기 제2초격자층(40) 사이에 상기 제1반도체층(30)이 배치될 수 있다. 예를 들면, 상기 제1반도체층(30)의 두께는 50-200nm일 수 있다.The first semiconductor layer 30 may be disposed on the undoped semiconductor layer 20. A second superlattice layer (40) may be disposed under the first semiconductor layer (30). The first semiconductor layer 30 may be disposed between the undoped semiconductor layer 20 and the second superlattice layer 40. For example, the thickness of the first semiconductor layer 30 may be 50-200 nm.

상기 제1반도체층(30)은 제1도전형 도펀트로 도핑된 제1도전형 반도체층(31)과 제1도전형 도펀트로 도핑된 제1도전형의 제1초격자층(32a)을 포함할 수 있다. 상기 제1반도체층(30)은 상기 제1도전형 반도체층(31)을 적어도 하나 이상 포함할 수 있다. 상기 제1반도체층(30)은 상기 제1도전형의 제1초격자층(32a)을 적어도 하나 이상 포함할 수 있다. The first semiconductor layer 30 includes a first conductive type semiconductor layer 31 doped with a first conductive type dopant and a first superlattice layer 32a of a first conductive type doped with a first conductive type dopant can do. The first semiconductor layer 30 may include at least one or more of the first conductive semiconductor layers 31. The first semiconductor layer 30 may include at least one first superlattice layer 32a of the first conductivity type.

또한, 상기 제1 도전형 반도체층(31)은 반도체 화합물, 예를 들면 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다.The first conductive semiconductor layer 31 may be formed of at least one of a semiconductor compound, for example, a Group III-V compound semiconductor or a Group II-VI compound semiconductor.

그리고, 상기 제1도전형 반도체층(31)은 단층 또는 다층으로 형성될 수 있다. 상기 제1도전형 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 예를 들면, 상기 제1도전형 반도체층(31)이 n형 반도체층인 경우, n형 도펀트를 포함할 수 있다. 예를 들면, 상기 n형 도펀트는 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 예를 들면, 상기 제1도전형 반도체층(31)은 InxAlyGa1 -x- yP(0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 제1도전형 반도체층(31)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다. 예를 들면, 상기 제1도전형 반도체층(31)의 인듐 조성은 5%이하일 수 있다.The first conductive semiconductor layer 31 may be a single layer or a multilayer. The first conductive semiconductor layer 31 may be doped with a first conductive dopant. For example, when the first conductive semiconductor layer 31 is an n-type semiconductor layer, it may include an n-type dopant. For example, the n-type dopant may include but is not limited to Si, Ge, Sn, Se, and Te. For example, the first conductive type semiconductor layer 31 is In x Al y Ga 1 -x- y P (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x + y≤ Lt; = 1). However, the present invention is not limited thereto. For example, the first conductive semiconductor layer 31 may be formed of any one or more of AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, . For example, the indium composition of the first conductivity type semiconductor layer 31 may be 5% or less.

상기 언도프트 반도체층(20) 상에 상기 제1도전형의 제1초격자층(32a)이 배치될 수 있다. 상기 제1도전형의 제1초격자층(32a)은 상기 제2초격자층(40) 하에 배치될 수 있다. 상기 제1도전형의 제1초격자층(32a)은 상기 제2초격자층(40)과 상기 언도프트 반도체층(20) 사이에 배치될 수 있다. 또한, 상기 제1도전형의 제1초격자층(32a)의 두께는 5 내지 20nm일 수 있다. 예를 들어, 상기 제1도전형의 제1초격자층(32a)의 두께가 5 내지 20nm이 아닐 경우, 상기 제1반도체층(30)의 결정성에 영향을 주어 발광 소자의 발광 효율이 저하될 수 있지만, 이에 한정하지는 않는다.The first superlattice layer 32a of the first conductivity type may be disposed on the undoped semiconductor layer 20. The first superlattice layer 32a of the first conductivity type may be disposed under the second superlattice layer 40. [ The first superlattice layer 32a of the first conductivity type may be disposed between the second superlattice layer 40 and the undoped semiconductor layer 20. The thickness of the first superlattice layer 32a of the first conductivity type may be 5 to 20 nm. For example, if the thickness of the first superlattice layer 32a of the first conductivity type is not 5 to 20 nm, the crystallinity of the first semiconductor layer 30 may be affected to decrease the luminous efficiency of the light emitting device But is not limited thereto.

예를 들면, 상기 제1도전형의 제1초격자층(32a)의 조성은 Inx -Ga1 -xN/GaN(0<x<1)일 수 있다. 상기 제1도전형의 제1초격자층(32a)의 인듐 조성은 5%이하 일 수 있다. 예를 들어, 상기 제1도전형의 제1초격자층(32a)의 인듐 조성이 5% 이상일 경우, 상기 제1반도체층(30)의 결정성에 영향을 주어 발광 소자의 발광 효율이 저하될 수 있지만, 이에 한정하지는 않는다.For example, the composition of the first conductive type first superlattice layers (32a) is of In x - may be a Ga 1 -x N / GaN (0 <x <1). The indium composition of the first superlattice layer 32a of the first conductivity type may be 5% or less. For example, when the indium composition of the first superlattice layer 32a of the first conductivity type is 5% or more, the crystallinity of the first semiconductor layer 30 is affected and the luminous efficiency of the light emitting device may decrease However, the present invention is not limited thereto.

또한, 상기 제1도전형의 제1초격자층(32a)의 인듐 조성은 제2초격자층(40)의 인듐 농도보다 낮을 수 있다. 이에 따라, 상기 제2초격자층(40)과 같이 별도의 층을 형성하지 않고, 상기 제1도전형의 제1초격자층(32a)에 의해 상기 제1반도체층(30)의 결정성을 제어함으로써 상기 활성층(50)과 상기 제1반도체층(30)에서 발생하는 스트레스를 제어할 수 있다.The indium composition of the first superlattice layer 32a of the first conductivity type may be lower than the indium concentration of the second superlattice layer 40. [ Accordingly, the first superlattice layer 32a of the first conductivity type does not form a separate layer like the second superlattice layer 40, and the crystallinity of the first semiconductor layer 30 is controlled by the first superlattice layer 32a of the first conductivity type. The stress generated in the active layer 50 and the first semiconductor layer 30 can be controlled.

또한, 상기 제1반도체층(30)은 상기 제1도전형 반도체층(31)과 상기 제1도전형의 제1초격자층(32a)이 페어(pair)로 배치될 수 있다. 예를 들면, 상기 제1도전형 반도체층(31)과 상기 제1도전형의 제1초격자층(32a)이 페어로 배치될 경우, 상기 제1도전형 반도체층(31)과 상기 제1도전형의 제1초격자층(32a)은 10페어 내지 50페어로 형성될 수 있다. In addition, the first semiconductor layer 30 may be formed of a pair of the first conductive semiconductor layer 31 and the first superlattice layer 32a of the first conductivity type. For example, when the first conductive semiconductor layer 31 and the first superlattice layer 32a of the first conductivity type are disposed in pairs, the first conductivity type semiconductor layer 31 and the first The first superlattice layer 32a of the conductive type may be formed in 10 pairs to 50 pairs.

예를 들어, 상기 제1도전형 반도체층(31)과 상기 제1도전형의 제1초격자층(32a)이 10페어 미만일 경우, 상기 제1반도체층(30)과 상기 활성층(50)의 격자 부정합에 의해 상기 활성층(50)에서 발생하는 스트레스가 증가하여 발광 소자의 발광 효율이 저하될 수 있지만, 이에 한정하지는 않는다. For example, when the first conductive semiconductor layer 31 and the first superlattice layer 32a of the first conductive type are less than 10 pairs, the first semiconductor layer 30 and the active layer 50 The stress generated in the active layer 50 may increase due to the lattice mismatch, thereby lowering the luminous efficiency of the light emitting device. However, the present invention is not limited thereto.

예를 들어, 상기 제1도전형 반도체층(31)과 상기 제1도전형의 제1초격자층(32a)이 50페어 초과일 경우, 상기 제1반도체층(30)의 결정성에 영향을 주어 발광 소자의 발광 효율이 저하될 수 있지만, 이에 한정하지는 않는다.For example, when the first conductive semiconductor layer 31 and the first superlattice layer 32a of the first conductivity type are over 50 pairs, the crystallinity of the first semiconductor layer 30 is affected The light emitting efficiency of the light emitting device may be lowered, but the present invention is not limited thereto.

발광 소자는 n형 반도체층과 p형 반도체층에서 공급되는 전자와 정공이 활성층에서 재결합하여 광이 발생한다. 이에 따라, 활성층 내부 상황에 따라 발광 소자의 발광 효율이 변할 수 있다. In the light emitting device, light is generated by recombination of electrons and holes supplied from the n-type semiconductor layer and the p-type semiconductor layer in the active layer. Accordingly, the luminous efficiency of the light emitting device can be changed according to the internal state of the active layer.

종래기술에서는 n형 반도체층을 형성한 후, 활성층 및 p형 반도체층을 형성하는데, 각 반도체층들과 상기 활성층 간의 격자 상수 차이로 인해 상기 활성층 내부에 스트레스가 발생할 수 있다. 따라서, 상기 활성층 내부에서 발생하는 스트레스로 인하여 상기 활성층 내의 전자와 정공의 재결합 확률이 낮아질 수 있다. 이로 인해, 발광 소자의 발광 효율이 저하될 수 있다. 이에 따라, 반도체층과 활성층 사이에 별도의 스트레인 완화층을 형성하여 반도체층과 활성층 간의 격자 부정합에 의한 스트레스 발생을 최소화하여 활성층 내의 전자 및 정공의 재결합 확률을 향상 시켜 발광 소자의 발광 효율을 개선할 수 있었다.In the prior art, after the n-type semiconductor layer is formed, the active layer and the p-type semiconductor layer are formed, and stress may be generated in the active layer due to a difference in lattice constant between the respective semiconductor layers and the active layer. Therefore, the probability of recombination of electrons and holes in the active layer may be lowered due to the stress generated in the active layer. As a result, the luminous efficiency of the light emitting element can be lowered. Accordingly, a separate strain relief layer is formed between the semiconductor layer and the active layer to minimize the stress caused by the lattice mismatch between the semiconductor layer and the active layer, thereby improving the recombination probability of electrons and holes in the active layer, thereby improving the luminous efficiency of the light emitting device I could.

그러나, 실시예에 따른 발광 소자에서는 별도의 스트레인 완화층이 아닌 상기 제1반도체층(30) 내부에 제1도전형의 제1초격자층(32a)과 상기 제1도전형 반도체층(31)을 교대로 배치하여 상기 제1반도체층(30)의 결정성을 제어함으로써 상기 제1반도체층(30)과 상기 활성층(50)의 격자 부정합에 의해 발생하는 스트레스를 최소화하여 발광 소자의 발광 효율을 개선할 수 있다.However, in the light emitting device according to the embodiment, a first superlattice layer 32a of the first conductivity type and a first superlattice layer 32a of the first conductivity type semiconductor layer 31 are formed in the first semiconductor layer 30, The crystallinity of the first semiconductor layer 30 is controlled to minimize the stress generated by the lattice mismatch between the first semiconductor layer 30 and the active layer 50, Can be improved.

그리고, 제1실시예에 따른 발광 소자(100)에서는 제1반도체층(30)이 상기 제1도전형의 제1초격자층(32a)을 포함함으로써 격자상수 차이에 의해 발생하는 스트레스를 상기 제1 반도체층(30)에서 흡수할 수 있다. 이에 따라, 상기 제1반도체층(30)과 상기 활성층(50) 사이의 격자 상수 차이로 인해서 상기 활성층(50) 내부에서 발생하는 스트레스를 완화시킬 수 있다. In the light emitting device 100 according to the first embodiment, the first semiconductor layer 30 includes the first superlattice layer 32a of the first conductivity type, 1 semiconductor layer 30, as shown in FIG. Accordingly, the stress generated in the active layer 50 due to the difference in lattice constant between the first semiconductor layer 30 and the active layer 50 can be alleviated.

상기 기술한 바와 같이, 제1실시예에 따른 발광 소자(100)에서는 제1도전형의 제1초격자층(32a)으로 인해서 제1반도체층(30) 내에서 격자 상수 차이에 따른 스트레스를 흡수함으로써, 상기 활성층(50) 내부에서 발생하는 스트레스가 저하됨으로써 상기 활성층(50) 내부의 전자와 정공의 재결합 확률을 향상 시킴으로써 발광 소자(100)의 발광 효율을 향상 시킬 수 있다.As described above, in the light emitting device 100 according to the first embodiment, the first superlattice layer 32a of the first conductivity type absorbs stress due to the lattice constant difference in the first semiconductor layer 30, The light emitting efficiency of the light emitting device 100 can be improved by improving the probability of recombination of electrons and holes in the active layer 50 by reducing the stress generated in the active layer 50.

제2초격자층(40)은 상기 제1반도체층(30) 상에 배치될 수 있다. 상기 제1도전형 반도체층(31) 상에 상기 제2초격자층(40)이 배치될 수 있다. 상기 제1도전형의 제1초격자층(32a) 상에 상기 제2초격자층(40)이 배치될 수 있다. 상기 제2초격자층(40)은 상기 제1반도체층(30)과 상기 활성층(50) 사이에 배치될 수 있다. 상기 제2초격자층(40)은 상기 제1도전형 반도체층(31)과 활성층(50) 사이에 배치될 수 있다. 상기 제2초격자층(40)은 상기 제1도전형의 제1초격자층(32a)과 상기 활성층(50) 사이에 배치될 수 있다. 예를 들면, 상기 제2초격자층(40)의 조성은 InyGa1 -yN/GaN(0<y<1) 일 수 있지만, 이에 한정하지는 않는다.A second superlattice layer (40) may be disposed on the first semiconductor layer (30). The second superlattice layer 40 may be disposed on the first conductive semiconductor layer 31. The second superlattice layer (40) may be disposed on the first superlattice layer (32a) of the first conductivity type. The second superlattice layer 40 may be disposed between the first semiconductor layer 30 and the active layer 50. The second superlattice layer 40 may be disposed between the first conductive semiconductor layer 31 and the active layer 50. The second superlattice layer 40 may be disposed between the first superlattice layer 32a of the first conductivity type and the active layer 50. For example, the composition of the second superlattice layer 40 may be In y Ga 1 -yN / GaN (0 <y <1), but is not limited thereto.

또한, 상기 제2초격자층(40)은 제1도전형 도펀트로 도핑되지 않을 수 있다. 이에 따라, 상기 제2초격자층(40)에 의한 스트레인 완화 효과는 별도로 층을 형성해야지 발생할 수 있다.Also, the second superlattice layer 40 may not be doped with the first conductive type dopant. Accordingly, the strain relief effect of the second superlattice layer 40 can be generated by forming a layer separately.

상기 제2초격자층(40)은 상기 제1반도체층(30)보다 큰 격자상수를 가질 수 있다. 상기 제2초격자층(40)은 상기 활성층(50)보다 작은 격자상수를 가질 수 있다. 상기 제2초격자층(40)은 상기 제1반도체층(30)보다 크고 상기 활성층(50)보다는 작은 격자상수를 가질 수 있다.The second superlattice layer 40 may have a larger lattice constant than the first semiconductor layer 30. The second superlattice layer 40 may have a smaller lattice constant than the active layer 50. The second superlattice layer 40 may have a lattice constant larger than that of the first semiconductor layer 30 and smaller than that of the active layer 50.

예를 들면, 상기 제2초격자층(40)은 상기 제1반도체층(30)보다 크고 활성층(50)보다 작은 격자상수를 가짐으로써 상기 상기 제1반도체층(30)과 상기 활성층(50)의 격자 부정합에 의해 상기 활성층(50)에 가해지는 스트레인을 완화시킬 수 있다.For example, the second superlattice layer 40 has a lattice constant larger than that of the first semiconductor layer 30 and smaller than that of the active layer 50, so that the first semiconductor layer 30 and the active layer 50 are formed. The strain applied to the active layer 50 can be relaxed by the lattice mismatch.

상기 제2초격자층(40)은 상기 제1도전형의 제1초격자층(32a) 보다 큰 격자상수를 가질 수 있다. 상기 제2초격자층(40)은 상기 활성층(50)보다 작은 격자상수를 가질 수 있다. 상기 제2초격자층(40)은 상기 제1도전형의 제1초격자층(32a)보다 크고 상기 활성층(50)보다는 작은 격자상수를 가질 수 있다. The second superlattice layer 40 may have a larger lattice constant than the first superlattice layer 32a of the first conductivity type. The second superlattice layer 40 may have a smaller lattice constant than the active layer 50. The second superlattice layer 40 may have a lattice constant larger than that of the first superlattice layer 32a of the first conductivity type and smaller than that of the active layer 50.

예를 들어, 상기 제2초격자층(40)은 상기 제1도전형의 제1초격자층(32a)보다 큰 격자상수를 가지고 상기 활성층(50)보다 작은 격자상수를 가짐으로써 상기 제1도전형의 제1초격자층(32a)과 상기 활성층(50)의 격자 부정합에 의해 상기 활성층(50)에 가해지는 스트레인을 완화시킬 수 있다.For example, the second superlattice layer 40 has a larger lattice constant than the first superlattice layer 32a of the first conductivity type and has a smaller lattice constant than the active layer 50, The strain applied to the active layer 50 by the lattice mismatching between the first superlattice layer 32a and the active layer 50 can be relaxed.

이에 따라, 상기 제2초격자층(40)은 상기 제1반도체층(30)과 상기 활성층(50) 사이의 격자 불일치에 따른 스트레인을 효과적으로 완화시킬 수 있다. Accordingly, the second superlattice layer 40 can effectively relax the strain due to the lattice mismatch between the first semiconductor layer 30 and the active layer 50.

상기 제2초격자층(40)은 InyGa1 - yN/GaN(0<y<1)의 조서을 가질 수 있다. 상기 제2초격자층(40)의 인듐 조성은 5-10%일 수 있다. 예를 들면, 상기 제2초격자층(40)의 두께는 50-300nm로 형성될 수 있으나, 이에 한정하지는 않는다. The second superlattice layer 40 may have a stack of In y Ga 1 - y N / GaN (0 <y <1). The indium composition of the second superlattice layer 40 may be 5-10%. For example, the thickness of the second superlattice layer 40 may be 50-300 nm, but is not limited thereto.

예를 들면, 상기 제2초격자층(40)의 인듐 농도는 상기 활성층(50)의 인듐 농도보다 낮을 수 있다. 또한, 상기 제2초격자층(40)의 인듐 농도는 제1반도체층(30)의 인듐 농도보다 높을 수 있다. 이에 따라, 상기 활성층(50)과 상기 제1반도체층(30)의 밴드갭 에너지 차이보다 상기 활성층(50)과 상기 제2초격자층(40)간의 밴드갭 에너지 차가 더 적어 상기 제2초격자층(40)에 의해 밴드갭 에너지 차이에 의한 스트레스를 완화할 수 있지만, 이에 한정하지는 않는다. For example, the indium concentration of the second superlattice layer 40 may be lower than the indium concentration of the active layer 50. The indium concentration of the second superlattice layer 40 may be higher than the indium concentration of the first semiconductor layer 30. The band gap energy difference between the active layer 50 and the second superlattice layer 40 is smaller than the band gap energy difference between the active layer 50 and the first semiconductor layer 30, The layer 40 may mitigate stress due to band gap energy differences, but is not limited thereto.

예를 들어, 상기 제2초격자층(40)의 두께가 50 내지 300nm, 인듐의 조성이 5 내지 10%가 아닐 경우, 상기 제2초격자층(40)에 의한 상기 활성층(50)에서 발생하는 스트레스 완화 효과가 저하되어 발광 소자의 발광 효율이 저하될 수 있다.For example, when the thickness of the second superlattice layer 40 is 50 to 300 nm and the composition of indium is not 5 to 10%, the second superlattice layer 40 may be generated in the active layer 50 The light emitting efficiency of the light emitting device may be lowered.

상기 제2초격자층(40) 상에 활성층(50)이 배치될 수 있다. 상기 활성층(50)에서는 상기 제1반도체층(30)을 통해서 주입되는 전자(또는 정공)와 제2반도체층(70)을 통해서 주입되는 정공(또는 전자)이 서로 만날 수 있다. 상기 활성층(50)은 전자와 정공이 만나서 상기 활성층(50)의 형성물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출할 수 있다. 상기 활성층(50)은 자외선, 청색, 녹색 및 적색 중 적어도 하나의 파장을 발광할 수 있다.The active layer 50 may be disposed on the second superlattice layer 40. In the active layer 50, electrons (or holes) injected through the first semiconductor layer 30 and holes (or electrons) injected through the second semiconductor layer 70 may meet with each other. The active layer 50 may emit light due to a difference in bandgap of an energy band according to the material of the active layer 50 due to the presence of electrons and holes. The active layer 50 may emit at least one of ultraviolet light, blue light, green light, and red light.

상기 활성층(50)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함할 수 있다. 상기 활성층(50)은 화합물 반도체로 구성될 수 있다. 상기 활성층(50)은 예로서 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다.The active layer 50 may optionally include a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure. The active layer 50 may be composed of a compound semiconductor. The active layer 50 may be formed of at least one of Group 3-Group-5 or Group-6-Group compound semiconductors.

상기 활성층(50)은 양자우물층과 양자장벽층을 포함할 수 있다. 상기 활성층(50)이 다중 양자 우물 구조로 구현된 경우, 양자우물층과 양자장벽층이 교대로 배치될 수 있다. 예를 들면, 상기 양자우물층과 양자장벽층은 각각 InxAlyGa1 -x- yP(0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있거나, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물층은 상기 양자장벽층보다 밴드갭이 낮은 물질로 형성될 수 있다.The active layer 50 may include a quantum well layer and a quantum barrier layer. When the active layer 50 is implemented as a multiple quantum well structure, the quantum well layer and the quantum barrier layer may be alternately arranged. For example, the quantum well layer and the quantum barrier layer is In x Al y Ga 1 -x- y P (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x + y≤≤ each GaN / AlGaIn, InGaP / AlGaP, InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs / AlGaAs and InGaAs / AlGaAs. But the present invention is not limited thereto. The quantum well layer may be formed of a material having a bandgap lower than that of the quantum barrier layer.

상기 활성층(50) 상에는 전자 차단층(60)이 배치될 수 있다. 상기 전자 차단층(60)은 제2반도체층(70) 하에 배치될 수 있다. 상기 전자 차단층(60)은 상기 활성층(50)과 상기 제2반도체층(70) 사이에 압전 분극효과를 완화시킴으로써 상기 제2반도체층(70)에서 활성층(50)으로 주입되는 정공 주입효율을 향상시킬 수 있다. 이에 따라, 상기 발광 소자(100)의 발광 효율을 향상 시킬 수 있다. An electron blocking layer 60 may be disposed on the active layer 50. The electron blocking layer 60 may be disposed under the second semiconductor layer 70. The electron blocking layer 60 relaxes the piezoelectric polarization effect between the active layer 50 and the second semiconductor layer 70 so that the hole injection efficiency to be injected into the active layer 50 from the second semiconductor layer 70 Can be improved. Accordingly, the luminous efficiency of the light emitting device 100 can be improved.

예를 들면, 상기 전자 차단층(60)은 20nm 내지 100nm의 두께로 형성될 수 있다. 상기 전자 차단층(60)의 두께가 20nm보다 얇게 형성될 경우, 상기 제2반도체층(70)과 상기 활성층(50)의 압전 분극현상을 완화시키지 못할 수 있다. 상기 전자 차단층(60)의 두께가 100nm보다 두껍게 형성될 경우, 상기 제2반도체층(70)에서 상기 활성층(50)으로 공급되는 정공의 주입효율이 저하될 수 있지만, 이에 한정되지는 않는다.For example, the electron blocking layer 60 may be formed to a thickness of 20 nm to 100 nm. If the thickness of the electron blocking layer 60 is less than 20 nm, the piezoelectric polarization of the second semiconductor layer 70 and the active layer 50 may not be relaxed. When the thickness of the electron blocking layer 60 is greater than 100 nm, the injection efficiency of holes supplied from the second semiconductor layer 70 to the active layer 50 may be lowered, but the present invention is not limited thereto.

예를 들면, 상기 전자 차단층(60)은 InGaN/GaN의 구조를 가질 수 있다. 예를 들면, 상기 전자 차단층(60)이 InGaN/GaN의 구조일 경우, 인듐의 조성은 10-15%일 수 있다. For example, the electron blocking layer 60 may have a structure of InGaN / GaN. For example, when the electron blocking layer 60 is made of InGaN / GaN, the composition of indium may be 10-15%.

상기 전자 차단층(60) 상에 제2반도체층(70)이 배치될 수 있다. 상기 제2반도체층(70)은 반도체 화합물, 예를 들면, 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 상기 제2반도체층(70)은 단층 또는 다층으로 형성될 수 있다. 상기 제2반도체층(70)은 제2 도전형 도펀트가 도핑될 수 있다. 예를 들면, 상기 제2반도체층(70)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.A second semiconductor layer 70 may be disposed on the electron blocking layer 60. The second semiconductor layer 70 may be formed of at least one of a semiconductor compound, for example, a group III-V group compound or a group II-VI compound semiconductor. The second semiconductor layer 70 may be a single layer or a multi-layered structure. The second semiconductor layer 70 may be doped with a second conductive dopant. For example, when the second semiconductor layer 70 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant.

예를 들면, 상기 제2반도체층(70)은 InxAlyGa1 -x- yP (0≤≤x≤≤1, 0≤≤y≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으나 이에 한정되는 것은 아니다. 예를 들면, 상기 제2반도체층(70)은 AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있다. For example, the second semiconductor layer 70 is In x Al y Ga 1 -x- y P (0≤≤x≤≤1, 0≤≤y≤1, 0≤≤x + y≤≤1) But it is not limited thereto. For example, the second semiconductor layer 70 may be formed of any one or more of AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, have.

상기 제2반도체층(70) 상에 제1전극(81)이 배치될 수 있다. 상기 제1전극(81)은 상기 제2반도체층(70)과 전기적으로 연결될 수 있다. 상기 제2반도체층(70)은 상기 제2반도체층(70)의 적어도 일부에 형성될 수 있다. 상기 제1전극(81)은 상기 제2반도체층(70)과 직접 접촉될 수 있다. 상기 제1전극(81)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다. 예를 들면, 상기 제1전극(81)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투명 전도성 물질의 단층 또는 다층일 수 있다.A first electrode (81) may be disposed on the second semiconductor layer (70). The first electrode (81) may be electrically connected to the second semiconductor layer (70). The second semiconductor layer 70 may be formed on at least a part of the second semiconductor layer 70. The first electrode 81 may be in direct contact with the second semiconductor layer 70. The first electrode 81 may be a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au and Hf. For example, the first electrode 81 may be formed of one of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc- Transparent conductive materials such as Aluminum-Zinc-Oxide (IGZO), Indium-Gallium-Zinc-Oxide (IGZO), IGTO (Indium-Gallium-Tin- Oxide), AZO It may be a single layer or multiple layers of material.

상기 제1반도체층(30) 상에 제2전극(82)이 배치될 수 있다. 상기 제2전극(82)은 노출되어 있는 상기 제1반도체층(30) 상에 배치될 수 있다. 상기 제2전극(82)은 상기 제1반도체층(30)의 적어도 일부에 배치될 수 있다. 상기 제2전극(82)은 상기 제1반도체층(30)과 전기적으로 연결될 수 있다. 상기 제2전극(82)은 상기 제1반도체층(30)과 직접 접촉될 수 있다.A second electrode (82) may be disposed on the first semiconductor layer (30). The second electrode (82) may be disposed on the exposed first semiconductor layer (30). The second electrode 82 may be disposed on at least a part of the first semiconductor layer 30. The second electrode (82) may be electrically connected to the first semiconductor layer (30). The second electrode (82) may be in direct contact with the first semiconductor layer (30).

상기 제2전극(82)은 상기 제1도전형 반도체층(31) 상에 배치될 수 있다. 상기 제2전극(82)은 상기 제1도전형 반도체층(31)의 적어도 일부에 배치될 수 있다. 상기 제2전극(82)은 상기 제1도전형 반도체층(31)과 전기적으로 연결될 수 있다. 상기 제2전극(82)은 상기 제1도전형 반도체층(31)의 측면에 배치될 수 있다. The second electrode 82 may be disposed on the first conductive semiconductor layer 31. The second electrode (82) may be disposed on at least a part of the first conductive type semiconductor layer (31). The second electrode 82 may be electrically connected to the first conductive semiconductor layer 31. The second electrode 82 may be disposed on a side surface of the first conductive semiconductor layer 31.

상기 제2전극(82)은 상기 제1도전형의 제1초격자층(32a) 상에 배치될 수 있다. 상기 제2전극(82)은 상기 제1도전형 제1초격자층(32a)의 적어도 일부에 배치될 수 있다. 상기 제2전극(82)은 상기 제1도전형의 제1초격자층(32a)과 전기적으로 연결될 수 있다. 상기 제2전극(82)은 상기 제1도전형의 제1초격자층(32a)의 측면에 배치될 수 있다.The second electrode 82 may be disposed on the first superlattice layer 32a of the first conductivity type. The second electrode 82 may be disposed on at least a part of the first conductive superlattice layer 32a. The second electrode 82 may be electrically connected to the first superlattice layer 32a of the first conductivity type. The second electrode 82 may be disposed on a side surface of the first superlattice layer 32a of the first conductivity type.

상기 제2전극(82)은 상기 제2초격자층(40)의 측면에 배치될 수 있다. The second electrode 82 may be disposed on the side of the second superlattice layer 40.

예를 들면, 상기 제2전극(82)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다. 상기 제2전극(82)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투명 전도성 물질의 단층 또는 다층일 수 있다.For example, the second electrode 82 may be a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au and Hf. The second electrode 82 may be formed of a metal or an alloy of ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide), IAZO (Indium- A single layer of a transparent conductive material such as IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), Aluminum-Zinc-Oxide (AZO) May be multi-layered.

종래 기술에서의 발광 소자는 n형 반도체층을 형성한 후, 활성층 및 p형 반도체층을 형성하는데, 각 반도체층들과 상기 활성층 간의 격자 상수 차이로 인해 상기 활성층 내부에 스트레스가 발생할 수 있다. 따라서, 상기 활성층 내부에서 발생하는 스트레스로 인하여 상기 활성층 내의 전자와 정공의 재결합 확률이 낮아질 수 있다. 이로 인해, 발광 소자의 발광 효율이 저하될 수 있다. The light emitting device in the prior art forms an active layer and a p-type semiconductor layer after forming an n-type semiconductor layer, and stress may be generated in the active layer due to a difference in lattice constant between the respective semiconductor layers and the active layer. Therefore, the probability of recombination of electrons and holes in the active layer may be lowered due to the stress generated in the active layer. As a result, the luminous efficiency of the light emitting element can be lowered.

이에 따라, 반도체층과 활성층 사이에 별도의 스트레인 완화층을 형성하여 반도체층과 활성층 간의 격자 부정합에 의한 스트레스 발생을 최소화하여 활성층 내의 전자 및 정공의 재결합 확률을 향상 시켜 발광 소자의 발광 효율을 개선할 수 있었다.Accordingly, a separate strain relief layer is formed between the semiconductor layer and the active layer to minimize the stress caused by the lattice mismatch between the semiconductor layer and the active layer, thereby improving the recombination probability of electrons and holes in the active layer, thereby improving the luminous efficiency of the light emitting device I could.

그러나, 실시예에 따른 발광 소자에서는 반도체층과 활성층 사이에 별도의 스트레인 완화층이 아닌 상기 제1반도체층(30) 내부에 제1도전형의 제1초격자층(32a)과 상기 제1도전형 반도체층(31)을 교대로 배치하여 상기 제1반도체층(30)의 결정성을 제어함으로써 상기 제1반도체층(30)과 상기 활성층(50)의 격자 부정합에 의해 발생하는 스트레스를 최소화하여 발광 소자의 발광 효율을 개선할 수 있다.However, in the light emitting device according to the embodiment, the first superlattice layer 32a of the first conductivity type and the first superlattice layer 32b of the first conductivity type are not formed between the semiconductor layer and the active layer, Type semiconductor layers 31 are alternately arranged to control the crystallinity of the first semiconductor layer 30 to minimize the stress caused by the lattice mismatch between the first semiconductor layer 30 and the active layer 50 Emitting efficiency of the light-emitting element can be improved.

제1실시예에 따른 발광 소자(100)에서는 제1반도체층(30)이 상기 제1도전형의 제1초격자층(32a)을 포함함으로써 상기 제1 반도체층(30)의 결정성을 제어할 수 있다. 이에 따라, 상기 제1반도체층(30)과 상기 활성층(50) 사이의 격자 상수 차이로 인해서 상기 활성층(50) 내부에서 발생하는 스트레스를 완화시킬 수 있다. In the light emitting device 100 according to the first embodiment, the first semiconductor layer 30 includes the first superlattice layer 32a of the first conductivity type to control the crystallinity of the first semiconductor layer 30 can do. Accordingly, the stress generated in the active layer 50 due to the difference in lattice constant between the first semiconductor layer 30 and the active layer 50 can be alleviated.

상기 기술한 바와 같이, 제1실시예에 따른 발광 소자(100)에서는 제1도전형의 제1초격자층(32a)으로 인해서 제1반도체층(30)과 상기 활성층(50)의 격자상수 차이에 의해 발생하는 스트레스를 상기 제1반도체층(30)에서 흡수할 수 있어, 상기 활성층(50) 내부에서 발생하는 스트레스가 저하됨으로써 상기 활성층(50) 내부의 전자와 정공의 재결합 확률을 향상 시킴으로써 발광 소자(100)의 발광 효율을 향상 시킬 수 있다.As described above, in the light emitting device 100 according to the first embodiment, the lattice constant difference between the first semiconductor layer 30 and the active layer 50 due to the first superlattice layer 32a of the first conductivity type The stress generated by the first semiconductor layer 30 can be absorbed by the first semiconductor layer 30 and the stress generated in the active layer 50 is reduced to improve the probability of recombination of electrons and holes in the active layer 50, The luminous efficiency of the device 100 can be improved.

다음으로, 도 3은 제2실시예에 따른 발광 소자의 단면도이다.Next, Fig. 3 is a cross-sectional view of the light emitting device according to the second embodiment.

도 3을 참조하여 설명하면, 제2실시예에 따른 발광 소자의 제1반도체층(30)은 제1도전형 반도체층(31)과 제1도전형의 제1초격자층(32b) 중 어느 하나를 포함할 수 있다. 3, the first semiconductor layer 30 of the light emitting device according to the second embodiment includes either the first conductive type semiconductor layer 31 and the first superlattice layer 32b of the first conductivity type One can be included.

도 3의 제2실시예에 따른 발광 소자에서는 도 1에 도시된 제1실시예에 따른 발광 소자에서 기설명한 내용을 채택할 수 있고, 하기에서는 제2실시예의 주된 특징에 대해서 기술하기로 한다.In the light emitting device according to the second embodiment of FIG. 3, the description of the light emitting device according to the first embodiment shown in FIG. 1 can be adopted. In the following, the main features of the second embodiment will be described.

도 3에서는 상기 제1반도체층(30)에 포함된 제1도전형의 제1초격자층(32b)이 도트(dot) 형태로 배치될 수 있다. 이에 따라, 상기 도트 형태의 제1도전형 제1초격자층(32b)에 의해 제1반도체층(30)의 결정성을 제어함으로써 상기 활성층(50)과 상기 제1반도체층(30)의 격자 부정합에 의해 상기 활성층(50) 내에서 발생하는 스트레스를 완화하여 발광 소자의 발광 효율을 개선할 수 있다. 또한, 상기 도트 형태의 제1도전형 제1초격자층(32b)에 의해 상기 활성층(50)에서 출사되는 광이 산란되어 발광 소자의 광 추출 효율이 개선될 수 있다. In FIG. 3, the first superlattice layer 32b of the first conductivity type included in the first semiconductor layer 30 may be arranged in a dot shape. The crystallinity of the first semiconductor layer 30 is controlled by the dot-shaped first conductive superlattice layer 32b so that the active layer 50 and the lattice of the first semiconductor layer 30 The stress generated in the active layer 50 by the mismatching can be alleviated and the luminous efficiency of the light emitting device can be improved. In addition, light emitted from the active layer 50 is scattered by the dot-shaped first superlattice layer 32b of the first conductivity type, so that light extraction efficiency of the light emitting device can be improved.

예를 들면, 상기 제1도전형의 제1초격자층(32b)이 도트 형태로 배치될 경우, 도트의 직경 사이즈는 10 내지 100nm 일 수 있다. 예를 들어, 상기 제1도전형의 제1초격자층(32b)의 도트의 직경 사이즈가 10nm 내지 100nm가 아닐 경우, 도트 형태의 상기 제1도전형의 제1초격자층(32b)에 의한 광 산란 효과가 저하되어 발광 소자의 발광 효율이 저하될 수 있지만, 이에 한정하지는 않는다.For example, when the first superlattice layer 32b of the first conductivity type is disposed in the form of a dot, the diameter size of the dot may be 10 to 100 nm. For example, when the diameter of the dots of the first superlattice layer 32b of the first conductivity type is not 10 nm to 100 nm, the first superlattice layer 32b of the first conductivity type The light scattering effect may deteriorate and the luminous efficiency of the light emitting device may be lowered. However, the present invention is not limited to this.

도 3에 도시된 바와 같이 제2실시예에 따른 발광 소자에서는 상기 제1반도체층(30)의 제1도전형의 제1초격자층(32b)을 도트 형태로 형성함으로써 활성층(50) 내부에서 발생하는 스트레스를 완화함과 동시에 도트 형태로 형성된 상기 제1도전형의 제1초격자층(32a)으로 인하여 상기 활성층(50)에서 출사되는 광이 산란되어 발광 소자(100)의 광 추출 효율을 향상 시킬 수 있다.3, in the light emitting device according to the second embodiment, the first superlattice layer 32b of the first conductivity type of the first semiconductor layer 30 is formed in a dot shape, The light emitted from the active layer 50 is scattered due to the first superlattice layer 32a of the first conductivity type formed in a dot shape to reduce the light extraction efficiency of the light emitting device 100 Can be improved.

도 4는 제3실시예에 따른 발광 소자의 단면도이다,4 is a cross-sectional view of a light emitting device according to the third embodiment,

도 4를 참조하여 설명하면, 제3실시예에 따른 발광 소자의 제1반도체층(30)은 제1도전형 반도체층(31)과 제1도전형의 제1초격자층(32a) 및 제1도전형의 제3초격자층(32c) 중 어느 하나를 포함할 수 있다.Referring to FIG. 4, the first semiconductor layer 30 of the light emitting device according to the third embodiment includes a first conductive semiconductor layer 31, a first superlattice layer 32a of a first conductivity type, And a third superlattice layer 32c of one conductivity type.

도 4의 제3실시예에 따른 발광 소자에서는 도 1 및 도 2에 도시된 제1실시예 및 제2실시예에 따른 발광 소자에서 기설명한 내용을 채택할 수 있고, 하기에서는 제3실시예의 주된 특징에 대해서 기술하기로 한다.In the light emitting device according to the third embodiment of FIG. 4, the description of the light emitting device according to the first embodiment and the second embodiment shown in FIGS. 1 and 2 can be adopted. In the following, Features will be described.

도 4에 도시된 바와 같이, 제3실시예에 따른 발광 소자의 제1반도체층(30)은 상기 제1반도체층(30)이 제1도전형의 제1초격자층(32a)과 도트 형태의 제1도전형의 제3초격자층(32c)을 포함할 수 있다. 예를 들면, 상기 제1도전형의 제3초격자층(32c)의 조성은 InzGa1 - zN/GaN(0<z<1)일 수 있지만, 이에 한정하지는 않는다.As shown in FIG. 4, the first semiconductor layer 30 of the light emitting device according to the third embodiment has the first semiconductor layer 30 and the first superlattice layer 32a of the first conductivity type, And a third superlattice layer 32c of the first conductivity type. For example, the composition of the third superlattice layer 32c of the first conductivity type may be In z Ga 1 - z N / GaN (0 <z <1), but is not limited thereto.

이에 따라, 상기 제1도전형의 제1초격자층(32a)과 상기 제1도전형의 제3초격자층(32c)에 의해 상기 활성층(50)에 가해지는 스트레스를 최소화할 수 있다.Accordingly, the stress applied to the active layer 50 by the first superlattice layer 32a of the first conductivity type and the third superlattice layer 32c of the first conductivity type can be minimized.

또한, 상기 제1도전형의 제3초격자층(32c)에 의해 상기 활성층(50)에서 출사되는 광이 산란되어 발광 소자의 광 특성이 향상될 수 있다.In addition, light emitted from the active layer 50 is scattered by the third superlattice layer 32c of the first conductivity type, so that optical characteristics of the light emitting device can be improved.

또한, 도트 형태의 상기 제1도전형의 제3초격자층(32c)이 층상 형태의 상기 제1도전형의 제1초격자층(32a)보다 낮게 배치될 수 있다. 이에 따라, 도트 형태의 상기 제1도전형의 제3초격자층(32c)의 광 산란 효과를 최대화 하여 발광 소자의 발광 효율을 개선할 수 있다. In addition, the dot-shaped third superlattice layer 32c of the first conductivity type may be disposed lower than the first superlattice layer 32a of the first conductivity type in the form of a layer. Accordingly, the light scattering effect of the dot-shaped third superlattice layer 32c of the first conductivity type can be maximized to improve the luminous efficiency of the light emitting device.

따라서, 제3실시예에 따른 발광 소자에서는 제1도전형의 제1초격자층(32a)과 상기 제1도전형의 제3초격자층(32c)에 의해 상기 제1반도체층(30)의 결정성을 제어함으로써 상기 활성층(50) 내부에 가해지는 스트레스를 최소화할수 있다. 이에 따라, 상기 활성층(50) 내의 전자와 정공의 재결합률을 향상 시켜 발광 소자의 광 특성이 개선될 수 있다.Therefore, in the light emitting device according to the third embodiment, the first superlattice layer 32a of the first conductivity type and the third superlattice layer 32c of the first conductivity type are used for forming the first semiconductor layer 30 By controlling the crystallinity, the stress applied to the active layer 50 can be minimized. Accordingly, the recombination ratio of electrons and holes in the active layer 50 can be improved and the optical characteristics of the light emitting device can be improved.

또한, 도트 형태로 배치된 상기 제1도전형의 제3초격자층(32c)에 의해 상기 활성층(50)에서 출사되는 광이 산란되어 발광 소자의 광 추출 효율을 향상 시킬 수 있다. In addition, light emitted from the active layer 50 is scattered by the third superlattice layer 32c of the first conductivity type arranged in a dot shape, so that light extraction efficiency of the light emitting device can be improved.

그러므로, 제3실시예에 따른 발광 소자에서는 상기 제1반도체층(30)에 포함된 제1도전형의 제1초격자층(32a)과 상기 제1도전형의 제3초격자층(32c)에 의한 활성층(50) 내의 전자와 정공의 재결합률을 높여 발광 소자의 광특성을 개선함과 동시에 상기 제1반도체층(30)에 포함된 도트 형태의 제1도전형의 제3초격자층(32c)에 의해 활성층(50)에서 출사되는 광을 산란시켜 광 추출 효율을 향상 시키는 효과를 동시에 가질 수 있다.Therefore, in the light emitting device according to the third embodiment, the first superlattice layer 32a of the first conductivity type included in the first semiconductor layer 30 and the third superlattice layer 32c of the first conductivity type, The recombination rate of electrons and holes in the active layer 50 is improved to improve the optical characteristics of the light emitting device and the third superlattice layer of the first conductivity type in the form of a dot included in the first semiconductor layer 30 32c to scatter the light emitted from the active layer 50 to improve the light extraction efficiency.

도 5은 실시예에 따른 발광 소자의 내부 양자효율(External Quantum Efficiency, EQE)을 그래프로 나타낸 도면이다.5 is a graph illustrating the relationship between the internal quantum efficiency Quantum Efficiency, EQE).

도 5를 참조하여 설명하면, 도 5의 그래프에서 Ref는 n형 반도체층에 제1실시예에 따른 제1도전형의 제1초격자층을 형성하지 않았을 때의 내부 양자효율이다. Referring to FIG. 5, Ref in FIG. 5 is the internal quantum efficiency when the first superlattice layer of the first conductivity type according to the first embodiment is not formed in the n-type semiconductor layer.

도 5에 도시된 바와 같이, 제1실시예 따른 제1도전형의 제1초격자층을 n형 반도체층에 형성하였을 경우, 저전류 및 고전류 모두에서 내부 양자효율이 향상되는 것을 알 수 있다. 이에 따라, 제1실시예에 따른 제1도전형의 제1초격자층을 n형 반도체층에 형성하였을 경우, 저전류 레벨 및 고전류 레벨 모두에서 발광 소자의 내부 양자 효율이 향상되는 것을 알 수 있다. 따라서, 실시예에 따른 발광 소자는 저전류 및 고전류 레벨 모두에서 광 특성이 향상될 수 있다.As shown in FIG. 5, when the first super lattice layer of the first conductivity type according to the first embodiment is formed on the n-type semiconductor layer, the internal quantum efficiency is improved at both low current and high current. Thus, it can be seen that when the first superlattice layer of the first conductivity type according to the first embodiment is formed in the n-type semiconductor layer, the internal quantum efficiency of the light emitting device is improved at both the low current level and the high current level . Therefore, the light emitting device according to the embodiment can improve the optical characteristics at both low current and high current levels.

다음으로, 도 6 내지 도 8은 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도이다.6 to 8 are cross-sectional views illustrating a manufacturing process of the light emitting device according to the embodiment.

먼저, 도 6과 같이 기판(10)이 준비될 수 있다. 상기 기판(10)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다.First, the substrate 10 may be prepared as shown in FIG. The substrate 10 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate.

예를 들어, 상기 기판(10)은 GaAs, 사파이어(Al2O3), SiC, Si, GaN, ZnO, GaP, InP, Ge, 및 Ga3 중 적어도 하나가 사용될 수 있다. 상기 기판(10) 상에는 요철 구조가 형성되어 광추출 효율을 향상시킬 수 있으나, 요철 구조가 필수적인 구성은 아니다. 상기 기판(10)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.For example, at least one of GaAs, sapphire (Al 2 O 3 ), SiC, Si, GaN, ZnO, GaP, InP, Ge and Ga 3 may be used for the substrate 10. A concave-convex structure is formed on the substrate 10 to improve light extraction efficiency, but a concavo-convex structure is not essential. The substrate 10 may be wet-cleaned to remove impurities on the surface.

상기 기판(10) 상에는 언도프트 반도체층(20)이 형성될 수 있다. 상기 언도프트 반도체층(20)은 이후 형성되는 발광 구조물과 상기 기판(10)간의 격자 부정합을 완화시켜 줄 수 있다.On the substrate 10, an undoped semiconductor layer 20 may be formed. The undoped semiconductor layer 20 may mitigate lattice mismatching between the subsequently formed light emitting structure and the substrate 10.

이후, 상기 기판(10) 또는 상기 언도프트 반도체층(20) 상에 제1 반도체층(30), 활성층(50) 및 제2반도체층(70)을 포함하는 발광 구조물이 형성될 수 있다.A light emitting structure including a first semiconductor layer 30, an active layer 50, and a second semiconductor layer 70 may be formed on the substrate 10 or the unshown semiconductor layer 20.

상기 제1반도체층(30)은 상기 제1도전형 반도체층(31)과 상기 제1도전형의 제1초격자층(32a)을 포함할 수 있다.The first semiconductor layer 30 may include the first conductive semiconductor layer 31 and the first superlattice layer 32a of the first conductivity type.

상기 제1도전형 반도체층(31)은 반도체 화합물, 예를 들어 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1도전형 도펀트가 도핑될 수 있다. 예를 들어, 상기 제1도전형 반도체층(31)이 n형 반도체층인 경우, n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1도전형 반도체층(31)은 InxAlyGa1 -x- yN(0≤≤x≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1도전형 반도체층(31)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 31 may be formed of a compound semiconductor such as a Group 3-Group-5, Group-6, or the like, and may be doped with a first conductive dopant. For example, when the first conductive semiconductor layer 31 is an n-type semiconductor layer, it may include Si, Ge, Sn, Se, and Te as an n-type dopant. Wherein the first conductive type semiconductor layer 31 is In x Al y Ga 1 -x- y N (0≤≤x≤1, 0≤≤y≤≤1, 0≤≤x + y≤≤1) the composition formula And the like. For example, the first conductive semiconductor layer 31 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, .

상기 제1도전형 반도체층(31)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성될 수 있으나 이에 한정되는 것은 아니다.The first conductive semiconductor layer 31 may be formed by a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor phase epitaxy (HVPE) method. .

상기 제1도전형 반도체층(31)은 제1도전형의 제1초격자층(32a)을 포함할 수 있다. The first conductive semiconductor layer 31 may include a first superlattice layer 32a of a first conductivity type.

이하에서는, 도 1 및 도 2를 참조하여 실시예에 따른 발광 소자의 기술적인 특징을 설명하기로 한다.Hereinafter, the technical features of the light emitting device according to the embodiment will be described with reference to FIGS. 1 and 2. FIG.

도 1 및 도 2를 참조하여 설명하면, 제1실시예에 따른 발광 소자(100)에서는 상기 제1반도체층(30)이 상기 제1도전형의 제1초격자층(32a)을 포함함으로써 상기 제1반도체층(30)의 결정성이 제어할 수 있다. 이에 따라, 상기 제1반도체층(30)과 상기 활성층(50) 사이의 격자 상수 차이로 인해서 상기 활성층(50) 내부에서 발생하는 스트레스를 완화시킬 수 있다. 1 and 2, in the light emitting device 100 according to the first embodiment, the first semiconductor layer 30 includes the first superlattice layer 32a of the first conductivity type, The crystallinity of the first semiconductor layer 30 can be controlled. Accordingly, the stress generated in the active layer 50 due to the difference in lattice constant between the first semiconductor layer 30 and the active layer 50 can be alleviated.

상기 기술한 바와 같이, 제1실시예에 따른 발광 소자(100)에서는 제1도전형의 제1초격자층(32a)으로 인해서 제1반도체층(30)의 결정성이 제어함으로써 상기 활성층(50) 내부에서 발생하는 스트레스가 저하되어 상기 활성층(50) 내부의 전자와 정공의 재결합률을 향상 시킴으로써 발광 소자의 광 특성을 개선할 수 있다.As described above, in the light emitting device 100 according to the first embodiment, the crystallinity of the first semiconductor layer 30 is controlled by the first superlattice layer 32a of the first conductivity type, And the recombination ratio of electrons and holes in the active layer 50 is improved, whereby the optical characteristics of the light emitting device can be improved.

다음으로, 도 7을 기준으로 설명하면, 제1반도체층(30) 상에 제2초격자층(40)을 형성할 수 있다. Next, referring to FIG. 7, a second superlattice layer 40 may be formed on the first semiconductor layer 30.

상기 제2초격자층(40)은 상기 제1반도체층(30)보다 크고 상기 활성층(50)보다는 작은 격자상수를 가질 수 있다. 이에 따라, 상기 제2초격자층(40)은 상기 제1반도체층(30)과 상기 활성층(50) 사이의 격자 불일치에 따른 스트레인을 효과적으로 완화시킬 수 있다.The second superlattice layer 40 may have a lattice constant larger than that of the first semiconductor layer 30 and smaller than that of the active layer 50. Accordingly, the second superlattice layer 40 can effectively relax the strain due to the lattice mismatch between the first semiconductor layer 30 and the active layer 50.

다음으로, 상기 제2초격자층(40) 상에는 활성층(50)이 형성될 수 있다.Next, an active layer 50 may be formed on the second superlattice layer 40.

상기 활성층(50)은 제1반도체층(30)을 통해서 주입되는 전자와 이후 형성되는 제2반도체층(70)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. The active layer 50 is formed by electrons injected through the first semiconductor layer 30 and holes injected through the second semiconductor layer 70 formed thereafter to be determined by energy bands inherent in the active layer It is a layer that emits light with energy.

상기 활성층(50)은 단일 양자우물 구조, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. The active layer 50 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure.

상기 활성층(50)은 양자우물/양자벽 구조를 포함할 수 있다. 예를 들어, 상기 활성층(50)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaP/AlGaP, GaP/AlGaP중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.The active layer 50 may include a quantum well / quantum wall structure. For example, the active layer 50 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs / AlGaAs, InGaP / AlGaP and GaP / AlGaP. It does not.

다음으로, 활성층(50) 상에 전자 차단층(60)이 형성되어 전자 차단(electron blocking) 및 활성층(50)의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다.Next, an electron blocking layer 60 is formed on the active layer 50 to serve as electron blocking and cladding of the active layer 50, thereby improving the luminous efficiency.

예를 들어, 상기 전자 차단층(60)은 AlxInyGa(1-x-y)N(0≤≤x≤≤1,0≤≤y≤≤1)계 반도체로 형성될 수 있으며, 상기 활성층(50)의 밴드 갭 에너지보다는 높은 밴드 갭 에너지를 가질 수 있다.For example, the electron blocking layer 60 may be formed of a semiconductor of Al x In y Ga (1-xy) N (0? X ? 1, 0? Y ? 1 ) Lt; RTI ID = 0.0 &gt; 50 &lt; / RTI &gt;

실시예에 따른 발광 소자(100)의 상기 전자 차단층(60)은 p형으로 이온 주입되어 오버플로우되는 전자를 효율적으로 차단하고, 정공의 주입효율을 증대시킬 수 있다.The electron blocking layer 60 of the light emitting device 100 according to the embodiment can efficiently block the electrons that are ion-implanted into the p-type and overflow, thereby increasing the injection efficiency of holes.

다음으로, 상기 전자 차단층(60) 상에 제2반도체층(70)이 형성될 수 있다. Next, a second semiconductor layer 70 may be formed on the electron blocking layer 60.

상기 제2반도체층(70)은 반도체 화합물로 형성될 수 있다. 예를 들어, 상기 제2반도체층(70)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 도펀트가 도핑될 수 있다.The second semiconductor layer 70 may be formed of a semiconductor compound. For example, the second semiconductor layer 70 may be formed of a compound semiconductor such as a group III-V, a group II-VI, or the like, and may be doped with a second conductive dopant.

예를 들면, 상기 제2반도체층(70)은 제2도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN(0≤≤x≤≤1, 0≤≤y≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제2반도체층(70)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.For example, the second semiconductor layer 70 is the second conductive type dopant is doped -5-group three-V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤≤x≤≤1 , 0? Y? 1, 0? X + y? 1). For example, when the second semiconductor layer 70 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant.

예를 들어, 상기 제2반도체층(70)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.For example, the second semiconductor layer 70 may be formed of a second semiconductor layer 70 including a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1반도체층(30)은 n형 반도체층, 상기 제2반도체층(70)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2반도체층(70) 상에는 상기 제2도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first semiconductor layer 30 may be an n-type semiconductor layer, and the second semiconductor layer 70 may be a p-type semiconductor layer. Also, on the second semiconductor layer 70, a semiconductor, for example, an n-type semiconductor layer (not shown) having a polarity opposite to that of the second conductive type may be formed. Accordingly, the light emitting structure may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

다음으로, 도 8에 도시된 바와 같이, 상기 제2반도체층(70) 상에 제1전극(81)을 형성할 수 있다.Next, as shown in FIG. 8, a first electrode 81 may be formed on the second semiconductor layer 70.

또한, 도 8과 같이 노출된 제1반도체층(30) 상에 제2전극(82)을 형성하여 실시예에 따른 발광소자를 제조할 수 있다. In addition, the second electrode 82 may be formed on the exposed first semiconductor layer 30 as shown in FIG. 8 to manufacture the light emitting device according to the embodiment.

실시예에 따른 발광소자는 패키지 형태로 복수개가 기판 상에 어레이될 수 있으며, 발광소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다.A plurality of light emitting devices according to embodiments may be arrayed on a substrate in the form of a package, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, or the like may be disposed on a path of light emitted from the light emitting device package.

다음으로, 도 9는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸 단면도이다.9 is a cross-sectional view illustrating a light emitting device package including the light emitting device according to the embodiment.

도 9를 참조하여 설명하면, 발광 소자 패키지(1000)는 패키지 몸체(1100)와, 상기 패키지 몸체(1100) 상에 배치된 제1전극(1200) 및 제2전극(1300)과, 상기 패키지 몸체(1100) 상에 배치되어 상기 제1전극(1200) 및 제2전극(1300)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(1400)가 포함될 수 있다.9, the light emitting device package 1000 includes a package body 1100, a first electrode 1200 and a second electrode 1300 disposed on the package body 1100, A light emitting device 100 disposed on the first electrode 1200 and electrically connected to the first electrode 1200 and the second electrode 1300 and a molding member 1400 surrounding the light emitting device 100 have.

상기 패키지 몸체(1100)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 패키지 몸체(1100)는 상기 발광 소자의 측면에 경사면이 형성될 수 있다.The package body 1100 may include a silicon material, a synthetic resin material, or a metal material. The package body 1100 may have a sloped surface formed on a side surface of the light emitting device.

상기 제1전극(1200) 및 제2전극(1300)은 서로 전기적으로 분리될 수 있다. 상기 제1전극(1200) 및 상기 제2전극(1300)은 상기 발광 소자(100)에 전원을 제공하는 역할을 할 수 있다. 상기 제1전극(1200) 및 제2전극(1300)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있다. 상기 제1전극(1200) 및 상기 제2전극(1300)은 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode 1200 and the second electrode 1300 may be electrically isolated from each other. The first electrode 1200 and the second electrode 1300 may provide power to the light emitting device 100. The first electrode 1200 and the second electrode 1300 may reflect light emitted from the light emitting device 100 to increase light efficiency. The first electrode 1200 and the second electrode 1300 may serve to discharge heat generated in the light emitting device 100 to the outside.

상기 발광 소자(100)는 상기 패키지 몸체(1100) 상에 배치될 수 있다. 상기 발광 소자(100)는 상기 제1전극(1200) 또는 제2전극(1300) 상에 배치될 수 있다.The light emitting device 100 may be disposed on the package body 1100. The light emitting device 100 may be disposed on the first electrode 1200 or the second electrode 1300.

상기 발광 소자(100)는 상기 제1전극(1200) 및/또는 제2전극(1300)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 본 발명에 따른 실시예에서는 상기 발광 소자(100)와 상기 제1전극(1200) 및 상기 제2전극(1300)은 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may be electrically connected to the first electrode 1200 and / or the second electrode 1300 by a wire, a flip chip, or a die bonding method. In the exemplary embodiment of the present invention, the light emitting device 100 is electrically connected to the first electrode 1200 and the second electrode 1300 through wires, but the present invention is not limited thereto.

또한, 상기 몰딩부재(1400)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 상기 몰딩부재(1400)에는 형광체가 포함될 수 있다. 상기 몰딩부재(1400)에 포함된 형광체는 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.In addition, the molding member 1400 surrounds the light emitting device 100 to protect the light emitting device 100. The molding member 1400 may include a phosphor. The phosphor included in the molding member 1400 may change the wavelength of the light emitted from the light emitting device 100.

상술한 발광소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.The above-described light emitting device is constituted by a light emitting device package and can be used as a light source of an illumination system, for example, as a light source of an image display device or a light source of an illumination device.

다음으로, 도 10은 실시예에 따른 조명 장치의 분해 사시도이다.Next, Fig. 10 is an exploded perspective view of the illumination device according to the embodiment.

도 10을 참조하여 설명하면, 실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.10, the lighting apparatus according to the embodiment includes a cover 2100, a light source module 2200, a heat discharger 2400, a power supply unit 2600, an inner case 2700, a socket 2800, . Further, the illumination device according to the embodiment may further include at least one of the member 2300 and the holder 2500. The light source module 2200 may include a light emitting device or a light emitting device package according to the embodiment.

상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. The light source module 2200 may include a light source unit 2210, a connection plate 2230, and a connector 2250. The member 2300 is disposed on the upper surface of the heat discharging body 2400 and has guide grooves 2310 through which the plurality of light source portions 2210 and the connector 2250 are inserted.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. The holder 2500 blocks the receiving groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 housed in the insulating portion 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The power supply unit 2600 may include a protrusion 2610, a guide 2630, a base 2650, and an extension 2670. The inner case 2700 may include a molding part together with the power supply part 2600. The molding part is a hardened portion of the molding liquid so that the power supply unit 2600 can be fixed inside the inner case 2700.

실시예에 따른 발광 소자가 영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When the light emitting device according to the embodiment is used as a backlight unit of an image display device, it can be used as an edge type backlight unit or as a direct-type backlight unit, and can be used as a regulator or a bulb type when used as a light source of a lighting device, It may also be used as a light source of a mobile terminal.

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.The light emitting element includes a laser diode in addition to the light emitting diode described above.

레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure, like the light emitting element. Then, electro-luminescence (electroluminescence) phenomenon in which light is emitted when an electric current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, And phase. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication, medical equipment and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As such a photodetector, a photodiode (e.g., a PD with a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodiode (e.g., a photodiode such as a photodiode (silicon, selenium), a photoconductive element (cadmium sulfide, cadmium selenide) , Photomultiplier tube, phototube (vacuum, gas-filled), IR (Infra-Red) detector, and the like.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 기판 20: 언도프트 반도체층 30: 제1반도체층
32a: 제1도전형의 제1초격자층
40: 제2초격자층 50: 활성층 60: 전자 차단층
70: 제2반도체층 81: 제1전극 82: 제2전극
10: substrate 20: unselected semiconductor layer 30: first semiconductor layer
32a: a first superlattice layer of a first conductivity type
40: second superlattice layer 50: active layer 60: electron blocking layer
70: second semiconductor layer 81: first electrode 82: second electrode

Claims (11)

Inx -Ga1 - xN/GaN(0<x<1) 조성의 제1도전형의 제1초격자층)과 제1도전형 반도체층을 포함하는 제1반도체층;
상기 제1반도체층 상에 InyGa1 - yN/GaN(0<y<1) 의 조성의 제2초격자층;
상기 제2초격자층 상에 활성층; 및
상기 활성층 상에 제2반도체층을 포함하고,
상기 제1도전형의 제1초격자층)의 인듐 농도는 상기 제2초격자층의 인듐 농도보다 낮은 발광 소자.
A first semiconductor layer including a first conductive type semiconductor layer and a first superlattice layer of a first conductivity type having a composition of In x - Ga 1 - x N / GaN (0 <x <1);
A second superlattice layer having a composition of In y Ga 1 - y N / GaN (0 <y <1) on the first semiconductor layer;
An active layer on the second superlattice layer; And
And a second semiconductor layer on the active layer,
The first superlattice layer of the first conductivity type) is lower than the indium concentration of the second superlattice layer.
제1항에 있어서,
상기 InyGa1 - yN/GaN(0<y<1) 조성의 제2초격자층은 제1도전형 도펀트로 도핑되지 않은 발광 소자.
The method according to claim 1,
Wherein the second superlattice layer of In y Ga 1 - y N / GaN (0 <y <1) composition is not doped with the first conductive dopant.
제2항에 있어서,
상기 제1도전형의 제1초격자층의 인듐 조성은 5% 이하인 발광 소자.
3. The method of claim 2,
Wherein the first superlattice layer of the first conductivity type has an indium composition of 5% or less.
제3항에 있어서,
상기 제1도전형의 제1초격자층의 두께는 5 내지 20nm인 발광 소자.
The method of claim 3,
And the thickness of the first superlattice layer of the first conductivity type is 5 to 20 nm.
제3항에 있어서,
상기 제1반도체층은 상기 제1도전형의 제1초격자층과 상기 제1도전형 반도체층이 교대로 배치되는 발광 소자.
The method of claim 3,
Wherein the first semiconductor layer has the first superlattice layer of the first conductivity type and the first conductivity type semiconductor layer alternately arranged.
제2항에 있어서,
상기 InyGa1 - yN/GaN(0<y<1) 조성의 제2초격자층의 인듐 농도는 활성층의 인듐 농도보다 낮은 발광 소자.
3. The method of claim 2,
Wherein the indium concentration of the second superlattice layer of the In y Ga 1 - y N / GaN (0 <y <1) composition is lower than the indium concentration of the active layer.
제1항에 있어서,
상기 제1도전형의 제1초격자층은 도트 형태 또는 층상 형태 중 어느 하나를 포함하는 발광 소자.
The method according to claim 1,
Wherein the first superlattice layer of the first conductivity type includes either a dot shape or a layered shape.
제1항에 있어서,
상기 제1반도체층은 도트 형태의 InzGa1 - zN/GaN(0<z<1) 조성을 가지는 제1도전형 제3초격자층을 더 포함하는 발광 소자.
The method according to claim 1,
Wherein the first semiconductor layer further comprises a third superlattice layer of a first conductivity type having a composition of In z Ga 1 - z N / GaN (0 < z < 1) in dot form.
제8항에 있어서,
상기 제1도전형의 제3초격자층의 도트 형태의 직경 사이즈는 10 내지 100nm인 발광 소자.
9. The method of claim 8,
And the third superlattice layer of the first conductivity type has a diameter of 10 to 100 nm.
제8항에 있어서,
도트 형태를 가지는 상기 제1도전형의 제3초격자층은 상기 제1도전형의 제1초격자층보다 낮게 배치되는 발광 소자.
9. The method of claim 8,
And the third superlattice layer of the first conductivity type having a dot shape is disposed lower than the first superlattice layer of the first conductivity type.
제1 항 내지 제10항 중 어느 하나의 발광소자를 구비하는 발광유닛을 포함하는 조명장치.
A lighting device comprising a light-emitting unit comprising the light-emitting element according to any one of claims 1 to 10.
KR1020170012005A 2017-01-25 2017-01-25 Semiconductor Device And Light Apparatus KR102643093B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170012005A KR102643093B1 (en) 2017-01-25 2017-01-25 Semiconductor Device And Light Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170012005A KR102643093B1 (en) 2017-01-25 2017-01-25 Semiconductor Device And Light Apparatus

Publications (2)

Publication Number Publication Date
KR20180087678A true KR20180087678A (en) 2018-08-02
KR102643093B1 KR102643093B1 (en) 2024-03-04

Family

ID=63251903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170012005A KR102643093B1 (en) 2017-01-25 2017-01-25 Semiconductor Device And Light Apparatus

Country Status (1)

Country Link
KR (1) KR102643093B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161451A (en) * 2021-04-20 2021-07-23 湘能华磊光电股份有限公司 LED epitaxial structure and growth method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050036721A (en) * 2003-10-15 2005-04-20 엘지이노텍 주식회사 Nitride semiconductor light emitting device
KR20100022913A (en) * 2008-08-20 2010-03-03 서울옵토디바이스주식회사 Light emitting diode having modulation doped layer
KR20140035964A (en) * 2011-06-10 2014-03-24 더 리전츠 오브 더 유니버시티 오브 캘리포니아 High emission power and low efficiency droop semipolar blue light emitting diodes
KR20150097210A (en) * 2014-02-18 2015-08-26 엘지이노텍 주식회사 Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050036721A (en) * 2003-10-15 2005-04-20 엘지이노텍 주식회사 Nitride semiconductor light emitting device
KR20100022913A (en) * 2008-08-20 2010-03-03 서울옵토디바이스주식회사 Light emitting diode having modulation doped layer
KR20140035964A (en) * 2011-06-10 2014-03-24 더 리전츠 오브 더 유니버시티 오브 캘리포니아 High emission power and low efficiency droop semipolar blue light emitting diodes
KR20150097210A (en) * 2014-02-18 2015-08-26 엘지이노텍 주식회사 Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161451A (en) * 2021-04-20 2021-07-23 湘能华磊光电股份有限公司 LED epitaxial structure and growth method thereof
CN113161451B (en) * 2021-04-20 2023-02-28 湘能华磊光电股份有限公司 LED epitaxial structure and growth method thereof

Also Published As

Publication number Publication date
KR102643093B1 (en) 2024-03-04

Similar Documents

Publication Publication Date Title
JP7209338B2 (en) semiconductor element
KR20180058564A (en) Semiconductor device and semiconductor device package including the same
EP3567642B1 (en) Semiconductor device and light emitting device package comprising same
KR102623610B1 (en) Semiconductor device and light emitting device package having thereof
KR102643093B1 (en) Semiconductor Device And Light Apparatus
KR20170137393A (en) Semiconductor device and light emitting device package having thereof
KR102606859B1 (en) Semiconductor device and semiconductor device package including the same
KR20180082887A (en) Semiconductor Device And Light Apparatus
KR20180082915A (en) Semiconductor Device And Light Apparatus
KR20180057144A (en) Semiconductor device and semiconductor package having the same
US12107188B2 (en) Semiconductor device
KR20180016906A (en) Semiconductor device and light emitting device package having thereof
KR20190000089A (en) Semiconductor device and semiconductor device package and light unit including the same
KR20180129040A (en) Semiconductor device
KR20180074263A (en) Semiconductor device and light emitting device package having thereof
KR20180025733A (en) Semiconductor device and semiconductor device package including the same
KR20180029750A (en) Semiconductor device and semiconductor device package including the same
KR102358690B1 (en) Semiconductor device and semiconductor device package and light unit including the same
KR20180087677A (en) Semiconductor Device And Light Apparatus
KR20180067364A (en) Semiconductor device and lighting apparatus
KR102249633B1 (en) Light emitting device and lighting system
KR20180035449A (en) Semiconductor Device And Light Apparatus
KR20180009107A (en) Semiconductor device
KR20180082732A (en) Semiconductor device and semiconductor package having the same
KR20180054328A (en) Semiconductor device and lighting apparatus

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant