KR20180064467A - 몰드 회로 기판 - Google Patents

몰드 회로 기판 Download PDF

Info

Publication number
KR20180064467A
KR20180064467A KR1020187012584A KR20187012584A KR20180064467A KR 20180064467 A KR20180064467 A KR 20180064467A KR 1020187012584 A KR1020187012584 A KR 1020187012584A KR 20187012584 A KR20187012584 A KR 20187012584A KR 20180064467 A KR20180064467 A KR 20180064467A
Authority
KR
South Korea
Prior art keywords
conductive layer
insulating
moldable material
transparent
circuit board
Prior art date
Application number
KR1020187012584A
Other languages
English (en)
Other versions
KR102668526B1 (ko
Inventor
보얀 테사노빅
니콜라 스프링
시몬 굽서
로버트 레나르트
마리오 세사나
Original Assignee
헵타곤 마이크로 옵틱스 피티이. 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헵타곤 마이크로 옵틱스 피티이. 리미티드 filed Critical 헵타곤 마이크로 옵틱스 피티이. 리미티드
Publication of KR20180064467A publication Critical patent/KR20180064467A/ko
Application granted granted Critical
Publication of KR102668526B1 publication Critical patent/KR102668526B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

몰드 회로 기판들은 절연 측벽에 의해 둘러싸인 도전성 층을 포함한다. 절연 측벽은 또한 몰드 회로 기판이 통합된 전자 모듈을 위한 구조적 컴포넌트를 제공한다. 따라서, 몰드 회로 기판들은 보다 우수한 성능을 허용하고, 전자 모듈 두께를 감소시키며, 제조 비용을 감소시킬 수 있다. 몰드 회로 기판들을 제조하기 위한 방법들은 절연 측벽들, 절연 파티션들, 전기 콘택트들 및 다른 컴포넌트들의 정확한 위치 결정을 용이하게 할 수 있다.

Description

몰드 회로 기판
본 개시내용은 내구성 있는 전자 모듈 기판에 관한 것이다.
전자 모듈은 종종 인쇄 회로 기판(PCB; printed circuit board)에 다양한 방법으로 기계적으로 장착된다. 예를 들어, 전자 모듈은 접착제를 통해 PCB에 장착되고 고정되는 측벽을 포함할 수 있다. PCB는 또한 모듈 내의 전자 컴포넌트에 기계적 지지를 제공할 수 있으며, 전기 절연 기판(예를 들어, 유리-강화 에폭시) 상에 적층된 전기 도전성 시트(electrically conductive sheet)(예를 들어, 구리)로부터 에칭된 도전성 트랙(track) 및 패드(pad) 및 기타 형태들을 사용하여 다양한 전자 컴포넌트를 전기적으로 접속시킬 수 있다. 전기 접속부는 또한 복수의 평면 층으로 구성된 PCB, 예를 들어, 전기 절연 층에 의해 각 측면에 전기 도전성 층이 피복된 PCB에 통합될 수 있다. 이러한 어셈블리의 어느 측 상의 컴포넌트 또는 콘택트는 비아(via), 도금-스루 홀(plated-through hole)에 의해 전기적으로 접속될 수 있다. 전자 컴포넌트(예를 들어, 레이저 다이오드)는, PCB 내의 전기 절연 층(예를 들어, 유리-강화 에폭시)이 또한 열 절연되기 때문에, 전자 모듈 내에 축적될 수 있는 열을 발생할 수 있다.
일부 경우에, 열의 축적은, 전자 모듈 또는 전자 모듈의 부분의 온도가 모듈 내의 민감한 컴포넌트를 손상시키기에 충분한 수준으로 상승하게 한다. 일부 경우에, 열의 축적은, 모듈 내의 컴포넌트가 (예를 들어, 모듈 내의 컴포넌트의 열팽창으로 인해) 오정렬되게 한다. 이러한 영향은 모듈 성능을 상당히 저하시킬 수 있다.
PCB에 통합된 비아의 제조는 추가적인 문제를 제기할 수 있다. 비아는 종종, 전기 절연 층에 의해 각각의 측면에 적어도 단일 전기 도전성 층이 피복된 PCB에 통합된다. 그 다음, 비아는 반대편 측면으로부터 절연 층을 통과하여, 홀이 이상적으로 만나는 전기 도전성 층으로 홀을 드릴링(drilling)하여 제조된다. 그러나, 홀이 의도한 대로 만나지 않는 것과 같은 오정렬이 발생할 수 있다. 더욱이, 드릴링 프로세스는 값 비싸고 시간-소모적인 제조 단계가 될 수 있다. 따라서, 드릴링 단계 없이 전기 접속부를 제조하는 것은 비용을 절감하고 제조 효율을 향상시킬 수 있다.
전자 모듈이 기계적으로 PCB에 고정되고 상승된 온도에서 작동될 때 추가적인 문제가 발생할 수 있다. 예를 들어, PCB가 (예를 들어, 접착제를 통해) 컴포넌트에 고정되는 경우, 절연 층과 고정된 컴포넌트 사이의 열 팽창 계수의 차이는 작동 중에 전자 모듈에 심각한 스트레스 또는 장애 포인트를 야기할 수 있다. 이는, 렌즈가 종종 전자 컴포넌트에 정확히 정렬되는 광전자 모듈과 같이 작동 중에 안정된 치수를 요구하는 전자 모듈에 있어서 특히 중요할 수 있다.
PCB들은 다른 문제를 제기할 수 있다. 예를 들어, 전자 모듈이 통합되는 호스트 장치(예를 들어, 스마트폰)는 종종 가능한 한 얇게(즉, 초박형) 되도록 설계되고 제조된다. 결과적으로, 이러한 초박형 호스트 장치에 통합된 전자 모듈도 가능한 한 얇아야 한다. 그러나, PCB는 이러한 전자 모듈의 전체 두께에 크게 기여할 수 있으므로, 초박형 호스트 장치와의 호환성을 제한한다. 일부 경우에 PCB는 초박형 치수로 제조될 수 있지만, 이는 또한 과도하게 부서지기 쉽거나 그렇지 않은 경우 내구성이 없어 제조 과정에서의 취급이 어려울 수 있다. 또한, 현장에서 보다 전형적인 두께의 PCB를 얇게 함으로써 초박형 PCB의 사용을 회피하려는 시도는 비아의 존재로 인해 성공적이지 못하다. 비아는 가공 작업을 가중시킬 수 있어, PCB의 두께가 커스터마이즈(customize)될 수 있는 범위를 제한한다.
본 개시내용은, 일부 구현에서, PCB의 상술한 문제점 및 한계를 극복하는 몰드 회로 기판을 기술한다. 예를 들어, 일 양태에서, 몰드 회로 기판은 절연 측벽 및 도전성 층을 포함하고, 도전성 층은 절연 측벽에 의해 둘러싸이고, 절연 측벽은 도전성 층의 전기적으로 격리된 영역을 규정한다. 절연 측벽은 또한 전자 모듈 내의 구조적 컴포넌트(structural component)를 규정한다. 이러한 구현에서, 절연 측벽은, 도전성 층의 전기적으로 격리된 영역을 한정(delineate)하고 전자 모듈 내의 구조적 컴포넌트를 한정하는 이중 기능을 갖는다. 일부 경우에, 열 응력이 감소될 수 있다. 일부 경우에, 몰드 회로 기판은 초박형으로 제조될 수 있다. 일부 경우에, 몰드 회로 기판이 통합된 전자 모듈은 초박형으로 제조될 수 있다. 액티브 컴포넌트가 도전성 층의 영역에 전기적으로 접속되는 경우, 비아의 제조 중에 발생할 수 있는 오정렬과 같은 제조 중의 오정렬이 회피될 수 있다.
다른 양태에서, 절연 측벽의 구조적 컴포넌트는, 몰드 회로 기판이 통합되는 광전자 모듈의 불-투명 측벽을 규정한다. 이러한 구현에서, 절연 측벽은, 예를 들어, 도전성 층의 전기적으로 격리된 영역을 제공하고(즉, 도전성 층을 둘러싸고), 또한 불-투명 측벽의 구조적 컴포넌트를 제공하며, 그에 따라 광전자 모듈 내외로의 미광의 우수한 제어를 가능하게 함으로써 유리할 수 있다.
일부 구현은 다음 기능들 중 하나 이상을 포함한다. 예를 들어, 구조적 컴포넌트는 투명 오버몰드(transparent overmold)의 측면 치수들(lateral dimensions)을 규정할 수 있다. 일부 경우에, 투명 오버몰드는 광학 요소를 포함한다. 경우에 따라, 투명 오버몰드는 광학 필터를 포함한다. 이러한 구현에서, 오버몰드 및 몰드 회로 기판은, 예를 들어, 많은 경우 도전성 층이 액티브(발열 컴포넌트)를 더 포함할 수 있기 때문에 이점을 제공할 수 있다. 이러한 경우에, 오버몰드는 액티브 컴포넌트로부터 발생된 열의 적절한 소산을 막을 수 있고; 따라서, 이러한 경우에, 도전성 층은 광전자 모듈로부터 열의 소산을 촉진함으로써 유리할 수 있다.
일부 구현에서, 몰드 회로 기판은 도전성 층의 표면 상에 장착된 액티브 광전자 컴포넌트를 더 포함한다. 일부 경우에, 액티브 광전자 컴포넌트는: 레이저 다이오드, 발광 다이오드, 포토다이오드, 레이저 다이오드의 어레이, 발광 다이오드의 어레이, 및/또는 포토다이오드의 어레이 중 적어도 하나를 포함한다.
일부 구현에서, 몰드 회로 기판은 광학 요소를 더 포함하고, 구조적 컴포넌트는 광학 요소가 장착되는 기판을 더 규정한다. 일부 경우에, 구조적 컴포넌트는 광학 요소와 도전성 층 사이의 분리를 더 규정한다. 이러한 구현에서, 몰드 회로 기판은 이점을 제공할 수 있으며, 절연 측벽의 구조적 컴포넌트는 광학 요소와 도전성 층 사이의 분리를 규정할 수 있으며; 예를 들어, 이러한 경우에, 절연 측벽은, 광학 요소와 도전성 층 사이의 분리를 제공하는 구조적 컴포넌트 및 도전성 층의 전기적으로 격리된 영역을 제공하므로, (예를 들어, 몰드 회로 기판이 통합되는 모듈의 작동 온도의 변화에 따라) 분리가 더 잘 제어되고 예측될 수 있다.
일부 경우에, 몰드 회로 기판은 절연 파티션을 더 포함한다. 절연 파티션은 도전성 층의 전기적으로 격리된 영역을 규정할 수 있다.
또 다른 양태에서, 복수의 몰드 회로 기판을 제조하기 위한 방법이 기술된다. 이 방법은, 에칭-저항성 기판(etch-resistant substrate)에 도전성 층을 장착하는 단계; 도전성 층에 포토레지스트(photoresist)를 도포하는 단계; 복수의 절연 측벽의 측면 치수를 한정하는 패턴을 형성하기 위해 도전성 층 상의 포토레지스트를 선택적으로 경화시키는 단계; 도전성 층으로부터 포토레지스트를 제거하여, 제거된 포토레지스트가 절연 측벽의 측면 치수를 규정하도록 하는 단계; 도전성 층을 에칭하는 단계; 경화된 포토레지스트를 도전성 층으로부터 박리하는 단계; 도전성 층에 측벽 툴(sidewall tool)을 장착하는 단계 - 상기 측벽 툴은 복수의 절연 측벽을 한정하는 공동을 포함함 -; 복수의 절연 측벽을 한정하는 공동을 불-투명 몰딩가능한 재료(non-transparent moldable material)로 채우는 단계; 불-투명 몰딩가능한 재료를 경화시키는 단계; 도전성 층 및 경화된 불-투명 몰딩가능한 재료로부터 측벽 툴을 제거하는 단계 - 상기 경화된 몰딩가능한 재료는 복수의 절연 측벽임 -; 도전성 층을 도금하는 단계; 및 도전성 층에 복수의 액티브 컴포넌트를 장착하는 단계를 포함한다. 이러한 구현에서, 몰드 회로 기판을 제조하기 위한 방법이 유리할 수 있다. 예를 들어, 몰드 회로 기판의 치수(예를 들어, 두께)는 절연 측벽의 경화 후에 도전성 층의 표면을 연마함으로써 추가로 커스터마이즈될 수 있다. 일부 경우에, 경화된 절연 측벽은 도전성 층의 표면의 연마를 허용하기에 충분한 기계적 안정성을 제공한다.
일부 구현에서, 복수의 몰드 회로 기판을 제조하기 위한 방법은, 오버몰드 툴을 복수의 절연 측벽에 장착하는 단계 - 상기 오버몰드 툴은 복수의 오버몰드를 한정하는 공동을 포함함 -; 복수의 오버몰드를 한정하는 공동을 투명 몰딩가능한 재료로 채우는 단계; 투명 몰딩가능한 재료를 경화시키는 단계; 및 경화된 불-투명 및 투명 몰딩가능한 재료로부터 오버몰드 툴을 제거하는 단계를 더 포함한다. 일부 경우에, 복수의 몰드 회로 기판을 제조하기 위한 방법은 절연 측벽을 통해 다이싱(dicing)하는 단계를 더 포함한다.
또 다른 양태에서, 복수의 몰드 회로 기판을 제조하기 위한 방법은, 에칭-저항성 기판에 도전성 층을 장착하는 단계; 도전성 층에 포토레지스트를 도포하는 단계; 복수의 절연 측벽의 측면 치수를 한정하는 패턴을 형성하기 위해 도전성 층 상의 포토레지스트를 선택적으로 경화시키는 단계; 도전성 층으로부터 포토레지스트를 제거하여, 제거된 포토레지스트가 절연 측벽의 측면 치수를 규정하도록 하는 단계; 도전성 층을 에칭하는 단계; 경화된 포토레지스트를 도전성 층으로부터 박리하는 단계; 도전성 층에 플랫 툴(flat tool)을 장착하는 단계 - 상기 플랫 툴은 실질적으로 편평하고 복수의 절연 파티션 공동을 한정함 -; 절연 파티션 공동을 불-투명 몰딩가능한 재료로 채우는 단계; 불-투명 몰딩가능한 재료를 경화시키는 단계; 도전성 층 및 경화된 불-투명 몰딩가능한 재료로부터 플랫 툴을 제거하는 단계 - 상기 경화된 몰딩가능한 재료는 복수의 절연 파티션 공동임 -; 도전성 층에 측벽 툴을 장착하는 단계 - 상기 측벽 툴은 복수의 절연 측벽을 한정하는 공동을 포함함 -; 복수의 절연 측벽을 한정하는 공동을 불-투명 몰딩가능한 재료로 채우는 단계; 불-투명 몰딩가능한 재료를 경화시키는 단계; 도전성 층 및 경화된 불-투명 몰딩가능한 재료로부터 측벽 툴을 제거하는 단계 - 상기 경화된 몰딩가능한 재료는 복수의 절연 측벽임 -; 도전성 층을 도금하는 단계; 및 도전성 층에 복수의 액티브 컴포넌트를 장착하는 단계를 포함한다.
다른 양태, 특징 및 이점은 다음의 상세한 설명, 첨부 도면 및 청구항으로부터 용이하게 명백해질 것이다.
도 1a 내지 도 1h는 복수의 몰드 회로 기판을 제조하기 위한 예시적인 단계들을 도시한다.
도 2a 및 도 2b는 몰드 회로 기판이 통합된 예시적인 광전자 모듈을 도시한다.
도 3은 복수의 몰드 회로 기판을 제조하기 위한 예시적인 단계들을 나타내는 순서도를 도시한다.
도 1a 내지 도 1h는, 복수의 몰드 회로 기판, 및 몰드 회로 기판이 통합될 수 있는 예시적인 광전자 모듈을 제조하기 위한 예시적인 단계들을 도시한다. 도 1a는, 구리, 니켈, 알루미늄 또는 임의의 다른 전기 및 열 전도성 금속 또는 합금으로 구성된 층과 같은 도전성 층(101)을 포함하는 어셈블리(100)를 도시한다. 도전성 층(101)은 어떤 경우에는 수 미크론 두께일 수 있고, 다른 경우에는 도전성 층이 최대 50㎛ 두께일 수 있는 한편, 또 다른 경우에는 도전성 층은 최대 100㎛ 두께일 수 있다. 도전성 층(101)은 기계적 지지를 위해 에칭-저항성 기판(102)에 장착될 수 있다. 예를 들어, 에칭-저항성 기판(102)은 내산성(acid-resistant) 접착 테이프일 수 있으며, 이러한 테이프의 접착 특성은, 예를 들어, 자외선 방사선에 노출되어 커스터마이즈될 수 있다. 도 1a는 또한 도전성 층(101)의 표면 상에 장착된 포토레지스트(103)를 도시한다. 일부 구현에서, 포토레지스트는 선택적으로 경화될 수 있으며, 경화되지 않은 포토레지스트는 제거된다(도 1a에 도시된 포토레지스트(103)의 상태). 다른 구현에서, 포토레지스트의 대안이 사용될 수 있으며, 예를 들어, 다른 재료가 도전성 층(101)의 표면 상에 선택적으로 증착될 수 있다. 포토레지스트(즉, 일반적으로 포토-리소그래피)는 보다 작은 공차(tolerance)(예를 들어, 단지 수 미크론)로 패터닝될 수 있으며; 따라서, 포토-리소그래피는, 고성능 광전자 모듈에 필수적인 몰드 회로 기판과 같이, 작은 공차를 요구하는 일부 구현에 적합할 수 있다. 도 1a에 도시된 어셈블리는 산과 같은 에칭 용액에 노출된다. 에칭 용액은 도 1b에 도시된 바와 같이 도전성 층의 일부를 선택적으로 제거한다.
도 1b는, 도 1a의 어셈블리(100)가 에칭 용액에 노출된 후에 에칭-저항성 기판(102) 상에 장착된 제거된 부분(104)을 갖는 도전성 층(101)을 도시한다. 도전성 층의 부분(104)은 에칭 용액에 의해 제거되고, 이어서 도전성 층(103)의 전기적으로 격리된 영역을 한정한다.
도 1c는 도전성 층(102)과 접촉하는 측벽 툴(105)을 도시한다. 측벽 툴(105)은 폴리디메틸실록산(polydimethylsiloxane)(PDMS)과 같은 탄성 재료로 구성될 수 있다. 측벽 툴(105)은 절연 측벽을 한정하는 공동(106)을 포함한다. 측벽 툴(105)은 일부 구현에서 절연 파티션을 한정하는 공동(107)을 더 포함한다. 측벽 툴(105)은, (도 1c의 화살표로 표시된 바와 같은) 액체(경화가능한) 폴리머 및/또는 에폭시 수지와 같은 몰딩가능한 재료의 컨덕턴스(conductance)를 위한 도관(108)을 더 포함한다. 일부 구현에서, 몰딩가능한 재료는, 불-투명의, 예를 들어, 카본 블랙(carbon black)과 같은 무기 또는 유기 충전제를 함유하는 에폭시 수지일 수 있다.
도 1d는 도전성 층(101)과 접촉하는 플랫 툴(109)을 도시한다. 플랫 툴(109)은 폴리디메틸실록산(PDMS)과 같은 탄성 재료로 구성될 수 있다. 플랫 툴(109)은 실질적으로 편평하며, 도전성 층의 제거된 부분(104)은 공동을 규정하고, 공동은 절연 파티션을 한정한다. 일부 구현에서, 플랫 툴(109)은 액체(경화가능한) 폴리머 및/또는 에폭시 수지와 같은 몰딩가능한 재료의 컨덕턴스를 위한 도관(108)을 더 포함하는 한편, 다른 구현에서 플랫 툴은 추가 도관을 포함할 필요가 없으며, 도전성 층의 제거된 부분은 상기와 같은 몰딩가능한 재료의 컨덕턴스를 위한 도관을 추가로 한정한다. 일부 구현에서, 몰딩가능한 재료는 불-투명의, 예를 들어, 카본 블랙과 같은 무기 또는 유기 충전제를 함유하는 에폭시 수지일 수 있다.
도 1e는 상술한 몰딩가능한 재료를 경화시킨 후의 복수의 몰드 회로 기판을 도시한다. 몰드 회로 기판은 복수의 경화된 절연 측벽(111)을 포함할 수 있는 한편, 다른 구현에서 몰드 회로 기판은 (도 1d에 도시된 바와 같이) 복수의 경화된 절연 측벽(111) 및 복수의 절연 파티션(112)을 포함할 수 있다. 또한 일부 구현에서, 몰드 회로 기판(110)은 (예를 들어, 도 1d에 도시된 플랫 툴을 사용한 결과로서) 복수의 절연 파티션(112)을 포함할 수 있다. 절연 측벽(111)은 일부 구현에서 이점을 제공할 수 있고, 예를 들어, 몰드 회로 기판(110)이 광전자 모듈로 구현되는 구현에서, 절연 측벽(111)은 도전성 층(103)의 영역들 사이의 전기적 격리를 제공하면서, 또한 도전성 층(103)의 격리된 영역 상에 장착된 액티브 컴포넌트를 미광으로부터 격리시킬 수 있다.
도 1f는, 레이저 다이오드, 발광 다이오드, 포토다이오드, 레이저 다이오드의 어레이, 발광 다이오드의 어레이, 및/또는 포토다이오드의 어레이와 같은 액티브 컴포넌트(113)가 추가로 장착된 도 1e에 도시된 어셈블리를 도시한다.
도 1g는 복수의 오버몰드(114)를 갖는 몰드 회로 기판을 포함하는 어셈블리를 도시한다. 일부 구현에서, 복수의 오버몰드(114)는 광학 요소(115)를 더 포함할 수 있다.
도 1h는 복수의 광전자 모듈에 통합된 복수의 몰드 회로 기판을 도시하며, 복수의 광전자 모듈은 다이싱(또는 다른 방식으로 분리)되어 (점선으로 표시된 바와 같이) 개별 광전자 모듈을 형성할 수 있다.
도 2a 및 도 2b는 몰드 회로 기판이 통합된 예시적인 광전자 모듈을 도시한다. 도 2a는 단일-채널 광전자 모듈(200A)의 예를 도시한다. 단일-채널 광전자 모듈(200A)은 몰드 회로 기판(201A)을 포함한다. 몰드 회로 기판은 절연 측벽(203A)으로 둘러싸인 도전성 층(202A)을 포함한다. 도전성 층은, 예를 들어, 구리, 니켈, 알루미늄, 또는 실질적인 열 및 전기 전도성을 갖는 다른 금속 또는 합금으로 구성될 수 있다. 몰드 회로 기판(201A)은 절연 파티션(204A)을 더 포함한다. 절연 파티션(204A)은 도전성 층(202A)의 복수의 전기적으로 격리된 영역(205A)을 제공한다. 단일-채널 광전자 모듈(200A)은 전기 접속부(207A)를 통해 복수의 전기적으로 격리된 영역(205A)에 전기적으로 접속된 액티브 컴포넌트(206A)를 더 포함한다. 액티브 컴포넌트(206A)는, 예를 들어, 발광 다이오드, 레이저 다이오드, 포토다이오드, 발광 다이오드의 어레이, 레이저 다이오드의 어레이(예를 들어, 수직-공동 표면-방출 레이저 어레이), 및/또는 (전하-결합 디바이스 어레이 및/또는 상보형 금속-산화물-반도체 어레이와 같은) 포토다이오드의 어레이일 수 있다. 단일-채널 광전자 모듈(200A)은 오버몰드(208A)를 더 포함한다. 오버몰드(208A)는, 광학 에폭시 수지 또는 폴리머와 같은 액티브 컴포넌트(206A)의 최적 기능을 허용하는 실질적으로 투명한 재료로 구성될 수 있다. 단일-채널 광전자 모듈은 액티브 컴포넌트(206A)에 장착되어 정렬된 광학 요소(209A)를 더 포함할 수 있다. 이 구현에서, 절연 측벽(203A)은 구조적 컴포넌트를 더 제공할 수 있다. 예를 들어, 절연 측벽(203A)은 오버몰드(208)의 측면 치수를 규정할 수 있다. 또한, 절연 측벽(203A)은, 액티브 컴포넌트(206A)가 감응 및/또는 방출하는 파장과 같은 광의 파장에 대해 실질적으로 불-투명할 수 있다. 예를 들어, 절연 측벽(203A)은, 카본 블랙과 같은, 실질적으로 불-투명 충전제가 통합된 에폭시 수지로 구성될 수 있다. 일부 구현에서, 단일-채널 광전자 모듈은 광 이미터(예를 들어, 구조화된 광 애플리케이션들(structured light applications)을 위해 광 프로젝터가 사용될 수 있음)로서 기능하도록 동작할 수 있지만, 다른 구현에서, 단일-채널 광전자 모듈은 (예를 들어, 이미저(imager) 또는 카메라와 같은) 광-감지 모듈로서 기능하도록 동작할 수 있다.
도 2b는 다중-채널 광전자 모듈(200B)의 예를 도시한다. 다중-채널 광전자 모듈(200B)은 몰드 회로 기판(201B)을 포함한다. 몰드 회로 기판(201B)은 절연 측벽들(203B)로 둘러싸인 도전성 층들(202B)을 포함한다. 몰드 회로 기판(201B)은 절연 파티션(204B)을 더 포함한다. 절연 파티션(204B)은 도전성 층(202B)의 복수의 전기적으로 격리된 영역(205B)을 제공한다. 다중-채널 광전자 모듈(200B)은, 전기 접속부(207B)를 통해 복수의 전기적으로 격리된 영역(205B)에 전기적으로 접속된 액티브 컴포넌트(206B)를 더 포함한다. 다중-채널 광전자 모듈(200B)은 광학 요소 기판(210B)에 장착된 광학 요소(209B)를 더 포함할 수 있으며, 광학 요소(209B)는 각각의 액티브 컴포넌트(206B)와 장착되어 정렬된다. 이러한 구현에서, 절연 측벽들(203B)은 구조적 컴포넌트들을 더 제공할 수 있다. 예를 들어, 절연 측벽들(203B)은 광학 요소들과 각각의 액티브 컴포넌트들(206B) 사이에 분리(211B)를 규정할 수 있다. 또한, 절연 측벽들(203B)은, 액티브 컴포넌트(206B)가 감응 및/또는 방출하는 파장과 같은 광의 파장에 대해 실질적으로 불-투명할 수 있다. 일부 구현에서, 액티브 컴포넌트(206B)는 예를 들어, 발광 다이오드, 레이저 다이오드, 발광 다이오드의 어레이, 레이저 다이오드의 어레이(수직-공동 표면-방출 레이저 어레이)일 수 있다. 이러한 구현에서, 다중-채널 광전자 모듈의 인접한 채널은, 예를 들어, 포토다이오드, 및/또는 (전하-결합 디바이스 어레이 및/또는 상보형 금속-산화물-반도체 어레이와 같은) 포토다이오드의 어레이일 수 있는 액티브 컴포넌트(206B)를 포함할 수 있다. 일부 구현에서, 다중-채널 광전자 모듈은 근접 검출기로서 기능하도록 동작할 수 있는 한편, 다른 구현에서, 다중-채널 광전자 모듈은 (비행-시간(time-of-flight) 카메라와 같은) 3D 이미징 카메라로서 기능하도록 동작할 수 있다.
도 3은 복수의 몰드 회로 기판을 제조하기 위한 예시적인 단계를 나타내는 순서도(300)를 도시한다. 단계 301에서, 도전성 층은, 접착제, UV-경화성 테이프와 같은 에칭-저항성 기판에 장착된다. 후속 단계 302에서, 예를 들어, 분무, 스핀 코팅, 또는 본 개시내용과 관련된 통상의 기술자에게 자명한 다른 방법을 통해 포토레지스트가 도전성 층에 도포된다. 후속 단계 303에서, 포토레지스트는 자외선과 같은 방사선에 선택적으로 노출된다. 예를 들어, 어떤 경우에, 패턴을 갖는 마스크가 포토레지스트를 선택적으로 방사선에 노출시키는데 사용될 수 있다. 후속 단계 304에서, 경화되지 않은 포토레지스트는 현상 단계에서 제거된다. 후속 단계 305에서, 도전성 층은 강산과 같은 에칭 용액으로 에칭된다. 후속 단계 306에서, 경화된 포토레지스트는, 예를 들어, 1-메틸-2-피로디돈(1-methyl-2-pyrrodidon), 디메틸술폭시드(dimethyl sulfoxide), 알칼리 용액 및/또는 산소 플라즈마로 박리될 수 있다. 후속 단계 307에서, 측벽 툴은 도전성 층에 대해 장착되고, 측벽 툴은 도전성 층 내의 절연 파티션 및/또는 절연 측벽을 한정하는 공동을 포함한다. 후속 단계 308에서, 측벽 툴 내의 공동은 몰딩가능한 재료로 채워진다. 일부 구현에서, 몰딩가능한 재료는 경화시 실질적으로 불-투명하다. 후속 단계 309에서, 몰딩가능한 재료는, 예를 들어, 자외선 및/또는 열을 통해 경화된다. 후속 단계 310에서, 측벽 툴은 도전성 층 및 경화된 몰딩가능한 재료로부터 제거된다. 경화된 몰딩가능한 재료는 절연 측벽 및/또는 절연 파티션을 규정한다. 후속 단계 311에서, 도전 표면을 열화로부터 보호하고 전기 전도성을 향상시키기 위해, 예를 들어, 금, 팔라듐과 같은 금속으로 도전성 층을 도금한다. 후속 단계 312에서, 액티브 컴포넌트(예를 들어, 포토다이오드, 레이저 다이오드, 발광 다이오드)가 도전성 층에 전기적으로 장착(예를 들어, 납땜)된다. 후속 단계 313에서, 오버몰드 툴이 절연 측벽에 장착되고, 오버몰드 툴은 오버몰드의 치수를 부분적으로 한정하는 공동을 포함한다. 또한, 일부 구현에서, 오버몰드 툴은 광학 요소를 한정하는 공동을 포함할 수 있다. 후속 단계 314에서, 오버몰드 툴의 공동은 몰딩가능한 투명 재료로 채워진다. 후속 단계 315에서, 몰딩가능한 재료는 예를 들어, 자외선 및/또는 열로 경화된다. 후속 단계 316에서, 오버몰드 툴이 절연 측벽으로부터 제거된다. 후속 단계 317에서, 절연 측벽은 몰드 회로 기판이 통합된 개별 전자 모듈을 제작하면서 다이싱된다.
상기 예에서 기술된 몰드 회로 기판 및 그 제조는 상술되지 않은 다른 특징을 더 포함할 수 있다. 일부 구현에서, 일부 단계는 생략될 수 있고 및/또는 다른 추가적인 단계가 포함될 수 있다. 또한, 본 발명이 다양한 예들에 대해 상세히 기술되었지만, 다른 구현은 다양한 개시된 특징들의 조합을 포함할 수 있다. 따라서, 다른 구현도 청구 범위 내에 있다.

Claims (14)

  1. 몰드 회로 기판(molded circuit substrate)으로서,
    절연 측벽 및 도전성 층을 포함하고, 상기 도전성 층은 상기 절연 측벽에 의해 둘러싸이고, 상기 절연 측벽은 상기 도전성 층의 전기적으로 격리된 영역을 한정(delineate)하고;
    상기 절연 측벽은 전자 모듈 내의 구조적 컴포넌트(structural component)를 더 한정하는 몰드 회로 기판.
  2. 제1항에 있어서, 상기 구조적 컴포넌트는 광전자 모듈의 불-투명 측벽들을 한정하는 몰드 회로 기판.
  3. 제2항에 있어서, 상기 구조적 컴포넌트는 투명 오버몰드(overmold)의 측면 치수들을 한정하는 몰드 회로 기판.
  4. 제3항에 있어서, 상기 투명 오버몰드는 광학 요소를 포함하는 몰드 회로 기판.
  5. 제3항에 있어서, 상기 투명 오버몰드는 광학 필터를 포함하는 몰드 회로 기판.
  6. 제2항에 있어서, 상기 몰드 회로 기판은 상기 도전성 층의 표면 상에 장착된 액티브 광전자 컴포넌트(active optoelectronic component)를 더 포함하는 몰드 회로 기판.
  7. 제6항에 있어서, 상기 액티브 광전자 컴포넌트는, 레이저 다이오드, 발광 다이오드, 포토다이오드, 레이저 다이오드들의 어레이, 발광 다이오드들의 어레이, 또는 포토다이오드들의 어레이 중 적어도 하나를 포함하는 몰드 회로 기판.
  8. 제2항에 있어서, 상기 몰드 회로 기판은 광학 요소를 더 포함하고, 상기 구조적 컴포넌트는 상기 광학 요소가 장착되는 기판을 더 한정하는 몰드 회로 기판.
  9. 제8항에 있어서, 상기 구조적 컴포넌트는 상기 광학 요소와 상기 도전성 층 사이의 분리를 더 한정하는 몰드 회로 기판.
  10. 제1항에 있어서, 절연 파티션(insulating partition)을 더 포함하고, 상기 절연 파티션은 상기 도전성 층의 전기적으로 격리된 영역을 한정하는 몰드 회로 기판.
  11. 복수의 몰드 회로 기판을 제조하기 위한 방법으로서,
    에칭-저항성 기판(etch-resistant substrate)에 도전성 층을 장착하는 단계;
    상기 도전성 층에 포토레지스트(photoresist)를 도포하는 단계;
    복수의 절연 측벽의 측면 치수들을 한정하는 패턴을 형성하기 위해 상기 도전성 층 상의 상기 포토레지스트를 선택적으로 경화시키는 단계;
    상기 도전성 층으로부터 상기 포토레지스트를 제거하여, 상기 제거된 포토레지스트가 상기 절연 측벽들의 상기 측면 치수들을 규정하게 하는 단계;
    상기 도전성 층을 에칭하는 단계;
    상기 경화된 포토레지스트를 상기 도전성 층으로부터 박리(stripping)하는 단계;
    상기 도전성 층에 측벽 툴(sidewall tool)을 장착하는 단계 - 상기 측벽 툴은 복수의 절연 측벽을 한정하는 공동(cavity)들을 포함함 -;
    상기 복수의 절연 측벽을 한정하는 상기 공동들을 불-투명 몰딩가능한 재료(non-transparent moldable material)로 채우는 단계;
    상기 불-투명 몰딩가능한 재료를 경화시키는 단계;
    상기 도전성 층 및 상기 경화된 불-투명 몰딩가능한 재료로부터 상기 측벽 툴을 제거하는 단계 - 상기 경화된 몰딩가능한 재료는 상기 복수의 절연 측벽임 -;
    상기 도전성 층을 도금하는 단계; 및
    상기 도전성 층에 복수의 액티브 컴포넌트를 장착하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서,
    상기 복수의 절연 측벽들에 오버몰드 툴(overmold tool)을 장착하는 단계 - 상기 오버몰드 툴은 복수의 오버몰드를 한정하는 공동들을 포함함 -;
    상기 복수의 오버몰드를 한정하는 상기 공동들을 투명 몰딩가능한 재료로 채우는 단계;
    상기 투명 몰딩가능한 재료를 경화시키는 단계; 및
    상기 경화된 불-투명 및 투명 몰딩가능한 재료로부터 상기 오버몰드 툴을 제거하는 단계
    를 더 포함하는 방법.
  13. 제12항에 있어서, 상기 절연 측벽들을 통해 다이싱(dicing)하는 단계를 더 포함하는 방법.
  14. 복수의 몰드 회로 기판을 제조하기 위한 방법으로서,
    에칭-저항성 기판에 도전성 층을 장착하는 단계;
    상기 도전성 층에 포토레지스트를 도포하는 단계;
    복수의 절연 측벽들의 측면 치수들을 한정하는 패턴을 형성하기 위해 상기 도전성 층 상의 상기 포토레지스트를 선택적으로 경화시키는 단계;
    상기 도전성 층으로부터 상기 포토레지스트를 제거하여, 상기 제거된 포토레지스트가 상기 절연 측벽들의 상기 측면 치수들을 규정하게 하는 단계;
    상기 도전성 층을 에칭하는 단계;
    상기 경화된 포토레지스트를 상기 도전성 층으로부터 박리하는 단계;
    상기 도전성 층에 플랫 툴(flat tool)을 장착하는 단계 - 상기 플랫 툴은 실질적으로 편평하고 복수의 절연 파티션 공동들을 한정함 -;
    상기 절연 파티션 공동들을 불-투명 몰딩가능한 재료로 채우는 단계;
    상기 불-투명 몰딩가능한 재료를 경화시키는 단계;
    상기 도전성 층 및 상기 경화된 불-투명 몰딩가능한 재료로부터 상기 플랫 툴을 제거하는 단계 - 상기 경화된 몰딩가능한 재료는 상기 복수의 절연 파티션 공동들임 -;
    상기 도전성 층에 측벽 툴을 장착하는 단계 - 상기 측벽 툴은 복수의 절연 측벽을 한정하는 공동들을 포함함 -;
    상기 복수의 절연 측벽을 한정하는 상기 공동들을 불-투명 몰딩가능한 재료로 채우는 단계;
    상기 불-투명 몰딩가능한 재료를 경화시키는 단계;
    상기 도전성 층 및 상기 경화된 불-투명 몰딩가능한 재료로부터 상기 측벽 툴을 제거하는 단계 - 상기 경화된 몰딩가능한 재료는 상기 복수의 절연 측벽임 -;
    상기 도전성 층을 도금하는 단계; 및
    상기 도전성 층에 복수의 액티브 컴포넌트를 장착하는 단계
    를 포함하는 방법.
KR1020187012584A 2015-10-07 2016-10-07 몰드 회로 기판 KR102668526B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562238406P 2015-10-07 2015-10-07
US62/238,406 2015-10-07
PCT/SG2016/050496 WO2017061955A1 (en) 2015-10-07 2016-10-07 Molded circuit substrates

Publications (2)

Publication Number Publication Date
KR20180064467A true KR20180064467A (ko) 2018-06-14
KR102668526B1 KR102668526B1 (ko) 2024-05-24

Family

ID=

Also Published As

Publication number Publication date
SG10201912998RA (en) 2020-02-27
EP3360157A4 (en) 2019-06-26
US11013123B2 (en) 2021-05-18
CN108352356B (zh) 2022-12-30
TW201740502A (zh) 2017-11-16
EP3360157B1 (en) 2020-09-02
WO2017061955A1 (en) 2017-04-13
TWI708316B (zh) 2020-10-21
SG11201802939TA (en) 2018-05-30
EP3360157A1 (en) 2018-08-15
US20200045828A1 (en) 2020-02-06
CN108352356A (zh) 2018-07-31
US20180302990A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
US11013123B2 (en) Molded circuit substrates
US9258467B2 (en) Camera module
US20190123213A1 (en) Thin Optoelectronic Modules with Apertures and Their Manufacture
US20160276545A1 (en) Electronic component and method for producing an electronic component
US20190051762A1 (en) Thin optoelectronic modules with apertures and their manufacture
CN106576433B (zh) 印刷电路板
TWI777947B (zh) 光電模組總成及製造方法
JP7033060B2 (ja) Ｌｅｄデバイスを製造する方法
KR102668526B1 (ko) 몰드 회로 기판
KR101079867B1 (ko) 광기판 및 그 제조방법
WO2016028098A1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
US20200355885A1 (en) Optoelectronic modules having locking assemblies and methods for manufacturing the same
JP5648724B2 (ja) 光基板およびその製造方法
CN110859021A (zh) 电路板组件和电路板组件半成品及其制造方法和带有所述电路板组件的泛光灯及其应用
US11682658B2 (en) Light-emitting package and method of manufacturing the same
JP7248699B2 (ja) 配線基板および電気装置
JP5104039B2 (ja) 光基板の製造方法
US20180315911A1 (en) Electrical-Contact Assemblies
JP2017003648A (ja) 通信モジュール
KR20160116484A (ko) 인쇄회로기판
CN110868791A (zh) 电路板组件及其制造方法和应用
WO2012110994A1 (en) An electro-optical device and method of manufacture
CN113903756A (zh) 嵌入式晶片级光学传感器封装
CN114447194A (zh) 发光封装体及其制造方法
JP2017535942A (ja) オプトエレクトロニクス部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right