KR20180056962A - 전원 제어 회로를 포함하는 이벤트 기반 센서 - Google Patents

전원 제어 회로를 포함하는 이벤트 기반 센서 Download PDF

Info

Publication number
KR20180056962A
KR20180056962A KR1020160154951A KR20160154951A KR20180056962A KR 20180056962 A KR20180056962 A KR 20180056962A KR 1020160154951 A KR1020160154951 A KR 1020160154951A KR 20160154951 A KR20160154951 A KR 20160154951A KR 20180056962 A KR20180056962 A KR 20180056962A
Authority
KR
South Korea
Prior art keywords
control signal
power
circuit
pixels
pixel
Prior art date
Application number
KR1020160154951A
Other languages
English (en)
Inventor
서윤재
김성호
김준석
류현석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160154951A priority Critical patent/KR20180056962A/ko
Priority to US15/622,228 priority patent/US20180143701A1/en
Priority to EP17179983.6A priority patent/EP3324613A1/en
Priority to JP2017174091A priority patent/JP7149694B2/ja
Priority to CN201711097502.0A priority patent/CN108089697B/zh
Publication of KR20180056962A publication Critical patent/KR20180056962A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3231—Monitoring the presence, absence or movement of users
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011—Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/017—Gesture based interaction, e.g. based on a set of recognized hand gestures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y02D10/173—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

전원 제어 회로를 포함하는 이벤트 기반 센서가 개시된다. 일 실시예에 따른 이벤트 기반 센서의 픽셀들은 제어 신호에 기초하여 픽셀 회로에 전원을 공급 또는 차단하는 전원 제어 회로를 포함한다.

Description

전원 제어 회로를 포함하는 이벤트 기반 센서{EVENT-BASED SENSOR COMPRISING POWER CONTROL CIRCUIT}
아래 실시예들은 전원 제어 회로를 포함하는 이벤트 기반 센서에 관한 것이다.
인간과 컴퓨터 사이의 상호 작용(Human-computer interaction, HCI)은 유저 인터페이스에서 발현되어 작동한다. 사용자 입력을 인식하는 다양한 유저 인터페이스는 인간과 컴퓨터 사이의 자연스러운 상호 작용을 제공할 수 있다. 사용자 입력을 인식하기 위하여 다양한 센서들이 이용될 수 있다. 자연스러운 상호 작용을 제공하기 위해서, 사용자 입력에 대한 응답 속도가 빠른 센서가 필요하다. 또한, 다양한 모바일 기기의 경우, 유저 인터페이스를 통한 여러 가지 스마트 기능을 수행하면서 전력을 적게 소모해야 하는 필요성이 존재한다. 이에 따라, 전력 소모는 낮고, 응답 속도는 빠르며, 센싱 목적에 맞는 신뢰도가 높은 센서가 요구된다.
일 측에 따르면, 이벤트 기반 센서는 동적 입력에 반응하여 활성화 신호를 출력하는 복수의 픽셀들을 포함하는 픽셀 어레이; 및 상기 복수의 픽셀들 중 적어도 일부의 픽셀들에 전원을 공급 또는 차단하기 위한 제어 신호를 출력하는 컨트롤 블록을 포함한다. 상기 복수의 픽셀들 각각은 상기 활성화 신호를 출력하는 픽셀 회로; 및 상기 제어 신호에 기초하여 상기 픽셀 회로에 전원을 공급 또는 차단하는 전원 제어 회로를 포함할 수 있다.
상기 전원 제어 회로는 상기 제어 신호에 기초하여 동작하는 논리 게이트 회로; 및 상기 제어 신호에 기초하여 동작하는 메모리 셀 중 적어도 하나를 포함할 수 있다.
상기 논리 게이트 회로는 상기 제어 신호에 기초한 논리 연산의 결과에 대응하는 상기 출력 신호를 출력할 수 있다. 상기 메모리 셀은 상기 제어 신호에 기초하여 저장된 데이터에 대응하는 상기 출력 신호를 출력할 수 있다. 상기 메모리 셀은 상기 제어 신호가 지시하는 주소가 상기 메모리 셀의 주소에 대응하는 것에 응답하여 상기 데이터를 저장할 수 있다.
상기 전원 제어 회로는 상기 제어 신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 적어도 하나의 트랜지스터를 포함할 수 있다.
상기 복수의 픽셀들 각각은 상기 적어도 하나의 트랜지스터의 드레인이 플로팅(floating)되는 것을 방지하는 적어도 하나의 풀 다운(pull down) 트랜지스터를 더 포함할 수 있다. 상기 픽셀 어레이는 상기 복수의 픽셀들에 포함된 복수의 트랜지스터들의 드레인이 플로팅되는 것을 방지하는 적어도 하나의 공통 풀 다운 트랜지스터를 더 포함할 수 있다.
상기 제어 신호는 상기 픽셀 어레이의 행을 제어하는 행 제어 신호 및 상기 픽셀 어레이의 열을 제어하는 열 제어 신호를 포함할 수 있고, 상기 적어도 하나의 트랜지스터는 상기 열 제어신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 제1 트랜지스터 및 상기 행 제어신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 제2 트랜지스터를 포함할 수 있다. 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 서로 직렬로 연결될 수 있다.
상기 복수의 픽셀들 각각은 상기 열 제어신호에 기초하여 상기 제1 트랜지스터의 드레인이 플로팅되는 것을 방지하는 제1 풀 다운 트랜지스터; 및 상기 행 제어신호에 기초하여 상기 제2 트랜지스터의 드레인이 플로팅되는 것을 방지하는 제2 풀 다운 트랜지스터를 더 포함할 수 있다.
상기 전원 제어 회로는 상기 전원을 공급하는 전원 소자와 상기 픽셀 회로 사이에 위치하고, 상기 제어 신호에 기초하여 상기 전원 소자와 상기 픽셀 회로 사이의 연결을 단락 또는 개방할 수 있다. 전원 제어 회로는 상기 픽셀 회로와 접지(groud) 사이에 위치하고, 상기 제어 신호에 기초하여 상기 픽셀 회로와 상기 접지 사이의 연결을 단락 또는 개방할 수 있다.
상기 컨트롤 블록은 상기 픽셀 어레이의 행을 제어하는 행 제어 신호를 출력하는 로(row) 컨트롤 블록; 및 상기 픽셀 어레이의 열을 제어하는 열 제어 신호를 출력하는 컬럼(column) 컨트롤 블록을 포함할 수 있다.
상기 컨트롤 블록은 이벤트 기반 센서의 동작 모드에 따라 상기 제어 신호를 출력할 수 있다.
상기 동작 모드가 서브 샘플링 모드인 경우, 상기 컨트롤 블록은 상기 픽셀 어레이에 포함된 픽셀들 중에 서브 샘플링 영역에 포함된 일부 픽셀들에 상기 전원이 공급되도록, 상기 제어 신호를 출력할 수 있다. 상기 동작 모드가 관심 영역 모드인 경우, 상기 컨트롤 블록은 관심 영역에 포함된 픽셀들에 상기 전원이 공급되도록, 상기 제어 신호를 출력할 수 있다. 상기 동작 모드가 차단 영역 모드인 경우, 상기 컨트롤 블록은 차단 영역에 포함된 픽셀들에 상기 전원이 차단되도록, 상기 제어 신호를 출력할 수 있다.
상기 동작 모드가 영역 모니터링 모드인 경우, 상기 컨트롤 블록은 모니터링 영역에 포함된 픽셀들 중에 일부 픽셀들에 상기 전원이 공급되도록, 상기 제어 신호를 출력할 수 있다. 상기 동작 모드가 랜덤 액세스 모드인 경우, 상기 컨트롤 블록은 랜덤 액세스 되는 적어도 하나의 픽셀에 상기 전원이 공급 또는 차단되도록, 상기 제어 신호를 출력할 수 있다.
상기 복수의 픽셀들 중 일부는 제1 구조의 전원 제어 회로를 포함하고, 나머지 픽셀들 중 적어도 일부는 제2 구조의 전원 제어 회로를 포함할 수 있다.
일 측에 따르면, 이벤트 기반 센서의 픽셀은 동적 입력에 반응하여 활성화 신호를 출력하는 픽셀 회로; 및 상기 제어 신호에 기초하여 상기 픽셀 회로에 전원을 공급 또는 차단하는 전원 제어 회로를 포함한다. 상기 전원 제어 회로는 상기 제어 신호에 기초하여 동작하는 논리 게이트 회로; 및 상기 제어 신호에 기초하여 동작하는 메모리 셀 중 적어도 하나를 포함할 수 있다.
상기 논리 게이트 회로는 상기 제어 신호에 기초한 논리 연산의 결과에 대응하는 상기 출력 신호를 출력할 수 있다. 상기 메모리 셀은 상기 제어 신호에 기초하여 저장된 데이터에 대응하는 상기 출력 신호를 출력할 수 있다.
전원 제어 회로는 상기 제어 신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 적어도 하나의 트랜지스터를 포함할 수 있다. 상기 이벤트 기반 센서의 픽셀은 상기 적어도 하나의 트랜지스터의 드레인이 플로팅되는 것을 방지하는 적어도 하나의 풀 다운(pull down) 트랜지스터를 더 포함할 수 있다.
상기 제어 신호는 상기 픽셀을 포함하는 픽셀 어레이의 행을 제어하는 행 제어 신호 및 상기 픽셀 어레이의 열을 제어하는 열 제어 신호를 포함할 수 있고, 상기 적어도 하나의 트랜지스터는 상기 열 제어신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 제1 트랜지스터 및 상기 행 제어신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 제2 트랜지스터를 포함할 수 있다.
상기 제어 신호는 상기 이벤트 기반 센서의 동작 모드에 기초하여 생성될 수 있다. 상기 동작 모드는 상기 이벤트 기반 센서의 최대 센싱 해상도보다 낮은 센싱 해상도로 센싱을 수행하는 서브 샘플링 모드; 관심 영역 내에서 센싱을 수행하는 관심 영역 모드; 차단 영역 내에서 센싱을 차단하는 차단 영역 모드; 모니터링 영역 내에서 서브 샘플링을 수행하는 영역 모니터링 모드; 및 랜덤 액세스를 통하여 픽셀 단위의 센싱을 수행하거나 차단하는 랜덤 액세스 모드 중 적어도 하나를 포함할 수 있다.
도 1은 일 실시예에 따른 센싱 장치를 도시한 블록도.
도 2는 일 실시예에 따른 컨트롤 블록 및 픽셀 어레이를 도시한 도면.
도 3은 일 실시예에 따른 픽셀 어레이의 픽셀을 도시한 도면.
도 4는 일 실시예에 따른 논리 게이트 회로를 포함하는 전원 제어 회로를 도시한 도면.
도 5는 일 실시예에 따른 메모리 셀을 포함하는 전원 제어 회로를 도시한 도면.
도 6은 일 실시예에 따른 트랜지스터를 포함하는 전원 제어 회로를 도시한 도면.
도 7은 일 실시예에 따른 풀 다운 트랜지스터를 포함하는 전원 제어 회로를 도시한 도면.
도 8은 다른 실시예에 따른 풀 다운 트랜지스터를 포함하는 전원 제어 회로를 도시한 도면.
도 9는 일 실시예에 따른 복수의 동작 모드들에 기반한 센싱 장치를 도시한 블록도.
도 10은 일 실시예에 따른 서브 샘플링 모드의 픽셀 어레이를 도시한 도면.
도 11은 일 실시예에 따른 관심 영역 모드의 픽셀 어레이를 도시한 도면.
도 12는 일 실시예에 따른 영역 차단 모드의 픽셀 어레이를 도시한 도면.
도 13은 일 실시예에 따른 영역 모니터링 모드의 픽셀 어레이를 도시한 도면.
도 14는 일 실시예에 따른 복수의 논리 게이트들을 포함하는 전원 제어 회로를 나타낸 도면.
도 15는 일 실시예에 따른 랜덤 액세스 모드의 픽셀 어레이를 도시한 도면.
도 16은 일 실시예에 따른 픽셀 별 전원 제어 회로의 구조가 상이한 픽셀 어레이를 도시한 도면.
본 명세서에서 개시되어 있는 특정한 구조적 또는 기능적 설명들은 단지 기술적 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 실시예들은 다양한 다른 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
제1 또는 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 이해되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 일 실시예에 따른 센싱 장치를 도시한 블록도이다. 도 1을 참조하면, 이벤트 기반 센서(110)는 컨트롤러(111) 및 픽셀 어레이(115)를 포함한다. 이벤트 기반 센서(110)는 뉴로모픽(neuromorphic) 센싱 기법에 기반하여 동작할 수 있다. 보다 구체적으로, 픽셀 어레이(115)에 포함된 복수의 픽셀들 각각은 동적 입력에 반응하여 활성화 신호를 출력한다. 동적 입력은 픽셀 어레이(115)에 입사되는 빛의 세기(light intensity)의 변화를 포함한다. 동적 입력은 객체의 움직임, 픽셀 어레이(115)의 움직임, 객체에 투사되는 빛의 변화 및 객체에 의하여 발광되는 빛의 변화 중 적어도 하나에 의해 발생할 수 있다. 예를 들어, 픽셀 어레이(115)는 사용자의 손동작에 의한 동적 입력을 감지할 수 있고, 해당 동적 입력을 지시하는 활성화 신호를 출력할 수 있다. 이 경우, 활성화 신호는 사용자의 제스처 인식에 이용될 수 있다.
컨트롤러(111)는 신호 처리부(112) 및 컨트롤 블록(113)을 포함한다. 도 1에서 신호 처리부(112) 및 컨트롤 블록(113)은 서로 구분되게 도시되어 있으나, 신호 처리부(112) 및 컨트롤 블록(113)은 단일 구성으로도 구현될 수 있다. 신호 처리부(112)는 픽셀 어레이(115)에 의해 출력된 활성화 신호를 수신한다. 신호 처리부(112)는 활성화 신호에 기초하여 이벤트 신호를 출력할 수 있다. 이벤트 신호는 활성화 신호를 출력한 픽셀의 위치 정보 및 활성화 신호가 출력된 시간 정보를 포함할 수 있다. 위치 정보는 활성화 신호를 출력한 픽셀의 주소를 포함할 수 있고, 시간 정보는 활성화 신호가 출력된 시간의 타임 스탬프를 포함할 수 있다. 이벤트 기반 센서(110)는 시간 비동기적으로 이벤트 신호를 생성 및 출력하므로, 매 프레임마다 모든 픽셀들을 스캔하는 프레임 기반 비전 센서에 비하여 저전력, 고속으로 동작할 수 있다.
컨트롤 블록(113)은 픽셀 어레이(115)에 포함된 픽셀들 중 적어도 일부의 픽셀들에 전원을 공급 또는 차단하기 위한 제1 제어 신호(CTRL1)를 출력한다. 픽셀 어레이(115)의 픽셀들은 빛의 변화를 감지하기 위한 픽셀 회로를 포함할 수 있다. 픽셀 회로는 빛의 변화를 감지하기 위해 지속적으로 전류를 소모할 수 있다. 컨트롤 블록(113)은 제1 제어 신호(CTRL1)를 이용하여 필요한 픽셀들에 전원을 공급하거나 불필요한 픽셀들로부터 전원을 차단함으로써 픽셀 어레이(115)의 전력 소모를 감소시킬 수 있다.
이벤트 기반 센서(110)는 상황에 따라 상이한 동작 모드로 동작할 수 있다. 아래에서 상세히 설명되겠지만, 이벤트 기반 센서(110)의 동작 모드는 서브 샘플링 모드(sub-sampling mode), 관심 영역 모드(region of interest mode), 영역 차단 모드(region blocking mode), 영역 모니터링 모드(region monitoring mode) 및 랜덤 액세스 모드(random access mode) 등을 포함할 수 있다. 서브 샘플링 모드는 이벤트 기반 센서의 최대 센싱 해상도보다 낮은 센싱 해상도로 센싱을 수행하는 모드이고, 관심 영역 모드는 관심 영역 내에서 센싱을 수행하는 모드이며, 차단 영역 모드는 차단 영역 내에서 센싱을 차단하는 모드이고, 영역 모니터링 모드는 모니터링 영역 내에서 서브 샘플링을 수행하는 모드이며, 랜덤 액세스 모드는 랜덤 액세스를 통하여 픽셀 단위의 센싱을 수행하거나 차단하는 모드일 수 있다.
도면에 도시하지 않았으나, 일 실시예에 따르면, 이벤트 기반 센서(110)의 내부 또는 외부의 프로세서는 신호 처리부(112)에 의해 출력된 이벤트 신호에 기초하여 이벤트 기반 센서(110)의 동작 모드를 설정할 수 있다. 예를 들어, 미리 정해진 시간 구간 동안 이벤트 기반 센서(110)에 의하여 동적 입력이 감지되지 않는 경우, 프로세서는 이벤트 기반 센서(110)의 동작 모드를 서브 샘플링 모드로 설정하여 픽셀 어레이(115)의 센싱 해상도를 낮춤으로써 이벤트 기반 센서(110)의 소모 전력을 감소시킬 수 있다.
도 2는 일 실시예에 따른 컨트롤 블록 및 픽셀 어레이를 도시한 도면이다. 도 2를 참조하면, 컨트롤 블록(210)은 로 컨트롤 블록(211) 및 컬럼 컨트롤 블록(212)을 포함한다.
제1 제어 신호(CTRL1)는 픽셀 어레이(220)의 행을 제어하는 행 제어 신호(EN_Y[i]) 및 픽셀 어레이(220)의 열을 제어하는 열 제어 신호(EN_X[j])를 포함한다. 로 컨트롤 블록(211)은 가로 방향의 제어 라인을 통해 픽셀 어레이(220)의 픽셀들에 행 제어 신호(EN_Y[i])를 출력하고, 컬럼 컨트롤 블록(212)은 세로 방향의 제어 라인을 통해 픽셀 어레이(220)의 픽셀들에 열 제어 신호(EN_X[j])를 출력한다. 여기서, i는 픽셀의 행을 나타내고, j는 픽셀의 열을 나타낸다.
픽셀 어레이(220)는 m * n개의 픽셀들을 포함한다. 컨트롤 블록(210)은 픽셀 어레이(220)의 픽셀들 중 적어도 일부의 픽셀들에 전원을 공급 또는 차단하기 위한 제1 제어 신호(CTRL1)를 출력한다. 예를 들어, 컨트롤 블록(210)은 픽셀(211)에 전원을 공급하기 위해 하이 상태(high state)의 디지털 신호(이하, '디지털 하이'라고 함)에 해당하는 행 제어 신호(EN_Y[0]) 및 열 제어 신호(EN_X[0])를 출력할 수 있다. 상술된 것처럼, 컨트롤 블록(210)은 이벤트 기반 센서의 동작 모드에 기초하여 제1 제어 신호(CTRL1)를 출력한다.
픽셀 어레이(220)의 픽셀들은 동적 입력에 반응하여 활성화 신호를 출력하는 픽셀 회로를 포함한다. 예를 들어, 픽셀 회로는 입사되는 빛의 세기의 변화가 미리 정해진 임계치를 초과하는 경우 활성화 신호를 출력할 수 있다.
픽셀 회로는 동적 입력을 감지하는데 전원을 소모한다. 픽셀 어레이(220)의 픽셀들은 제1 제어 신호(CTRL1)에 기초하여 해당 픽셀 회로에 전원을 공급 또는 차단할 수 있다. 예를 들어, 픽셀(221)은 디지털 하이에 대응하는 행 제어 신호(EN_Y[0]) 및 열 제어 신호(EN_X[0])를 수신함에 따라, 픽셀(221)의 픽셀 회로에 전원을 공급할 수 있다. 반대로, 픽셀(221)을 제외한 나머지 픽셀들은 로우 상태(low state)의 디지털 신호(이하, '디지털 로우'라고 함)에 해당하는 행 제어 신호(EN_Y[i]) 및 열 제어 신호(EN_X[j])를 수신함에 따라, 픽셀 회로로부터 전원을 차단할 수 있다.
픽셀 어레이(220)의 픽셀들은 픽셀 회로에 공급되는 전원을 제어하는 전원 제어 회로를 포함할 수 있다. 전원 제어 회로는 논리 게이트 소자, 메모리 셀 및 트랜지스터 중 적어도 하나를 포함할 수 있다. 도 2에서 하나의 픽셀에는 한 쌍의 제어 라인이 연결되어 있으나, 전원 제어 회로의 구조에 따라 하나의 픽셀에 두 쌍 이상의 제어 라인이 연결될 수 있다. 예를 들어, 전원 제어 회로가 제1 제어 신호(CTRL1)를 수신하는 두 개의 논리 게이트 및 상기 두 개의 논리 게이트의 출력에 따라 픽셀 회로에 전원을 공급 또는 차단하는 하나의 논리 게이트를 포함하는 경우, 상기 전원 제어 회로에는 상기 두 개의 논리 게이트를 위한 두 쌍의 제어 라인이 제공될 수 있다.
도 3은 일 실시예에 따른 픽셀 어레이의 픽셀을 도시한 도면이다. 도 3을 참조하면, 픽셀(300)은 전원 제어 회로(310) 및 픽셀 회로(320)를 포함한다. 도 3에는 전원 소자(330) 및 접지(340)가 픽셀(300)의 내부에 위치하는 것으로 도시되어 있지만, 이는 전원 소자(330), 접지(340) 및 나머지 회로들과의 연결 관계를 나타내기 위한 것일 뿐, 전원 소자(330) 및 접지(340)는 픽셀(300)의 외부에 위치할 수 있다. 이는 아래에서 설명되는 다른 도면의 전원 소자들 및 접지들에도 동일하게 적용될 수 있다.
전원 제어 회로(310)는 제1 제어 신호(CTRL1)를 수신한다. 제1 제어 신호(CTRL1)는 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)를 포함할 수 있다. 전원 제어 회로(310)는 제1 제어 신호(CTRL1)에 기초하여 전원 소자(330)를 픽셀 회로(320)에 연결하거나, 전원 소자(330)와 픽셀 회로(320) 사이의 연결을 해제할 수 있다. 전원 소자(330)는 전원 소자(330)와 픽셀 회로(320) 사이의 연결에 따라 픽셀 회로(320)에 전원을 공급할 수 있다. 픽셀 회로(320)는 전원 소자(330)로부터 공급되는 전원을 이용하여 동적 입력을 감지하여 활성화 신호를 출력할 수 있다. 전원 제어 회로(310)는 전원 소자(330)와 픽셀 회로(320) 사이의 연결을 제어하기 위한 다양한 구조로 구현될 수 있다.
도 4는 일 실시예에 따른 논리 게이트 회로를 포함하는 전원 제어 회로를 도시한 도면이다. 도 4를 참조하면, 픽셀(400)은 전원 제어 회로(410) 및 픽셀 회로(420)를 포함한다.
전원 제어 회로(410)는 논리 게이트 회로(411) 및 스위치(412)를 포함한다. 도 4에는 논리 게이트 회로(411)가 하나의 AND 게이트를 포함하는 것으로 도시되어 있으나, 논리 게이트 회로(411)는 둘 이상의 논리 게이트들을 포함하거나, 다른 타입의 논리 게이트를 포함할 수 있다. 논리 게이트 회로(411)에 추가적인 논리 게이트가 포함된 경우, 도 4에 도시된 제어 라인 이외에 추가적인 제어 라인이 제공될 수 있다.
논리 게이트 회로(411)는 제1 제어 신호(CTRL1)에 기초한 논리 연산의 결과에 대응하는 제2 제어 신호(CTRL2)를 출력한다. 논리 게이트 회로(411)는 제1 제어 신호(CTRL1)에 기초하여 논리 연산을 수행하고, 논리 연산의 결과에 따른 제2 제어 신호(CTRL2)를 출력할 수 있다. 예를 들어, 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)가 디지털 하이인 경우, 논리 게이트 회로(411)의 AND 게이트는 디지털 하이에 해당하는 제2 제어 신호(CTRL2)를 출력할 수 있다. 또는, 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X) 중 적어도 하나가 디지털 로우인 경우, 논리 게이트 회로(411)의 AND 게이트는 디지털 로우에 해당하는 제2 제어 신호(CTRL2)를 출력할 수 있다. 논리 게이트 회로(411)가 AND 게이트가 아닌 다른 타입의 게이트를 포함하는 경우, 논리 게이트 회로(411)는 해당 논리 게이트의 논리 연산에 따른 제2 제어 신호(CTRL2)를 출력할 수 있다.
스위치(412)는 제2 제어 신호(CTRL2)에 기초하여 전원 소자(430)와 픽셀 회로(420) 사이의 연결을 단락 또는 개방할 수 있다. 예를 들어, 스위치(412)는 디지털 하이에 해당하는 제2 제어 신호(CTRL2)에 기초하여 전원 소자(430)와 픽셀 회로(420) 사이의 연결을 단락할 수 있고, 디지털 로우에 해당하는 제2 제어 신호(CTRL2)에 기초하여 전원 소자(430)와 픽셀 회로(420) 사이의 연결을 개방할 수 있다. 스위치(412)의 동작에 따라, 전원 소자(430)의 전원이 픽셀 회로(420)에 공급되거나 차단될 수 있다. 도 4에는 스위치(412)가 전원 소자(430)와 픽셀 회로(420) 사이에 위치하는 것으로 도시되어 있으나, 스위치(412)는 픽셀 회로(420)와 접지(440) 사이에 위치할 수 있다.
도 5는 일 실시예에 따른 메모리 셀을 포함하는 전원 제어 회로를 도시한 도면이다. 도 5를 참조하면, 픽셀(500)은 전원 제어 회로(510) 및 픽셀 회로(520)를 포함한다.
논리 게이트 회로를 이용하여 제2 제어 신호(CTRL2)를 생성하는 경우 같은 행 또는 같은 열에 위치하는 픽셀들 간에 간섭이 발생할 수 있다. 예를 들어, 픽셀들이 AND 게이트를 이용하여 제2 제어 신호(CTRL2)를 생성하는 것을 가정하자. 컨트롤 블록은, 1행, 1열에 위치하는 픽셀(P[1, 1]) 및 2행 2열에 위치하는 픽셀(P[2, 2])에 전원을 공급하기 위해, 디지털 하이에 해당하는 행 제어 신호(EN_Y[0-1]) 및 열 제어 신호(EN_X[0-1])를 출력할 수 있다. 이 때, 형 제어 신호(EN_Y[0-1]) 및 열 제어 신호(EN_X[0-1])에 따라, 픽셀들(P[1, 1], P[2, 2])뿐만 아니라, 1행 2열에 위치하는 픽셀(P[1, 2]) 및 2행 1열에 위치하는 픽셀(P[2, 1])에도 전원이 공급될 수 있다. 메모리 셀(511)이 이용될 경우, 이러한 픽셀 간의 간섭이 제거될 수 있다.
전원 제어 회로(510)는 메모리 셀(511) 및 스위치(512)를 포함한다. 메모리 셀(511)은 SRAM일 수 있다. 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)는, 메모리 셀(511)에서 워드 라인 신호 및 비트 라인 신호로 이용될 수 있다. 메모리 셀(511)은 제1 제어 신호(CTRL1)에 기초하여 데이터를 저장할 수 있다. 예를 들어, 메모리 셀(511)은 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)에 의해 지시되는 주소가 메모리 셀(511)의 주소에 대응하는 것에 따라 메모리 셀(511)에 디지털 하이에 해당하는 데이터를 저장할 수 있다. 도면에 도시하지 않았으나, 메모리 셀(511)에 데이터를 저장하기 위한 데이터 라인이 연결될 수 있다. 메모리 셀(511)은 저장된 데이터를 스위치(512)로 출력할 수 있다. 메모리 셀(511)에서 출력되는 데이터는 제2 제어 신호(CTRL2)로 스위치(512)에 제공될 수 있다.
스위치(512)는 메모리 셀(511)에 저장된 데이터에 기초하여 전원 소자(530)와 픽셀 회로(520) 사이의 연결을 단락 또는 개방할 수 있다. 예를 들어, 스위치(512)는 디지털 하이에 해당하는 제2 제어 신호(CTRL2)에 기초하여 전원 소자(530)와 픽셀 회로(520) 사이의 연결을 단락할 수 있고, 디지털 로우에 해당하는 제2 제어 신호(CTRL2)에 기초하여 전원 소자(530)와 픽셀 회로(520) 사이의 연결을 개방할 수 있다. 스위치(512)의 동작에 따라, 전원 소자(530)의 전원이 픽셀 회로(520)에 공급되거나 차단될 수 있다. 도 5에는 스위치(512)가 전원 소자(530)와 픽셀 회로(520) 사이에 위치하는 것으로 도시되어 있으나, 스위치(512)는 픽셀 회로(520)와 접지(540) 사이에 위치할 수 있다.
도 4 및 도 5에서는 전원 제어 회로가 논리 게이트 회로 및 메모리 셀 중 어느 하나를 포함하는 실시예를 설명하였으나, 전원 제어 회로는 논리 게이트 회로 및 메모리 셀을 모두 포함할 수 있다. 이 경우, 전원 제어 회로는 논리 게이트 회로 및 메모리 셀의 상호 동작에 기초하여 제2 제어 신호(CTRL2)를 출력할 수 있다.
도 6은 일 실시예에 따른 트랜지스터를 포함하는 전원 제어 회로를 도시한 도면이다. 도 6을 참조하면, 픽셀(600)은 전원 제어 회로(610) 및 픽셀 회로(620)를 포함한다.
전원 제어 회로(610)는 트랜지스터(611) 및 트랜지스터(612)를 포함한다. 트랜지스터들(611, 612)은 PMOS(p-type metal-oxide-semiconductor) 트랜지스터일 수 있다. 트랜지스터(611)는 행 제어 신호(EN_Y)의 반전 신호(
Figure pat00001
)를 수신하고, 트랜지스터(612)는 열 제어 신호(EN_X)의 반전 신호(
Figure pat00002
)를 수신한다. 열 제어 신호(EN_X) 및 행 제어 신호(EN_Y)가 디지털 하이에 해당하는 경우, 반전 신호들(
Figure pat00003
,
Figure pat00004
)은 디지털 로우에 해당하며, 이 경우 PMOS 트랜지스터인 트랜지스터들(611, 612)이 온(ON)되어 픽셀 회로(620)에 전원을 공급할 수 있다.
도면에 도시하지 않았으나, 트랜지스터들(611, 612) 대신 두 개의 NMOS(n-type metal-oxide-semiconductor) 트랜지스터가 픽셀 회로(620) 및 접지(640) 사이에 직렬로 연결될 수 있다. 이 경우, 열 제어 신호(EN_X) 및 행 제어 신호(EN_Y)는 반전되지 않을 수 있다.
도 6을 참조하면, 트랜지스터(611)의 소스(S1)는 전원 소자(630)에 연결되고, 트랜지스터(611)의 드레인(D1)은 트랜지스터(612)의 소스(S2)에 연결되며, 트랜지스터(612)의 드레인(D2)은 픽셀 회로(620)에 연결된다. 또한, 반전 신호(
Figure pat00005
)는 트랜지스터(611)의 게이트(G1)에 입력되고, 반전 신호(
Figure pat00006
)는 트랜지스터(612)의 게이트(G2)에 입력된다. 트랜지스터(611)는 게이트(G1)으로 입력되는 반전 신호(
Figure pat00007
)에 기초하여, 소스(S1)에 입력되는 전원을 트랜지스터(612)로 출력할 수 있고, 트랜지스터(612)는 게이트(G2)로 입력되는 반전 신호(
Figure pat00008
)에 기초하여, 소스(S2)에 입력되는 전원을 픽셀 회로(620)로 출력할 수 있다.
일 예로, 이벤트 기반 센서의 컨트롤 블록은 픽셀 회로(620)에 전원을 공급하기 위해 디지털 하이에 해당하는 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)를 출력할 수 있다. 이 경우, 반전 신호들(
Figure pat00009
,
Figure pat00010
)은 디지털 로우가 된다. 게이트(G1)에 디지털 로우가 입력됨에 따라, 트랜지스터(611)는 소스(S1)에 입력되는 전원을 트랜지스터(612)로 출력할 수 있고, 게이트(G2)에 디지털 로우가 입력됨에 따라 트랜지스터(612)는 소스(S2)에 입력되는 전원을 픽셀 회로(620)로 출력할 수 있다.
다른 예로, 이벤트 기반 센서의 컨트롤 블록은 픽셀 회로(620)에 공급되는 전원을 차단하기 위해 디지털 로우에 해당하는 행 제어 신호(EN_Y) 또는 열 제어 신호(EN_X)를 출력할 수 있다. 이 경우, 반전 신호(
Figure pat00011
) 또는 반전 신호(
Figure pat00012
)은 디지털 하이가 된다. 게이트(G1)에 디지털 하이가 입력됨에 따라, 트랜지스터(611)는 소스(S1)에서 드레인(D1)으로의 전류를 차단할 수 있다. 또는, 게이트(G2)에 디지털 하이가 입력됨에 따라 트랜지스터(612)는 소스(S2)에서 드레인(D2)으로의 전류를 차단할 수 있다.
이처럼, 도 6의 실시예에 따라 두 개의 트랜지스터로 구성되는 전원 제어 회로(610)는 AND 게이트와 스위치로 구성되는 전원 제어 회로와 실질적으로 동일하게 동작할 수 있다.
도 7은 일 실시예에 따른 풀 다운 트랜지스터를 포함하는 전원 제어 회로를 도시한 도면이다. 도 7을 참조하면, 픽셀(700)은 전원 제어 회로(710), 풀 다운(pull down) 트랜지스터들(721, 722) 및 픽셀 회로(730)를 포함한다. 전원 제어 회로(710)는 트랜지스터(711) 및 트랜지스터(712)를 포함한다. 트랜지스터들(711, 712)에 관해서는 도 6에 관한 설명이 적용될 수 있다.
트랜지스터들(711, 712)의 게이트들(G1, G2)에 디지털 하이가 입력되면, 트랜지스터들(711, 722)의 드레인들(D1, D2)은 플로팅(floating)될 수 있다. 드레인(D2)이 플로팅되면 적절한 시점에 픽셀 회로(730)로부터 전원이 차단되지 않는 오동작을 야기할 수 있다. 풀 다운 트랜지스터들(721, 722)은 드레인(D2)이 플로팅되는 것을 방지함으로써, 이러한 오동작을 방지할 수 있다.
풀 다운 트랜지스터들(721, 722)은 NMOS 트랜지스터일 수 있다. 도 7을 참조하면, 풀 다운 트랜지스터들(721, 722)의 드레인들(D3, D4)은 드레인(D2)에 연결되고, 풀 다운 트랜지스터들(721, 722)의 소스들(S3, S4)은 접지(750)에 연결된다. 또한, 반전 신호(
Figure pat00013
)는 풀 다운 트랜지스터(721)의 게이트(G3)에 입력되고, 반전 신호(
Figure pat00014
)는 풀 다운 트랜지스터(722)의 게이트(G4)에 입력된다. 풀 다운 트랜지스터(721)는 게이트(G3)로 입력되는 반전 신호(
Figure pat00015
)에 기초하여 드레인(D2)에 플로팅된 전하를 접지(750)로 빼낼 수 있고, 풀 다운 트랜지스터(722)는 게이트(G4)로 입력되는 반전 신호(
Figure pat00016
)에 기초하여 드레인(D2)에 플로팅된 전하를 접지(750)로 빼낼 수 있다. 도 7과는 다르게, 드레인(D4)은 드레인(D1)에 연결될 수 있다. 이 경우, 풀 다운 트랜지스터(722)는 게이트(G4)로 입력되는 반전 신호(
Figure pat00017
)에 기초하여, 드레인(D1)에 플로팅된 전하를 접지(750)로 빼낼 수 있다.
따라서, 풀 다운 트랜지스터들(721, 722)의 동작에 따라, 드레인(D2)이 플로팅됨으로써 발생 가능한 오동작이 방지될 수 있다.
도 8은 다른 실시예에 따른 풀 다운 트랜지스터를 포함하는 전원 제어 회로를 도시한 도면이다. 도 8을 참조하면, 픽셀(800)은 전원 제어 회로(810), 풀 다운 트랜지스터(821) 및 픽셀 회로(830)를 포함한다. 전원 제어 회로(810)의 트랜지스터들(811, 812) 및 풀 다운 트랜지스터(821)에 관해서는 도 6 및 도 7에 관한 설명이 적용될 수 있다.
이벤트 기반 센서는 공통(common) 풀 다운 트랜지스터(822)를 포함할 수 있다. 공통 풀 다운 트랜지스터(822)는 픽셀 어레이의 내부 또는 외부에 위치할 수 있다. 공통 풀 다운 트랜지스터(822)는 공통 풀 다운 트랜지스터(821)의 게이트(G5)로 입력되는 반전 신호(
Figure pat00018
)에 기초하여, 트랜지스터(811)의 드레인(D1)에 플로팅된 전하를 접지(852)로 빼낼 수 있다. 공통 풀 다운 트랜지스터(822)는 픽셀(800) 이외의 다른 픽셀들에 포함된 트랜지스터의 드레인(D6)에도 연결될 수 있다. 다른 픽셀들은 공통 풀 다운 트랜지스터(822)를 이용하여 각각의 픽셀들의 드레인(D6)이 플로팅되는 것을 방지할 수 있다. 그 밖에, 공통 풀 다운 트랜지스터(822)에 관해서는 도 7의 풀 다운 트랜지스터(722)에 관한 설명이 적용될 수 있다.
도 8과는 다르게, 풀 다운 트랜지스터(821)는 공통 풀 다운 트랜지스터(822)와 같이 픽셀(800) 이외의 다른 픽셀들에 포함된 트랜지스터의 드레인(D7)에도 연결될 수 있다. 이 경우, 풀 다운 트랜지스터(821)는 픽셀(800)의 외부에 위치할 수 있고, 공통 풀 다운 트랜지스터로 지칭될 수 있다. 다른 픽셀들은 풀 다운 트랜지스터(821)를 이용하여 각각의 픽셀들의 드레인(D7)이 플로팅되는 것을 방지할 수 있다.
도 9는 일 실시예에 따른 복수의 동작 모드들에 기반한 센싱 장치를 도시한 블록도이다. 도 9를 참조하면, 센싱 장치(900)는 프로세서(910) 및 이벤트 기반 센서(920)를 포함한다. 도 9에서 프로세서(910)는 이벤트 기반 센서(920)의 외부에 위치하는 것으로 도시되어 있지만, 프로세서(910)는 이벤트 기반 센서(920)의 외부에 위치할 수도 있다.
상술된 것처럼, 이벤트 기반 센서(920)는 상황에 따라 다양한 동작 모드로 동작할 수 있다. 이벤트 기반 센서(900)의 동작 모드는 서브 샘플링 모드, 관심 영역 모드, 영역 차단 모드, 영역 모니터링 모드 및 랜덤 액세스 모드 등을 포함할 수 있다. 프로세서(910)는 이벤트 기반 센서(920)에 의해 출력된 이벤트 신호에 기초하여 이벤트 기반 센서(920)의 동작 모드를 설정할 수 있다. 이벤트 기반 센서(920)는 초기에 전체 활성 모드(fully activated mode)로 동작할 수 있다. 전체 활성 모드에서 픽셀 어레이의 모든 픽셀들에 전원이 공급될 수 있다.
서브 샘플링 모드는 픽셀 어레이의 센싱 해상도를 낮추기 위한 동작 모드이다. 일 실시예에 따르면, 미리 정해진 시간 구간(T1) 동안 이벤트 기반 센서(920)에서 동적 입력이 감지되지 않는 경우, 프로세서(910)는 이벤트 기반 센서(920)의 동작 모드를 서브 샘플링 모드로 설정할 수 있다. 시간 구간 동안(T1) 이벤트 기반 센서(920)로부터 수신되는 이벤트 신호의 수가 미리 정해진 임계치(TH1) 미만인 경우, 프로세서(910)는 이벤트 기반 센서(920)의 동작 모드를 서브 샘플링 모드로 설정할 수 있다.
서브 샘플링 모드에서, 일정한 크기의 영역에 포함된 픽셀들 중에 일부의 픽셀들에만 전원이 공급되고, 나머지 픽셀들에 공급되는 전원은 차단될 수 있다. 프로세서(910)는 일정 시간 동안 동적 입력이 없는 상황에서 서브 샘플링 모드를 통해 이벤트 기반 센서(920)의 소모 전력을 감소시킬 수 있다. 서브 샘플링 모드에서 미리 정해진 시간 구간(T2) 동안 미리 정해진 임계치(TH2)를 초과하는 수의 이벤트 신호가 수신되는 경우, 이벤트 기반 센서(920)의 동작 모드는 서브 샘플링 모드에서 전체 활성 모드로 전환될 수 있다.
관심 영역 모드는 관심 영역에 포함된 픽셀들에 전원을 공급하는 동작 모드이다. 일 실시예에 따르면, 미리 정해진 시간 구간(T3) 동안 픽셀 어레이의 일부 영역(A1)에서만 동적 입력이 감지되는 경우, 프로세서(910)는 이벤트 기반 센서(920)의 동작 모드를 관심 영역 모드로 설정할 수 있다. 시간 구간(T3) 동안 수신되는 이벤트 신호가 일부 영역(A1)에 제한되는 경우 또는 사용자 인터페이스 등에 의해 입력 영역이 일부 영역(A1)으로 제한되는 경우, 프로세서(910)는 이벤트 기반 센서(920)의 동작 모드를 관심 영역 모드로 설정할 수 있다. 관심 영역 모드에서 일부 영역(A1)은 관심 영역으로 설정될 수 있다.
관심 영역 모드에서, 관심 영역에 포함된 픽셀들에만 전원이 공급되고, 나머지 픽셀들에 공급되는 전원은 차단될 수 있다. 프로세서(910)는 제3 제어 신호(CTRL3)를 통해 전원이 공급될 픽셀들 및 전원이 차단될 픽셀들을 지시할 수 있다. 프로세서(910)는 일부 영역(A1)에서 동적 입력이 발생하는 상황에서 관심 영역 모드를 통해 이벤트 기반 센서(920)의 소모 전력을 감소시킬 수 있다. 이벤트 기반 센서(920)의 동작 모드가 관심 영역 모드로 설정된 이후에 미리 정해진 시간(T4)이 경과하거나, 혹은 사용자 인터페이스에 의한 제한이 해제된 경우, 이벤트 기반 센서(920)의 동작 모드는 관심 영역 모드에서 전체 활성 모드로 전환될 수 있다.
영역 차단 모드는 차단 영역에 포함된 픽셀들로부터 전원을 차단하는 동작 모드이다. 일 실시예에 따르면, 픽셀 어레이의 일부 영역(A2)에서 무의미한 이벤트에 의한 이벤트 신호가 발생하는 것으로 판단되는 경우, 프로세서(910)는 이벤트 기반 센서(920)의 동작 모드를 영역 차단 모드로 설정할 수 있다. 무의미한 이벤트는 디스플레이 화면, 바람에 흔들리는 나무, 눈, 비 및 태양 등과 같은 플리커링 객체(flickering object)에 의한 동적 입력을 포함할 수 있다. 프로세서(910)는 일부 영역(A2)에 관한 누적 이벤트 수에 기초하여 이벤트 기반 센서(920)의 동작 모드를 영역 차단 모드로 설정할 수 있다. 영역 차단 모드에서 일부 영역(A2)은 차단 영역으로 설정될 수 있다.
영역 차단 모드에서, 차단 영역에 포함된 픽셀들에 공급되는 전원은 차단되고, 나머지 픽셀들에만 전원이 공급될 수 있다. 프로세서(910)는 제3 제어 신호(CTRL3)를 통해 전원이 공급될 픽셀들 및 전원이 차단될 픽셀들을 지시할 수 있다. 프로세서(910)는 일부 영역(A2)에서 플리커링 객체에 의한 동적 입력이 발생하는 상황에서 영역 차단 모드를 통해 이벤트 기반 센서(920)의 소모 전력을 감소시킬 수 있다. 이벤트 기반 센서(920)의 동작 모드가 영역 차단 모드로 설정된 이후에 미리 정해진 시간(T4)이 경과한 경우, 이벤트 기반 센서(920)의 동작 모드는 영역 차단 모드에서 전체 활성 모드로 전환될 수 있다.
영역 모니터링 모드는 모니터링 영역의 해상도를 낮추기 위한 동작 모드이다. 일 실시예에 따르면, 픽셀 어레이의 일부 영역(A3)에서 미리 정해진 시간 구간(T5) 동안 동적 입력이 감지되지 않거나, 혹은 일부 영역(A3)에서 무의미한 이벤트에 의한 이벤트 신호가 발생하는 것으로 판단되는 경우, 프로세서(910)는 이벤트 기반 센서(920)의 동작 모드를 영역 모니터링 모드로 설정할 수 있다. 무의미한 이벤트는 플리커링 객체에 의한 동적 입력을 포함할 수 있다. 시간 구간(T5) 동안 일부 영역(A3)의 픽셀들에서 출력되는 이벤트 신호의 수가 미리 정해진 임계치(TH3) 미만이거나, 혹은 일부 영역(A3)에 관한 누적 이벤트 수가 미리 정해진 임계치(TH4)를 초과하는 경우, 프로세서(910)는 이벤트 기반 센서(920)의 동작 모드를 영역 모니터링 모드로 설정할 수 있다. 영역 모니터링 모드에서 일부 영역(A3)은 모니터링 영역으로 설정될 수 있다.
영역 모니터링 모드에서, 모니터링 영역에 포함된 픽셀들 중 일부 픽셀들에만 전원이 공급되고, 나머지 픽셀들에 공급되는 전원은 차단될 수 있다. 프로세서(910)는 제3 제어 신호(CTRL3)를 통해 전원이 공급될 픽셀들 및 전원이 차단될 픽셀들을 지시할 수 있다. 프로세서(910)는 일부 영역(A3)에서 일정 시간 동안(T6) 동적 입력이 없거나, 혹은 일부 영역(A3)에서 플리커링 객체에 의한 동적 입력이 발생하는 상황에서 영역 모니터링 모드를 통해 이벤트 기반 센서(920)의 소모 전력을 감소시킬 수 있다. 모니터링 영역에서 미리 정해진 임계치(TH5)를 초과하는 수의 이벤트 신호가 수신되거나, 혹은 이벤트 기반 센서(920)의 동작 모드가 영역 모니터링 모드로 설정된 이후에 미리 정해진 시간(T7)이 경과한 경우, 이벤트 기반 센서(920)의 동작 모드는 영역 모니터링 모드에서 전체 활성 모드로 전환될 수 있다.
랜덤 액세스 모드는 랜덤 엑세스를 통하여 픽셀 단위의 센싱을 수행하거나 차단하는 동작 모드이다. 랜덤 액세스 모드에서 픽셀 어레이의 특정 픽셀들에 전원을 공급하거나, 특정 픽셀들의 전원을 차단될 수 있다. 일 실시예에 따르면, 픽셀 어레이의 픽셀(P1)이 과열되거나, 픽셀(P1)에서 오동작이 감지되거나, 픽셀(P1)이 죽은(dead) 것으로 판단된 경우, 프로세서(910)는 이벤트 기반 센서(920)의 동작 모드를 랜덤 액세스 모드로 설정할 수 있다. 프로세서(910)는 픽셀(P1)의 온도, 혹은 픽셀(P1)로부터 이벤트 신호가 정상적으로 수신되지 않는 것에 따라 이벤트 기반 센서(920)의 동작 모드를 랜덤 액세스 모드로 설정할 수 있다. 랜덤 액세스 모드에서, 픽셀(P1)에 공급되는 전원은 차단되고, 나머지 픽셀들에만 전원이 공급될 수 있다. 프로세서(910)는 제3 제어 신호(CTRL3)를 통해 전원이 공급될 픽셀들 및 전원이 차단될 픽셀들을 지시할 수 있다.
랜덤 액세스 모드에서 전원의 차단은 일부 픽셀들에 개별적으로 수행되므로, 랜덤 액세스 모드는 나머지 모드들과 병렬적으로 적용될 수 있다. 프로세서(910)는 픽셀 어레이의 일부 픽셀들에 문제가 있는 상황에서 랜덤 액세스 모드를 통해 이벤트 기반 센서(920)의 소모 전력을 감소시키고, 해당 픽셀들에 의한 오동작을 방지할 수 있다. 과열된 픽셀의 온도가 정상적으로 낮아지는 경우, 프로세서(910)는 해당 픽셀에 전원을 공급하도록 제3 제어 신호(CTRL3)를 출력할 수 있다.
도 2를 참조하면, 제3 제어 신호(CTRL3)는 구동이 요구되는 픽셀들을 지시할 수 있다. 예를 들어, 제3 제어 신호(CTRL3)는 열 제어 신호(EN_X[j]) 및 행 제어 신호(EN_Y[i])의 디지털 값을 포함할 수 있다. 컨트롤 블록(210)은 제3 제어 신호(CTRL3)에 기초하여 제어 라인에 디지털 하이 또는 디지털 로우를 출력할 수 있다. 프로세서는 컨트롤 블록(210)에 제3 제어 신호(CTRL3)를 병렬 또는 직렬로 전송할 수 있다. 제3 제어 신호(CTRL3)가 직렬로 전송된 경우, 컨트롤 블록(210)은 쉬프트 연산을 통해 제3 제어 신호(CTRL3)를 로드할 수 있다. 이 경우, 컨트롤 블록(210)은 쉬프트 연산을 위한 쉬프트 레지스터를 포함할 수 있다.
도 10은 일 실시예에 따른 서브 샘플링 모드의 픽셀 어레이를 도시한 도면이다. 도 10을 참조하면, 픽셀 어레이(1000) 및 영역(1005)이 도시되어 있다. 픽셀 어레이(1000)의 픽셀들에 포함된 전원 제어 회로는 AND 게이트와 스위치를 포함하거나, 트랜지스터들을 포함할 수 있다. 상술된 것처럼, 픽셀 어레이(1000)는 서브 샘플링 모드에서 해상도를 낮출 수 있다. 도 10은 픽셀 어레이(1000)의 해상도를 최대 해상도의 1/4로 낮춘 예시를 나타낸다. 컨트롤 블록은 제3 제어 신호(CTRL3)에 기초하여 도 10에 도시된 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)를 출력할 수 있다. 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)의 1은 디지털 하이에 대응하고, 0은 디지털 로우에 대응한다. 도 10에서 음영 처리되지 않은 픽셀은 전원을 공급 받는 픽셀을 나타내고, 음영 처리된 픽셀은 전원이 차단된 픽셀을 나타낸다. 이는 아래에서 설명되는 다른 도면의 행 제어 신호(EN_Y), 열 제어 신호(EN_X) 및 픽셀들에도 동일하게 적용될 수 있다. 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)에 따라 영역(1005)에 포함된 네 개의 픽셀들 중에 하나의 픽셀에만 전원이 공급되는 것을 확인할 수 있다.
도 11은 일 실시예에 따른 관심 영역 모드의 픽셀 어레이를 도시한 도면이다. 도 11을 참조하면, 픽셀 어레이(1100) 및 영역(1105)이 도시되어 있다. 영역(1105)은 관심 영역을 나타낸다. 픽셀 어레이(1100)의 픽셀들에 포함된 전원 제어 회로는 AND 게이트와 스위치를 포함하거나, 트랜지스터들을 포함할 수 있다. 상술된 것처럼, 픽셀 어레이(1100)는 관심 영역 모드에서 영역(1105)에 포함된 픽셀들에만 전원을 공급할 수 있다. 컨트롤 블록은 제3 제어 신호(CTRL3)에 기초하여 도 11에 도시된 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)를 출력할 수 있다. 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)에 따라 영역(1105)에 포함된 픽셀들에만 전원이 공급되고, 나머지 픽셀들에는 전원이 차단되는 것을 확인할 수 있다.
도 12는 일 실시예에 따른 영역 차단 모드의 픽셀 어레이를 도시한 도면이다. 도 12를 참조하면, 픽셀 어레이(1200) 및 영역(1205)이 도시되어 있다. 영역(1205)은 차단 영역을 나타낸다. 픽셀 어레이(1200)의 픽셀들에 포함된 전원 제어 회로는 OR 게이트와 스위치를 포함할 수 있다. 상술된 것처럼, 픽셀 어레이(1200)는 영역 차단 모드에서 영역(1205)에 포함된 픽셀들에 공급되는 전원을 차단할 수 있다. 컨트롤 블록은 제3 제어 신호(CTRL3)에 기초하여 도 12에 도시된 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)를 출력할 수 있다. 행 제어 신호(EN_Y) 및 열 제어 신호(EN_X)에 따라 영역(1205)에 포함된 픽셀들에 공급되는 전원이 차단되고, 나머지 픽셀들에는 전원이 공급되는 것을 확인할 수 있다.
도 13은 일 실시예에 따른 영역 모니터링 모드의 픽셀 어레이를 도시한 도면이다. 도 13을 참조하면, 픽셀 어레이(1300) 및 영역들(1305, 1310)이 도시되어 있다. 영역(1305)은 모니터링 영역을 나타낸다. 픽셀 어레이(1300)의 픽셀들에 포함된 전원 제어 회로는 전원 제어 회로는 복수의 게이트들과 스위치를 포함할 수 있다. 상기 전원 제어 회로는 도 14를 통해 추후 설명한다. 상술된 것처럼, 픽셀 어레이(1300)는 영역 모니터링 모드에서 영역(1305)의 해상도를 낮출 수 있다. 도 13은 영역(1305)의 해상도를 최대 해상도의 1/4로 낮춘 예시를 나타낸다. 컨트롤 블록은 제3 제어 신호(CTRL3)에 기초하여 도 12에 도시된 열 제어 신호들(EN_Y1, EN_Y2) 및 행 제어 신호들(EN_X1, EN_X2)를 출력할 수 있다. 열 제어 신호들(EN_Y1, EN_Y2) 및 행 제어 신호들(EN_X1, EN_X2)에 따라 영역(1305)에 포함된 네 개의 픽셀들 중에 하나의 픽셀에만 전원이 공급되고, 나머지 픽셀들에 공급되는 전원은 차단되는 것을 확인할 수 있다.
도 14는 일 실시예에 따른 복수의 논리 게이트들을 포함하는 전원 제어 회로를 나타낸 도면이다. 도 14를 참조하면, 픽셀(1400)은 전원 제어 회로(1410) 및 픽셀 회로(1420)를 포함한다.
전원 제어 회로(1410)는 논리 게이트 회로 및 스위치(1411)를 포함한다. 논리 게이트 회로는 논리 게이트들(1416, 1417, 1418)을 포함한다. 논리 게이트(1416)에는 행 제어 신호(EN_Y1) 및 열 제어 신호(EN_X1)가 제공되고, 논리 게이트(1417)에는 행 제어 신호(EN_Y2) 및 열 제어 신호(EN_X2)가 제공된다. 논리 게이트(1418)에는 논리 게이트들(1416, 1417)의 출력 신호가 제공된다. 논리 게이트(1418)는 논리 게이트들(1416, 1417)의 출력 신호에 기초하여 제2 제어 신호(CTRL2)를 출력한다.
스위치(1411)는 제2 제어 신호(CTRL2)에 기초하여 전원 소자(1430)와 픽셀 회로(1420) 사이의 연결을 단락 또는 개방할 수 있다. 예를 들어, 스위치(1411)는 디지털 하이에 해당하는 제2 제어 신호(CTRL2)에 기초하여 전원 소자(1430)와 픽셀 회로(1420) 사이의 연결을 단락할 수 있고, 디지털 로우에 해당하는 제2 제어 신호(CTRL2)에 기초하여 전원 소자(1430)와 픽셀 회로(1420) 사이의 연결을 개방할 수 있다. 스위치(1411)의 동작에 따라, 전원 소자(1430)의 전원이 픽셀 회로(1420)에 공급되거나 차단될 수 있다. 열 제어 신호들(EN_Y1, EN_Y2) 및 행 제어 신호들(EN_X1, EN_X2)에 따른 전원 공급 예시는 도 13에 도시되어 있다.
도 15는 일 실시예에 따른 랜덤 액세스 모드의 픽셀 어레이를 도시한 도면이다. 도 15를 참조하면, 픽셀 어레이(1500) 내 핫(hot) 픽셀(H) 및 데드(dead) 픽셀(D)이 도시되어 있다. 픽셀 어레이(1500)의 픽셀들에 포함된 전원 제어 회로는 메모리 셀을 포함할 수 있다. 상술된 것처럼, 컨트롤 블록은 랜덤 액세스 모드에서 일부 픽셀들(H, D)의 메모리 셀에 디지털 로우를 저장함으로써, 일부 픽셀들(H, D)에 공급되는 전원을 차단할 수 있다.
도 16은 일 실시예에 따른 픽셀 별 전원 제어 회로의 구조가 상이한 픽셀 어레이를 도시한 도면이다. 도 16을 참조하면, 픽셀 어레이(1600) 및 영역들(1605, 1610)이 도시되어 있다. 영역(1605)는 모니터링 영역을 나타내고, 도 13에서 설명한 것과 같이 픽셀 어레이(1600)는 영역 모니터링 모드에서 영역(1605)의 해상도를 낮출 수 있다. 다만, 도 13의 실시예에서는 각 픽셀들의 전원 제어 회로의 구조가 동일하면서 복수의 제어 신호를 이용한 반면, 도 16의 실시예에서는 단일 제어 신호를 이용하면서 픽셀 별 전원 제어 회로의 구조가 상이할 수 있다.
예를 들어, 모니터링 영역(1605) 내 픽셀들 중 1/4 샘플링을 위한 영역(1610)에 해당하는 픽셀들은 도 5와 같이 메모리 셀을 포함하는 구조의 전원 제어 회로를 포함할 수 있다. 모니터링 영역(1605) 내 나머지 픽셀들은 도 4의 실시예와 같이 논리 게이트 회로를 포함하는 구조, 혹은 도 6 내지 도 8 중 어느 하나의 실시예와 같이 트랜지스터들을 포함하는 구조의 전원 제어 회로를 포함할 수 있다. 이 경우, 픽셀 어레이(1600)를 영역 모니터링 모드로 동작시키기 위하여 단일 제어 신호(EN_X 및 EN_Y)만 이용될 수 있다.
전술한 예시 이외에도, 픽셀 어레이(1600)에 포함된 픽셀 별 전원 제어 회로의 구조는 다양하게 변형될 수 있다. 이로 인하여, 픽셀 어레이(1600)의 다양한 동작 모드들이 구현될 수 있다.
이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(Arithmetic Logic Unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(Field Programmable Gate Array), PLU(Programmable Logic Unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

Claims (22)

  1. 동적 입력에 반응하여 활성화 신호를 출력하는 복수의 픽셀들을 포함하는 픽셀 어레이; 및
    상기 복수의 픽셀들 중 적어도 일부의 픽셀들에 전원을 공급 또는 차단하기 위한 제어 신호를 출력하는 컨트롤 블록
    을 포함하는, 이벤트 기반 센서.
  2. 제1항에 있어서,
    상기 복수의 픽셀들 각각은
    상기 활성화 신호를 출력하는 픽셀 회로; 및
    상기 제어 신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 전원 제어 회로
    를 포함하는, 이벤트 기반 센서.
  3. 제2항에 있어서,
    상기 전원 제어 회로는
    상기 제어 신호에 기초하여 동작하는 논리 게이트 회로; 및
    상기 제어 신호에 기초하여 동작하는 메모리 셀
    중 적어도 하나를 포함하는, 이벤트 기반 센서.
  4. 제3항에 있어서,
    상기 논리 게이트 회로는
    상기 제어 신호에 기초한 논리 연산의 결과에 대응하는 상기 출력 신호를 출력하는, 이벤트 기반 센서.
  5. 제3항에 있어서,
    상기 메모리 셀은
    상기 제어 신호에 기초하여 저장된 데이터에 대응하는 상기 출력 신호를 출력하는, 이벤트 기반 센서.
  6. 제4항에 있어서,
    상기 메모리 셀은
    상기 제어 신호가 지시하는 주소가 상기 메모리 셀의 주소에 대응하는 것에 응답하여 상기 데이터를 저장하는, 이벤트 기반 센서.
  7. 제2항에 있어서,
    상기 전원 제어 회로는
    상기 제어 신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 적어도 하나의 트랜지스터를 포함하는, 이벤트 기반 센서.
  8. 제7항에 있어서,
    상기 복수의 픽셀들 각각은
    상기 적어도 하나의 트랜지스터의 드레인이 플로팅(floating)되는 것을 방지하는 적어도 하나의 풀 다운(pull down) 트랜지스터를 더 포함하는, 이벤트 기반 센서.
  9. 제7항에 있어서,
    상기 픽셀 어레이는
    상기 복수의 픽셀들에 포함된 복수의 트랜지스터들의 드레인이 플로팅되는 것을 방지하는 적어도 하나의 공통 풀 다운 트랜지스터를 더 포함하는, 이벤트 기반 센서.
  10. 제7항에 있어서,
    상기 제어 신호는
    상기 픽셀 어레이의 행을 제어하는 행 제어 신호 및 상기 픽셀 어레이의 열을 제어하는 열 제어 신호를 포함하고,
    상기 적어도 하나의 트랜지스터는
    상기 열 제어신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 제1 트랜지스터 및 상기 행 제어신호에 기초하여 상기 픽셀 회로에 상기 전원을 공급 또는 차단하는 제2 트랜지스터를 포함하는, 이벤트 기반 센서.
  11. 제10항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 서로 직렬로 연결되는,
    이벤트 기반 센서.
  12. 제10항에 있어서,
    상기 복수의 픽셀들 각각은
    상기 열 제어신호에 기초하여 상기 제1 트랜지스터의 드레인이 플로팅되는 것을 방지하는 제1 풀 다운 트랜지스터; 및
    상기 행 제어신호에 기초하여 상기 제2 트랜지스터의 드레인이 플로팅되는 것을 방지하는 제2 풀 다운 트랜지스터
    를 더 포함하는, 이벤트 기반 센서.
  13. 제2항에 있어서,
    상기 전원 제어 회로는
    상기 전원을 공급하는 전원 소자와 상기 픽셀 회로 사이에 위치하고, 상기 제어 신호에 기초하여 상기 전원 소자와 상기 픽셀 회로 사이의 연결을 단락 또는 개방하는, 이벤트 기반 센서.
  14. 제2항에 있어서,
    상기 전원 제어 회로는
    상기 픽셀 회로와 접지(groud) 사이에 위치하고, 상기 제어 신호에 기초하여 상기 픽셀 회로와 상기 접지 사이의 연결을 단락 또는 개방하는, 이벤트 기반 센서.
  15. 제1항에 있어서,
    상기 컨트롤 블록은
    상기 픽셀 어레이의 행을 제어하는 행 제어 신호를 출력하는 로(row) 컨트롤 블록; 및
    상기 픽셀 어레이의 열을 제어하는 열 제어 신호를 출력하는 컬럼(column) 컨트롤 블록
    을 포함하는, 이벤트 기반 센서.
  16. 제1항에 있어서,
    상기 컨트롤 블록은 이벤트 기반 센서의 동작 모드에 따라 상기 제어 신호를 출력하는, 이벤트 기반 센서.
  17. 제16항에 있어서,
    상기 동작 모드가 서브 샘플링 모드인 경우, 상기 컨트롤 블록은 상기 픽셀 어레이에 포함된 픽셀들 중에 서브 샘플링 영역에 포함된 일부 픽셀들에 상기 전원이 공급되도록, 상기 제어 신호를 출력하는, 이벤트 기반 센서.
  18. 제16항에 있어서,
    상기 동작 모드가 관심 영역 모드인 경우, 상기 컨트롤 블록은 관심 영역에 포함된 픽셀들에 상기 전원이 공급되도록, 상기 제어 신호를 출력하는, 이벤트 기반 센서.
  19. 제16항에 있어서,
    상기 동작 모드가 차단 영역 모드인 경우, 상기 컨트롤 블록은 차단 영역에 포함된 픽셀들에 상기 전원이 차단되도록, 상기 제어 신호를 출력하는, 이벤트 기반 센서.
  20. 제16항에 있어서,
    상기 동작 모드가 영역 모니터링 모드인 경우, 상기 컨트롤 블록은 모니터링 영역에 포함된 픽셀들 중에 일부 픽셀들에 상기 전원이 공급되도록, 상기 제어 신호를 출력하는, 이벤트 기반 센서.
  21. 제16항에 있어서,
    상기 동작 모드가 랜덤 액세스 모드인 경우, 상기 컨트롤 블록은 랜덤 액세스 되는 적어도 하나의 픽셀에 상기 전원이 공급 또는 차단되도록, 상기 제어 신호를 출력하는, 이벤트 기반 센서.
  22. 제1항에 있어서,
    상기 복수의 픽셀들 중 일부는 제1 구조의 전원 제어 회로를 포함하고, 나머지 픽셀들 중 적어도 일부는 제2 구조의 전원 제어 회로를 포함하는, 이벤트 기반 센서.
KR1020160154951A 2016-11-21 2016-11-21 전원 제어 회로를 포함하는 이벤트 기반 센서 KR20180056962A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160154951A KR20180056962A (ko) 2016-11-21 2016-11-21 전원 제어 회로를 포함하는 이벤트 기반 센서
US15/622,228 US20180143701A1 (en) 2016-11-21 2017-06-14 Event-based sensor comprising power control circuit
EP17179983.6A EP3324613A1 (en) 2016-11-21 2017-07-06 Event-based sensor comprising power control circuit
JP2017174091A JP7149694B2 (ja) 2016-11-21 2017-09-11 電源制御回路を含むイベントベースセンサーを含んだセンシング装置
CN201711097502.0A CN108089697B (zh) 2016-11-21 2017-11-09 包括电力控制电路的基于事件的传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160154951A KR20180056962A (ko) 2016-11-21 2016-11-21 전원 제어 회로를 포함하는 이벤트 기반 센서

Publications (1)

Publication Number Publication Date
KR20180056962A true KR20180056962A (ko) 2018-05-30

Family

ID=59298310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160154951A KR20180056962A (ko) 2016-11-21 2016-11-21 전원 제어 회로를 포함하는 이벤트 기반 센서

Country Status (5)

Country Link
US (1) US20180143701A1 (ko)
EP (1) EP3324613A1 (ko)
JP (1) JP7149694B2 (ko)
KR (1) KR20180056962A (ko)
CN (1) CN108089697B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002247B2 (en) 2019-06-26 2024-06-04 Samsung Electronics Co., Ltd. Vision sensors, image processing devices including the vision sensors, and operating methods of the vision sensors

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10466779B1 (en) * 2017-07-24 2019-11-05 Facebook Technologies, Llc Event camera for eye tracking
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US12034015B2 (en) 2018-05-25 2024-07-09 Meta Platforms Technologies, Llc Programmable pixel array
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
US11888002B2 (en) 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
EP3702805A1 (en) * 2019-02-28 2020-09-02 STMicroelectronics (Research & Development) Limited Photodiode array sensor with disabling of defective pixels
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
CN113632453A (zh) * 2019-03-27 2021-11-09 苹果公司 具有多个功率状态的传感器架构的硬件实现方式
KR102594526B1 (ko) 2019-03-27 2023-10-25 애플 인크. 피드백 루프 및 다수의 전력 상태들을 갖는 센서 시스템 아키텍처
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
WO2021019939A1 (ja) * 2019-07-26 2021-02-04 ソニーセミコンダクタソリューションズ株式会社 受光装置及び受光装置の制御方法、並びに、測距装置
US12108141B2 (en) 2019-08-05 2024-10-01 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
CN110763213A (zh) * 2019-11-13 2020-02-07 刘洁 可移动式外科病房验收平台
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11825228B2 (en) * 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US12075175B1 (en) 2020-09-08 2024-08-27 Meta Platforms Technologies, Llc Programmable smart sensor with adaptive readout
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US11935575B1 (en) 2020-12-23 2024-03-19 Meta Platforms Technologies, Llc Heterogeneous memory system
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
KR20220156327A (ko) 2021-05-18 2022-11-25 삼성전자주식회사 비전 센서 및 이의 동작 방법
EP4374579A1 (en) * 2021-07-21 2024-05-29 Sony Semiconductor Solutions Corporation Sensor device and method for operating a sensor device
CN114173069A (zh) * 2021-11-23 2022-03-11 深圳锐视智芯科技有限公司 一种带数字像素存储的差量图像传感器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996036960A1 (en) * 1995-05-19 1996-11-21 Intelligent Devices, L.L.C. Non-contact user interface for data processing system
CA2351025A1 (en) * 2001-06-19 2002-12-19 Symagery Microsystems Inc. Method and apparatus for controlling power consumption in an active pixel sensor array
JP2006050337A (ja) * 2004-08-05 2006-02-16 Sony Corp 撮像装置、撮像方法および撮像制御プログラム
JP4668095B2 (ja) * 2006-03-08 2011-04-13 シャープ株式会社 記録装置
US7791657B2 (en) * 2007-03-07 2010-09-07 Teledyne Licensing, Llc Dynamic range enhancement scheme for imagers
JP2009100283A (ja) * 2007-10-17 2009-05-07 Canon Inc 撮像装置及び撮像装置の制御方法
US7655966B2 (en) * 2008-03-19 2010-02-02 International Business Machines Corporation High efficiency CMOS image sensor pixel employing dynamic voltage supply
KR101588459B1 (ko) * 2009-08-20 2016-01-25 주식회사 동부하이텍 이미지 센서 및 그 구동 방법
JP2012147089A (ja) * 2011-01-07 2012-08-02 Nikon Corp 撮像装置
US8462250B2 (en) * 2011-01-25 2013-06-11 Aptina Imaging Corporation Imager pixel architecture with enhanced column discharge and method of operation
TWI463361B (zh) * 2011-07-13 2014-12-01 Compal Electronics Inc 觸控面板之局部控制方法與系統
JP2013046232A (ja) 2011-08-24 2013-03-04 Nippon Hoso Kyokai <Nhk> 固体撮像装置
WO2013070942A1 (en) * 2011-11-08 2013-05-16 Rambus Inc. Image sensor sampled at non-uniform intervals
US9036065B1 (en) * 2012-08-16 2015-05-19 Rambus Inc. Shared-counter image sensor
CN103674239B (zh) * 2012-09-05 2015-07-08 原相科技股份有限公司 环境光侦测装置与方法
US9936132B2 (en) * 2012-10-26 2018-04-03 The Regents Of The University Of Michigan CMOS image sensors with feature extraction
KR102009165B1 (ko) * 2013-01-24 2019-10-21 삼성전자 주식회사 이미지 센서, 멀티 칩 패키지, 및 전자 장치
US9979904B2 (en) * 2013-01-25 2018-05-22 Innovaciones Microelectrónicas S.L. (Anafocus) Advanced region of interest function for image sensors
KR102127381B1 (ko) * 2013-03-29 2020-06-26 엘지전자 주식회사 전자 종이 디스플레이 패널을 이용하는 모바일 디바이스 및 제어 방법
SE537579C2 (sv) * 2013-04-11 2015-06-30 Crunchfish Ab Bärbar enhet nyttjandes en passiv sensor för initiering av beröringsfri geststyrning
WO2014174498A1 (en) * 2013-04-26 2014-10-30 Ecole Polytechnique Federale De Lausanne (Epfl) A novel cmos image sensor with event/change detection and reduced data redundancy
KR102081087B1 (ko) * 2013-06-17 2020-02-25 삼성전자주식회사 동기적 영상과 비동기적 영상을 위한 영상 정합 장치 및 이미지 센서
US20160011654A1 (en) 2014-07-14 2016-01-14 Samsung Electronics Co., Ltd. Interfacing apparatus and user input processing method
JP6356552B2 (ja) * 2014-09-16 2018-07-11 東芝メモリ株式会社 情報処理装置
CN105607782B (zh) * 2016-03-23 2019-02-22 京东方科技集团股份有限公司 一种显示方法及显示设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002247B2 (en) 2019-06-26 2024-06-04 Samsung Electronics Co., Ltd. Vision sensors, image processing devices including the vision sensors, and operating methods of the vision sensors

Also Published As

Publication number Publication date
JP2018085099A (ja) 2018-05-31
CN108089697B (zh) 2023-05-09
JP7149694B2 (ja) 2022-10-07
EP3324613A1 (en) 2018-05-23
CN108089697A (zh) 2018-05-29
US20180143701A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
KR20180056962A (ko) 전원 제어 회로를 포함하는 이벤트 기반 센서
KR102612194B1 (ko) 이벤트 기반 센서 및 이벤트 기반 센싱 방법
KR102402678B1 (ko) 이벤트 기반 센서 및 프로세서의 동작 방법
US20160370838A1 (en) On-chip sensor hub, and mobile device and multi-sensor management method therefor
US8456223B2 (en) Integrated circuit with power gating
US20080016383A1 (en) Semiconductor device
JP2010519612A (ja) 選択的なバックバイアスを使用する動的リーク制御回路
TW201447898A (zh) 記憶體裝置以及在此種記憶體裝置中控制漏電流的方法
KR20090087956A (ko) 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및／또는 출력 구성 및 데이터 상태의 유지
CN105074612A (zh) 通过对空闲部件断电来在显示管道中节省电力的方法和设备
CN107438878A (zh) 机会性地变化显示亮度
US9083342B2 (en) Circuit and method for power management
JP4461242B2 (ja) 再構成可能集積回路
JP5333219B2 (ja) 半導体集積回路
CN107092455A (zh) 多显示屏电子设备的控制方法及装置
US20210295906A1 (en) Storage Unit and Static Random Access Memory
JP6027817B2 (ja) 半導体装置とその電源制御方法
Liu et al. Direct servo control from in-sensor cnn inference with a pixel processor array
US20080074519A1 (en) Row driver circuitry for imaging devices and related method of operation
CN109684722B (zh) 一种针对防止芯片系统上电过程漏电的设计电路
KR102297007B1 (ko) 모니터 대기 전력 및 소비 전력 저감 방법 및 이러한 방법을 수행하는 모니터
US20170243619A1 (en) Dual mode operation having power saving and active modes in a stacked circuit topology with logic preservation
CN114095673A (zh) 一种图像输出方法、装置及计算机可读存储介质
US20130155782A1 (en) Random access memory and refresh controller thereof
US9329668B2 (en) Apparatus and method for selectively disabling one or more analog circuits of a processor during a low power state of the processor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal