JP7149694B2 - 電源制御回路を含むイベントベースセンサーを含んだセンシング装置 - Google Patents

Description

本発明は、電源制御回路を含むイベントベースセンサーに関するものである。

人間とコンピュータの間の相互作用（Ｈｕｍａｎ－ｃｏｍｐｕｔｅｒ ｉｎｔｅｒａｃｔｉｏｎ、ＨＣＩ）は、ユーザインタフェースによって発現して作動する。ユーザーの入力を認識する様々なユーザインターフェースは、人間とコンピュータの間の自然な相互作用を提供することができる。ユーザーの入力を認識ために様々なセンサーが用いられることができる。自然な相互作用を提供するためには、ユーザーの入力に対する応答速度が速いセンサーが必要となる。また、様々なモバイル機器の場合は、ユーザインタフェースによる様々なスマート機能を行う一方で電力を少なく消費する必要がある。これにより、電力消費は低いが応答速度は速く、センシング目的に応じて信頼性が高いセンサーが要求される。

本発明の一実施形態によると、イベントベースセンサーは動的入力に反応して活性化信号を出力する複数のピクセルを含むピクセルアレイと、上記複数のピクセルのうち少なくとも一部のピクセルに電源を供給または遮断するための制御信号を出力するコントロールブロックと、を含む。上記複数のピクセルのそれぞれは、上記活性化信号を出力するピクセル回路と、上記制御信号に基づいて上記ピクセル回路に電源を供給または遮断する電源制御回路と、を含むことができる。

上記電源制御回路は、上記制御信号に基づいて動作する論理ゲート回路と、上記制御信号に基づいて動作するメモリセルと、のうち少なくとも一つを含むことができる。

上記論理ゲート回路は、上記制御信号に基づいた論理演算の結果に対応する上記出力信号を出力することができる。上記メモリセルは、上記制御信号に基づいて保存されたデータに対応する上記出力信号を出力することができる。上記メモリセルは、上記制御信号が指示するアドレスが上記メモリセルのアドレスに対応することに応えて上記データを保存することができる。

上記電源制御回路は、上記制御信号に基づいて上記ピクセル回路に上記電源を供給または遮断する少なくとも一つのトランジスタを含むことができる。

上記複数のピクセルのそれぞれは、上記少なくとも一つのトランジスタのドレインがフローティング（ｆｌｏａｔｉｎｇ）されることを防止する少なくとも一つのプルダウン（ｐｕｌｌ ｄｏｗｎ）トランジスタをさらに含むことができる。上記ピクセルアレイは、上記複数のピクセルに含まれる複数のトランジスタのドレインがフローティングされることを防止する少なくとも一つのコモンプルダウントランジスタをさらに含むことができる。

上記制御信号は、上記ピクセルアレイの行を制御する行制御信号と、上記ピクセルアレイの列を制御する列制御信号と、を含むことができ、上記少なくとも一つのトランジスタは、上記列制御信号に基づいて上記ピクセル回路に上記電源を供給または遮断する第１トランジスタと、上記行制御信号に基づいて上記ピクセル回路に上記電源を供給または遮断する第２トランジスタと、を含むことができる。上記第１トランジスタ及び上記第２トランジスタは互いに直列接続されることができる。

上記複数のピクセルのそれぞれは、上記列制御信号に基づいて上記第１トランジスタのドレインがフローティングされることを防止する第１プルダウントランジスタと、上記行制御信号に基づいて上記第２トランジスタのドレインがフローティングされることを防止する第２プルダウントランジスタと、をさらに含むことができる。

上記電源制御回路は、上記電源を供給する電源素子と上記ピクセル回路の間に位置し、上記制御信号に基づいて上記電源素子と上記ピクセル回路の間の接続を短絡または開放することができる。電源制御回路は、上記ピクセル回路と接地（ｇｒｏｕｎｄ）の間に位置し、上記制御信号に基づいて上記ピクセル回路と上記接地の間の接続を短絡または開放することができる。

上記コントロールブロックは、上記ピクセルアレイの行を制御する行制御信号を出力するロー（ｒｏｗ）コントロールブロックと、上記ピクセルアレイの列を制御する列制御信号を出力するコラム（ｃｏｌｕｍｎ）コントロールブロックと、を含むことができる。

上記コントロールブロックは、イベントベースセンサーの動作モードに応じて上記制御信号を出力することができる。

上記動作モードがサブサンプリングモードである場合、上記コントロールブロックは、上記ピクセルアレイに含まれるピクセルのうちサブサンプリング領域に含まれる一部のピクセルに上記電源が供給されるよう、上記制御信号を出力することができる。上記動作モードが関心領域モードである場合、上記コントロールブロックは、関心領域に含まれるピクセルに上記電源が供給されるよう、上記制御信号を出力することができる。上記動作モードが領域遮断モードである場合、上記コントロールブロックは、遮断領域に含まれるピクセルに上記電源が遮断されるよう、上記制御信号を出力することができる。

上記動作モードが領域モニタリングモードである場合、上記コントロールブロックは、モニタリング領域に含まれるピクセルのうち一部のピクセルに上記電源が供給されるよう、上記制御信号を出力することができる。上記動作モードがランダムアクセスモードである場合、上記コントロールブロックは、ランダムアクセスされる少なくとも一つのピクセルに上記電源が供給または遮断されるよう、上記制御信号を出力することができる。

上記複数のピクセルのうち一部は第１構造の電源制御回路を含み、残りのピクセルのうち少なくとも一部は第２構造の電源制御回路を含むことができる。

本発明の他の実施形態によると、イベントベースセンサーのピクセルは、動的入力に反応して活性化信号を出力するピクセル回路と、上記制御信号に基づいて上記ピクセル回路に電源を供給または遮断する電源制御回路と、を含む。上記電源制御回路は、上記制御信号に基づいて動作する論理ゲート回路と、上記制御信号に基づいて動作するメモリセルと、のうち少なくとも一つを含むことができる。

上記論理ゲート回路は、上記制御信号に基づいた論理演算の結果に対応する上記出力信号を出力することができる。上記メモリセルは、上記制御信号に基づいて保存されたデータに対応する上記出力信号を出力することができる。

電源制御回路は、上記制御信号に基づいて上記ピクセル回路に上記電源を供給または遮断する少なくとも一つのトランジスタを含むことができる。上記イベントベースセンサーのピクセルは、上記少なくとも一つのトランジスタのドレインがフローティングされることを防止する少なくとも一つのプルダウン（ｐｕｌｌ ｄｏｗｎ）トランジスタをさらに含むことができる。

上記制御信号は、上記ピクセルを含むピクセルアレイの行を制御する行制御信号と、上記ピクセルアレイの列を制御する列制御信号と、を含むことができ、上記少なくとも一つのトランジスタは、上記列制御信号に基づいて上記ピクセル回路に上記電源を供給または遮断する第１トランジスタと、上記行制御信号に基づいて上記ピクセル回路に上記電源を供給または遮断する第２トランジスタと、を含むことができる。

上記制御信号は、上記イベントベースセンサーの動作モードに基づいて生成されることができる。上記動作モードは、上記イベントベースセンサーの最大センシング解像度よりも低いセンシング解像度でセンシングを行うサブサンプリングモードと、関心領域内でセンシングを行う関心領域モードと、遮断領域内でセンシングを遮断する領域遮断モードと、モニタリング領域内でサブサンプリングを行う領域モニタリングモードと、ランダムアクセスを通じてピクセル単位のセンシングを行うか遮断するランダムアクセスモードと、のうち少なくとも一つを含むことができる。

一実施形態によるセンシング装置を示すブロック図である。 一実施形態によるコントロールブロック及びピクセルアレイを示す図である。 一実施形態によるピクセルアレイのピクセルを示す図である。 一実施形態による論理ゲート回路を含む電源制御回路を示す図である。 一実施形態によるメモリセルを含む電源制御回路を示す図である。 一実施形態によるトランジスタを含む電源制御回路を示す図である。 一実施形態によるプルダウントランジスタを含む電源制御回路を示す図である。 他の実施形態によるプルダウントランジスタを含む電源制御回路を示す図である。 一実施形態による複数の動作モードに基づいたセンシング装置を示すブロック図である。 一実施形態によるサブサンプリングモードのピクセルアレイを示す図である。 一実施形態による関心領域モードのピクセルアレイを示す図である。 一実施形態による領域遮断モードのピクセルアレイを示す図である。 一実施形態による領域モニタリングモードのピクセルアレイを示す図である。 一実施形態による複数の論理ゲートを含む電源制御回路を示す図である。 一実施形態によるランダムアクセスモードのピクセルアレイを示す図である。 一実施形態による電源制御回路の構造がピクセル毎に異なるピクセルアレイを示す図である。

本明細書に開示される特定の構造的説明または機能的説明は単に技術概念による実施形態を説明するための目的として例示されたもので、実施形態は様々な他の形で実施されることができ、本明細書に説明された実施形態に限定されるものではない。

第１または第２などの用語は、様々な構成要素を説明するために用いることができる。かかる用語は一つの構成要素を他の構成要素と区別する目的として理解されるべきである。例えば、第１構成要素は第２構成要素と命名されることができ、類似して第２構成要素は第１構成要素と命名されることができる。

単数の表現は文脈上明確に異なる意味でない限り、複数の表現を含む。また、本明細書において「含む」などの用語は、実施された特徴、数字、段階、動作、構成要素、部分品、またはこれら組み合わせが存在することを指定するもので、一つまたはそれ以上の他の特徴や、数字、段階、動作、構成要素、部分品、またはこれら組み合わせの存在または付加可能性を事前に排除するものではないと理解されるべきである。

異なって定義されない限り、技術的用語または科学的用語を含む、ここに用いられるすべての用語は、当該技術分野において通常の知識を有する者によって理解されるものと同一の意味を有する。一般に用いられる辞書に定義される用語は、関連技術の文脈上意味と同一の意味を有すると解釈されるべきであり、これらが本明細書に明確に定義されない限り、理想的または過度に形式的な意味として解釈されない。

以下、本発明の実施形態を添付の図面を参照して詳細に説明する。各図に提示された同一の参照符号は同一の部材を示す。

図１は一実施形態によるセンシング装置を示すブロック図である。図１を参照すると、イベントベースセンサー１１０は、コントローラ１１１と、ピクセルアレイ１１５と、を含む。イベントベースセンサー１１０は、ニューロモーフィック（ｎｅｕｒｏｍｏｒｐｈｉｃ）センシング法に基づいて動作することができる。より具体的には、ピクセルアレイ１１５に含まれる複数のピクセルのそれぞれは、動的入力に反応して活性化信号を出力する。動的入力は、ピクセルアレイ１１５に入射される光の強さ（ｌｉｇｈｔ ｉｎｔｅｎｓｉｔｙ）の変化を含む。動的入力は、オブジェクトの動き、ピクセルアレイ１１５の動き、オブジェクトに投射される光の変化、及びオブジェクトによって発光される光の変化のうち少なくとも一つによって発生することができる。例えば、ピクセルアレイ１１５は、ユーザーの手の動きによる動的入力を感知することができ、当該動的入力を指し示す活性化信号を出力することができる。この場合、活性化信号は、ユーザーのジェスチャーの認識に用いられることができる。

コントローラ１１１は、信号処理部１１２と、コントロールブロック１１３と、を含む。図１では信号処理部１１２及びコントロールブロック１１３が互いに区分されるように示されているが、信号処理部１１２及びコントロールブロック１１３は単一の構成によっても実現されることができる。信号処理部１１２は、ピクセルアレイ１１５によって出力された活性化信号を受信する。信号処理部１１２は、活性化信号に基づいてイベント信号を出力することができる。イベント信号は、活性化信号を出力したピクセルの位置情報、及び活性化信号が出力された時間情報を含むことができる。位置情報は活性化信号を出力したピクセルのアドレスを含むことができ、時間情報は活性化信号が出力された時間のタイムスタンプを含むことができる。イベントベースセンサー１１０は、非同期的にイベント信号を生成及び出力するため、フレーム毎にすべてのピクセルをスキャンするフレームベースビジョンセンサーに比べて低電力かつ高速に動作することができる。

コントロールブロック１１３は、ピクセルアレイ１１５に含まれるピクセルのうち少なくとも一部のピクセルに電源を供給または遮断するための第１制御信号（ＣＴＲＬ１）を出力する。ピクセルアレイ１１５のピクセルは、光の変化を感知するためのピクセル回路を含むことができる。ピクセル回路は、光の変化を感知するために継続的に電流を消費することができる。コントロールブロック１１３は、第１制御信号（ＣＴＲＬ１）を用いて必要なピクセルに電源を供給するか、または不要なピクセルから電源を遮断することにより、ピクセルアレイ１１５の電力消費を減少させることができる。

イベントベースセンサー１１０は、状況に応じて異なる動作モードで動作することができる。以下で詳細に説明するが、イベントベースセンサー１１０の動作モードは、サブサンプリングモード（ｓｕｂ－ｓａｍｐｌｉｎｇ ｍｏｄｅ）、関心領域モード（ｒｅｇｉｏｎ ｏｆ ｉｎｔｅｒｅｓｔ ｍｏｄｅ）、領域遮断モード（ｒｅｇｉｏｎ ｂｌｏｃｋｉｎｇ ｍｏｄｅ）、領域モニタリングモード（ｒｅｇｉｏｎ ｍｏｎｉｔｏｒｉｎｇ ｍｏｄｅ）、及びランダムアクセスモード（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｏｄｅ）などを含むことができる。サブサンプリングモードは、イベントベースセンサーの最大センシング解像度よりも低いセンシング解像度でセンシングを行うモードであり、関心領域モードは、関心領域内でセンシングを行うモードであり、領域遮断モードは、遮断領域内でセンシングを遮断するモードであり、領域モニタリングモードは、モニタリング領域内でサブサンプリングを行うモードであり、ランダムアクセスモードは、ランダムアクセスを通じてピクセル単位のセンシングを行うか遮断するモードであることができる。

図示していないが、一実施形態によると、イベントベースセンサー１１０の内部または外部のプロセッサは、信号処理部１１２によって出力されたイベント信号に基づいてイベントベースセンサー１１０の動作モードを設定することができる。例えば、予め決められた時間区間の間イベントベースセンサー１１０によって動的入力が感知されない場合、プロセッサは、イベントベースセンサー１１０の動作モードをサブサンプリングモードに設定してピクセルアレイ１１５のセンシング解像度を下げることにより、イベントベースセンサー１１０の消費電力を減少させることができる。

図２は一実施形態によるコントロールブロック及びピクセルアレイを示す図である。図２を参照すると、コントロールブロック２１０は、ローコントロールブロック２１１と、コラムコントロールブロック２１２と、を含む。

第１制御信号（ＣＴＲＬ１）は、ピクセルアレイ２２０の行を制御する行制御信号ＥＮ＿Ｙ［ｉ］と、ピクセルアレイ２２０の列を制御する列制御信号ＥＮ＿Ｘ［ｊ］と、を含む。ローコントロールブロック２１１は、横方向の制御ラインを通じてピクセルアレイ２２０のピクセルに行制御信号ＥＮ＿Ｙ［ｉ］を出力し、コラムコントロールブロック２１２は、縦方向の制御ラインを通じてピクセルアレイ２２０のピクセルに列制御信号ＥＮ＿Ｘ［ｊ］を出力する。ここで、ｉはピクセルの行を示し、ｊはピクセルの列を示す。

ピクセルアレイ２２０は、ｍ×ｎ個のピクセルを含む。コントロールブロック２１０は、ピクセルアレイ２２０のピクセルのうち少なくとも一部のピクセルに電源を供給または遮断するための第１制御信号（ＣＴＲＬ１）を出力する。例えば、コントロールブロック２１０は、ピクセル２２１に電源を供給するためのハイ状態（ｈｉｇｈ ｓｔａｔｅ）のデジタル信号（以下、「デジタルハイ」とする）に該当する行制御信号ＥＮ＿Ｙ［０］及び列制御信号ＥＮ＿Ｘ［０］を出力することができる。上述のとおり、コントロールブロック２１０は、イベントベースセンサーの動作モードに基づいて第１制御信号（ＣＴＲＬ１）を出力する。

ピクセルアレイ２２０のピクセルは、動的入力に反応して活性化信号を出力するピクセル回路を含む。例えば、ピクセル回路は、入射される光の強さの変化が予め決められたしきい値を超えると活性化信号を出力することができる。

ピクセル回路は動的入力を感知するのに電源を消費する。ピクセルアレイ２２０のピクセルは、第１制御信号（ＣＴＲＬ１）に基づいて当該ピクセル回路に電源を供給または遮断することができる。例えば、ピクセル２２１は、デジタルハイに対応する行制御信号ＥＮ＿Ｙ［０］及び列制御信号ＥＮ＿Ｘ［０］を受信することにより、ピクセル２２１のピクセル回路に電源を供給することができる。逆に、ピクセル２２１を除いた残りのピクセルは、ロー状態（ｌｏｗ ｓｔａｔｅ）のデジタル信号（以下、「デジタルロー」とする）に該当する行制御信号ＥＮ＿Ｙ［ｉ］及び列制御信号ＥＮ＿Ｘ［ｊ］を受信することにより、ピクセル回路から電源を遮断することができる。

ピクセルアレイ２２０のピクセルは、ピクセル回路に供給される電源を制御する電源制御回路を含むことができる。電源制御回路は、論理ゲート素子、メモリセル、及びトランジスタのうち少なくとも一つを含むことができる。図２では一つのピクセルに一対の制御ラインが接続されるように示されているが、電源制御回路の構造に応じて、一つのピクセルに二対以上の制御ラインが接続されることもできる。例えば、電源制御回路が第１制御信号（ＣＴＲＬ１）を受信する二つの論理ゲートと、上記二つの論理ゲートの出力に応じてピクセル回路に電源を供給または遮断する一つの論理ゲートと、を含む場合、上記電源制御回路には上記二つの論理ゲートのための二対以上の制御ラインが提供されることができる。

図３は一実施形態によるピクセルアレイのピクセルを示す図である。図３を参照すると、ピクセル３００は、電源制御回路３１０と、ピクセル回路３２０と、を含む。図３では電源素子３３０及び接地３４０がピクセル３００の内部に位置するように示されているが、これは電源素子３３０、接地３４０、及び残りの回路との接続関係を示すためのものであるだけで、電源素子３３０及び接地３４０は、ピクセル３００の外部に位置することもできる。これは、以下で説明する他の図の電源素子及び接地についての説明にも同様に適用されることができる。

電源制御回路３１０は第１制御信号（ＣＴＲＬ１）を受信する。第１制御信号（ＣＴＲＬ１）は、行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘを含むことができる。電源制御回路３１０は、第１制御信号（ＣＴＲＬ１）に基づいて電源素子３３０をピクセル回路３２０に接続するか、または電源素子３３０とピクセル回路３２０の間の接続を解除することができる。電源素子３３０は、電源素子３３０とピクセル回路３２０の間の接続に応じてピクセル回路３２０に電源を供給することができる。ピクセル回路３２０は、電源素子３３０から供給される電源を用いて動的入力を感知して活性化信号を出力することができる。電源制御回路３１０は、電源素子３３０とピクセル回路３２０の間の接続を制御するための様々な構造で実現されることができる。

図４は一実施形態による論理ゲート回路を含む電源制御回路を示す図である。図４を参照すると、ピクセル４００は、電源制御回路４１０と、ピクセル回路４２０と、を含む。

電源制御回路４１０は、論理ゲート回路４１１と、スイッチ４１２と、を含む。図４では論理ゲート回路４１１が一つのＡＮＤゲートを含むように示されているが、論理ゲート回路４１１は、二つ以上の論理ゲートを含むか、または他のタイプの論理ゲートを含むことができる。論理ゲート回路４１１に論理ゲートがさらに含まれる場合、図４に示された制御ラインの他に、追加の制御ラインが提供されることができる。

論理ゲート回路４１１は、第１制御信号（ＣＴＲＬ１）に基づいた論理演算の結果に対応する第２制御信号（ＣＴＲＬ２）を出力する。論理ゲート回路４１１は、第１制御信号（ＣＴＲＬ１）に基づいて論理演算を行い、論理演算の結果による第２制御信号（ＣＴＲＬ２）を出力することができる。例えば、行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘがデジタルハイである場合、論理ゲート回路４１１のＡＮＤゲートは、デジタルハイに該当する第２制御信号（ＣＴＲＬ２）を出力することができる。または、行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘのうち少なくとも一つがデジタルローである場合、論理ゲート回路４１１のＡＮＤゲートは、デジタルローに該当する第２制御信号（ＣＴＲＬ２）を出力することができる。論理ゲート回路４１１がＡＮＤゲートではない他のタイプのゲートを含む場合、論理ゲート回路４１１は、当該論理ゲートの論理演算による第２制御信号（ＣＴＲＬ２）を出力することができる。

スイッチ４１２は、第２制御信号（ＣＴＲＬ２）に基づいて電源素子４３０とピクセル回路４２０の間の接続を短絡または開放することができる。例えば、スイッチ４１２は、デジタルハイに該当する第２制御信号（ＣＴＲＬ２）に基づいて電源素子４３０とピクセル回路４２０の間の接続を短絡することができ、デジタルローに該当する第２制御信号（ＣＴＲＬ２）に基づいて電源素子４３０とピクセル回路４２０の間の接続を開放することができる。スイッチ４１２の動作に応じて、電源素子４３０の電源がピクセル回路４２０に供給されるか、または遮断されることができる。図４ではスイッチ４１２が電源素子４３０とピクセル回路４２０の間に位置するように示されているが、スイッチ４１２は、ピクセル回路４２０と接地４４０の間に位置することもできる。

図５は一実施形態によるメモリセルを含む電源制御回路を示す図である。図５を参照すると、ピクセル５００は、電源制御回路５１０と、ピクセル回路５２０と、を含む。

論理ゲート回路を用いて第２制御信号（ＣＴＲＬ２）を生成する場合、同一の行または列に位置するピクセルの間に干渉が発生することがある。例えば、ピクセルがＡＮＤゲートを用いて第２制御信号（ＣＴＲＬ２）を生成すると仮定する。コントロールブロックは、１行１列に位置するピクセルＰ［１、１］、及び２行２列に位置するピクセルＰ［２、２］に電源を供給するために、デジタルハイに該当する行制御信号ＥＮ＿Ｙ［０－１］及び列制御信号ＥＮ＿Ｘ［０－１］を出力することができる。この際、行制御信号ＥＮ＿Ｙ［０－１］及び列制御信号ＥＮ＿Ｘ［０－１］に応じて、ピクセルＰ［１、１］、Ｐ［２、２］だけでなく、１行２列に位置するピクセルＰ［１、２］及び２行１列に位置するピクセルＰ［２、１］にも電源が供給されることができる。メモリセル５１１が用いられる場合は、これらピクセルの間の干渉が除去されることができる。

電源制御回路５１０は、メモリセル５１１と、スイッチ５１２と、を含む。メモリセル５１１はＳＲＡＭであってもよい。行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘは、メモリセル５１１においてワードライン信号及びビットライン信号として用いられることができる。メモリセル５１１は、第１制御信号（ＣＴＲＬ１）に基づいてデータを保存することができる。例えば、メモリセル５１１は、行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘによって指示されるアドレスがメモリセル５１１のアドレスに対応することに応えて、デジタルハイに該当するデータをメモリセル５１１に保存することができる。図示していないが、メモリセル５１１にデータを保存するためのデータラインが接続されることができる。メモリセル５１１は、保存されたデータをスイッチ５１２に出力することができる。メモリセル５１１から出力されるデータは第２制御信号（ＣＴＲＬ２）としてスイッチ５１２に提供されることができる。

スイッチ５１２は、メモリセル５１１に保存されたデータに基づいて電源素子５３０とピクセル回路５２０の間の接続を短絡または開放することができる。例えば、スイッチ５１２は、デジタルハイに該当する第２制御信号（ＣＴＲＬ２）に基づいて電源素子５３０とピクセル回路５２０の間の接続を短絡することができ、デジタルローに該当する第２制御信号（ＣＴＲＬ２）に基づいて電源素子５３０とピクセル回路５２０の間の接続を開放することができる。スイッチ５１２の動作に応じて、電源素子５３０の電源がピクセル回路５２０に供給されるか、または遮断されることができる。図５ではスイッチ５１２が電源素子５３０とピクセル回路５２０の間に位置するように示されているが、スイッチ５１２は、ピクセル回路５２０と接地５４０の間に位置することもできる。

図４及び図５では電源制御回路が論理ゲート回路及びメモリセルのうちいずれか一つを含む実施形態を説明したが、電源制御回路は、論理ゲート回路及びメモリセルをすべて含むことができる。この場合、電源制御回路は、論理ゲート回路とメモリセルの相互動作に基づいて第２制御信号（ＣＴＲＬ２）を出力することができる。

図６は一実施形態によるトランジスタを含む電源制御回路を示す図である。図６を参照すると、ピクセル６００は、電源制御回路６１０と、ピクセル回路６２０と、を含む。

電源制御回路６１０は、トランジスタ６１１と、トランジスタ６１２と、を含む。トランジスタ６１１、６１２は、ＰＭＯＳ（ｐ－ｔｙｐｅ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタであってもよい。トランジスタ６１１は、行制御信号ＥＮ＿Ｙの反転信号

を受信し、トランジスタ６１２は、列制御信号ＥＮ＿Ｘの反転信号

を受信する。列制御信号ＥＮ＿Ｘ及び行制御信号ＥＮ＿Ｙがデジタルハイに該当する場合、反転信号

はデジタルローに該当し、この場合、ＰＭＯＳトランジスタであるトランジスタ６１１、６１２がオン（ＯＮ）となり、ピクセル回路６２０に電源を供給することができる。

図示していないが、トランジスタ６１１、６１２の代わりに二つのＮＭＯＳ（ｎ－ｔｙｐｅ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタがピクセル回路６２０と接地６４０の間に直列接続されることができる。この場合、列制御信号ＥＮ＿Ｘ及び行制御信号ＥＮ＿Ｙは反転しなくてもよい。

図６を参照すると、トランジスタ６１１のソース（Ｓ１）は電源素子６３０に接続され、トランジスタ６１１のドレイン（Ｄ１）はトランジスタ６１２のソース（Ｓ２）に接続され、トランジスタ６１２のドレイン（Ｄ２）はピクセル回路６２０に接続される。また、反転信号

はトランジスタ６１１のゲート（Ｇ１）に入力され、反転信号

はトランジスタ６１２のゲート（Ｇ２）に入力される。トランジスタ６１１は、ゲート（Ｇ１）に入力される反転信号

に基づいて、ソース（Ｓ１）に入力される電源をトランジスタ６１２に出力することができ、トランジスタ６１２は、ゲート（Ｇ２）に入力される反転信号

に基づいて、ソース（Ｓ２）に入力される電源をピクセル回路６２０に出力することができる。

一例として、イベントベースセンサーのコントロールブロックは、ピクセル回路６２０に電源を供給するために、デジタルハイに該当する行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘを出力することができる。この場合、反転信号

は、デジタルローとなる。ゲート（Ｇ１）にデジタルローが入力されることにより、トランジスタ６１１は、ソース（Ｓ１）に入力される電源をトランジスタ６１２に出力することができ、ゲート（Ｇ２）にデジタルローが入力されることにより、トランジスタ６１２は、ソース（Ｓ２）に入力される電源をピクセル回路６２０に出力することができる。

他の例として、イベントベースセンサーのコントロールブロックは、ピクセル回路６２０に供給される電源を遮断するために、デジタルローに該当する行制御信号ＥＮ＿Ｙまたは列制御信号ＥＮ＿Ｘを出力することができる。この場合、反転信号

または反転信号

は、デジタルハイとなる。ゲート（Ｇ１）にデジタルハイが入力されることにより、トランジスタ６１１は、ソース（Ｓ１）からドレイン（Ｄ１）への電流を遮断することができる。または、ゲート（Ｇ２）にデジタルハイが入力されることにより、トランジスタ６１２は、ソース（Ｓ２）からドレイン（Ｄ２）への電流を遮断することができる。

このように、図６の実施形態のように二つのトランジスタで構成される電源制御回路６１０は、ＡＮＤゲート及びスイッチで構成される電源制御回路と実質的に同一に動作することができる。

図７は一実施形態によるプルダウントランジスタを含む電源制御回路を示す図である。図７を参照すると、ピクセル７００は、電源制御回路７１０と、プルダウン（ｐｕｌｌ ｄｏｗｎ）トランジスタ７２１、７２２と、ピクセル回路７３０と、を含む。電源制御回路７１０は、トランジスタ７１１と、トランジスタ７１２と、を含む。トランジスタ７１１、７１２に関しては、図６についての説明が適用されることができる。

トランジスタ７１１、７１２のゲート（Ｇ１、Ｇ２）にデジタルハイが入力されると、トランジスタ７１１、７１２のドレイン（Ｄ１、Ｄ２）はフローティング（ｆｌｏａｔｉｎｇ）される可能性がある。ドレイン（Ｄ２）がフローティングされると、適切な時点にピクセル回路７３０から電源が遮断されないという誤動作をもたらすおそれがある。プルダウントランジスタ７２１、７２２は、ドレイン（Ｄ２）がフローティングされることを防止することにより、かかる誤動作を防止することができる。

プルダウントランジスタ７２１、７２２はＮＭＯＳトランジスタであってもよい。図７を参照すると、プルダウントランジスタ７２１、７２２のドレイン（Ｄ３、Ｄ４）はドレイン（Ｄ２）に接続され、プルダウントランジスタ７２１、７２２のソース（Ｓ３、Ｓ４）は接地７５０に接続される。また、反転信号

はプルダウントランジスタ７２１のゲート（Ｇ３）に入力され、反転信号

はプルダウントランジスタ７２２のゲート（Ｇ４）に入力される。プルダウントランジスタ７２１は、ゲート（Ｇ３）に入力される反転信号

に基づいて、ドレイン（Ｄ２）にフローティングされた電荷を接地７５０に引き抜くことができ、プルダウントランジスタ７２２は、ゲート（Ｇ４）に入力される反転信号

に基づいて、ドレイン（Ｄ２）にフローティングされた電荷を接地７５０に引き抜くことができる。図７とは異なって、ドレイン（Ｄ４）はドレイン（Ｄ１）に接続されることができる。この場合、プルダウントランジスタ７２２は、ゲート（Ｇ４）に入力される反転信号

に基づいて、ドレイン（Ｄ１）にフローティングされた電荷を接地７５０に引き抜くことができる。

したがって、プルダウントランジスタ７２１、７２２の動作に応じて、ドレイン（Ｄ２）がフローティングされることが原因で生じ得る誤動作を防止することができる。

図８は他の実施形態によるプルダウントランジスタを含む電源制御回路を示す図である。図８を参照すると、ピクセル８００は、電源制御回路８１０と、プルダウントランジスタ８２１と、ピクセル回路８３０と、を含む。電源制御回路８１０のトランジスタ８１１、８１２及びプルダウントランジスタ８２１に関しては、図６及び図７についての説明が適用されることができる。

イベントベースセンサーはコモン（ｃｏｍｍｏｎ）プルダウントランジスタ８２２を含むことができる。コモンプルダウントランジスタ８２２は、ピクセルアレイの内部または外部に位置することができる。コモンプルダウントランジスタ８２２は、コモンプルダウントランジスタ８２２のゲート（Ｇ５）に入力される反転信号

に基づいて、トランジスタ８１１のドレイン（Ｄ１）にフローティングされた電荷を接地８５２に引き抜くことができる。コモンプルダウントランジスタ８２２は、ピクセル８００以外の他のピクセルに含まれるトランジスタのドレインにも接続されることができる。他のピクセルは、コモンプルダウントランジスタ８２２を用いてそれぞれのピクセルのドレインがフローティングされることを防止することができる。その他、コモンプルダウントランジスタ８２２に関しては、図７のプルダウントランジスタ７２２についての説明が適用されることができる。

図８とは異なって、プルダウントランジスタ８２１は、コモンプルダウントランジスタ８２２のようにピクセル８００以外の他のピクセルに含まれるトランジスタのドレインにも接続されることができる。この場合、プルダウントランジスタ８２１は、ピクセル８００の外部に位置することができ、コモンプルダウントランジスタと呼ばれることができる。他のピクセルは、プルダウントランジスタ８２１を用いてそれぞれのピクセルのドレインがフローティングされることを防止することができる。

図９は一実施形態による複数の動作モードに基づいたセンシング装置を示すブロック図である。図９を参照すると、センシング装置９００は、プロセッサ９１０と、イベントベースセンサー９２０と、を含む。図９ではプロセッサ９１０がイベントベースセンサー９２０の外部に位置するように示されているが、プロセッサ９１０はイベントベースセンサー９２０の内部に位置することもできる。

上述のとおり、イベントベースセンサー９２０は、状況に応じて様々な動作モードで動作することができる。イベントベースセンサー９００の動作モードは、サブサンプリングモード、関心領域モード、領域遮断モード、領域モニタリングモード、及びランダムアクセスモードなどを含むことができる。プロセッサ９１０は、イベントベースセンサー９２０によって出力されたイベント信号に基づいてイベントベースセンサー９２０の動作モードを設定することができる。イベントベースセンサー９２０は、初期に全体活性モード（ｆｕｌｌｙ ａｃｔｉｖａｔｅｄ ｍｏｄｅ）で動作することができる。全体活性モードでピクセルアレイのすべてのピクセルに電源が供給されることができる。

サブサンプリングモードは、ピクセルアレイのセンシング解像度を下げるための動作モードである。一実施形態によると、予め決められた時間区間（Ｔ１）の間イベントベースセンサー９２０からの動的入力が感知されない場合、プロセッサ９１０は、イベントベースセンサー９２０の動作モードをサブサンプリングモードに設定することができる。時間区間（Ｔ１）の間イベントベースセンサー９２０から受信されるイベント信号の数が予め決められたしきい値（ＴＨ１）未満の場合、プロセッサ９１０は、イベントベースセンサー９２０の動作モードをサブサンプリングモードに設定することができる。

サブサンプリングモードにおいて、一定のサイズの領域に含まれるピクセルのうち一部のピクセルにのみ電源が供給され、残りのピクセルに供給される電源は遮断されることができる。プロセッサ９１０は、一定の時間動的入力がない状況でサブサンプリングモードを通じてイベントベースセンサー９２０の消費電力を減少させることができる。また、サブサンプリングモードで予め決められた時間区間（Ｔ２）の間予め決められたしきい値（ＴＨ２）を超える数のイベント信号が受信される場合は、イベントベースセンサー９２０の動作モードは、サブサンプリングモードから全体活性モードに転換されることができる。

関心領域モードは、関心領域に含まれるピクセルに電源を供給する動作モードである。一実施形態によると、予め決められた時間区間（Ｔ３）の間ピクセルアレイの一部の領域（Ａ１）にのみ動的入力が感知される場合、プロセッサ９１０は、イベントベースセンサー９２０の動作モードを関心領域モードに設定することができる。時間区間（Ｔ３）の間受信されるイベント信号が一部の領域（Ａ１）に制限される場合、またはユーザーインターフェースなどによって入力領域が一部の領域（Ａ１）に制限される場合、プロセッサ９１０は、イベントベースセンサー９２０の動作モードを関心領域モードに設定することができる。関心領域モードにおいて、一部の領域（Ａ１）は関心領域として設定されることができる。

関心領域モードにおいて、関心領域に含まれるピクセルにのみ電源が供給され、残りのピクセルに供給される電源は遮断されることができる。プロセッサ９１０は、第３制御信号（ＣＴＲＬ３）を通じて電源が供給されるピクセル、及び電源が遮断されるピクセルを指示することができる。プロセッサ９１０は、一部の領域（Ａ１）において動的入力が発生する状況で関心領域モードを通じてイベントベースセンサー９２０の消費電力を減少させることができる。イベントベースセンサー９２０の動作モードが関心領域モードに設定された後、予め決められた時間（Ｔ４）が経過するか、またはユーザーインターフェースによる制限が解除される場合、イベントベースセンサー９２０の動作モードは、関心領域モードから全体活性モードに転換されることができる。

領域遮断モードは、遮断領域に含まれるピクセルから電源を遮断する動作モードである。一実施形態によると、ピクセルアレイの一部の領域（Ａ２）で無意味なイベントによるイベント信号が発生すると判断される場合、プロセッサ９１０は、イベントベースセンサー９２０の動作モードを領域遮断モードに設定することができる。無意味なイベントは、ディスプレイ画面、風に揺れる木、雪、雨、及び太陽などのようなフリッカリングオブジェクト（ｆｌｉｃｋｅｒｉｎｇ ｏｂｊｅｃｔ）による動的入力を含むことができる。プロセッサ９１０は、一部の領域（Ａ２）に関する累積イベント数に基づいてイベントベースセンサー９２０の動作モードを領域遮断モードに設定することができる。領域遮断モードにおいて、一部の領域（Ａ２）は遮断領域として設定されることができる。

領域遮断モードにおいて、遮断領域に含まれるピクセルに供給される電源は遮断され、残りのピクセルにのみ電源が供給されることができる。プロセッサ９１０は、第３制御信号（ＣＴＲＬ３）を通じて電源が供給されるピクセル、及び電源が遮断されるピクセルを指示することができる。プロセッサ９１０は、一部の領域（Ａ２）においてフリッカリングオブジェクトによる動的入力が発生する状況で領域遮断モードを通じてイベントベースセンサー９２０の消費電力を減少させることができる。イベントベースセンサー９２０の動作モードが領域遮断モードに設定された後、予め決められた時間（Ｔ４）が経過した場合、イベントベースセンサー９２０の動作モードは領域遮断モードから全体活性モードに転換されることができる。

領域モニタリングモードは、モニタリング領域の解像度を下げるための動作モードである。一実施形態によると、ピクセルアレイの一部の領域（Ａ３）で予め決められた時間区間（Ｔ５）の間動的入力が感知されないか、または一部の領域（Ａ３）で無意味なイベントによるイベント信号が発生すると判断される場合、プロセッサ９１０は、イベントベースセンサー９２０の動作モードを領域モニタリングモードに設定することができる。無意味なイベントは、フリッカリングオブジェクトによる動的入力を含むことができる。時間区間（Ｔ５）の間一部の領域（Ａ３）のピクセルから出力されるイベント信号の数が予め決められたしきい値（ＴＨ３）未満であるか、または一部の領域（Ａ３）に関する累積イベントの数が予め決められたしきい値（ＴＨ４）を超える場合、プロセッサ９１０は、イベントベースセンサー９２０の動作モードを領域モニタリングモードに設定することができる。領域モニタリングモードにおいて、一部の領域（Ａ３）はモニタリング領域として設定されることができる。

領域モニタリングモードにおいて、モニタリング領域に含まれるピクセルのうち一部のピクセルにのみ電源が供給され、残りのピクセルに供給される電源は遮断されることができる。プロセッサ９１０は、第３制御信号（ＣＴＲＬ３）を通じて電源が供給されるピクセル、及び電源が遮断されるピクセルを指示することができる。プロセッサ９１０は、一部の領域（Ａ３）で一定の時間の間（Ｔ６）動的入力がない場合、または一部の領域（Ａ３）でフリッカリングオブジェクトによる動的入力が発生する状況で領域モニタリングモードを通じてイベントベースセンサー９２０の消費電力を減少させることができる。モニタリング領域で予め決められたしきい値（ＴＨ５）を超える数のイベント信号が受信されるか、またはイベントベースセンサー９２０の動作モードが領域モニタリングモードに設定された後、予め決められた時間（Ｔ７）が経過した場合、イベントベースセンサー９２０の動作モードは、領域モニタリングモードから全体活性モードに転換されることができる。

ランダムアクセスモードは、ランダムアクセスを通じてピクセル単位のセンシングを行うか、または遮断する動作モードである。ランダムアクセスモードにおいて、ピクセルアレイの特定のピクセルに電源を供給するか、または特定のピクセルの電源を遮断することができる。一実施形態によると、ピクセルアレイのピクセル（Ｐ１）が過熱するか、ピクセル（Ｐ１）から誤動作が感知されるか、またはピクセル（Ｐ１）が死んだ（ｄｅａｄ）と判断された場合、プロセッサ９１０は、イベントベースセンサー９２０の動作モードをランダムアクセスモードに設定することができる。プロセッサ９１０は、ピクセル（Ｐ１）の温度、またはピクセル（Ｐ１）からのイベント信号が正常に受信されないことにより、イベントベースセンサー９２０の動作モードをランダムアクセスモードに設定することができる。ランダムアクセスモードにおいて、ピクセル（Ｐ１）に供給される電源は遮断され、残りのピクセルにのみ電源が供給されることができる。プロセッサ９１０は、第３制御信号（ＣＴＲＬ３）を通じて電源が供給されるピクセル、及び電源が遮断されるピクセルを指示することができる。

ランダムアクセスモードにおいて、電源の遮断は一部のピクセルに個別に行われるため、ランダムアクセスモードは残りのモードと並列に適用されることができる。プロセッサ９１０は、ピクセルアレイの一部のピクセルに問題がある状況でランダムアクセスモードを通じてイベントベースセンサー９２０の消費電力を減少させ、当該ピクセルによる誤動作を防止することができる。過熱されたピクセルの温度が正常に低くなる場合、プロセッサ９１０は、当該ピクセルに電源を供給するよう、第３制御信号（ＣＴＲＬ３）を出力することができる。

図２を参照すると、第３制御信号（ＣＴＲＬ３）は駆動が要求されるピクセルを指示することができる。例えば、第３制御信号（ＣＴＲＬ３）は、列制御信号ＥＮ＿Ｘ［ｊ］及び行制御信号ＥＮ＿Ｙ［ｉ］のデジタル値を含むことができる。コントロールブロック２１０は、第３制御信号（ＣＴＲＬ３）に基づいて制御ラインにデジタルハイまたはデジタルローを出力することができる。プロセッサは、コントロールブロック２１０に第３制御信号（ＣＴＲＬ３）を並列または直列に伝送することができる。第３制御信号（ＣＴＲＬ３）が直列に伝送される場合、コントロールブロック２１０は、シフト演算を通じて第３制御信号（ＣＴＲＬ３）をロードすることができる。この場合、コントロールブロック２１０は、シフト演算のためのシフトレジスタを含むことができる。

図１０は一実施形態によるサブサンプリングモードのピクセルアレイを示す図である。図１０を参照すると、ピクセルアレイ１０００及び領域１００５が示されている。ピクセルアレイ１０００のピクセルに含まれる電源制御回路は、ＡＮＤゲート及びスイッチを含むか、またはトランジスタを含むことができる。上述のとおり、ピクセルアレイ１０００は、サブサンプリングモードで解像度を下げることができる。図１０は、ピクセルアレイ１０００の解像度を最大解像度の１／４に下げたことを例示したものである。コントロールブロックは、第３制御信号（ＣＴＲＬ３）に基づいて、図１０に示された行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘを出力することができる。行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘの１はデジタルハイに対応し、０はデジタルローに対応する。図１０において、陰影処理されていないピクセルは電源の供給を受けるピクセルを示し、陰影処理されたピクセルは電源が遮断されたピクセルを示す。これは、以下で説明される他の図の行制御信号ＥＮ＿Ｙ、列制御信号ＥＮ＿Ｘ、及びピクセルにも同様に適用されることができる。行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘに応じて領域１００５に含まれる４つのピクセルのうち一つのピクセルにのみ電源が供給されることが確認できる。

図１１は一実施形態による関心領域モードのピクセルアレイを示す図である。図１１を参照すると、ピクセルアレイ１１００及び領域１１０５が示されている。領域１１０５は関心領域を示す。ピクセルアレイ１１００のピクセルに含まれる電源制御回路は、ＡＮＤゲート及びスイッチを含むか、またはトランジスタを含むことができる。上述のとおり、ピクセルアレイ１１００は、関心領域モードで領域１１０５に含まれるピクセルにのみ電源を供給することができる。コントロールブロックは、第３制御信号（ＣＴＲＬ３）に基づいて、図１１に示された行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘを出力することができる。行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘに応じて領域１１０５に含まれるピクセルにのみ電源が供給され、残りのピクセルには電源が遮断されることが確認できる。

図１２は一実施形態による領域遮断モードのピクセルアレイを示す図である。図１２を参照すると、ピクセルアレイ１２００及び領域１２０５が示されている。領域１２０５は遮断領域を示す。ピクセルアレイ１２００のピクセルに含まれる電源制御回路は、ＯＲゲート及びスイッチを含むことができる。上述のとおり、ピクセルアレイ１２００は、領域遮断モードで領域１２０５に含まれるピクセルに供給される電源を遮断することができる。コントロールブロックは、第３制御信号（ＣＴＲＬ３）に基づいて、図１２に示された行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘを出力することができる。行制御信号ＥＮ＿Ｙ及び列制御信号ＥＮ＿Ｘに応じて領域１２０５に含まれるピクセルに供給される電源が遮断され、残りのピクセルには電源が供給されることが確認できる。

図１３は一実施形態による領域モニタリングモードのピクセルアレイを示す図である。図１３を参照すると、ピクセルアレイ１３００及び領域１３０５、１３１０が示されている。領域１３０５はモニタリング領域を示す。ピクセルアレイ１３００のピクセルに含まれる電源制御回路は、複数のゲート及びスイッチを含むことができる。この電源制御回路は図１４を用いて後述する。上述のとおり、ピクセルアレイ１３００は、領域モニタリングモードで領域１３０５の解像度を下げることができる。図１３は、領域１３０５の解像度を最大解像度の１／４に下げたことを例示したものである。コントロールブロックは、第３制御信号（ＣＴＲＬ３）に基づいて、図１２に示された行制御信号ＥＮ＿Ｙ１、ＥＮ＿Ｙ２及び列制御信号ＥＮ＿Ｘ１、ＥＮ＿Ｘ２を出力することができる。行制御信号ＥＮ＿Ｙ１、ＥＮ＿Ｙ２及び列制御信号ＥＮ＿Ｘ１、ＥＮ＿Ｘ２に応じて領域１３０５に含まれる４つのピクセルのうち一つのピクセルにのみ電源が供給され、残りのピクセルに供給される電源は遮断されることが確認できる。

図１４は一実施形態による複数の論理ゲートを含む電源制御回路を示す図である。図１４を参照すると、ピクセル１４００は、電源制御回路１４１０及びピクセル回路１４２０を含む。

電源制御回路１４１０は、論理ゲート回路及びスイッチ１４１１を含む。論理ゲート回路は、論理ゲート１４１６、１４１７、１４１８を含む。論理ゲート１４１６には行制御信号ＥＮ＿Ｙ１及び列制御信号ＥＮ＿Ｘ１が提供され、論理ゲート１４１７には行制御信号ＥＮ＿Ｙ２及び列制御信号ＥＮ＿Ｘ２が提供される。論理ゲート１４１８には論理ゲート１４１６、１４１７の出力信号が提供される。論理ゲート１４１８は、論理ゲート１４１６、１４１７の出力信号に基づいて第２制御信号（ＣＴＲＬ２）を出力する。

スイッチ１４１１は、第２制御信号（ＣＴＲＬ２）に基づいて電源素子１４３０とピクセル回路１４２０の間の接続を短絡または開放することができる。例えば、スイッチ１４１１は、デジタルハイに該当する第２制御信号（ＣＴＲＬ２）に基づいて電源素子１４３０とピクセル回路１４２０の間の接続を短絡することができ、デジタルローに該当する第２制御信号（ＣＴＲＬ２）に基づいて電源素子１４３０とピクセル回路１４２０の間の接続を開放することができる。スイッチ１４１１の動作に応じて、電源素子１４３０の電源がピクセル回路１４２０に供給されるか、または遮断されることができる。行制御信号ＥＮ＿Ｙ１、ＥＮ＿Ｙ２及び列制御信号ＥＮ＿Ｘ１、ＥＮ＿Ｘ２による電源供給の例は図１３に示されている。

図１５は一実施形態によるランダムアクセスモードのピクセルアレイを示す図である。図１５を参照すると、ピクセルアレイ１５００内のホット（ｈｏｔ）ピクセルＨ及びデッド（ｄｅａｄ）ピクセルＤが示されている。ピクセルアレイ１５００のピクセルに含まれる電源制御回路はメモリセルを含むことができる。上述のとおり、コントロールブロックは、ランダムアクセスモードにおいて、一部のピクセルのＨ、Ｄのメモリセルにデジタルローを保存することにより、一部のピクセルのＨ、Ｄに供給される電源を遮断することができる。

図１６は一実施形態による電源制御回路の構造がピクセル毎に異なるピクセルアレイを示す図である。図１６を参照すると、ピクセルアレイ１６００及び領域１６０５、１６１０が示されている。領域１６０５はモニタリング領域を示し、図１３を用いて説明したようにピクセルアレイ１６００は、領域モニタリングモードで領域１６０５の解像度を下げることができる。但し、図１３の実施形態では、各ピクセルの電源制御回路の構造が同一でありながら複数の制御信号を用いたのに対し、図１６の実施形態では、単一の制御信号を用いながら電源制御回路の構造がピクセル毎に異なってもよい。

例えば、モニタリング領域１６０５内のピクセルのうち１／４のサンプリングのための領域１６１０に該当するピクセルは、図５のようにメモリセルを含む構造の電源制御回路を含むことができる。モニタリング領域１６０５内の残りのピクセルは、図４の実施形態のように論理ゲート回路を含む構造、または図６～図８のいずれか一つの実施形態のようにトランジスタを含む構造の電源制御回路を含むことができる。この場合、ピクセルアレイ１６００を領域モニタリングモードで動作させるために、単一の制御信号ＥＮ＿Ｘ及びＥＮ＿Ｙのみが用いられることができる。

上述の例示以外にも、ピクセルアレイ１６００に含まれる電源制御回路の構造はピクセル毎に多様に変形されることができる。これにより、ピクセルアレイ１６００の様々な動作モードが実現されることができる。

以上で説明された実施形態は、ハードウェア構成要素、ソフトウェア構成要素、及び／またはハードウェア構成要素とソフトウェア構成要素の組み合わせで実現されることができる。例えば、実施形態で説明された装置、方法、及び構成要素は、一例として、プロセッサ、コントローラ、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ Ｌｏｇｉｃ Ｕｎｉｔ）、デジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、マイクロコンピュータ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＰＬＵ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｕｎｉｔ）、マイクロプロセッサ、または命令（ｉｎｓｔｒｕｃｔｉｏｎ）を実行して応答することができる他のあらゆる装置と同様に、一つ以上の汎用コンピュータまたは特殊目的のコンピュータを用いて実現されることができる。処理装置は、オペレーティングシステム（ＯＳ）、及び上記オペレーティングシステム上で動作される一つ以上のソフトウェアアプリケーションを実行することができる。また、処理装置は、ソフトウェアの実行に応答して、データをアクセス、保存、操作、処理、及び生成することもできる。理解の便宜のために、処理装置は、一つが使用されるように説明されることもできるが、当該技術分野で通常の知識を有する者は、処理装置が、複数の処理要素（ｐｒｏｃｅｓｓｉｎｇ ｅｌｅｍｅｎｔ）及び／または複数の種類の処理要素を含むことができることが分かる。例えば、処理装置は、複数のプロセッサまたは一つのプロセッサ及び一つのコントローラを含むことができる。また、並列プロセッサ（ｐａｒａｌｌｅｌ ｐｒｏｃｅｓｓｏｒ）のような、他の処理構成（ｐｒｏｃｅｓｓｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）も可能である。

ソフトウェアは、コンピュータプログラム（ｃｏｍｐｕｔｅｒ ｐｒｏｇｒａｍ）、コード（ｃｏｄｅ）、命令（ｉｎｓｔｒｕｃｔｉｏｎ）、またはこれらのうち一つ以上の組み合わせを含むことができ、自由に動作するように処理装置を構成するか、または独立的あるいは結合的に（ｃｏｌｌｅｃｔｉｖｅｌｙ）処理装置を命令することができる。ソフトウェア及び／またはデータは、処理装置によって解釈されるか、処理装置に命令またはデータを提供するために、或る種類の機械、構成要素（ｃｏｍｐｏｎｅｎｔ）、物理装置、仮想装置（ｖｉｒｔｕａｌ ｅｑｕｉｐｍｅｎｔ）、コンピュータ保存媒体または装置、または伝送される信号波（ｓｉｇｎａｌ ｗａｖｅ）に、永久的または一時的に具体化（ｅｍｂｏｄｙ）されることができる。ソフトウェアは、ネットワークに接続されたコンピュータシステム上に分散されて、分散された方法で保存されるか、または実行されることもできる。ソフトウェア及びデータは一つ以上のコンピュータ読み取り可能記録媒体に保存されることができる。

実施形態による方法は、様々なコンピュータ手段を通じて行われることができるプログラム命令の形で実現されて、コンピュータ読み取り可能媒体に記録されることができる。上記コンピュータ読み取り可能媒体は、プログラム命令、データファイル、データ構造などを単独でまたは組み合わせて含むことができる。上記媒体に記録されるプログラム命令は、実施形態のために特別に設計されて構成されたものであってもよく、コンピュータソフトウェアの当業者に公知されて使用可能なものであってもよい。コンピュータ読み取り可能記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク、及び磁気テープのような磁気媒体（ｍａｇｎｅｔｉｃ ｍｅｄｉａ）、ＣＤ－ＲＯＭ、ＤＶＤのような光記録媒体（ｏｐｔｉｃａｌ ｍｅｄｉａ）、フロプティカルディスク（ｆｌｏｐｔｉｃａｌ ｄｉｓｋ）のような磁気－光媒体（ｍａｇｎｅｔｏ－ｏｐｔｉｃａｌ ｍｅｄｉａ）、及びロム（ＲＯＭ）、ラム（ＲＡＭ）、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。プログラム命令の例としては、コンパイラによって作成されたもののような機械語コードだけでなく、インタプリタなどを使用してコンピュータによって実行されることができる高級言語コードを含む。上記ハードウェア装置は、実施形態の動作を行うために一つ以上のソフトウェアモジュールとして動作するように構成されることができ、その逆も同様である。

以上のように実施形態は限られた図面によって説明されたが、当該技術分野で通常の知識を有する者であれば、上述の内容を基礎に様々な技術的修正及び変形を適用することができる。例えば、説明された技術が説明されている方法及び他の順序で実行されるか、及び／または説明されたシステム、構造、装置、回路などの構成要素が説明された方法と異なる形態で結合または組み合わせられるか、他の構成要素または均等物によって対峙または置換されても、適切な結果が達成されることができる。

１１０、９２０ イベントベースセンサー
１１１ コントローラ
１１２ 信号処理部
１１３、２１０ コントロールブロック
１１５、２２０、１０００、１１００、１２００、１３００、１５００、１６００ ピクセルアレイ
３００、４００、５００、６００、７００、８００、１４００ ピクセル
３１０、４１０、５１０、６１０、７１０、８１０、１４１０ 電源制御回路
３２０、４２０、５２０、６２０、７３０、８３０、１４２０ ピクセル回路
３３０、４３０、５３０、６３０、７４０、８４０、１４３０ 電源素子
３４０、４４０、５４０、６４０、７５０、８５１、８５２、１４４０ 接地
４１１、１４１６、１４１７、１４１８ 論理ゲート
４１２、５１２、１４１１ スイッチ
５１１ メモリセル
６１１、６１２、７１１、７１２、８１１、８１２ トランジスタ
７２１、７２２、８２１ プルダウントランジスタ
８２２ コモンプルダウントランジスタ

Claims (20)

1. イベントベースセンサーであり、
   動的入力に反応して活性化信号を出力する複数のピクセルを含むピクセルアレイと、
   前記活性化信号を受信し、前記活性化信号に基づいてイベント信号を出力する信号処理部と、
   設定された動作モードに応じて、前記複数のピクセルのうち少なくとも一部のピクセルに電源を供給または遮断するための制御信号を出力するコントロールブロックと、
   を含むイベントベースセンサーと、
   前記イベント信号を受信し、イベント信号に基づいて前記イベントベースセンサーの前記動作モードを設定するプロセッサと、
   を含み、
   前記複数のピクセルのそれぞれは、
   前記活性化信号を出力するピクセル回路と、
   前記制御信号に基づいて前記ピクセル回路に前記電源を供給または遮断する電源制御回路と、
   を含む、
   センシング装置。
2. 前記電源制御回路は、
   前記制御信号に基づいて動作する論理ゲート回路と、
   前記制御信号に基づいて動作するメモリセルと、
   のうち少なくとも一つを含む、請求項１に記載のセンシング装置。
3. 前記論理ゲート回路は、前記制御信号に基づいた論理演算の結果に対応する出力信号を出力する、請求項２に記載のセンシング装置。
4. 前記メモリセルは、前記制御信号に基づいて保存されたデータに対応する出力信号を出力する、請求項２に記載のセンシング装置。
5. 前記メモリセルは、前記制御信号が指示するアドレスが前記メモリセルのアドレスに対応することに応えて前記データを保存する、請求項４に記載のセンシング装置。
6. 前記電源制御回路は、前記制御信号に基づいて前記ピクセル回路に前記電源を供給または遮断する少なくとも一つのトランジスタを含む、請求項１に記載のセンシング装置。
7. 前記複数のピクセルのそれぞれは、前記少なくとも一つのトランジスタのドレインがフローティングされることを防止する少なくとも一つのプルダウントランジスタをさらに含む、請求項６に記載のセンシング装置。
8. 前記ピクセルアレイは、前記複数のピクセルに含まれる複数のトランジスタのドレインがフローティングされることを防止する少なくとも一つのコモンプルダウントランジスタをさらに含む、請求項６に記載のセンシング装置。
9. 前記制御信号は、前記ピクセルアレイの行を制御する行制御信号と、前記ピクセルアレイの列を制御する列制御信号と、を含み、
   前記少なくとも一つのトランジスタは、前記列制御信号に基づいて前記ピクセル回路に前記電源を供給または遮断する第１トランジスタと、前記行制御信号に基づいて前記ピクセル回路に前記電源を供給または遮断する第２トランジスタと、を含む、請求項６に記載のセンシング装置。
10. 前記第１トランジスタ及び前記第２トランジスタは互いに直列接続されている、請求項９に記載のセンシング装置。
11. 前記複数のピクセルのそれぞれは、
    前記列制御信号に基づいて前記第１トランジスタのドレインがフローティングされることを防止する第１プルダウントランジスタと、
    前記行制御信号に基づいて前記第２トランジスタのドレインがフローティングされることを防止する第２プルダウントランジスタと、
    をさらに含む、請求項９に記載のセンシング装置。
12. 前記電源制御回路は、前記電源を供給する電源素子と前記ピクセル回路の間に位置し、前記制御信号に基づいて前記電源素子と前記ピクセル回路の間の接続を短絡または開放する、請求項１乃至１１の何れか一項に記載のセンシング装置。
13. 前記電源制御回路は、
    前記ピクセル回路と接地（ｇｒｏｕｎｄ）の間に位置し、前記制御信号に基づいて前記ピクセル回路と前記接地の間の接続を短絡または開放する、請求項１乃至１１の何れか一項に記載のセンシング装置。
14. 前記コントロールブロックは、
    前記ピクセルアレイの行を制御する行制御信号を出力するローコントロールブロックと、
    前記ピクセルアレイの列を制御する列制御信号を出力するコラムコントロールブロックと、
    を含む、請求項１乃至１３の何れか一項に記載のセンシング装置。
15. 前記動作モードがサブサンプリングモードである場合、前記コントロールブロックは、前記ピクセルアレイに含まれるピクセルのうちサブサンプリング領域に含まれる一部のピクセルに前記電源が供給されるよう、前記制御信号を出力する、請求項１乃至１４の何れか一項に記載のセンシング装置。
16. 前記動作モードが関心領域モードである場合、前記コントロールブロックは、関心領域に含まれるピクセルに前記電源が供給されるよう、前記制御信号を出力する、請求項１乃至１４の何れか一項に記載のセンシング装置。
17. 前記動作モードが領域遮断モードである場合、前記コントロールブロックは、遮断領域に含まれるピクセルに前記電源が遮断されるよう、前記制御信号を出力する、請求項１乃至１４の何れか一項に記載のセンシング装置。
18. 前記動作モードが領域モニタリングモードである場合、前記コントロールブロックは、モニタリング領域に含まれるピクセルのうち一部のピクセルに前記電源が供給されるよう、前記制御信号を出力する、請求項１乃至１４の何れか一項に記載のセンシング装置。
19. 前記動作モードがランダムアクセスモードである場合、前記コントロールブロックは、ランダムアクセスされる少なくとも一つのピクセルに前記電源が供給または遮断されるよう、前記制御信号を出力する、請求項１乃至１４の何れか一項に記載のセンシング装置。
20. 前記複数のピクセルのうち一部は、メモリセルを含む構造の電源制御回路を含み、残りのピクセルのうち少なくとも一部は、論理ゲート又は少なくとも一つのトランジスタを含む構造の電源制御回路を含む、請求項１に記載のセンシング装置。

Images