KR20180055779A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20180055779A
KR20180055779A KR1020180055009A KR20180055009A KR20180055779A KR 20180055779 A KR20180055779 A KR 20180055779A KR 1020180055009 A KR1020180055009 A KR 1020180055009A KR 20180055009 A KR20180055009 A KR 20180055009A KR 20180055779 A KR20180055779 A KR 20180055779A
Authority
KR
South Korea
Prior art keywords
clock signal
signal line
voltage
sealing material
region
Prior art date
Application number
KR1020180055009A
Other languages
English (en)
Other versions
KR102002961B1 (ko
Inventor
임성훈
김성만
나만홍
송민철
이유진
조영제
채수정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180055009A priority Critical patent/KR102002961B1/ko
Publication of KR20180055779A publication Critical patent/KR20180055779A/ko
Application granted granted Critical
Publication of KR102002961B1 publication Critical patent/KR102002961B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

일 실시예에 따른 액정 표시 장치는, 기판, 상기 기판 위에 위치하고 게이트 전압을 출력하는 스테이지를 포함하는 게이트 구동부, 상기 기판 위에 위치하며, 상기 게이트 구동부에 클록 신호를 전달하는 하나 이상의 클록 신호선을 포함하는 복수의 신호선, 그리고 상기 기판 위에 위치하는 밀봉재를 포함한다. 상기 하나 이상의 클록 신호선과 상기 밀봉재는 서로 중첩하고, 상기 스테이지와 상기 밀봉재 사이에 클록 신호선이 위치하지 않으며, 상기 스테이지는 상기 밀봉재 외부에 위치한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
액정 표시 장치가 제공된다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다. 액정 표시 장치의 표시 영역의 둘레에 해당하는 주변 영역에, 게이트 구동부, 신호선 등이 집적되어(integrated) 있을 수 있으며, 밀봉재(sealant)가 위치한다.
최근, 다수 개의 표시 장치를 연결한 타일드 표시 장치(tiled display), 3D 영상을 표시하는 입체 영상 표시 장치 등에서 대화면 영상, 입체 영상 등을 실감나게 표시하기 위하여, 표시 장치의 베젤(bezel)의 폭을 좁게 만드는 것이 중요하다.
좁은 베젤(narrow bezel)을 설계할 때, 게이트 구동부, 신호선 등과 밀봉재의 간섭(interference)으로 표시 품질이 저하될 수 있다.
본 발명에 따른 한 실시예는 액정 표시 장치의 베젤을 좁게 만들기 위한 것이다.
본 발명에 따른 한 실시예는 게이트 구동부, 신호선 등과 밀봉재와의 간섭을 줄이기 위한 것이다.
상기 과제 이외에도 구체적으로 언급되지 않은 다른 과제를 달성하는 데 본 발명에 따른 실시예가 사용될 수 있다.
본 발명의 한 실시예에 따른 액정 표시 장치는 표시 영역을 포함하는 기판, 상기 기판 위에 집적되어 있는 신호선들 중에서 가장 외곽에 위치하는 1개 이상의 클록 신호선(clock signal line), 상기 1개 이상의 클록 신호선과 상기 표시 영역 사이에 위치하는 스테이지를 포함하고, 상기 기판 위에 집적되어 있고, 그리고 상기 표시 영역에 게이트 전압을 인가하는 게이트 구동부, 그리고 상기 표시 영역의 둘레에 산포되어 있는 밀봉재(sealant)를 포함하고, 상기 밀봉재가 산포되어 있는 밀봉 영역(seal region)은 밀봉 라인(seal line)을 포함하고, 상기 1개 이상의 클록 신호선은 상기 밀봉 라인 안에 위치한다.
상기 1개 이상의 클록 신호선의 폭은 상기 밀봉 라인의 폭보다 작거나 실질적으로 동일할 수 있다.
상기 액정 표시 장치는 상기 1개 이상의 클록 신호선과 상기 스테이지 사이에 위치하는 1개 이상의 전압 신호선(voltage signal line)을 더 포함할 수 있다.
상기 1개 이상의 클록 신호선은 상기 기판의 최외곽에 위치하는 에지 글래스 영역(edge glass region)과 상기 1개 이상의 전압 신호선 사이에 위치할 수 있다.
상기 1개 이상의 전압 신호선은 공통 전압(common voltage)을 인가하는 신호선, 게이트 오프 전압(gate-off voltage)을 인가하는 신호선, 그리고 유지 전압(storage voltage)을 인가하는 신호선 중에서 적어도 하나를 포함할 수 있다.
상기 게이트 구동부는 상기 표시 영역의 상측(upper side) 영역, 하측(lower side) 영역, 좌측(left side) 영역, 그리고 우측(right side) 영역 중 적어도 하나에 위치할 수 있다.
상기 1개 이상의 클록 신호선은 상기 게이트 구동부의 위치에 대응하여 상기 표시 영역의 상측 영역, 하측 영역, 좌측 영역, 그리고 우측 영역 중 적어도 하나에 위치할 수 있다.
상기 1개 이상의 클록 신호선은 서로 이격되어 있는 제1 클록 신호선과 제2 클록 신호선을 포함할 수 있고, 상기 제1 클록 신호선 및 상기 제2 클록 신호선이 위치하는 클록 신호선 영역(clock signal line region)은 상기 밀봉 라인 안에 위치할 수 있다.
상기 클록 신호선 영역의 폭은 상기 밀봉 라인의 폭보다 작거나 실질적으로 동일할 수 있다.
상기 클록 신호선 영역의 폭은 상기 제1 클록 신호선의 폭, 상기 제2 클록 신호선의 폭, 그리고 상기 제1 클록 신호선 및 상기 제2 클록 신호선이 이격되어 있는 거리의 합과 실질적으로 동일할 수 있다.
상기 밀봉 영역의 폭은 약 700 μm ± 약 200 μm일 수 있다.
상기 밀봉 라인의 폭은 약 300 μm 이하일 수 있다.
상기 스테이지는 입력부, 풀업 구동부, 풀다운 구동부, 출력부, 그리고 전달 신호 생성부를 포함할 수 있다.
상기 입력부, 상기 풀다운 구동부, 상기 출력부, 그리고 상기 전달 신호 생성부는 제1 노드에 연결되어 있을 수 있다.
상기 풀업 구동부 및 상기 풀다운 구동부는 제2 노드에 연결되어 있을 수 있다.
*본 발명에 따른 한 실시예는 액정 표시 장치의 베젤을 좁게 만들 수 있으며, 게이트 구동부, 신호선 등과 밀봉재와의 간섭을 줄일 수 있다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 나타내는 도면이다.
도 2는 도 1의 액정 표시 장치의 A를 확대해서 나타내는 도면이다.
도 3은 밀봉재의 산포 영역을 예시적으로 나타내는 도면이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 나타내는 도면이다.
도 5는 도 4의 액정 표시 장치의 B를 확대해서 나타내는 도면이다.
도 6은 게이트 구동부의 스테이지(stage)(SR)를 예시적으로 나타내는 회로도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한, 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 나타내는 도면이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 패널(100)은 화상을 표시하는 표시 영역(300), 게이트선(G1-Gn)에 게이트 전압을 인가하는 게이트 구동부(500), 그리고 데이터선(D1-Dm)에 데이터 전압을 인가하는 데이터 드라이버 IC(460)를 포함한다. 데이터 드라이버 IC(460)는 표시 패널(100)에 부착된 가요성 인쇄 회로막(flexible printed circuit film, FPC)(450)의 위에 위치한다. 게이트 구동부(500) 및 데이터 드라이버 IC(460)는 신호 제어부(600)에 의하여 제어된다. 가요성 인쇄 회로막(450)의 외측에는 인쇄 회로 기판(printed circuit board, PCB)이 형성되어 신호 제어부(600)로부터의 신호를 데이터 드라이버 IC(460) 및 게이트 구동부(500)로 전달한다. 신호 제어부(600)로부터 제공되는 신호는 클록 신호, 스캔 개시 신호 등의 신호와 특정 레벨의 전압을 제공하는 신호를 포함하며, 이러한 신호들은 각각 신호선을 통하여 전달될 수 있다. 게이트 구동부(500), 신호선들은 액정 표시 패널(100)에 집적되어 있을 수 있다.
액정 표시 패널(100)에서 표시 영역(display area)(300)은 박막 트랜지스터(Trsw), 액정 커패시터(liquid crystal capacitor)(Clc), 그리고 유지 커패시터(storage capacitor)(Cst)를 포함할 수 있다. 액정 표시 패널(100)에서 표시 영역(300)의 둘레는 주변 영역(peripheral area)에 해당하며, 주변 영역에 밀봉재가 위치한다.
표시 영역(300)은 화소, 게이트선(G1-Gn), 그리고 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)과 데이터선(D1-Dm)은 절연되어 교차되어 있다.
화소는 박막 트랜지스터(Trsw), 액정 커패시터(Clc), 그리고 유지 커패시터(Cst)를 포함할 수 있다. 유지 커패시터(Cst)는 생략될 수 있다. 박막 트랜지스터(Trsw)의 제어 단자는 게이트선에 연결되어 있으며, 박막 트랜지스터(Trsw)의 입력 단자는 데이터선에 연결되어 있으며, 그리고 박막 트랜지스터(Trsw)의 출력 단자는 액정 커패시터(Clc)의 일측 단자 및 유지 커패시터(Cst)의 일측 단자에 연결되어 있다. 액정 커패시터(Clc)의 타측 단자는 공통 전극에 연결되어 있으며, 유지 커패시터(Cst)의 타측 단자는 신호 제어부(600)로부터 인가되는 유지 전압(Vcst)을 인가 받는다.
데이터선(D1-Dm)은 데이터 드라이버 IC(460)로부터 데이터 전압을 인가 받으며, 게이트선(G1-Gn)은 게이트 구동부(500)로부터 게이트 전압을 인가 받는다.
데이터 드라이버 IC(460)는 표시 패널(100)의 상측 또는 하측에 위치할 수 있다. 데이터 드라이버 IC(460)는 열 방향으로 연장되어 있는 데이터선(D1-Dm)에 연결되어 있다.
게이트 구동부(500)는 스캔 개시 신호, 1개 이상의 클록 신호, 1개 이상의 전압 신호 중 적어도 하나를 인가 받아서 게이트 전압을 생성하고, 게이트선(G1-Gn)에 순차적으로 게이트 온 전압을 인가한다. 전압 신호는 게이트 오프 전압(gate-off voltage), 게이트 오프 전압보다 낮은 전압, 공통 전압(common voltage), 유지 전압(storage voltage)일 수 있다. 게이트 전압은 게이트 온 전압과 게이트 오프 전압을 포함한다.
게이트 구동부(500)로 인가되는 클록 신호, 스캔 개시 신호, 전압 신호는 표시 패널(100)의 외곽에 위치한다. 클록 신호, 스캔 개시 신호, 전압 신호는 외부 또는 신호 제어부(600)로부터 인쇄 회로 기판(400)을 통하여 가요성 인쇄 회로막(450)으로 전달된다.
도 2는 도 1의 액정 표시 장치의 A를 확대해서 나타내는 도면이고, 도 3은 밀봉재의 산포 영역을 예시적으로 나타내는 도면이다.
도 2를 참고하면, 표시 영역(300)은 저항(Rp)과 커패시터(Cp)를 포함한다. 게이트선(G1-Gn), 액정 커패시터(Clc), 그리고 유지 커패시터(Cst)는 저항(Rp) 및 커패시터(Cp)로 표시될 수 있다. 스테이지(SR)에서 출력된 게이트 전압은 게이트선(G1-Gn)을 통하여 전달된다. 게이트 구동부(500)는 서로 종속적으로 연결된 다수의 스테이지를 포함할 수 있다. 게이트 구동부(500)는 더미 스테이지(dummy stage)를 추가로 포함할 수 있다. 정상 스테이지에서 출력된 게이트 전압은 게이트선으로 전달되고, 데이터 전압이 화소에 인가되어 화상이 표시된다. 더미 스테이지는 게이트선에 연결되어 있지 않을 수 있다. 또한, 더미 스테이지는 화상을 표시하지 않는 더미 화소(dummy pixel)의 게이트선에 연결되어 있을 수 있다. 게이트 구동부(500)는 클록 신호선(CSL1, CSL2)과 전압 신호선(VSL1, VSL2, VSL3)을 포함할 수도 있고, 포함하지 않을 수도 있다.
스테이지(SR)는 클록 신호선(CSL1, CSL2), 전압 신호선(VSL1, VSL2, VSL3)을 입력 받는다. 클록 신호선(CSL1, CSL2)은 게이트 구동부(500)를 구동하기 위한 타이밍 배선(timing signal)을 모두 포함한다. 클록 신호선은 1개 이상일 수 있으며, 예를 들어, 클록 신호선은 2개, 4개, 6개, 8개 등일 수 있다. 전압 신호선(VSL1, VSL2, VSL3)은 특정 레벨의 전압을 전달하는 신호선을 모두 포함한다. 전압 신호선(VSL1, VSL2, VSL3)은 게이트 오프 전압, 공통 전압, 유지 전압 등을 전달하는 신호선일 수 있다. 전압 신호선은 1개 이상일 수 있으며, 예를 들어, 전압 신호선은 1개, 2개, 3개, 4개 등일 수 있다.
클록 신호선(CSL1, CSL2)은 액정 표시 패널(100)에 집적되어 있는 신호선들 중에서 가장 외곽에 위치하며, 액정 표시 패널(100)의 최외곽에 위치하는 에지 글래스 영역(edge glass region)과 전압 신호선(VSL1, VSL2, VSL3)의 사이에 위치한다. 클록 신호선(CSL1, CSL2)과 표시 영역(300)의 사이에는 전압 신호선(VSL1, VSL2, VSL3)과 스테이지(SR)가 위치한다. 클록 신호선(CSL1, CSL2)은 표시 영역(300)과 멀리 떨어져 있기 때문에, 클록 신호선(CSL1, CSL2)과 표시 영역(300)과의 간섭으로 인한 화소의 커플링(coupling)이 발생하지 않을 수 있으며, 스테이지(SR)의 출력 편차도 발생하지 않을 수 있으며, 이에 따라 표시 품질이 개선될 수 있다.
그리고 클록 신호선(CSL1, CSL2)은 밀봉 영역(seal region)의 중심에 위치하며, 서로 이격되어 있는 클록 신호선(CSL1, CSL2)이 위치하는 영역은 밀봉 영역 안에(within) 위치한다. 이에 따라, 클록 신호선(CSL1, CSL2)과 밀봉재와의 간섭으로 인한 클록 신호 파형의 왜곡이 발생하지 않을 수 있으며, 액정 표시 패널(100)을 확장 없이 좁은 베젤 설계가 가능하다. 만약, 클록 신호선이 밀봉 영역과 부분적으로 중첩한다면, 클록 신호선과 밀봉재와의 간섭에 의해 클록 신호선의 출력에 편차가 발생할 수 있으며, 클록 신호 파형의 왜곡은 게이트선의 출력에 직접적인 영향을 주기 때문에 가로줄 얼룩 등의 불량이 발생할 수 있다.
또한, 밀봉 영역은 스테이지(SR)와 중첩하지 않기 때문에, 밀봉 영역과 스테이지(SR)의 간섭으로 인한 스테이지(SR)의 출력 편차도 발생하지 않을 수 있으며, 자외선 노광에 필요한 패턴의 개구율이 감소하지 않을 수 있다. 만약, 밀봉 영역이 스테이지와 부분적으로 중첩한다면, 밀봉재와 스테이지의 간섭에 의해 스테이지의 출력 편차가 발생할 수 있으며, 패턴의 개구율이 감소하여 밀봉재가 미경화되는 불량이 발생할 수 있다.
도 3을 참고하면, 밀봉재(a, b, c)는 산포될 수 있다. 예를 들어, 밀봉 영역이 대략 700 μm ± 200 μm로 관리되는 경우, 유효한 밀봉 라인(seal line)의 폭은 대략 300 μm일 수 있으며, 클록 신호선(CSL1, CSL2)이 밀봉 라인의 폭 안에 위치할 수 있다. 밀봉 영역의 폭은 밀봉재의 종류에 기초하여 변할 수 있다. 예를 들어, 밀봉재의 종류에 따라 밀봉 영역은 700 μm보다 클 수도 있으며, 대략 1600 μm일 수 있다. 왼쪽에 위치한 제1 클록 신호선(CSL1)의 왼쪽 경계부터 오른쪽에 위치한 제2 클록 신호선(CSL2)의 오른쪽 경계는 밀봉 라인 안에 위치할 수 있으며, 왼쪽에 위치한 제1 클록 신호선(CSL1)의 왼쪽 경계부터 오른쪽에 위치한 제2 클록 신호선(CSL2)의 오른쪽 경계까지의 거리는 대략 300 μm이하일 수 있다. 밀봉 영역은 밀봉재가 산포되는 영역이며, 밀봉 영역 안에 밀봉 라인이 위치한다. 밀봉 영역의 폭이 대략 700 μm ± 200 μm일 때, 유효한 밀봉 라인의 폭이 대략 300 μm보다 크다면, 원가가 상승할 수 있으며, 좁은 베젤의 설계가 어려울 수 있다.
서로 이격되어 있는 복수의 클록 신호선이 위치하는 영역을 클록 신호선 영역(clock signal line region)이라 할 때, 클록 신호선 영역의 폭은 밀봉 라인의 폭보다 작거나 실질적으로 동일할 수 있으며, 클록 신호선 영역은 밀봉 라인 안에 위치할 수 있다. 복수의 클록 신호선이 위치한 영역의 폭은 복수의 클록 신호선 중 가장 왼쪽에 위치한 클록 신호선의 왼쪽 경계부터 복수의 클록 신호선 중 가장 오른쪽에 위치한 클록 신호선의 오른쪽 경계까지의 거리에 해당한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 나타내는 도면이며, 도 5는 도 4의 액정 표시 장치의 B를 확대해서 나타내는 도면이다.
도 4의 액정 표시 장치는 게이트 구동부(500)가 표시 영역(300)의 하단에 위치하며, 게이트선(G1-Gn)과 게이트 구동부(500)는 별도의 신호선에 의해 연결되어 있는 것을 제외하고는 도 1 내지 도 3의 설명이 동일하게 적용될 수 있다.
클록 신호선(CSL1, CSL2)은 액정 표시 패널(100)에 집적되어 있는 신호선들 중에서 가장 외곽에 위치하며, 액정 표시 패널(100)의 최외곽에 위치하는 에지 글래스 영역(edge glass region)과 전압 신호선(VSL1, VSL2, VSL3)의 사이에 위치한다. 클록 신호선(CSL1, CSL2)과 표시 영역(300)의 사이에는 전압 신호선(VSL1, VSL2, VSL3)과 스테이지(SR)가 위치한다. 클록 신호선(CSL1, CSL2)은 표시 영역(300)과 멀리 떨어져 있기 때문에, 클록 신호선(CSL1, CSL2)과 표시 영역(300)과의 간섭으로 인한 화소의 커플링(coupling)이 발생하지 않을 수 있으며, 스테이지(SR)의 출력 편차도 발생하지 않을 수 있으며, 이에 따라 표시 품질이 개선될 수 있다.
그리고 클록 신호선(CSL1, CSL2)은 밀봉 영역의 중심에 위치하며, 서로 이격되어 있는 클록 신호선(CSL1, CSL2)이 위치하는 영역은 밀봉 영역 안에 위치한다. 이에 따라, 클록 신호선(CSL1, CSL2)과 밀봉재와의 간섭으로 인한 클록 신호 파형의 왜곡이 발생하지 않을 수 있으며, 액정 표시 패널(100)을 확장 없이 좁은 베젤 설계가 가능하다.
또한, 밀봉 영역은 스테이지(SR)와 중첩하지 않기 때문에, 밀봉 영역과 스테이지(SR)의 간섭으로 인한 스테이지(SR)의 출력 편차도 발생하지 않을 수 있으며, 자외선 노광에 필요한 패턴의 개구율이 감소하지 않을 수 있다.
예를 들어, 밀봉 영역이 대략 700 μm ± 200 μm로 관리되는 경우, 유효한 밀봉 라인(seal line)의 폭은 대략 300 μm일 수 있으며, 클록 신호선(CSL1, CSL2)이 밀봉 라인의 폭 안에 위치할 수 있다. 밀 봉 영역의 폭은 밀봉재의 종류에 기초하여 변할 수 있다. 예를 들어, 밀봉재의 종류에 따라 밀봉 영역은 700 μm보다 클 수도 있으며, 대략 1600 μm일 수 있다. 아래쪽에 위치한 제1 클록 신호선(CSL1)의 아래쪽 경계부터 위쪽에 위치한 제2 클록 신호선(CSL2)의 위쪽 경계는 밀봉 라인 안에 위치할 수 있으며, 아래쪽에 위치한 제1 클록 신호선(CSL1)의 아래쪽 경계부터 위쪽에 위치한 제2 클록 신호선(CSL2)의 위쪽 경계까지의 거리는 대략 300 μm이하일 수 있다. 밀봉 영역은 밀봉재가 산포되는 영역이며, 밀봉 영역 안에 밀봉 라인이 위치한다. 밀봉 영역의 폭이 대략 700 μm ± 200 μm일 때, 유효한 밀봉 라인의 폭이 대략 300 μm보다 크다면, 원가가 상승할 수 있으며, 좁은 베젤의 설계가 어려울 수 있다.
서로 이격되어 있는 복수의 클록 신호선이 위치한 영역을 클록 신호선 영역(clock signal line region)이라 할 때, 클록 신호선 영역의 폭은 밀봉 라인의 폭보다 작거나 실질적으로 동일할 수 있으며, 클록 신호선 영역은 밀봉 라인 안에 위치할 수 있다. 복수의 클록 신호선이 위치한 영역의 폭은 복수의 클록 신호선 중 가장 아래쪽에 위치한 클록 신호선의 아래쪽 경계부터 복수의 클록 신호선 중 가장 위쪽에 위치한 클록 신호선의 위쪽 경계까지의 거리에 해당한다.
이외에도, 게이트 구동부(500)는 표시 영역(300)의 상측(upper side) 영역, 하측(lower side) 영역, 좌측(left side) 영역, 그리고 우측(right side) 영역 중 적어도 하나 영역에 위치할 수 있다. 복수의 클록 신호선은 게이트 구동부(500)의 위치에 대응하여, 표시 영역(300)의 상하좌우의 영역들 중 적어도 하나 영역에 위치할 수 있다.
도 6은 게이트 구동부의 스테이지(stage)(SR)를 예시적으로 나타내는 회로도이다. 게이트 구동부의 스테이지(SR)는 도 6의 회로도에 특별히 한정되지 않으며, 1 개의 저전압(Vss)이 인가되는 회로를 구성할 수도 있다.
도 6을 참고하면, 게이트 구동부(500)의 스테이지(SR)는 입력부(511), 풀업 구동부(512), 전달 신호 생성부(513), 출력부(514), 그리고 풀다운 구동부(515)를 포함한다.
입력부(511)는 제4 트랜지스터(Tr4)를 포함하며, 입력부(511)는 제1 입력 단자(IN1)로 하이 레벨(high level)의 전압이 인가되는 경우 이 전압을 Q 접점으로 전달한다.
풀업 구동부(512)는 제7 트랜지스터(Tr7)와 제12 트랜지스터(Tr12)를 포함한다. 풀업 구동부(512)는 클록 입력 단자(CK)에서 하이 레벨의 신호가 인가되면, 하이 레벨의 신호가 제12 트랜지스터(Tr12)를 통하여 제7 트랜지스터(Tr7)의 제어 단자 및 풀다운 구동부(515)로 전달된다. 제7 트랜지스터(Tr7)로 전달된 하이 레벨의 신호는 제7 트랜지스터(Tr7)를 턴 온 시키므로, 클록 입력 단자(CK)에서 인가된 하이 레벨의 신호를 Q' 접점으로 인가한다.
전달 신호 생성부(513)는 제15 트랜지스터(Tr15)를 포함한다. 제15 트랜지스터(Tr15)의 출력 단자는 풀다운 구동부(515)에 연결되어 있으므로, 제2 저전압(Vss2)을 인가 받는다. 따라서, 전달 신호가 로우(low) 레벨일 때의 전압은 제2 저전압(Vss2)이다.
출력부(514)는 제1 트랜지스터(Tr1) 및 제1 커패시터(C1)를 포함한다. 제1 트랜지스터(Tr1)는 구동 트랜지스터(driving transistor)라고도 한다. 출력부(514)는 Q 접점에서의 전압 및 클록 신호 중 하나에 따라 게이트 전압을 출력한다.
풀다운 구동부(515)는 제2 트랜지스터(Tr2), 제3 트랜지스터(Tr3), 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 제8 트랜지스터(Tr8) 내지 제11 트랜지스터(Tr11), 제13 트랜지스터(Tr13), 그리고 제16 트랜지스터(Tr16)를 포함한다. 풀다운 구동부(515)는 스테이지(SR) 상에 존재하는 전하를 제거하여 게이트 오프 전압 및 전달 신호의 로우 레벨 전압이 원활하게 출력되도록 한다.
풀다운 구동부(515)는 게이트 전압 출력 단자(OUT)의 전압을 제1 저전압(Vss1)으로 낮추며, Q 접점, Q' 접점, 그리고 전달 신호 출력 단자(CRout)의 전압을 제1 저전압(Vss1)보다 낮은 제2 저전압(Vss2)으로 낮춘다. 그러므로 게이트 온 전압과 전달 신호의 하이 레벨에서의 전압은 서로 실질적으로 동일한 전압을 가질 수 있으며, 게이트 오프 전압과 전달 신호의 로우 레벨에서의 전압은 서로 다른 값을 가질 수 있다. 게이트 오프 전압은 제1 저전압(Vss1)이며, 전달 신호의 로우 레벨의 전압은 제2 저전압(Vss2)이다.
예를 들어, 게이트 온 전압은 25 V, 게이트 오프 전압 및 제1 저전압(Vss1)은 -5 V, 전달 신호의 하이 레벨의 전압은 25 V, 전달 신호의 로우 레벨의 전압 및 제2 저전압(Vss2)은 -10 V일 수 있다.
스테이지(SR)는 Q 접점에서의 전압에 의하여 전달 신호 생성부(513)와 출력부(514)가 동작하여 전달 신호의 하이 레벨의 전압 및 게이트 온 전압을 출력한다. 제1 입력 단자(IN1), 제2 입력 단자(IN2), 그리고 제3 입력 단자(IN3)를 통하여 입력된 전달 신호에 의하여, 전달 신호는 하이 레벨의 전압으로부터 제2 저전압(Vss2)으로 감소할 있으며, 게이트 온 전압은 제1 저전압(Vss1)으로 감소하여 게이트 오프 전압이 될 수 있다. 스테이지(SR)는 전달 신호에 의해서 Q 접점의 전압을 제2 저전압(Vss2)으로 낮추므로, 스테이지(SR)의 소비 전력은 감소할 수 있다. 또한, 제2 저전압(Vss2)이 게이트 오프 전압인 제1 저전압(Vss1)보다 낮아지므로, 다른 스테이지에서 인가된 전달 신호가 리플(ripple), 노이즈 등에 의해 전압이 변하더라도 제2 저전압(Vss2) 값이 충분히 낮아질 수 있으며, 결국 스테이지(SR)에 포함된 트랜지스터들의 누설 전류가 감소하여 스테이지(SR)의 소비 전력이 감소할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 액정 표시 패널 300: 표시 영역
400: 데이터 구동부 500: 게이트 구동부
600: 신호 제어부

Claims (24)

  1. 기판,
    상기 기판 위에 위치하고 게이트 전압을 출력하는 스테이지를 포함하는 게이트 구동부,
    상기 기판 위에 위치하며, 상기 게이트 구동부에 클록 신호를 전달하는 하나 이상의 클록 신호선을 포함하는 복수의 신호선, 그리고
    상기 기판 위에 위치하는 밀봉재
    를 포함하며,
    상기 하나 이상의 클록 신호선과 상기 밀봉재는 서로 중첩하고, 상기 스테이지와 상기 밀봉재 사이에 클록 신호선이 위치하지 않으며, 상기 스테이지는 상기 밀봉재 외부에 위치하는 액정 표시 장치.
  2. 제1항에서,
    상기 하나 이상의 클록 신호선의 폭이 상기 밀봉재의 폭보다 작거나 상기 밀봉재의 폭과 실질적으로 동일한 액정 표시 장치.
  3. 제1항에서,
    상기 복수의 신호선은 상기 하나 이상의 클록 신호선과 상기 스테이지 사이에 위치하는 하나 이상의 전압 신호선을 포함하는 액정 표시 장치.
  4. 제3항에서,
    상기 하나 이상의 클록 신호선은 상기 기판의 최외곽에 위치하는 에지 글래스 영역과 상기 하나 이상의 전압 신호선 사이에 위치하는 액정 표시 장치.
  5. 제3항에서,
    상기 하나 이상의 전압 신호선은 공통 전압을 인가하는 하나 이상의 신호선, 게이트 오프 전압을 인가하는 신호선, 또는 유지 전압을 인가하는 신호선을 포함하는 액정 표시 장치.
  6. 제1항에서,
    상기 게이트 구동부는 상기 기판의 상측 영역, 하측 영역, 좌측 영역, 또는 우측 영역에 위치하는 액정 표시 장치.
  7. 제6항에서,
    상기 하나 이상의 클록 신호선은 상기 게이트 구동부의 위치에 대응하여 상기 기판의 상측 영역, 하측 영역, 좌측 영역, 또는 우측 영역에 위치하는 액정 표시 장치.
  8. 제1항에서,
    상기 하나 이상의 클록 신호선은 서로 이격되어 있는 제1 클록 신호선 및 제2 클록 신호선을 포함하고, 상기 제1 클록 신호선 및 상기 제2 클록 신호선이 위치하는 클록 신호선 영역이 상기 밀봉재 내에 위치하는 액정 표시 장치.
  9. 제8항에서,
    상기 클록 신호선 영역의 폭이 상기 밀봉재의 폭보다 작거나 상기 밀봉재의 폭과 실질적으로 동일한 액정 표시 장치.
  10. 제9항에서,
    상기 클록 신호선 영역의 폭은 상기 제1 클록 신호선의 폭, 상기 제2 클록 신호선의 폭, 그리고 상기 제1 클록 신호선 및 상기 제2 클록 신호선이 이격되어 있는 거리의 합과 실질적으로 동일한 액정 표시 장치.
  11. 제1항에서,
    상기 하나 이상의 클록 신호선은 다른 신호선들보다 상기 스테이지로부터 가장 멀리 위치하는 액정 표시 장치.
  12. 제1항에서,
    상기 스테이지는 상기 기판에 집적되어 있는 액정 표시 장치.
  13. 제1항에서,
    상기 밀봉재의 폭이 300μm 이하인 액정 표시 장치.
  14. 제3항에서,
    상기 하나 이상의 전압 신호선은 상기 밀봉재 외부에 위치하는 액정 표시 장치.
  15. 제1항에서,
    상기 복수의 신호선은 상기 스테이지와 상기 밀봉재 사이에서 상기 밀봉재 외부에 위치하는 복수의 전압 신호선을 포함하는 액정 표시 장치.
  16. 기판,
    상기 기판 위에 위치하고 게이트 전압을 출력하는 스테이지를 포함하는 게이트 구동부,
    상기 기판 위에 제1 방향으로 연장하여 위치하며, 상기 게이트 구동부에 신호들을 전달하는 복수의 신호선, 그리고
    상기 기판 위에 위치하는 밀봉재
    를 포함하며,
    상기 복수의 신호선은 상기 게이트 구동부에 클록 신호를 전달하는 복수의 클록 신호선을 포함하고,
    상기 제1 방향에 수직인 제2 방향으로 상기 기판의 에지와 상기 스테이지 사이에 위치하는 모든 클록 신호선이 상기 밀봉재에 의해 덮여 있는 액정 표시 장치.
  17. 제16항에서,
    상기 복수의 클록 신호선의 폭이 상기 밀봉재의 폭보다 작거나 상기 밀봉재의 폭과 실질적으로 동일한 액정 표시 장치.
  18. 제16항에서,
    상기 복수의 신호선은 상기 복수의 클록 신호선과 상기 스테이지 사이에 위치하는 하나 이상의 전압 신호선을 포함하는 액정 표시 장치.
  19. 제18항에서,
    상기 복수의 클록 신호선은 상기 기판의 에지와 상기 하나 이상의 전압 신호선 사이에 위치하는 액정 표시 장치.
  20. 제18항에서,
    상기 하나 이상의 전압 신호선은 공통 전압을 인가하는 하나 이상의 신호선, 게이트 오프 전압을 인가하는 신호선, 또는 유지 전압을 인가하는 신호선을 포함하는 액정 표시 장치.
  21. 제16항에서,
    상기 게이트 구동부는 상기 기판의 상측 영역, 하측 영역, 좌측 영역, 또는 우측 영역에 위치하는 액정 표시 장치.
  22. 제21항에서,
    상기 복수의 클록 신호선은 상기 게이트 구동부의 위치에 대응하여 상기 기판의 상측 영역, 하측 영역, 좌측 영역, 또는 우측 영역에 위치하는 액정 표시 장치.
  23. 제17항에서,
    상기 복수의 클록 신호선은 서로 이격되어 있는 제1 클록 신호선 및 제2 클록 신호선을 포함하고, 상기 제1 클록 신호선 및 상기 제2 클록 신호선이 위치하는 클록 신호선 영역은 상기 밀봉재 내에 위치하는 액정 표시 장치.
  24. 기판,
    상기 기판 위에 위치하고 게이트 전압을 출력하는 스테이지를 포함하는 게이트 구동부,
    상기 기판 위에 제1 방향으로 연장하여 위치하며, 상기 게이트 구동부에 신호들을 전달하는 복수의 신호선, 그리고
    상기 기판 위에 위치하는 밀봉재
    를 포함하며,
    상기 복수의 신호선은 상기 게이트 구동부에 클록 신호를 전달하는 복수의 클록 신호선을 포함하고,
    상기 복수의 클록 신호선과 상기 밀봉재는 서로 중첩하고, 상기 제1 방향에 수직인 제2 방향으로 상기 스테이지와 상기 밀봉재 사이 그리고 상기 기판의 에지와 상기 밀봉재 사이에 클록 신호선이 위치하지 않는 액정 표시 장치.
KR1020180055009A 2018-05-14 2018-05-14 액정 표시 장치 KR102002961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180055009A KR102002961B1 (ko) 2018-05-14 2018-05-14 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180055009A KR102002961B1 (ko) 2018-05-14 2018-05-14 액정 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095747A Division KR101859711B1 (ko) 2011-09-22 2011-09-22 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20180055779A true KR20180055779A (ko) 2018-05-25
KR102002961B1 KR102002961B1 (ko) 2019-07-24

Family

ID=62299556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180055009A KR102002961B1 (ko) 2018-05-14 2018-05-14 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR102002961B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704072B2 (en) * 2001-02-27 2004-03-09 Samsung Sdi Co., Ltd. Flat panel display device
KR20090114767A (ko) * 2008-04-30 2009-11-04 엘지디스플레이 주식회사 액정표시장치
KR20090125501A (ko) * 2008-06-02 2009-12-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704072B2 (en) * 2001-02-27 2004-03-09 Samsung Sdi Co., Ltd. Flat panel display device
KR20090114767A (ko) * 2008-04-30 2009-11-04 엘지디스플레이 주식회사 액정표시장치
KR20090125501A (ko) * 2008-06-02 2009-12-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR102002961B1 (ko) 2019-07-24

Similar Documents

Publication Publication Date Title
KR101859711B1 (ko) 액정 표시 장치
CN106932979B (zh) 阵列基板和包括其的显示装置
KR101500680B1 (ko) 표시 장치
JP5362978B2 (ja) 表示装置及びその製造方法
KR20140012271A (ko) 표시 장치
JP2007193334A (ja) 液晶表示パネル及びその製造方法
US10621944B2 (en) Gate voltage generation circuit, transistor substrate and display device
KR20090103190A (ko) 표시장치
KR101628200B1 (ko) 표시장치
KR20110124529A (ko) 표시 패널
US20030117540A1 (en) Liquid crystal display panel of line on glass type and method of fabricating the same
JP5731901B2 (ja) 表示装置
US6947021B2 (en) Liquid crystal display
KR20080100580A (ko) 표시기판
KR102002961B1 (ko) 액정 표시 장치
KR20080002336A (ko) 액정표시장치
KR101212156B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20140140936A (ko) 표시 장치
JP2005031332A (ja) Ｔｆｔ表示装置
KR20080099960A (ko) 표시기판 및 이를 갖는 표시패널
JP6452710B2 (ja) ゲート側ファンアウト区域の回路構造
KR20050032279A (ko) 라인 온 글래스형 액정표시소자
KR101296634B1 (ko) 액정 표시 장치
KR102444048B1 (ko) 인쇄회로기판
JP2017083574A (ja) 画像表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant