KR102444048B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR102444048B1
KR102444048B1 KR1020170096974A KR20170096974A KR102444048B1 KR 102444048 B1 KR102444048 B1 KR 102444048B1 KR 1020170096974 A KR1020170096974 A KR 1020170096974A KR 20170096974 A KR20170096974 A KR 20170096974A KR 102444048 B1 KR102444048 B1 KR 102444048B1
Authority
KR
South Korea
Prior art keywords
line
pattern portion
printed circuit
circuit board
transmission line
Prior art date
Application number
KR1020170096974A
Other languages
English (en)
Other versions
KR20190013042A (ko
Inventor
김태형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170096974A priority Critical patent/KR102444048B1/ko
Publication of KR20190013042A publication Critical patent/KR20190013042A/ko
Application granted granted Critical
Publication of KR102444048B1 publication Critical patent/KR102444048B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 일 실시예는 전송선로에 연결되는 표면실장부품에 대응한 본딩패드로 인한 임피던스 부정합의 발생을 감소시킬 수 있는 인쇄회로기판을 제공하기 위한 것으로서, 상기 본딩패드는 상기 전송선로의 일부로 이루어진 선로패턴부, 및 상기 선로패턴부로부터 이격된 부가패턴부를 포함한다. 이로써, 본딩패드의 배치를 위한 전송선로의 형태 변형이 일반적인 인쇄회로기판의 전송선로에 비해 감소될 수 있으므로, 전송선로의 저항값 및 임피던스값의 변동으로 인한 임피던스 임피던스 부정합의 발생이 감소될 수 있고, 그로 인해 SI가 개선될 수 있는 장점이 있다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것으로, 특히 표시장치 등에 구비될 수 있는 인쇄회로기판에 관한 것이다.
표시장치(Display Device)는 TV, 휴대폰, 노트북 및 태블릿 등과 같은 다양한 전자기기에 적용된다. 이에 표시장치의 박형화, 경량화 및 저소비전력화 등을 개발시키기 위한 연구가 계속되고 있다.
표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다.
이러한 표시장치들은 상호 대향 합착된 한 쌍의 기판 사이에 배치된 편광물질 또는 발광물질을 포함하는 표시패널과 표시패널을 구동하는 구동부를 포함한다. 여기서, 구동부는 표시패널에 연결되는 인쇄회로기판으로 구현될 수 있다.
한편, 표시장치가 대형화 및 고해상도화되고 있는 추세에 따라, 인쇄회로기판과 표시패널 사이의 신호 전달량이 급증하고 있으며, 이를 처리하기 위해 신호 전달 속도가 고속화되고 있다. 이에 따라, 인쇄회로기판은 전달신호의 SI (Signal Integrity; 무결점신호) 특성을 향상시킬 수 있는 구조로 설계될 필요가 있다.
SI (Signal Integrity; 무결점신호) 특성을 저해하는 요인으로는 Overshoot 불량, Undershoot 불량 및 Ringing 불량 등과 같은 신호 파형의 변형을 들 수 있다. 이러한 신호 파형의 변형은 송신단과 수신단 간의 임피던스 부정합(Impedance mismatching)에 따른 반사 노이즈(reflection noise)로 인해 심화될 수 있다. 이를 방지하기 위해, 인쇄회로기판은 임피던스 부정합에 따른 반사 노이즈를 상쇄(cancelling)하기 위한 종단저항을 포함할 수 있다.
종단저항은 반사 노이즈를 제거할 수 있을 정도의 비교적 큰 저항값이어야 하므로, 인쇄회로기판의 표면에 실장되는 부품(이하, "표면실장부품"이라 함)으로 마련되는 것이 일반적이다.
도 1은 일반적인 인쇄회로기판 중 일부를 나타낸 도면이다. 도 2는 도 1의 A영역을 나타낸 도면이다.
도 1에 도시한 바와 같이, 인쇄회로기판(10)은 기판(11)의 일면 상에 배치되는 전송선로(12), 본딩패드(13) 및 선로패드(14)를 포함한다. 여기서, 도 1의 본딩패드(13)는 전송선로(12)에 직접 연결되는 표면실장부품에 대응한다.
전송선로(12), 본딩패드(13) 및 선로패드(14) 각각은 기판(11)의 일면 상에 패터닝된 도전층을 포함하는 구조로 이루어질 수 있다.
복수의 전송선로(12)는 차동신호를 전달하기 위한 한 쌍의 전송선로(12a, 12b)를 포함한다.
각 본딩패드(13)는 일부 전송선로(12a, 12b, 12c, 12d)에 각각 대응한다.
도 2에 도시한 바와 같이, 어느 하나의 표면실장부품에 대응하는 한 쌍의 본딩패드(13a, 13b)는 표면실장부품에 구비된 한 쌍의 패드에 대응하여 제 1 간격(G1)으로 이격된다.
차동신호에 대응하는 한 쌍의 전송선로(12a, 12b)는 제 2 간격(G2)으로 상호 이격된다.
다만, 본딩패드(13a, 13b)가 배치된 영역에서, 한 쌍의 전송선로(12a, 12b)는 각 본딩패드(13a, 13b, 13c, 13d)의 중앙에 중첩된다. 이는, 더욱 용이한 패터닝 공정 및 전송선로(12a, 12b)와 본딩패드(13a, 13b) 간의 연결에 대한 신뢰도 향상을 위한 것이다.
이와 같이 본딩패드(13a, 13b)의 중앙에 중첩되기 위하여, 한 쌍의 전송선로(12a, 12b)는 본딩패드(13a, 13b)가 배치된 영역에서 제 2 간격(G2)보다 넓은 제 3 간격(G3)으로 상호 이격된다.
그로 인해, 각 전송선로(12a, 12b)는 복수의 꺾임을 포함하는 형태로 변형됨으로써, 꺾임을 포함하지 않는 직선 형태의 전송선로와 상이한 임피던스값 및 저항값을 갖는다.
또한, 각 본딩패드(13a, 13b)의 중앙이 각 전송선로(12a, 12b)에 중첩됨으로써, 각 본딩패드(13a, 13b)는 각 전송선로(12a, 12b)의 일부 너비가 확장된 영역으로 이루어진다. 즉, 각 전송선로(12a, 12b)는 너비가 확장된 일부영역을 포함하는 형태로 변형됨으로써, 동일 너비로 유지된 직선 형태의 전송선로와 상이한 임피던스값 및 저항값을 갖는다.
특히, 전송선로(12a, 12b)가 직선 형태에 비해 더욱 상이하게 변형된 형태일수록, 임피던스값 및 저항값의 변동폭이 증가될 수 있다.
이상과 같이, 일반적인 인쇄회로기판(10)에 따르면, 각 본딩패드(13a, 13b)의 중앙이 각 전송선로(12a, 12b)에 중첩되므로, 전송선로(12a, 12b)의 형태 변형으로 인한 임피던스값 및 저항값의 변동폭을 감소시키는 데에 한계가 있는 문제점이 있다. 이로써, 쉽게 예상할 수 없는 임피던스 부정합이 발생될 수 있고, 그로 인해 SI 개선에 한계가 있는 문제점이 있다.
본 발명은 본딩패드로 인한 임피던스 부정합의 발생을 감소시킬 수 있는 인쇄회로기판을 제공하기 위한 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 일 예시는 전송선로에 연결되는 표면실장부품에 대응한 본딩패드를 포함하는 인쇄회로기판을 제공한다. 여기서, 상기 본딩패드는 상기 전송선로의 일부로 이루어진 선로패턴부, 및 상기 선로패턴부로부터 이격된 부가패턴부를 포함한다.
상기 표면실장부품에 구비된 한 쌍의 패드에 대응하고, 제 1 간격으로 상호 이격되는 제 1 및 제 2 본딩패드를 포함한다. 이 경우, 상기 제 1 및 제 2 본딩패드 중 적어도 어느 하나는 상기 선로패턴부 및 부가패턴부로 이루어진다.
상기 표면실장부품이 차동신호의 전달을 위한 제 1 및 제 2 전송선로 사이에 연결되는 경우, 상기 제 1 본딩패드는 상기 제 1 전송선로의 일부로 이루어진 제 1 선로패턴부와, 상기 제 1 선로패턴부로부터 이격된 제 1 부가패턴부를 포함하고, 상기 제 2 본딩패드는 상기 제 2 전송선로의 일부로 이루어진 제 2 선로패턴부와, 상기 제 2 선로패턴부로부터 이격된 제 2 부가패턴부를 포함한다.
상기 제 1 및 제 2 전송선로 간의 이격거리는 상기 제 1 간격보다 작은 제 2 간격이고, 상기 제 1 및 제 2 전송선로 각각의 일부로 이루어진 상기 제 1 및 제 2 선로패턴부 사이의 이격거리는 상기 제 1 간격이다.
상기 표면실장부품에 구비된 한 쌍의 패드에 대응하고 제 1 간격으로 상호 이격되는 한 쌍의 본딩패드 중 어느 하나는 상기 선로패턴부 및 상기 부가패턴부를 포함하는 구조로 이루어지고, 다른 나머지 하나는 일괄패턴부로 이루어진다.
본 발명의 일 실시예에 따르면, 전송선로에 연결되는 표면실장부품에 대응한 한 쌍의 본딩패드 중 적어도 하나가 전송선로의 일부로 이루어진 선로패턴부 및 그로부터 이격되는 부가패턴부를 포함하는 구조로 이루어진다.
이에 따라, 본딩패드의 배치를 위한 전송선로의 형태 변형이 일반적인 인쇄회로기판의 전송선로에 비해 감소될 수 있으므로, 전송선로의 저항값 및 임피던스값의 변동폭이 감소될 수 있다.
이로써, 전송선로의 저항값 및 임피던스값의 변동으로 인한 임피던스 임피던스 부정합의 발생이 감소될 수 있고, 그로 인해 SI가 개선될 수 있는 장점이 있다.
도 1은 일반적인 인쇄회로기판 중 일부를 나타낸 도면이다.
도 2는 도 1의 A영역을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판을 구비하는 표시장치의 일 예시를 나타낸 도면이다.
도 4는 도 3의 신호 공급부와 타이밍 컨트롤러 사이에 구비되는 전송선로와 종단저항에 대한 일 예시를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 일면 중 일부를 나타낸 도면이다.
도 6은 도 5의 B영역을 나타낸 도면이다.
도 7은 도 5의 B영역에 표면실장부품이 배치된 경우를 나타낸 도면이다.
도 8은 도 7의 C-C' 단면의 일 예시를 나타낸 도면이다.
도 9는 시간지연(time delay)을 비교하기 위한 시뮬레이션 결과를 나타낸 도면이다.
도 10은 임피던스값을 비교하기 위한 시뮬레이션 결과를 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 본딩패드의 다른 일 예시를 나타낸 도면이다.
도 12는 일반적인 인쇄회로기판의 본딩패드의 다른 일 예시를 나타낸 도면이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
이하, 본 발명의 일 실시예에 따른 인쇄회로기판에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.
먼저, 도 3 및 도 4를 참조하여, 인쇄회로기판을 구비할 수 있는 장치의 일 예시인 표시장치에 대해 설명한다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판을 구비하는 표시장치의 일 예시를 나타낸 도면이다. 도 4는 도 3의 신호 공급부와 타이밍 컨트롤러 사이에 구비되는 전송선로와 종단저항에 대한 일 예시를 나타낸 도면이다.
도 3에 도시한 바와 같이, 표시장치(100)는 제어신호 및 데이터를 공급하는 신호공급부(110) 및 제어신호 및 데이터에 기초하여 영상을 표시하는 표시모듈(120)을 포함한다. 도 3에서는 표시모듈(120)의 표시패널(121)이 액정층(Clc)을 포함하는 액정표시모듈인 것으로 도시하였으나, 이는 단지 예시일 뿐이며, 본 발명의 일 실시예는 액정표시모듈에 국한되지 않고, 다양한 표시장치 및 전자장치에 적용될 수 있음은 당연하다.
신호공급부(110)는 수직/수평동기신호(Vsync/Hsync), 데이터 이네이블 신호(DE), 클럭신호(clk) 및 영상데이터(data)를 표시모듈(120)에 공급한다.
표시모듈(120)은 게이트라인(GL0, GL1, GL2, GLn)과 데이터라인(DL1, DL2, DLm)을 포함하는 표시패널(121), 게이트라인(GL0, GL1, GL2, GLn)을 구동하는 게이트 드라이버(122), 데이터라인(DL1, DL2, DLm)을 구동하는 데이터 드라이버(123) 및 게이트 드라이버(122)의 구동과 데이터 드라이버(123)의 구동을 제어하는 타이밍 컨트롤러(124)를 포함한다.
표시패널(121)은 게이트라인(GL0, GL1, GL2, GLn)과 데이터라인(DL1, DL2, DLm) 간의 교차를 통해 복수의 화소에 대응하는 복수의 화소영역을 정의한다. 그리고, 각 화소영역은 박막트랜지스터(TFT), 스토리지 커패시터(Cst) 및 액정층에 대응하는 액정 커패시터(Clc)를 포함한다. 이러한 화소영역에 있어서, 게이트라인의 신호에 기초하여 턴온된 박막트랜지스터(TFT)를 통해, 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)에 데이터라인의 신호가 공급되면, 데이터라인의 신호와 공통신호(Vcom) 간의 전위차에 따라 액정분자가 틸트함으로써, 각 화소영역의 광투과율이 제어된다.
게이트 드라이버(122), 데이터 드라이버(123) 및 타이밍 컨트롤러(124)는 별도의 인쇄회로기판으로 구현될 수 있다. 또는, 비교적 간단한 회로로 이루어진 게이트 드라이버(122)는 표시패널(121)에 내장되고, 나머지 데이터 드라이버(123) 및 타이밍 컨트롤러(124)는 인쇄회로기판 및 그에 연결되는 COF 등으로 구현될 수도 있다.
즉, 표시모듈(120)은 게이트 드라이버(122), 데이터 드라이버(123) 및 타이밍 컨트롤러(124) 중 적어도 하나를 구현하기 위한 적어도 하나의 인쇄회로기판을 포함한다.
한편, 신호 공급부(110)는 차동신호전달방식(Differential Signaling)을 이용하여 표시모듈(120)으로 각종 신호 및 데이터를 전달할 수 있다.
이에, 도 4에 도시한 바와 같이, 타이밍 컨트롤러(124)가 배치된 인쇄회로기판(200)은 신호공급부(110)가 접속되는 선로패드(201), 선로패드(201)에 연결되고 차동신호에 대응하는 한 쌍의 전송선로(220), 및 한 쌍의 전송선로(220) 사이에 연결되는 종단저항(230)을 포함한다.
여기서, 종단저항(230)은 한 쌍의 전송선로(220)의 임피던스 정합(Impedance matching)을 위한 것이다. 즉, 종단저항(230)은 각 전송선로(220)의 저항값이 임피던스 정합에 미치는 영향을 줄이기 위한 것이다. 예시적으로, 종단저항(230)의 저항값은 100Ω일 수 있으며, 이 경우 각 전송선로(220)의 임피던스가 50Ω씩 증가된다.
이와 같이 종단저항(230)은 비교적 큰 저항값의 소자이므로, 인쇄회로기판(200)의 표면실장부품으로 마련되는 것이 일반적이다. 이에, 인쇄회로기판(200)은 종단저항(230) 등과 같이 전송선로(220)에 직접 연결되는 표면실장부품을 실장하기 위한 본딩패드를 포함한다.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판의 일면 중 일부를 나타낸 도면이다. 도 6은 도 5의 B영역을 나타낸 도면이다. 도 7은 도 5의 B영역에 표면실장부품이 배치된 경우를 나타낸 도면이다. 도 8은 도 7의 C-C' 단면의 일 예시를 나타낸 도면이다.
도 5에 도시한 바와 같이, 본 발명의 일 실시예에 따른 인쇄회로기판(200)은 외부 장치가 접속되는 선로패드(210), 선로패드(210)에 연결되는 전송선로(221, 222, 223, 224; 도 4의 220) 및 전송선로(221, 222, 223, 224)에 연결되는 표면실장부품(도 4의 230)에 대응한 본딩패드(240)를 포함한다. 일 예로, 외부 장치는 도 4의 신호공급부(110)일 수 있다.
도 6에 도시한 바와 같이, 어느 하나의 본딩패드(241)는 그에 대응하는 전송선로(221)의 일부로 이루어진 선로패턴부(241a), 및 선로패턴부(241a)로부터 이격된 부가패턴부(241b)를 포함한다.
도 7 및 도 8에 도시한 바와 같이, 본딩패드(241)는 솔더(250)를 통해 표면실장부품(230)의 패드(231)에 연결된다. 즉, 본딩패드(241)와 표면실장부품(230)의 패드(231) 사이의 솔더(250)를 이용하여 표면실장부품(230)의 패드(231)가 본딩패드(241)에 고정 및 연결된다. 이로써, 표면실장부품(230)은 인쇄회로기판(200)의 일면에 실장된다.
이때, 각 본딩패드(241)의 상호 이격된 선로패턴부(241a)와 부가패턴부(241b)는 솔더(250)를 통해 상호 연결된다. 즉, 솔더(250)는 선로패턴부(241a) 및 부가패턴부(241b)에 모두 접하도록 배치됨으로써, 선로패턴부(241a) 및 부가패턴부(241b)는 솔더(250)를 통해 상호 연결된다. 이와 같이, 솔더(250)가 전송선로(221)의 일부로 이루어진 선로패턴부(241a)에만 접하는 것이 아니라, 선로패턴부(241a)와 부가패턴부(241b) 및 이들 사이의 간격을 모두 덮도록 배치된다. 이로써, 솔더(250)와 본딩패드(241) 간의 접촉면적 감소로 인한 솔더(250)와 본딩패드(241) 간의 분리 불량이 용이하게 방지될 수 있다.
그리고, 본 발명의 일 실시예에 따르면, 표면실장부품(230)이 본딩되지 않은 경우, 전송선로(221)의 일부로 이루어진 선로패턴부(241a)는 부가패턴부(241b)에 연결되지 않는다. 즉, 표면실장부품(230)이 실장되기 전에는, 본딩패드(241)로 인한 전송선로(221)의 형태 변화가 발생되지 않으므로, 전송선로(221)의 저항값 및 임피던스값이 동일 너비의 직선 형태로 이루어진 전송선로의 저항값 및 임피던스값에 비해 큰 차이로 변동하는 것이 방지될 수 있다.
즉, 본 발명의 일 실시예에 따르면, 본딩패드(241)에 의한 전송선로(221)의 저항값 및 임피던스값 변동을 방지하면서도, 본딩패드(241)과 솔더(250) 간의 분리 불량을 방지할 수 있는 장점이 있다.
더불어, 전송선로(221)의 일측에 이격되는 부가패턴부(241b)를 배치함에 따라, 일반적인 인쇄회로기판에 비해 패터닝 공정의 단순화가 저해될 가능성이 낮다. 또한, 본딩패드(241)는 전송선로(221)의 일부로 이루어진 선로패턴부(241a)와 그로부터 이격되는 부가패턴부(241b)를 포함하고, 선로패턴부(241a)와 부가패턴부(241b)는 솔더(250)을 통해 연결되므로, 본딩패드(241)와 전송선로(221) 간의 연결에 대한 신뢰도가 저하되는 것이 방지될 수 있다.
구체적으로, 도 6의 도시와 같이, 인쇄회로기판(200)은 표면실장부품(도 7의 230)에 구비된 한 쌍의 패드(도 8의 231)에 대응하는 제 1 및 제 2 본딩패드(241, 242)를 포함할 수 있다.
도 7에 도시한 바와 같이, 인쇄회로기판(200)은 제 1 및 제 2 전송선로(221, 222) 사이에 연결되는 표면실장부품(230)에 대응한 제 1 및 제 2 본딩패드(241, 242) 각각과 표면실장부품(230) 사이에 배치되는 솔더(250)를 더 포함한다. 이러한 솔더(250)에 의해, 표면실장부품(230)이 인쇄회로기판(200)에 실장된다.
도 8에 도시한 바와 같이, 표면실장부품(230)은 제 1 및 제 2 본딩패드(241, 242)에 대응하는 한 쌍의 패드(231) 및 한 쌍의 패드(231)에 연결되는 소자부(232)를 포함한다.
본 발명의 일 실시예에 따르면, 표면실장부품(도 7의 230)에 구비된 한 쌍의 패드(231) 사이의 이격거리는 제 1 간격(G1)일 수 있다.
이 경우, 도 6의 도시와 같이, 한 쌍의 패드(도 8의 231)에 대응하는 제 1 및 제 2 본딩패드(241, 242) 또한 제 1 간격(G1)으로 상호 이격된다.
일 예로, 제 1 및 제 2 본딩패드(241, 242) 사이의 이격거리는 표면실장부품(230)에 구비된 한 쌍의 패드(231) 사이의 이격거리 이하로 설정될 수 있다. 특히, 별도로 도시하고 있지 않으나 제 1 및 제 2 본딩패드(241, 242) 사이의 이격거리는 표면실장부품(도 7의 230)에 구비된 한 쌍의 패드(231) 사이의 이격거리 이하이고, 소정의 공정마진보다 크게 설계될 수 있다. 여기서, 공정마진은 도전층의 패터닝을 위한 마진, 표면실장부품(230)의 실장을 위한 마진 및 솔더(250)의 도포를 위한 마진 등을 포함한다.
제 1 및 제 2 본딩패드(241, 242)는 차동신호의 전달을 위한 제 1 및 제 2 전송선로(221, 222)에 연결될 수 있다. 즉, 제 1 및 제 2 본딩패드(241, 242)는 제 1 및 제 2 전송선로(221, 222) 사이에 연결되는 표면실장부품(230) (예를 들면, 도 4의 종단저항)에 대응한다.
제 1 및 제 2 본딩패드(241, 242)가 배치되지 않은 영역에서, 제 1 및 제 2 전송선로(221, 222)는 제 2 간격(G2)으로 상호 이격된다. 여기서, 제 2 간격(G2)은 기판 일면의 용적률, 패터닝 마진 및 전송선로(221, 222) 간의 EMI 등을 고려하여 설정된 값일 수 있다. 이러한 제 2 간격(G1)은 표면실장부품(230)에 구비된 한 쌍의 패드(231) 사이의 제 1 간격(G1)보다 작은 것이 일반적이다.
제 1 본딩패드(241)는 제 1 전송선로(221)의 일부로 이루어진 제 1 선로패턴부(241a) 및 제 1 선로패턴부(241a)로부터 이격된 제 1 부가패턴부(241b)를 포함한다.
제 2 본딩패드(242)는 제 2 전송선로(222)의 일부로 이루어진 제 2 선로패턴부(242a) 및 제 2 선로패턴부(242a)로부터 이격된 제 2 부가패턴부(242b)를 포함한다.
제 1 및 제 2 선로패턴부(241a, 242a)는 상호 대향한다. 이러한 제 1 및 제 2 선로패턴부(241a, 242a)는 표면실장부품(230)에 구비된 한 쌍의 패드(231)에 대응하는 제 1 간격(G1)으로 상호 이격된다.
즉, 제 1 및 제 2 선로패턴부(241a, 242a)가 배치된 영역(W2)에서, 제 1 및 제 2 전송선로(221, 222)는 제 2 간격(G2)보다 큰 제 1 간격(G1)으로 상호 이격된다. 이때, 제 1 간격(G1)은 표면실장부품(230)에 구비된 한 쌍의 패드(231) 사이의 간격이다.
달리 설명하면, 표면실장부품(230)을 실장하기 위한 제 1 및 제 2 본딩패드(241, 242)를 배치하기 위하여, 제 1 및 제 2 전송선로(221, 222) 간의 이격거리는 제 2 간격(G2)에서, 표면실장부품(230)에 구비된 한 쌍의 패드(231) 사이의 제 1 간격(G1)으로 변동된다. 그러므로, 제 1 및 제 2 전송선로(221, 222)의 형태 변형이 일반적인 인쇄회로기판(도 1 및 도 2의 10)에 비해 감소될 수 있는 장점이 있다.
즉, 본 발명의 일 실시예와 일반적인 인쇄회로기판(도 1 및 도 2의 10)을 비교해보면, 일반적인 인쇄회로기판(도 1 및 도 2의 10)의 경우, 전송선로(12a, 12b)가 본딩패드(13a, 13b)의 중앙을 가로지르도록 배치된다. 이에, 본딩패드(13a, 13b)에 대응하는 영역(W1)에서 전송선로(12a, 12b)는 제 3 간격(G3)으로 상호 이격된다.
이때, 전송선로(12a, 12b) 사이에 본딩패드(13a, 13b)의 일부가 배치되므로, 전송선로(12a, 12b) 사이의 이격거리는 표면실장부품에 구비된 한 쌍의 패드 사이의 제 1 간격(G1)보다 긴 제 3 간격(G3)이 된다. 일 예로, 제 3 간격(G3)과 제 1 간격(G1) 간의 차이는 적어도 본딩패드(13a, 13b)의 너비에 대응할 수 있다.
이와 같이, 일반적인 인쇄회로기판(도 1 및 도 2의 10)의 경우, 각 본딩패드(13a, 13b)의 중앙이 각 전송선로(12a, 12b)에 중첩됨에 따라, 본딩패드(13a, 13b)에 대응하는 영역(W1)에서 전송선로(12a, 12b) 사이의 이격거리는 제 1 간격(G1)보다 긴 제 3 간격(G3)이 된다.
그에 반해, 본 발명의 일 실시예에 따르면, 각 본딩패드(241, 242)는 각 전송선로(221, 222)의 일부로 이루어지는 선로패턴부(241a, 242a)를 포함하는 구조이다. 여기서, 제 1 및 제 2 본딩패드(241, 242)에 구비된 제 1 및 제 2 선로패턴부(241a, 242a)는 상호 대향한다.
이에, 본딩패드(241, 242)가 배치되는 영역(W2)에서, 제 1 및 제 2 전송선로(221, 222) 사이의 이격거리는 표면실장부품(230)에 구비된 한 쌍의 패드(231)에 대응하는 제 1 간격(G1)이 된다. 즉, 제 1 및 제 2 전송선로(221, 222) 사이에 본딩패드(241, 242)의 일부가 배치되지 않으므로, 제 1 및 제 2 전송선로(221, 222) 사이의 이격거리는 표면실장부품(230)에 구비된 한 쌍의 패드(231)에 대응하는 제 1 간격(G1)이면 충분하다.
이와 같이, 본 발명의 일 실시예에 따르면, 본딩패드(241, 242)의 배치를 위해 제 1 및 제 2 전송선로(221, 222) 사이의 이격거리가 제 2 간격(G2)에서 제 1 간격(G1)으로 변동한다. 반면, 일반적인 인쇄회로기판(도 1 및 도 2의 10)에 따르면, 본딩패드(13a, 13b)의 배치를 위해 전송선로(12a, 12b) 사이의 이격거리가 제 2 간격(G2)에서, 제 1 간격(G1)보다 긴 제 3 간격(G3)으로 변동한다. 그러므로, 본 발명의 일 실시예에 따른 제 1 및 제 2 전송선로(221, 222)의 형태는 일반적인 인쇄회로기판(도 1 및 도 2의 10)의 전송선로(12a, 12b)에 비해, 제 2 간격(G2)으로 상호 평행한 직선 형태와 더 유사하다. 이로써, 본딩패드(241, 242)의 배치에 의한 전송선로(221, 222)의 저항값 및 임피던스값의 변동이 일반적인 인쇄회로기판(도 1 및 도 2의 10)의 전송선로(12a, 12b)에 비해 감소될 수 있다.
또한, 일반적인 인쇄회로기판(도 1 및 도 2의 10)의 경우, 각 본딩패드(13a, 13b)의 중앙이 각 전송선로(12a, 12b)에 중첩됨에 따라, 각 본딩패드(13a, 13b)는 각 전송선로(12a, 12b)의 일부 너비가 확장된 영역으로 이루어진다. 즉, 본딩패드(13a, 13b)에 대응하는 각 전송선로(12a, 12b)의 일부영역은 더 넓은 너비로 변형된다.
그에 반해, 본 발명의 일 실시예에 따르면, 각 본딩패드(241, 242)는 각 전송선로(221, 222)의 일부로 이루어지는 선로패턴부(241a, 242a) 및 선로패턴부(241a, 242a)로부터 이격된 부가패턴부(241b, 242b)를 포함한다. 여기서, 선로패턴부(241a, 242a)와 부가패턴부(241b, 242b)는 표면실장부품(230)을 본딩하기 위한 솔더(250)에 의해 상호 연결된다.
즉, 본 발명의 일 실시예에 따르면, 본딩패드(241, 242)의 배치를 위해, 각 전송선로(221, 222)의 너비가 변형되지 않는다. 그러므로, 본딩패드(241, 242)의 배치에 의한 전송선로(221, 222)의 저항값 및 임피던스값의 변동이 일반적인 인쇄회로기판(도 1 및 도 2의 10)의 전송선로(12a, 12b)에 비해 감소될 수 있다.
도 9는 시간지연(time delay)을 비교하기 위한 시뮬레이션 결과를 나타낸 도면이다. 도 10은 임피던스값을 비교하기 위한 시뮬레이션 결과를 나타낸 도면이다.
도 9 및 도 10에서 m1은 제 2 간격으로 평행하고 일정 너비를 유지하는 전송선로를 나타내고, m2는 본 발명의 일 실시예에 따른 전송선로를 나타내며, m3는 일반적인 인쇄회로기판의 전송선로를 나타낸다.
앞서 언급한 바와 같이, 본 발명의 일 실시예에 따른 전송선로(221, 222)는 일반적인 인쇄회로기판의 전송선로(12a, 12b)에 비해, 제 2 간격으로 평행하고 일정 너비를 유지하는 전송선로와 유사하고, 너비가 변형되는 영역을 포함하지 않는다. 이에, 본 발명의 일 실시예에 따른 전송선로(221, 222)는 일반적인 인쇄회로기판의 전송선로(12a, 12b)에 비해 더 작은 폭으로 저항값 및 임피던스값이 변동된다. 여기서, 전송선로의 저항값은 RC delay를 유발하는 요인이므로, 전송선로에 의한 전달 신호의 시간지연 (time delay)에 대응한다.
이에, 도 9에 도시한 바와 같이, 시간지연에 있어서, m1 (제 2 간격의 전송선로)과 m3 (일반적인 인쇄회로기판) 간의 차이는 0.0068인 반면, m1과 m2 (본 발명의 일 실시예) 간의 차이는 0.0013이다. 즉, 본 발명의 일 실시예에 따른 전송선로(m2)는 일반적인 인쇄회로기판의 전송선로(m3)에 비해 더 작은 폭으로 저항값이 변동함으로써, 시간지연이 약 80.1% 감소되는 것을 확인할 수 있다.
그리고, 도 10에 도시한 바와 같이, 임피던스값에 있어서, m1 (제 2 간격의 전송선로)과 m3 (일반적인 인쇄회로기판) 간의 차이는 2.7Ω인 반면, m1과 m2 (본 발명의 일 실시예) 간의 차이는 1.77Ω이다. 즉, 본 발명의 일 실시예에 따른 전송선로(m2)는 일반적인 인쇄회로기판의 전송선로(m3)에 비해 더 작은 폭으로 임피던스값이 변동하며, 임피던스값의 변동폭은 약 34.4% 감소되는 것을 확인할 수 있다.
한편, 도 5 내지 도 8에서는 차동신호 전달을 위한 한 쌍의 전송선로(221, 222) 사이에 연결되는 표면실장부품에 대응하는 본딩패드(241, 242)를 도시한다.
그러나, 본 발명의 일 실시예에 따른 본딩패드는 한 쌍의 전송선로(221, 222) 사이에 연결되는 표면실장부품뿐만 아니라, 어느 하나의 전송선로에 연결되는 표면실장부품에 대응될 수 있다.
예시적으로, 본 발명의 일 실시예에 따른 본딩패드는 전송선로의 배선저항을 부가하기 위한 표면실장부품에 대응할 수 있다.
도 11은 본 발명의 일 실시예에 따른 본딩패드의 다른 일 예시를 나타낸 도면이다. 도 12는 일반적인 인쇄회로기판의 본딩패드의 다른 일 예시를 나타낸 도면이다.
도 11에 도시한 바와 같이, 본 발명의 일 실시예에 따르면, 제 3 전송선로(225)에 연결되는 어느 하나의 표면실장부품(미도시)에 대응한 한 쌍의 본딩패드(245, 246) 중 어느 하나(245)는 제 3 전송선로(225)의 일부로 이루어진 선로패턴부(245a) 및 선로패턴부(245a)로부터 이격되는 부가패턴부(245b)를 포함하는 구조로 이루어진다. 그리고, 한 쌍의 본딩패드(245, 246) 중 다른 나머지 하나(246)는 일괄패턴부로 이루어진다.
일괄패턴부(246)는 선로패턴부(245a)에 대응하는 제 3 전송선로(225)로부터 이격된다.
여기서, 표면실장부품(미도시)에 대응한 한 쌍의 본딩패드(245, 246) 사이의 이격거리는 표면실장부품(미도시)에 구비된 한 쌍의 패드 사이의 제 1 간격(G1)에 대응하므로, 일괄패턴부(246)는 선로패턴부(245a) 및 부가패턴부(245b)로부터 적어도 제 1 간격(G1)만큼 이격된다.
그와 더불어, 일괄패턴부(246)는 선로패턴부(245a)에 대응하는 제 3 전송선로(225)로부터 이격된다.
이러한 일괄패턴부(246)의 용이한 배치를 위하여, 선로패턴부(245a)에 대응하는 영역(W2)에서, 제 3 전송선로(225)는 제 2 간격(G2)에서 벗어나는 방향으로 돌출된 형태가 된다.
그리고, 일괄패턴부(246)는 표면실장부품의 패드에 대응하는 너비로 이루어진다. 예시적으로, 일괄패턴부(246)의 너비는 선로패턴부(245a)의 너비, 부가패턴부(245b)의 너비 및 선로패턴부(245a)와 부가패턴부(245b) 간의 이격거리를 합한 길이에 대응한다.
이와 마찬가지로, 제 4 전송선로(226)에 연결되는 어느 하나의 표면실장부품(미도시)에 대응한 한 쌍의 본딩패드(247, 248) 중 어느 하나(247)는 제 4 전송선로(226)의 일부로 이루어진 선로패턴부(247a) 및 선로패턴부(247a)로부터 이격되는 부가패턴부(247b)를 포함하는 구조로 이루어지고, 다른 나머지 하나(248)는 제 4 전송선로(226)로부터 이격되는 일괄패턴부로 이루어진다.
여기서, 선로패턴부(247a)와 부가패턴부(247b) 및 제 4 전송선로(226) 각각으로부터 이격되는 일괄패턴부(248)의 용이한 배치를 위하여, 제 4 전송선로(226)는 제 2 간격(G2)에서 벗어나는 방향으로 돌출된 형태가 된다.
이에 따라, 선로패턴부(245a, 247a)가 배치되는 영역(W2)에서, 제 3 및 제 4 전송선로(225, 226) 사이의 이격거리는 제 2 간격(G2)보다 긴 제 4 간격(G4)가 된다. 예시적으로, 제 4 간격(G4)은 제 1 간격(G1)과 유사범위일 수 있다.
이와 같이, 본 발명의 일 실시예에 따르면, 본딩패드(245, 246, 247, 248)의 배치를 위한 각 전송선로(225, 226)의 형태 변형이 최소화될 수 있으므로, 각 전송선로(225, 226)의 저항값 및 임피던스값의 변동이 최소화될 수 있다.
그에 반해, 도 12에 도시한 바와 같이, 일반적인 인쇄회로기판(도 1 및 도 2의 10)에 있어서, 어느 하나의 전송선로(12e)에 연결되는 어느 하나의 표면실장부품(미도시)에 대응한 한 쌍의 본딩패드(13c, 13d) 중 전송선로(12e)에 연결되는 어느 하나(13c)의 중앙은 전송선로(12e)에 중첩된다. 그리고, 다른 나머지 하나(13d)는 하나의 본딩패드(13c)로부터 제 1 간격(G1)으로 이격되고, 전송선로(12e)로부터 이격되며, 하나의 본딩패드(13c)와 선대칭하도록 배치된다.
이와 같이, 일반적인 인쇄회로기판(도 1 및 도 2의 10)에 따르면, 전송선로(12e)가 본딩패드(13c)의 중앙에 교차됨에 따라, 전송선로(12e, 12f) 사이에 본딩패드(13c)의 적어도 일부가 배치된다. 그로 인해, 다른 나머지 하나(13d)의 배치를 위해서는, 전송선로(12e)가 적어도 본딩패드(13c) 너비의 적어도 절반에 해당하는 길이만큼 제 2 간격(G2)로부터 돌출될 필요가 있다. 이에, 본딩패드(13c)가 배치되는 영역(W3)에서, 전송선로(12e, 12f) 사이의 이격거리는 본딩패드(13c)의 너비보다 긴 제 5 간격(G5)가 된다.
그러므로, 일반적인 인쇄회로기판(10)에 따르면, 제 2 간격(G2)의 전송선로와 상이하게 변형된 형태로 인한 전송선로(12e, 12f)의 저항값 및 임피던스값이 더 큰 폭으로 변동된다.
이상과 같이, 본 발명의 일 실시예(200)에 따르면, 전송선로에 연결되는 표면실장부품에 대응한 한 쌍의 본딩패드 중 적어도 하나는 전송선로의 일부로 이루어진 선로패턴부 및 선로패턴부에서 이격되는 부가패턴부를 포함하는 구조로 이루어진다. 이로써, 본딩패드의 배치로 인한 전송선로의 형태 변형이 일반적인 인쇄회로기판(10)에 비해 감소될 수 있으므로, 전송선로의 저항값 및 임피던스값의 변동폭이 감소될 수 있다.
이로써, 전송선로의 저항값 및 임피던스값의 변동으로 인한 임피던스 부정합의 발생이 감소될 수 있다. 그로 인해, SI가 개선될 수 있다.
더불어, 임피던스 부정합의 감소에 의해, 임피던스 부정합을 보완하기 위한 종단저항을 감소시킬 수 있으므로, 인쇄회로기판의 제조비용이 감소될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
10: 일반적인 인쇄회로기판
12a, 12b, 12c, 12d, 12e, 12f: 일반적인 인쇄회로기판의 전송선로
13a, 13b, 13c, 13d: 일반적인 인쇄회로기판의 본딩패드
100: 표시장치
200: 인쇄회로기판
220, 221, 222, 223, 224, 225, 226: 전송선로
230: 종단저항 또는 표면실장부품
240, 241, 242, 243, 244, 245, 246, 247, 248: 본딩패드
241a, 242a, 245a, 247a: 선로패턴부
241b, 242b, 245b, 247b: 부가패턴부
246, 248: 일괄패턴부

Claims (9)

  1. 전송선로에 연결되는 표면실장부품에 대응한 본딩패드를 포함하는 인쇄회로기판에 있어서,
    상기 본딩패드는
    상기 전송선로의 일부로 이루어진 선로패턴부; 및
    상기 선로패턴부로부터 이격된 부가패턴부를 포함하고,
    상기 선로패턴부는 상기 전송선로의 너비와 동일한 너비를 가지는 직선 형태이고, 상기 선로패턴부의 양단은 상기 전송선로에 연결되어 있는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 표면실장부품에 구비된 한 쌍의 패드에 대응하고, 제 1 간격으로 상호 이격되는 제 1 및 제 2 본딩패드를 포함하며,
    상기 제 1 및 제 2 본딩패드 중 적어도 어느 하나는 상기 선로패턴부 및 부가패턴부로 이루어지는 인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 표면실장부품이 차동신호의 전달을 위한 제 1 및 제 2 전송선로 사이에 연결되는 경우,
    상기 제 1 본딩패드는 상기 제 1 전송선로의 일부로 이루어진 제 1 선로패턴부와, 상기 제 1 선로패턴부로부터 이격된 제 1 부가패턴부를 포함하고,
    상기 제 2 본딩패드는 상기 제 2 전송선로의 일부로 이루어진 제 2 선로패턴부와, 상기 제 2 선로패턴부로부터 이격된 제 2 부가패턴부를 포함하는 인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 전송선로 간의 이격거리는 상기 제 1 간격보다 작은 제 2 간격이고,
    상기 제 1 및 제 2 전송선로 각각의 일부로 이루어진 상기 제 1 및 제 2 선로패턴부 사이의 이격거리는 상기 제 1 간격인 인쇄회로기판.
  5. 제 3 항에 있어서,
    상기 제 1 및 제 2 선로패턴부 사이의 이격거리는 상기 제 1 및 제 2 부가패턴부 사이의 이격거리보다 작은 인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 표면실장부품에 구비된 한 쌍의 패드에 대응하고 제 1 간격으로 상호 이격되는 한 쌍의 본딩패드 중 어느 하나는 상기 선로패턴부 및 상기 부가패턴부를 포함하는 구조로 이루어지고, 다른 나머지 하나는 일괄패턴부로 이루어지는 인쇄회로기판.
  7. 제 6 항에 있어서,
    상기 일괄패턴부는 상기 선로패턴부에 대응하는 전송선로에서 이격되고, 상기 표면실장부품의 패드에 대응하는 너비로 이루어지는 인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 일괄패턴부의 너비는 상기 선로패턴부의 너비, 상기 부가패턴부의 너비 및 상기 선로패턴부와 상기 부가패턴부 간의 이격거리를 합한 길이에 대응하는 인쇄회로기판.
  9. 제 1 항에 있어서,
    상기 선로패턴부 및 부가패턴부는 상기 표면실장부품을 상기 본딩패드에 본딩하기 위한 솔더를 통해 상호 연결되는 인쇄회로기판.
KR1020170096974A 2017-07-31 2017-07-31 인쇄회로기판 KR102444048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170096974A KR102444048B1 (ko) 2017-07-31 2017-07-31 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170096974A KR102444048B1 (ko) 2017-07-31 2017-07-31 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20190013042A KR20190013042A (ko) 2019-02-11
KR102444048B1 true KR102444048B1 (ko) 2022-09-15

Family

ID=65370546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170096974A KR102444048B1 (ko) 2017-07-31 2017-07-31 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR102444048B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060214A (ja) 2006-08-30 2008-03-13 Murata Mfg Co Ltd 積層セラミック電子部品の実装構造
JP2011238687A (ja) * 2010-05-07 2011-11-24 Sumitomo Electric Ind Ltd 回路装置及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069546A (ko) * 2005-12-28 2007-07-03 주식회사 팬택앤큐리텔 통신 단말기의 디버그용 패턴을 갖는 인쇄회로기판 구조
KR101987314B1 (ko) * 2013-05-08 2019-06-10 삼성전기주식회사 소자 실장기판
KR102379702B1 (ko) * 2015-09-25 2022-03-28 삼성전자주식회사 인쇄회로기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060214A (ja) 2006-08-30 2008-03-13 Murata Mfg Co Ltd 積層セラミック電子部品の実装構造
JP2011238687A (ja) * 2010-05-07 2011-11-24 Sumitomo Electric Ind Ltd 回路装置及び半導体装置

Also Published As

Publication number Publication date
KR20190013042A (ko) 2019-02-11

Similar Documents

Publication Publication Date Title
US9398687B2 (en) Display device including line on glass
US7782282B2 (en) Display device and driving method thereof
KR101859711B1 (ko) 액정 표시 장치
EP3310135B1 (en) Display device
US10901275B2 (en) Display device
US8760378B2 (en) Liquid crystal display for reducing distortion of common voltage
US20170154595A1 (en) Display device
US10007159B2 (en) Display device
US20180336830A1 (en) Array substrates for enhancing gate driver on array (goa) reliability
KR20090082751A (ko) 액정 표시 장치
US11048133B2 (en) Liquid crystal display panel and liquid crystal display device including the same
KR102394393B1 (ko) 표시장치
KR101274686B1 (ko) 액정 표시 장치 및 그 구동 방법
US20110043508A1 (en) Signal Transmission Lines for Image Display Device and Method for Wiring the Same
US11532644B2 (en) Display panel and display device applying the same
EP2725414A1 (en) Display device
KR20150077149A (ko) 공통전압 보상부를 포함하는 액정표시장치
US20200286922A1 (en) Display panel and display device applying the same
KR102444048B1 (ko) 인쇄회로기판
KR102411379B1 (ko) 표시패널과 이를 이용한 표시장치
KR102662960B1 (ko) 면적이 감소된 연성필름 및 이를 구비한 표시장치
KR102256854B1 (ko) 인쇄 회로 기판 및 이를 포함한 표시 장치
KR20050007115A (ko) 티.에프.티. 표시장치
JP6845006B2 (ja) 信号線駆動回路およびアクティブマトリクス基板並びに表示装置
KR20040016184A (ko) 제어신호발생회로와 구동회로가 일체화된 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant