KR20180053620A - 코일 부품 및 그 제조 방법 - Google Patents

코일 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20180053620A
KR20180053620A KR1020180054749A KR20180054749A KR20180053620A KR 20180053620 A KR20180053620 A KR 20180053620A KR 1020180054749 A KR1020180054749 A KR 1020180054749A KR 20180054749 A KR20180054749 A KR 20180054749A KR 20180053620 A KR20180053620 A KR 20180053620A
Authority
KR
South Korea
Prior art keywords
intermetallic compound
coil
metal particles
resin layer
conductive resin
Prior art date
Application number
KR1020180054749A
Other languages
English (en)
Other versions
KR101933427B1 (ko
Inventor
이윤희
구본석
최창학
김정민
김연태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20180053620A publication Critical patent/KR20180053620A/ko
Application granted granted Critical
Publication of KR101933427B1 publication Critical patent/KR101933427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/045—Fixed inductances of the signal type  with magnetic core with core of cylindric geometry and coil wound along its longitudinal axis, i.e. rod or drum core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은, 자성체 및 양단이 외부로 노출되는 코일을 포함하는 바디; 상기 코일의 노출된 양단에 배치되는 금속간 화합물; 및 상기 바디에 상기 금속간 화합물을 커버하도록 배치되는 외부 전극을 포함하며, 상기 외부 전극은, 상기 바디 외면에 상기 코일의 노출된 양단과 접촉되도록 배치되는 베이스 수지, 상기 베이스 수지 내에 배치되는 복수의 금속 입자 및 상기 복수의 금속 입자를 둘러싸고 일단이 상기 금속간 화합물과 접촉되는 도전성 연결부를 포함하는 도전성 수지층; 및 상기 도전성 수지층 상에 배치되고, 상기 도전성 연결부와 접촉되는 전극층; 을 포함하는 코일 부품 및 그 제조 방법을 제공한다.

Description

코일 부품 및 그 제조 방법{Coil Component and Method of Manufacturing the Same}
본 발명은 코일 부품 및 그 제조 방법에 관한 것이다.
PMIC(전력관리 IC: Power Management IC)는 모바일(Mobile)이나 배터리로 동작하는 장비에서 구동시간을 늘리기 위해 사용된다.
예컨대, CPU 등에서 처리해야 하는 로드(load)에 맞춰 인터페이스 신호를 PMIC에 제공하면, PMIC가 CPU에 공급하는 코어 전압을 그에 맞게 조정하여 항상 최소한의 전력으로 장비가 구동되도록 한다.
이러한 PMIC에 사용되는 코일 부품은 특성상 고 전류(current)와 저 직류저항(Rdc)이 요구된다.
종래의 코일 부품은, 외부 전극이 은, 구리 및 니켈과 같은 금속 중 하나와 에폭시와 같은 수지를 포함하여 이루어진다.
또한, 전도성 금속 입자가 비전도성의 수지에 의해 덮여있기 때문에 접촉 저항이 높고, 외부 전극은 금속으로 된 내부 전극과 별도의 결합 없이 수지에 의해 접촉되어 있기 때문에 접합강도가 낮다.
따라서, 열 충격 등의 외부 충격에 대하여 신뢰성을 충분히 확보하는 것이 어려운 문제가 있다.
또한, 코일 부품은 내부 전극이 코일로 이루어져 있는데, 기종이 소형화됨에 따라 코일의 바디 외부로 노출되는 면적이 감소하기 때문에, 이에 접촉 불량이 많이 발생하게 된다.
일본공개특허 제2005-051226호 국내공개특허 제2015-0086343호 일본등록특허 제5390408호
본 발명의 목적은 외부 전극의 전도도를 향상시키고, 코일과 도전성 수지층 사이의 전기적 및 기계적 접합력을 향상시켜 Rdc를 저감시킬 수 있는 코일 부품 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면은, 양단이 외부로 노출되는 코일을 포함하는 바디; 상기 코일의 노출된 양단에 배치되는 금속간 화합물; 및 상기 바디에 상기 금속간 화합물을 커버하도록 배치되는 외부 전극을 포함하며, 상기 외부 전극은, 상기 바디 외면에 상기 코일의 노출된 양단과 접합되도록 배치되는 베이스 수지, 상기 베이스 수지 내에 배치되는 복수의 금속 입자 및 상기 복수의 금속 입자를 둘러싸고 일단이 상기 금속간 화합물과 접촉되는 도전성 연결부를 포함하는 도전성 수지층; 및 상기 도전성 수지층 상에 배치되고, 상기 도전성 연결부와 접촉되는 전극층; 을 포함하는 코일 부품을 제공한다.
본 발명의 다른 측면은, 복수의 도체 패턴을 포함하는 코일을 포함하는 바디를 형성하는 단계; 상기 코일의 일단과 전기적으로 연결되도록 상기 바디의 일면에 금속 입자, 열경화성 수지 및 상기 열경화성 수지의 경화 온도 보다 낮은 융점을 가지는 저융점 금속을 포함하는 도전성 수지 조성물을 도포하는 단계; 상기 도전성 수지 조성물을 경화하여 용융된 저융점 금속이 금속 입자를 둘러싸는 도전성 연결부가 되고, 코일의 노출 면과 도전성 연결부 사이에 금속간 화합물이 형성되도록 도전성 수지층을 형성하는 단계; 및 상기 도전성 수지층 상에 전극층을 도금으로 형성하는 단계; 를 포함하는 코일 부품의 제조 방법을 제공한다.
본 발명의 일 실시 예에서, 상기 도전성 수지층을 형성하는 단계는, 열경화성 수지 내에 포함되는 금속 입자와 저융점 금속 입자의 표면의 산화막을 제거하는 단계; 및 산화막 제거된 금속 입자와 산화막이 제거된 저융점 금속 입자가 반응하여 도전성 연결부를 형성하되, 상기 저융점 금속 입자가 흐름성을 가져 코일의 노출 면의 주변으로 흘러가 코일의 노출 면과 접촉되는 금속간 화합물을 형성하는 단계; 를 포함할 수 있다.
본 발명의 일 실시 예에 의하면, 바디의 일면을 통해 노출되는 코일의 끝단에 금속간 화합물이 배치되고, 금속간 화합물은 외부 전극의 도전성 수지층의 도전성 연결부와 접합되고, 도전성 연결부는 도전성 수지층에 포함된 복수의 금속 입자 및 금속간 화합물과 도전성 수지층 상에 배치되는 전극층에 접합됨으로서, 코일과 외부 전극 간의 접촉 불량을 방지하여 신뢰성을 향상시키고 코일 부품의 Rdc를 낮출 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 인덕터의 일부를 절개하여 개략적으로 나타낸 사시도이다.
도 2는 도 1에서 외부 전극을 제거하고 나타낸 분리사시도이다.
도 3은 도 1의 I-I’선 단면도이다.
도 4는 도 3의 A 영역을 확대하여 도시한 단면도이다.
도 5는 금속 입자가 플레이크형으로 이루어지는 것을 나타내는 도 3의 A 영역 단면도이다.
도 6은 금속 입자가 구형과 플레이크형의 혼합형으로 이루어지는 것을 나타내는 도 3의 A 영역 단면도이다.
도 7은 에폭시에 구리 입자 및 주석-비스무스 입자가 분산된 것을 도시한 상태도이다.
도 8은 산화막 제거제 또는 열에 의해 구리 입자의 산화막이 제거되는 것을 도시한 상태도이다.
도 9는 산화막 제거제 또는 열에 의해 주석/비스무스 입자의 산화막이 제거되는 것을 도시한 상태도이다.
도 10은 주석/비스무스 입자가 녹아 흐름성을 가지는 것을 도시한 상태도이다.
도 11은 구리 입자와 주석/비스무스 입자가 반응하여 금속간 화합물을 형성하는 것을 도시한 상태도이다.
도 12a는 금속간 화합물이 없는 도전성 수지층이 포함되는 외부 전극을 적용한 적층형 인덕터의 휨 강도를 나타낸 그래프이다.
도 12b는 본 발명의 일 실시 예에 따라 금속간 화합물인 Ag-Sn층이 있는 도전성 수지층이 포함되는 외부 전극을 적용한 적층형 인덕터의 휨 강도를 나타낸 그래프이다.
도 13은 금속간 화합물이 이중 층으로 구성된 것을 나타낸 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.
그러나, 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
또한, 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미할 수 있는 것으로 문맥에 따라 적절히 해석되어야 한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
적층형 인덕터
이하, 적층형 인덕터를 일 예로 들어 설명하지만, 본 발명의 코일 부품이 이에 한정되는 것은 아니다.
도 1은 본 발명의 일 실시 예에 따른 인덕터의 일부를 절개하여 개략적으로 나타낸 사시도이고, 도 2는 도 1에서 외부 전극을 제거하고 나타낸 분리사시도이고, 도 3은 도 1의 I-I’선 단면도이고, 도 4는 도 3의 A 영역을 확대하여 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예에 따른 인덕터(100)는 바디(110), 금속간 화합물(150) 및 제1 및 제2 외부 전극(130, 140)을 포함한다.
바디(110)는 양단이 외부로 노출되는 코일을 포함한다.
이러한 바디(110)는 형상에 있어 특별히 제한은 없지만, 실질적으로 육면체 형상일 수 있다.
본 발명의 실시 예를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 X, Y 및 Z는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
또한, 설명의 편의를 위해, 바디(110)의 Z방향으로 대향되는 양면을 제1 및 제2 면(1, 2)으로 설정하고, X방향으로 대향되고 제1 및 제2 면(1, 2)의 선단을 연결하는 양면을 제3 및 제4 면(3, 4)으로 설정하고, Y방향으로 대향되고 제1 및 제2 면(1, 2)과 제3 및 제4 면(3, 4)의 선단을 각각 연결하는 양면을 제5 및 제6 면(5, 6)으로 설정하기로 한다.
또한, 이하 설명에서는 설명의 편의를 위해 바디(110)가 자성체로 이루어진 것으로 설명하지만, 본 발명의 바디(110)의 재료는 자성체로 한정되는 것이 아니며, 예컨대 세라믹과 같은 유전체로 변경이 가능하다.
본 실시 예의 코일(120)은 Z방향으로 적층되는 복수의 도체 패턴(121-125)과 인접한 도체 패턴(121-125)을 연결하는 복수의 비아 전극(미도시)을 포함한다.
도체 패턴(121-125)은 자성체층 또는, 세라믹층 또는 고분자 기판 (111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하거나 도금 등의 공법을 이용하여 형성된다.
예컨대, 도전성 금속은 은(Ag), 구리(Cu) 및 니켈(Ni) 등의 전도성 금속 또는 이들의 합금 등으로 이루어질 수 있다.
이 중 상하 단에 배치되는 도체 패턴(121, 122)은 양단에 제1 및 제2 리드부(121a, 122a)가 구비된다.
제1 및 제2 리드부(121a, 122a)는 바디(110)의 제3 및 제4 면(3, 4)을 통해 각각 노출되고, 그 위에 금속간 화합물(150)이 각각 형성된다.
한편, 코일(120)을 둘러싸는 부분은 금속 자성체 또는 페라이트 재질로 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
금속간 화합물(150)은 바디(110)의 제3 및 제4 면(3, 4)으로 노출되는 코일(120)의 제1 및 제2 리드부(121a, 122a)의 노출된 부분과 각각 접촉되도록 배치된다.
이때, 코일(120)이 구리로 이루어지는 경우, 금속간 화합물(150)은 구리-주석으로 이루어질 수 있다.
이러한 금속간 화합물(150)은 필요시 복수의 아일랜드(island) 형태일 수 있으며, 또한 상기 복수의 아일랜드는 층 형태로 이루어질 수 있다.
제1 및 제2 외부 전극(130, 140)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되며, 금속간 화합물(150)을 각각 커버하고 코일(120)에서 제1 및 제2 리드부(121a, 122a)의 노출된 부분과 각각 접속된다.
이러한 제1 및 제2 외부 전극(130, 140)은 바디(110)의 외면에 배치되는 도전성 수지층(131, 141)과, 도전성 수지층(131, 141) 상에 각각 배치되는 전극층(132, 133, 142, 143)을 포함한다.
도전성 수지층(131, 141)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되고, 코일(120)의 제1 및 제2 리드부(121a, 122a)의 노출된 부분과 각각 접촉된다.
이러한 도전성 수지층(131, 141)은 베이스 수지(131c, 141c), 금속 입자(131a, 141a) 및 도전성 연결부(131b, 141b)를 포함한다.
복수의 금속 입자(131a, 141a)는 베이스 수지(131c, 141c) 내에 배치되고, 도전성 연결부(131b, 141b)는 복수의 금속 입자(131a, 141a)를 둘러싸고 금속간 화합물(150) 및 전극층(132, 142)과 접촉된다.
도 4는 도 3의 A 영역을 확대하여 도시한 단면도이다.
상기 A 영역은 제1 외부 전극(130)의 일부를 확대하여 도시하였으나, 제1 외부 전극(130)은 코일(120)의 제1 리드부(121a)와 전기적으로 접속하고, 제2 외부 전극(140)은 코일(120)의 제2 리드부(122a)와 전기적으로 접속한다는 차이가 있을 뿐, 제1 외부 전극(130)과 제2 외부 전극(140)의 구성은 유사하다.
따라서, 이하 제1 외부 전극(130)을 기준으로 설명하나 이는 제2 외부 전극(140)에 관한 설명을 포함하는 것으로 본다.
도 4에 도시된 바와 같이, 도전성 수지층(131)은 바디(110)의 제3 면(3)에 배치된다.
도전성 수지층(131)은 베이스 수지(131c), 베이스 수지(131c) 내에 분산되게 배치되는 복수의 금속 입자(131a) 및 복수의 금속 입자(131a)를 둘러싸고 금속간 화합물(131d)과 접촉되는 도전성 연결부(131b)를 포함한다.
도전성 수지층(131)은 베이스 수지(131c)에 복수의 금속 입자(131a)가 분산된 형태이다.
이 경우, 도전성 수지층(131)을 얻을 수 있는 일 예로서, 수지에 금속 입자가 분산된 페이스트를 이용할 수 있으며, 도포된 페이스트는 건조 및 경화 공정을 거쳐 형성하므로, 종래의 소성에 의해 외부 전극을 형성하는 방법과 달리 금속 입자가 용융되지 않아 입자 형태로 도전성 수지층(131) 내에 존재할 수 있다.
이때, 금속 입자(131a)는 니켈(Ni), 은(Ag), 은이 코팅된 구리(Cu), 주석(Sn)이 코팅된 구리 및 구리 중 적어도 하나 이상을 포함할 수 있다.
한편, 금속 입자(132a)는 도전성 연결부(131b) 및 금속간 화합물(150)을 이루는 저융점 금속과 모두 반응하는 경우 도전성 수지층(132) 내에 존재하지 않을 수 있다.
다만, 이하 본 실시 예에서는 설명의 편의를 위해 도전성 수지층(132) 내에 금속 입자(132a)가 포함되는 것으로 도시하여 설명한다.
한편, 도전성 수지층(131)에 포함되는 금속 입자는 구형뿐만 아니라, 도 5에 도시된 바와 같이 필요시 플레이크(flake)형의 금속 입자(131a’)로만 이루어지거나, 또는 도 6에 도시된 바와 같이 구형 금속 입자(131a)와 플레이크형 금속 입자(131a’)의 혼합형으로 이루어질 수 있다.
도전성 연결부(131b)는 금속이 용융된 상태로 복수의 금속 입자(131a)를 둘러싸 서로 연결하는 역할을 하며, 이에 바디(110) 내부의 응력을 최소화시키고, 고온 부하와 내습 부하 특성을 향상시킬 수 있다.
이러한 도전성 연결부(131b)는 도전성 수지층(131)의 전기 전도도를 증가시켜 도전성 수지층의 저항을 낮추는 역할을 할 수 있다.
이때, 도전성 수지층(131)에 금속 입자(131a)가 포함되는 경우, 도전성 연결부(131b)는 금속 입자(131a) 간의 연결성을 높여 도전성 수지층(131)의 저항을 더 감소시키는 역할을 할 수 있다.
또한, 도전성 연결부(131b)에 포함되는 저융점 금속은 베이스 수지(131c)의 경화 온도 보다 낮은 융점을 가질 수 있다.
이때, 도전성 연결부(131b)에 포함되는 저융점 금속은 바람직하게 300℃ 이하의 융점을 가질 수 있다.
구체적으로, 도전성 연결부(131b)에 포함되는 금속은 주석(Sn), 납(Pb), 인듐(In), 구리(Cu), 은(Ag) 및 비스무트(Bi) 중에서 선택된 2 이상의 합금으로 이루어질 수 있다.
이때, 도전성 수지층(131)에 금속 입자(131a)가 포함되는 경우, 도전성 연결부(131b)는 용융 상태로 복수의 금속 입자(131a)를 둘러싸 서로 연결하는 역할을 할 수 있다.
즉, 도전성 연결부(131b)에 포함된 저융점 금속이 베이스 수지(131c)의 경화 온도보다 낮은 융점을 갖기 때문에, 건조 및 경화 공정을 거치는 과정에서 용융되고, 도 4에 도시된 바와 같이 도전성 연결부(131b)가 용융 상태로 금속 입자(131a)를 커버할 수 있게 된다.
도전성 수지층(131)은 저융점 솔더 수지 페이스트를 제작한 후 디핑하여 형성하는데, 저융점 솔더 수지 페이스트 제작시 금속 입자(131a)로 은 또는 은이 코팅된 금속을 적용하는 경우, 도전성 연결부(131b)가 Ag3Sn을 포함할 수 있다.
이때, 내부 전극은 Cu를 포함할 수 있고, 금속간 화합물(150)은 Cu-Sn을 포함할 수 있다.
금속 입자가 분산된 페이스트를 전극 물질로 사용할 경우 전자의 흐름이 금속-금속 접촉일 때는 원활한 흐름을 보이지만 베이스 수지가 금속 입자를 둘러쌀 경우 전자는 그 흐름이 급속하게 감소할 수 있다.
이러한 문제를 해결하기 위해, 베이스 수지의 양을 극단적으로 줄이고 금속의 양을 늘려 금속 입자간 접촉 비율을 높여 도전성을 개선할 수 있으나, 반대로 수지의 양의 감소로 인해 외부 전극의 고착 강도의 저하의 문제가 발생할 수 있다.
본 실시 예에서는 열경화성 수지의 양을 극단적으로 줄이지 않더라도 도전성 연결부에 의해 금속 입자간 접촉 비율을 높일 수 있어, 외부 전극의 고착 강도 저하의 문제가 없으면서 도전성 수지층 내의 전기 전도도를 개선할 수 있다. 이에 인덕터의 Rdc를 저감시킬 수 있다.
금속간 화합물(150)은 코일(120)의 제1 리드부(121a)의 끝단 상에 배치되며 도전성 연결부(131b)와 접촉되어 제1 리드부(121a)와 도전성 연결부(131b)를 연결하는 역할을 한다.
이에 도전성 수지층(131)과 코일(120)의 전기적 및 기계적 접합을 향상시켜 도전성 수지층(131)과 코일(120) 간의 접촉 저항을 감소시키는 역할을 한다.
금속간 화합물(150)은 구리-주석(Cu-Sn), 은-주석(Ag-Sn) 및 니켈-주석(Ni-Sn) 중 하나로 이루어질 수 있다.
다만, 이하 내용에서는 설명의 편의를 위해 금속간 화합물이 구리-주석으로 이루어진 것을 실시 예로 하여 설명한다.
이러한 금속간 화합물(150)은 코일(120)의 제1 리드부(121a)의 끝단 상에 복수의 아일랜드(island) 형태로 배치될 수 있다.
또한, 상기 복수의 아일랜드는 층(layer) 형태로 이루어질 수 있다.
베이스 수지(131c)는 전기 절연성을 가지는 열경화성 수지를 포함할 수 있다.
이때, 상기 열경화성 수지는 예컨대 에폭시 수지일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
이러한 베이스 수지(131c)는 코일(120)의 제1 리드부(121a)의 끝단과 전극층(132) 사이를 기계적으로 접합시켜 주는 역할을 한다.
본 실시 예의 도전성 수지층(131)은 바디(110)의 제3 면(3)에 형성되는 접속부와, 상기 접속부에서 바디(110)의 제1 및 제2 면(1, 2)의 일부까지 연장되는 밴드부를 포함할 수 있다.
도 3에 도시된 바와 같이, 도전성 수지층(131)은, 접속부의 중앙 부분의 두께를 t1으로, 코너부의 두께(바디의 코너(P1)와 도전성 수지층의 코너(P2)를 연결하는 사선의 길이, 여기서 도전성 수지층의 코너(P2)는 접속부의 일단과 밴드부의 일단이 서로 연결되는 부분)는 t2로, 밴드부의 중앙 부분의 두께는 t3으로 정의할 때, t2/t1≥0.05이고, t3/t1≤0.5일 수 있다.
상기 t2/t1이 0.05 미만인 경우, 커패시터 바디의 모서리부의 크랙 발생 가능성이 높아지고, 이로 인해 쇼트 불량 및 내습 불량 등이 발생할 수 있다.
상기 t3/t1이 0.5를 초과하는 경우, 외부 전극의 밴드부가 지나치게 라운드 된 형상을 가지게 되어, 기판에 실장시 지그를 사용하기 어렵고, 인덕터를 기판에 실장한 후 넘어지는 현상이 발생할 수 있으며, 이로 인해 인덕터의 실장 불량율이 증가할 수 있다.
또한, 외부 전극의 두께가 커져 인덕터의 단위 인덕턴스가 감소할 수 있다.
상기 전극층은 도금층일 수 있다.
이때, 상기 전극층은 예컨대 니켈 도금층(132)과 주석 도금층(133)이 순서대로 적층된 구조일 수 있다.
이때, 니켈 도금층(132)은 도전성 수지층(131)의 도전성 연결부(131b) 및 베이스 수지(131c)와 접촉된다.
도전성 수지층의 형성 메커니즘
도 7은 에폭시에 구리 입자 및 주석-비스무스 입자가 분산된 것을 도시한 상태도이고, 도 8은 산화막 제거제 또는 열에 의해 구리 입자의 산화막이 제거되는 것을 도시한 상태도이고, 도 9는 산화막 제거제 또는 열에 의해 주석/비스무스 입자의 산화막이 제거되는 것을 도시한 상태도이고, 도 10은 주석/비스무스 입자가 녹아 흐름성을 가지는 것을 도시한 상태도이고, 도 11은구리 입자와 주석/비스무스 입자가 반응하여 구리-주석층을 형성하는 것을 도시한 상태도이다.
이하, 도 7 내지 도 11을 참조하여, 도전성 수지층(131)을 형성하는 메커니즘을 설명한다.
도 7 내지 도 9를 참조하면, 베이스 수지(131c) 내에 포함되는 구리 입자(310)와 저융점 금속 입자인 주석/비스무스(Sn/Bi) 입자(410)는 표면에 각각 산화막(311, 411)이 존재한다.
또한, 제1 리드부(121a)의 표면에도 산화막이 존재한다.
산화막(311, 411)은, 구리 입자와 주석/비스무스 입자가 서로 반응하여 구리-주석층을 형성하는 것을 방해하는데, 경화시 에폭시에 포함된 산화막 제거제 또는 열(△T)에 의해 제거되거나, 필요시 산 용액 처리를 하여 제거할 수 있다.
이때, 제1 리드부(121a)의 산화막도 함께 제거될 수 있다.
상기 산화막 제거제는 산, 염기, 할로겐화 수소 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
도 10을 참조하면, 산화막(411)이 제거된 주석/비스무스 입자(410)는 약 140℃에서 녹기 시작하고 녹은 주석/비스무스 입자(412)는 흐름성을 가지며 산화막(311)이 제거된 구리 입자(310)를 향해 이동하여 일정한 온도에서 구리 입자(310)와 서로 반응하여 도전성 연결부(131b)를 이루고 제1 리드부(121a) 쪽으로 이동하여 도 11에 나타난 바와 같이 구리-주석층인 금속간 화합물(150)을 형성한다.
이와 같이 형성된 금속간 화합물(150)은 도전성 수지층(131)의 구리-주석으로 이루어진 도전성 연결부(131b)와 연결되어 제1 리드부(121a)와 도전성 수지층(131) 간의 접촉 저항을 감소시킬 수 있다.
도 11에 도시된 구리 입자(131a)는 상기 반응 후 도전성 연결부(131b) 내에 존재하는 구리 입자를 나타낸다.
이때, 주석/비스무스 입자(412)는 표면 산화가 일어나기 쉽고 이 경우 금속간 화합물(150)의 형성을 방해할 수 있다.
따라서, 이러한 표면 산화를 방지하기 위해 카본 함량이 0.5 내지 1.0%가 되도록 주석/비스무스 입자(412)를 표면 처리할 수 있다.
한편, 본 실시 예에서는 저융점 금속 입자로 Sn/Bi를 사용하고 있으나, 그 외 필요시 Sn-Pb, Sn-Cu, Sn-Ag 및 Sn-Ag-Cu 중 적어도 하나를 적용할 수 있다.
이때, 구리 입자(310)와 주석/비스무스 입자(410)의 크기, 함량 및 조성 등에 따라, 금속간 화합물(150) 의 코일(120)의 제1 리드부(121a) 끝단 상의 배치가 결정된다.
본 메커니즘에서 주석-비스무스 입자의 녹는 온도 및 금속간 화합물의 형성 온도는 베이스 수지인 에폭시 수지의 경화 온도 보다 낮아야 한다.
만약, 주석-비스무스 입자의 녹는 온도 및 금속간 화합물의 형성 온도가 에폭시 수지의 경화 온도 보다 높으면 베이스 수지가 먼저 경화되어 녹은 주석-비스무스 입자가 구리 입자의 표면으로 이동할 수 없기 때문에 금속간 화합물인 구리-주석층이 형성될 수 없다.
또한, 금속간 화합물의 형성을 위한 금속의 총 중량 대비 주석/비스무스 입자의 함량은 20 내지 80 wt%일 수 있다.
주석/비스무스 입자의 함량이 20 wt% 미만이면 첨가된 주석/비스무스가 도전성 수지층 내에 있는 금속입자와의 반응에서 전부 소진되어 제1 리드부(121a) 상에 도전성 연결부를 만들어 주기 어렵게 된다.
또한, 주석/비스무스 입자의 함량이 80 wt%를 초과하면 전도성 연결부를 만들어주고 남은 주석/비스무스가 도전성 수지층(131)의 외부로 돌출하는 문제가 있다.
또한, 주석/비스무스 입자에서 주석의 함량을 적절히 조절할 필요가 있다. 본 실시 예에서, 구리 입자와 반응하여 금속간 화합물을 형성하는 성분은 주석이기 때문에, 이러한 반응성을 일정 수준 이상 확보하기 위해, Snx-Bi1-x에서 Sn의 함량(x)은 총 금속 입자의 40wt% 이상인 것이 바람직하다. 주석의 함량(x)이 총 금속 입자의 40wt% 미만이면 제조된 인덕터의 Rdc가 증가될 수 있다.
또한, 금속간 화합물(150)은 구리-주석, 은-주석 및 니켈-주석 중 하나 이상을 포함하고 있으며, 이때 금속 화합물(150)에는 금속 입자가 10부피% 이하 더 포함될 수 있고, 비스무스(Bi)는 10부피% 이하로 더 포함될 수 있다.
상기 금속 입자는 구리, 은, 니켈 및 은이 코팅된 구리 중 적어도 하나일 수 있다.
아래, 표 1은 금속간 화합물의 조성 변화에 따른 인덕터의 Rdc 및 신뢰성의 변화를 나타낸 것이다.
여기서, Rdc는 측정된 값이 40mΩ 이상이거나 260℃ 이상의 용융된 납에 침적하기 전, 후의 Rdc 변화율이 10% 이상인 것을 불량으로 판단한다.
본 실험 예에서, 금속간 화합물은 구리-주석을 포함하며, 금속 입자는 구리를 사용한다.
# Cu [wt%] SnBi [wt%] Rdc [mΩ] 납 내열 후 Rdc
[mΩ]		 Solder
돌출 여부
1 90 10 42.1 62.8 x
2 85 15 38.2 56.2 x
3 80 20 37.5 37.7 x
4 70 30 37.3 37.1 x
5 60 40 36.2 35.1 x
6 50 50 36.5 34.2 x
7 40 60 37.6 35.4 x
8 30 70 38.3 38.1 x
9 20 80 38.8 39.2 x
10 10 90 42.1 42.5 O
11 0 100 56.4 56.2 O
표 1을 참조하면, 샘플 2에서와 같이, SnBi를 15wt% 첨가한 경우, Rdc는 38.2mΩ으로 측정되었으나, 내부 전극과의 접촉 면에서 도전성 연결부가 제대로 형성되지 못해 260℃ 납조에 침적한 후 Rdc가 56.2mΩ으로 증가하는 문제가 발생하였다.반대로 샘플 10 및 11에서와 같이, SnBi를 90% 이상 첨가한 경우, 기둥을 만들어주는 전도성 입자인 Cu가 부족하거나 존재하지 않아 저융점 메탈끼리 뭉치게 되고, 이에 외부 전극 내에서의 입자 간 간격이 멀어지면서 오히려 Rdc가 증가하는 문제가 발생하였다.
또한, 이 경우 저융점 메탈인 SnBi가 과량으로 첨가됨에 따라 금속화합물을 형성시키는 반응에 참여하지 못하고 남은 SnBi가 전극 표면으로 돌출되는 문제도 발생하였다.
따라서, 외부 전극 내에 저융점 메탈인 SnBi의 함량이 20 내지 80wt% 범위인 경우 Rdc와 계면 연결성에 대한 신뢰성이 양호하게 나타나는 것을 알 수 있다.
일반적으로 인덕터의 외부 전극에 도전성 수지층을 적용하면, Rdc는 외부 전극에 적용되는 여러 종류의 저항의 영향을 모두 받는다.
이러한 저항 성분으로, 코일의 저항, 도전성 수지층과 코일 간의 접촉 저항, 도전성 수지층의 저항, 전극층과 도전성 수지층 간의 접촉 저항 및 전극층의 저항이 있다.
여기서, 코일의 저항과 전극층의 저항은 고정 값으로 변동이 되지 않는다.
또한, 본 실시 예에서, 코일의 리드부의 끝단에 금속간 화합물이 배치되고, 금속간 화합물은 외부 전극의 도전성 수지층의 도전성 연결부와 접촉되고, 도전성 연결부는 도전성 수지층에 포함된 복수의 금속 입자와 도전성 수지층 상에 배치되는 전극층에 접촉된다.
따라서, 도전성 수지층이 가지는 바디 내부의 응력 최소화 및 고온부하와 내습부하에 대한 특성 향상 효과는 그대로 유지하면서, 전기전도도가 높아 코일과 외부 전극 간의 접촉 불량을 방지하여 신뢰성을 향상시키고 인덕터의 Rdc를 낮출 수 있다.
일례로, 도전성 수지층에 금속간 화합물이 없는 인덕터의 Rdc는 37mΩ인데, 본 실시 예에서와 같이 금속간 화합물을 배치하면 인덕터의 Rdc를 34mΩ로 낮출 수 있다.
본 발명의 실시 예는 상기의 조건에 따라 구리 입자, 주석/비스무스 입자, 산화막 제거제 및 4 내지 15 wt%의 에폭시 수지를 혼합하고 3-롤-밀(3-roll-mill)을 이용하여 분산시켜 도전성 수지를 제작하고 이를 바디의 제3 및 제4 면에 도포하여 외부 전극을 형성한 것이다.
본 실시 예에 따르면, 외부 전극의 도전성 수지층의 금속간 화합물이 코일의 제1 및 제2 리드부 상에 배치되고, 베이스 수지 내에는 금속간 화합물과 접촉되게 도전성 연결부가 형성되어 전류 채널(channel)을 형성하고, 도전성 연결부는 용융 상태로 복수의 금속 입자를 둘러싸며 전극층과 접촉되게 구성됨으로써, 도전성 수지층의 저항을 감소시킴과 더불어 도전성 수지층과 리드부 간의 접촉 저항 및 전극층과 도전성 수지층 간의 접촉 저항을 더 감소시켜 인덕터의 Rdc가 크게 낮아진다.
또한, 상기 도전성 연결부를 전도도가 높은 저융점 메탈로 형성하면 도전성 수지층의 전도도를 더 향상시켜서 도전성 수지층의 저항을 더 낮출 수 있어서, 인덕터의 Rdc를 더 낮출 수 있게 된다.
또한, 금속간 화합물(150)에 의해 제1 외부 전극(130)의 접합력이 증가되어 적층형 인덕터의 휨 강도를 향상시킬 수 있다.
금속간 화합물(150)은 제1 리드부(121a)의 접촉되는 면적 대비 30% 이상 형성될 수 있다.
금속간 화합물(150)의 제1 리드부(121a)와 접촉되는 면적 대비 형성 면적이 30% 미만인 경우 Rdc가 28.5mΩ을 초과하여 Rdc 저감 효과가 제대로 구현되지 않을 수 있다.
본 실시 예에서, 코일 부품의 Rdc의 pass/fail(통과/불량) 기준은 28.5mΩ으로 한다.
상기 수치는 금속간 화합물을 적용하지 않고 Cu-Epoxy로 도전성 수지층을 형성한 경우의 평균 Rdc 값이다.이때, 금속간 화합물(150)의 제1 리드부(121a)와 접촉되는 면적 대비 형성 면적이 60% 이상인 경우 Rdc 저감 효과가 크게 향상될 수 있다.
표 2는 금속간 화합물이 없는 Cu-Epoxy로 이루어진 도전성 수지층을 포함하는 외부 전극의 납내열 테스트의 결과를 나타낸 것이다. 표 2를 참조하면, 납내열 테스트 결과 샘플 10개 중 2개(샘플 4 및 6)에서 10% 이상의 Rdc 변화율이 나타났다.
# 납내열전 Rdc(mΩ) 10초간 납내열 후 Rdc((mΩ) Rdc 변화율(%)
1 37.6 35.4 -5.85
2 38.4 38.6 0.52
3 38.6 38.4 -0.52
4 38.5 43.6 13.25
5 38.7 35.4 -8.53
6 31.7 38.8 22.40
7 38.7 35.8 -7.49
8 41.2 37.1 -9.95
9 37.0 37.4 1.08
10 36.6 36.3 -0.82
반면에, 리드부의 접촉되는 면적 대비 금속간 화합물의 형성 비율이 5% 이상인 경우, 270℃에서 10초간 납내열 테스트시 Rdc 변화율이 전부 크지 않았다.그러나, 340℃에서 30초간 납내열 테스트를 하는 가혹 조건이 되면, 금속간 화합물의 형성 비율이 30 내지 60% 이하인 경우 1/20의 확률로 Rdc 변화율이 10% 이상 되는 것이 발생하였고, 금속간 화합물의 형성 비율이 60 내지 99.9%인 경우에는 상기 가혹 조건에서도 Rdc의 변화율이 전부 10% 미만으로 나타났다.
도 12a는 비교 예로서 금속간 화합물이 없는 Cu-Epoxy로 이루어진 도전성 수지층이 포함되는 외부 전극을 적용한 적층형 인덕터의 휨 강도를 나타낸 그래프이고, 도 12b는 본 발명의 일 실시 예에 따라 금속간 화합물인 Ag-Sn층이 있는 도전성 수지층이 포함되는 외부 전극을 적용한 적층형 인덕터의 휨 강도를 나타낸 그래프이다.
휨 강도는 PCB 기판에 칩을 실장한 후 칩을 아래방향으로 향하게 한 다음 위에서 서서리 누른다.
이때, PCB 기판의 휘게 되는 정도를 벤딩 깊이(Bending Depth)(mm)라고 표시하고 물리적인 측정값의 변화를 통해서 survival rate(%, 10개 측정 중에 몇 mm에서 변화 값이 NG범위에 도달했는지를 판정)을 결정하게 된다.
그래서 Bending depth가 증가됨에도 변화가 없는 것이 우수한 특성을 가지는 것이다.
도 12a 및 도 12b는 이렇게 survival rate(%)를 도출하기 직전의 raw data이다.
도 12a 및 도 12b를 참조하면, 비교 예에 비해 실시 예의 휨 강도가 크게 향상되는 것을 확인할 수 있다.
따라서, 금속간 화합물(150)의 제1 리드부(121a)와 접촉되는 면적 대비 형성 면적이 30% 이상인 경우, 납내열 테스트에서 Rdc 변화율의 불량 판정이 나타나지 않고, 휨 강도의 불량이 나타나지 않아, Rdc 변화율 및 휨 강도가 우수함을 알 수 있다.
또한, 금속간 화합물(150)의 제1 리드부(121a)와 접촉되는 면적 대비 형성 면적이 60% 이상인 경우 Rdc 변화율이 더 향상됨을 알 수 있다.
표 3은 금속간 화합물의 두께와 Rdc 변화율의 관계를 나타낸 것이다. 납내열 테스트는 각각의 샘플별로 10개의 시료를 테스트하여 불량발생시 그 개수를 기재하였다. 납내열 테스트는 표 2에서와 동일한 방법으로 진행하였다.
여기서, 낙하전후 Rdc변화율은, 칩을 PCB 기판에 실장한 후 초기 Rdc를 측정하고 1m 높이에서 콘크리트 바닥으로 10회 자유 낙하시킨 후 다시 Rdc 값을 측정하는 것으로서, 접합강도가 약해지면 Rdc의 변화율[(후기값-초기값)/초기값*100]이 증가하게 되는 것을 이용하여 외부 전극의 접합강도를 측정할 수 있다.
본 실시 예에서는 Rdc 변화율이 10% 이상의 것을 불량으로 판단한다.
# 금속간 화합물의 두께(㎛) 납내열 Rdc 변화율에 따른 불량여부(EA) 낙하전후 Rdc 변화율에 따른 불량여부(EA)
1 0.5 2/10 2/10
2 2.0 0/10 0/10
3 3.5 0/10 0/10
4 5.0 0/10 0/10
5 12 5/10 5/10
표 3을 참조하면, 금속간 화합물의 두께가 2.0㎛ 미만인 샘플 1에서 Rdc 변화율이 10% 이상 커지는 시료가 발생하고, 금속간 화합물의 두께를 너무 두껍게 하여도(샘플 5) Rdc의 변화율이 커지는 시료가 발생하였다.그러나, 금속간 화합물의 두께가 2 내지 5㎛인 샘플 2-4의 경우 270℃ 10초의 납내열 테스트뿐만 아니라 340℃ 30초간 납내열 테스트에서도 Rdc 불량이 발생하지 않았다. 따라서, Rdc 변화율에 따른 불량이 발생되지 않는 금속간 화합물의 두께는 2 내지 5㎛임을 알 수 있다.
변형 예
도 13은 금속간 화합물이 이중 층으로 구성된 것을 나타낸 사진이다.
도 13을 참조하면, 본 실시 예의 금속간 화합물(150')은 2개의 층으로 이루어질 수 있다.
또한, 리드부(121a)에 가까운 쪽에 위치하는 제1 층(150a)은 상대적으로 구리 성분의 함량이 많은 Cu3Sn으로 형성되고, 전극층(132)에 가까운 쪽에 위치하는 제2 층(150b)은 상대적으로 Sn 성분의 함량이 많은 Cu6Sn5로 형성될 수 있다.
또한, 리드부(121a)는 구리를 포함할 수 있고, 외부 전극의 도전성 수지층(131)의 도전성 연결부(131b)는 Ag3Sn으로 이루어질 수 있다.
적층형 인덕터의 제조 방법
이하에서는, 본 발명의 일 실시 형태에 따른 적층형 인덕터의 제조 방법에 대하여 구체적으로 설명하나, 본 발명이 이에 제한되는 것은 아니며, 본 실시 형태의 적층형 인덕터의 제조 방법에 관한 설명 중 상술한 적층형 인덕터와 중복되는 설명은 생략하도록 한다.
본 실시 형태에 따른 인덕터의 제조 방법은, 먼저 자성체를 포함하는 재료로 이루어진 복수의 시트를 마련한다.
다음으로, 각각의 시트에 도체 패턴을 형성한다.
이때, 상기 도체 패턴은 상기 시트의 둘레를 따라 최대한 루프 형상으로 형성할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도체 패턴은 전기 전도성이 우수한 재료를 사용하여 형성할 수 있으며, 예를 들어 은(Ag), 구리(Cu) 및 니켈 등의와 도전성 재료 또는 이들의 합금을 포함하여 형성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도체 패턴은 통상적인 방법으로 형성할 수 있으며, 예를 들어 후막 인쇄, 도포, 증착 및 스퍼터링 등의 방법 중 하나를 이용하여 형성할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
이때, 2개의 시트에는 시트의 양 단면을 통해 각각 인출되는 리드부를 가지도록 도체 패턴을 형성한다.
이렇게 제조된 각각의 시트에 도전성 비아를 형성한다.
상기 도전성 비아는 시트에 관통구멍을 형성한 후, 그 관통구멍에 도전성 페이스트 등을 충전하여 형성할 수 있다.
상기 도전성 페이스트는 전기 전도성이 우수한 재료를 사용하여 형성할 수 있으며, 은(Ag), 은-팔라듐(Ag-Pd), 니켈(Ni) 또는 구리(Cu) 중 어느 하나 또는 이들의 합금을 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
다음으로, 도체 패턴이 형성된 복수의 시트를 제1 및 제2 리드부를 가지는 도체 패턴 사이에 적층하되, 인접한 시트에 형성된 도전성 비아가 서로 접촉되도록 하여 복수의 도체 패턴이 전기적으로 연결되어 하나의 코일을 구성하도록 적층체를 형성한다.
이때, 상기 적층체의 상부 또는 하부 면에 적어도 하나의 상부 또는 하부 커버 시트를 적층하거나 또는 적층체를 구성하는 시트와 동일한 재료로 이루어진 페이스트를 일정 두께로 인쇄하여 상부 또는 하부 커버를 각각 형성할 수 있다.
다음으로, 상기 적층체를 소성하여 바디를 형성한다.
다음으로, 바디의 길이 방향의 양면에 외부로 노출된 제1 및 제2 리드부와 각각 전기적으로 연결되도록 제1 및 제2 외부 전극을 형성할 수 있다.
이를 위해, 금속 입자, 열경화성 수지 및 상기 열경화성 수지보다 낮은 융점을 갖는 저융점 금속을 포함하는 도전성 수지 조성물을 마련한다.
상기 도전성 수지 조성물은, 예컨대 금속 입자인 구리 입자, 저융점 금속인 주석/비스무트 입자, 산화막 제거제 및 4 내지 15 wt%의 에폭시 수지를 혼합한 후, 3-롤 밀(3-roll mill)을 이용하여 분산시킴으로써 제조할 수 있다.
그리고, 상기 바디의 일면에 상기 도전성 수지 조성물을 도포하고 건조 및 경화하여 금속간 화합물과 도전성 수지층을 형성할 수 있다.
이때, 상기 금속 입자 중 일부가 상기 저융점 금속과 완전히 반응하지 않고 남는 경우, 남은 금속 입자는 용융된 저융점 금속에 의해 커버되는 상태로 상기 도전성 수지층 내에 존재할 수 있다.
이때, 상기 금속 입자는 니켈, 은, 은이 코팅된 구리, 주석이 코팅된 구리 및 구리 중 적어도 하나 이상을 포함할 수 있으며, 본 발명이 이에 제한되는 것은 아니다.
상기 열경화성 수지는 예를 들어 에폭시 수지를 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니고, 예컨대 비스페놀 A 수지, 글리콜 에폭시 수지, 노블락 에폭시 수지 또는 이들의 유도체 중 분자량이 작아 상온에서 액상인 수지일 수 있다.
나아가 상기 도전성 수지층 상에 전극층을 형성하는 단계를 더 포함할 수 있다.
상기 전극층은 도금에 의해 형성될 수 있으며, 예를 들어 니켈 도금층과 그 상부에 더 형성되는 주석 도금층을 포함할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100: 인덕터
110: 바디
111: 자성체층
120: 코일
130, 140: 제1 및 제2 외부전극
131, 141: 도전성 수지층
132, 133, 142, 143: 전극층
131a; 금속 입자
131b: 도전성 연결부
131c: 베이스 수지
150: 금속간 화합물

Claims (28)

  1. 양단이 외부로 노출되는 코일을 포함하는 바디;
    상기 코일의 노출된 양단에 각각 접촉되도록 배치되는 금속간 화합물; 및
    상기 바디에 상기 금속간 화합물을 커버하도록 배치되는 외부 전극을 포함하며,
    상기 외부 전극은,
    상기 바디 외면에 상기 금속간 화합물을 커버하고 상기 코일의 노출된 양단과 접합되도록 배치되는 베이스 수지, 상기 베이스 수지 내에 배치되는 복수의 금속 입자 및 상기 복수의 금속 입자를 둘러싸고 일단이 상기 금속간 화합물과 접촉되는 도전성 연결부를 포함하는 도전성 수지층; 및
    상기 도전성 수지층 상에 배치되고, 상기 도전성 연결부와 접촉되는 전극층; 을 포함하는 코일 부품.
  2. 양단이 외부로 노출되는 코일을 포함하는 바디;
    상기 코일의 노출된 양단에 각각 접촉되도록 배치되는 금속간 화합물; 및
    상기 바디에 상기 금속간 화합물을 커버하도록 배치되는 외부 전극을 포함하며,
    상기 외부 전극은,
    상기 바디 외면에 상기 금속간 화합물을 커버하고 상기 코일의 노출된 양단과 접합되도록 배치되는 베이스 수지, 상기 베이스 수지 내에 배치되고 일단이 상기 금속간 화합물과 접촉되는 도전성 연결부를 포함하는 도전성 수지층; 및
    상기 도전성 수지층 상에 배치되고, 상기 도전성 연결부와 접촉되는 전극층; 을 포함하는 코일 부품.
  3. 제1항 또는 제2항에 있어서,
    상기 금속간 화합물이 복수의 아일랜드(island) 형태인 코일 부품.
  4. 제3항에 있어서,
    상기 복수의 아일랜드(island)가 층(layer) 형태인 코일 부품.
  5. 제1항 또는 제2항에 있어서,
    상기 도전성 연결부는, 상기 베이스 수지의 경화 온도 보다 낮은 융점을 가지는 코일 부품.
  6. 제1항 또는 제2항에 있어서,
    상기 도전성 연결부의 융점이 300℃ 이하인 코일 부품.
  7. 제1항에 있어서,
    상기 금속간 화합물이 구리-주석, 은-주석 및 니켈-주석 중 하나를 포함하고,
    상기 도전성 수지층은, 상기 금속 입자가 구리, 니켈, 은, 은이 코팅된 구리 및 주석이 코팅된 구리 중 적어도 하나인 코일 부품.
  8. 제7항에 있어서,
    상기 도전성 수지층의 상기 도전성 연결부가 Ag3Sn을 포함하는 코일 부품.
  9. 제1항에 있어서,
    상기 도전성 수지층은, 상기 금속 입자가 구형, 플레이크(flake)형 및 구형과 플레이크형의 혼합형 중 하나인 코일 부품.
  10. 제1항 또는 제2항에 있어서,
    상기 금속간 화합물이 구리-주석, 은-주석 및 니켈-주석 중 하나를 포함하는 코일 부품.
  11. 제1항 또는 제2항에 있어서,
    상기 바디는, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면의 선단을 연결하는 제3 및 제4 면, 제1 면과 제2 면의 선단을 연결하고 제3 및 제4 면의 선단을 연결하는 제5 및 제6 면을 포함하며,
    상기 코일의 양단이 상기 바디의 제3 및 제4 면을 통해 노출되고,
    상기 도전성 수지층이 상기 바디의 제3 및 제4면 에 형성되는 코일 부품.
  12. 제1항 또는 제2항에 있어서,
    상기 외부 전극은 상기 바디의 제3 및 제4 면에 각각 형성되는 접속부와 상기 접속부에서 상기 바디의 제1 및 제2 면의 일부까지 연장되게 형성되는 밴드부를 포함하는 코일 부품.
  13. 제12항에 있어서,
    상기 도전성 수지층은, 상기 접속부의 중앙 부분의 두께를 t1으로, 코너부의 두께는 t2로, 상기 밴드부의 중앙 부분의 두께는 t3으로 정의할 때, t2/t1≥0.05이고, t3/t1≤0.5인 코일 부품.
  14. 제1항 또는 제2항에 있어서,
    상기 코일은 구리이고, 상기 금속간 화합물이 구리-주석인 코일 부품.
  15. 제1항 또는 제2항에 있어서,
    상기 금속간 화합물이 금속 입자 10부피% 이하, 비스무스 10부피% 이하를 더 포함하는 코일 부품.
  16. 제1항 또는 제2항에 있어서,
    상기 도전성 수지층 내에 Sn-Bi(주석 비스무스)의 함량이 20 내지 80wt%인 코일 부품.
  17. 제1항 또는 제2항에 있어서,
    상기 금속간 화합물이 상기 코일의 리드부와 접촉되는 면적 대비 30% 이상 형성되는 코일 부품.
  18. 제1항 또는 제2항에 있어서,
    상기 금속간 화합물의 두께는 2.0 내지 5.0㎛인 코일 부품.
  19. 제1항 또는 제2항에 있어서,
    상기 금속간 화합물은 이중 층으로 이루어지며, 상기 코일의 리드부에 가까운 쪽에 위치하는 층은 상대적으로 구리 성분의 함량이 많은 Cu3Sn으로 형성되고, 전극층에 가까운 쪽에 위치하는 층은 상대적으로 Sn 성분의 함량이 많은 Cu6Sn5로 형성되는 코일 부품.
  20. 자성체층 및 복수의 도체 패턴을 포함하는 코일을 포함하는 바디를 형성하는 단계;
    상기 코일의 일단과 전기적으로 연결되도록 상기 바디의 일면에 금속 입자, 열경화성 수지 및 상기 열경화성 수지의 경화 온도 보다 낮은 융점을 가지는 저융점 금속을 포함하는 도전성 수지 조성물을 도포하는 단계;
    상기 도전성 수지 조성물을 경화하여 용융된 저융점 금속이 금속 입자를 둘러싸는 도전성 연결부가 되고, 코일의 노출 면과 도전성 연결부 사이에 금속간 화합물이 형성되도록 도전성 수지층을 형성하는 단계; 및
    상기 도전성 수지층 상에 전극층을 도금으로 형성하는 단계; 를 포함하는 코일 부품의 제조 방법.
  21. 제20항에 있어서,
    상기 도전성 수지층을 형성하는 단계는,
    열경화성 수지 내에 포함되는 금속 입자와 저융점 금속 입자의 표면의 산화막을 제거하는 단계; 및
    산화막 제거된 금속 입자와 산화막이 제거된 저융점 금속 입자가 반응하여 도전성 연결부를 형성하되, 상기 저융점 금속 입자가 흐름성을 가져 코일의 노출 면의 주변으로 흘러가 코일의 노출 면과 접촉되는 금속간 화합물을 형성하는 단계; 를 포함하는 코일 부품의 제조 방법.
  22. 제20항에 있어서,
    상기 금속 입자는 구리이고, 상기 저융점 금속 입자는 Sn/Bi, Sn-Pb, Sn-Cu, Sn-Ag 및 Sn-Ag-Cu 중 적어도 하나인 코일 부품의 제조 방법.
  23. 제20항에 있어서,
    상기 저융점 금속의 함량이 총 금속의 함량 대비 20 내지 80wt%인 코일 부품의 제조 방법.
  24. 제22항에 있어서,
    상기 저융점 금속 입자는 Sn/Bi이고, Snx-Biy에서 Sn의 함량(x)이 총 금속의 함량 대비 40wt% 이상인 코일 부품의 제조 방법.
  25. 제20항에 있어서,
    상기 저융점 금속의 융점이 300℃ 이하인 코일 부품의 제조 방법.
  26. 제20항에 있어서,
    상기 코일이 구리를 포함하고,
    상기 도전성 수지층은, 상기 금속 입자가 구리, 니켈, 은, 은이 코팅된 구리 및 주석이 코팅된 구리 중 적어도 하나이고, 상기 금속간 화합물이 구리-주석으로 이루어지는 코일 부품의 제조 방법.
  27. 제26항에 있어서,
    상기 도전성 수지층을 형성하는 단계에 있어서, 상기 금속간 화합물을 복수의 아일랜드(island) 형태로 형성하는 코일 부품의 제조 방법.
  28. 제27항에 있어서,
    상기 복수의 아일랜드(island)를 층(layer) 형태로 형성하는 코일 부품의 제조 방법.
KR1020180054749A 2016-07-26 2018-05-14 코일 부품 및 그 제조 방법 KR101933427B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160094705 2016-07-26
KR1020160094705 2016-07-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160176097A Division KR101892824B1 (ko) 2016-07-26 2016-12-21 코일 부품 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180053620A true KR20180053620A (ko) 2018-05-23
KR101933427B1 KR101933427B1 (ko) 2018-12-28

Family

ID=61224641

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020160152722A KR101892819B1 (ko) 2016-07-26 2016-11-16 코일 부품
KR1020160176097A KR101892824B1 (ko) 2016-07-26 2016-12-21 코일 부품 및 그 제조 방법
KR1020180054750A KR102063934B1 (ko) 2016-07-26 2018-05-14 코일 부품
KR1020180054749A KR101933427B1 (ko) 2016-07-26 2018-05-14 코일 부품 및 그 제조 방법
KR1020190174159A KR102356800B1 (ko) 2016-07-26 2019-12-24 코일 부품

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020160152722A KR101892819B1 (ko) 2016-07-26 2016-11-16 코일 부품
KR1020160176097A KR101892824B1 (ko) 2016-07-26 2016-12-21 코일 부품 및 그 제조 방법
KR1020180054750A KR102063934B1 (ko) 2016-07-26 2018-05-14 코일 부품

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190174159A KR102356800B1 (ko) 2016-07-26 2019-12-24 코일 부품

Country Status (1)

Country Link
KR (5) KR101892819B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102224310B1 (ko) * 2019-12-13 2021-03-08 삼성전기주식회사 코일 부품
KR102502699B1 (ko) * 2022-08-30 2023-02-23 반암 주식회사 박막 기판 및 이를 포함하는 에너지 감응형 전자 부품
KR102609291B1 (ko) * 2022-12-23 2023-12-05 반암 주식회사 에너지 감응형 전자 부품 및 기능 박막이 형성된 집합 기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892819B1 (ko) * 2016-07-26 2018-08-28 삼성전기주식회사 코일 부품
JP7173080B2 (ja) * 2020-04-07 2022-11-16 株式会社村田製作所 インダクタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927438B2 (ja) 1977-01-19 1984-07-05 安積濾紙株式会社 濾紙の製造方法
JP4901078B2 (ja) 2003-07-15 2012-03-21 株式会社村田製作所 チップ状電子部品
JP4983357B2 (ja) * 2007-04-11 2012-07-25 パナソニック株式会社 セラミック電子部品およびその製造方法
JP5390408B2 (ja) 2008-02-06 2014-01-15 ナミックス株式会社 熱硬化性導電ペースト、及びそれを用いて形成した外部電極を有する積層セラミック電子部品
JP2013069713A (ja) * 2011-09-20 2013-04-18 Tdk Corp チップ型電子部品及びチップ型電子部品の製造方法
CN104871271B (zh) 2012-12-18 2018-04-20 株式会社村田制作所 层叠陶瓷电子部件
KR101474168B1 (ko) * 2013-11-15 2014-12-17 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판
KR102025708B1 (ko) * 2014-08-11 2019-09-26 삼성전기주식회사 칩 전자부품 및 그 실장기판
KR101892819B1 (ko) 2016-07-26 2018-08-28 삼성전기주식회사 코일 부품

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102224310B1 (ko) * 2019-12-13 2021-03-08 삼성전기주식회사 코일 부품
US11482372B2 (en) 2019-12-13 2022-10-25 Samsung Electro-Mechanics Co., Ltd. Coil component
KR102502699B1 (ko) * 2022-08-30 2023-02-23 반암 주식회사 박막 기판 및 이를 포함하는 에너지 감응형 전자 부품
WO2024049002A1 (ko) * 2022-08-30 2024-03-07 반암 주식회사 박막 기판 및 이를 포함하는 에너지 감응형 전자 부품
KR102609291B1 (ko) * 2022-12-23 2023-12-05 반암 주식회사 에너지 감응형 전자 부품 및 기능 박막이 형성된 집합 기판

Also Published As

Publication number Publication date
KR102063934B1 (ko) 2020-01-08
KR20200001579A (ko) 2020-01-06
KR101892819B1 (ko) 2018-08-28
KR20180012174A (ko) 2018-02-05
KR101892824B1 (ko) 2018-08-28
KR20180012178A (ko) 2018-02-05
KR20180053621A (ko) 2018-05-23
KR101933427B1 (ko) 2018-12-28
KR102356800B1 (ko) 2022-02-03

Similar Documents

Publication Publication Date Title
US11804327B2 (en) Coil component and method of manufacturing the same
KR101933427B1 (ko) 코일 부품 및 그 제조 방법
KR101973433B1 (ko) 적층형 커패시터 및 그 제조 방법
KR102530767B1 (ko) 적층형 커패시터 및 그 제조 방법
KR101922879B1 (ko) 적층형 커패시터
EP2824681B1 (en) Electronic component and a junction structure between electronic component and object to be joined
US8895869B2 (en) Mounting structure of electronic component
WO2007148556A1 (ja) 積層型セラミック電子部品
CN105702432B (zh) 电子组件以及具有该电子组件的板
JP2004200373A (ja) 電子部品および製造方法
JP4715000B2 (ja) チップ型電子部品の製造方法
JP2006156851A (ja) チップ部品及びチップ部品の製造方法
JP2005302845A (ja) 電子部品実装体、電子部品実装体の製造方法、および導電性接着剤
JP2003013280A (ja) 積層型チップ部品

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right