KR20180047779A - 자기 터널 접합 소자를 포함하는 논리 회로 - Google Patents

자기 터널 접합 소자를 포함하는 논리 회로 Download PDF

Info

Publication number
KR20180047779A
KR20180047779A KR1020160144484A KR20160144484A KR20180047779A KR 20180047779 A KR20180047779 A KR 20180047779A KR 1020160144484 A KR1020160144484 A KR 1020160144484A KR 20160144484 A KR20160144484 A KR 20160144484A KR 20180047779 A KR20180047779 A KR 20180047779A
Authority
KR
South Korea
Prior art keywords
tunnel junction
magnetic tunnel
layer
junction element
logic circuit
Prior art date
Application number
KR1020160144484A
Other languages
English (en)
Other versions
KR102582672B1 (ko
Inventor
이경민
정현성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160144484A priority Critical patent/KR102582672B1/ko
Priority to US15/491,289 priority patent/US10170172B2/en
Publication of KR20180047779A publication Critical patent/KR20180047779A/ko
Application granted granted Critical
Publication of KR102582672B1 publication Critical patent/KR102582672B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H01L43/08—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

논리 회로에 있어서, 제1 입력 신호를 수신하는 제1 층 및 노드와 연결되는 제2 층을 포함하는 제1 자기 터널 접합 소자, 제2 입력 신호를 수신하는 제1 층 및 상기 노드와 연결되는 제2 층을 포함하는 제2 자기 터널 접합 소자 및 상기 노드와 연결되고, 상기 노드의 신호를 인버팅함으로써 출력 신호를 생성하는 인버터를 포함하고, 상기 인버터는 기판 상에 배치된 트랜지스터를 포함하고, 상기 제1 및 제2 자기 터널 접합 소자는 상기 트랜지스터의 상부에 배치될 수 있다.

Description

자기 터널 접합 소자를 포함하는 논리 회로{Logic Circuit Including Magnetic Tunnel Junction Device}
본 개시는 논리 회로에 관한 것으로, 더욱 상세하게는 자기 터널 접합 소자를 포함하는 논리 회로에 관한 것이다.
전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 소형화, 다기능화 및 대용량화되고 있다. 이에 따라 작은 면적에서 고용량의 데이터 처리가 요구되고 있다. 최근, 고집적화된 소자의 패턴 미세화를 위해서는 새로운 노광 기술 또는 고가의 공정 기술 등이 요구되어, 새로운 집적도 기술에 대한 많은 연구가 진행되고 있다. 예를 들어, 자기 터널 접합(Magnetic Tunnel Junction) 소자는 고집적화 등의 요구를 충족시킬 수 있어 자기 터널 접합 소자에 대한 연구가 활발히 이루어지고 있다.
본 개시의 기술적 사상이 이루고자 하는 과제는 집적도가 증가하고, 공정 비용을 절감시킬 수 있는, 자기 터널 접합 소자를 포함하는 논리 회로를 제공하는 데 있다.
본 개시의 기술적 사상에 의한 일 양태에 따른 논리 회로는, 제1 입력 신호를 수신하는 제1 층 및 노드와 연결되는 제2 층을 포함하는 제1 자기 터널 접합 소자, 제2 입력 신호를 수신하는 제1 층 및 상기 노드와 연결되는 제2 층을 포함하는 제2 자기 터널 접합 소자 및 상기 노드와 연결되고, 상기 노드의 신호를 인버팅함으로써 출력 신호를 생성하는 인버터를 포함하고, 상기 인버터는 기판 상에 배치된 트랜지스터를 포함하고, 상기 제1 및 제2 자기 터널 접합 소자는 상기 트랜지스터의 상부에 배치될 수 있다.
본 개시의 기술적 사상에 의한 일 양태에 따른 논리 회로는, 제1 입력 신호를 수신하는 제1 층 및 노드와 연결되는 제2 층을 포함하는 자기 터널 접합 소자, 제2 입력 신호를 수신하고, 상기 노드와 연결되는 기준 저항 및 상기 노드와 연결되고, 상기 노드의 신호를 인버팅하여 출력 신호를 생성하는 인버터를 포함할 수 있다.
본 개시의 기술적 사상에 따른 자기 터널 접합 소자를 포함하는 논리 회로는 트랜지스터의 상부에 자기 터널 접합 소자를 배치하여, 수직적 구조를 형성할 수 있다. 따라서, 논리 회로가 차지하는 면적이 감소되어 집적도가 증가할 수 있다. 또한, 본 개시의 기술적 사상에 따른 논리 회로를 포함하는 메모리 소자는 메모리 셀과 논리 회로를 동일 공정, 동일 마스크로 형성할 수 있어서 비용을 절감시킬 수 있다.
도 1a 및 도 1b는 자기 터널 접합 소자의 자화 방향에 따른 저항의 변화를 설명하기 위한 개념도들이다.
도 2a는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다.
도 2b는 제1 및 제2 자기 터널 접합 소자에 각각 제1 및 제2 입력 신호가 인가될 때, 자기 터널 접합 소자가 가지는 저항 값을 나타낸 개념도이다.
도 3a는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다.
도 3b는 제1 및 제2 자기 터널 접합 소자에 각각 제1 및 제2 입력 신호가 인가될 때, 자기 터널 접합 소자가 가지는 저항 값을 나타낸 개념도이다.
도 4는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다.
도 5는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다.
도 6a는 본 개시의 일 실시예에 따른 논리 회로에 포함된 인버터의 센싱 마진(sensing margin)을 설명하기 위한 도면이다.
도 6b는 노드에 연결된 자기 터널 접합 소자들의 수에 따라, 본 개시의 일 실시예에 따른 논리 회로가 동작하기 위해 요구되는 평행 저항에 대한 반평행 저항의 비율을 나타낸 그래프이다.
도 7은 도 2a에 도시된 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 레이아웃이다.
도 8은 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다.
도 9는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다.
도 10은 본 개시의 일 실시 예에 따른 논리 회로를 포함하는 메모리 장치를 나타내는 블록도이다.
도 11은 도 10의 셀 어레이에 포함된 메모리 셀의 일 예로서, STT-MRAM의 구현 예를 나타내는 입체도이다.
도 12는 도 2a에 도시된 본 개시의 일 실시 예에 따른 논리 회로를 포함하는 메모리 장치를 나타내는 단면도이다.
이하, 첨부 도면을 참조하여 본 개시의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1a 및 도 1b는 자기 터널 접합 소자의 자화 방향에 따른 저항의 변화를 설명하기 위한 개념도들이다.
도 1a 및 도 1b를 참조하면, 자기 터널 접합 소자(10)는 자유 층(free layer, 11), 고정 층(Pinned layer, 13) 및 이들 사이에 배치된 배리어 층(Barrier layer, 12)을 포함할 수 있다. 고정 층(11)의 자화 방향은 고정되어 있으며, 자유 층(13)의 자화 방향은 조건에 따라 고정 층(11)의 자화 방향과 같거나 역 방향이 될 수 있다.
자유 층(13)은 변화 가능한 자화 방향을 갖는 물질을 포함할 수 있다. 자유 층(13)의 자화 방향은 자기 터널 접합 소자(10)의 외부 및/또는 내부에서 제공되는 전기적/자기적 요인에 의해 변경될 수 있다. 자유 층(13)은 코발트 Fe, Co, Ni, Pd 및 Pt 중에서 선택되는 적어도 하나를 포함하는 강자성 물질을 포함할 수 있다. 예를 들어, 자유 층(13)은 FeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 중 선택된 적어도 하나를 포함할 수 있다.
배리어 층(12)은 스핀 확산 길이(Spin Diffusion Distance)보다 얇은 두께를 가질 수 있다. 배리어 층(12)은 비자성 물질을 포함할 수 있다. 배리어 층(12)은 예를 들면, 마그네슘(Mg), 티타늄(Ti), 알루미늄(Al), 마그네슘-아연(MgZn) 및 마그네슘-붕소(MgB)의 산화물, 그리고 티타늄(Ti) 및 바나듐(V)의 질화물 중 선택된 적어도 하나를 포함할 수 있다. 예를 들어, 배리어 층(12)은 산화마그네슘(MgO)막일 수 있다. 또는, 배리어 층(12)은 복수의 층들을 포함할 수 있다.
고정 층(11)은 강자성 물질(ferromagnetic material)을 포함할 수 있다. 예를 들어, 고정 층(11)은 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다. 고정 층(11)의 자화 방향을 고정시켜 주기 위하여, 반-강자성 물질(anti-Ferromagnetic material)을 포함하는 반-강자성 층(anti-ferromagnetic layer)이 더 구비될 수 있다. 예를 들어, 반-강자성 층은 PtMn, IrMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, Ni O및 Cr에서 선택된 적어도 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 고정 층(11)은 복수의 층들을 포함할 수 있다.
도 1a를 참조하면, 자기 터널 접합 소자(10)를 흐르는 전류의 방향에 따라 자유 층(13)의 자화 방향이 결정될 수 있다. 예를 들어, 자기 터널 접합 소자(10)에 자유 층(13)에서 고정 층(11)으로 흐르는 제1 전류(I1)를 인가하면, 고정 층(11)과 동일한 스핀 방향을 갖는 자유 전자들이 자유 층(13)에 토크(torque)를 인가한다. 이로 인해, 자유 층(13)은 고정 층(11)과 평행(Parallel)하게 자화될 수 있고, 자기 터널 접합 소자(10)는 평행 저항(Rp) 값을 가질 수 있다.
도 1b를 참조하면, 자기 터널 접합 소자(10)에 고정 층(11)에서 자유 층(13)으로 흐르는 제2 전류(I2)를 인가하면, 고정 층(11)과 반대의 스핀을 갖는 전자들이 자유 층(13)으로 되돌아와 토크를 인가한다. 이로 인해, 자유 층(13)은 고정 층(11)과 반 평행(Anti Parallel)하게 자화될 수 있고, 자기 터널 접합 소자(10)는 반평행 저항(Rap) 값을 가질 수 있다. 이 때, 반평행 저항(Rap)은 평행 저항(Rp)보다 클 수 있다. 즉, 자기 터널 접합 소자(10)에서 자유 층(13)의 자화 방향은 스핀 전달 토크(STT, Spin transfer torque)에 의해 변할 수 있다.
도 2a는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다. 도 2b는 제1 및 제2 자기 터널 접합 소자에 각각 제1 및 제2 입력 신호가 인가될 때, 자기 터널 접합 소자가 가지는 저항 값을 나타낸 개념도이다.
도 2a를 참조하면, 논리 회로(100)는 제1 자기 터널 접합 소자(10a), 제2 자기 터널 접합 소자(10b) 및 인버터(20)를 포함할 수 있다. 제1 자기 터널 접합 소자(10a)는 제1 자유 층(13a), 제1 배리어 층(12a) 및 제1 고정 층(11a)을 포함하고, 제2 자기 터널 접합 소자(10b)는 제2 자유 층(13b), 제2 배리어 층(12b) 및 제2 고정 층(11b)을 포함할 수 있다.
제1 자기 터널 접합 소자(10a) 및 제2 자기 터널 접합 소자(10b)는 도 1a 및 도 1b에 도시된 자기 터널 접합 소자(10)일 수 있다. 따라서, 제1 자기 터널 접합 소자(10a)는 전류의 흐름에 따라 제1 평행 저항 및 제1 반평행 저항 값을 가질 수 있고, 제2 자기 터널 접합 소자(10b)는 전류의 흐름에 따라 제2 평행 저항 및 제2 반평행 저항 값을 가질 수 있다. 이 때, 상기 제1 평행 저항 및 상기 제2 평행 저항의 크기는 평행 저항(Rp)으로 서로 실질적으로 동일하고, 상기 제1 반평행 저항 및 상기 제2 반평행 저항의 크기는 반평행 저항(Rap)으로 실질적으로 동일할 수 있다. 다만 이에 한정되는 것은 아니며, 상기 제1 평행 저항 및 상기 제2 평행 저항의 크기가 서로 다르고, 상기 제1 반평행 저항 및 상기 제2 반평행 저항의 크기가 서로 다를 수 있다.
제1 자기 터널 접합 소자(10a)의 제1 고정 층(11a)으로 제1 입력 신호(IS1)가 수신되고, 제2 자기 터널 접합 소자(10b)의 제2 고정 층(11b)으로 제2 입력 신호(IS2)가 수신될 수 있다. 제1 자유 층(13a), 제2 자유 층 (13b) 및 인버터(20)는 노드(N)에서 서로 연결될 수 있다. 인버터(20)는 상기 노드(N)로부터 노드 신호(NS)를 수신하여. 출력 신호(OS)를 생성할 수 있다.
제1 입력 신호(IS1) 및 제2 입력 신호(IS2)는 각각 제1 논리 레벨(L) 또는 제2 논리 레벨(H)을 가질 수 있다. 이 때, 제2 논리 레벨(H)은 제1 논리 레벨(L)보다 큰 값을 가질 수 있다. 예를 들어, 제1 논리 레벨(L)은 0[V]일 수 있고, 제2 논리 레벨(H)은 0[V]보다 큰 VDD[V]값을 가질 수 있다. 다만, 이에 한정되는 것은 아니다.
IS1 IS2 NS OS
L L L H
H L <L+0.5*(H-L) H
L H <L+0.5*(H-L) H
H H H L
표 1에서와 같이, 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 모두 제1 논리 레벨(L)을 갖는 경우에는 제1 자기 터널 접합 소자(10a) 및 제2 자기 터널 접합 소자(10b)에 전류가 흐르지 않게 되므로, 노드(N)에서 인버터(20)로 전송되는 노드 신호(NS) 역시 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)와 같은 제1 논리 레벨(L)을 가질 수 있다. 이와 동일하게, 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 모두 제2 논리 레벨(H)을 갖는 경우에는 제1 자기 터널 접합 소자(10a) 및 제2 자기 터널 접합 소자(10b)에 전류가 흐르지 않게 되므로, 노드 신호(NS)는 제2 논리 레벨(H)을 가질 수 있다.
반면, 도 2b를 참조하면, 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2)는 제1 논리 레벨(L)을 갖는 경우에는, 전위차에 의하여 제1 자기 터널 접합 소자(10a)에서 제2 자기 터널 접합 소자(10b)로 전류가 흐를 수 있다. 즉, 제1 고정 층(11a)으로부터 제1 자유 층(13a)으로 전류가 흐르고, 제2 자유 층(13b)으로부터 제2 고정 층(11b)으로 전류가 흐를 수 있다. 따라서, 도 2b에 도시된 바와 같이 제1 자기 터널 접합 소자(10a)는 반평행 저항(Rap) 값을 가지고, 제2 자기 터널 접합 소자(10b)는 평행 저항(Rp) 값을 가질 수 있다.
이 때, 노드 신호(NS)의 값은 아래의 수학식 1와 같다.
Figure pat00001
도 1a 및 도 1b에서 전술한 바와 같이 반평행 저항(Rap)은 평행 저항(Rp)보다 큰 값을 가지므로, 노드 신호(NS)는 제2 논리 레벨(H)보다 제1 논리 레벨(L)에 가까운 값을 가질 수 있다. 상기 노드 신호(NS)가 인버터(20)의 제1 논리 레벨(L)의 센싱 마진(sensing margin) 내에 포함된다면, 출력 신호(OS)는 인버터에 의하여 제2 논리 레벨(H)을 가질 수 있다. 인버터(20)의 센싱 마진에 대한 상세한 설명은 도 6a 및 도 6b에서 후술하도록 하겠다.
제1 입력 신호(IS1)가 제1 논리 레벨(L)을 가지고, 제2 입력 신호(IS2)는 제2 논리 레벨(H)을 갖는 경우도, 전술한 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2)는 제1 논리 레벨(L)을 갖는 경우와 동일한 결과가 도출될 수 있다. 따라서, 표 1과 같이, 논리 회로(100)는 NAND 게이트 논리 회로일 수 있다.
도 3a는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다. 도 2b는 제1 및 제2 자기 터널 접합 소자에 각각 제1 및 제2 입력 신호가 인가될 때, 자기 터널 접합 소자가 가지는 저항 값을 나타낸 개념도이다. 도 3a 및 도3b에서 도 2a 및 도 2b에서와 동일한 참조 부호는 동일 부재를 의미하며, 여기서는 설명의 간략화를 위하여 중복되는 구성의 상세한 설명은 생략한다.
도 3a를 참조하면, 논리 회로(100a)는 제1 자기 터널 접합 소자(10a'), 제2 자기 터널 접합 소자(10b') 및 인버터(20)를 포함할 수 있다.
제1 자기 터널 접합 소자(10a')의 제1 자유 층(13a)으로 제1 입력 신호(IS1)가 수신되고, 제2 자기 터널 접합 소자(10b')의 제2 자유 층(13b)으로 제2 입력 신호(IS2)가 수신될 수 있다. 제1 고정 층(11a), 제2 고정 층 (11b) 및 인버터(20)는 노드(N)에서 서로 연결될 수 있다. 인버터(20)는 상기 노드(N)로부터 노드 신호(NS)를 수신하여. 출력 신호(OS)를 생성할 수 있다.
제1 입력 신호(IS1) 및 제2 입력 신호(IS2)는 각각 제1 논리 레벨(L) 또는 제2 논리 레벨(H)을 가질 수 있다. 제2 논리 레벨(H)은 제1 논리 레벨(L)보다 큰 값을 가질 수 있다.
IS1 IS2 NS OS
L L L H
H L >L+0.5*(H-L) L
L H >L+0.5*(H-L) L
H H H L
표 2에서와 같이, 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 모두 제1 논리 레벨(L)을 갖는 경우에는 제1 자기 터널 접합 소자(10a') 및 제2 자기 터널 접합 소자(10b')에 전류가 흐르지 않게 되므로, 노드(N)에서 인버터(20)로 전송되는 노드 신호(NS) 역시 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)와 같은 제1 논리 레벨(L)을 가질 수 있다. 이와 동일하게, 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 제2 논리 레벨(H)을 갖는 경우에는 제1 자기 터널 접합 소자(10a') 및 제2 자기 터널 접합 소자(10b')에 전류가 흐르지 않게 되므로, 노드 신호(NS)는 제2 논리 레벨(H)을 가질 수 있다.
반면, 도 3b를 참조하면, 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2)는 제1 논리 레벨(L)을 갖는 경우에는, 제1 자유 층(13a)으로부터 제1 고정 층(11a)으로 전류가 흐르고, 제2 고정 층(11b)으로부터 제2 자유 층(13b)으로 전류가 흐를 수 있다. 따라서, 도 3b에 도시된 바와 같이 제1 자기 터널 접합 소자(10a')는 평행 저항(Rp) 값을 가지고, 제2 자기 터널 접합 소자(10b')는 반평행 저항(Rap) 값을 가질 수 있다.
이 때, 노드 신호(NS)의 값은 수학식 2와 같다.
Figure pat00002
반평행 저항(Rap)은 평행 저항(Rp)보다 큰 값을 가지므로, 노드 신호(NS)는 제1 논리 레벨(L)보다 제2 논리 레벨(H)에 가까운 값을 가질 수 있다. 상기 노드 신호(NS)가 인버터(20)의 제2 논리 레벨(H)의 센싱 마진 내에 포함된다면, 인버터(20)는 제1 논리 레벨(L)의 출력 신호(OS)를 생성할 수 있다. 인버터(20)의 센싱 마진에 대해서는 도 6a 및 도 6b에서 후술하도록 하겠다.
제1 입력 신호(IS1)가 제1 논리 레벨(L)을 가지고, 제2 입력 신호(IS2)는 제2 논리 레벨(H)을 갖는 경우도, 전술한 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2)는 제1 논리 레벨(L)을 갖는 경우와 동일한 결과가 도출될 수 있다. 따라서, 표 2와 같이, 논리 회로(100a)는 NOR 게이트 논리 회로일 수 있다.
도 4는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다. 도 4에서 도 2a에서와 동일한 참조 부호는 동일 부재를 의미하며, 여기서는 설명의 간략화를 위하여 중복되는 구성의 상세한 설명은 생략한다.
도 4를 참조하면, 논리 회로(100b)는 제1 자기 터널 접합 소자(10a), 제2 자기 터널 접합 소자(10b), 제3 자기 터널 접합 소자(10c) 및 인버터(20)를 포함할 수 있다. 제3 자기 터널 접합 소자(10c)는 제3 자유 층(13c), 제3 배리어 층(12c) 및 제3 고정 층(11c)을 포함할 수 있다.
제1 내지 제3 자기 터널 접합 소자(10a, 10b, 10c)는 도 1a 및 도 1b에 도시된 자기 터널 접합 소자(10)일 수 있다. 따라서, 제3 자기 터널 접합 소자(10c)는 전류의 흐름에 따라 제3 평행 저항 및 제3 반평행 저항 값을 가질 수 있고, 제1 내지 제3 평행 저항의 크기가 실질적으로 서로 동일하고, 제1 내지 제3 반평행 저항 및 상기 제2 반평행 저항의 크기가 실질적으로 서로 동일할 수 있다.
제1 자기 터널 접합 소자(10a)의 제1 고정 층(11a)으로 제1 입력 신호(IS1)가 수신되고, 제2 자기 터널 접합 소자(10b)의 제2 고정 층(11b)으로 제2 입력 신호(IS2)가 수신되며, 제3 자기 터널 접합 소자(10c)의 제3 고정 층(11c)으로 제3 입력 신호(IS3)가 수신될 수 있다. 제1 자유 층(13a), 제2 자유 층 (13b), 제3 자유 층(13c) 및 인버터(20)는 노드(N)에서 서로 연결될 수 있다.
제1 입력 신호(IS1), 제2 입력 신호(IS2) 및 제3 입력 신호(IS3)는 각각 제1 논리 레벨(L) 또는 제2 논리 레벨(H)을 가질 수 있다. 이 때, 제2 논리 레벨(H)은 제1 논리 레벨(L)보다 큰 값을 가질 수 있다.
IS1 IS2 IS3 NS OS
L L L L H
H L L <L+0.5*(H-L) H
L H L <L+0.5*(H-L) H
L L H <L+0.5*(H-L) H
H H L <L+0.5*(H-L) H
H L H <L+0.5*(H-L) H
L H H <L+0.5*(H-L) H
H H H H L
표 3에서와 같이, 제1 내지 제3 입력 신호들(IS1, IS2, IS3)가 모두 제1 논리 레벨(L)을 가지거나, 제1 내지 제3 입력 신호들(IS1, IS2, IS3)가 모두 제2 논리 레벨(H)을 가지는 경우에는 제1 내지 제3 자기 터널 접합 소자들(10a, 10b, 10c) 에 전류가 흐르지 않게 되므로, 노드(N)에서 인버터(20)로 전송되는 노드 신호(NS) 역시 제1 내지 제3 입력 신호들(IS1, IS2, IS3)과 같은 논리 레벨을 가질 수 있다.
반면, 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2) 및 제3 입력 신호(IS3)는 제1 논리 레벨(L)을 갖는 경우에는, 전위차에 의하여 제1 자기 터널 접합 소자(10a)에서 제2 자기 터널 접합 소자(10b) 및 제3 자기 터널 접합 소자(10c)로 전류가 흐를 수 있다. 따라서, 제1 자기 터널 접합 소자(10a)는 반평행 저항(Rap) 값을 가지고, 제2 자기 터널 접합 소자(10b) 및 제3 자기 터널 접합 소자(10c)는 평행 저항(Rp) 값을 가질 수 있다.
이 때, 노드 신호(NS)의 값은 수학식 3과 같다.
Figure pat00003
반평행 저항(Rap)은 평행 저항(Rp)보다 큰 값을 가지므로, 노드 신호(NS)는 제2 논리 레벨(H)보다 제1 논리 레벨(L)에 가까운 값을 가질 수 있다. 상기 노드 신호(NS)가 인버터(20)의 제1 논리 레벨(L)의 센싱 마진 내에 포함된다면, 출력 신호(OS)는 인버터에 의하여 제2 논리 레벨(H)을 가질 수 있다. 인버터(20)의 센싱 마진에 대한 상세한 설명은 도 6a 및 도 6b에서 후술하도록 하겠다.
제1 내지 제3 입력 신호들(IS1, IS2, IS3) 중 하나의 입력 신호가 제2 논리 레벨(H)을 가지고, 나머지 2개의 입력 신호들은 제1 논리 레벨(L)을 갖는 경우들은 모두 동일한 출력 신호(OS)의 결과가 도출될 수 있다.
또한, 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)는 제2 논리 레벨(H)을 가지고, 제3 입력 신호(IS3)는 제1 논리 레벨(L)을 갖는 경우에는, 전위차에 의하여 제1 자기 터널 접합 소자(10a) 및 제2 자기 터널 접합 소자(10b)에서 제3 자기 터널 접합 소자(10c)로 전류가 흐를 수 있다. 따라서, 제1 자기 터널 접합 소자(10a) 및 제2 자기 터널 접합 소자(10b)는 반평행 저항(Rap) 값을 가지고, 제3 자기 터널 접합 소자(10c)는 평행 저항(Rp) 값을 가질 수 있다.
이 때, 노드 신호(NS)의 값은 수학식 4와 같다.
Figure pat00004
반평행 저항(Rap)의 절반값이 평행 저항(Rp)보다 큰 값을 가지는 경우에는, 노드 신호(NS)는 제2 논리 레벨(H)보다 제1 논리 레벨(L)에 가까운 값을 가질 수 있다. 상기 노드 신호(NS)가 인버터(20)의 제1 논리 레벨(L)의 센싱 마진 내에 포함된다면, 출력 신호(OS)는 인버터에 의하여 제2 논리 레벨(H)을 가질 수 있다.
제1 내지 제3 입력 신호들(IS1, IS2, IS3) 중 2개의 입력 신호가 제2 논리 레벨(H)을 가지고, 나머지 하나의 입력 신호들은 제1 논리 레벨(L)을 갖는 경우들은 모두 동일한 출력 신호(OS)의 결과가 도출될 수 있다. 따라서, 표 3과 같이, 논리 회로(100b)는 NAND 게이트 논리 회로일 수 있다. 다만, 제1 내지 제3 입력 신호들(IS1, IS2, IS3)이 각각 제1 내지 제3 자기 터널 접합 소자들(10a, 10b, 10c)로 입력되는 것에 한정되는 것은 아니며, 추가적으로 적어도 하나의 자기 터널 접합 소자들이 노드(N)에 연결될 수 있고, 적어도 하나의 입력 신호들이 상기 적어도 하나의 자기 터널 접합 소자들로 입력될 수 있다.
도 5는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다. 도 5에서 도 3a 및 도 4에서와 동일한 참조 부호는 동일 부재를 의미하며, 여기서는 설명의 간략화를 위하여 중복되는 구성의 상세한 설명은 생략한다.
도 5를 참조하면, 논리 회로(100c)는 제1 자기 터널 접합 소자(10a'), 제2 자기 터널 접합 소자(10b'), 제3 자기 터널 접합 소자(10c') 및 인버터(20)를 포함할 수 있다.
제1 자기 터널 접합 소자(10a')의 제1 자유 층(13a)으로 제1 입력 신호(IS1)가 수신되고, 제2 자기 터널 접합 소자(10b')의 제2 자유 층(13b)으로 제2 입력 신호(IS2)가 수신되며, 제3 자기 터널 접합 소자(10c')의 제3 자유 층(13c)으로 제3 입력 신호(IS3)가 수신 될 수 있다. 제1 고정 층(11a), 제2 고정 층 (11b), 제3 고정 층(11c) 및 인버터(20)는 노드(N)에서 서로 연결될 수 있다.
IS1 IS2 IS3 NS OS
L L L L H
H L L >L+0.5*(H-L) L
L H L >L+0.5*(H-L) L
L L H >L+0.5*(H-L) L
H H L >L+0.5*(H-L) L
H L H >L+0.5*(H-L) L
L H H >L+0.5*(H-L) L
H H H H L
표 4에서와 같이, 제1 내지 제3 입력 신호들(IS1, IS2, IS3)가 모두 제1 논리 레벨(L)을 가지거나, 제1 내지 제3 입력 신호들(IS1, IS2, IS3)가 모두 제2 논리 레벨(H)을 가지는 경우에는 제1 내지 제3 자기 터널 접합 소자들(10a', 10b', 10c')에 전류가 흐르지 않게 되므로, 노드(N)에서 인버터(20)로 전송되는 노드 신호(NS) 역시 제1 내지 제3 입력 신호들(IS1, IS2, IS3)과 같은 논리 레벨을 가질 수 있다.
반면, 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2) 및 제3 입력 신호(IS3)는 제1 논리 레벨(L)을 갖는 경우에는, 전위차에 의하여 제1 자기 터널 접합 소자(10a')에서 제2 자기 터널 접합 소자(10b') 및 제3 자기 터널 접합 소자(10c')로 전류가 흐를 수 있다. 따라서, 제1 자기 터널 접합 소자(10a')는 평행 저항(Rp) 값을 가지고, 제2 자기 터널 접합 소자(10b') 및 제3 자기 터널 접합 소자(10c')는 반평행 저항(Rap) 값을 가질 수 있다.
이 때, 노드 신호(NS)의 값은 수학식 5와 같다.
Figure pat00005
반평행 저항(Rap)의 절반값이 평행 저항(Rp)보다 큰 값을 가지는 경우에는, 노드 신호(NS)는 제1 논리 레벨(L)보다 제2 논리 레벨(H)에 가까운 값을 가질 수 있다. 상기 노드 신호(NS)가 인버터(20)의 제2 논리 레벨(H)의 센싱 마진 내에 포함된다면, 출력 신호(OS)는 인버터에 의하여 제1 논리 레벨(L)을 가질 수 있다. 인버터(20)의 센싱 마진에 대한 상세한 설명은 도 6a 및 도 6b에서 후술하도록 하겠다.
제1 내지 제3 입력 신호들(IS1, IS2, IS3) 중 하나의 입력 신호가 제2 논리 레벨(H)을 가지고, 나머지 2개의 입력 신호들은 제1 논리 레벨(L)을 갖는 경우들은 모두 동일한 출력 신호(OS)의 결과가 도출될 수 있다.
또한, 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)는 제2 논리 레벨(H)을 가지고, 제3 입력 신호(IS3)는 제1 논리 레벨(L)을 갖는 경우에는, 전위차에 의하여 제1 자기 터널 접합 소자(10a') 및 제2 자기 터널 접합 소자(10b')에서 제3 자기 터널 접합 소자(10c')로 전류가 흐를 수 있다. 따라서, 제1 자기 터널 접합 소자(10a') 및 제2 자기 터널 접합 소자(10b')는 평행 저항(Rp) 값을 가지고, 제3 자기 터널 접합 소자(10c')는 반평행 저항(Rap) 값을 가질 수 있다.
이 때, 노드 신호(NS)의 값은 수학식 6과 같다.
Figure pat00006
반평행 저항(Rap)이 평행 저항(Rp)보다 크므로 노드 신호(NS)는 제1 논리 레벨(L)보다 제2 논리 레벨(H)에 가까운 값을 가질 수 있다. 상기 노드 신호(NS)가 인버터(20)의 제2 논리 레벨(H)의 센싱 마진 내에 포함된다면, 출력 신호(OS)는 인버터에 의하여 제1 논리 레벨(L)을 가질 수 있다.
제1 내지 제3 입력 신호들(IS1, IS2, IS3) 중 2개의 입력 신호가 제2 논리 레벨(H)을 가지고, 나머지 하나의 입력 신호들은 제1 논리 레벨(L)을 갖는 경우들은 모두 동일한 출력 신호(OS)의 결과가 도출될 수 있다. 따라서, 표 4와 같이, 논리 회로(100c)는 NOR 게이트 논리 회로일 수 있다. 다만, 제1 내지 제3 입력 신호들(IS1, IS2, IS3)이 각각 제1 내지 제3 자기 터널 접합 소자들(10a', 10b', 10c')로 입력되는 것에 한정되는 것은 아니며, 추가적으로 적어도 하나의 자기 터널 접합 소자들이 노드(N)에 연결될 수 있고, 적어도 하나의 입력 신호들이 상기 적어도 하나의 자기 터널 접합 소자들로 입력될 수 있다.
도 6a는 본 개시의 일 실시예에 따른 논리 회로에 포함된 인버터의 센싱 마진(sensing margin)을 설명하기 위한 도면이다. 도 6b는 노드에 연결된 자기 터널 접합 소자들의 수에 따라, 본 개시의 일 실시예에 따른 논리 회로가 동작하기 위해 요구되는 평행 저항에 대한 반평행 저항의 비율을 나타낸 그래프이다.
도 2a, 도 3a, 도 4, 도 5, 도 6a 및 도 6b를 참조하면, 인버터(20)는 인버터(20)로 노드(N)로부터 수신되는 노드 신호(NS)에 응답하여 인버팅된 출력 신호(OS)를 생성할 수 있다. 이 때, 인버터(20)가 인버팅 동작을 수행하기 위해서는 인버터(20)에 입력되는 노드 신호(NS)가 인버터(20)의 센싱 마진 내의 논리 레벨을 가져야 한다. 제1 논리 레벨(L)의 센싱 마진 내의 노드 신호(NS)가 입력되면, 인버터(20)는 제2 논리 레벨(H)의 출력 신호(OS)를 생성할 수 있고, 제2 논리 레벨(H)의 센싱 마진 내의 노드 신호(NS)가 입력되면, 인버터(20)는 제1 논리 레벨(L)의 출력 신호(OS)를 생성할 수 있다.
노드(N)에 연결된 자기 터널 접합 소자의 수가 동일한 경우에는, 전술한 수학식 1 내지 6을 고려할 때, 인버터(20)의 센싱 마진이 클수록 논리 회로들(100, 100a, 100b, 100c)이 정상적으로 동작하기 위해 요구되는 평행 저항(Rp)에 대한 반평행 저항(Rap)의 비율(tunneling magnetoresistance ratio, TMR 비율)의 최소값이 감소할 수 있다. 즉, 인버터(20)의 센싱 마진이 클수록, 논리 회로들(100, 100a, 100b, 100c)에 포함된 복수의 자기 터널 접합 소자들(10a, 10b, 10c)의 TMR 비율 요건이 완화될 수 있다.
반면, 노드(N)에 연결된 자기 터널 접합 소자의 수가 증가하는 경우에는, 적어도 하나의 평행 저항(Rp) 및 적어도 하나의 반평행 저항(Rap)이 각각 서로 병렬 연결되는 것과 유사한 효과가 발생할 수 있다. 복수의 저항들은 서로 병렬 연결 될수록 전체 저항 값이 감소하게 되므로, 논리 회로가 NAND 게이트 논리 회로 또는 NOR 게이트 논리 회로로 정상 동작하기 위해 요구되는 최소한의 TMR 비율도 증가할 수 있다.
예를 들어, 수학식 1과 수학식 4를 비교하면, 도 2a의 논리 회로(100) 및 도 4의 논리 회로(100b)가 NAND 게이트 논리 회로로 동작하기 위해서는, 노드 신호(NS)가 제1 논리 레벨(L)의 센싱 마진에 포함되는 값을 가져야 한다. 수학식 4의 노드 신호(NS)가 수학식 1의 노드 신호(NS)보다 큰 값을 가지므로, 도 4의 논리 회로(100b)가 도 2a의 논리 회로(100)보다 제1 논리 레벨(L)의 센싱 마진에 포함되기 위해서 요구되는 최소한의 TMR 비율이 증가할 수 있다.
또 다른 예로, 수학식 2와 수학식 5를 비교하면, 도 3a의 논리 회로(100a) 및 도 5의 논리 회로(100c)가 NOR 게이트 논리 회로로 동작하기 위해서는, 노드 신호(NS)가 제2 논리 레벨(H)의 센싱 마진에 포함되는 값을 가져야 한다. 수학식 5의 노드 신호(NS)가 수학식 2의 노드 신호(NS)보다 큰 값을 가지므로, 도 5의 논리 회로(100c)가 도 3a의 논리 회로(100a)보다 제2 논리 레벨(H)의 센싱 마진에 포함되기 위해서 요구되는 최소한의 TMR 비율이 증가할 수 있다.
따라서, 노드(N)에 연결된 자기 터널 접합 소자의 수가 증가할수록 논리 회로가 정상 동작하기 위해 요구되는 최소한의 TMR 비율이 증가할 수 있다.
도 7은 도 2a에 도시된 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 레이아웃이다.
도 7을 참조하면, 논리 회로(100)는 제1 자기 터널 접합 소자(10a), 제2 자기 터널 접합 소자(10b), 제1 액티브 영역(20_n) 및 제2 액티브 영역(20_p)을 포함할 수 있다. 상기 논리 회로(100)는 도 2a의 논리 회로(100)와 동일한 논리 회로일 수 있다. 제1 액티브 영역(20_n)에는 NMOS 트랜지스터가 형성될 수 있고, 제2 액티브 영역(20_p)에는 PMOS 트랜지스터가 형성될 수 있다. 따라서, 제1 액티브 영역(20_n) 및 제2 액티브 영역(20_p)은 도 2a의 인버터(20)를 구성할 수 있다. 제1 액티브 영역(20_n)은 그라운드 라인(GND)과 제1 연결 라인(50_1)을 통해 연결되고, 제2 액티브 영역(20_p)은 제2 연결 라인(50_2)을 통해 구동 전압 라인(VDD)과 연결될 수 있다. 제1 액티브 영역(20_n) 및 제2 액티브 영역(20_p)은 출력 라인(50_0)과 연결되고, 상기 출력 라인(50_0)은 출력 신호를 전달할 수 있다.
제1 액티브 영역(20_n)에 형성된 NMOS 트랜지스터의 게이트 및 제2 액티브 영역(20_p)에 형성된 PMOS 트랜지스터의 게이트는 서로 연결될 수 있다. 게이트 전극(21)은 제1 자기 터널 접합 소자(10a) 및 제2 자기 터널 접합 소자(10b)와 연결될 수 있다. 제1 자기 터널 접합 소자(10a) 및 제2 자기 터널 접합 소자(10b)는 제1 액티브 영역(20_n)에 형성된 NMOS 트랜지스터 및 제2 액티브 영역(20_p)에 형성된 PMOS 트랜지스터의 상부에 배치될 수 있다. 따라서, 2개의 NMOS 트랜지스터 및 2개의 PMOS 트랜지스터로 구성되는 CMOS NAND 게이트 논리 회로와 비교할 때, 논리 회로(100)는 NMOS 트랜지스터 및 PMOS 트랜지스터의 상부에 제1 자기 터널 접합 소자(10a) 및 제2 자기 터널 접합 소자(10b)가 수직적으로 형성될 수 있어, 논리 회로(100)가 차지하는 면적이 감소할 수 있다. 따라서, 집적도가 증가할 수 있다.
다만, 도 7에 대한 설명은 도 2a에 도시된 논리 회로(100)에만 한정되는 것은 아니며, 도 3a, 도 4 및 도 5의 논리 회로들(100a, 100b, 100c) 역시 기판 상에 형성된 NMOS 트랜지스터 및 PMOS 트랜지스터의 상부에 복수의 자기 터널 접합 소자들이 형성된 형태로 구현될 수 있으므로, 논리 회로들(100a, 100b, 100c)이 차지하는 면적이 감소할 수 있다.
도 8은 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다. 도 8에서 도 2a에서와 동일한 참조 부호는 동일 부재를 의미하며, 여기서는 설명의 간략화를 위하여 중복되는 구성의 상세한 설명은 생략한다.
도 8을 참조하면, 논리 회로(100d)는 자기 터널 접합 소자(10), 기준 저항(30) 및 인버터(20)를 포함할 수 있다. 자기 터널 접합 소자(10)는 자유 층(13), 배리어 층(12) 및 고정 층(11)을 포함할 수 있다.
자기 터널 접합 소자(10)는 도 1a 및 도 1b에 도시된 자기 터널 접합 소자(10)일 수 있다. 따라서, 자기 터널 접합 소자(10)는 전류의 흐름에 따라 평행 저항(Rp) 및 반평행 저항(Rap) 값을 가질 수 있다.
자기 터널 접합 소자(10)의 고정 층(11)으로 제1 입력 신호(IS1)가 수신되고, 기준 저항(30)으로 제2 입력 신호(IS2)가 수신될 수 있다. 자유 층(13), 기준 저항(30) 및 인버터(20)는 노드(N)에서 서로 연결될 수 있다. 인버터(20)는 상기 노드(N)로부터 노드 신호(NS)를 수신하여. 출력 신호(OS)를 생성할 수 있다.
기준 저항(30)의 크기(Rref)는 자기 터널 접합 소자(10)의 평행 저항(Rp)과 반평행 저항(Rap)의 사이 값을 가질 수 있다. 예를 들어, 기준 저항(30)의 크기(Rref)는 자기 터널 접합 소자(10)의 평행 저항(Rp)과 반평행 저항(Rap)의 중간값과 실질적으로 동일할 수 있다. 다만, 이에 한정되는 것은 아니다.
제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 모두 제1 논리 레벨(L)을 가지거나, 모두 제2 논리 레벨(H)을 가지는 경우에는 자기 터널 접합 소자(10) 및 기준 저항(30)에 전류가 흐르지 않게 되므로, 노드(N)에서 인버터(20)로 전송되는 노드 신호(NS) 역시 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)와 같은 논리 레벨을 가질 수 있다.
반면, 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2)는 제1 논리 레벨(L)을 갖는 경우에는, 전위차에 의하여 자기 터널 접합 소자(10)에서 기준 저항(30)로 전류가 흐를 수 있다. 이 때, 자기 터널 접합 소자(10)는 반평행 저항(Rap) 값을 가질 수 있다.
기준 저항(30)의 크기(Rref)가 자기 터널 접합 소자(10)의 평행 저항(Rp)과 반평행 저항(Rap)의 중간값과 실질적으로 동일한 경우에는, 노드 신호(NS)는 제2 논리 레벨(H)보다 제1 논리 레벨(L)에 가까운 값을 가질 수 있다. 상기 노드 신호(NS)가 인버터(20)의 제1 논리 레벨(L)의 센싱 마진 내에 포함된다면, 출력 신호(OS)는 인버터에 의하여 제2 논리 레벨(H)을 가질 수 있다.
제1 입력 신호(IS1)가 제1 논리 레벨(L)을 가지고, 제2 입력 신호(IS2)는 제2 논리 레벨(H)을 갖는 경우도, 전술한 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2)는 제1 논리 레벨(L)을 갖는 경우와 동일한 결과가 도출될 수 있다. 따라서, 논리 회로(100d)에 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 수신되면, 표 1과 유사한 결과가 도출되며, 논리 회로(100d)는 NAND 게이트 논리 회로일 수 있다. 논리 회로(100d)는 도 8의 논리 회로(100)와 유사하게, 인버터(20)가 기판 상에 형성되는 제1 및 제2 트랜지스터로 구성될 수 있으며, 상기 인버터(20)의 상부에 자기 터널 접합 소자(10)가 배치되어, 논리 회로(100d)가 치지하는 면적이 감소되도록 형성될 수 있다.
도 9는 본 개시의 일 실시예에 따른 논리 회로를 설명하기 위한 개념도이다. 도 9에서 도 3a 및 도 8에서와 동일한 참조 부호는 동일 부재를 의미하며, 여기서는 설명의 간략화를 위하여 중복되는 구성의 상세한 설명은 생략한다.
도 9를 참조하면, 논리 회로(100e)는 자기 터널 접합 소자(10'), 기준 저항(30) 및 인버터(20)를 포함할 수 있다. 자기 터널 접합 소자(10')의 자유 층(13)으로 제1 입력 신호(IS1)가 수신될 수 있다. 고정 층(11), 기준 저항(30) 및 인버터(20)는 노드(N)에서 서로 연결될 수 있다.
제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 모두 제1 논리 레벨(L)을 가지거나, 모두 제2 논리 레벨(H)을 가지는 경우에는 자기 터널 접합 소자(10') 및 기준 저항(30)에 전류가 흐르지 않게 되므로, 노드(N)에서 인버터(20)로 전송되는 노드 신호(NS) 역시 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)와 같은 논리 레벨을 가질 수 있다.
반면, 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2)는 제1 논리 레벨(L)을 갖는 경우에는, 전위차에 의하여 자기 터널 접합 소자(10')에서 기준 저항(30)로 전류가 흐를 수 있다. 이 때, 자기 터널 접합 소자(10')는 평행 저항(Rp) 값을 가질 수 있다.
기준 저항(30)의 크기(Rref)가 자기 터널 접합 소자(10')의 평행 저항(Rp)과 반평행 저항(Rap)의 중간값과 실질적으로 동일한 경우에는, 노드 신호(NS)는 제1 논리 레벨(L)보다 제2 논리 레벨(H)에 가까운 값을 가질 수 있다. 상기 노드 신호(NS)가 인버터(20)의 제2 논리 레벨(H)의 센싱 마진 내에 포함된다면, 출력 신호(OS)는 인버터에 의하여 제1 논리 레벨(L)을 가질 수 있다.
제1 입력 신호(IS1)가 제1 논리 레벨(L)을 가지고, 제2 입력 신호(IS2)는 제2 논리 레벨(H)을 갖는 경우도, 전술한 제1 입력 신호(IS1)는 제2 논리 레벨(H)을 가지고, 제2 입력 신호(IS2)는 제1 논리 레벨(L)을 갖는 경우와 동일한 결과가 도출될 수 있다. 따라서, 논리 회로(100e)에 제1 입력 신호(IS1) 및 제2 입력 신호(IS2)가 수신되면, 표 2와 유사한 결과가 도출되며, 논리 회로(100e)는 NOR 게이트 논리 회로일 수 있다.
도 10은 본 개시의 일 실시 예에 따른 논리 회로를 포함하는 메모리 장치를 나타내는 블록도이다.
도 10을 참조하면, 메모리 장치(1000)는 커맨드 디코더(210), 어드레스 버퍼(220), 로우 디코더(230), 컬럼 디코더(240), 셀 어레이(400), 라이트 드라이브/센스 앰프(260), 입출력 드라이버부(270) 및 데이터 입출력부(280)를 포함할 수 있다. 메모리 장치(1000)는 도 2a, 도 3a, 도 4, 도 5, 도 8 및 도 9의 논리 회로들(100, 100a, 100b, 100c, 100d, 100e)을 포함할 수 있다.
커맨드 디코더(210)는 메모리 컨트롤러로부터 수신되는 커맨드 신호(CMD)를 입력 받아 디코딩 동작을 수행할 수 있다. 디코딩이 완료된 후에, 메모리 장치(1000)는 메모리 컨트롤러의 명령을 수행하도록 제어될 수 있다.
메모리 컨트롤러에서 수신된 어드레스 신호(ADD)는 어드레스 버퍼(220)에 저장된다. 이후, 어드레스 버퍼(220)는 로우 어드레스(Y-ADD)를 로우 디코더(230)에 전달하고, 컬럼 어드레스(X-ADD)를 컬럼 디코더(240)에 전달한다.
로우 디코더(230) 및 컬럼 디코더(240)는 각각 다수의 스위치들을 포함한다. 로우 디코더(230)는 로우 어드레스에 응답하여 스위칭되어 워드라인(WL)을 선택하며, 컬럼 디코더(240)는 컬럼 어드레스에 응답하여 스위칭되어 비트라인(BL)을 선택할 수 있다.
셀 어레이(400)는 워드라인(WL) 및 비트라인(BL)의 교차점 영역에 위치하는 복수의 메모리 셀들을 포함하며, 예를 들어 메모리 셀은 STT-MRAM(Spin transfer torque magneto resistive random access memory) 셀일 수 있다. STT-MRAM 셀은 불휘발성 특성을 가지는 저항성 메모리 셀이다. 따라서 STT-MRAM 셀은 기입된 데이터에 따라 상대적으로 큰 저항 값이나 작은 저항 값을 가질 수 있다.
데이터 리드 시, 상기 저항 값에 따라 서로 다른 레벨을 갖는 데이터 전압이 생성되어 라이트 드라이브/센스 앰프(260)에 제공될 수 있다. 라이트 드라이브/센스 앰프(260)는 데이터 전압을 센싱/증폭하는 다수개의 센스 앰프 회로들을 포함하며, 상기 데이터 전압을 기반으로 디지털 레벨의 데이터 신호를 출력할 수 있다. 라이트 드라이브/센스 앰프(260)에서 처리된 데이터 신호는 입출력 드라이버부(270)를 거쳐 데이터 입출력부(280)로 전달될 수 있다. 데이터 입출력부(280)는 전달받은 데이터를 메모리 컨트롤러로 출력할 수 있다.
도 11은 도 10의 셀 어레이에 포함된 메모리 셀의 일 예로서, STT-MRAM의 구현 예를 나타내는 입체도이다.
도 11을 참조하면, 도 2a, 도 3a, 도 4, 도 5, 도 8 및 도 9의 논리 회로들(100, 100a, 100b, 100c, 100d, 100e)을 포함하는 메모리 장치는 자기 랜덤 액세스 메모리 장치일 수 있다. 메모리 셀(401)은 셀 자기 터널 접합 소자(444) 및 셀 트랜지스터(CT)를 포함할 수 있다. 셀 트랜지스터(CT)의 게이트는 워드라인, 예를 들어, 제 1 워드라인(WL0)에 연결되고, 셀 트랜지스터(CT)의 일 전극은 셀 자기 터널 접합 소자(444)를 통해 비트라인, 예를 들어, 제 1 비트라인(BL0)에 연결될 수 있다. 또한 셀 트랜지스터(CT)의 다른 전극은 소스라인(SL)에 연결된다.
셀 자기 터널 접합 소자(444)는 고정 층(441)과 자유 층(443) 및 이들 사이에 배리어 층(442)을 포함할 수 있다. 셀 자기 터널 접합 소자(444)는 도 1a 및 도 1b의 자기 터널 접합 소자(10)일 수 있으나, 이에 한정되는 것은 아니다.
상기 STT-MRAM의 라이트 동작을 하기 위해서는, 워드라인(WL0)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트라인(BL0)과 소스라인(SL) 사이에 라이트 전류(WC1, WC2)를 인가할 수 있다.
상기 STT-MRAM의 리드 동작을 하기 위해서는, 워드라인(WL0)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트라인(BL0)으로부터 소스라인(SL) 방향으로 리드 전류를 인가하여, 측정되는 저항 값에 따라 셀 자기 터널 접합 소자(444)에 저장된 데이터를 판별할 수 있다.
도 12는 도 2a에 도시된 본 개시의 일 실시 예에 따른 논리 회로를 포함하는 메모리 장치를 나타내는 단면도이다. 도 12에서 도 7 및 도 11에서와 동일한 참조 부호는 동일 부재를 의미하며, 여기서는 설명의 간략화를 위하여 중복되는 구성의 상세한 설명은 생략한다.
도 12를 참조하면, 메모리 장치(1000)는 셀 어레이 영역(CA) 및 주변 회로 영역(CORE/PERI)으로 구분될 수 있다. 셀 어레이 영역(CA)이 왼쪽에 배치되고, 주변 회로 영역(CORE/PERI)이 상기 셀 어레이 영역(CA)의 바깥쪽에 배열된 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 셀 어레이 영역(CA)에는 복수의 메모리 셀들이 배치될 수 있고, 주변 회로 영역(CORE/PERI)에는 메모리 셀들을 구동시키기 위한 구동 회로들이 배치될 수 있다. 셀 어레이 영역(CA)은 제1 핀(F1)을 따라 자른 단면을 나타낸 것이며, 주변 회로 영역(CORE/PERI)은 도 7의 게이트 전극(21)을 따라 자른 단면을 나타낸 것이다.
셀 어레이 영역(CA)에는 기판(1), 셀 게이트 구조체(424), 소오스/드레인 영역(410), 제1 및 제2 층간 절연막(420, 430), 콘택(435) 및 셀 자기 터널 접합 소자(444)가 구비될 수 있다. 구체적으로, 기판(1)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 하나 이상의 반도체 재료로 이루어질 수 있다. 또한, 기판(1)은 SOI(silicon on insulator) 기판일 수도 있다. 제1 핀(F1)은 기판(1)의 일부일 수도 있고, 기판(1)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 제1 핀(F1)은 예를 들어, Si 또는 SiGe 등을 포함할 수 있다.
셀 게이트 구조체(424), 소오스/드레인 영역(410) 및 제1 핀(F1)은 도 11의 셀 트랜지스터(CT)를 구성할 수 있다.
셀 게이트 구조체(424)는 셀 게이트 전극(421), 셀 게이트 절연막(422) 및 스페이서(423)를 포함할 수 있다. 셀 게이트 절연막(422)은 실리콘 산화막보다 높은 유전 상수를 갖는 고유전체 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 셀 게이트 절연막(422)은 HfO2, ZrO2, LaO, Al2O3 또는 Ta2O5을 포함할 수 있다. 셀 게이트 전극(421)은 TiN, TaN, TiC, TiAlC 및 TaC 중 적어도 하나를 포함할 수 있고, 또는 셀 게이트 전극(421)은 W 또는 Al을 포함할 수도 있다. 셀 게이트 전극(421)은 금속이 아닌, Si, SiGe 등으로 이루어질 수도 있다. 스페이서(423)는 예를 들어, 산화막, 질화막, 산질화막 중 적어도 하나를 포함할 수 있으며, 셀 게이트 전극(421)및 스페이서(423)는 도면에 도시된 바와 달리 단층이 아닌 복수층이 적층되어 형성될 수도 있다.
소오스/드레인 영역(410)은 셀 게이트 구조체(424)의 양 측에 배치될 수 있다. 소오스/드레인 영역(410)은 제1 핀(F1) 내에 배치될 수 있다. 소오스/드레인 영역(410)은 에피택셜 성장시켜 형성할 수 있다.
제1 및 제2 층간 절연막(420, 430)은 순차적으로 형성될 수 있다. 제1 층간 절연막(420)은 스페이서(423)의 측벽을 덮고, 콘택(435)의 측벽 일부를 덮을 수 있다. 제2 층간 절연막(430)은 콘택(435)의 나머지 측벽을 덮을 수 있다. 제1 및 제2 층간 절연막(420, 430)은 산화막, 질화막 및 산질화막 중 적어도 하나를 포함할 수 있다. 콘택(435)은 제1 및 제2 층간 절연막(420, 430)을 관통하여, 소오스/드레인 영역(410)과 셀 자기 터널 접합 소자(444)를 연결할 수 있다.
주변 회로 영역(CORE/PERI)에는 기판(1), 제2 및 제3 핀(F2, F3), 필드 절연막(27), 게이트 절연막(25), 게이트 전극(21), 제2 층간 절연막(420, 430), 게이트 콘택(23) 및 제1 및 제2 자기 터널 접합 소자(10a, 10b)가 구비될 수 있다.
제2 핀(F2) 및 제3 핀(F3)은 셀 어레이 영역(CA)의 제1 핀(F1)과 동일한 방법으로 형성될 수 있고, 동일한 물질을 포함할 수 있다. 필드 절연막(27)은 기판(1) 상에 형성되며, 제2 및 제3 핀(F2, F3)의 측벽 일부를 덮고 제2 및 제3 핀(F2, F3)의 상부를 노출시킬 수 있다.
게이트 절연막(25) 및 게이트 전극(21)은 셀 게이트 절연막(422) 및 셀 게이트 전극(421)과 동일한 공정을 통해 동일한 물질로 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 게이트 절연막(25) 및 게이트 전극(21)은 개별 공정을 통하여 형성될 수도 있다.
제2 핀(F2)은 도 7의 제1 액티브 영역(20_n)일 수 있고, 제2 핀(F2), 게이트 절연막(25) 및 게이트 전극(21)은 트랜지스터를 구성할 수 있다. 제3 핀(F3)은 도 7의 제2 액티브 영역(20_p)일 수 있고, 제3 핀(F3), 게이트 절연막(25) 및 게이트 전극(21)은 트랜지스터를 구성할 수 있다. 예를 들어, 제2 핀(F2), 게이트 절연막(25) 및 게이트 전극(21)은 NMOS 트랜지스터를, 제3 핀(F3), 게이트 절연막(25) 및 게이트 전극(21)은 PMOS 트랜지스터를 구성할 수 있다.
제1 및 제2 자기 터널 접합 소자(10a, 10b)는 제2 층간 절연막(430)상에 형성될 수 있다. 이 때, 게이트 콘택(23)은 제2 층간 절연막(430)을 관통하여, 게이트 전극(21)과 제1 및 제2 자기 터널 접합 소자(10a, 10b)를 연결할 수 있다.
셀 어레이 영역(CA)의 셀 자기 터널 접합 소자(444)와 주변 회로 영역(CORE/PERI)의 제1 및 제2 자기 터널 접합 소자(10a, 10b)는 제2 층간 절연막(430) 상에 동일 공정을 통하여, 동일한 마스크를 사용하여 형성될 수 있다. 즉, 셀 어레이 영역(CA)에 셀 어레이(400)를 형성하는 동안 추가 공정 없이, 주변 회로 영역(CORE/PERI)에 논리 회로(100)를 형성할 수 있으므로, 논리 회로(100)를 형성하는 데 있어 비용을 절감하는 효과가 있다.
다만, 도 12에 대한 설명은 도 2a에 도시된 논리 회로(100)를 포함하는 메모리 장치에만 한정되는 것은 아니며, 도 3a, 도 4, 도 5, 도 8 및 도 9의 논리 회로(100a, 100b, 100c, 100d, 100e)를 포함하는 메모리 장치에도 적용될 수 있다. 또한, 도 12는 기판(1)에 형성된 셀 트랜지스터(CT) 및 주변 영역(CORE/PERI)의 트랜지스터들은 핀펫(FinFET)인 것으로 도시되었으나, 이에 한정되는 것은 아니며, 다양한 형태로 형성하는 것이 가능하다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
10: 자기 터널 접합 소자 11: 자유 층 12: 배리어 층 13: 고정 층
20: 인버터 30: 기준 저항
100, 100a, 100b, 100c, 100d, 100e: 논리 회로
1000: 메모리 장치

Claims (10)

  1. 논리 회로에 있어서,
    제1 입력 신호를 수신하는 제1 층 및 노드와 연결되는 제2 층을 포함하는 제1 자기 터널 접합 소자;
    제2 입력 신호를 수신하는 제1 층 및 상기 노드와 연결되는 제2 층을 포함하는 제2 자기 터널 접합 소자; 및
    상기 노드와 연결되고, 상기 노드의 신호를 인버팅함으로써 출력 신호를 생성하는 인버터;를 포함하고,
    상기 인버터는 기판 상에 배치된 트랜지스터를 포함하고,
    상기 제1 및 제2 자기 터널 접합 소자는 상기 트랜지스터의 상부에 배치되는 것을 특징으로 하는 논리 회로.
  2. 제1 항에 있어서,
    상기 제1 자기 터널 접합 소자의 상기 제1 층 및 상기 제2 자기 터널 접합 소자의 제1 층은 고정 층들이고, 상기 제1 자기 터널 접합 소자의 상기 제2 층 및 상기 제2 자기 터널 접합 소자의 상기 제2 층은 자유 층들이고,
    상기 논리 회로는 NAND 게이트 논리 회로인 것을 특징으로 하는 논리 회로.
  3. 제1 항에 있어서,
    상기 제1 자기 터널 접합 소자의 상기 제1 층 및 상기 제2 자기 터널 접합 소자의 제1 층은 자유 층들이고, 상기 제1 자기 터널 접합 소자의 상기 제2 층 및 상기 제2 자기 터널 접합 소자의 상기 제2 층은 고정 층들이고,
    상기 논리 회로는 NOR 게이트 논리 회로인 것을 특징으로 하는 논리 회로.
  4. 제1 항에 있어서,
    상기 노드와 연결되는 적어도 하나의 제3 자기 터널 접합 소자; 를 더 포함하는 것을 특징으로 하는 논리 회로.
  5. 제1 항의 논리 회로를 포함하는 것을 특징으로 하는 메모리 장치.
  6. 제5 항에 있어서,
    상기 메모리 장치는 복수의 자기 랜덤 액세스 메모리 셀들을 포함하는 셀 영역 및 상기 논리 회로가 배치되는 주변 영역을 포함하고,
    상기 제1 및 제2 자기 터널 접합 소자는, 상기 복수의 자기 랜덤 액세스 메모리 셀들에 포함된 자기 터널 접합 소자와 동일한 마스크를 이용하여 형성되는 것을 특징으로 하는 메모리 장치.
  7. 논리 회로에 있어서,
    제1 입력 신호를 수신하는 제1 층 및 노드와 연결되는 제2 층을 포함하는 자기 터널 접합 소자;
    제2 입력 신호를 수신하고, 상기 노드와 연결되는 기준 저항; 및
    상기 노드와 연결되고, 상기 노드의 신호를 인버팅하여 출력 신호를 생성하는 인버터;를 포함하는 논리 회로.
  8. 제7 항에 있어서,
    상기 제1 층은 고정 층이고, 상기 제2 층은 자유 층이며,
    상기 논리 회로는 NAND 게이트 논리 회로인 것을 특징으로 하는 논리 회로.
  9. 제7 항에 있어서,
    상기 제1 층은 자유 층이고, 상기 제2 층은 고정 층이며,
    상기 논리 회로는 NOR 게이트 논리 회로인 것을 특징으로 하는 논리 회로.
  10. 제7 항에 있어서,
    상기 인버터는 기판 상에 배치된 트랜지스터를 포함하고, 상기 자기 터널 접합 소자 및 기준 저항은 상기 트랜지스터의 상부에 배치되는 것을 특징으로 하는 논리 회로.
KR1020160144484A 2016-11-01 2016-11-01 자기 터널 접합 소자를 포함하는 논리 회로 KR102582672B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160144484A KR102582672B1 (ko) 2016-11-01 2016-11-01 자기 터널 접합 소자를 포함하는 논리 회로
US15/491,289 US10170172B2 (en) 2016-11-01 2017-04-19 Logic circuits including magnetic tunnel junction devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160144484A KR102582672B1 (ko) 2016-11-01 2016-11-01 자기 터널 접합 소자를 포함하는 논리 회로

Publications (2)

Publication Number Publication Date
KR20180047779A true KR20180047779A (ko) 2018-05-10
KR102582672B1 KR102582672B1 (ko) 2023-09-25

Family

ID=62020538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160144484A KR102582672B1 (ko) 2016-11-01 2016-11-01 자기 터널 접합 소자를 포함하는 논리 회로

Country Status (2)

Country Link
US (1) US10170172B2 (ko)
KR (1) KR102582672B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050421A (ko) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 터널 접합부를 갖는 반도체 디바이스
CN113422601A (zh) * 2021-08-23 2021-09-21 上海灵动微电子股份有限公司 基于磁性隧道结的电压转换高电平隔离单元

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607674B2 (en) * 2017-10-26 2020-03-31 Purdue Research Foundation Stochastic switching device with adjustable randomness

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310880A (ja) * 2003-04-04 2004-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
KR20110044910A (ko) * 2008-08-15 2011-05-02 콸콤 인코포레이티드 게이트 레벨 재구성가능 자기 로직

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682967B1 (ko) 2006-02-22 2007-02-15 삼성전자주식회사 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법
KR100814108B1 (ko) 2006-12-12 2008-03-14 인하대학교 산학협력단 자기터널접합을 이용한 논리회로
US7728622B2 (en) 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
KR100961723B1 (ko) 2008-02-18 2010-06-10 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 자기터널접합 소자를 사용한ｘｏｒ 논리 연산장치
JP5288293B2 (ja) 2008-08-25 2013-09-11 日本電気株式会社 磁気抵抗素子、論理ゲート、及び論理ゲートの動作方法
US8373438B2 (en) * 2010-10-29 2013-02-12 Alexander Mikhailovich Shukh Nonvolatile logic circuit
JP6098516B2 (ja) 2011-09-27 2017-03-22 日本電気株式会社 不揮発抵抗ネットワーク集合体、および、それを用いた障害耐性を高めた不揮発論理ゲート
US9466363B2 (en) 2012-01-01 2016-10-11 Tohoku University Integrated circuit
JP6191967B2 (ja) 2012-06-11 2017-09-06 日本電気株式会社 不揮発性論理ゲート素子
CN105493193B (zh) * 2013-08-16 2018-10-19 英特尔公司 使用电阻式存储器的具有保持力的存储器单元
CN104124960B (zh) 2014-06-20 2018-02-23 华中科技大学 一种非易失性布尔逻辑运算电路及其操作方法
KR20160005942A (ko) * 2014-07-08 2016-01-18 에스케이하이닉스 주식회사 인버터 및 그를 포함하는 전자 장치
US9666259B1 (en) * 2016-04-12 2017-05-30 Qualcomm Incorporated Dual mode sensing scheme

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004310880A (ja) * 2003-04-04 2004-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
KR20110044910A (ko) * 2008-08-15 2011-05-02 콸콤 인코포레이티드 게이트 레벨 재구성가능 자기 로직

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050421A (ko) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 자기 터널 접합부를 갖는 반도체 디바이스
CN113422601A (zh) * 2021-08-23 2021-09-21 上海灵动微电子股份有限公司 基于磁性隧道结的电压转换高电平隔离单元

Also Published As

Publication number Publication date
KR102582672B1 (ko) 2023-09-25
US10170172B2 (en) 2019-01-01
US20180122445A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
JP6176882B2 (ja) スピンホールｍｔｊデバイスを有するクロスポイントアレイのｍｒａｍ
JP5415543B2 (ja) 保護側壁パシベーションを利用する磁気素子
US7109539B2 (en) Multiple-bit magnetic random access memory cell employing adiabatic switching
US8897061B2 (en) MTJ cell for an MRAM device and a manufacturing method thereof
KR20160064073A (ko) 결합된 자유 자성 층들을 갖는 수직 스핀 전달 토크 메모리(sttm) 디바이스
US7292468B2 (en) Magnetic random access memory
TWI529708B (zh) 具有半金屬的自旋轉移扭矩記憶體裝置以及用於寫入和讀取該裝置的方法
KR20140095792A (ko) 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
US20030185065A1 (en) Thin film magnetic memory device selecting access to a memory cell by a transistor of a small gate capacitance
KR102582672B1 (ko) 자기 터널 접합 소자를 포함하는 논리 회로
JP4226679B2 (ja) 磁気記憶装置
JP2012028489A (ja) 磁気記憶装置
US10839879B2 (en) Read techniques for a magnetic tunnel junction (MTJ) memory device with a current mirror
JP2012256693A (ja) 半導体記憶装置
US9583534B2 (en) Semiconductor device including magneto-resistive device
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
US20170256298A1 (en) Magnetic storage device
JP2004303837A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
US7529113B2 (en) Magnetic storage device
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JPH1186528A (ja) 磁気記憶装置
US7522450B2 (en) Magnetic storage cell, magnetic memory device and magnetic memory device manufacturing method
JPWO2009044609A1 (ja) 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法
WO2009107780A1 (ja) 磁気抵抗記憶装置及びその動作方法
JP2005109266A (ja) 磁気メモリデバイスおよび磁気メモリデバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant