KR20180041822A - 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치 - Google Patents

입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20180041822A
KR20180041822A KR1020160134013A KR20160134013A KR20180041822A KR 20180041822 A KR20180041822 A KR 20180041822A KR 1020160134013 A KR1020160134013 A KR 1020160134013A KR 20160134013 A KR20160134013 A KR 20160134013A KR 20180041822 A KR20180041822 A KR 20180041822A
Authority
KR
South Korea
Prior art keywords
input
signal
characteristic adjustment
output stages
pad
Prior art date
Application number
KR1020160134013A
Other languages
English (en)
Other versions
KR102522006B1 (ko
Inventor
박낙규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160134013A priority Critical patent/KR102522006B1/ko
Priority to US15/455,949 priority patent/US9953723B1/en
Priority to US15/923,876 priority patent/US10622086B2/en
Publication of KR20180041822A publication Critical patent/KR20180041822A/ko
Application granted granted Critical
Publication of KR102522006B1 publication Critical patent/KR102522006B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 기술은 외부 입력에 따라 일부가 선택적으로 특성 조정 신호를 입력 받아 특성 조정이 이루어지도록 구성된 복수의 입/출력단; 및 테스트 신호 라인을 통해 상기 복수의 입/출력단과 공통 연결되며, 상기 테스트 신호 라인을 통해 상기 특성 조정 신호를 상기 복수의 입/출력단에 공통적으로 제공하도록 구성된 특성 조정신호 생성회로를 포함할 수 있다.

Description

입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치{CIRCUIT FOR CALIBRATING INPUT/OUTPUT TERMINAL CHARACTERISTIC AND SEMICONDUCTOR APPARATUS INCLUDING THE SAME}
본 발명은 반도체 회로에 관한 것으로서, 특히 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치에 관한 것이다.
반도체 장치는 외부 기기와의 신호 송/수신을 위한 복수의 입/출력단을 포함할 수 있다.
복수의 입/출력단은 시스템, 모듈, 패키지 등의 오프 칩 구조 차이, 칩 내에서의 영역별 PVT(Power, Voltage or Temperature) 차이로 인하여 각각의 입/출력 신호 특성 차이가 발생할 수 있다.
따라서 반도체 장치의 동작 성능을 향상시키기 위해서는 복수의 입/출력단의 특성을 최적화하는 것도 매우 중요하다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 반도체 장치의 입/출력단 특성 조정 회로(1)는 복수의 입/출력단(20), 특성 조정신호 생성회로(30) 및 복수의 신호 라인 세트(40)을 포함한다.
복수의 입/출력단(20)은 예를 들어, 반도체 메모리의 DQ 패드를 포함하는 최종 단에 해당할 수 있다.
복수의 입/출력단(20)은 각각 패드(Pad), 수신기 및 송신기를 포함할 수 있다.
특성 조정신호 생성회로(30)는 모드 레지스터 셋 신호(MRS)에 따라 복수의 입/출력단(20) 각각의 동작 특성 관련 항목들을 조정하기 위한 특성 조정 신호를 생성할 수 있다.
이때 동작 특성 관련 항목들은 예를 들어, 수신기 및 송신기의 동작 특성에 관련될 수 있다.
수신기의 동작 특성으로서, 입력 셋업/홀드 타임 조절, 이퀄라이징 스트랭스, 전류 조정 등을 포함할 수 있다.
송신기의 동작 특성으로서, 슬루 레이트, 온 저항, 출력 타이밍 조정, 온 다이 터미네이션 스트랭스 조정 등을 포함할 수 있다.
한편, 복수의 입/출력단(20)은 상술한 바와 같이, 시스템, 모듈, 패키지 등의 오프 칩 구조 차이, 칩 내에서의 영역별 PVT 차이로 인하여 신호 특성이 서로 다를 수 있다.
따라서 복수의 입/출력단(20) 각각의 특성 차이를 독립적으로 조정하기 위한 특성 조정 신호를 전송하기 위해 복수의 입/출력단(20)과 특성 조정신호 생성회로(30)는 독립적인 신호 라인 세트(40)를 통해 서로 연결되어야 한다.
예를 들어, 특성 조정 신호가 n 비트이며, 복수의 입/출력단(20)이 30개로 구성된다면 30개의 신호 라인 세트(30*n 개의 신호 라인)이 필요하게 된다.
특성 조정신호 생성회로(30)는 신호 라인 세트(40)를 통해 복수의 입/출력단(20) 각각에 특성 조정 신호(CTRL<1:m>)를 제공할 수 있다.
상술한 바와 같이, 종래의 기술은 입/출력단(20)과 특성 조정신호 생성회로(30)가 독립적인 신호 라인 세트(40)들을 통해 연결되므로 많은 수의 신호 라인이 필요하여 회로 면적이 증가하게 되고, 신호 라인들을 배치하기 위한 설계상의 어려움도 발생하게 된다. 동작 특성 관련 항목들이 많아질 수록 신호 라인 증가에 따른 회로 면적 증가 및 설계의 어려움도 더욱 가중된다.
본 발명의 실시예는 공유된 신호 라인을 이용하여 복수의 입/출력단의 특성을 최적화할 수 있는 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치를 제공한다.
본 발명의 실시예는 외부 입력에 따라 일부가 선택적으로 특성 조정 신호를 입력 받아 특성 조정이 이루어지도록 구성된 복수의 입/출력단; 및 테스트 신호 라인을 통해 상기 복수의 입/출력단과 공통 연결되며, 상기 테스트 신호 라인을 통해 상기 특성 조정 신호를 상기 복수의 입/출력단에 공통적으로 제공하도록 구성된 특성 조정신호 생성회로를 포함할 수 있다.
본 발명의 실시예는 제 1 인에이블 신호 및 패드를 통해 입력된 외부 선택 신호에 따라 일부가 선택적으로 특성 조정 신호를 입력 받아 특성 조정이 이루어지도록 구성된 복수의 입/출력단; 및 테스트 신호 라인을 통해 상기 복수의 입/출력단과 공통 연결되고, 상기 제 1 인에이블 신호 및 상기 특성 조정 신호를 생성하여 상기 테스트 신호 라인을 통해 상기 복수의 입/출력단에 공통적으로 제공하도록 구성된 특성 조정신호 생성회로를 포함할 수 있다.
본 발명의 실시예는 복수의 입/출력단 각각을 통한 외부 입력에 따라 상기 복수의 입/출력단 중에서 적어도 하나가 선택되도록 하고, 선택된 입/출력단에 테스트 신호 라인을 통해 특성 조정 신호를 입력시켜 특성 조정이 이루어지도록 하는 입/출력단 특성 조정 회로; 및 글로벌 입/출력 라인을 통해 상기 복수의 입/출력단과 연결되는 메모리 코어를 포함할 수 있다.
본 기술은 신호 라인을 공유하여 복수의 입/출력단 각각의 동작 특성 관련 항목들을 독립적으로 제어할 수 있으며, 동작 특성 관련 항목 증가에 따른 신호 라인 증가를 최소화할 수 있다.
도 1은 종래의 기술에 따른 반도체 장치의 입/출력단 특성 조정 회로(1)의 구성을 나타낸 도면,
도 2는 본 발명의 실시예에 따른 반도체 장치(100)의 구성을 나타낸 도면,
도 3은 본 발명의 실시예에 따른 반도체 장치의 입/출력단 특성 조정 회로(103)의 구성을 나타낸 도면,
도 4는 도 3의 특성 조정신호 생성회로(300)의 구성을 나타낸 도면,
도 5 및 도 6은 도 4의 리피터(310)(350)의 구성을 나타낸 도면,
도 7은 도 3의 입/출력단(200)의 구성을 나타낸 도면이고,
도 8은 도 7의 테스트 제어부(240)의 구성을 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치(100)는 메모리 코어(101), 글로벌 입/출력 라인(102) 및 입/출력단 특성 조정 회로(103)를 포함할 수 있다.
입/출력단 특성 조정 회로(103)는 입/출력단 영역(104) 및 테스트 신호 라인(400)을 통해 입/출력단 영역(104)의 복수의 입/출력단(200)과 공통 연결된 특성 조정신호 생성회로(300)를 포함할 수 있다.
복수의 입/출력단(200)은 특성 조정 신호에 따라 동작 특성이 조정될 수 있다.
입/출력단 특성 조정 회로(103)는 복수의 입/출력단(200) 각각을 통한 외부 입력 즉, 반도체 장치 외부 기기의 입력에 따라 복수의 입/출력단(200) 중에서 적어도 하나를 선택하고, 선택된 입/출력단(200)에만 특성 조정 신호를 입력시켜 특성 조정이 이루어지도록 하는 독립 조정 모드를 수행할 수 있다.
특성 조정신호 생성회로(300)는 복수의 입/출력단(200)의 적어도 하나의 동작 특성 관련 항목들을 조정하기 위한 특성 조정 신호를 입력 신호 예를 들어, 모드 레지스터 셋 신호(MRS)에 따라 생성하여 테스트 신호 라인(400)을 통해 복수의 입/출력단(200)에 공통적으로 제공할 수 있다.
이때 동작 특성 관련 항목들은 예를 들어, 송/수신 특성과 관련된 항목들로서, 드라이빙 스트랭스(Driving St), 슬루 레이트(Slew rate) 등을 포함할 수 있다.
테스트 신호 라인(400)의 신호 라인 수는 동작 특성 관련 항목의 수 즉, 테스트 신호 라인(400)을 통해 전송될 특성 조정 신호의 비트 수에 따라 달라질 수 있다.
예를 들어, 동작 특성 관련 항목의 종류가 '1'이고, 그에 필요한 신호 비트가 '1' 이라면 테스트 신호 라인(400)은 1 비트의 특성 조정 신호를 위한 하나의 신호 라인만을 포함할 수 있다. 동작 특성 관련 항목의 종류가 '10'이고, 각 항목 별로 필요한 신호 비트가 '2' 라면 테스트 신호 라인(400)은 20 비트의 특성 조정 신호를 위한 '20'개의 신호 라인을 포함할 수 있다.
복수의 입/출력단(200)은 외부 기기(900)(예를 들어, CPU, GPU 또는 테스터)로부터 어드레스, 커맨드 등을 수신하거나, 외부 기기(900)와의 데이터 송/수신을 위한 최종 단으로서, 예를 들어, 반도체 메모리의 DQ 패드를 포함하는 최종 단에 해당하는 구성일 수 있다.
복수의 입/출력단(200)은 각각 패드(Pad)를 포함할 수 있다.
복수의 입/출력단(200)은 패드를 통한 외부 입력 즉, 외부 기기(900)에서 패드에 입력한 신호에 따라 그들 중 하나 또는 복수개가 선택될 수 있고, 복수의 입/출력단(200) 중에서 선택된 입/출력단(200) 만이 특성 조정 신호를 입력 받아 그에 따른 특성 조정이 이루어질 수 있다.
외부 기기(900)는 복수의 입/출력단(200) 중에서 조정하기 원하는 입/출력단(200)의 패드를 통해 정해진 신호 예를 들어, 로우 펄스를 입력함으로써 해당 입/출력단(200)만이 특성 조정신호 생성회로(300)에서 제공된 특성 조정 신호를 입력 받도록 할 수 있다.
메모리 코어(101)는 글로벌 입/출력 라인(102)을 통해 복수의 입/출력단(200)과 연결될 수 있다.
메모리 코어(101)는 메모리 셀 어레이(미 도시) 및 메모리 셀 어레이와 글로벌 입/출력 라인(102) 간의 데이터 입/출력 관련 회로 구성들(미 도시)을 포함할 수 있다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치의 입/출력단 특성 조정 회로(103)에서 복수의 입/출력단(200)은 입/출력단(200) 각각에 포함된 패드들의 배치를 기준으로 상측(UP)과 하측(DN)으로 구분될 수 있다.
도 3은 상측(UP)과 하측(DN)으로 구분된 복수의 입/출력단(200)에 맞도록 테스트 신호 라인(400)을 분배한 예를 도시한 것일 뿐, 상측의 테스트 신호 라인(400)과 하측의 테스트 신호 라인(400)을 통해서 동일한 특성 조정 신호가 전송될 수 있다.
도 4에 도시된 바와 같이, 특성 조정신호 생성회로(300)는 신호 생성 로직(301), 펄스 생성기(PG)(302) 및 복수의 리피터(310, 320, 330, 350)를 포함할 수 있다.
신호 생성 로직(301)은 복수의 입/출력단(200) 각각의 동작 특성 관련 항목들을 조정하기 위한 특성 조정 신호(CTRL<1:m>)를 입력 신호 예를 들어, 모드 레지스터 셋 신호(MRS)에 따라 생성할 수 있다.
신호 생성 로직(301)은 모드 레지스터 셋 신호(MRS)에 따라 제 1 인에이블 신호(DIRECT_SEL_EN) 및 제 2 인에이블 신호(BUF_EN)를 더 생성할 수 있다.
펄스 생성기(302)는 제 1 인에이블 신호(DIRECT_SEL_EN)에 따라 리셋 신호(RSTB)를 생성할 수 있다.
복수의 리피터(310, 320, 330, 350)는 신호 생성 로직(301)에서 생성된 신호들 즉, 특성 조정 신호(CTRL<1:m>), 제 1 인에이블 신호(DIRECT_SEL_EN) 및 제 2 인에이블 신호(BUF_EN)와 펄스 생성기(302)에서 출력되는 리셋 신호(RSTB)를 상측(UP)과 하측(DN)으로 구분되는 복수의 입/출력단(200)(도 2 참조)에 맞게 분배하도록 구성될 수 있다.
복수의 리피터(310)는 특성 조정 신호(CTRL<1:m>)를 CTRL<1:m>_UP 및 CTRL<1:m>_DN으로 분배할 수 있다.
리피터(320)는 제 1 인에이블 신호(DIRECT_SEL_EN)를 DIRECT_SEL_EN_UP 및 DIRECT_SEL_EN_DN으로 분배할 수 있다.
리피터(330)는 리셋 신호(RSTB)를 RSTB_UP 및 RSTB_DN으로 분배할 수 있다.
리피터(350)는 제 1 인에이블 신호(DIRECT_SEL_EN)와 제 2 인에이블 신호(BUF_EN) 중에서 어느 하나라도 활성화되면 BUF_EN_UP 및 BUF_EN_DN을 활성화시킬 수 있다.
도 5에 도시된 바와 같이, 복수의 리피터(310) 예를 들어, 특성 조정 신호(CTRL<1:m>) 중에서 CTRL1을 입력받는 리피터(310)는 제 1 내지 제 3 로직 게이트(311 - 313)를 포함할 수 있다.
제 1 로직 게이트(311)는 CTRL1을 반전시켜 출력할 수 있다.
제 2 로직 게이트(312)는 제 1 로직 게이트(311)의 출력을 반전시켜 CTRL1_UP으로서 출력할 수 있다.
제 3 로직 게이트(313)는 제 1 로직 게이트(311)의 출력을 반전시켜 CTRL1_DN으로서 출력할 수 있다.
리피터(320) 및 리피터(330)는 도 5와 동일하게 구성될 수 있다.
도 6에 도시된 바와 같이, 리피터(350)는 제 1 내지 제 3 로직 게이트(351 - 353)를 포함할 수 있다.
제 1 로직 게이트(351)는 제 1 인에이블 신호(DIRECT_SEL_EN)와 제 2 인에이블 신호(BUF_EN)를 부정 논리합하여 출력할 수 있다.
제 2 로직 게이트(352)는 제 1 로직 게이트(351)의 출력 신호를 반전시켜 BUF_EN_UP으로서 출력할 수 있다.
제 3 로직 게이트(353)는 제 1 로직 게이트(351)의 출력 신호를 반전시켜 BUF_EN_DN으로서 출력할 수 있다.
도 7에 도시된 바와 같이, 복수의 입/출력단(200) 예를 들어, 상측(UP)의 입/출력단(200)은 패드(210), 수신기(RX)(220), 송신기(TX)(230) 및 테스트 제어부(240)를 포함할 수 있다.
패드(210)는 수신기(220) 및 송신기(230)와 연결될 수 있다.
수신기(220)는 외부 입력 즉, 외부 기기(900)에서 패드(210)를 통해 입력된 신호를 외부 선택 신호(IN_PAD)로서 테스트 제어부(240)에 전송할 수 있다.
수신기(220)는 제 2 인에이블 신호(BUF_EN_UP)에 따라 활성화될 수 있다.
수신기(220)는 래치 신호(SPLIT_CTRL<1:m>) 중에서 일부 SPLIT_CTRL<1:k>에 따라 수신 특성이 조정될 수 있다.
송신기(230)는 래치 신호(SPLIT_CTRL<1:m>) 중에서 나머지 SPLIT_CTRL<k+1:m>에 따라 송신 특성이 조정될 수 있다.
테스트 제어부(240)는 제 1 인에이블 신호(DIRECT_SEL_EN_UP) 및 외부 선택 신호(IN_PAD)에 따라 특성 조정 신호(CTRL<1:m>)를 래치하여 래치 신호(SPLIT_CTRL<1:m>)를 생성할 수 있다.
테스트 제어부(240)는 리셋 신호(RSTB_UP)에 따라 래치 신호(SPLIT_CTRL<1:m>)를 초기화시킬 수 있다.
도 8에 도시된 바와 같이, 테스트 제어부(240)는 제 1 내지 제 6 로직 게이트(241 - 246)를 포함할 수 있다.
제 1 로직 게이트(241)는 제 1 인에이블 신호(DIRECT_SEL_EN_UP)와 외부 선택 신호(IN_PAD)를 부정 논리곱하여 출력할 수 있다.
제 2 로직 게이트(242)는 제 1 로직 게이트(241)의 출력을 반전시켜 출력할 수 있다.
제 3 로직 게이트(243)는 제 1 로직 게이트(241)의 출력이 정해진 로직 레벨 예를 들어, 로직 하이일 경우 특성 조정 신호(CTRL<1:m>)를 통과시킬 수 있다.
제 4 내지 제 6 로직 게이트(244 - 246)는 제 3 로직 게이트(243)의 출력을 래치하여 래치 신호(SPLIT_CTRL<1:m>)로서 출력할 수 있다.
제 4 로직 게이트(244)는 리셋 신호(RSTB_UP)가 활성화(예를 들어, 로직 로우)됨에 따라 래치 신호(SPLIT_CTRL<1:m>)를 예를 들어, 로직 로우로 초기화시킬 수 있다.
이때 도 8에는 설명의 편의를 위하여 제 3 내지 제 6 로직 게이트(243 - 246)를 하나만 도시하였으나, 제 3 내지 제 6 로직 게이트(243 - 246)는 각각 특성 조정 신호(CTRL<1:m>)의 신호 비트 수만큼 구성될 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치(100)의 입/출력단 특성 조정 방법을 도 2 내지 도 8을 참조하여 설명하면 다음과 같다.
먼저, 제 1 인에이블 신호(DIRECT_SEL_EN_UP)를 비 활성화 레벨 예를 들어, 로직 로우로 유지시킴에 따라 복수의 입/출력단(200)의 특성을 공통적으로 조정하기 위한 공통 조정 모드로 동작할 수 있다.
제 1 인에이블 신호(DIRECT_SEL_EN_UP)가 비 활성화 레벨 예를 들어, 로직 로우이므로 복수의 입/출력단(200)에 특성 조정 신호(CTRL<1:m>)가 공통 제공되고(도 8 참조), 그에 따라 복수의 입/출력단(200)의 특성이 공통적으로 조정될 수 있다.
한편, 제 1 인에이블 신호(DIRECT_SEL_EN_UP)를 로직 하이로 활성화시키고, 복수의 입/출력단(200) 각각의 패드(210)의 레벨 즉, 외부 선택 신호(IN_PAD)의 레벨을 조정하여 복수의 입/출력단(200)의 특성을 독립적으로 조정하기 위한 독립 조정 모드로 진입할 수 있다.
이때 복수의 입/출력단(200) 각각에 독립적인 값의 특성 조정 신호(CTRL<1:m>)를 입력시키는 과정에 앞서, 복수의 입/출력단(200)에 이미 저장되어 있는 특성 조정 신호(CTRL<1:m>)의 값을 초기화하는 신호 값 초기화 동작이 수행될 수 있다.
신호 값 초기화 동작은 제 1 인에이블 신호(DIRECT_SEL_EN_UP)를 로직 하이로 활성화시키고, 복수의 입/출력단(200) 모두를 통해 입력되는 외부 선택 신호(IN_PAD)들을 모두 로직 하이로 유지시켜 특성 조정 신호(CTRL<1:m>)의 입력을 차단한 상태에서, 로우 펄스 형태의 리셋 신호(RSTB_UP)를 생성하여 이루어질 수 있다.
신호 값 초기화 동작이 완료된 후, 제 1 인에이블 신호(DIRECT_SEL_EN_UP)를 로직 하이로 유지시킨 상태에서, 복수의 입/출력단(200) 중에서 조정을 원하는 하나 또는 일부의 입/출력단(200)의 패드(210)에 로우 펄스 형태의 외부 선택 신호(IN_PAD)를 입력시킬 수 있다.
이때 조정을 원하지 않는 입/출력단(200)들의 패드(210)를 통해 입력되는 외부 선택 신호(IN_PAD)들을 로직 하이로 유지될 수 있다.
복수의 입/출력단(200) 중에서 로우 펄스 형태의 외부 선택 신호(IN_PAD)를 입력 받는 입/출력단(200)이 특성 조정 신호(CTRL<1:m>)를 입력 받을 수 있고, 나머지 입/출력단(200)들은 특성 조정 신호(CTRL<1:m>) 입력이 차단될 수 있다.
로우 펄스 형태의 외부 선택 신호(IN_PAD)를 입력 받는 입/출력단(200)은 특성 조정 신호(CTRL<1:m>)를 저장할 수 있다.
이후, 노멀 동작을 진행하고, 그에 따른 반도체 장치(100)의 입/출력 신호를 모니터링하여 복수의 입/출력단(200)의 동작 특성을 평가할 수 있다.
필요에 따라 상술한 과정 즉, 다른 입/출력단(200)을 선택하여 그에 따른 독립적인 값을 갖는 특성 조정 신호(CTRL<1:m>)를 저장한 후, 노멀 동작을 진행하고 모니터링을 통해 동작 특성을 평가하는 과정을 반복할 수 있다.
따라서 복수의 입/출력단(200)에 서로 독립적인 값을 갖는 특성 조정 신호(CTRL<1:m>) 값이 저장되도록 함으로써 복수의 입/출력단(200)에 대한 독립적인 특성 조정을 수행할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 외부 입력에 따라 일부가 선택적으로 특성 조정 신호를 입력 받아 특성 조정이 이루어지도록 구성된 복수의 입/출력단; 및
    테스트 신호 라인을 통해 상기 복수의 입/출력단과 공통 연결되며, 상기 테스트 신호 라인을 통해 상기 특성 조정 신호를 상기 복수의 입/출력단에 공통적으로 제공하도록 구성된 특성 조정신호 생성회로를 포함하는 입/출력단 특성 조정 회로.
  2. 제 1 항에 있어서,
    상기 특성 조정 신호는
    상기 복수의 입/출력단의 동작 특성 관련 항목의 종류에 상응하는 복수의 신호 비트를 포함하는 입/출력단 특성 조정 회로.
  3. 제 1 항에 있어서,
    상기 복수의 입/출력단은
    각각 패드를 포함하는 입/출력단 특성 조정 회로.
  4. 제 3 항에 있어서,
    상기 패드는 DQ 패드를 포함하는 입/출력단 특성 조정 회로.
  5. 제 3 항에 있어서,
    상기 외부 입력은 상기 패드를 통해 이루어지는 입/출력단 특성 조정 회로.
  6. 제 1 항에 있어서,
    상기 특성 조정신호 생성회로는
    모드 레지스터 셋 신호에 따라 상기 특성 조정 신호를 생성하도록 구성되는 입/출력단 특성 조정 회로.
  7. 제 1 항에 있어서,
    상기 복수의 입/출력단은
    패드,
    상기 패드와 연결된 수신기, 및
    상기 외부 입력에 따라 상기 특성 조정 신호를 상기 수신기에 입력시키도록 구성된 테스트 제어부를 포함하는 입/출력단 특성 조정 회로.
  8. 제 1 인에이블 신호 및 패드를 통해 입력된 외부 선택 신호에 따라 일부가 선택적으로 특성 조정 신호를 입력 받아 특성 조정이 이루어지도록 구성된 복수의 입/출력단; 및
    테스트 신호 라인을 통해 상기 복수의 입/출력단과 공통 연결되고, 상기 제 1 인에이블 신호 및 상기 특성 조정 신호를 생성하여 상기 테스트 신호 라인을 통해 상기 복수의 입/출력단에 공통적으로 제공하도록 구성된 특성 조정신호 생성회로를 포함하는 입/출력단 특성 조정 회로.
  9. 제 8 항에 있어서,
    상기 특성 조정 신호는
    상기 복수의 입/출력단의 동작 특성 관련 항목의 종류에 상응하는 복수의 신호 비트를 포함하는 입/출력단 특성 조정 회로.
  10. 제 8 항에 있어서,
    상기 패드는 DQ 패드를 포함하는 입/출력단 특성 조정 회로.
  11. 제 8 항에 있어서,
    상기 특성 조정신호 생성회로는
    모드 레지스터 셋 신호에 따라 상기 제 1 인에이블 신호 및 상기 특성 조정 신호를 생성하도록 구성되는 입/출력단 특성 조정 회로.
  12. 제 8 항에 있어서,
    상기 복수의 입/출력단은
    패드,
    상기 패드와 연결된 수신기,
    상기 패드와 연결된 송신기, 및
    상기 제 1 인에이블 신호 및 상기 외부 선택 신호에 따라 상기 특성 조정 신호 중에서 일부를 상기 수신기에 입력시키고, 상기 특성 조정 신호 중에서 나머지를 상기 송신기에 입력시키도록 구성된 테스트 제어부를 포함하는 입/출력단 특성 조정 회로.
  13. 제 8 항에 있어서,
    상기 복수의 입/출력단은
    리셋 신호에 따라 기 저장된 특성 조정 신호 저장 값을 초기화시키도록 구성되는 입/출력단 특성 조정 회로.
  14. 제 13 항에 있어서,
    상기 특성 조정신호 생성회로는
    상기 제 1 인에이블 신호에 따라 상기 리셋 신호를 생성하도록 구성되는 입/출력단 특성 조정 회로.
  15. 복수의 입/출력단 각각을 통한 외부 입력에 따라 상기 복수의 입/출력단 중에서 적어도 하나가 선택되도록 하고, 선택된 입/출력단에 테스트 신호 라인을 통해 특성 조정 신호를 입력시켜 특성 조정이 이루어지도록 하는 입/출력단 특성 조정 회로; 및
    글로벌 입/출력 라인을 통해 상기 복수의 입/출력단과 연결되는 메모리 코어를 포함하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 입/출력단 특성 조정 회로는
    상기 테스트 신호 라인을 통해 상기 복수의 입/출력단과 공통 연결되며, 상기 테스트 신호 라인을 통해 상기 특성 조정 신호를 상기 복수의 입/출력단에 공통적으로 제공하도록 구성된 특성 조정신호 생성회로를 포함하는 반도체 장치.
  17. 제 15 항에 있어서,
    상기 외부 입력은
    상기 반도체 장치의 외부 기기에서 상기 복수의 입/출력단 중에서 어느 하나의 패드를 통해 입력되는 펄스 신호를 포함하는 반도체 장치.
  18. 제 15 항에 있어서,
    상기 특성 조정 신호는
    상기 복수의 입/출력단의 동작 특성 관련 항목의 종류에 상응하는 복수의 신호 비트를 포함하는 반도체 장치.
  19. 제 16 항에 있어서,
    상기 특성 조정신호 생성회로는
    모드 레지스터 셋 신호에 따라 상기 특성 조정 신호를 생성하도록 구성되는 반도체 장치.
  20. 제 15 항에 있어서,
    상기 복수의 입/출력단은
    패드,
    상기 패드와 연결된 수신기, 및
    상기 패드를 통한 상기 외부 입력에 따라 상기 특성 조정 신호를 상기 수신기에 입력시키도록 구성된 테스트 제어부를 포함하는 반도체 장치.
KR1020160134013A 2016-10-17 2016-10-17 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치 KR102522006B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160134013A KR102522006B1 (ko) 2016-10-17 2016-10-17 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치
US15/455,949 US9953723B1 (en) 2016-10-17 2017-03-10 Input/output terminal characteristic calibration circuit and semiconductor apparatus including the same
US15/923,876 US10622086B2 (en) 2016-10-17 2018-03-16 Input/output terminal characteristic calibration circuit and semiconductor apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160134013A KR102522006B1 (ko) 2016-10-17 2016-10-17 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20180041822A true KR20180041822A (ko) 2018-04-25
KR102522006B1 KR102522006B1 (ko) 2023-04-17

Family

ID=61904047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160134013A KR102522006B1 (ko) 2016-10-17 2016-10-17 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (2) US9953723B1 (ko)
KR (1) KR102522006B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200004094A (ko) 2018-07-03 2020-01-13 남상균 스마트 키보드

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210112845A (ko) * 2020-03-06 2021-09-15 에스케이하이닉스 주식회사 메모리 장치 및 그의 테스트 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120040775A (ko) * 2010-10-20 2012-04-30 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626452B2 (ja) * 2001-12-27 2005-03-09 株式会社東芝 半導体装置
KR100500921B1 (ko) * 2003-08-25 2005-07-14 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100903382B1 (ko) 2007-11-02 2009-06-23 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 갖는 멀티-포트 메모리 소자
US7872494B2 (en) * 2009-06-12 2011-01-18 Freescale Semiconductor, Inc. Memory controller calibration
KR102138039B1 (ko) * 2014-06-18 2020-07-28 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
KR102226370B1 (ko) * 2015-01-13 2021-03-15 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US9672882B1 (en) * 2016-03-29 2017-06-06 Apple Inc. Conditional reference voltage calibration of a memory system in data transmisson

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120040775A (ko) * 2010-10-20 2012-04-30 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200004094A (ko) 2018-07-03 2020-01-13 남상균 스마트 키보드

Also Published As

Publication number Publication date
US20180204629A1 (en) 2018-07-19
US9953723B1 (en) 2018-04-24
KR102522006B1 (ko) 2023-04-17
US20180108428A1 (en) 2018-04-19
US10622086B2 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
US20050040845A1 (en) Semiconductor integrated circuit device capable of controlling impedance
US8237464B2 (en) Integrated circuit and method for controlling data output impedance
US9197209B2 (en) Semiconductor device
KR20100104686A (ko) 임피던스 교정 코드 전송 라인을 테스트 할 수 있는 반도체장치
KR20130097576A (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
US9030026B2 (en) Stack type semiconductor circuit with impedance calibration
US11972833B2 (en) Calibration circuit and semiconductor device including the same
US9786355B2 (en) Signaling method using constant reference voltage and devices thereof
US10622086B2 (en) Input/output terminal characteristic calibration circuit and semiconductor apparatus including the same
US8238180B2 (en) Semiconductor memory apparatus
TW201705129A (zh) 用於記憶體之非對稱輸入／輸出介面之裝置及方法
US7512024B2 (en) High-speed memory device easily testable by low-speed automatic test equipment and input/output pin control method thereof
US10491216B2 (en) Termination circuit, semiconductor device and operating method thereof
US10523340B2 (en) Transmitting device and receiving device providing relaxed impedance matching
KR101206099B1 (ko) 전압 모드 드라이버, 전압 모드 드라이버를 이용한 비교 회로 및 그 동작 방법
US20190198131A1 (en) Semiconductor apparatus and system relating to performing a high speed test in a low speed operation environment
US10848162B2 (en) Semiconductor apparatus including clock generation circuit and semiconductor system using the same
KR100915810B1 (ko) 패드를 공유하는 멀티 칩 패키지
US9203389B2 (en) Majority determination circuit, majority determination method, and semiconductor device
US20080074139A1 (en) Semiconductor memory device with on-die termination circuit
US8536904B2 (en) Command buffer circuit of semiconductor apparatus
KR100525113B1 (ko) 반도체 장치용 입력 장치
US20160006432A1 (en) Semiconductor device and operating method thereof
US9418715B1 (en) Semiconductor device
US20060004972A1 (en) Semiconductor memory device and method of testing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant