KR20180039619A - 송신 장치, 수신 장치 및 통신 시스템 - Google Patents

Abstract

본 발명은 통신 품질을 높일 수 있는 송신 장치를 얻는 것이다.
본 개시의 송신 장치는, 제1의 출력 단자와, 제2의 출력 단자와, 제3의 출력 단자를 가지며, 제1의 출력 단자, 제2의 출력 단자 및 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고, 제2의 출력 단자에서의 출력 임피던스는, 제1의 출력 단자에서의 출력 임피던스보다도 낮은 송신부를 구비한다.

Description

송신 장치, 수신 장치 및 통신 시스템

본 출원은 2015년 8월 10일자로 일본 특허청에 출원된 일본 특허출원 JP 2015-158110에 의거하여 우선권을 주장하고, 그 전체 내용은 본원에 참고로 인용된다.

본 개시는, 신호를 송신하는 송신 장치, 신호를 수신하는 수신 장치 및 신호를 송수신하는 통신 시스템에 관한 것이다.

근래의 전자 기기의 고기능화 및 다기능화에 수반하고, 전자 기기에는, 반도체 칩, 센서, 표시 디바이스 등의 다양한 디바이스가 탑재된다. 이들의 디바이스 사이에서는, 많은 데이터의 교환이 행하여지고, 그 데이터량은, 전자 기기의 고기능화 및 다기능화에 응하여 많게 되어 오고 있다. 그래서, 종종, 예를 들면 수 Gbps로 데이터를 송수신 가능한 고속 인터페이스를 이용하여, 데이터의 교환이 행하여진다.

보다 전송 용량을 높이는 방법에 관해, 다양한 기술이 개시되어 있다. 예를 들면, 특허 문헌 1, 2에는, 3개의 전송로를 이용하여 3개의 차동 신호를 전송하는 통신 시스템이 개시되어 있다.

특허 문헌 1 : 일본 특개평06-261092호 특허 문헌 2 : 미국 특허 제8064535호

그런데, 통신 시스템에서는, 통신 품질이 높은 것이 바람직하여, 더 한층의 통신 품질의 향상이 기대되고 있다.

본 개시는 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 통신 품질을 높일 수 있는 송신 장치, 수신 장치 및 통신 시스템을 제공하는 것에 있다.

본 개시의 제1의 송신 장치는, 송신부를 구비하고 있다. 송신부는, 제1의 출력 단자와, 제2의 출력 단자와, 제3의 출력 단자를 가지며, 제1의 출력 단자, 제2의 출력 단자 및 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고, 제2의 출력 단자에서의 출력 임피던스는, 제1의 출력 단자에서의 출력 임피던스보다도 낮은 것이다.

본 개시의 제2의 송신 장치는, 송신부를 구비하고 있다. 송신부는, 제1의 출력 단자와, 제2의 출력 단자와, 제3의 출력 단자를 가지며, 제1의 출력 단자, 제2의 출력 단자 및 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고, 제2의 출력 단자에서의 신호의 전압 진폭은, 제1의 출력 단자에서의 신호의 전압 진폭보다도 큰 것이다.

본 개시의 수신 장치는, 수신부를 구비하고 있다. 수신부는, 제1의 입력 단자와, 제2의 입력 단자와, 제3의 입력 단자를 가지며, 제1의 입력 단자, 제2의 입력 단자 및 제3의 입력 단자에서의 신호의 조합에 응한 심볼 신호를 수신하고, 제2의 입력 단자에서의 입력 임피던스는, 제1의 입력 단자에서의 입력 임피던스보다도 높은 것이다.

본 개시의 통신 시스템은, 송신 장치와, 수신 장치를 구비하고 있다. 송신 장치는, 송신부를 갖고 있다. 송신부는, 제1의 출력 단자와, 제2의 출력 단자와, 제3의 출력 단자를 가지며, 제1의 출력 단자, 제2의 출력 단자 및 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고, 제2의 출력 단자에서의 출력 임피던스는, 제1의 출력 단자에서의 출력 임피던스보다도 낮은 것이다.

본 개시의 제1의 송신 장치 및 통신 시스템에서는, 제1의 출력 단자, 제2의 출력 단자 및 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호가 송신된다. 이 제2의 출력 단자에서의 출력 임피던스는, 제1의 출력 단자에서의 출력 임피던스보다도 낮은 것이다.

본 개시의 제2의 송신 장치에서는, 제1의 출력 단자, 제2의 출력 단자 및 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호가 송신된다. 이 제2의 출력 단자에서의 신호의 전압 진폭은, 제1의 출력 단자에서의 신호의 전압 진폭보다도 큰 것이다.

본 개시의 수신 장치에서는, 제1의 입력 단자, 제2의 입력 단자 및 제3의 입력 단자에서의 신호의 조합에 응한 심볼 신호가 수신된다. 이 제2의 입력 단자에서의 입력 임피던스는, 제1의 입력 단자에서의 입력 임피던스보다도 높은 것이다.

본 개시의 제1의 송신 장치 및 통신 시스템에 의하면, 제2의 출력 단자에서의 출력 임피던스를, 제1의 출력 단자에서의 출력 임피던스보다도 낮게 하였기 때문에, 통신 품질을 높일 수 있다.

본 개시의 제2의 송신 장치에 의하면, 제2의 출력 단자에서의 신호의 전압 진폭을, 제1의 출력 단자에서의 신호의 전압 진폭보다도 크게 하였기 때문에, 통신 품질을 높일 수 있다.

본 개시의 수신 장치에 의하면, 제2의 입력 단자에서의 입력 임피던스를, 제1의 입력 단자에서의 입력 임피던스보다도 높게 하였기 때문에, 통신 품질을 높일 수 있다.

또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과가 있어도 좋다.

전술한 일반적인 설명 및 다음의 상세한 설명은 모두 예시적인 것이며, 청구 범위와 같은 기술에 대한 추가 설명을 제공하는 것으로 이해 되어야한다.

첨부 도면은 기술에 대한 폭 넓은 이해를 돕기 위해 포함되며, 본 명세서에 통합되어 본 명세서의 일부를 구성하며, 도면은 실시예를 도시하고, 명세서와 함께, 본 기술의 원리를 설명하는 역할을 한다.
도 1은 본 개시의 제1의 실시의 형태에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 2는 도 1에 도시한 통신 시스템이 송수신하는 신호의 전압 상태를 도시하는 설명도.
도 3은 도 1에 도시한 통신 시스템이 송수신하는 심볼의 천이를 나타내는 설명도.
도 4는 도 1에 도시한 송신부의 한 구성례를 도시하는 블록도.
도 5는 도 4에 도시한 출력부의 한 동작례를 도시하는 표.
도 6은 도 4에 도시한 출력부의 한 구성례를 도시하는 블록도.
도 7은 도 6에 도시한 임피던스 조정부의 한 구성례를 도시하는 회로도.
도 8은 도 6에 도시한 드라이버의 한 구성례를 도시하는 회로도.
도 9는 도 1에 도시한 수신부의 한 구성례를 도시하는 블록도.
도 10은 도 1에 도시한 통신 시스템이 송수신하는 신호의 한 예를 도시하는 파형도.
도 11은 도 9에 도시한 수신부의 수신 동작의 한 예를 도시하는 설명도.
도 12는 도 1에 도시한 전송로의 한 구성례를 도시하는 단면도.
도 13은 도 1에 도시한 통신 시스템의 캘리브레이션 동작의 한 예를 도시하는 플로우 차트.
도 14는 도 1에 도시한 통신 시스템의 한 특성례를 도시하는 표.
도 15는 제1의 실시의 형태의 변형례에 관한 통신 시스템의 캘리브레이션 동작의 한 예를 도시하는 플로우 차트.
도 16은 제2의 실시의 형태에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 17은 제2의 실시의 형태에 관한 출력부의 한 구성례를 도시하는 블록도.
도 18은 도 16에 도시한 통신 시스템의 캘리브레이션 동작의 한 예를 도시하는 표.
도 19는 도 17에 도시한 임피던스 조정부의 한 구성례를 도시하는 회로도.
도 20은 도 16에 도시한 통신 시스템의 캘리브레이션 동작의 한 예를 도시하는 플로우 차트.
도 21은 제2의 실시의 형태의 변형례에 관한 통신 시스템의 캘리브레이션 동작의 한 예를 도시하는 플로우 차트.
도 22는 제3의 실시의 형태에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 23은 제3의 실시의 형태에 관한 출력부의 한 구성례를 도시하는 블록도.
도 24는 도 22에 도시한 통신 시스템의 캘리브레이션 동작의 한 예를 도시하는 플로우 차트.
도 25는 제4의 실시의 형태에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 26은 도 25에 도시한 수신부의 한 구성례를 도시하는 블록도.
도 27은 도 25에 도시한 통신 시스템의 캘리브레이션 동작의 한 예를 도시하는 플로우 차트.
도 28은 제5의 실시의 형태에 관한 통신 시스템의 한 구성례를 도시하는 블록도.
도 29는 제5의 실시의 형태에 관한 출력부의 한 구성례를 도시하는 블록도.
도 30은 도 28에 도시한 통신 시스템의 캘리브레이션 동작의 한 예를 도시하는 플로우 차트.
도 31은 한 실시의 형태에 관한 통신 시스템이 적용된 스마트 폰의 외관 구성을 도시하는 사시도.
도 32는 한 실시의 형태에 관한 통신 시스템이 적용된 어플리케이션 프로세서의 한 구성례를 도시하는 블록도.
도 33은 한 실시의 형태에 관한 통신 시스템이 적용된 이미지 센서의 한 구성례를 도시하는 블록도.
도 34는 변형례에 관한 전송로의 한 구성례를 도시하는 단면도.

이하, 본 개시의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.

1. 제1의 실시의 형태(출력 임피던스를 조정하는 예 1)

2. 제2의 실시의 형태(출력 임피던스를 조정하는 예 2)

3. 제3의 실시의 형태(출력 진폭을 조정하는 예

4. 제4의 실시의 형태(입력 임피던스를 조정하는 예 1)

5. 제5의 실시의 형태(입력 임피던스를 조정하는 예 2)

6. 적용례

<1. 제1의 실시의 형태>

[구성례]

도 1은, 제1의 실시의 형태에 관한 전송로를 구비한 통신 시스템의 한 구성례를 도시하는 것이다. 통신 시스템(1)은, 3개의 전압 레벨을 갖는 신호를 이용하여 통신을 행하는 것이다.

통신 시스템(1)은, 송신 장치(10)와, 전송로(100)와, 수신 장치(30)를 구비하고 있다. 송신 장치(10)는, 3개의 출력 단자(ToutA, ToutB, ToutC)를 가지며, 전송로(100)는, 선로(110A, 110B, 110C)를 가지며, 수신 장치(30)는, 3개의 입력 단자(TinA, TinB, TinC)를 갖고 있다. 그리고, 송신 장치(10)의 출력 단자(ToutA) 및 수신 장치(30)의 입력 단자(TinA)는, 선로(110A)를 통하여 서로 접속되고, 송신 장치(10)의 출력 단자(ToutB) 및 수신 장치(30)의 입력 단자(TinB)는, 선로(110B)를 통하여 서로 접속되고, 송신 장치(10)의 출력 단자(ToutC) 및 수신 장치(30)의 입력 단자(TinC)는, 선로(110C)를 통하여 서로 접속되어 있다. 선로(110A∼110C)의 특성 임피던스는, 이 예에서는 약 50[Ω]이다.

송신 장치(10)는, 출력 단자(ToutA)로부터 신호(SIGA)를 출력하고, 출력 단자(ToutB)로부터 신호(SIGB)를 출력하고, 출력 단자(ToutC)로부터 신호(SIGC)를 출력한다. 그리고, 수신 장치(30)는, 입력 단자(TinA)를 통하여 신호(SIGA)를 수신하고, 입력 단자(TinB)를 통하여 신호(SIGB)를 수신하고, 입력 단자(TinC)를 통하여 신호(SIGC)를 수신한다. 신호(SIGA, SIGB, SIGC)는, 각각 3개의 전압 레벨(고레벨 전압(VH), 중레벨 전압(VM) 및 저레벨 전압(VL))의 사이에서 천이한 것이다.

도 2는, 신호(SIGA, SIGB, SIGC)의 전압 상태를 도시하는 것이다. 송신 장치(10)는, 3개의 신호(SIGA, SIGB, SIGC)를 이용하여, 6개의 심볼 "+x", "-x", "+y", "-y", "+z", "-z"를 송신한다. 예를 들면, 심볼 "+x"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 고레벨 전압(VH)으로 하고, 신호(SIGB)를 저레벨 전압(VL)으로 하고, 신호(SIGC)를 중레벨 전압(VM)으로 한다. 심볼 "-x"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 저레벨 전압(VL)으로 하고, 신호(SIGB)를 고레벨 전압(VH)으로 하고, 신호(SIGC)를 중레벨 전압(VM)으로 한다. 심볼 "+y"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 중레벨 전압(VM)으로 하고, 신호(SIGB)를 고레벨 전압(VH)으로 하고, 신호(SIGC)를 저레벨 전압(VL)으로 한다. 심볼 "-y"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 중레벨 전압(VM)으로 하고, 신호(SIGB)를 저레벨 전압(VL)으로 하고, 신호(SIGC)를 고레벨 전압(VH)으로 한다. 심볼 "+z"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 저레벨 전압(VL)으로 하고, 신호(SIGB)를 중레벨 전압(VM)으로 하고, 신호(SIGC)를 고레벨 전압(VH)으로 한다. 심볼 "-z"를 송신하는 경우에는, 송신 장치(10)는, 신호(SIGA)를 고레벨 전압(VH)으로 하고, 신호(SIGB)를 중레벨 전압(VM)으로 하고, 신호(SIGC)를 저레벨 전압(VL)으로 하도록 되어 있다.

전송로(100)는, 이와 같은 신호(SIGA, SIGB, SIGC)를 이용하여, 심볼의 시퀀스를 전한다. 구체적으로는, 전송로(100)는, 선로(110A)가 신호(SIGA)를 전하고, 선로(110B)가 신호(SIGB)를 전하고, 선로(110C)가 신호(SIGC)를 전함에 의해, 심볼의 시퀀스를 전한다. 즉, 3개의 선로(110A, 110B, 110C)는, 심볼의 시퀀스를 전하는 하나의 트리오 선로로서 기능하도록 되어 있다.

(송신 장치(10))

송신 장치(10)는, 도 1에 도시한 바와 같이, 클록 생성부(11)와, 처리부(12)와, 송신부(20)와, 수신부(14)와, 제어부(15)를 갖고 있다.

클록 생성부(11)는, 클록 신호(TxCK)를 생성하는 것이다. 클록 신호(TxCK)의 주파수는, 예를 들면 2.5[㎓]이다. 클록 생성부(11)는, 예를 들면 PLL(Phase Locked Loop)에 의해 구성되고, 예를 들면 송신 장치(10)의 외부로부터 공급되는 기준 클록(도시 생략)에 의거하여 클록 신호(TxCK)를 생성한다. 그리고, 클록 생성부(11)는, 이 클록 신호(TxCK)를, 처리부(12) 및 송신부(20)에 공급하도록 되어 있다.

처리부(12)는, 소정의 처리를 행함에 의해, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)를 생성하는 것이다. 여기서, 1조(組)의 천이 신호(TxF0, TxR0, TxP0)는, 송신 장치(10)가 송신하는 심볼의 시퀀스에서의 심볼의 천이를 나타내는 것이다. 마찬가지로, 1조의 천이 신호(TxF1, TxR1, TxP1)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF2, TxR2, TxP2)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF3, TxR3, TxP3)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF4, TxR4, TxP4)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF5, TxR5, TxP5)는 심볼의 천이를 나타내고, 1조의 천이 신호(TxF6, TxR6, TxP6)는 심볼의 천이를 나타내는 것이다. 즉, 처리부(12)는, 7조의 천이 신호를 생성하는 것이다. 이하, 천이 신호(TxF0∼TxF6) 중의 임의의 하나를 나타내는 것으로서 천이 신호(TxF)를 적절히 이용하고, 천이 신호(TxR0∼TxR6) 중의 임의의 하나를 나타내는 것으로서 천이 신호(TxR)을 적절히 이용하고, 천이 신호(TxP0∼TxP6) 중의 임의의 하나를 나타내는 것으로서 천이 신호(TxP)를 적절히 이용한다.

도 3은, 천이 신호(TxF, TxR, TxP)와 심볼의 천이와의 관계를 도시하는 것이다. 각 천이에 붙인 3자릿수의 수치는, 천이 신호(TxF, TxR, TxP)의 값을 이 순서로 나타냈던 것이다.

천이 신호(TxF(Flip))는, "+x"와 "-x"의 사이에서 심볼을 천이시키고, "+y"와 "-y"의 사이에서 심볼을 천이시키고, "+z"와 "-z"의 사이에서 심볼을 천이시키는 것이다. 구체적으로는, 천이 신호(TxF)가 "1"인 경우에는, 심볼의 극성을 변경하도록(예를 들면 "+x"로부터 "-x"로) 천이하고, 천이 신호(TxF)가 "0"인 경우에는, 이와 같은 천이를 행하지 않게 되어 있다.

천이 신호(TxR(Rotation), TxP(Polarity))는, 천이 신호(TxF)가 "0"인 경우에 있어서, "+x"와 "-x" 이외와의 사이, "+y"와 "-y" 이외와의 사이, "+z"와 "-z" 이외와의 사이에서 심볼을 천이시키는 것이다. 구체적으로는, 천이 신호(TxR, TxP)가 "1", "0"인 경우에는, 심볼의 극성을 유지한 채로, 도 3에서 우회전으로(예를 들면 "+x"로부터 "+y"로) 천이하고, 천이 신호(TxR, TxP)가 "1", "1"인 경우에는, 심볼의 극성을 변경함과 함께, 도 3에서 우회전으로(예를 들면 "+x"로부터 "-y"로) 천이한다. 또한, 천이 신호(TxR, TxP)가 "0", "0"인 경우에는, 심볼의 극성을 유지한 채로, 도 3에서 좌회전으로(예를 들면 "+x"로부터 "+z"로) 천이하고, 천이 신호(TxR, TxP)가 "0", "1"인 경우에는, 심볼의 극성을 변경함과 함께, 도 3에서 좌회전으로(예를 들면 "+x"로부터 "-z"로) 천이한다.

처리부(12)는, 이와 같은 천이 신호(TxF, TxR, TxP)를 7조 생성한다. 그리고, 처리부(12)는, 이 7조의 천이 신호(TxF, TxR, TxP)(천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6))를 송신부(20)에 공급하도록 되어 있다.

또한, 처리부(12)는, 데이터 생성부(19)를 갖고 있다. 데이터 생성부(19)는, 캘리브레이션 모드에서, 소정의 데이터 패턴을 갖는 캘리브레이션용의 데이터(천이 신호)를 생성하는 것이다. 이 구성에 의해, 처리부(12)는, 캘리브레이션 모드에서, 데이터 생성부(19)가 생성한 캘리브레이션용의 데이터를, 7조의 천이 신호(TxF, TxR, TxP)로서 출력하도록 되어 있다.

송신부(20)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다. 또한, 송신부(20)는, 제어 신호(Sctl1, Sctl2)에 의거하여 출력 임피던스를 설정하는 기능도 갖고 있다.

도 4는, 송신부(20)의 한 구성례를 도시하는 것이다. 송신부(20)는, 시리얼라이저(21∼23)와, 송신 심볼 생성부(24)와, 출력부(27)를 갖고 있다.

시리얼라이저(21)는, 천이 신호(TxF0∼TxF6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxF0∼TxF6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxF9)를 생성하는 것이다. 시리얼라이저(22)는, 천이 신호(TxR0∼TxR6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxR0∼TxR6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxR9)를 생성하는 것이다. 시리얼라이저(23)는, 천이 신호(TxP0∼TxP6) 및 클록 신호(TxCK)에 의거하여, 천이 신호(TxP0∼TxP6)를 이 순서로 시리얼라이즈하여, 천이 신호(TxP9)를 생성하는 것이다.

송신 심볼 생성부(24)는, 천이 신호(TxF9, TxR9, TxP9) 및 클록 신호(TxCK)에 의거하여, 심볼 신호(Tx1, Tx2, Tx3)를 생성하는 것이다. 송신 심볼 생성부(24)는, 신호 생성부(25)와, 플립플롭(26)을 갖고 있다.

신호 생성부(25)는, 천이 신호(TxF9, TxR9, TxP9) 및 심볼 신호(D1, D2, D3)에 의거하여, 심볼 신호(Tx1, Tx2, Tx3)를 생성하는 것이다. 구체적으로는, 신호 생성부(25)는, 심볼 신호(D1, D2, D3)가 나타내는 심볼(천이 전의 심볼)과, 천이 신호(TxF9, TxR9, TxP9)에 의거하여, 도 3에 도시한 바와 같이 천이 후의 심볼을 구하고, 심볼 신호(Tx1, Tx2, Tx3)로서 출력하도록 되어 있다.

플립플롭(26)은, 클록 신호(TxCK)에 의거하여 심볼 신호(Tx1, Tx2, Tx3)를 샘플링하여, 그 샘플링 결과를 심볼 신호(D1, D2, D3)로서 각각 출력하는 것이다.

출력부(27)는, 심볼 신호(Tx1, Tx2, Tx3) 및 클록 신호(TxCK)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다.

도 5는, 출력부(27)의 한 동작례를 도시하는 것이다. 출력부(27)는, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "1", "0", "0"인 경우에는, 신호(SIGA)를 고레벨 전압(VH)으로 하고, 신호(SIGB)를 저레벨 전압(VL)으로 하고, 신호(SIGC)를 중레벨 전압(VM)으로 한다. 즉, 출력부(27)는, 심볼 "+x"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "0", "1", "1"인 경우에는, 신호(SIGA)를 저레벨 전압(VL)으로 하고, 신호(SIGB)를 고레벨 전압(VH)으로 하고, 신호(SIGC)를 중레벨 전압(VM)으로 한다. 즉, 출력부(27)는, 심볼 "-x"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "0", "1", "0"인 경우에는, 신호(SIGA)를 중레벨 전압(VM)으로 하고, 신호(SIGB)를 고레벨 전압(VH)으로 하고, 신호(SIGC)를 저레벨 전압(VL)으로 한다. 즉, 출력부(27)는, 심볼 "+y"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "1", "0", "1"인 경우에는, 신호(SIGA)를 중레벨 전압(VM)으로 하고, 신호(SIGB)를 저레벨 전압(VL)으로 하고, 신호(SIGC)를 고레벨 전압(VH)으로 한다. 즉, 출력부(27)는, 심볼 "-y"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "0", "0", "1"인 경우에는, 신호(SIGA)를 저레벨 전압(VL)으로 하고, 신호(SIGB)를 중레벨 전압(VM)으로 하고, 신호(SIGC)를 고레벨 전압(VH)으로 한다. 즉, 출력부(27)는, 심볼 "+z"를 생성한다. 또한, 예를 들면, 심볼 신호(Tx1, Tx2, Tx3)가, "1", "1", "0"인 경우에는, 신호(SIGA)를 고레벨 전압(VH)으로 하고, 신호(SIGB)를 중레벨 전압(VM)으로 하고, 신호(SIGC)를 저레벨 전압(VL)으로 한다. 즉, 출력부(27)는, 심볼 "-z"를 생성하도록 되어 있다.

또한, 출력부(27)는, 후술하는 바와 같이, 제어 신호(Sctl1, Sctl2)에 의거하여 출력 임피던스를 설정하는 기능도 갖고 있다.

도 6은, 출력부(27)의 한 구성례를 도시하는 것이다. 출력부(27)는, 드라이버 제어부(28)와, 임피던스 조정부(28A, 28B, 28C)와, 드라이버부(29A, 29B, 29C)를 갖고 있다.

드라이버 제어부(28)는, 심볼 신호(Tx1, Tx2, Tx3), 제어 신호(Sctl) 및 클록 신호(TxCK)에 의거하여, 제어 신호(UP1A, UP2A, DN1A, DN2A, UP1B, UP2B, DN1B, DN2B, UP1C, UP2C, DN1C, DN2C)를 생성하는 것이다. 그리고, 드라이버 제어부(28)는, 제어 신호(UP1A, UP2A, DN1A, DN2A)를 임피던스 조정부(28A)에 공급하고, 제어 신호(UP1B, UP2B, DN1B, DN2B)를 임피던스 조정부(28B)에 공급하고, 제어 신호(UP1C, UP2C, DN1C, DN2C)를 임피던스 조정부(28C)에 공급하도록 되어 있다.

임피던스 조정부(28A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A)에 의거하여, 제어 신호(PU11A, PU12A, PD11A, PD12A, PU21A, PU22A, PD21A, PD22A, …, PU71A, PU72A, PD71A, PD72A)를 생성하는 것이다. 또한, 임피던스 조정부(28A)는, 제어 신호(Sctl1)에 의거하여, 드라이버부(29A)에 포함되는 7개의 드라이버(291A∼297A)(후술) 중의 사용하는 드라이버의 수를 설정함에 의해, 드라이버부(29A)의 출력 임피던스(Zoa)를 조정하는 기능도 갖고 있다.

마찬가지로, 임피던스 조정부(28B)는, 제어 신호(UP1B, UP2B, DN1B, DN2B)에 의거하여, 제어 신호(PU11B, PU12B, PD11B, PD12B, PU21B, PU22B, PD21B, PD22B, …, PU71B, PU72B, PD71B, PD72B)를 생성하는 것이다. 또한, 임피던스 조정부(28B)는, 제어 신호(Sctl2)에 의거하여, 드라이버부(29B)에 포함되는 7개의 드라이버(291B∼297B) 중(후술)의 사용하는 드라이버의 수를 설정함에 의해, 드라이버부(29B)의 출력 임피던스(Zob)를 조정하는 기능도 갖고 있다.

마찬가지로, 임피던스 조정부(28C)는, 제어 신호(UP1C, UP2C, DN1C, DN2C)에 의거하여, 제어 신호(PU11C, PU12C, PD11C, PD12C, PU21C, PU22C, PD21C, PD22C, …, PU71C, PU72C, PD71C, PD72C)를 생성하는 것이다. 또한, 임피던스 조정부(28C)는, 제어 신호(Sctl1)에 의거하여, 드라이버부(29C)에 포함되는 7개의 드라이버(291C∼297C) 중(후술)의 사용하는 드라이버의 수를 설정함에 의해, 드라이버부(29C)의 출력 임피던스(Zoc)를 조정하는 기능도 갖고 있다.

도 7은, 임피던스 조정부(28A)의 한 구성례를 도시하는 것이다. 임피던스 조정부(28A)는 임피던스 제어부(289A)와, 논리곱 회로부(281A∼287A)를 갖고 있다.

임피던스 제어부(289A)는, 제어 신호(Sctl1)에 의거하여, 제어 신호(SEL1∼SEL7)을 생성하는 것이다.

논리곱 회로부(281A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SEL1)에 의거하여, 제어 신호(PU11A, PU12A, PD11A, PD12A)를 생성하는 것이다. 논리곱 회로부(281A)는, 논리곱 회로(2811A∼2814A)를 갖고 있다. 논리곱 회로(2811A)의 제1의 입력 단자에는 제어 신호(UP1A)가 공급되고, 제2의 입력 단자에는 제어 신호(SEL1)가 공급되고, 출력 단자로부터는 제어 신호(PU11A)가 출력된다. 논리곱 회로(2812A)의 제1의 입력 단자에는 제어 신호(UP2A)가 공급되고, 제2의 입력 단자에는 제어 신호(SEL1)가 공급되고, 출력 단자로부터는 제어 신호(PU12A)가 출력된다. 논리곱 회로(2813A)의 제1의 입력 단자에는 제어 신호(DN1A)가 공급되고, 제2의 입력 단자에는 제어 신호(SEL1)가 공급되고, 출력 단자로부터는 제어 신호(PD11A)가 출력된다. 논리곱 회로(2814A)의 제1의 입력 단자에는 제어 신호(DN2A)가 공급되고, 제2의 입력 단자에는 제어 신호(SEL1)가 공급되고, 출력 단자로부터는 제어 신호(PD12A)가 출력된다.

마찬가지로, 논리곱 회로부(282A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SEL2)에 의거하여, 제어 신호(PU21A, PU22A, PD21A, PD22A)를 생성하는 것이다. 논리곱 회로부(283A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SEL3)에 의거하여, 제어 신호(PU31A, PU32A, PD31A, PD32A)를 생성하는 것이다. 논리곱 회로부(284A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SEL4)에 의거하여, 제어 신호(PU41A, PU42A, PD41A, PD42A)를 생성하는 것이다. 논리곱 회로부(285A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SEL5)에 의거하여, 제어 신호(PU51A, PU52A, PD51A, PD52A)를 생성하는 것이다. 논리곱 회로부(286A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SEL6)에 의거하여, 제어 신호(PU61A, PU62A, PD61A, PD62A)를 생성하는 것이다. 논리곱 회로부(287A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SEL7)에 의거하여, 제어 신호(PU71A, PU72A, PD71A, PD72A)를 생성하는 것이다.

또한, 여기서는, 임피던스 조정부(28A)를 예로 들어 설명하였지만, 임피던스 조정부(28B, 28C)에 대해서도 마찬가지이다. 임피던스 조정부(28B)는, 임피던스 제어부(289B)와, 논리곱 회로부(281B∼287B)를 갖고 있다. 임피던스 조정부(28C)는, 임피던스 제어부(289C)와, 논리곱 회로부(281C∼287C)를 갖고 있다. 임피던스 제어부(289B)는, 제어 신호(Sctl2)에 의거하여, 임피던스 조정부(28B) 내에서 이용되는 제어 신호(SEL1∼SEL7)을 생성하는 것이다. 임피던스 제어부(289C)는, 제어 신호(Sctl1)에 의거하여, 임피던스 조정부(28C) 내에서 이용되는 제어 신호(SEL1∼SEL7)을 생성하는 것이다. 논리곱 회로부(281B∼287B, 281C∼287C)는, 논리곱 회로부(281A∼287A)와 같은 기능을 갖는 것이다.

드라이버부(29A)(도 6)는, 제어 신호(PU11A, PU12A, PD11A, PD12A, PU21A, PU22A, PD21A, PD22A, …, PU71A, PU72A, PD71A, PD72A)에 의거하여, 신호(SIGA)를 생성하는 것이다. 드라이버부(29A)는, 이 예에서는, 7개의 드라이버(291A∼297A)를 갖고 있다. 드라이버(291A)는, 제어 신호(PU11A, PU12A, PD11A, PD12A)에 의거하여 동작하는 것이다. 드라이버(292A)는, 제어 신호(PU21A, PU22A, PD21A, PD22A)에 의거하여 동작하는 것이다. 드라이버(293A∼296A)에 대해서도 마찬가지이다. 드라이버(297A)는, 제어 신호(PU71A, PU72A, PD71A, PD72A)에 의거하여 동작하는 것이다. 드라이버(291A∼297A)의 출력 단자는, 서로 접속됨과 함께, 출력 단자(ToutA)에 접속되어 있다.

드라이버부(29B)는, 제어 신호(PU11B, PU12B, PD11B, PD12B, PU21B, PU22B, PD21B, PD22B, …, PU71B, PU72B, PD71B, PD72B)에 의거하여, 신호(SIGB)를 생성하는 것이다. 드라이버부(29B)는, 이 예에서는, 7개의 드라이버(291B∼297B)를 갖고 있다. 드라이버(291B)는, 제어 신호(PU11B, PU12B, PD11B, PD12B)에 의거하여 동작하는 것이다. 드라이버(292B)는, 제어 신호(PU21B, PU22B, PD21B, PD22B)에 의거하여 동작하는 것이다. 드라이버(293B∼296B)에 대해서도 마찬가지이다. 드라이버(297B)는, 제어 신호(PU71B, PU72B, PD71B, PD72B)에 의거하여 동작하는 것이다. 드라이버(291B∼297B)의 출력 단자는, 서로 접속됨과 함께, 출력 단자(ToutB)에 접속되어 있다.

드라이버부(29C)는, 제어 신호(PU11C, PU12C, PD11C, PD12C, PU21C, PU22C, PD21C, PD22C, …, PU71C, PU72C, PD71C, PD72C)에 의거하여, 신호(SIGC)를 생성하는 것이다. 드라이버부(29C)는, 이 예에서는, 7개의 드라이버(291C∼297C)를 갖고 있다. 드라이버(291C)는, 제어 신호(PU11C, PU12C, PD11C, PD12C)에 의거하여 동작하는 것이다. 드라이버(292C)는, 제어 신호(PU21C, PU22C, PD21C, PD22C)에 의거하여 동작하는 것이다. 드라이버(293C∼296C)에 대해서도 마찬가지이다. 드라이버(297C)는, 제어 신호(PU71C, PU72C, PD71C, PD72C)에 의거하여 동작하는 것이다. 드라이버(291C∼297C)의 출력 단자는, 서로 접속됨과 함께, 출력 단자(ToutC)에 접속되어 있다.

도 8은, 드라이버(291A)의 한 구성례를 도시하는 것이다. 또한, 드라이버(292A∼297A, 291B∼297B, 291C∼297C)에 대해서도 마찬가지이다. 드라이버(291A)는, 트랜지스터(91, 94, 95, 98)와, 저항 소자(92, 93, 96, 97)를 갖고 있다. 트랜지스터(91, 94, 95, 98)는, 이 예에서는, N채널 MOS(Metal Oxide Semiconductor)형의 FET(Field Effect Transistor)이다. 트랜지스터(91)의 게이트에는 제어 신호(PU11A)가 공급되고, 드레인에는 전압(V1)이 공급되고, 소스는 저항 소자(92)의 일단에 접속되어 있다. 트랜지스터(94)의 게이트에는 제어 신호(PD11A)가 공급되고, 드레인은 저항 소자(93)의 일단에 접속되고, 소스는 접지되어 있다. 트랜지스터(95)의 게이트에는 제어 신호(PU12A)가 공급되고, 드레인에는 전압(V1)이 공급되고, 소스는 저항 소자(96)의 일단에 접속되어 있다. 트랜지스터(98)의 게이트에는 제어 신호(PD12A)가 공급되고, 드레인은 저항 소자(97)의 일단에 접속되고, 소스는 접지되어 있다. 저항 소자(92)의 일단은, 트랜지스터(91)의 소스에 접속되고, 타단은, 저항 소자(93, 96, 97)의 타단 및 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 저항 소자(93)의 일단은, 트랜지스터(94)의 드레인에 접속되고, 타단은, 저항 소자(92, 96, 97)의 타단 및 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 저항 소자(96)의 일단은, 트랜지스터(95)의 소스에 접속되고, 타단은, 저항 소자(92, 93, 97)의 타단 및 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 저항 소자(97)의 일단은, 트랜지스터(98)의 드레인에 접속되고, 타단은, 저항 소자(92, 93, 96)의 타단 및 송신 장치(10)의 출력 단자(ToutA)에 접속되어 있다. 이 예에서는, 트랜지스터(91)의 온 저항과, 저항 소자(92)의 저항치와의 합은, 400[Ω] 정도이고, 마찬가지로, 트랜지스터(94)의 온 저항과, 저항 소자(93)의 저항치와의 합은, 400[Ω] 정도이다. 또한, 트랜지스터(95)의 온 저항과, 저항 소자(96)의 저항치와의 합은, 400[Ω] 정도이고, 마찬가지로, 트랜지스터(98)의 온 저항과, 저항 소자(97)의 저항치와의 합은, 400[Ω] 정도이다.

이 구성에 의해, 드라이버 제어부(28)는, 제어 신호(UP1A, UP2A, DN1A, DN2A)를 이용하여, 출력 단자(ToutA)의 전압을, 3개의 전압(고레벨 전압(VH), 저레벨 전압(VL) 및 중레벨 전압(VM)) 중의 하나로 설정한다. 구체적으로는, 예를 들면, 출력 단자(ToutA)의 전압을 고레벨 전압(VH)으로 설정하는 경우에는, 드라이버 제어부(28)는, 제어 신호(UP1A, UP2A)를 "1"로 하고, 제어 신호(DN1A, UP2A)를 "0"으로 한다. 또한, 이 예에서는, 임피던스 제어부(289A)는, 제어 신호(Sctl1)에 의거하여, 제어 신호(SEL1∼SEL4)를 "1"로 하고, 제어 신호(SEL5∼SEL7)를 "0"으로 한다. 이에 의해, 드라이버부(29A)에 공급되는 28개의 제어 신호 중, 제어 신호(PU11A, PU12A, PU21A, PU22A, PU(31A, PU32A, PU41A, PU42A)가 "1"이 되고, 그 밖의 제어 신호는 "0"이 된다. 이때, 드라이버부(29A)에서는, 4개의 드라이버(291A∼294A)에서의 8개의 트랜지스터(91, 95)가 온 상태가 된다. 그 결과, 신호(SIGA)가 고레벨 전압(VH)이 됨과 함께, 드라이버부(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]이 된다. 또한, 예를 들면, 출력 단자(ToutA)의 전압을 저레벨 전압(VL)으로 설정하는 경우에는, 드라이버 제어부(28)는, 제어 신호(DN1A, UP2A)를 "1"로 하고, 제어 신호(UP1A, UP2A)를 "0"으로 한다. 이에 의해, 드라이버부(29A)에 공급되는 28개의 제어 신호 중, 제어 신호(PD11A, PD12A, PD21A, PD22A, PD31A, PD32A, PD41A, PD42A)가 "1"이 되고, 그 밖의 제어 신호는 "0"이 된다. 이때, 드라이버부(29A)에서는, 4개의 드라이버(291A∼294A)에서의 8개의 트랜지스터(94, 98)가 온 상태가 된다. 그 결과, 신호(SIGA)가 저레벨 전압(VL)이 됨과 함께, 드라이버부(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]이 된다. 또한, 출력 단자(ToutA)의 전압을 중레벨 전압(VM)으로 설정하는 경우에는, 드라이버 제어부(28)는, 예를 들면, 제어 신호(UP1A, DN1A)를 "1"로 하고, 제어 신호(UP2A, DN2A)를 "0"으로 한다. 이에 의해, 드라이버부(29A)에 공급되는 28개의 제어 신호 중, 제어 신호(PU11A, PD11A, PU21A, PD21A, PU(31A), PD31A, PU41A, PD41A)가 "1"이 되고, 그 밖의 제어 신호는 "0"이 된다. 이때, 드라이버부(29A)에서는, 4개의 드라이버(291A∼294A)에서의 8개의 트랜지스터(91, 94)가 온 상태가 된다. 그 결과, 신호(SIGA)는 중레벨 전압(VM)이 됨과 함께, 드라이버부(29A)의 출력 종단 저항(출력 임피던스)이 약 50[Ω]이 된다. 이와 같이 하여, 드라이버 제어부(28)는, 제어 신호(PU1A∼PU7A, PD1A∼PD7A)를 이용하여, 출력 단자(ToutA)의 전압을, 3개의 전압 중의 하나로 설정하도록 되어 있다.

또한, 임피던스 제어부(289A)는, 제어 신호(Sctl1, Sctl2)에 의거하여, 드라이버(291A∼297A, 291B∼297B, 291C∼297C) 중, 사용하는 드라이버의 수를 변경함에 의해, 드라이버부(29A)의 출력 임피던스(Zoa), 드라이버부(29B)의 출력 임피던스(Zob) 및 드라이버부(29C)의 출력 임피던스(Zoc)를 변화시킨다. 구체적으로는, 예를 들면, 임피던스 제어부(289A)는, 제어 신호(SEL1∼Sctrl17) 중의, "1"로 하는 제어 신호의 수를 늘림에 의해, 출력 임피던스(Zoa)를 낮게 하고, "1"로 하는 제어 신호의 수를 줄임에 의해 출력 임피던스(Zoa)를 높게할 수 있도록 되어 있다. 임피던스 제어부(289B, 289C)에 대해서도 마찬가지이다.

수신부(14)는, 수신 장치(30)로부터 공급된 제어 신호(CTL)를 수신하고, 그 제어 신호(CTL)에 포함되는 비교 결과 정보(INF)(후술)를 제어부(15)에 공급하는 것이다.

제어부(15)는, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)를 설정하는 것이다. 구체적으로는, 제어부(15)는, 비교 결과 정보(INF)에 의거하여 제어 신호(Sctl1, Sctl2)를 생성하고, 송신부(20)의 드라이버 제어부(28)에 공급한다. 이 제어 신호(Sctl1)는, 코드(Czac)를 포함하고 있다. 코드(Czac)는, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)를 지시하는 것이고, 코드(Czac)의 값이 작을수록 출력 임피던스(Zoa, Zoc)가 낮아지고, 코드(Czac)의 값이 클수록 출력 임피던스(Zoa, Zoc)가 높아지는 것이다. 또한, 제어 신호(Sctl2)는, 코드(Czb)를 포함하고 있다. 코드(Czb)는, 드라이버부(29B)의 출력 임피던스(Zob)를 지시하는 것이고, 코드(Czb)의 값이 작을수록 출력 임피던스(Zob)가 낮아지고, 코드(Czb)의 값이 클수록 출력 임피던스(Zob)가 높아지는 것이다. 이에 의해, 제어부(15)는, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)를 설정할 수 있도록 되어 있다.

(수신 장치 40)

도 1에 도시한 바와 같이, 수신 장치(30)는, 수신부(40)와, 처리부(32)와, 송신부(33)를 갖고 있다.

수신부(40)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성하는 것이다.

도 9는, 수신부(40)의 한 구성례를 도시하는 것이다. 수신부(40)는, 저항 소자(41A, 41B, 41C)와, 앰프(42A, 42B, 42C)와, 클록 생성부(43)와, 플립플롭(44, 45)과, 신호 생성부(46)를 갖고 있다.

저항 소자(41A, 41B, 41C)는, 통신 시스템(1)에서의 종단 저항으로서 기능하는 것이다. 저항 소자(41A)의 일단은 입력 단자(TinA)에 접속됨과 함께 신호(SIGA)가 공급되고, 타단은 저항 소자(41B, 41C)의 타단에 접속되어 있다. 저항 소자(41B)의 일단은 입력 단자(TinB)에 접속됨과 함께 신호(SIGB)가 공급되고, 타단은 저항 소자(41A, 41C)의 타단에 접속되어 있다. 저항 소자(41C)의 일단은 입력 단자(TinC)에 접속됨과 함께 신호(SIGC)가 공급되고, 타단은 저항 소자(41A, 41B)의 타단에 접속되어 있다.

앰프(42A, 42B, 42C)는, 각각, 정입력 단자에서의 신호와 부입력 단자에서의 신호의 차분에 응한 신호를 출력하는 것이다. 앰프(42A)의 정입력 단자는, 앰프(42C)의 부입력 단자 및 저항 소자(41A)의 일단에 접속됨과 함께 신호(SIGA)가 공급되고, 부입력 단자는, 앰프(42B)의 정입력 단자 및 저항 소자(41B)의 일단에 접속됨과 함께 신호(SIGB)가 공급된다. 앰프(42B)의 정입력 단자는, 앰프(42A)의 부입력 단자 및 저항 소자(41B)의 일단에 접속됨과 함께 신호(SIGB)가 공급되고, 부입력 단자는, 앰프(42C)의 정입력 단자 및 저항 소자(41C)의 일단에 접속됨과 함께 신호(SIGC)가 공급된다. 앰프(42C)의 정입력 단자는, 앰프(42B)의 부입력 단자 및 저항 소자(41C)의 일단에 접속됨과 함께 신호(SIGC)가 공급되고, 부입력 단자는, 앰프(42A)의 정입력 단자 및 저항 소자(41A)에 접속됨과 함께 신호(SIGA)가 공급된다.

이 구성에 의해, 앰프(42A)는, 신호(SIGA)와 신호(SIGB)와의 차분(DAB)(=SIGA-SIGB)에 응한 신호(SAB)를 출력하고, 앰프(42B)는, 신호(SIGB)와 신호(SIGC)와의 차분(DBC)(=SIGB-SIGC)에 응한 신호(SBC)를 출력하고, 앰프(42C)는, 신호(SIGC)와 신호(SIGA)와의 차분(DCA)(=SIGC-SIGA)에 응한 신호(SCA)를 출력하도록 되어 있다.

도 10은, 수신부(40)가 수신하는 신호(SIGA∼SIGC)의 한 예를 도시하는 것이다. 이 예에서는, 수신부(40)는, 6개의 심볼 "+x", "-y", "-z", "+z", "+y", "-x"를 이 순서로 수신하고 있다. 이때, 신호(SIGA)의 전압은, VH, VM, VH, VL, VM, VL과 같이 변화하고, 신호(SIGB)의 전압은, VL, VL, VM, VM, VH, VH와 같이 변화하고, 신호(SIGC)의 전압은, VM, VH, VL, VH, VL, VM과 같이 변화한다. 이에 응하여, 차분(DAB, DBC, DCA)도 또한 변화한다. 예를 들면, 차분(DAB)은, +2ΔV, +ΔV, +ΔV, -ΔV, -ΔV, -2ΔV와 같이 변화하고, 차분(DBC)은, -ΔV, -2ΔV, +ΔV, -ΔV, +2ΔV, +ΔV와 같이 변화하고, 차분(DCA)은, -ΔV, +ΔV, -2ΔV, +2ΔV, -ΔV, +ΔV와 같이 변화한다. 여기서, ΔV는, 3개의 전압(고레벨 전압(VH), 중레벨 전압(VM) 및 저레벨 전압(VL)) 중의 이웃하는 2개의 전압의 차이다.

도 11은, 수신부(40)가 심볼 "+x"를 수신하는 경우에 있어서의, 앰프(42A, 42B, 42C)의 한 동작례를 도시하는 것이다. 이 예에서는, 신호(SIGA)의 전압은 고레벨 전압(VH)이고, 신호(SIGB)의 전압은 저레벨 전압(VL)이고, 신호(SIGC)의 전압은 중레벨 전압(VM)이다. 이 경우에는, 입력 단자(TinA), 저항 소자(41A), 저항 소자(41B), 입력 단자(TinB)의 순서로 전류(Iin)가 흐른다. 그리고, 앰프(42A)의 정입력 단자에는 고레벨 전압(VH)이 공급됨과 함께 부입력 단자에는 저레벨 전압(VL)아 공급되고, 차분(DAB)은 정이 되기 때문에, 앰프(42A)의 출력 신호(SAB)는 "1"이 된다. 또한, 앰프(42B)의 정입력 단자에는 저레벨 전압(VL)아 공급됨과 함께 부입력 단자에는 중레벨 전압(VM)이 공급되고, 차분(DBC)은 부가 되기 때문에, 앰프(42B)의 출력 신호(SAB)는 "0"이 된다. 또한, 앰프(42C)의 정입력 단자에는 중레벨 전압(VM)이 공급됨과 함께 부입력 단자에는 고레벨 전압(VH)이 공급되고, 차분(DCA)은 부가 되기 때문에, 앰프(42C)의 출력 신호(SCA)는 "0"을 출력하도록 되어 있다.

클록 생성부(43)는, 앰프(42A, 42B, 42C)의 출력 신호(SAB, SBC, SCA)에 의거하여, 클록 신호(RxCK)를 생성하는 것이다.

플립플롭(44)은, 앰프(42A, 42B, 42C)의 출력 신호(SAB, SBC, SCA)를, 클록 신호(RxCK)의 1클록분 지연시켜서, 각각 출력하는 것이다. 플립플롭(45)은, 플립플롭(44)의 3개의 출력 신호를, 클록 신호(RxCK)의 1클록분 지연시켜서, 각각 출력하는 것이다.

신호 생성부(46)는, 플립플롭(44, 45)의 출력 신호 및 클록 신호(RxCK)에 의거하여, 천이 신호(RxF, RxR, RxP)를 생성하는 것이다. 이 천이 신호(RxF, RxR, RxP)는, 송신 장치(10)에서의 천이 신호(TxF9, TxR9, TxP9)에 각각 대응하는 것이고, 심볼의 천이를 나타내는 것이다. 신호 생성부(46)는, 플립플롭(44)의 출력 신호가 나타내는 심볼과, 플립플롭(45)의 출력 신호가 나타내는 심볼에 의거하여, 심볼의 천이(도 3)를 특정하고, 천이 신호(RxF, RxR, RxP)를 생성하도록 되어 있다.

처리부(32)(도 1)는, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)에 의거하여, 소정의 처리를 행하는 것이다. 처리부(32)는, 데이터 비교부(39)를 갖고 있다. 데이터 비교부(39)는, 캘리브레이션 모드에서, 천이 신호(RxF, RxR, RxP)를, 소정의 데이터 패턴을 갖는 데이터(천이 신호)와 비교함에 의해, 비교 결과 정보(INF)를 생성하는 것이다. 이 데이터는, 데이터 생성부(19)가 생성한 캘리브레이션용의 데이터에 대응하는 것이다.

송신부(33)는, 비교 결과 정보(INF)에 의거하여 제어 신호(CTL)를 생성하고, 이 제어 신호(CTL)를 송신 장치(10)에 대해 송신하는 것이다.

(전송로(100))

도 12는, 전송로(100)의 한 구성례를 도시하는 것이다. 전송로(100)는, 이른바 스트립 선로에 의해 구성되는 것이다. 전송로(100)는, 선로(110A∼110C)에 더하여, 도전층(101)와, 유전층(102)와, 도전층(103)를 갖고 있다.

도전층(101, 103)은, 예를 들면 금속에 의해 구성되는 것이고, 이 예에서는 접지되어 있다. 유전층(102)은, 유전체에 의해 구성되는 것이다. 유전층(102)의 비유전율(Er)는, 이 예에서는, "4.3"이다. 전송로(100)에서는, 도전층(101), 유전층(102) 및 도전층(103)가, 이 순서로 적층되어 있다.

선로(110A, 110B, 110C)는, 유전층(102) 내에서, 도전층(101)으로부터 거리(d1)의 위치이고, 도전층(103)으로부터 거리(d2)의 위치에 마련되어 있다. 거리(d1)는, 이 예에서는 0.06[㎜]이고, 거리(d2)는, 이 예에서는, 0.1[㎜]이다. 선로(110A, 110B, 110C)는, 폭(WA, WB, WC)으로 형성됨과 함께, 간격(P)으로 이 순서로 병설되어 있다. 폭(WA, WB, WC)은, 이 예에서는, 0.05[㎜]이고, 간격(P)은, 이 예에서는, 0.075[㎜]이다.

여기서, 송신부(20) 및 제어부(15)는, 본 개시에서의 제1의 송신 장치의 「송신부」의 한 구체례에 대응한다. 출력 단자(ToutA)는, 본 개시에서의 「제1의 출력 단자」의 한 구체례에 대응하고, 출력 단자(ToutB)는, 본 개시에서의 「제2의 출력 단자」의 한 구체례에 대응하고, 출력 단자(ToutC)는, 본 개시에서의 「제3의 출력 단자」의 한 구체례에 대응한다.

[동작 및 작용]

계속해서, 본 실시의 형태의 통신 시스템(1)의 동작 및 작용에 관해 설명한다.

(전체 동작 개요)

우선, 도 1을 참조하여, 통신 시스템(1)의 전체 동작 개요를 설명한다. 송신 장치(10)의 클록 생성부(11)는, 클록 신호(TxCK)를 생성한다. 처리부(12)는, 소정의 처리를 행함에 의해, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)를 생성한다. 처리부(12)의 데이터 생성부(19)는, 캘리브레이션 모드에서, 소정의 데이터 패턴을 갖는 캘리브레이션용의 데이터(천이 신호)를 생성한다. 수신부(14)는, 수신 장치(30)로부터 공급된 제어 신호(CTL)를 수신하고, 그 제어 신호(CTL)에 포함되는 비교 결과 정보(INF)를 제어부(15)에 공급한다. 제어부(15)는, 비교 결과 정보(INF)에 의거하여 제어 신호(Sctl1, Sctl2)를 생성한다. 송신부(20)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성함과 함께, 제어 신호(Sctl1, Sctl2)에 의거하여 출력 임피던스(Zoa, Zob, Zoc)를 설정한다. 전송로(100)는, 신호(SIGA, SIGB, SIGC)를 전한다.

수신 장치(30)의 수신부(40)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성한다. 처리부(32)는, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)에 의거하여, 소정의 처리를 행한다. 처리부(32)의 데이터 비교부(39)는, 캘리브레이션 모드에서, 천이 신호(RxF, RxR, RxP)를, 소정의 데이터 패턴을 갖는 데이터(천이 신호)와 비교함에 의해, 비교 결과 정보(INF)를 생성한다. 송신부(33)는, 비교 결과 정보(INF)에 의거하여 제어 신호(CTL)를 생성하고, 이 제어 신호(CTL)를 송신 장치(10)에 대해 송신한다.

(출력 임피던스의 조정에 관해)

통신 시스템(1)은, 예를 들면, 전원 투입시에 있어서, 캘리브레이션 모드로 동작하여, 송신 장치(10)의 출력 임피던스(Zoa, Zob, Zoc)를 조정한다. 이하에, 이 동작에 관해 상세히 설명한다.

도 13은, 캘리브레이션 모드에서의 통신 시스템(1)의 한 동작례를 도시하는 것이다. 송신 장치(10)는, 캘리브레이션용의 데이터에 의거하여 신호(SIGA, SIGB, SIGC)를 생성하고, 출력 임피던스(Zoa, Zob, Zoc)를 순차적으로 변화시키면서, 이 신호(SIGA, SIGB, SIGC)를 송신한다. 그리고, 수신 장치(30)는, 이 신호(SIGA, SIGB, SIGC)를 수신한다. 송신 장치(10)는, 수신 장치(30)에서의 수신 결과에 의거하여, 출력 임피던스(Zoa, Zob, Zoc)를 결정한다. 이하에, 이 동작에 관해 상세히 설명한다.

우선, 송신 장치(10)의 제어부(15)는, 코드(Czac, Czb)를 초기치로 설정한다(스텝 S1). 이에 의해, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)는, 각각 약 50[Ω]로 설정된다.

다음에, 제어부(15)는, 코드(Czb)를 디크리먼트함과 함께, 코드(Czac)를 잉크리먼트한다(스텝 S2). 이에 의해, 드라이버부(29B)의 출력 임피던스(Zob)가 1단계 낮은 값으로 설정됨과 함께, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)가 1단계 높은 값으로 설정된다.

다음에, 제어부(15)는, 통신 에러가 발생하였는지의 여부를 확인한다(스텝 S3). 구체적으로는, 우선, 송신 장치(10)에서, 처리부(12)의 데이터 생성부(19)가 캘리브레이션용의 데이터(천이 신호)를 생성하고, 송신부(20)가 이 데이터에 의거하여 신호(SIGA, SIGB, SIGC)를 생성하여, 이 신호(SIGA, SIGB, SIGC)를 송신한다. 수신 장치(30)에서는, 수신부(40)가 이 신호(SIGA, SIGB, SIGC)를 수신하고, 천이 신호(RxF, RxR, RxP)를 생성하고, 처리부(32)의 데이터 비교부(39)가, 이 천이 신호(RxF, RxR, RxP)를 소정의 데이터(캘리브레이션용의 데이터)와 비교함에 의해, 비교 결과 정보(INF)를 생성한다. 그리고, 데이터 비교부(39)는, 이 비교 결과 정보(INF)를, 송신부(33) 및 수신부(14)를 통하여, 송신 장치(10)의 제어부(15)에 공급한다. 그리고, 제어부(15)는, 이 비교 결과 정보(INF)에 의거하여, 통신 에러가 발생하였는지의 여부를 확인한다.

캘리브레이션용의 데이터는, 예를 들면, 통신 에러가 생기기 쉬운 데이터 패턴을 갖는 것이 바람직하다. 구체적으로는, 예를 들면, 이른바 ISI(Inter-Symbol Interference) 지터가 생기기 쉬운 데이터 패턴이라도 좋다. 또한, 예를 들면, 도 10에 도시한 바와 같이, 차분(DAB, DBC, DCA)의 어느 하나가 +2ΔV로부터 -ΔV로 변화하는 데이터 패턴이나, 차분(DAB, DBC, DCA)의 어느 하나가 -2ΔV로부터 +ΔV로 변화하는 데이터 패턴을 많이 포함하는 것이라도 좋다.

이 스텝 S3에서 통신 에러가 발생하지 않은 경우(스텝 S3에서 "N")에는, 스텝 S2로 되돌아온다. 그리고, 통신 에러가 발생할 때까지, 이 스텝 S2, S3을 반복한다.

또한, 스텝 S3에서 통신 에러가 발생한 경우(스텝 S3에서 "Y")에는, 제어부(15)는, 코드(Czb)를 코드(Czb1)로 하고 코드(Czac)를 코드(Czac1)에 한다(스텝 S4).

다음에, 제어부(15)는, 코드(Czac, Czb)를 초기치로 설정한다(스텝 S5). 이에 의해, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)는, 각각 약 50[Ω]으로 재차 설정된다.

다음에, 제어부(15)는, 코드(Czb)를 잉크리먼트함과 함께, 코드(Czac)를 디크리먼트한다(스텝 S6). 이에 의해, 드라이버부(29B)의 출력 임피던스(Zob)가 1단계 높은 값으로 설정됨과 함께, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)가 1단계 낮은 값으로 설정된다.

다음에, 제어부(15)는, 통신 에러가 발생하였는지의 여부를 확인한다(스텝 S7). 이 스텝에서의 구체적인 동작은 스텝 S3과 마찬가지이다. 이 스텝 S7에서 통신 에러가 발생하지 않은 경우(스텝 S7에서 "N")에는, 스텝 S6으로 되돌아온다. 그리고, 통신 에러가 발생할 때까지, 이 스텝 S6, S7을 반복한다.

스텝 S7에서 통신 에러가 발생한 경우(스텝 S7에서 "Y")에는, 제어부(15)는, 코드(Czb)를 코드(Czb2)로 하고 코드(Czac)를 코드(Czac2)로 한다(스텝 S8).

다음에, 제어부(15)는, 코드(Czb1) 및 코드(Czb2)의 평균치를 코드(Czb)로 하고 코드(Czac1) 및 코드(Czac2)의 평균치를 코드(Czac)로 한다(스텝 S9). 이에 의해, 드라이버부(29A)의 출력 임피던스(Zoa)는 코드(Czac)에 응한 값으로 설정되고, 드라이버부(29B)의 출력 임피던스(Zob)은 코드(Czb)에 응한 값으로 설정되고, 드라이버부(29C)의 출력 임피던스(Zoc)은 코드(Czac)에 응한 값으로 설정된다.

이상으로 이 플로우는 종료한다. 이 플로우에 의해, 출력 임피던스(Zoa, Zob, Zoc)는, 차동 신호의 아이 개구가 넓게 되도록 설정된다.

이와 같이 하여 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)를 설정한 때, 드라이버부(29B)의 출력 임피던스(Zob)는, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)에 비하여 낮아진다. 즉, 우선, 전송로(100)에서는, 선로(110A, 110B, 110C)는, 도 12에 도시한 바와 같이, 이 순서로 배치되어 있다. 따라서, 선로(110A, 110C)의 차동 임피던스와, 선로(110A, 110B)의 차동 임피던스와의 차가 크게 됨과 함께, 선로(110A, 110C)의 차동 임피던스와, 선로(110B), 110C의 차동 임피던스와의 차가 커진다. 이와 같이, 전송로(100)에서는, 차동 임피던스가 비대칭이므로, 차동 신호의 아이 개구가 좁아져 버릴 우려가 있다. 도 13에 도시한 플로우에서는, 차동 임피던스의 비대칭성을 보완하도록, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)가 조정된다. 그 결과, 드라이버부(29B)의 출력 임피던스(Zob)는, 이하에 나타내는 바와 같이, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)에 비하여 낮은 값으로 설정된다.

도 14는, 차동 신호의 아이 개구에 관한 시뮬레이션 결과를 도시하는 것이다. 이 예에서는, 4개의 케이스(C1∼C4)에서, 서로 다른 데이터 패턴(DP1∼DP10)을 이용한 때의 아이 개구(전압치)를 나타내고 있다. 또한, 이 시뮬레이션에서는, 아이 개구의 이른바 최악 조건을 얻기 위해, 저항치를 전체적으로 크게 설정하고 있다. 케이스(C1)는, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)가 모두 60[Ω]인 경우를 나타내고, 케이스(C2)는, 드라이버부(29A)의 출력 임피던스(Zoa)가 54[Ω]이고, 드라이버부(29B, 29C)의 출력 임피던스(Zob, Zoc)가 모두 60[Ω]인 경우를 나타내고, 케이스(C3)는, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)가 모두 60[Ω]이고, 드라이버부(29B)의 출력 임피던스(Zob)가 54[Ω]인 경우를 나타내고, 케이스(C4)는, 드라이버부(29A, 29B)의 출력 임피던스(Zoa, Zob)가 60[Ω]이고, 드라이버부(29C)의 출력 임피던스(Zoc)가 54[Ω]인 경우를 나타낸다.

도 14에 도시한 바와 같이, 케이스(C3)에서 아이 개구는, 케이스(C1, C2, C4)의 아이 개구보다도 크다. 즉, 드라이버부(29B)의 출력 임피던스(Zob)가, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)보다도 낮은 경우에, 전송로(100)에서 차동 임피던스의 비대칭성이 보완되기 때문에, 차동 신호의 아이 개구가 넓게 된다.

이와 같이, 통신 시스템(1)에서는, 드라이버부(29B)의 출력 임피던스(Zob)를, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)보다도 낮게 하였다. 이에 의해, 전송로(100)에서의 차동 임피던스의 비대칭성을 보완할 수 있고, 아이 개구를 넓게 할 수 있다. 그 결과, 통신 시스템(1)에서는, 통신 에러를 억제할 수 있고, 통신 품질을 높일 수 있다.

[효과]

이상과 같이 본 실시의 형태에서는, 출력 임피던스(Zob)를, 출력 임피던스(Zoa, Zoc)보다도 낮게 하였기 때문에, 통신 품질을 높일 수 있다.

본 실시의 형태에서는, 수신 장치에서의 수신 결과에 의거하여 출력 임피던스를 조정하였기 때문에, 출력 임피던스의 값을 보다 바람직한 값으로 설정할 수 있어서, 통신 품질을 높일 수 있다.

[변형례 1-1]

상기 실시의 형태에서는, 도 13에 도시한 바와 같이, 출력 임피던스(Zoa, Zob, Zoc)를 변화시켰지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면 도 15에 도시하는 바와 같이, 출력 임피던스(Zob)만을 변화시켜도 좋다.

이 예에서는, 우선, 제어부(15)가, 코드(Czac, Czb)를 초기치로 설정한다(스텝 S1). 다음에, 제어부(15)는, 코드(Czb)를 디크리먼트한다(스텝 S12). 이에 의해, 드라이버부(29B)의 출력 임피던스(Zob)가 1단계 낮은 값으로 설정된다. 즉, 상기 실시의 형태의 경우와는 달리, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)는 변화하지 않고, 드라이버부(29B)의 출력 임피던스(Zob)만이 변화한다. 다음에, 제어부(15)는, 통신 에러가 발생하였는지의 여부를 확인한다(스텝 S3). 이 스텝 S3에서 통신 에러가 발생하지 않은 경우(스텝 S3에서 "N")에는, 스텝 S2로 되돌아온다. 또한, 스텝 S3에서 통신 에러가 발생한 경우(스텝 S3에서 "Y")에는, 제어부(15)는, 코드(Czb)를 코드(Czb1)로 한다(스텝 S14).

다음에, 제어부(15)는, 코드(Czb)를 초기치로 설정한다(스텝 S15). 다음에, 제어부(15)는, 코드(Czb)를 잉크리먼트한다(스텝 S16). 이에 의해, 드라이버부(29B)의 출력 임피던스(Zob)가 1단계 높은 값으로 설정된다. 즉, 상기 실시의 형태의 경우와는 달리, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)는 변화하지 않고, 드라이버부(29B)의 출력 임피던스(Zob)만이 변화한다. 다음에, 제어부(15)는, 통신 에러가 발생하였는지의 여부를 확인한다(스텝 S7). 이 스텝 S7에서 통신 에러가 발생하지 않은 경우(스텝 S7에서 "N")에는, 스텝 S16로 되돌아온다. 또한, 스텝 S7에서 통신 에러가 발생한 경우(스텝 S7에서 "Y")에는, 제어부(15)는, 코드(Czb)를 코드(Czb2)로 한다(스텝 S18).

다음에, 제어부(15)는, 코드(Czb1) 및 코드(Czb2)의 평균치를 코드(Czb)로 한다(스텝 S19). 이에 의해, 드라이버부(29B)의 출력 임피던스(Zob)은 코드(Czb)에 응한 값으로 설정된다.

[변형례 1-2]

상기 실시의 형태에서는, 캘리브레이션 모드에서, 수신 장치에서의 수신 결과에 의거하여 출력 임피던스를 조정하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)를 고정으로 하여도 좋다. 이 경우에도, 드라이버부(29B)의 출력 임피던스(Zob)를, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)보다도 낮게 함에 의해, 통신 품질을 높일 수 있다.

<2.제2의 실시의 형태>

다음에, 제2의 실시의 형태에 관한 통신 시스템(1B)에 관해 설명한다. 본 실시의 형태는, 출력 임피던스의 조정 방법이, 상기 제1의 실시의 형태와 다른 것이다. 즉, 상기 제1의 실시의 형태에서는, 심볼의 시퀀스를 송신하고, 통신 에러가 발생하였는지의 여부에 의거하여 출력 임피던스를 조정하였지만, 이에 대신하여, 본 실시의 형태에서는, 신호(SIGA, SIGB, SIGC)의 전압을 설정하고, 수신 장치에서의 신호(SAB, SBC, SCA)가 기대치(期待値) 그대로인지의 여부에 의거하여 출력 임피던스를 조정하고 있다. 또한, 상기 제1의 실시의 형태에 관한 통신 시스템(1)과 실질적으로 동일한 구성 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.

도 16은, 통신 시스템(1B)의 한 구성례를 도시하는 것이다. 통신 시스템(1B)은, 송신 장치(10B)와, 수신 장치(30B)를 구비하고 있다.

송신 장치(10B)는, 처리부(12B)와, 송신부(20B)와, 수신부(14B)와, 제어부(15B)를 갖는 것이다.

처리부(12B)는, 소정의 처리를 행함에 의해, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)를 생성하는 것이다. 이 처리부(12B)는, 상기 제1의 실시의 형태에 관한 처리부(12)로부터 데이터 생성부(19)를 생략한 것이다.

송신부(20B)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다. 또한, 송신부(20B)는, 캘리브레이션 모드에서, 제어 신호(Smode)에 의거하여 신호(SIGA, SIGB, SIGC)의 전압을 설정함과 함께, 제어 신호(Sctl1, Sctl2)에 의거하여 출력 임피던스(Zoa, Zob, Zoc)를 설정하는 기능을 갖고 있다. 송신부(20B)는, 제1의 실시의 형태에 관한 송신부(20)(도 4)와 마찬가지로, 출력부(27B)를 갖고 있다.

도 17은, 출력부(27B)의 한 구성례를 도시하는 것이다. 출력부(27B)는, 드라이버 제어부(88)와, 임피던스 조정부(88A, 88B, 88C)를 갖고 있다.

드라이버 제어부(88)는, 심볼 신호(Tx1, Tx2, Tx3), 제어 신호(Smode) 및 클록 신호(TxCK)에 의거하여, 제어 신호(UP1A, UP2A, DN1A, DN2A, UP1B, UP2B, DN1B, DN2B, UP1C, UP2C, DN1C, DN2C)를 생성하는 것이다. 그때, 드라이버 제어부(88)는, 캘리브레이션 모드에서, 제어 신호(Smode)에 의거하여, 신호(SIGA, SIGB, SIGC)의 전압을 설정하도록 되어 있다.

도 18은, 제어 신호(Smode)와, 신호(SIGA, SIGB, SIGC)의 전압과의 관계를 도시하는 것이다. 제어 신호(Smode)가 모드(M1)를 지시하는 것인 경우에는, 드라이버 제어부(88)는, 신호(SIGA, SIGB)의 전압을 고레벨 전압(VH)으로 설정함과 함께, 신호(SIGC)의 전압을 저레벨 전압(VL)으로 설정한다. 또한, 제어 신호(Smode)가 모드(M2)를 지시하는 것인 경우에는, 드라이버 제어부(88)는, 신호(SIGA)의 전압을 저레벨 전압(VL)으로 설정함과 함께, 신호(SIGB, SIGC)의 전압을 고레벨 전압(VH)으로 설정한다. 또한, 제어 신호(Smode)가 모드(M3)를 지시하는 것인 경우에는, 드라이버 제어부(88)는, 신호(SIGA, SIGB)의 전압을 저레벨 전압(VL)으로 설정함과 함께, 신호(SIGC)의 전압을 고레벨 전압(VH)으로 설정한다. 또한, 제어 신호(Smode)가 모드(M4)를 지시하는 것인 경우에는, 드라이버 제어부(88)는, 신호(SIGA)의 전압을 고레벨 전압(VH)으로 설정함과 함께, 신호(SIGB, SIGC)의 전압을 저레벨 전압(VL)으로 설정하도록 되어 있다.

후술하는 바와 같이, 통신 시스템(1B)에서는, 제1의 실시의 형태에 관한 통신 시스템(1)과 마찬가지로, 출력 임피던스(Zob)를 출력 임피던스(Zoa, Zoc)보다도 낮게 한다. 이에 의해, 예를 들면, 모드(M1)에서, 도 18에 도시한 바와 같이, 신호(SIGA, SIGB)의 전압을 함께 고레벨 전압(VH)으로 설정하여도, 실제로는 같은 전압으로는 되지 않는다. 즉, 출력 임피던스(Zob)를 출력 임피던스(Zoa)보다도 낮게 하면, 신호(SIGB)의 전압은 신호(SIGA)의 전압보다도 높아진다. 따라서, 모드(M1)에서는, 신호(SAB)의 기대치는, 도 18에 도시한 바와 같이 "0"(SAB=0)이 된다. 마찬가지로, 모드(M2)에서, 출력 임피던스(Zob)를 출력 임피던스(Zoc)보다도 낮게 하면, 신호(SIGB)의 전압은 신호(SIGC)의 전압보다도 높아진다. 따라서, 모드(M2)에서는, 신호(SBC)의 기대치는 "1"(SBC=1)이 된다. 마찬가지로, 모드(M3)에서, 출력 임피던스(Zob)를 출력 임피던스(Zoa)보다도 낮게 하면, 신호(SIGB)의 전압은 신호(SIGA)의 전압보다도 낮아진다. 따라서, 모드(M3)에서는, 신호(SAB)의 기대치는 "1"(SAB=1)이 된다. 마찬가지로, 모드(M4)에서, 출력 임피던스(Zob)를 출력 임피던스(Zoc)보다도 낮게 하면, 신호(SIGB)의 전압은 신호(SIGC)의 전압보다도 낮아진다. 따라서, 신호(SBC)의 기대치는 "0"(SBC=0)이 된다.

임피던스 조정부(88A, 88B, 88C)는, 제1의 실시의 형태에 관한 임피던스 조정부(28A, 28B, 28C)와 마찬가지로, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)를 조정하는 것이다. 그때, 임피던스 조정부(88A, 88B, 88C)는, 드라이버부(29A, 29B, 29C)가, 고레벨 전압(VH)을 출력할 때의 출력 임피던스(Zoa, Zob, Zoc)와, 저레벨 전압(VL)을 출력할 때의 출력 임피던스(Zoa, Zob, Zoc)를, 제각기 조정할 수 있도록 되어 있다.

도 19는, 임피던스 조정부(88A)의 한 구성례를 도시하는 것이다. 임피던스 조정부(88A)는 임피던스 제어부(289A)와, 논리곱 회로부(281A∼287A)를 갖고 있다.

임피던스 제어부(289A)는, 제어 신호(Sctl1)에 의거하여, 제어 신호(SELU1∼SELU7) 및 제어 신호(SELD1∼SELD7)를 생성하는 것이다.

논리곱 회로부(881A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SELU1, SELD1)에 의거하여, 제어 신호(PU11A, PU12A, PD11A, PD12A)를 생성하는 것이다. 논리곱 회로(2811A)의 제1의 입력 단자에는 제어 신호(UP1A)가 공급되고, 제2의 입력 단자에는 제어 신호(SELU1)가 공급되고, 출력 단자로부터는 제어 신호(PU11A)가 출력된다. 논리곱 회로(2812A)의 제1의 입력 단자에는 제어 신호(UP2A)가 공급되고, 제2의 입력 단자에는 제어 신호(SELU1)가 공급되고, 출력 단자로부터는 제어 신호(PU12A)가 출력된다. 논리곱 회로(2813A)의 제1의 입력 단자에는 제어 신호(DN1A)가 공급되고, 제2의 입력 단자에는 제어 신호(SELD1)가 공급되고, 출력 단자로부터는 제어 신호(PD11A)가 출력된다. 논리곱 회로(2814A)의 제1의 입력 단자에는 제어 신호(DN2A)가 공급되고, 제2의 입력 단자에는 제어 신호(SELD1)가 공급되고, 출력 단자로부터는 제어 신호(PD12A)가 출력된다.

마찬가지로, 논리곱 회로부(882A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SELU2, SELD2)에 의거하여, 제어 신호(PU21A, PU22A, PD21A, PD22A)를 생성하는 것이다. 논리곱 회로부(883A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(S)LU3, SELD3)에 의거하여, 제어 신호(PU31A, PU32A, PD31A, PD32A)를 생성하는 것이다. 논리곱 회로부(884A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SELU4, SELD4)에 의거하여, 제어 신호(PU41A, PU42A, PD41A, PD42A)를 생성하는 것이다. 논리곱 회로부(885A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SELU5, SELD5)에 의거하여, 제어 신호(PU51A, PU52A, PD51A, PD52A)를 생성하는 것이다. 논리곱 회로부(886A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(S)ELU6, SELD6에 의거하여, 제어 신호(PU61A, PU62A, PD61A, PD62A)를 생성하는 것이다. 논리곱 회로부(887A)는, 제어 신호(UP1A, UP2A, DN1A, DN2A) 및 제어 신호(SELU7, SELD7)에 의거하여, 제어 신호(PU71A, PU72A, PD71A, PD72A)를 생성하는 것이다.

또한, 여기서는, 임피던스 조정부(88A)를 예로 들어 설명하였지만, 임피던스 조정부(88B, 88C)에 대해서도 마찬가지이다. 임피던스 조정부(88B)는, 임피던스 제어부(889B)와, 논리곱 회로부(881B∼887B)를 갖고 있다. 임피던스 조정부(88C)는, 임피던스 제어부(889C)와, 논리곱 회로부(881C∼887C)를 갖고 있다. 임피던스 제어부(889B)는, 제어 신호(Sctl2)에 의거하여, 임피던스 조정부(88B) 내에서 이용되는 제어 신호(SELU1∼SELU7) 및 제어 신호(SELD1∼SELD7)를 생성하는 것이다. 임피던스 제어부(889C)는, 제어 신호(Sctl1)에 의거하여, 임피던스 조정부(88C) 내에서 이용되는 제어 신호(SELU1∼SELU7) 및 제어 신호(SELD1∼SELD7)를 생성하는 것이다. 논리곱 회로부(881B∼887B, 881C∼887C)는, 논리곱 회로부(281A∼287A)와 같은 기능을 갖는 것이다.

수신부(14B)는, 수신 장치(30B)로부터 공급된 제어 신호(CTL)를 수신하고, 그 제어 신호(CTL)에 포함되는 신호(SAB, SBC, SCA)를 제어부(15B)에 공급하는 것이다.

제어부(15B)는, 제어 신호(Smode)를 이용하여, 신호(SIGA, SIGB, SIGC)의 전압을 설정함과 함께, 신호(SAB, SBC, SCA)에 의거하여, 제어 신호(Sctl1, Sctl2)를 이용하여, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)를 설정하는 것이다. 이 제어 신호(Sctl1)는, 코드(Czacup, Czacdn)를 포함하고 있다. 코드(Czacup)는, 드라이버부(29A, 29C)가 고레벨 전압(VH)을 출력할 때의 출력 임피던스(Zoa, Zoc)를 지시하는 것이고, 코드(Czacup)의 값이 작을수록 출력 임피던스(Zoa, Zoc)가 낮아지고, 코드(Czacup)의 값이 클수록 출력 임피던스(Zoa, Zoc)가 높아지는 것이다. 코드(Czacdn)는, 드라이버부(29A, 29C)가 저레벨 전압(VL)을 출력할 때의 출력 임피던스(Zoa, Zoc)를 지시하는 것이고, 코드(Czacdn)의 값이 작을수록 출력 임피던스(Zoa, Zoc)가 낮아지고, 코드(Czacdn)의 값이 클수록 출력 임피던스(Zoa, Zoc)가 높아지는 것이다. 또한, 제어 신호(Sctl2)는, 코드(Czbup, Czbdn)를 포함하고 있다. 코드(Czbup)는, 드라이버부(29B)가 고레벨 전압(VH)을 출력할 때의 출력 임피던스(Zob)를 지시하는 것이고, 코드(Czbup)의 값이 작을수록 출력 임피던스(Zob)가 낮아지고, 코드(Czbup)의 값이 클수록 출력 임피던스(Zob)가 높아지는 것이다. 코드(Czbdn)는, 드라이버부(29B)가 저레벨 전압(VL)을 출력할 때의 출력 임피던스(Zob)를 지시하는 것이고, 코드(Czbdn)의 값이 작을수록 출력 임피던스(Zob)가 낮아지고, 코드(Czbdn)의 값이 클수록 출력 임피던스(Zob)가 높아지는 것이다.

수신 장치(30B)는, 수신부(40B)와, 처리부(32B)와, 송신부(33B)를 갖는 것이다. 수신부(40B)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성하는 것이다. 또한, 수신부(40B)는, 신호(SAB, SBC, SCA)를 출력하는 기능도 갖고 있다. 처리부(32B)는, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)에 의거하여, 소정의 처리를 행하는 것이다. 이 처리부(32B)는, 상기 제1의 실시의 형태에 관한 처리부(32)로부터 데이터 비교부(39)를 생략한 것이다. 송신부(33B)는, 신호(SAB, SBC, SCA)에 의거하여 제어 신호(CTL)를 생성하고, 이 제어 신호(CTL)를 송신 장치(10B)에 대해 송신하는 것이다.

여기서, 송신부(20B) 및 제어부(15B)는, 본 개시에서의 제1의 송신 장치의 「송신부」의 한 구체례에 대응한다.

도 20은, 캘리브레이션 모드에서의 통신 시스템(1B)의 한 동작례를 도시하는 것이다.

우선, 송신 장치(10B)의 제어부(15B)는, 코드(Czacup, Czacdn, Czbup, Czbdn)를 초기치로 설정한다(스텝 S21). 이에 의해, 드라이버부(29A, 29B, 29C)의 출력 임피던스(Zoa, Zob, Zoc)는, 각각 약 50[Ω]로 설정된다.

다음에, 제어부(15B)는, 동작 모드를 모드(M1)로 설정한다(스텝 S22). 구체적으로는, 제어부(15B)는, 제어 신호(Smode)를 드라이버 제어부(88)에 공급함에 의해, 신호(SIGA, SIGB)의 전압을 고레벨 전압(VH)으로 설정함과 함께, 신호(SIGC)의 전압을 저레벨 전압(VL)으로 설정한다. 그리고, 수신 장치(30B)의 수신부(40B)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 신호(SAB, SBC, SCA)를, 송신부(33B) 및 수신부(14B)를 통하여, 송신 장치(10B)의 제어부(15B)에 공급한다.

다음에, 제어부(15B)는, 신호(SAB)가 "0"인지의 여부를 확인한다(스텝 S23). 이 스텝 S23에서, 신호(SAB)가 "0"이 아닌 경우(스텝 S23에서 "N")에는, 제어부(15B)는, 코드(Czbup)를 디크리먼트하고(스텝 S24), 스텝 S23로 되돌아온다. 그리고, 신호(SAB)가 "0"이 될 때까지, 이 스텝 S23, S24를 반복한다. 이에 의해, 드라이버부(29B)가 고레벨 전압(VH)을 출력할 때의 출력 임피던스(Zob)는, 드라이버부(29A)가 고레벨 전압(VH)을 출력할 때의 출력 임피던스(Zoa)보다도 낮아진다.

또한, 스텝 S23에서 신호(SAB)가 "0"인 경우(스텝 S23에서 "Y")에는, 제어부(15B)는, 동작 모드를 모드(M2)로 설정한다(스텝 S25). 구체적으로는, 제어부(15B)는, 신호(SIGA)의 전압을 저레벨 전압(VL)으로 설정함과 함께, 신호(SIGB, SIGC)의 전압을 고레벨 전압(VH)으로 설정한다. 그리고, 수신 장치(30B)의 수신부(40B)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 신호(SAB, SBC, SCA)를, 송신부(33B) 및 수신부(14B)를 통하여, 송신 장치(10B)의 제어부(15B)에 공급한다.

다음에, 제어부(15B)는, 신호(SBC)가 "1"인지의 여부를 확인한다(스텝 S26). 이 스텝 S26에서, 신호(SBC)가 "1"이 아닌 경우(스텝 S26에서 "N")에는, 제어부(15B)는, 코드(Czbup)를 디크리먼트하고(스텝 S27), 스텝 S26로 되돌아온다. 그리고, 신호(SBC)가 "1"이 될 때까지, 이 스텝 S26, S27을 반복한다. 이에 의해, 드라이버부(29B)가 고레벨 전압(VH)을 출력할 때의 출력 임피던스(Zob)는, 드라이버부(29C)가 고레벨 전압(VH)을 출력할 때의 출력 임피던스(Zoc)보다도 낮아진다.

또한, 스텝 S26에서 신호(SBC)가 "1"인 경우(스텝 S26에서 "Y")에는, 제어부(15B)는, 동작 모드를 모드(M3)로 설정한다(스텝 S28). 구체적으로는, 제어부(15B)는, 신호(SIGA, SIGB)의 전압을 저레벨 전압(VL)으로 설정함과 함께, 신호(SIGC)의 전압을 고레벨 전압(VH)으로 설정한다. 그리고, 수신 장치(30B)의 수신부(40B)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 신호(SAB, SBC, SCA)를, 송신부(33B) 및 수신부(14B)를 통하여, 송신 장치(10B)의 제어부(15B)에 공급한다.

다음에, 제어부(15B)는, 신호(SAB)가 "1"인지의 여부를 확인한다(스텝 S29). 이 스텝 S29에서, 신호(SAB)가 "1"이 아닌 경우(스텝 S29에서 "N")에는, 제어부(15B)는, 코드(Czbdn)를 디크리먼트하고(스텝 S30), 스텝 S29로 되돌아온다. 그리고, 신호(SAB)가 "1"이 될 때까지, 이 스텝 S29, S30을 반복한다. 이에 의해, 드라이버부(29B)가 저레벨 전압(VL)을 출력할 때의 출력 임피던스(Zob)는, 드라이버부(29A)가 저레벨 전압(VL)을 출력할 때의 출력 임피던스(Zoa)보다도 낮아진다.

또한, 스텝 S29에서 신호(SAB)가 "1"인 경우(스텝 S29에서 "Y")에는, 제어부(15B)는, 동작 모드를 모드(M4)로 설정한다(스텝 S31). 구체적으로는, 제어부(15B)는, 신호(SIGA)의 전압을 고레벨 전압(VH)으로 설정함과 함께, 신호(SIGB, SIGC)의 전압을 저레벨 전압(VL)으로 설정한다. 그리고, 수신 장치(30B)의 수신부(40B)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 신호(SAB, SBC, SCA)를, 송신부(33B) 및 수신부(14B)를 통하여, 송신 장치(10B)의 제어부(15B)에 공급한다.

다음에, 제어부(15B)는, 신호(SBC)가 "0"인지의 여부를 확인한다(스텝 S32). 이 스텝 S32에서, 신호(SBC)가 "0"이 아닌 경우(스텝 S32에서 "N")에는, 제어부(15B)는, 코드(Czbdn)를 디크리먼트하고(스텝 S33), 스텝 S32로 되돌아온다. 그리고, 신호(SBC)가 "0"이 될 때까지, 이 스텝 S32, S33을 반복한다. 이에 의해, 드라이버부(29B)가 저레벨 전압(VL)을 출력할 때의 출력 임피던스(Zob)는, 드라이버부(29C)가 저레벨 전압(VL)을 출력할 때의 출력 임피던스(Zoc)보다도 낮아진다.

그리고, 신호(SBC)가 "0"인 경우(스텝 S32에서 "Y")에는, 이 플로우는 종료한다.

이와 같이, 통신 시스템(1B)에서는, 송신 장치(10B)가 신호(SIGA, SIGB, SIGC)의 전압을 설정하고, 수신 장치(30B)에서의 신호(SAB, SBC, SCA)가 기대치 그대로인지의 여부에 의거하여 출력 임피던스를 조정하도록 하였다. 이에 의해, 통신 시스템(1B)에서는, 상기 제1의 실시의 형태에 관한 통신 시스템(1)과 달리, 심볼의 시퀀스를 송수신하지 않기 때문에, 캘리브레이션 시간을 단축할 수 있다.

이상과 같이 본 실시의 형태에서는, 송신 장치가 신호(SIGA, SIGB, SIGC)의 전압을 설정하고, 신호(SAB, SBC, SCA)가 기대치 그대로인지의 여부에 의거하여 출력 임피던스를 조정하도록 하였기 때문에, 캘리브레이션 시간을 단축할 수 있다. 그 밖의 효과는, 상기 제1의 실시의 형태의 경우와 마찬가지이다.

[변형례 2-1]

상기 실시의 형태에서는, 도 20에 도시한 바와 같이, 예를 들면 스텝 S23에서, 신호(SAB)가 "0"인 경우(스텝 S23에서 "Y")에, 스텝 S25로 진행하였지만, 이것으로 한정되는 것이 아니다. 예를 들면, 신호(SAB)가 "0"인 경우에, 코드(Czbup)를 소정량 줄인 후에, 스텝 S25로 진행하여도 좋다. 이에 의해, 코드(Czbup)의 마진을 확보할 수 있다.

마찬가지로, 상기 실시의 형태에서는, 예를 들면 스텝 S26에서, 신호(SBC)가 "1"인 경우(스텝 S26에서 "Y")에, 스텝 S28로 진행하였지만, 이것으로 한정되는 것이 아니다. 예를 들면, 신호(SBC)가 "1"인 경우에, 코드(Czbup)를 소정량 줄인 후에, 스텝 S28로 진행하여도 좋다. 이에 의해, 코드(Czbup)의 마진을 확보할 수 있다.

마찬가지로, 상기 실시의 형태에서는, 예를 들면 스텝 S29에서, 신호(SAB)가 "1"인 경우(스텝 S29에서 "Y")에, 스텝 S31로 진행하였지만, 이것으로 한정되는 것이 아니다. 예를 들면, 신호(SAB)가 "1"인 경우에, 코드(Czbdn)를 소정량 줄인 후에, 스텝 S31로 진행하여도 좋다. 이에 의해, 코드(Czbdn)의 마진을 확보할 수 있다.

마찬가지로, 상기 실시의 형태에서는, 예를 들면 스텝 S32에서, 신호(SBC)가 "0"인 경우(스텝 S32에서 "Y")에, 플로우를 종료하였지만, 이것으로 한정되는 것이 아니다. 예를 들면, 신호(SBC)가 "0"인 경우에, 코드(Czbdn)를 소정량 줄인 후에, 플로우를 종료하여도 좋다. 이에 의해, 코드(Czbdn)의 마진을 확보할 수 있다.

[변형례 2-2]

상기 실시의 형태에서는, 도 20에 도시한 바와 같이, 출력 임피던스(Zob)만을 변화시켰지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면 도 21에 도시하는 바와 같이, 출력 임피던스(Zoa, Zoc)도 변화시켜도 좋다.

이 예에서는, 스텝 S23에서, 신호(SAB)가 "0"이 아닌 경우(스텝 S23에서 "N")에는, 제어부(15B)는, 코드(Czbup)를 디크리먼트함과 함께, 코드(Czacup)를 잉크리먼트한다(스텝 S34).

마찬가지로, 스텝 S26에서, 신호(SBC)가 "1"이 아닌 경우(스텝 S26에서 "N")에는, 제어부(15B)는, 코드(Czbup)를 디크리먼트함과 함께, 코드(Czacup)를 잉크리먼트한다(스텝 S35).

마찬가지로, 스텝 S29에서, 신호(SAB)가 "1"이 아닌 경우(스텝 S29에서 "N")에는, 제어부(15B)는, 코드(Czbdn)를 디크리먼트함과 함께, 코드(Czacdn)를 잉크리먼트한다(스텝 S36).

마찬가지로, 스텝 S32에서, 신호(SBC)가 "0"이 아닌 경우(스텝 S32에서 "N")에는, 제어부(15B)는, 코드(Czbdn)를 디크리먼트함과 함께, 코드(Czacdn)를 잉크리먼트한다(스텝 S37).

[변형례 2-3]

상기 실시의 형태에서는, 모드(M1, M2, M3, M4)의 순서로 동작 모드를 설정하고, 출력 임피던스를 조정하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 모드(M3, M4, M1, M2)의 순서로 동작 모드를 설정하여도 좋다. 또한, 모드(M1)와 모드(M2)의 순번을 교체하여도 좋고, 모드(M3)와 모드(M4)의 순번을 교체하여도 좋다.

<3. 제3의 실시의 형태>

다음에, 제3의 실시의 형태에 관한 통신 시스템(2)에 관해 설명한다. 본 실시의 형태는, 출력 임피던스 대신에, 신호(SIGA, SIGB, SIGC)의 진폭을 조정하는 것이다. 또한, 상기 제1의 실시의 형태에 관한 통신 시스템(1) 등과 실질적으로 동일한 구성 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.

도 22는, 통신 시스템(2)의 한 구성례를 도시하는 것이다. 통신 시스템(2)은, 송신 장치(50)를 구비하고 있다. 송신 장치(50)는, 송신부(60)와, 제어부(55)와, 레귤레이터(56)를 갖고 있다.

송신부(60)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다. 송신부(60)에는, 레귤레이터(56)에 의해 생성된 2개의 전압(Vreg1, Vreg2)이 공급되도록 되어 있다. 송신부(60)는, 제1의 실시의 형태에 관한 송신부(20)(도 4)와 마찬가지로, 출력부(67)를 갖고 있다.

도 23은, 출력부(67)의 한 구성례를 도시하는 것이다. 출력부(67)는, 설정부(69)를 갖고 있다. 설정부(69)는, 제어 신호(Sctl)를 생성하고, 임피던스 조정부(28A∼28C)에 공급하는 것이다. 이 예에서는, 드라이버부(29A) 및 드라이버부(29C)에는, 전압(Vreg1)이 공급된다. 구체적으로는, 드라이버부(29A)의 7개의 드라이버(291A∼297A)의 트랜지스터(91, 95)(도 8)의 드레인 및 드라이버부(29C)의 7개의 드라이버(291C∼297C)의 트랜지스터(91, 95)의 드레인에, 전압(Vreg1)이 공급된다. 또한, 드라이버부(29B)에는, 전압(Vreg2)이 공급된다. 구체적으로는, 드라이버부(29B)의 7개의 드라이버(291B∼297B)의 트랜지스터(91, 95)(도 8)의 드레인에, 전압(Vreg2)이 공급된다. 이에 의해, 송신 장치(50)에서는, 드라이버부(29B)가 생성하는 신호(SIGB)의 진폭(Vswb)을, 드라이버부(29A, 29C)가 생성하는 신호(SIGA, SIGC)의 진폭(Vswa, Vswc)과 다르게 할 수 있도록 되어 있다.

제어부(55)는, 비교 결과 정보(INF)에 의거하여, 레귤레이터(56)에 제어 신호를 공급하는 것이다. 이 제어 신호는, 코드(Cvac, Cvb)를 포함하고 있다. 코드(Cvac)는, 전압(Vreg1)의 전압치를 지시하는 것이고, 코드(Cvac)의 값이 작을수록 전압(Vreg1)이 낮아지고, 코드(Cvac)의 값이 클수록 전압(Vreg1)이 높아지는 것이다. 코드(Cvb)는, 전압(Vreg2)의 전압치를 지시하는 것이고, 코드(Cvb)의 값이 작을수록 전압(Vreg2)이 낮아지고, 코드(Cvb)의 값이 클수록 전압(Vreg2)이 높아지는 것이다.

레귤레이터(56)는, 제어부(55)로부터 공급되는 제어 신호에 의거하여, 전압(Vreg1, Vreg2)을 생성하는 것이다.

여기서, 송신부(60), 제어부(55) 및 레귤레이터(56)는, 본 개시에서의 제2의 송신 장치의 「송신부」의 한 구체례에 대응한다.

도 24는, 캘리브레이션 모드에서의 통신 시스템(2)의 한 동작례를 도시하는 것이다.

우선, 송신 장치(50)의 제어부(55)는, 코드(Cvac, Cvb)를 초기치로 설정한다(스텝 S41). 이에 의해, 신호(SIGA, SIGB, SIGC)의 진폭(Vswa, Vswb, Vswc)은, 예를 들면 약 0.45V로 설정된다.

다음에, 제어부(55)는, 코드(Cvb)를 디크리먼트한다(스텝 S42). 이에 의해, 신호(SIGB)의 진폭(Vswb)이 1단계 작은 값으로 설정된다.

다음에, 제어부(55)는, 통신 에러가 발생하였는지의 여부를 확인한다(스텝 S43). 구체적으로는, 우선, 송신 장치(50)에서, 처리부(12)의 데이터 생성부(19)가 캘리브레이션용의 데이터(천이 신호)를 생성하고, 송신부(60)가 이 데이터에 의거하여 신호(SIGA, SIGB, SIGC)를 생성하여, 이 신호(SIGA, SIGB, SIGC)를 송신한다. 수신 장치(30)에서는, 수신부(40)가 이 신호(SIGA, SIGB, SIGC)를 수신하여, 천이 신호(RxF, RxR, RxP)를 생성하고, 처리부(32)의 데이터 비교부(39)가, 이 천이 신호(RxF, RxR, RxP)를 소정의 데이터(캘리브레이션용의 데이터)와 비교함에 의해, 비교 결과 정보(INF)를 생성한다. 그리고, 데이터 비교부(39)는, 이 비교 결과 정보(INF)를, 송신부(33) 및 수신부(14)를 통하여, 송신 장치(50)의 제어부(55)에 공급한다. 그리고, 제어부(55)는, 이 비교 결과 정보(INF)에 의거하여, 통신 에러가 발생하였는지의 여부를 확인한다.

이 스텝 S43에서 통신 에러가 발생하지 않은 경우(스텝 S43에서 "N")에는, 스텝 S42로 되돌아온다. 그리고, 통신 에러가 발생할 때까지, 이 스텝 S42, S43을 반복한다.

또한, 스텝 S43에서 통신 에러가 발생한 경우(스텝 S43에서 "Y")에는, 제어부(55)는, 코드(Cvb)를 코드(Cvb1)로 한다(스텝 S44).

다음에, 제어부(55)는, 코드(Cvb)를 초기치로 설정한다(스텝 S45). 이에 의해, 신호(SIGB)의 진폭(Vswb)은, 예를 들면 약 0.45V로 재차 설정된다.

다음에, 제어부(55)는, 코드(Cvb)를 잉크리먼트한다(스텝 S46). 이에 의해, 신호(SIGB)의 진폭(Vswb)이 1단계 큰 값으로 설정된다.

다음에, 제어부(55)는, 통신 에러가 발생하였는지의 여부를 확인한다(스텝 S47). 이 스텝에서의 구체적인 동작은 스텝 S43과 마찬가지이다. 이 스텝 S47에서 통신 에러가 발생하지 않은 경우(스텝 S47에서 "N")에는, 스텝 S46로 되돌아온다. 그리고, 통신 에러가 발생할 때까지, 이 스텝 S46, S47을 반복한다.

스텝 S47에서 통신 에러가 발생한 경우(스텝 S47에서 "Y")에는, 제어부(55)는, 코드(Cvb)를 코드(Cvb2)로 한다(스텝 S48).

다음에, 제어부(55)는, 코드(Cvb1) 및 코드(Cvb2)의 평균치를 코드(Cvb)로 한다(스텝 S49). 이에 의해, 신호(SIGB)의 진폭(Vswb)은 코드(Cvb)에 응한 값으로 설정된다.

이상으로 이 플로우는 종료한다. 이 플로우에 의해, 신호(SIGB)의 진폭(Vswb)은, 차동 신호의 아이 개구가 넓게 되도록 설정된다.

이와 같이 하여 신호(SIGB)의 진폭(Vswb)을 설정한 때, 진폭(Vswb)은, 신호(SIGA, SIGC)의 진폭(Vswa, Vswc)에 비하여 커진다. 이것은, 상기 제1의 실시의 형태 등에서 설명한 바와 같이, 드라이버부(29B)의 출력 임피던스(Zob)가, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)에 비하여 낮은 것과 대응하고 있다. 즉, 드라이버부(29B)의 출력 임피던스(Zob)가, 드라이버부(29A, 29C)의 출력 임피던스(Zoa, Zoc)에 비하여 낮은 경우에는, 신호(SIGB)의 진폭(Vswb)은, 신호(SIGA, SIGC)의 진폭(Vswa, Vswc)에 비하여 커진다. 따라서, 출력 임피던스(Zoa, Zob, Zoc)가 서로 동등한 경우라도, 신호(SIGB)의 진폭(Vswb)이, 신호(SIGA, SIGC)의 진폭(Vswa, Vswc)에 비하여 크면, 차동 신호의 아이 개구가 넓게 된다고 생각된다.

이와 같이, 통신 시스템(2)에서는, 신호(SIGB)의 진폭(Vswb)을 신호(SIGA, SIGC)의 진폭(Vswa, Vswc)에 비하여 크게 하였기 때문에, 차동 신호의 아이 개구를 넓게 할 수 있다. 그 결과, 통신 시스템(2)에서는, 통신 에러를 억제할 수 있고, 통신 품질을 높일 수 있다.

이상과 같이 본 실시의 형태에서는, 진폭(Vswb)을 진폭(Vswa, Vswc)과 비교하고 크게 하였기 때문에, 통신 품질을 높일 수 있다.

본 실시의 형태에서는, 수신 장치에서의 수신 결과에 의거하여 진폭을 조정하였기 때문에, 진폭의 값을 보다 바람직한 값으로 설정할 수 있어서, 통신 품질을 높일 수 있다.

[변형례 3-1]

상기 실시의 형태에서는, 도 23에 도시한 바와 같이, 신호(SIGB)의 진폭(Vswb)만을 변화시켰지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 신호(SIGA, SIGC)의 진폭(Vswa, Vswc)도 변화시켜도 좋다.

[변형례 3-2]

상기 실시의 형태에서는, 캘리브레이션 모드에서, 수신 장치에서의 수신 결과에 의거하여 진폭을 조정하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 신호(SIGA, SIGB, SIGC)의 진폭(Vswa, Vswb, Vswc)을 고정으로 하여도 좋다. 이 경우에도, 신호(SIGB)의 진폭(Vswc)을, 신호(SIGA, SIGC)의 진폭(Vswa, Vswc)보다도 크게 함에 의해, 통신 품질을 높일 수 있다.

<4.제4의 실시의 형태>

다음에, 제4의 실시의 형태에 관한 통신 시스템(3)에 관해 설명한다. 본 실시의 형태는, 송신 장치의 출력 임피던스 대신에, 수신 장치의 입력 임피던스를 조정하는 것이다. 또한, 상기 제1의 실시의 형태에 관한 통신 시스템(1) 등과 실질적으로 동일한 구성 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.

도 25는, 통신 시스템(3)의 한 구성례를 도시하는 것이다. 통신 시스템(3)은, 송신 장치(120)와, 수신 장치(140)를 구비하고 있다.

송신 장치(120)는, 송신부(130)를 갖고 있다. 송신부(130)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다.

수신 장치(140)는, 수신부(150)와, 제어부(141)를 갖고 있다. 수신부(150)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성하는 것이다. 또한, 수신부(150)는, 제어 신호(Sctl1, Sctl2)에 의거하여, 입력 임피던스를 설정하는 기능도 갖고 있다.

도 26은, 수신부(150)의 한 구성례를 도시하는 것이다. 수신부(150)는, 가변 저항 소자(151A, 151B, 151C)를 갖고 있다. 가변 저항 소자(151A, 151B, 151C)는, 통신 시스템(3)에서의 종단 저항으로서 기능하는 것이고, 제1의 실시의 형태에 관한 저항 소자(41A, 41B, 41C)에 각각 대응하는 것이다. 가변 저항 소자(151A)는, 제어 신호(Sctl1)에 의거하여 저항치가 변경 가능하게 구성된 것이고, 가변 저항 소자(151B)는, 제어 신호(Sctl2)에 의거하여 저항치가 변경 가능하게 구성된 것이고, 가변 저항 소자(151C)는, 제어 신호(Sctl1)에 의거하여 저항치가 변경 가능하게 구성된 것이다. 가변 저항 소자(151A)의 저항치는, 입력 단자(TinA)에서 본 입력 임피던스(Zia)에 대응하고, 가변 저항 소자(151B)의 저항치는, 입력 단자(TinB)에서 본 입력 임피던스(Zib)에 대응하고, 가변 저항 소자(151C)의 저항치는, 입력 단자(TinC)에서 본 입력 임피던스(Zic)에 대응한다.

제어부(141)는, 수신부(150)의 입력 임피던스(Zia, Zib, Zic)를 설정하는 것이다. 구체적으로는, 제어부(141)는, 비교 결과 정보(INF)에 의거하여 제어 신호(Sctl1, Sctl2)를 생성하고, 수신부(150)의 가변 저항 소자(151A, 151B, 151C)에 공급한다. 제어 신호(Sctl1)는, 코드(Czac)를 포함하고 있다. 코드(Czac)는, 수신부(150)의 입력 임피던스(Zia, Zic)를 지시하는 것이고, 코드(Czac)의 값이 작을수록 입력 임피던스(Zia, Zic)가 낮아지고, 코드(Czac)의 값이 클수록 입력 임피던스(Zia, Zic)가 높아지는 것이다. 또한, 제어 신호(Sctl2)는, 코드(Czb)를 포함하고 있다. 코드(Czb)는, 수신부(150)의 입력 임피던스(Zib)를 지시하는 것이고, 코드(Czb)의 값이 작을수록 입력 임피던스(Zib)가 낮아지고, 코드(Czb)의 값이 클수록 입력 임피던스(Zib)가 높아지는 것이다.

여기서, 수신부(150) 및 제어부(141)는, 본 개시에서의 수신 장치의 「수신부」의 한 구체례에 대응한다. 입력 단자(TinA)는, 본 개시에서의 「제1의 입력 단자」의 한 구체례에 대응하고, 입력 단자(TinB)는, 본 개시에서의 「제2의 입력 단자」의 한 구체례에 대응하고, 입력 단자(TinC)는, 본 개시에서의 「제3의 입력 단자」의 한 구체례에 대응한다.

도 27은, 캘리브레이션 모드에서의 통신 시스템(3)의 한 동작례를 도시하는 것이다.

우선, 수신 장치(140)의 제어부(141)는, 코드(Czac, Czb)를 초기치로 설정한다(스텝 S51). 이에 의해, 수신부(150)의 입력 임피던스(Zia, Zib, Zic)는, 각각 약 50[Ω]로 설정된다.

다음에, 제어부(141)는, 코드(Czb)를 디크리먼트한다(스텝 S52). 이에 의해, 수신부(150)의 입력 임피던스(Zib)가 1단계 낮은 값으로 설정된다.

다음에, 제어부(141)는, 통신 에러가 발생하였는지의 여부를 확인한다(스텝 S53). 구체적으로는, 우선, 송신 장치(120)에서, 처리부(12)의 데이터 생성부(19)가 캘리브레이션용의 데이터(천이 신호)를 생성하고, 송신부(130)가 이 데이터에 의거하여 신호(SIGA, SIGB, SIGC)를 생성하여, 이 신호(SIGA, SIGB, SIGC)를 송신한다. 수신 장치(140)에서는, 수신부(150)가 이 신호(SIGA, SIGB, SIGC)를 수신하고, 천이 신호(RxF, RxR, RxP)를 생성하고, 처리부(32)의 데이터 비교부(39)가, 이 천이 신호(RxF, RxR, RxP)를 소정의 데이터(캘리브레이션용의 데이터)와 비교함에 의해, 비교 결과 정보(INF)를 생성한다. 그리고, 데이터 비교부(39)는, 이 비교 결과 정보(INF)를, 제어부(141)에 공급한다. 그리고, 제어부(141)는, 이 비교 결과 정보(INF)에 의거하여, 통신 에러가 발생하였는지의 여부를 확인한다.

이 스텝 S53에서 통신 에러가 발생하지 않은 경우(스텝 S53에서 "N")에는, 스텝 S52로 되돌아온다. 그리고, 통신 에러가 발생할 때까지, 이 스텝 S52, S53을 반복한다.

또한, 스텝 S53에서 통신 에러가 발생한 경우(스텝 S43에서 "Y")에는, 제어부(141)는, 코드(Czb)를 코드(Czb1)로 한다(스텝 S54).

다음에, 제어부(141)는, 코드(Czb)를 초기치로 설정한다(스텝 S55). 이에 의해, 수신부(150)의 입력 임피던스(Zib)는, 약 50[Ω]으로 재차 설정된다.

다음에, 제어부(141)는, 코드(Czb)를 잉크리먼트한다(스텝 S56). 이에 의해, 수신부(150)의 입력 임피던스(Zib)가 1단계 높은 값으로 설정된다.

다음에, 제어부(141)는, 통신 에러가 발생하였는지의 여부를 확인한다(스텝 S57). 이 스텝에서의 구체적인 동작은 스텝 S53과 마찬가지이다. 이 스텝 S57에서 통신 에러가 발생하지 않은 경우(스텝 S57에서 "N")에는, 스텝 S56로 되돌아온다. 그리고, 통신 에러가 발생할 때까지, 이 스텝 S56, S57을 반복한다.

스텝 S57에서 통신 에러가 발생한 경우(스텝 S57에서 "Y")에는, 제어부(141)는, 코드(Czb)를 코드(Czb2)로 한다(스텝 S58).

다음에, 제어부(15)는, 코드(Czb1) 및 코드(Czb2)의 평균치를 코드(Czb)로 한다(스텝 S59). 이에 의해, 수신부(150)의 입력 임피던스(Zib)는 코드(Czb)에 응한 값으로 설정된다.

이상으로 이 플로우는 종료한다. 이 플로우에 의해, 입력 임피던스(Zib)는, 차동 신호의 아이 개구가 넓게 되도록 설정된다.

이와 같이 하여 수신부(150)의 입력 임피던스(Zib)를 설정한 때, 입력 임피던스(Zib)는, 입력 임피던스(Zia, Zic)에 비하여 높아진다. 즉, 도 27에 도시한 플로우에서는, 전송로(100)에서의 차동 임피던스의 비대칭성을 보완하도록, 수신부(150)의 입력 임피던스(Zib)가 조정된다. 그 결과, 입력 임피던스(Zib)는, 입력 임피던스(Zia, Zic)에 비하여 높은 값으로 설정된다.

이와 같이, 통신 시스템(3)에서는, 수신부(150)의 입력 임피던스(Zib)를, 입력 임피던스(Zia, Zic)보다도 높게 하였다. 이에 의해, 전송로(100)에서 차동 임피던스의 비대칭성을 보완할 수 있고, 아이 개구를 넓게 할 수 있다. 그 결과, 통신 시스템(3)에서는, 통신 에러를 억제할 수 있고, 통신 품질을 높일 수 있다.

이상과 같이 본 실시의 형태에서는, 입력 임피던스(Zib)를, 입력 임피던스(Zia, Zic)보다도 높게 하였기 때문에, 통신 품질을 높일 수 있다.

본 실시의 형태에서는, 수신 장치에서의 수신 결과에 의거하여 입력 임피던스를 조정하였기 때문에, 입력 임피던스의 값을 보다 바람직한 값으로 설정할 수 있어서, 통신 품질을 높일 수 있다.

[변형례 4-1]

상기 실시의 형태에서는, 도 27에 도시한 바와 같이, 입력 임피던스(Zib)만을 변화시켰지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 입력 임피던스(Zia, Zic)도 변화시켜도 좋다.

[변형례 4-2]

상기 실시의 형태에서는, 캘리브레이션 모드에서, 수신 장치에서의 수신 결과에 의거하여 입력 임피던스를 조정하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 입력 임피던스(Zia, Zib, Zic)를 고정으로 하여도 좋다. 이 경우에도, 입력 임피던스(Zib)를, 입력 임피던스(Zia, Zic)보다도 높게 함에 의해, 통신 품질을 높일 수 있다.

<5. 제5의 실시의 형태>

다음에, 제5의 실시의 형태에 관한 통신 시스템(3B)에 관해 설명한다. 본 실시의 형태는, 입력 임피던스의 조정 방법이, 상기 제4의 실시의 형태와 다른 것이다. 즉, 상기 제4의 실시의 형태에서는, 심볼의 시퀀스를 송신하고, 통신 에러가 발생하였는지의 여부에 의거하여 입력 임피던스를 조정하였지만, 이에 대신하여, 본 실시의 형태에서는, 신호(SIGA, SIGB, SIGC)의 전압을 설정하고, 수신 장치에서의 신호(SAB, SBC, SCA)가 기대치 그대로인지의 여부에 의거하여 입력 임피던스를 조정하고 있다. 또한, 상기 제1의 실시의 형태에 관한 통신 시스템(1) 등과 실질적으로 동일한 구성 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.

도 28은, 통신 시스템(3B)의 한 구성례를 도시하는 것이다. 통신 시스템(3B)은, 송신 장치(120B)와, 수신 장치(140B)를 구비하고 있다.

송신 장치(120B)는, 처리부(12B)와, 송신부(130B)와, 수신부(121B)를 갖는 것이다.

처리부(12B)는, 소정의 처리를 행함에 의해, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)를 생성하는 것이다. 이 처리부(12B)는, 상기 제4의 실시의 형태에 관한 처리부(12)로부터 데이터 생성부(19)를 생략한 것이다.

송신부(130B)는, 천이 신호(TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6)에 의거하여, 신호(SIGA, SIGB, SIGC)를 생성하는 것이다. 또한, 송신부(130B)는, 캘리브레이션 모드에서, 제어 신호(Smode)에 의거하여 신호(SIGA, SIGB, SIGC)의 전압을 설정하는 기능을 갖고 있다. 송신부(130B)는, 출력부(137B)를 갖고 있다.

도 29는, 출력부(137B)의 한 구성례를 도시하는 것이다. 출력부(137B)는, 드라이버 제어부(88)와, 설정부(69)를 갖고 있다. 드라이버 제어부(88)는, 캘리브레이션 모드에서, 제어 신호(Smode)에 의거하여, 제2의 실시의 형태의 경우(도 17)와 마찬가지로, 신호(SIGA, SIGB, SIGC)의 전압을 설정하도록 되어 있다.

후술하는 바와 같이, 통신 시스템(3B)에서는, 제4의 실시의 형태에 관한 통신 시스템(3)과 마찬가지로, 입력 임피던스(Zib)를 입력 임피던스(Zia, Zic)보다도 높게 한다. 이에 의해, 예를 들면, 모드(M1)에서, 도 18에 도시한 바와 같이, 신호(SIGA, SIGB)의 전압을 함께 고레벨 전압(VH)으로 설정하여도, 실제로는 같은 전압으로는 되지 않는다. 즉, 입력 임피던스(Zib)를 입력 임피던스(Zia)보다도 높게 하면, 신호(SIGB)의 전압은 신호(SIGA)의 전압보다도 높아진다. 따라서, 모드(M1)에서는, 신호(SAB)의 기대치는, 도 18에 도시한 바와 같이 "0"(SAB=0)이 된다. 마찬가지로, 모드(M2)에서, 입력 임피던스(Zib)를 입력 임피던스(Zic)보다도 높게 하면, 신호(SIGB)의 전압은 신호(SIGC)의 전압보다도 높아진다. 따라서, 모드(M2)에서는, 신호(SBC)의 기대치는 "1"(SBC=1)이 된다. 마찬가지로, 모드(M3)에서, 입력 임피던스(Zib)를 입력 임피던스(Zia)보다도 높게 하면, 신호(SIGB)의 전압은 신호(SIGA)의 전압보다도 낮아진다. 따라서, 모드(M3)에서는, 신호(SAB)의 기대치는 "1"(SAB=1)이 된다. 마찬가지로, 모드(M4)에서, 입력 임피던스(Zib)를 입력 임피던스(Zic)보다도 높게 하면, 신호(SIGB)의 전압은 신호(SIGC)의 전압보다도 낮아진다. 따라서, 신호(SBC)의 기대치는 "0"(SBC=0)이 된다.

수신부(121B)는, 수신 장치(140B)로부터 공급된 제어 신호(CTL)를 수신하고, 그 제어 신호(CTL)에 포함되는 제어 신호(Smode)를 송신부(130B)에 공급하는 것이다.

수신 장치(140B)는, 수신부(150B)와, 처리부(32B)와, 제어부(141B)와, 송신부(142B)를 갖는 것이다.

수신부(150B)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 이 신호(SIGA, SIGB, SIGC)에 의거하여, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)를 생성하는 것이다. 또한, 수신부(150B)는, 제어 신호(Sctl1, Sctl2)에 의거하여, 입력 임피던스(Zia, Zib, Zic)를 설정함과 함께, 신호(SAB, SBC, SCA)를 출력하는 기능도 갖고 있다.

처리부(32B)는, 천이 신호(RxF, RxR, RxP) 및 클록 신호(RxCK)에 의거하여, 소정의 처리를 행하는 것이다. 이 처리부(32B)는, 상기 제4의 실시의 형태에 관한 처리부(32)로부터 데이터 비교부(39)를 생략한 것이다.

제어부(141B)는, 제어 신호(Smode)를 이용하여, 신호(SIGA, SIGB, SIGC)의 전압을 설정함과 함께, 신호(SAB, SBC, SCA)에 의거하여, 제어 신호(Sctl)를 이용하여, 수신부(150B)의 입력 임피던스(Zia, Zib, Zic)를 설정하는 것이다.

송신부(142B)는, 제어 신호(Smode)에 의거하여 제어 신호(CTL)를 생성하고, 이 제어 신호(CTL)를 송신 장치(120B)에 대해 송신하는 것이다.

여기서, 수신부(150B) 및 제어부(141B)는, 본 개시에서의 수신 장치의 「수신부」의 한 구체례에 대응한다.

도 30은, 캘리브레이션 모드에서의 통신 시스템(3B)의 한 동작례를 도시하는 것이다.

우선, 수신 장치(140B)의 제어부(141B)는, 코드(Czac, Czb)를 초기치로 설정한다(스텝 S21). 이에 의해, 수신부(150B)의 입력 임피던스(Zia, Zib, Zic)는, 각각 약 50[Ω]로 설정된다.

다음에, 제어부(141B)는, 동작 모드를 모드(M1)로 설정한다(스텝 S62). 구체적으로는, 제어부(141B)는, 제어 신호(Smode)를, 송신부(142B) 및 수신부(121B)를 통하여, 송신 장치(120B)의 드라이버 제어부(88)에 공급함에 의해, 신호(SIGA, SIGB)의 전압을 고레벨 전압(VH)으로 설정함과 함께, 신호(SIGC)의 전압을 저레벨 전압(VL)으로 설정한다. 그리고, 수신 장치(140B)의 수신부(150B)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 신호(SAB, SBC, SCA)를, 제어부(141B)에 공급한다.

다음에, 제어부(141B)는, 신호(SAB)가 "0"인지의 여부를 확인한다(스텝 S63). 이 스텝 S63에서, 신호(SAB)가 "0"이 아닌 경우(스텝 S63에서 "N")에는, 제어부(15B)는, 코드(Czb)를 잉크리먼트하고(스텝 S64), 스텝 S63로 되돌아온다. 그리고, 신호(SAB)가 "0"이 될 때까지, 이 스텝 S63, S64를 반복한다. 이에 의해, 입력 임피던스(Zib)는, 입력 임피던스(Zia)보다도 높아진다.

또한, 스텝 S63에서 신호(SAB)가 "0"인 경우(스텝 S63에서 "Y")에는, 제어부(141B)는, 동작 모드를 모드(M2)로 설정한다(스텝 S65). 구체적으로는, 제어부(141B)는, 신호(SIGA)의 전압을 저레벨 전압(VL)으로 설정함과 함께, 신호(SIGB, SIGC)의 전압을 고레벨 전압(VH)으로 설정한다. 그리고, 수신 장치(140B)의 수신부(150B)는, 신호(SIGA, SIGB, SIGC)를 수신함과 함께, 신호(SAB, SBC, SCA)를, 제어부(141B)에 공급한다.

다음에, 제어부(141B)는, 신호(SBC)가 "1"인지의 여부를 확인한다(스텝 S66). 이 스텝 S66에서, 신호(SBC)가 "1"이 아닌 경우(스텝 S66에서 "N")에는, 제어부(141B)는, 코드(Czb)를 잉크리먼트하고(스텝 S67), 스텝 S66로 되돌아온다. 그리고, 신호(SBC)가 "1"이 될 때까지, 이 스텝 S66, S67을 반복한다. 이에 의해, 입력 임피던스(Zib)는, 입력 임피던스(Zic)보다도 높아진다.

그리고, 스텝 S66에서 신호(SBC)가 "1"인 경우(스텝 S26에서 "Y")에는, 이 플로우는 종료한다.

이와 같이, 통신 시스템(3B)에서는, 송신 장치(120B)가 신호(SIGA, SIGB, SIGC)의 전압을 설정하고, 수신 장치(140B)에서의 신호(SAB, SBC, SCA)가 기대치 그대로인지의 여부에 의거하여 입력 임피던스를 조정하도록 하였다. 이에 의해, 통신 시스템(3B)에서는, 상기 제4의 실시의 형태에 관한 통신 시스템(3)과 달리, 심볼의 시퀀스를 송수신하지 않기 때문에, 캘리브레이션 시간을 단축할 수 있다.

이상과 같이 본 실시의 형태에서는, 송신 장치가 신호(SIGA, SIGB, SIGC)의 전압을 설정하고, 신호(SAB, SBC, SCA)가 기대치 그대로인지의 여부에 의거하여 입력 임피던스를 조정하도록 하였기 때문에, 캘리브레이션 시간을 단축할 수 있다. 그 밖의 효과는, 상기 제4의 실시의 형태의 경우와 마찬가지이다.

[변형례 5-1]

상기 실시의 형태에서는, 도 30에 도시한 바와 같이, 입력 임피던스(Zib)만을 변화시켰지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 입력 임피던스(Zia, Zic)로 변화시켜도 좋다.

[변형례 5-2]

상기 실시의 형태에서는, 도 30에 도시한 바와 같이, 동작 모드를 모드(M1, M2)로 설정하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면 동작 모드를 모드(M3, M4)로 설정하여도 좋다.

<6. 적용례>

다음에, 상기 실시의 형태 및 변형례에서 설명한 통신 시스템의 적용례에 관해 설명한다.

도 31은, 상기 실시의 형태 등의 통신 시스템이 적용된 스마트 폰(300)(다기능 휴대 전화)의 외관을 도시하는 것이다. 이 스마트 폰(300)에는, 다양한 디바이스가 탑재되어 있고, 그들의 디바이스 사이에서 데이터의 교환을 행하는 통신 시스템에서, 상기 실시의 형태 등의 통신 시스템이 적용되어 있다.

도 32는, 스마트 폰(300)에 이용되는 어플리케이션 프로세서(310)의 한 구성례를 도시하는 것이다. 어플리케이션 프로세서(310)는, CPU(Central Processing Unit)(311)와, 메모리 제어부(312)와, 전원 제어부(313)와, 외부 인터페이스(314)와, GPU(Graphics Processing Unit)(315)와, 미디어 처리부(316)와, 디스플레이 제어부(317)와, MIPI(Mobile Industry Processor Interface) 인터페이스(318)를 갖고 있다. CPU(311), 메모리 제어부(312), 전원 제어부(313), 외부 인터페이스(314), GPU(315), 미디어 처리부(316), 디스플레이 제어부(317)는, 이 예에서는, 시스템 버스(319)에 접속되고, 이 시스템 버스(319)를 통하여, 서로 데이터의 교환을 할 수 있게 되어 있다.

CPU(311)는, 프로그램에 따라, 스마트 폰(300)에서 취급되는 다양한 정보를 처리하는 것이다. 메모리 제어부(312)는, CPU(311)가 정보 처리를 행할 때에 사용하는 메모리(501)를 제어하는 것이다. 전원 제어부(313)는, 스마트 폰(300)의 전원을 제어하는 것이다.

외부 인터페이스(314)는, 외부 디바이스와 통신하기 위한 인터페이스이고, 이 예에서는, 무선 통신부(502) 및 이미지 센서(410)와 접속되어 있다. 무선 통신부(502)는, 휴대 전화의 기지국과 무선 통신을 하는 것이고, 예를 들면, 베이스밴드부나, RF(Radio Frequency) 프런트 엔드부 등을 포함하고 구성된다. 이미지 센서(410)는, 화상을 취득하는 것이고, 예를 들면 CMOS 센서를 포함하여 구성된다.

GPU(315)는, 화상 처리를 행하는 것이다. 미디어 처리부(316)는, 음성이나, 문자나, 도형 등의 정보를 처리하는 것이다. 디스플레이 제어부(317)는, MIPI 인터페이스(318)를 통하여, 디스플레이(504)를 제어하는 것이다. MIPI 인터페이스(318)는, 화상 신호를 디스플레이(504)에 송신하는 것이다. 화상 신호로서는, 예를 들면, YUV 형식이나 RGB 형식 등의 신호를 이용할 수 있다. MIPI 인터페이스(318)는, 예를 들면 수정 진동자를 포함하는 발진 회로(330)로부터 공급되는 기준 클록에 의거하여 동작하도록 되어 있다. 이 MIPI 인터페이스(318)와 디스플레이(504) 사이의 통신 시스템에는, 예를 들면, 상기 실시의 형태 등의 통신 시스템이 적용된다.

도 33은, 이미지 센서(410)의 한 구성례를 도시하는 것이다. 이미지 센서(410)는, 센서부(411)와, ISP(Image Signal Processor)(412)와, JPEG(Joint Photographic Experts Group) 인코더(413)와, CPU(414)와, RAM(Random Access Memory)(415)와, ROM(Read Only Memory)(416)와, 전원 제어부(417)와, I²C(Inter-Integrated Circuit) 인터페이스(418)와, MIPI 인터페이스(419)를 갖고 있다. 이들의 각 블록은, 이 예에서는, 시스템 버스(420)에 접속되고, 이 시스템 버스(420)를 통하여, 서로 데이터의 교환을 할 수 있게 되어 있다.

센서부(411)는, 화상을 취득하는 것이고, 예를 들면 CMOS 센서에 의해 구성되는 것이다. ISP(412)는, 센서부(411)가 취득한 화상에 대해 소정의 처리를 행하는 것이다. JPEG 인코더(413)는, ISP(412)가 처리한 화상을 인코드하여 JPEG 형식의 화상을 생성하는 것이다. CPU(414)는, 프로그램에 따라 이미지 센서(410)의 각 블록을 제어하는 것이다. RAM(415)은, CPU(414)가 정보 처리를 행할 때에 사용하는 메모리이다. ROM(416)은, CPU(414)에서 실행되는 프로그램이나 캘리브레이션에 의해 얻어진 설정치 등을 기억하는 것이다. 전원 제어부(417)는, 이미지 센서(410)의 전원을 제어하는 것이다. I²C 인터페이스(418)는, 어플리케이션 프로세서(310)로부터 제어 신호를 수취하는 것이다. 또한, 도시하지 않지만, 이미지 센서(410)는, 어플리케이션 프로세서(310)로부터, 제어 신호에 더하여 클록 신호도 수취하도록 되어 있다. 구체적으로는, 이미지 센서(410)는, 다양한 주파수의 클록 신호에 의거하여 동작할 수 있도록 구성되어 있다. MIPI 인터페이스(419)는, 화상 신호를 어플리케이션 프로세서(310)에 송신하는 것이다. 화상 신호로서는, 예를 들면, YUV 형식이나 RGB 형식 등의 신호를 이용할 수 있다. MIPI 인터페이스(419)는, 예를 들면 수정 진동자를 포함하는 발진 회로(430)로부터 공급되는 기준 클록에 의거하여 동작하도록 되어 있다. 이 MIPI 인터페이스(419)와 어플리케이션 프로세서(310) 사이의 통신 시스템에는, 예를 들면, 상기 실시의 형태 등의 통신 시스템이 적용된다.

이상, 몇가지의 실시의 형태 및 변형례 및 전자 기기에의 적용례를 들어 본 기술을 설명하였지만, 본 기술은 이들의 실시의 형태 등으로는 한정되지 않고, 여러 가지의 변형이 가능하다.

예를 들면, 상기한 각 실시의 형태에서는, 전원 투입시에 있어서, 통신 시스템이 캘리브레이션을 행하도록 하였지만, 이것으로 한정되는 것이 아니고, 통신 시스템이 데이터를 보내지 않는 기간을 이용하여 캘리브레이션을 행하도록 하여도 좋다. 구체적으로는, 예를 들면, 상기 각 실시의 형태에 관한 통신 시스템을, 도 33에 도시한 이미지 센서(410) 및 어플리케이션 프로세서(310) 사이의 통신에 적용한 경우에는, 이미지 센서(410)가 어플리케이션 프로세서(310)에 대해 화상 데이터를 송신하지 않는 기간에 캘리브레이션을 행할 수가 있다. 즉, 예를 들면, 이미지 센서(410)가 동화를 촬상하는 경우에는, 이른바 블랭킹 기간에 캘리브레이션을 행할 수가 있다.

또한, 예를 들면, 상기한 각 실시의 형태에서는, 전송로를 스트립 선로에 의해 구성하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 34에 도시하는 전송로(800)와 같이, 전송로를 마이크로 스트립 선로에 의해 구성하여도 좋다. 전송로(800)는, 유전층(802)와, 도전층(803)와, 선로(810A, 810B, 810C)를 갖고 있다. 유전층(802) 및 도전층(803)는 적층되어 있다. 그리고, 선로(810A, 810B, 810C)는, 유전층(802)의 표면에 형성되어 있다.

또한, 예를 들면, 상기한 각 실시의 형태 등에서는, 출력 단자(ToutA)의 전압을 중레벨 전압(VM)으로 설정하는 경우에, 제어 신호(UP1A, DN1A)를 "1"로 함과 함께, 제어 신호(UP2A, DN2A)를 "0"으로 하였지만, 이것으로 한정되는 것이 아니다. 이에 대신하여, 예를 들면, 제어 신호(UP1A, UP2A, DN1A, DN2A)의 전부를 "0"으로 하여도 좋다. 이에 의해, 드라이버부(29A)에서는, 7개의 트랜지스터(91), 7개의 트랜지스터(94), 7개의 트랜지스터(95) 및 7개의 트랜지스터(98)가 오프 상태가 되고, 출력 임피던스가 하이 임피던스가 된다. 이때, 출력 단자(ToutA)의 전압은, 수신부의 저항 소자(41A∼41C)에 의해, 중레벨 전압(VM)으로 설정된다.

또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 또 다른 효과가 있어도 좋다.

또한, 본 기술은 이하와 같은 구성으로 할 수 있다.

(1) 제1의 출력 단자와, 제2의 출력 단자와, 제3의 출력 단자를 가지며, 상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고, 상기 제2의 출력 단자에서의 출력 임피던스는, 상기 제1의 출력 단자에서의 출력 임피던스보다도 낮은 송신부를 구비한 송신 장치.

(2) 상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자는, 이 순서로 배치되고, 상기 제2의 출력 단자에서의 출력 임피던스는, 상기 제3의 출력 단자에서의 출력 임피던스보다도 낮은 상기 (1)에 기재된 송신 장치.

(3) 상기 송신부는, 상기 제2의 출력 단자에서의 출력 임피던스를 변경 가능하게 구성된 상기 (1) 또는 (2)에 기재된 송신 장치.

(4) 상기 심볼 신호를 수신하는 수신 장치로부터 수신 결과를 수취하는 수신부를 또한 구비하고, 상기 송신부는, 소정의 시퀀스를 갖는 심볼 신호를 송신함과 함께, 상기 수신 결과에 의거하여 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 상기 (3)에 기재된 송신 장치.

(5) 상기 심볼 신호를 수신하는 수신 장치로부터 수신 결과를 수취하는 수신부를 또한 구비하고, 상기 송신부는, 상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자의 전압을 각각 설정함과 함께, 상기 수신 결과에 의거하여 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 상기 (3)에 기재된 송신 장치.

(6) 상기 송신부는, 상기 제1의 출력 단자 및 상기 제2의 출력 단자에서의 전압을 제1의 전압으로 설정하고, 상기 제3의 출력 단자에서의 전압을 제2의 전압으로 설정함과 함께, 상기 수신 결과에 의거하여, 상기 제2의 출력 단자에서의 전압을 상기 제1의 전압으로 할 때의 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 상기 (5)에 기재된 송신 장치.

(7) 상기 송신부는, 상기 제1의 출력 단자에서의 출력 임피던스 및 상기 제3의 출력 단자에서의 출력 임피던스를 변경 가능하게 구성된 상기 (1) 또는 (2)에 기재된 송신 장치.

(8) 제1의 출력 단자와, 제2의 출력 단자와, 제3의 출력 단자를 가지며, 상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고, 상기 제2의 출력 단자에서의 신호의 전압 진폭은, 상기 제1의 출력 단자에서의 신호의 전압 진폭보다도 큰 송신부를 구비한 송신 장치.

(9) 상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자는, 이 순서로 배치되고, 상기 제2의 출력 단자에서의 신호의 전압 진폭은, 상기 제3의 출력 단자에서의 신호의 전압 진폭보다도 큰 상기 (8)에 기재된 송신 장치.

(10) 상기 송신부는, 상기 제2의 출력 단자에서의 신호의 전압 진폭을 변경 가능하게 구성된 상기 (8) 또는 (9)에 기재된 송신 장치.

(11) 상기 심볼 신호를 수신하는 수신 장치로부터 수신 결과를 수취하는 수신부를 또한 구비하고, 상기 송신부는, 소정의 시퀀스를 갖는 심볼 신호를 송신함과 함께, 상기 수신 결과에 의거하여 상기 제2의 출력 단자에서의 신호의 전압 진폭을 조정하는 상기 (10)에 기재된 송신 장치.

(12) 제1의 입력 단자와, 제2의 입력 단자와, 제3의 입력 단자를 가지며, 상기 제1의 입력 단자, 상기 제2의 입력 단자 및 상기 제3의 입력 단자에서의 신호의 조합에 응한 심볼 신호를 수신하고, 상기 제2의 입력 단자에서의 입력 임피던스는, 상기 제1의 입력 단자에서의 입력 임피던스보다도 높은 수신부를 구비한 수신 장치.

(13) 상기 제1의 입력 단자, 상기 제2의 입력 단자 및 상기 제3의 입력 단자는, 이 순서로 배치되고, 상기 제2의 입력 단자에서의 입력 임피던스는, 상기 제3의 입력 단자에서의 입력 임피던스보다도 낮은 상기 (12)에 기재된 수신 장치.

(14) 상기 수신부는, 상기 제2의 입력 단자에서의 입력 임피던스를 변경 가능하게 구성된 상기 (12) 또는 (13)에 기재된 수신 장치.

(15) 상기 수신부는, 소정의 시퀀스를 갖는 심볼 신호를 수신하고, 그 수신 결과에 의거하여 상기 제2의 입력 단자에서의 입력 임피던스를 조정하는 상기 (14)에 기재된 수신 장치.

(16) 상기 심볼 신호를 송신하는 송신 장치에 대해, 상기 송신 장치의 출력 전압을 지시하는 출력 전압 지시 정보를 송신하는 송신부를 또한 구비하고, 상기 수신부는, 상기 제1의 입력 단자, 상기 제2의 입력 단자 및 상기 제3의 입력 단자에서의 전압에 의거하여, 상기 제2의 입력 단자에서의 입력 임피던스를 조정하는 상기 (14)에 기재된 수신 장치.

(17) 송신 장치와, 수신 장치를 구비하고, 상기 송신 장치는,

제1의 출력 단자와, 제2의 출력 단자와, 제3의 출력 단자를 가지며, 상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고, 상기 제2의 출력 단자에서의 출력 임피던스는, 상기 제1의 출력 단자에서의 출력 임피던스보다도 낮은 송신부를 갖는 통신 시스템.

(18) 상기 송신 장치에 기준 클록 신호를 공급하는 발진 회로를 또한 구비하고, 상기 송신 장치는 상기 기준 클록 신호에 의거하여 동작하는 상기 (17)에 기재된 통신 시스템.

(19) 상기 송신부는, 상기 제2의 출력 단자에서의 출력 임피던스를 변경 가능하게 구성되고, 상기 통신 시스템의 전원 기동시에, 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 상기 (17) 또는 (18)에 기재된 통신 시스템.

(20) 상기 송신 장치는, 이미지 센서이고, 상기 수신 장치는, 상기 이미지 센서가 취득한 화상을 처리하는 프로세서인 상기 (17) 또는 (18)에 기재된 통신 시스템.

(21) 상기 송신부는, 상기 제2의 출력 단자에서의 출력 임피던스를 변경 가능하게 구성되고, 상기 이미지 센서가 취득한 화상을 포함하는 화상 데이터를 송신하고 있는 기간 이외의 기간에서, 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 상기 (20)에 기재된 통신 시스템.

(22) 상기 제1의 출력 단자의 경로 임피던스는, 상기 제1의 입력 단자의 입력 임피던스와, 상기 제1의 출력 단자의 출력 임피던스와 상기 제1의 입력 단자와 상기 제1 출력 단자 사이의 제1 전송선의 임피던스를 포함하며, 제2의 출력 단자의 경로 임피던스는, 상기 제2의 입력 단자의 입력 임피던스와, 상기 제2의 출력 단자의 출력 임피던스와 상기 제2 입력 단자와 상기 제2 출력 단자의 사이의 제2 전송선의 임피던스를 포함하는 상기 (20) 또는 (21)에 기재된 통신 시스템.

당업자는 첨부된 청구범위 또는 그 균등물의 범위 내에 있는 한, 설계 요건 및 다른 요인에 따라 다양한 변형, 조합, 서브 조합 및 변경이 발생할 수 있음을 이해해야 한다.

1, 1B, 2, 3, 3B : 통신 시스템
10, 10B, 50, 120, 120B : 송신 장치
11 : 클록 생성부
12, 12B : 처리부
14, 14B, 121B : 수신부
15, 15B, 55 : 제어부
19 : 데이터 생성부
20, 20B, 60, 130, 130B : 송신부
21∼23 : 시리얼라이저
24 : 송신 심볼 생성부
25 : 신호 생성부
26 : 플립플롭
27, 27B, 67, 137B : 출력부
28, 88 : 드라이버 제어부
28A∼28C, 88A∼88C: 임피던스 조정부
29A∼29C: 드라이버부
30, 30B, 140, 140B : 수신 장치
32, 32B : 처리부
33, 33B, 142B : 송신부
39 : 데이터 비교부
40, 40B, 150, 150B : 수신부
41A∼41C: 저항 소자
42A∼42C: 앰프
43 : 클록 생성부
44, 45 : 플립플롭
46 : 신호 생성부
56 : 레귤레이터
69 : 설정부
91, 94 : 트랜지스터
92, 93 : 저항 소자
100 : 전송로
101, 103 : 도전층
102 : 유전층
110A∼110C: 선로
141, 141B : 제어부
151A∼151C: 가변 저항 소자
281A∼287A, 281B∼287B, 281C∼287C, 881A∼887A, 881B∼887B, 881C∼887C: 논리곱 회로부
289A, 289B, 289C, 889A, 889B, 889C: 임피던스 제어부
291A∼297A, 291B∼297B, 291C∼297C: 드라이버
2811A∼2814A, 2811B∼2814B, 2811C∼2814C: 논리곱 회로
CTL : 제어 신호
Czac, Czb, Czac1, Czb1, Czac2, Czb2, Czacup, Czacdn, Czbup, Czbdn, Cvac, Cvb, Cvb1, Cvb2 : 코드
D1∼D3, Tx1∼Tx3 : 심볼 신호
DAB, DBC, DCA : 차분
INF : 비교 결과 정보
PU11A, PU12A, PD11A, PD12A, PU21A, PU22A, PD21A, PD22A, ∼, PU71A, PU72A, PD71A, PD72A, PU11B, PU12B, PD11B, PD12B, PU21B, PU22B, PD21B, PD22B, ∼, PU71B, PU72B, PD71B, PD72B, PU11C, PU12C, PD11C, PD12C, PU21C, PU22C, PD21C, PD22C, ∼, PU71C, PU72C, PD71C, PD72C: 제어 신호
RxCK, TxCK : 클록 신호
RxF, RxR, RxP, TxF0∼TxF6, TxR0∼TxR6, TxP0∼TxP6 : 천이 신호
SAB, SBC, SCA : 신호
Sctl, Sctl1, Sctl2, SEL1∼SEL7, SELU1∼SELU7, SELD1∼SELD7 : 제어 신호,
Smode : 제어 신호
SIGA∼SIGC: 신호
TinA, TinB, TinC: 입력 단자
ToutA, ToutB, ToutC: 출력 단자
UP1A, UP2A, DN1A, DN2A, UP1B, UP2B, DN1B, DN2B, UP1C, UP2C, DN1C, DN2C: 제어 신호
VH : 고레벨 전압
VM : 중레벨 전압
VL : 저레벨 전압
Vreg1, Vreg2 : 전압
Vswa, Vswb, Vswc : 진폭
Zia, Zib, Zic : 입력 임피던스
Zoa, Zob, Zoc : 출력 임피던스

Claims (22)

1. 제1의 출력 단자와,
   제2의 출력 단자와,
   제3의 출력 단자를 가지며,
   상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고,
   상기 제2의 출력 단자에서의 출력 임피던스는, 상기 제1의 출력 단자에서의 출력 임피던스보다도 낮은 송신부를 구비한 것을 특징으로 하는 송신 장치.
2. 제1항에 있어서
   상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자는, 이 순서로 배치되고,
   상기 제2의 출력 단자에서의 출력 임피던스는, 상기 제3의 출력 단자에서의 출력 임피던스보다도 낮은 것을 특징으로 하는 송신 장치.
3. 제1항에 있어서,
   상기 송신부는, 상기 제2의 출력 단자에서의 출력 임피던스를 변경 가능하게 구성된 것을 특징으로 하는 송신 장치.
4. 제3항에 있어서,
   상기 심볼 신호를 수신하는 수신 장치로부터 수신 결과를 수취하는 수신부를 더 구비하고,
   상기 송신부는, 소정의 시퀀스를 갖는 심볼 신호를 송신함과 함께, 상기 수신 결과에 의거하여 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 것을 특징으로 하는 송신 장치.
5. 제3항에 있어서,
   상기 심볼 신호를 수신하는 수신 장치로부터 수신 결과를 수취하는 수신부를 더 구비하고,
   상기 송신부는, 상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자의 전압을 각각 설정함과 함께, 상기 수신 결과에 의거하여 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 것을 특징으로 하는 송신 장치.
6. 제5항에 있어서,
   상기 송신부는, 상기 제1의 출력 단자 및 상기 제2의 출력 단자에서의 전압을 제1의 전압으로 설정하고, 상기 제3의 출력 단자에서의 전압을 제2의 전압으로 설정함과 함께, 상기 수신 결과에 의거하여, 상기 제2의 출력 단자에서의 전압을 상기 제1의 전압으로 할 때의 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 것을 특징으로 하는 송신 장치.
7. 제1항에 있어서,
   상기 송신부는, 상기 제1의 출력 단자에서의 출력 임피던스 및 상기 제3의 출력 단자에서의 출력 임피던스를 변경 가능하게 구성된 것을 특징으로 하는 송신 장치.
8. 제1의 출력 단자와,
   제2의 출력 단자와,
   제3의 출력 단자를 가지며,
   상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고,
   상기 제2의 출력 단자에서의 신호의 전압 진폭은, 상기 제1의 출력 단자에서의 신호의 전압 진폭보다도 큰 송신부를 구비한 것을 특징으로 하는 송신 장치.
9. 제8항에 있어서,
   상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자는, 이 순서로 배치되고,
   상기 제2의 출력 단자에서의 신호의 전압 진폭은, 상기 제3의 출력 단자에서의 신호의 전압 진폭보다도 큰 것을 특징으로 하는 송신 장치.
10. 제8항에 있어서,
    상기 송신부는, 상기 제2의 출력 단자에서의 신호의 전압 진폭을 변경 가능하게 구성된 것을 특징으로 하는 송신 장치.
11. 제10항에 있어서,
    상기 심볼 신호를 수신하는 수신 장치로부터 수신 결과를 수취하는 수신부를 더 구비하고,
    상기 송신부는, 소정의 시퀀스를 갖는 심볼 신호를 송신함과 함께, 상기 수신 결과에 의거하여 상기 제2의 출력 단자에서의 신호의 전압 진폭을 조정하는 것을 특징으로 하는 송신 장치.
12. 제1의 입력 단자와,
    제2의 입력 단자와,
    제3의 입력 단자를 가지며,
    상기 제1의 입력 단자, 상기 제2의 입력 단자 및 상기 제3의 입력 단자에서의 신호의 조합에 응한 심볼 신호를 수신하고,
    상기 제2의 입력 단자에서의 입력 임피던스는, 상기 제1의 입력 단자에서의 입력 임피던스보다도 높은 수신부를 구비한 것을 특징으로 하는 수신 장치.
13. 제12항에 있어서,
    상기 제1의 입력 단자, 상기 제2의 입력 단자 및 상기 제3의 입력 단자는, 이 순서로 배치되고,
    상기 제2의 입력 단자에서의 입력 임피던스는, 상기 제3의 입력 단자에서의 입력 임피던스보다도 낮은 것을 특징으로 하는 수신 장치.
14. 제12항에 있어서,
    상기 수신부는, 상기 제2의 입력 단자에서의 입력 임피던스를 변경 가능하게 구성된 것을 특징으로 하는 수신 장치.
15. 제14항에 있어서,
    상기 수신부는, 소정의 시퀀스를 갖는 심볼 신호를 수신하고, 그 수신 결과에 의거하여 상기 제2의 입력 단자에서의 입력 임피던스를 조정하는 것을 특징으로 하는 수신 장치.
16. 제14항에 있어서,
    상기 심볼 신호를 송신하는 송신 장치에 대해, 상기 송신 장치의 출력 전압을 지시하는 출력 전압 지시 정보를 송신하는 송신부를 더 구비하고,
    상기 수신부는, 상기 제1의 입력 단자, 상기 제2의 입력 단자 및 상기 제3의 입력 단자에서의 전압에 의거하여, 상기 제2의 입력 단자에서의 입력 임피던스를 조정하는 것을 특징으로 하는 수신 장치.
17. 송신 장치와 수신 장치를 구비하고,
    상기 송신 장치는,
    제1의 출력 단자와, 제2의 출력 단자와, 제3의 출력 단자를 가지며, 상기 제1의 출력 단자, 상기 제2의 출력 단자 및 상기 제3의 출력 단자에서의 신호의 조합에 응한 심볼 신호를 송신하고,
    상기 제2의 출력 단자에서의 출력 임피던스는, 상기 제1의 출력 단자에서의 출력 임피던스보다도 낮은 송신부를 갖는 것을 특징으로 하는 통신 시스템.
18. 제17항에 있어서,
    상기 송신 장치에 기준 클록 신호를 공급하는 발진 회로를 더 구비하고,
    상기 송신 장치는 상기 기준 클록 신호에 의거하여 동작하는 것을 특징으로 하는 통신 시스템.
19. 제17항에 있어서,
    상기 송신부는, 상기 제2의 출력 단자에서의 출력 임피던스를 변경 가능하게 구성되고, 상기 통신 시스템의 전원 기동시에, 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 것을 특징으로 하는 통신 시스템.
20. 제17항에 있어서,
    상기 송신 장치는, 이미지 센서이고,
    상기 수신 장치는, 상기 이미지 센서가 취득한 화상을 처리하는 프로세서인 것을 특징으로 하는 통신 시스템.
21. 제20항에 있어서,
    상기 송신부는, 상기 제2의 출력 단자에서의 출력 임피던스를 변경 가능하게 구성되고, 상기 이미지 센서가 취득한 화상을 포함하는 화상 데이터를 송신하고 있는 기간 이외의 기간에서, 상기 제2의 출력 단자에서의 출력 임피던스를 조정하는 것을 특징으로 하는 통신 시스템.
22. 제20항에 있어서,
    상기 제1의 출력 단자의 경로 임피던스는, 상기 제1의 입력 단자의 입력 임피던스와, 상기 제1의 출력 단자의 출력 임피던스와 상기 제1의 입력 단자와 상기 제1 출력 단자 사이의 제1 전송선의 임피던스를 포함하며,
    제2의 출력 단자의 경로 임피던스는, 상기 제2의 입력 단자의 입력 임피던스와, 상기 제2의 출력 단자의 출력 임피던스와 상기 제2 입력 단자와 상기 제2 출력 단자의 사이의 제2 전송선의 임피던스를 포함하는 것을 특징으로 하는 통신 시스템.

Images