KR20180039448A - 소자실장재 프리폼 및 그의 제조방법 - Google Patents

소자실장재 프리폼 및 그의 제조방법 Download PDF

Info

Publication number
KR20180039448A
KR20180039448A KR1020160130765A KR20160130765A KR20180039448A KR 20180039448 A KR20180039448 A KR 20180039448A KR 1020160130765 A KR1020160130765 A KR 1020160130765A KR 20160130765 A KR20160130765 A KR 20160130765A KR 20180039448 A KR20180039448 A KR 20180039448A
Authority
KR
South Korea
Prior art keywords
metal
particles
substrate
preform
sintering
Prior art date
Application number
KR1020160130765A
Other languages
English (en)
Inventor
홍원식
오철민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020160130765A priority Critical patent/KR20180039448A/ko
Publication of KR20180039448A publication Critical patent/KR20180039448A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

저가의 재료를 사용하면서도 저온, 저압 실장공정이 가능하면서도 보다 단시간에 정확한 접합이 가능한 소자를 기판에 실장하기 위한 소자실장재 프리폼 및 그의 제조방법이 제안된다. 본 발명에 따른 소자를 기판에 실장하기 위한 소자 실장재 프리폼 형성방법은 금속입자를 포함하는 금속페이스트를 제조기판에 도포하여 금속페이스트층을 형성하는 단계; 및 금속입자가 일부 소결되도록 예비소결하는 단계;를 포함한다.

Description

소자실장재 프리폼 및 그의 제조방법{Preform for bonding material and manufacturing method thereof}
본 발명은 소자실장재 프리폼 및 그의 제조방법에 관한 것으로, 보다 상세하게는 저가의 재료를 사용하면서도 저온, 저압 실장공정이 가능하면서도 보다 단시간에 정확한 접합이 가능한 소자를 기판에 실장하기 위한 소자실장재 프리폼 및 그의 제조방법에 관한 것이다.
전력 모듈은 전기 자동차 등 차세대 자동차의 핵심 전력시스템 및 태양전지 스마트 전력시스템에 들어가는 핵심 부품이다. 전력변환을 위한 전력반도체(Power semi-conductor) 또는 파워 디바이스(Power Device)모듈에는 IGBT(insulated gate bipolar mode transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 또는 IPM(intelligent power module) 등이 있다.
전자제품이나 전기자동차 또는 태양전지 전력시스템 등에 구비되는 전력모듈의 경우, 최근의 전자기기의 소형화 및 고밀도화 경향에 따라 대전력모듈의 경우에도 가능한한 소형화 및 박형화를 이루어 연비 향상 및 스마트화가 중요해지고 있다. 또한 전력변환효율을 극대화시키기 위해 최근에는 Si소자 뿐 아니라 GaN 및 SiC 소자가 사용되고 있는데, 이러한 전력변환소자를 이용하여 전력을 변환시에는 고전압 및 고전류가 장시간 흐르게 되어 많은 양의 열이 발생하게 된다. 따라서, 이러한 전력변환모듈의 제작에 있어서 가장 중요시되는 접합기술은 고온에서 장시간 사용해도 높은 신뢰성을 유지할 수 있는 기술이다.
일반적으로 전력반도체 칩은 은(Ag) 분말이 혼합된 페이스트를 이용하여 기판 상에 위치시키고, 고온에서 은분말간 상호확산을 유도한 소결반응을 통해 기판 상에 실장된다. 그러나, 은소재는 고가이면서, 고온 및 고압공정으로 인하여 제조비용이 상승하고, 소결 후 실장부위의 신뢰성에 문제점이 지적되어 왔다. 또한, 소결접합기술의 경우, 금속의 확산접합을 유발하기 위하여 장시간 예비가열 및 본가열을 수행하고, 가압을 통하여 접합을 진행하여 칩과 기판 등 부품 손상이 유발되고, 접합부의 균열 및 기공유발로 인한 신뢰성 저하가 문제되었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 저가의 재료를 사용하면서도 저온, 저압 실장공정이 가능하면서도 보다 단시간에 정확한 접합이 가능한 소자를 기판에 실장하기 위한 소자실장재 프리폼 및 그의 제조방법을 제공하는데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일측면에 따른 소자를 기판에 실장하기 위한 소자 실장재 프리폼 형성방법은 금속입자를 포함하는 금속페이스트를 제조기판에 도포하여 금속페이스트층을 형성하는 단계; 및 금속입자가 일부 소결되도록 예비소결하는 단계;를 포함한다.
본 발명에 따른 소자실장재 프리폼 형성방법은 예비소결된 금속페이스트층이 서로 분리될 수 있도록 금속페이스트층에 패턴을 형성하는 단계;를 더 포함할 수 있다.
예비소결하는 단계는, 금속입자가 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 어느 하나의 입자인 경우, 금속산화물을 환원시키는 공정과 동시에 수행될 수 있다.
금속입자는 구리입자, 구리산화물입자 및 표면에 구리산화물층을 포함하는 구리입자 중 적어도 하나일 수 있다. 금속입자는 구형 또는 플레이크형 입자일 수 있다.
제조기판은 이형필름일 수 있다.
본 발명의 다른 측면에 따르면, 금속입자를 포함하는 금속페이스트를 포함하는 금속페이스트층을 포함하되, 금속입자는 소결이 완료되지 않은 상태인 예비소결된 상태인 것을 특징으로 하는 소자를 기판에 실장하기 위한 소자실장재 프리폼이 제공된다.
본 발명의 다른 측면에 따르면, 금속입자를 포함하는 금속페이스트를 제조기판에 도포하여 금속페이스트층을 형성하는 단계; 금속입자가 일부 소결되도록 예비소결하여 소자실장재 프리폼을 형성하는 단계; 제조기판으로부터 소자실장재 프리폼을 분리시키는 단계; 소자실장재 프리폼을 소자기판 상에 위치시키는 단계; 소자실장재 프리폼 상에 소자를 위치시키는 단계; 및 소자실장재 프리폼을 소결하는 단계;를 포함하는 소자실장방법이 제공된다.
본 발명에 따르면, 접합공정을 간소화하고, 접합시간은 단축하였으면서도 고신뢰성의 실장부 접합특성을 구현할 수 있어서 소자패키지 제조시 저단가로 구현가능한 효과가 있다.
아울러, 실장재의 신뢰성이 우수하여, EV/HEV, 태양광, 풍력발전용 전력변환 모듈 및 LED 등에서 사용되는 IGBT 또는 MOSFET과 같은 전력소자의 실장 및 접합시 사용하여 우수한 특성을 나타낼 수 있다.
도 1은 본 발명의 일실시예에 따른 소자실장재 프리폼 형성방법을 설명하기 위한 도면이다.
도 2 및 도 3은 본 발명의 다른 실시예에 따른 소자실장재 프리폼 형성방법을 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 소자실장재 프리폼에 적용되는 금속입자의 단면도이다.
도 5 내지 도 7은 본 발명의 또다른 실시예에 따른 소자 실장방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 소자실장재 프리폼 형성방법을 설명하기 위한 도면이다. 본 실시예에 따른 소자를 기판에 실장하기 위한 소자 실장재 프리폼 형성방법은 금속입자(120)를 포함하는 금속페이스트를 제조기판에 도포하여 금속페이스트층을 형성하는 단계; 및 금속입자가 일부 소결되도록 예비소결하는 단계;를 포함한다.
본 발명에서는 소자 실장재의 프리폼을 형성한다. 소자실장재 프리폼은 소자 실장재가 소자 및 기판 사이에 적용되기 전의 형태로서, 본 발명에 따른 소자실장재 프리폼은 금속입자를 포함하는 금속페이스트를 포함하는 금속페이스트층을 포함하되, 금속입자는 소결이 완료되지 않은 상태인 예비소결된 상태이다. 본 발명에서 소자실장재는 소자와 기판사이에 적용되어 소결접합으로 소자를 기판에 실장시키기 위한 소재이므로 소자실장재 프리폼은 소결이 완료된 상태가 아니라 소결이 완료되지 않은 상태의 소자실장재를 의미한다.
소자 실장재 프리폼을 형성하기 위하여, 본 발명에서는 먼저, 제조기판(130) 상에 금속입자(120)를 포함하는 금속페이스트를 도포하여 금속페이스트층(110)을 형성한다. 금속페이스트는 금속입자(120)에 용매 또는 바인더를 혼합하여 형성할 수 있다. 본 실시예에서 사용될 수 있는 용매는 탄화수소계 용매, 염소화탄화수소계 용매, 고리형 에테르계 용매, 케톤계 용매, 알코올계 용매, 다가알코올계 용매, 아세테이트계 용매, 다가알코올의 에테르계 용매 또는 테르펜계 용매 등이 있다.
또한, 본 실시예에서 사용될 수 있는 바인더로는 셀룰로오스계 수지, 폴리 염화비닐수지, 공중합 수지, 폴리비닐알코올계 수지, 폴리비닐피롤리돈계 수지, 아크릴 수지, 아세트산비닐-아크릴산에스테르 공중합 수지, 부티랄 수지, 알키드 수지, 에폭시 수지, 페놀 수지, 로진에스테르 수지, 폴리에스테르 수지 또는 실리콘 등이 있다.
금속입자(120)는 금속을 포함하는 입자로서, 순수한 금속입자, 금속산화물입자 또는 표면에 금속산화물층을 포함하는 금속복합입자일 수 있다. 금속입자, 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자의 금속은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나일 수 있다. 즉, 금속산화물입자 및 복합금속입자의 금속산화물층은 Cu, Ni, Ag, Ti, Al 및 Zn 중 어느 하나의 산화물을 포함할 수 있다. 예를 들어, 금속이 구리인 경우, 금속산화물입자 및 금속산화물층은 산화구리를 포함할 수 있다. 산화구리로는 Cu2O 및 CuO가 있다.
금속입자(120)는 입자크기가 마이크로 사이즈 또는 나노 사이즈일 수 있고, 형상은 구형 또는 플레이크 타입일 수 있다.
금속페이스트층(110)은 다양한 방식으로 형성될 수 있는데, 예를 들어 인쇄방식으로 형성될 수 있다. 즉, 금속입자(120)를 용매와 바인더 등과 혼합하여 페이스트 형태로 제조한 후, 제조기판(130) 상에 마스크를 형성하여 원하는 형상으로 페이스트를 인쇄하여 형성될 수 있다.
원하는 형상으로 금속페이스트층(110)이 형성되면, 금속입자가 일부 소결되도록 예비소결하여 소자실장재 프리폼을 형성할 수 있다. 금속입자는 완전히 소결되지 않고, 일부 소결되게 되어 예비소결된 상태로 소자실장재 프리폼이 형성된다. 즉, 예비소결된 소자실장재 프리폼은 이후 소자실장공정에 적용될 때, 예비소결로 인하여 예열 및 본가열 공정이 단시간에 수행될 수 있고, 예열공정이 생략될 수도 있다. 아울러, 가압조건도 생략될 수 있어 소자 실장을 위한 소결접합공정의 시간을 단축하고, 공정을 단순화하며 공정에 따른 칩과 기판의 손상을 최소화할 수 있게 된다.
제조기판(130)은 금속입자(120)가 예비소결될 수 있는 온도에서 안정적인 특성을 나타내는 기판이라면 특히 제한되지 않는데, 제조기판(130)은 추후 소자실장재 프리폼 제조 후에 제거되므로 이형필름인 것이 바람직하다.
도 2 및 도 3은 본 발명의 다른 실시예에 따른 소자실장재 프리폼 형성방법을 설명하기 위한 도면이다. 본 실시예에서는 금속페이스트층(110)을 형성한 후에 금속페이스트층(110)에 패턴(140)을 형성한다(도 2). 이는 예비소결된 금속페이스트층(110)을 소결 후 분리하는 경우, 소결상태에 따라 부서질 수 있으므로 손상을 최소화하기 위한 것이다. 패턴(140)은 기판에 실장될 소자의 형상대로 소자실장재 프리폼이 형성될 수 있는 형상일 수 있다.
금속페이스트층(110)에 패턴(140) 형성 후 예비소결단계가 수행된다(도 3). 제조기판(130)을 제거하면, 소자실장재 프리폼(111)을 소자형태 또는 원하는 형상을 갖도록 얻는다.
도 4는 본 발명의 다른 실시예에 따른 소자실장재 프리폼에 적용되는 금속입자의 단면도이다. 금속입자(120)가 도 4와 같이 표면에 금속산화물층(121)을 포함하는 금속복합입자일 수 있다. 금속입자(120)는 순수한 금속입자의 표면을 산화시켜 얻을 수 있다. 코어(122)가 금속인 경우, 금속산화물층(121)의 금속은 코어(122)의 금속과 동일한 금속일 수 있으나, 서로 다른 금속일 수도 있다.
금속입자(120)가 순수한 금속입자인 경우, 순수한 금속의 특성상 공정 중 산화가능하다. 예를 들어, 금속입자(120)가 구리를 포함하는 경우, 구리는 공정 중에서 자연산화도 가능하고, 소자실장재 프리폼 형성공정에서도 산화 가능하며, 소자 실장시에 가열소결하는 경우에도 산화가 가능하다. 이에 따라, 소자실장된 후에 소자와 기판 사이의 접합된 영역이 산화된 상태가 되므로 접합신뢰성이 낮아지고 열전도도를 포함하여 물성이 악화될 수 있다.
그러나, 본 실시예에서와 같이 표면에 금속산화물층이 형성된 금속입자(120)는 소자 실장에 이용하는 경우, 소자실장공정 중에도 표면에 형성된 금속산화물층 때문에 내부 코어금속입자의 산화를 방지할 수 있고, 소결공정 중에 환원공정을 함께 수행하면 최종 접합층의 접촉면에서의 산화가 발생하지 않는다.
따라서, 금속입자(120)가 표면에 금속산화물층을 포함하는 금속복합입자인 경우 예비소결하는 단계에서, 금속산화물을 환원시키는 공정을 동시에 수행할 수 있다. 금속산화물층(121)의 금속산화물은 소자실장 시 환원되어 금속층으로 변환될 수 있다.
금속입자(120)는 코어(122)가 순수한 금속일 수도 있고, 금속산화물일 수도 있다. 순수한 금속함량이 낮아지면 재료비를 절감할 수 있고, 추후 환원공정에 따라 코어(122)에 포함된 금속산화물도 함께 환원되므로 실장 후에는 금속성분만을 얻게 되므로 재료비 절감효과를 얻을 수 있다.
소자 실장재 프리폼(111)의 제2층에 금속산화물 입자나 복합금속입자가 포함되는 경우에는 환원공정을 수행하여 환원과 동시에 소결하여 접합층을 형성할 수 있다. 제2층에 금속산화물이 포함되지 않는 경우에도 공정 중에 금속입자가 산화될 수 있으므로 환원공정을 수행하여 접합의 신뢰성을 높이는 것이 바람직하다.
환원공정은 예비소결공정 중, 환원물질을 투입하여 수행될 수 있다. 환원물질로는 포름알데하이드, 아세트알데하이드 등의 알데하이드계 화합물, 옥살산(Oxalic acid), 포름산(Formic acid), 아스코르브산(Ascorbic acid), 술폰산(sulfonic acid), 도데실벤젠술폰산(dodecyl benzene sulfonic acid), 말레산(maleic acid), 헥사믹산(hexamic acid), 포스포릭산(phosphoric acid), O-프탈릭산(O-phthalic acid), 또는 아크릴산(acrylic acid) 등의 산이 바람직하게 사용될 수 있다.
금속산화물로 산화구리가 사용되는 경우, 환원물질로는 가스형태의 포름산이 사용될 수 있다. 포름산 가스를 사용하는 경우, 400℃이하의 온도에서 투입하여 환원반응이 진행될 수 있다. 산화구리의 경우 소결온도가 400℃ 이하이므로 소결공정과 함께 포름산 가스를 이용한 환원공정의 수행이 가능하다. 환원물질의 투여는 금속산화물이 모두 환원될 수 있을 정도의 충분한 시간동안 수행되거나, 금속산화물의 일부만 환원될 수 있을 정도의 시간동안 수행될 수 있다. 즉, 소자실장재 프리폼은 일부만 소결되고, 일부만 환원된 상태를 유지할 수 있다. 소자실장재 프리폼은 이후 소자를 기판에 실장할 때, 본 소결공정이 다시 수행되므로 완전히 환원되는 경우 실장공정에서 산화될 가능성이 있고, 소자실장재 프리폼 제조 후 소자실장공정에 투입되기 전까지의 시간동안 자연산화가 가능하기 때문이다. 따라서, 소자실장재 프리폼 제조시 금속산화물은 완전히 환원될 수도 있으나, 일부만 환원될 수도 있다.
도 5 내지 도 7은 본 발명의 또다른 실시예에 따른 소자 실장방법을 설명하기 위한 도면들이다. 도 5은 본 실시예에서 사용되는 소자실장재 프리폼(111)이다.
소자실장재 프리폼(111)은 도 6에서와 같이 기판(150) 상에 위치되며, 소자실장재 프리폼(111) 상에는 소자(160)가 위치하게 된다. 본 실시예에서 사용될 수 있는 기판(150)으로는 폴리이미드, 폴리우레탄, PMMA 및 PET 중에서 선택되는 합성수지 기판, 스테인레스, 알루미늄, 금 및 은 중에서 선택되는 금속 기판 또는 ITO(Indium Tin Oxide) 및 Al2O3, AlN, 또는 Si3N4와 같은 세라믹, 유리 및 실리콘중에서 선택되는 비금속 기판 등이 있다. 기판(150)은 소자 실장재 프리폼(111)의 소결온도에 내열성 있는 기판이라면 어떤 것이든 사용될 수 있다.
기판(150) 상에 실장될 수 있는 소자(160)로는 다이오드, IC 및 IGBT, MOSFET 등과 같은 전력소자를 예를 들 수 있다. 특히, 본 발명에 사용될 수 있는 소자는 EV/HEV, 태양광, 풍력발전용 전력변환 모듈 및 LED 등에서 사용되는 IGBT 또는 MOSFET과 같은 전력소자인데, 본 발명에 따른 소자 실장재의 높은 열전도도에 따라 방열특성이 접합면에서 우수해지기 때문이다.
이후, 기판(150)-소자실장재 프리폼(111)-소자(160)을 소결하게 되면, 소자실장재 프리폼(111)의 소결이 완료되어 소자(160)가 기판(150)에 실장된다. 이 때, 소결공정 중, 전술한 환원공정을 동시에 수행하게 되면, 소자실장재 프리폼(111) 내부의 금속산화물을 환원시켜 소자와 기판 사이의 접합부분에서의 산화영역을 제거하여 신뢰성있는 소자실장이 가능하다.
본 발명에 따르면, 금속페이스트를 예비소결하여 프리폼(Preform) 형태로 제조된 것을 사용함으로써, 접합공정을 프리폼 페이스트 마운팅-소자마운팅→소결→접합으로 간소화함으로써, 접합공정 시간을 단축하고, 접합부에 발생되는 기공 등 결함을 최소화 할 수 있는 고신뢰성 접합이 가능하다.
이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110 금속페이스트층
120 금속입자
121 금속산화물층
122 코어
130 제조기판
140 패턴
150 기판
160 소자

Claims (8)

  1. 금속입자를 포함하는 금속페이스트를 제조기판에 도포하여 금속페이스트층을 형성하는 단계; 및
    상기 금속입자가 일부 소결되도록 예비소결하는 단계;를 포함하는 소자실장재 프리폼 형성방법.
  2. 청구항 1에 있어서,
    상기 예비소결된 금속페이스트층이 서로 분리될 수 있도록 금속페이스트층에 패턴을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 소자실장재 프리폼 형성방법.
  3. 청구항 1에 있어서,
    상기 예비소결하는 단계는,
    상기 금속입자가 금속산화물입자 및 표면에 금속산화물층을 포함하는 복합금속입자 중 적어도 어느 하나의 입자인 경우,
    금속산화물을 환원시키는 공정과 동시에 수행되는 것을 특징으로 하는 소자실장재 프리폼 형성방법.
  4. 청구항 1에 있어서,
    상기 금속입자는 구리입자, 구리산화물입자 및 표면에 구리산화물층을 포함하는 구리입자 중 적어도 하나인 것을 특징으로 하는 소자실장재 프리폼 형성방법.
  5. 청구항 4에 있어서,
    상기 금속입자는 구형 또는 플레이크형 입자인 것을 특징으로 하는 소자실장재 프리폼 형성방법.
  6. 청구항 1에 있어서,
    상기 제조기판은 이형필름인 것을 특징으로 하는 소자실장재 프리폼 형성방법.
  7. 금속입자를 포함하는 금속페이스트를 포함하는 금속페이스트층을 포함하되, 상기 금속입자는 소결이 완료되지 않은 상태인 예비소결된 상태인 것을 특징으로 하는 소자를 기판에 실장하기 위한 소자실장재 프리폼.
  8. 금속입자를 포함하는 금속페이스트를 제조기판에 도포하여 금속페이스트층을 형성하는 단계;
    상기 금속입자가 일부 소결되도록 예비소결하여 소자실장재 프리폼을 형성하는 단계;
    상기 제조기판으로부터 상기 소자실장재 프리폼을 분리시키는 단계;
    상기 소자실장재 프리폼을 소자기판 상에 위치시키는 단계;
    상기 소자실장재 프리폼 상에 소자를 위치시키는 단계; 및
    상기 소자실장재 프리폼을 소결하는 단계;를 포함하는 소자실장방법.
KR1020160130765A 2016-10-10 2016-10-10 소자실장재 프리폼 및 그의 제조방법 KR20180039448A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160130765A KR20180039448A (ko) 2016-10-10 2016-10-10 소자실장재 프리폼 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160130765A KR20180039448A (ko) 2016-10-10 2016-10-10 소자실장재 프리폼 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20180039448A true KR20180039448A (ko) 2018-04-18

Family

ID=62082733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130765A KR20180039448A (ko) 2016-10-10 2016-10-10 소자실장재 프리폼 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20180039448A (ko)

Similar Documents

Publication Publication Date Title
US9520377B2 (en) Semiconductor device package including bonding layer having Ag3Sn
JP2010171271A (ja) 半導体装置およびその製造方法
TWI609462B (zh) 半導體裝置，陶瓷電路基板及半導體裝置的製造方法
US9230889B2 (en) Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
CN103681564A (zh) 电子装置和制造电子装置的方法
Yan et al. A multichip phase-leg IGBT module using nanosilver paste by pressureless sintering in formic acid atmosphere
US20130229777A1 (en) Chip arrangements and methods for forming a chip arrangement
US20150069600A1 (en) Embedded Silver Nanomaterials into Die Backside to Enhance Package Performance and Reliability
CN114043123A (zh) 纳米铜焊膏及其在芯片封装互连结构中的应用
JP5246143B2 (ja) 半導体モジュールおよびその製造方法ならびに電気機器
JP2019067986A (ja) 電力用半導体装置
CN112041972A (zh) 半导体装置制造方法
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
CN115954286B (zh) 一种无引线的全铜互连封装结构及其制备方法
KR20180039448A (ko) 소자실장재 프리폼 및 그의 제조방법
JP2018148168A (ja) 半導体装置
Yang et al. Modeling and analysis of silver-sintered molybdenum packaging for SiC power modules with improved lifetime and temperature range
KR102091938B1 (ko) 반도체소자 실장재 및 제조방법
CN116313854A (zh) 一种芯片封装结构及其制备方法
JP2017139345A (ja) 半導体装置、並びに半導体装置の製造方法
JP2018098219A (ja) 半導体装置及びその製造方法。
KR20180054174A (ko) 반도체소자 실장재 및 제조방법
CN109075198A (zh) 电力用半导体装置
CN110660770A (zh) 一种新型固晶薄膜
CN109378309A (zh) 一种纳米银焊膏低压烧结混合功率模块方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment