KR20180039424A - 웨이퍼의 마킹위치 변동방지장치 - Google Patents

웨이퍼의 마킹위치 변동방지장치 Download PDF

Info

Publication number
KR20180039424A
KR20180039424A KR1020160130698A KR20160130698A KR20180039424A KR 20180039424 A KR20180039424 A KR 20180039424A KR 1020160130698 A KR1020160130698 A KR 1020160130698A KR 20160130698 A KR20160130698 A KR 20160130698A KR 20180039424 A KR20180039424 A KR 20180039424A
Authority
KR
South Korea
Prior art keywords
wafer
pressing
stage
marking
plate portion
Prior art date
Application number
KR1020160130698A
Other languages
English (en)
Inventor
김대진
엄승환
고건섭
김종한
곽필신
Original Assignee
디앤에이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디앤에이 주식회사 filed Critical 디앤에이 주식회사
Priority to KR1020160130698A priority Critical patent/KR20180039424A/ko
Publication of KR20180039424A publication Critical patent/KR20180039424A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명에 따른 웨이퍼의 마킹위치 변동방지장치 및 방법에 관한 것으로서, 웨이퍼가 적재되는 스테이지; 상기 스테이지 위의 웨이퍼를 상방에서 가압하여 평탄화시키는 가압지그; 및, 평탄화된 웨이퍼의 저면에 레이저광을 조사하여 마킹 공정을 수행하는 레이저 스캐너;를 구성함으로써, 레이저 스캐너를 이용하여 웨이퍼를 마킹하는 공정에서 웨이퍼의 변형을 방지하여 웨이퍼의 마킹 위치가 변동되는 것을 예방할 수 있는 웨이퍼의 마킹위치 변동방지장치 및 방법에 관한 것이다.

Description

웨이퍼의 마킹위치 변동방지장치 및 방법{APPARATUS AND METHOD FOR PREVENTING MARKING POSITION CHANGE OF WAFER}
본 발명은 웨이퍼의 마킹위치 변동방지장치 및 방법에 관한 것으로서, 더욱 상세하게는 레이저 스캐너를 이용하여 웨이퍼를 마킹하는 공정에서 웨이퍼의 변형을 방지하여 웨이퍼의 마킹 위치가 변동되는 것을 예방할 수 있는 웨이퍼의 마킹위치 변동방지장치 및 방법에 관한 것이다.
일반적으로 반도체 집적회로는 손톱만큼이나 작은 실리콘 칩에 지나지 않지만 그 안에는 수 만 개에서 수 천만 개 이상의 전자부품들이 실장되어 있다. 이러한 전자 부품들이 서로 정확하게 연결되어 논리게이트와 기억소자 역할을 하게 된다.
칩 속의 작은 부품들은 하나하나 따로 만들어서 조립되는 것이 아니고 대신에 부품과 그 접속 부분들을 모두 미세하고 복잡한 패턴으로 만들어서 여러 층의 재료 속에 그려 넣는 방식을 사용한다. 그러기 위해서는 패턴을 사진으로 찍어 축소한 마스크를 마치 사진인화할 때의 필름처럼 사용한다.
공지된 반도체 소자의 제조 공정을 통해 얻어진 반도체 칩들은 칩 절단, 칩 부착, 와이어 본딩, 몰딩 및 포밍 등 일련의 어셈블리 공정을 거쳐 패키지화된다.
이러한 반도체 패키지는 반도체 칩이 전기적 신호 전달 경로를 이루는 리드 프레임의 인너리드(inner lead)와 전기적으로 접속되고, 상기 반도체 칩 및 인너리드를 포함하는 공간적 영역이 에폭시 수지에 의해 밀봉된 형태를 이루고 있다.
최근, 각종 전기/전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장하여 고용량이면서 소형화를 달성하고자 하는 연구가 전개되고 있다. 이에 따라, 반도체 패키지의 크기 및 두께가 점차 감소되고 있다.
그런데, 최근 관련 반도체 업계는 상기한 반도체 패키지의 크기를 감소시키는 데 한계가 있다는 점을 인식하였다. 이에 따라, 별도의 제조 공정을 통해 웨이퍼 레벨에서 칩을 완성하는 WLP(Wafer Level Packaging), WLCSP(Wafer Level Chip Scale Packaging)의 개발이 진행되고 있으며, 나아가 WLP, WLCSP의 제조가 활성화되리라고 예견하고 있다.
상기 WLP, WLCSP는 통상의 칩온보드(COB) 방식의 반도체 패키지에 비하여 그 두께 및 크기를 감소시킬 수 있다. 이에 따라 패키지를 소형화 및 박형화를 달성할 수 있다.
한편, 레이저 스캐너를 이용하여 반도체 패키지의 웨이퍼에 칩 단위로 문자나 이미지를 마킹하는 공정을 수행하게 되는데, 이러한 마킹 공정은 제조회사, 패키징 및 검사 회사를 식별할 수 있기 때문에 후공정에 있어 반드시 필요한 공정 중의 하나이다.
이와 같은 마킹 공정시 카메라로 획득한 웨이퍼 전면의 영상으로부터 정렬의 기준이 되는 실제 가공라인 교차점의 위치 정보를 계산한 다음, 이를 미리 설정된 기준 가공라인 교차점의 위치 정보와 비교함으로써 실제 웨이퍼 칩들의 정확한 위치 및 각도를 구하였다.
그리고 칩 사이즈에 대한 정보를 이용하여 마킹하고자 하는 문자나 숫자 또는 이미지 등의 개별 위치를 계산함으로써 마킹작업을 수행하게 된다.
그런데, 도 4에 도시한 바와 같이, 종래에는 웨이퍼(W)가 비틀림이나 휘어짐 등의 변형(warpage)이 발생할 경우에 웨이퍼(W)의 중앙으로부터 외측으로 갈수록 레이저 스캐너(S)의 초점 거리가 길어져 웨이퍼(W)의 위치 계산에 오차가 발생하게 되고, 이러한 오차의 발생으로 인해 웨이퍼(W)의 마킹하고자 하는 위치가 변동하여 마킹 품질이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 레이저 스캐너를 이용하여 웨이퍼를 마킹하는 공정에서 웨이퍼의 변형을 방지하여 웨이퍼의 마킹 위치가 변동되는 것을 예방할 수 있는 웨이퍼의 마킹위치 변동방지장치 및 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 웨이퍼의 마킹위치 변동방지장치는, 웨이퍼가 적재되는 스테이지; 상기 스테이지 위의 웨이퍼를 상방에서 가압하여 평탄화시키는 가압지그; 및, 평탄화된 웨이퍼의 저면에 레이저광을 조사하여 마킹 공정을 수행하는 레이저 스캐너;를 포함한다.
본 발명에 의하면, 상기 가압지그는, 일정한 폭을 갖는 중공의 환 형상으로 이루어지며, 웨이퍼의 원주면을 따라 면 접촉하는 가압판부; 및, 웨이퍼의 중앙부 일부에 가압력을 부여할 수 있는 격자 구조를 갖는 가압막대부를 포함한다.
본 발명에 의하면, 상기 가압막대부는, 상기 가압판부의 내측 둘레면에 안착되는 환 형상의 환상부; 개방 공간인 개구부; 및, 상기 웨이퍼의 원주면을 제외한 웨이퍼의 중앙부 일부를 가압할 수 있도록 환상부 내측에 형성된 격자 구조의 격자부를 포함한다.
본 발명에 의하면, 상기 가압막대부는, 상기 가압판의 내측 둘레면에 형성된 단턱면에 안착되고, 상기 가압판부의 상부에 마련된 클램프에 의해 가압판부의 단턱면에 상기 환상부가 결합되고, 상기 가압판부와 가압막대부의 상하면이 서로 평탄면을 이루도록 형성된다.
또한, 본 발명에 따른 웨이퍼의 마킹위치 변동방지방법은, 평탄한 스테이지 상에 웨이퍼를 적재하는 단계; 평탄한 가압지그를 이용하여 상방에서 상기 웨이퍼를 가압하는 단계; 및, 레이저 스캐너를 이용하여 상기 웨이퍼의 저면을 마킹하는 단계;를 포함한다.
본 발명에 의하면, 상기 스테이지 상에 적재되는 변형 웨이퍼는 상방으로 볼록한 상태로 적재된다.
본 발명에 의하면, 상기 웨이퍼의 상면에는 웨이퍼의 손상을 방지하기 위한 보호필름이 부착된다.
전술한 바와 같은 구성의 본 발명에 따른 웨이퍼의 마킹위치 변동방지장치 및 방법에 의하면, 레이저 스캐너를 이용하여 웨이퍼를 마킹하는 공정 중에 스테이지에 적재되는 웨이퍼를 가압지그를 통해 상방에서 가압하여 변형을 보정함으로써 마킹 위치가 변동되는 것을 방지할 수 있는 효과가 있다.
도 1은 본 발명에 따른 웨이퍼의 마킹위치 변동방지장치를 나타내는 분해 사시도이다.
도 2는 본 발명에 따른 웨이퍼의 마킹위치 변동방지장치의 가압지그를 나타내는 분해 사시도이다.
도 3은 본 발명에 따른 웨이퍼의 평탄화 공정을 나타내는 도면이다.
도 4는 종래기술에 따른 변형된 웨이퍼의 마킹 공정을 나타내는 공정도이다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 실시예에 대해 상세하게 설명하면 다음과 같다.
도 1 및 도 2에 도시한 바와 같이, 본 발명에 따른 웨이퍼의 마킹위치 변동방지장치는 웨이퍼(W)가 적재되는 스테이지(100)와, 상기 스테이지(100) 상의 웨이퍼(W)를 상방에서 가압하여 평탄화시키는 가압지그(200)를 포함한다.
상기 스테이지(100)는 마킹 공정을 수행하고자 하는 원형의 웨이퍼(W)가 적재되는 것으로, 중앙에 웨이퍼(W)를 적재할 수 있는 중공의 환 형상으로 이루어진 웨이퍼홀더(110)를 포함한다.
여기서, 상기 웨이퍼홀더(110)의 중앙부는 중공의 개구부(111)가 형성되어 있다. 이와 같이 상기 스테이지(100)에 적재된 웨이퍼(W)의 저면에서 마킹 공정을 수행하는 레이저 스캐너(S)가 레이저광을 균일하게 조사할 수 있는 개방된 공간이 필요하다.
상기 웨이퍼홀더(110)는 마킹하고자 하는 웨이퍼(W, 12인치)에 대응하는 크기로 형성되어 있다.
그리고, 상기 웨이퍼홀더(110)에는 웨이퍼홀더(110)에 대응하는 크기보다 비교적 작은 크기(8인치)의 웨이퍼(W)를 적재할 수 있도록 하는 가변척(120)이 형성되어 있다.
상기 가변척(120)은 상기 웨이퍼홀더(110)의 중심을 향해 이동 가능하게 방사 상으로 배치되며, 상기 가변척(120) 상에 웨이퍼(W)를 적재 가능하게 설치되어 있다.
상기 가변척(120)은 웨이퍼(W)를 가장 안정적으로 적재하는 것이 가능하도록 4개의 개수로 설치된다. 본 발명의 실시예에서는 가변척(120)의 개수를 4개로 한정하였으나, 반드시 이에 한정되지 않으며, 다양하게 채택하여 설치하는 것이 바람직하다.
도 2에 도시한 바와 같이, 상기 가압지그(200)는 일정한 폭을 갖는 중공의 환 형상으로 이루어지며, 웨이퍼(W)의 원주면을 따라 면 접촉하는 가압판부(210)와, 웨이퍼(W)의 상면 일부에 가압력을 부여할 수 있는 격자 구조를 갖는 가압막대부(220)를 포함한다.
상기 가압판부(210)와 함께 웨이퍼(W)에 가압력을 부여하는 상기 가압막대부(220)는 상기 가압판부(210)의 내측 둘레면에 안착되는 환 형상의 환상부(221)를 포함하게 된다.
상기 환상부(221)는 상기 가압판부(210)의 내측 둘레면에 형성된 단차진 단턱면(212)에 안착되므로 가압판부(210)에 가압막대부(220)의 안정적인 적재가 가능하게 된다.
또한, 상기 웨이퍼(W)의 얼라인공정을 위해 마련된 카메라가 웨이퍼(W)를 촬영할 수 있도록 개방 공간인 개구부(222)가 형성되어 있다.
그리고, 상기 스테이지(100) 상에 적재되는 웨이퍼(W) 상에서 웨이퍼(W) 상면의 일부를 가압할 수 있도록 환상부(221) 내측에 형성된 격자 구조의 격자부(223)를 포함한다.
상기 가압막대부(220)는 상기 가압판부(210)의 상부에 마련된 클램프(211)에 의해 가압판부(210)의 내측 둘레면에 형성된 단턱면(212)에 가압막대부(220)의 환상부(221)가 결합되고, 상기 가압판부(210)와 가압막대부(220)의 상하면이 서로 평탄면을 이룰 수 있게 된다.
여기서, 상기 웨이퍼(W)는 대략 1 mm 정도의 비교적 얇은 두께로 이루어지는데, 이와 같이 얇은 두께로 이루어질 경우 비틀림이나 휘어짐 등과 같은 변형이 발생할 가능성이 있어 마킹 공정 전에 웨이퍼(W)의 평탄화 공정을 수행함이 바람직하다.
상기 웨이퍼(W)는 가압지그(200)가 상방에서 가압하게 되므로 스테이지(100) 상에 적재되는 변형 웨이퍼(W)는 상방으로 볼록하게 형성된 상태로 적재되어야 한다. 만일 반대로 변형 웨이퍼(W)가 하방으로 볼록하게 형성되어 스테이지(100) 상에 적재되는 경우에는 가압지그(200)에 의해 보정이 불가능하게 된다.
이하, 본 발명에 따른 마킹 공정에서 웨이퍼(W)의 마킹위치의 변동을 방지하기 위한 방법에 대해 설명하기로 한다.
먼저, 스테이지(100) 상의 웨이퍼홀더(110)에 웨이퍼(W)를 적재하고, 적재된 웨이퍼(W)의 상면을 가압지그(200)로 가압한다.
상기 가압지그(200)의 가압력에 의한 웨이퍼(W)의 평탄화 공정은, 가압지그(200)를 이용하여 웨이퍼(W)의 상면에서 웨이퍼(W)를 가압하는 방향으로 스테이지(100)에 압력을 가하여 수행하게 된다.
이와 같이, 웨이퍼(W)를 상면이 평탄화된 스테이지(100)에 적재한 상태에서 가압지그(200)를 통해 압착하게 될 경우 비틀림이나 휘어짐 등의 변형 상태에 있는 웨이퍼(W)가 스테이지(100) 상에서 변형이 보정되고 평탄화된 상태를 유지하게 된다.
상기 웨이퍼(W)를 가압지그(200)로 가압할 경우, 웨이퍼(W)의 원주면은 가압지그(200)의 가압판부(210)가 가압하고, 웨이퍼(W)의 원주면을 제외한 중앙부는 가압막대부(220)가 가압하게 된다.
이때, 상기 가압막대부(220)가 웨이퍼(W)의 중앙부 일부를 가압하게 될 경우 환상부(221)와 격자부(223)가 웨이퍼(W) 상면 전체에 가압력을 전달할 수 있게 된다.
이때, 상기 웨이퍼(W)의 상면은 가압지그(200)가 가압되어 밀착되기 때문에 가압지그(200)로 인한 웨이퍼(W) 상에 실장되어 있는 칩의 손상을 방지하기 위하여 보호필름(미도시)이 부착될 수 있다.
상기 웨이퍼(W)가 가압지그(200)에 의해 가압되어 평탄면을 유지하는 상태에서, 레이저 스캐너(S)를 이용하여 상기 웨이퍼(W)의 저면에 마킹 가공을 수행하게 된다.
상기 레이저 스캐너(S)는 웨이퍼(W) 가공라인을 따라 이동 가능하게 설치되어 레이저 광을 가공 위치에 조사하여 마킹 공정을 수행하게 된다.
이상과 같이, 웨이퍼(W)가 스테이지(100)에 적재되어 평탄한 상태를 유지하면서 마킹 공정을 수행하게 될 경우, 상기 웨이퍼(W)가 비틀림이나 휘어짐 등과 같은 변형이 발생되지 않으므로, 웨이퍼(W) 상에 마킹을 원하는 위치에 보다 정밀하게 가공할 수 있게 된다.
따라서, 본 발명은 스테이지(100)에 적재되는 웨이퍼(W)를 가압지그(200)를 통해 상방에서 가압하여 웨이퍼(W)의 비틀림이나 휘어짐 등에 의한 변형을 보정함으로써 마킹 위치가 변동되는 것을 방지할 수 있게 되는 것이다.
이상에서는 본 발명의 바람직한 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예의 기재에 한정되지 않으며, 본 발명의 특허청구범위의 기재를 벗어나지 않는 한 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변형 실시 또한 본 발명의 보호범위 내에 있는 것으로 해석되어야 한다.
100 : 스테이지 110 : 웨이퍼홀더
120 : 가변척 200 : 가압지그
210 : 가압판부 211 : 클램프
212 : 단턱면 220 : 가압막대부
221 : 환상부 222 : 개구부
223 : 격자부

Claims (7)

  1. 웨이퍼가 적재되는 스테이지;
    상기 스테이지 위의 웨이퍼를 상방에서 가압하여 평탄화시키는 가압지그; 및,
    평탄화된 웨이퍼의 저면에 레이저광을 조사하여 마킹 공정을 수행하는 레이저 스캐너;를 포함하는 것을 특징으로 하는 웨이퍼의 마킹위치 변동방지장치.
  2. 제1항에 있어서,
    상기 가압지그는,
    일정한 폭을 갖는 중공의 환 형상으로 이루어지며, 웨이퍼의 원주면을 따라 면 접촉하는 가압판부; 및,
    웨이퍼의 중앙부 일부에 가압력을 부여할 수 있는 격자 구조를 갖는 가압막대부를 포함하는 것을 특징으로 하는 웨이퍼의 마킹위치 변동방지장치.
  3. 제2항에 있어서,
    상기 가압막대부는,
    상기 가압판부의 내측 둘레면에 안착되는 환 형상의 환상부;
    개방 공간인 개구부; 및,
    상기 웨이퍼의 원주면을 제외한 웨이퍼의 중앙부 일부를 가압할 수 있도록 환상부 내측에 형성된 격자 구조의 격자부를 포함하는 것을 특징으로 하는 웨이퍼의 마킹위치 변동방지장치.
  4. 제3항에 있어서,
    상기 가압막대부는, 상기 가압판의 내측 둘레면에 형성된 단턱면에 안착되고, 상기 가압판부의 상부에 마련된 클램프에 의해 가압판부의 단턱면에 상기 환상부가 결합되고, 상기 가압판부와 가압막대부의 상하면이 서로 평탄면을 이루도록 형성된 것을 특징으로 하는 웨이퍼의 마킹위치 변동방지장치.
  5. 평탄한 스테이지 상에 웨이퍼를 적재하는 단계;
    평탄한 가압지그를 이용하여 상방에서 상기 웨이퍼를 가압하는 단계; 및,
    레이저 스캐너를 이용하여 상기 웨이퍼의 저면을 마킹하는 단계;를 포함하는 것을 특징으로 하는 웨이퍼의 마킹위치 변동방지방법.
  6. 제5항에 있어서,
    상기 스테이지 상에 적재되는 변형 웨이퍼는 상방으로 볼록한 상태로 적재되는 것을 특징으로 하는 웨이퍼의 마킹위치 변동방지방법.
  7. 제5항 또는 제6항에 있어서,
    상기 웨이퍼의 상면에는 웨이퍼의 손상을 방지하기 위한 보호필름이 부착된 것을 특징으로 하는 웨이퍼의 마킹위치 변동방지방법.
KR1020160130698A 2016-10-10 2016-10-10 웨이퍼의 마킹위치 변동방지장치 KR20180039424A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160130698A KR20180039424A (ko) 2016-10-10 2016-10-10 웨이퍼의 마킹위치 변동방지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160130698A KR20180039424A (ko) 2016-10-10 2016-10-10 웨이퍼의 마킹위치 변동방지장치

Publications (1)

Publication Number Publication Date
KR20180039424A true KR20180039424A (ko) 2018-04-18

Family

ID=62082704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130698A KR20180039424A (ko) 2016-10-10 2016-10-10 웨이퍼의 마킹위치 변동방지장치

Country Status (1)

Country Link
KR (1) KR20180039424A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102068639B1 (ko) * 2018-11-15 2020-01-21 무진전자 주식회사 웨이퍼 가압력 사전 측정 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102068639B1 (ko) * 2018-11-15 2020-01-21 무진전자 주식회사 웨이퍼 가압력 사전 측정 장치
WO2020101163A1 (ko) * 2018-11-15 2020-05-22 무진전자 주식회사 웨이퍼 가압력 사전 측정 장치

Similar Documents

Publication Publication Date Title
US7166908B2 (en) Optical device
US9852949B2 (en) Wafer processing method
US10998190B2 (en) Imprint apparatus and method of manufacturing article
US9525002B2 (en) Image sensor device with sensing surface cavity and related methods
JP2016181640A (ja) 切断装置及び切断方法
KR20190126072A (ko) 적어도 세 개의 기판들을 결합하기 위한 방법
TWI549174B (zh) 製造半導體裝置之方法
TWI742485B (zh) 半導體裝置製造中的移位控制方法
US10867828B2 (en) Marking position correcting apparatus and method
US20180331150A1 (en) Semiconductor device and method of forming curved image sensor region robust against buckling
US11106129B2 (en) Imprint apparatus, imprint method, and method of manufacturing article
KR20170051001A (ko) 레이저 마킹장치 및 이를 이용하는 레이저 마킹방법
US11584063B2 (en) Imprint method, imprint apparatus, and article manufacturing method
US11187979B2 (en) Imprint apparatus, imprint method, and article manufacturing method
KR20180039424A (ko) 웨이퍼의 마킹위치 변동방지장치
US11709421B2 (en) Imprint apparatus
CN108431933B (zh) 电子零件及其制造方法和电子零件制造装置
KR102607962B1 (ko) 웨이퍼의 가공 방법
KR102569621B1 (ko) 웨이퍼의 가공 방법
JP6523999B2 (ja) 半導体装置およびその製造方法
KR20100095736A (ko) 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법
JP6408365B2 (ja) 間隔調整装置および調整方法
KR102278951B1 (ko) 두께 측정이 가능한 반도체 패키지
KR101161773B1 (ko) 카메라 모듈 및 그 제조방법
JP7258532B2 (ja) 被加工物ユニット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right