KR20180036679A - 고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물 - Google Patents

고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물 Download PDF

Info

Publication number
KR20180036679A
KR20180036679A KR1020180037504A KR20180037504A KR20180036679A KR 20180036679 A KR20180036679 A KR 20180036679A KR 1020180037504 A KR1020180037504 A KR 1020180037504A KR 20180037504 A KR20180037504 A KR 20180037504A KR 20180036679 A KR20180036679 A KR 20180036679A
Authority
KR
South Korea
Prior art keywords
acid
concentrate
slurry
present
abrasive
Prior art date
Application number
KR1020180037504A
Other languages
English (en)
Other versions
KR101921617B1 (ko
Inventor
빈 후
아비쉐크 싱
거트 모야얼츠
디팩 마후리카
리차드 웬
Original Assignee
후지필름 플레이너 솔루션스, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 플레이너 솔루션스, 엘엘씨 filed Critical 후지필름 플레이너 솔루션스, 엘엘씨
Publication of KR20180036679A publication Critical patent/KR20180036679A/ko
Application granted granted Critical
Publication of KR101921617B1 publication Critical patent/KR101921617B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 현세대 및 차세대 반도체 집적 회로 FEOL/BEOL 기판을 평탄화하기 위한, 연마제, 산, 안정화제 및 물을 포함하며, 사용 시점 pH 가 2.2 내지 3.5 의 범위인 고도로 희석가능한 화학적 기계적 폴리싱 농축물에 관한 것이다.

Description

고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물 {COMPOSITION FOR ADVANCED NODE FRONT- AND BACK-END OF LINE CHEMICAL MECHANICAL POLISHING}
본 발명은 반도체 기판의 화학적 기계적 폴리싱 (CMP) 에 사용하기 위한 수성 슬러리에 관한 것이다. 더욱 특히, 본 발명은, 예컨대 테트라-에틸 오르토-실리케이트 (TEOS) 또는 유사한, 층간 유전체, 실르콘 나이트라이드(SixNy), 실리콘 카바이드(SiC), 폴리실리콘, 고유전율(high-k) 물질, 금속, 합금 및 이의 함께 형성된 물질과 같은 그러나 이에 제한되지 않는 복합 고급 노드 구조에 존재하는 다중 기판의 폴리싱에 특이 유용한 수성 슬러리에 관한 것이다.
반도체 산업에서, 활성 부품의 밀도를 증가시키기 위해 집적 회로의 크기를 줄이기 위한 부단한 시도가 있다. 보다 높은 부품 밀도를 달성하기 위해, 현행의 연구는 혁신적인 기판 물질 및 편광 방식을 이용하는 것에 관한 것이다. 발생하는 문제는 본 폴리싱 조성물이 최대 회로 성능에 중요한 평탄 요구성을 달성할 수 없다는 것이다.
미국 특허 제 7,166,506 호 (Prince et al.) 에 기재되고 도 1 에 제시된 바와 같이, 트랜지스터의 형성시 층간 유전체는 폴리실리콘 게이트를 갖는 소자 구조 상에 침착되어 있다. 상기 유전체 층은 폴리실리콘 게이트가 노출될 때까지 CMP 를 통해 평탄화된다. 도 1 의 공정에서, 폴리실리콘 게이트는 유전체 층, 식각 저지층, 하드마스크, 및 스페이서의 일부의 충분한 CMP 제거에 의해 노출된다. 통상의 집적 방식에서, 2 단계 공정이 요구된다. 미국 특허 제 5,759,917 호 및 제 6,027,554 호에 기재된 것과 같은 CMP 조성물이 유전체 층을 제거하기 위해 사용될 수 있을 것이나, 이것은 식각 저지층에는 최소의 효과를 가질 것이다. 미국 특허 제 6,984,588 호 및 제 7,217,989 호에 기재된 바와 같은 두번째 조성물은 식각 저지층을 제거하는데 사용될 수 있을 것이다. 게다가, 도 1 에 나타내어진 소자 구조가 금속 게이트 집적 방식을 따른다면, 폴리실리콘 게이트는 제거되고 알루미늄과 같은 금속 게이트에 의해 대체될 것이다. 알루미늄 침착은 또다른 평탄화 공정, 및 세번째 조성물을 필요로 할 것이다.
미국 특허 제 6,255,211 호는 실리콘 카바이드(SiC) 집적 방식에 관한 것이다. 도 2 는 다중 층이 관통형-실리콘-비아 (TSV) 를 사용하여 서로 연결되는 3D 시스템 레벨 집적과 연관된 전형적인 방식을 보여준다. 3D 시스템 레벨 소자의 경우, 매우 얇은 막의 SiC 는 후방 배선 (BEOL) 공정에서 저지층으로서 사용된다. 통상의 CMP 화학 (예컨대, 미국 특허 제 6,255,211 호에 기재된 바와 같은) 이 비교적 높은 실리카 대 실리콘 카바이드 (50:1) 선택성을 달성할 수 있고, SiC 장벽 방식에 대해 사용될 수 있는 반면, 이들은 선택성 값과 상관없이 SiC 폴리싱 속도가 비교적 높기 때문에, 3D 시스템 레벨 소자 집적에 쉽게 이용할 수 없다.
그러므로, FEOL 및/또는 BEOL CMP 를 개선하기 위한 현행 및 이전 집적 방식의 역량을 향상시키기 위한, 그리고 혁신적인 기판 물질 및 평탄화 방식의 사용을 가능하게 하는 CMP 슬러리에 대한 필요성이 있다. 현행의 슬러리는 많은 상이한 종류의 슬러리의 사용을 필요로 하는 특정의 적용에만 유용하고, 이것은 사용자가 많은 상이한 슬러리를 저장하는 것을 필요로 하기 때문에 관련 공정의 비용을 상당히 증가시킨다.
본 발명은 현세대 및 차세대 반도체 집적 회로 기판을 평탄화시키기 위한 CMP 슬러리 및 농축물을 제공한다. 상기 농축물은 a) 연마제, b) 산, c) 안정화제, 및 d) 물을 포함한다. 본 발명은 고도로 희석되어 폴리싱 슬러리를 형성할 수 있는 농축물을 제공하며, 이것은 바람직한 사용 시점 pH 범위가 2.2 내지 3.5 내에서의 피크 성능 및 성능 조절 역량을 제공한다.
다양한 집적 회로 기판에 대해 입증된 성능을 가지고 있어서, 본 발명의 슬러리 및 농축물은 차세대 기판 및 집적 방식에 대해 현저한 장점을 나타내면서 현세대 집적 회로 기판에 대해 성능 지속을 제공함으로써 현행의 이용가능한 슬러리와는 대조적이다. 본 발명의 슬러리는 도 1 에 제시된 유전체 층, 식각 저지층, 및 하드마스크 층을 연속적이고 조절가능하게 제거할 수 있어, 고 처리량의 비용-효율적 공정을 가능하게 한다. 본 발명의 슬러리는 또한 심지어 문제의 소자가 금속 게이트 집적 방식을 따르는 경우에도, 도 2 에 제시된 상이한 금속에 대한 제거 속도(rate)에 근거한 효율적인 1 단계 또는 다단계 제거 공정을 가능하게 할 것이다. 또한, 본 발명의 슬러리는 스탑-온-SiC 가 가능하며, 이의 특징은 3D 시스템 레벨 소자를 가능하게 할 뿐 아니라 이전의 SiC 집적 방식에 대해 이용가능할 것이다.
그러므로, 하나의 구현예에서, 본 발명은 반도체 집적 회로 소자에 대한 기판을 폴리싱하기 위한 고도로 희석가능한 농축물을 제공한다. 상기 농축물은 연마제, 산, 안정화제 및 물을 포함한다. 상기 농축물의 pH 는 2.2 내지 2.9 이다.
또다른 구현예에서, 본 발명은 슬러리로 트랜지스터를 폴리싱하는 방법을 제공하며, 슬러리는 연마제, 산, 안정화제 및 물을 포함하고, 트랜지스터는 폴리실리콘 게이트, 상기 폴리실리콘 게이트를 덮는 하드마스크, 상기 하드마스크를 덮는 식각 저지층, 및 상기 식각 저지층을 덮는 유전체 층을 포함하고, 방법은 슬러리로 유전체 층, 식각 저지층, 하드마스크, 및 폴리실리콘 게이트를 폴리싱하는 단계를 포함한다.
또다른 구현예에서, 본 발명은 슬러리로 다층 기판을 폴리싱하는 방법을 제공하고, 슬러리는 연마제, 산, 안정화제 및 물을 포함하고, 기판은 다중 층을 포함하며, 하나 이상의 층이 실리콘 카바이드이고, 하나 이상의 층은 실리카 물질이며, 방법은 슬러리로 상기 층 모두를 폴리싱하는 단계를 포함한다.
도 1 은 현세대 소자, 및 폴리-오픈 폴리싱 공정을 위한 관련 물질 제거 단계의 개략적인 도식이고;
도 2 는 3D 시스템 레벨 관통형-실리콘-비아 집적 방식을 위한 전형적인 필름 스택(stack)을 나타내고;
도 3 은 다양한 현세대 및 차세대 집적 회로 기판 물질에 대한 전형적인 제거 속도 (표준화됨) 를 나타내는 챠트이고;
도 4 는 사용 시점 (POU) pH 의 함수로서의 다양한 현세대 및 차세대 집적 회로 기판에 대한 전형적인 표준화된 제거 속도를 나타내는 챠트이고;
도 5 는 POU pH 의 함수로서의 다양한 현세대 및 차세대 집적 회로 기판에 대한 TEOS 에 대한 전형적인 선택성을 나타내는 챠트이고;
도 6 은 안정화제를 사용하고 사용하지 않고 본 발명의 슬러리에 대한 pH 의 함수로서 전형적인 제타 전위를 나타내는 챠트이며;
도 7 은 POU 슬러리 중 살생물제의 농도의 함수로서의 TEOS 및 텅스텐의 표준화된 제거 속도(rate)를 나타내는 챠트이다.
본 발명은 현세대 및 차세대 반도체 집적 회로 기판을 평탄화시키기 위한 CMP 슬러리 및 농축물을 제공한다. 상기 농축물은 a) 연마제, b) 산, c) 안정화제, 및 d) 물을 포함한다. 본 발명의 농축물의 신규한 특성 중에는 낮은 pH 범위가 있으며, 이것은 현행 슬러리에서 전형적으로 발견되는 것보다 높은 중량 양의 산에 상응한다. 또한 농축물은 특히 사용 시점 POU 에서, 현행의 이용가능한 것보다 낮은 중량% 로 안정화제를 사용한다. 본 발명의 농축물은 또한 0 내지 60배까지 고도로 희석될 수 있으며, 여전히 매우 호의적인 폴리싱 특징을 달성한다. 이하에 더욱 상세히 논의될 바와 같이, 그러므로 본 발명의 농축물은 슬러리의 사용 용이성 및 비용을 현저하게 개선시키는, 다양한 기판 폴리싱 적용에서 그리고 많은 상이한 물질에 대해 사용될 수 있는 CMP 슬러리를 제작하는데 사용될 수 있다.
하나의 구현예에서, 농축물은 연마제, 산, 안정화제 및 물로 본질적으로 이루어질 수 있으며, 기판으로부터 물질의 제거를 돕거나 CMP 에 대해 사용되는 슬러리를 안정화시키는 임의의 성분은 배제되는 것으로 의미된다. 또다른 구현예에서, 농축물은 연마제, 산, 안정화제 및 물로 이루어진다.
본 발명의 농축물 내 산의 양은 농축물의 총 중량에 대해, 그리고 산의 강도 및 특성에 따라 0.01 중량% 내지 20 중량%, 0.05 중량% 내지 3 중량%, 0.1 중량% 내지 1.0 중량%, 또는 이 사이의 임의의 범위일 수 있다. 농축물 내 산의 양은 농축물의 pH 가 2.2 내지 2.9 가 되는 양이다. 상기 농축물로부터 제조된 슬러리는 POU 슬러리 조성물의 pH 가 2.2 내지 3.5 의 범위일 수 있도록 조정된다. 이것은 종래 기술과 비교했을 때 본 발명의 농축물과 슬러리 사이의 주요한 차이점이다. 종래 기술의 슬러리는 pH 값이 낮으면 기판 물질의 제거 속도가 호의적일 수 있으나, 농축물 내 연마제가 낮은 pH 로 인해 부식될 수 있는 문제점이 있다. 더 높은 pH 값에서는, 연마제는 안정하였으나, 호의적인 제거 속도를 달성하기 위해 훨씬 많은 연마제가 필요할 것이고, 이것은 슬러리의 소유의 비용을 현저히 상승시켰다. 그러므로 본 발명은 농축물 및 POU 슬러리 모두에서 낮은 pH 를 제공하나, 또한 높은 기판 물질 제거 속도를 갖는 농축물을 제공함으로써 해결된다.
조성물의 pH 범위는, 본 발명의 슬러리로 처리되는 경우, pH 의 함수로서 다양한 성분의 표준화된 제거 속도를 보여주는 도 4 에서 나타내지는 바와 같이 성능에 중요하다. 2.2 미만의 pH 값에서, 다양한 성분의 제거 속도가 호의적일 수 있는 반면, 혹독한 산성 조건은 기판을 손상시키고 일관성 없는 성능을 산출한다. 3.5 초과의 pH 값에서, 폴리실리콘 제거 성능이 크게 증가한다는 것이 도 4 에서 보여질 수 있다. 그러나, 이것은 다양한 다른 기판 물질에 대한 성능 비용에서 온다. 최종 사용자가 폴리실리콘에 대한 선택적인 성능을 필요로 하는 경우, 본 조성물은 표시된 pH 범위 외에서도 쉽게 사용될 수 있다. 그러나, 차세대 집적 방식의 경우, 다양한 침전된 기판의 선택적인 제거 비가 차세대 기술을 가능하게 하는데 중요할 것이다. 2.2 내지 2.9 의 중요한 pH 범위 내에서 이용되는 본 발명의 농축물은 상기 업무를 달성하는데 현저한 장점을 제공한다.
본 발명의 산은 유기산, 및 무기산 또는 이들의 혼합물일 수 있다. 사용되는 산의 유형은 본 발명의 안정성 및 성능 효과에 영향을 주지 않기만 한다면 제한되지 않는다. 본 발명에 대해 적합한 산의 예에는, 카르복실산, 예컨대 글루콘산, 락트산, 시트르산, 타르타르산, 말산, 글리콜산, 말론산, 포름산, 옥살산, 술폰산(들), 아미노산, 아미노아세트산, 무기산, 예컨대 염산, 질산, 황산, 포스폰산, 인산, 유기-인산, 또는 이들의 임의의 혼합물이 포함될 수 있으나 이에 제한되지 않는다. 강산이 특히 유용한데, 이것이 약산으로 농축물에 대해 바람직한 낮은 pH 를 달성하는 것이 어려울 수 있기 때문이다. 하나의 구현예에서, 산은 산 해리 상수 (pKa) 값이 -2.0 미만인 하나 이상의 산이다.
농축물의 연마제는 알루미나, 실리카, 티타니아, 세리아, 지르코니아, 표면-처리된 연마제와, 이들의 함께 형성된 생성물 및/또는 혼합물을 포함하나 이에 제한되지 않는 임의의 적합한 연마제일 수 있다. 연마제는 화학적으로 및/또는 열처리될 수도 또는 되지 않을 수도 있다. 하나의 구현예에서, 본 발명의 연마제는 실리카이고, 이것은 콜로이드성 실리카일 수 있다. 연마제는 농축물에 임의의 적합한 양으로, 예를 들어, 농축물의 총 중량에 대해, 6 중량% 내지 30 중량%, 또는 10 중량% 내지 25 중량% 로 존재할 수 있다. POU 에서, 연마제는 POU 슬러리의 총 중량에 대해, 0.2 중량% 내지 30 중량%, 또는 0.5 중량% 내지 10 중량% 일 수 있다.
본 발명의 안정화제는 아민 또는 4 차 암모늄 화합물일 수 있다. 상기 안정화제의 예로는 C1-C12 알카놀 및 이의 유도체, 에탄올아민, 메틸아미노에탄올, 디메틸아미노에탄올, 이소프로파놀아민, 테트라메틸암모늄 히드록시드, 테트라부틸암모늄 히드록시드가 포함되나 이에 제한되지 않는다. 농축물 중의 안정화제 농도의 양은 0.001 중량% 내지 5 중량%, 또는 0.05 중량% 내지 2 중량% 일 수 있으나, 선택되는 산 및 연마제의 과립의 특성에 따라 추가적인 양이 필요할 수 있다. 안정화제는 높은 희석 역량이 있는 안정한 농축물을 달성하기 위해 본 발명에 대해 특히 중요하다.
안정화제의 사용은 동전기적 전위(electrokinetic potential)를 제공하는 역할을 하며, 이것은 도 6 에서 나타내지는 바와 같은 안정한 영역 내에 있다. 안정화제의 사용 없이는, 도 6 은 조성물이 불안정한 콜로이드성 안정성을 가져, 궁극적으로는 입자 성장, 응집 및/또는 상 분리를 야기할 것이라는 것을 보여준다. 제타 전위는 콜로이드성 시스템 내 동전기적 전위의 측정값이며, 농축물 내 입자의 전하, 및 서로 반발하거나 끌어당기는 경향을 측정하는 것을 의미한다. 양 또는 음의 값이 높을수록, 농축물 또는 슬러리는 더욱 안정해진다. 0 에 도달하는 경우, 입자가 응집하면서 농축물은 불안정해질 것이다. 도 6 에서 볼 수 있듯이, 안정화제 없이는 본 발명의 농축물은 넓은 범위의 pH 값에 걸쳐 불안정한 영역에 있다. 안정화제가 있으면, 농축물이 불안정한 오직 제한된 pH 값이 있다.
고도로 희석가능한 농축물의 가장 큰 장점은 최종 사용자에게 소유 비용 감소를 제공하는 역량이다. 최종 사용자는 농축물을 물로 희석하여, 사용을 위한 POU 슬러리를 제형화할 수 있다. 본 발명은 최종 사용자가 비용을 감소시키고 특정 가공 필요성을 조정하도록 농축물을 이용할 수 있게, 사용자에게 희석의 함수로서 기판 제거 성능을 조정하는 능력을 제공한다. 농축물의 사용은 도전이나, 높은 양의 성분 농도 (예컨대, 산 및 연마제) 때문에, 농축물의 안정성이 악영향을 받는다. 상기 논의된 바와 같이, 콜로이드성 입자 안정성이 입체적 및 표면 영향에 의해 지배되기 때문에 이러한 현상이 관찰된다. 일반적으로, 조성물 내 연마제의 양이 많을수록, 불안정성에 대한 가망성이 커진다. 그러나, 본 발명의 농축물은 30 중량% 까지의 연마제 농도, 및 매우 낮은 pH 값에 대한 안정성이 입증되었다.
본 발명의 농축물은 오염 방지 및/또는 완화를 위해 살생물제를 임의로 이용할 수 있다. 본 발명의 살생물제는 오르가노틴, 살리실라닐라이드, 메르캅탄, 4 차 암모늄 화합물 또는 과산화수소일 수 있다. 본 발명의 살생물제에 대한 일반적인 범위는 농축물의 총 중량에 대해 0.001 중량% 내지 8 중량% 이다. 살생물제는 또한 폴리실리콘 표면 보존을 돕고 POU 희석시 보충물로서 첨가되는 경우 텅스텐 제거를 향상시키는 것으로 발견되었다. 농축물에서 0.001 중량% 에 가까운 살생물제의 낮은 중량 범위가 적합한 반면, 농축물의 희석된 후, POU 슬러리의 총 중량에 대해, 2 중량% 까지, 5 중량% 까지, 그리고 8 중량% 까지의 부가적인 살생물제를 첨가할 수 있다. 또한, 희석 후 이런 양으로 살생물제를 첨가하는 것은 폴리실리콘 표면 보존을 돕는 것으로 보여진다.
농축물은 특정 성능 기준을 조정하는 첨가제를 임의로 추가로 포함할 수 있다. 첨가제에는 양이온성 계면활성제, 음이온성 계면활성제, 비이온성 계면활성제, 폴리-전해질, 양쪽이온성 계면활성제, 벤조트리아졸, 트리아졸, 벤즈이미다졸, 과산화수소, 글리세롤 및 이들의 화합물 및 혼합물이 포함되나 이에 제한되는 것은 아니다.
실시예
본 발명의 농축물의 역량을 자세히 설명하기 위해 실시예가 제공된다. 제공된 실시예는 본 발명의 범주를 제한하는 것으로 의도되는 것이 아니며 그렇게 해석되어서는 안된다.
실시예 1
본 실시예에서, 농축물은 12 중량% 콜로이드성 실리카 연마제 (예컨대, Nalco, Fuso, 또는 Nissan corporation 에 의해 제공되는 것들), 안정화제로서 0.10 중량% 4 차 암모늄 화합물, 및 0.26 중량% 의 무기산, 예컨대 염산, 질산, 황산, 인산을 포함하여, 농축물 pH 가 2.2 가 되도록 한다. 물을 사용한 다양한 희석물을 제작하고 옥사이드, 폴리실리콘 및 실리콘 나이트라이드 (SixNy) 필름의 제거 성능을 측정하였으며, 표 1 에 제시하였다. 모든 실시예에 대해, AMAT Mirra 폴리싱제를 다운포스(downforce) 3 psi 및 유속(flow rate) 175 mL/분 으로 사용하였다.
표준화된 제거 속도 대 희석 인자
희석
n		 POU
연마제 중량%		 TEOS 폴리Si
RR RR		 SiN
RR		 TEOS:
폴리Si		 TEOS:
SiN
24X 0.50% 2.132.56 1 0.8 2.1
12X 1.00% 3.973.46 3.17 1.1 1.3
6X 2.00% 7.524.79 5.57 1.6 1.4
4x 3.00% 9.445.99 8.32 1.6 1.1
표 1 의 결과는 다양한 희석시 옥사이드, 폴리실리콘, 및 SixNy 필름에 대한 실현가능한 제거 속도를 나타낸다. 결과는 또한 공정 필요성에 맞추어 희석 인자에 근거하여 본 발명을 조정하는 역량을 나타낸다.게다가, 상기 결과는 희석했을 때 TEOS 대 폴리실리콘 및 대 SixNy 의 선택성이 안정하게 유지되는 것을 나타낸다. 종래 기술에서는 대부분 옥사이드 폴리싱 조성물들이 개시되어 있는데, 이것은 SixNy 필름 폴리싱과는 매우 다르다. 예를 들어, 미국 특허 제 7,365,013 호에는 TEOS:SixNy의 선택비가 최대 5:1인 결과를 나타내며, 이것은 본 발명의 농축물과는 달리 여러 가지 상이한 조성물이 고급 구조에 대해 사용될 필요가 있을 것이라는 것을 의미한다. 유사하게는, 미국 특허 제 6,027,554 호는 폴리싱 연마제로서 SixNy 분말에 근거한 조성물에 초점을 두고 있다. 상기 조성물은 매우 높은 옥사이드 제거 속도, 그러나 매우 약한 SixNy 속도를 달성할 수 있고, 9:1 초과의 TEOS:SiN 선택성을 산출한다. 또다시, 이것은 여러 가지 상이한 슬러리가 상이한 표면을 폴리싱하는데 사용되어야만 할 것이라는 것을 의미한다. 미국 특허 제 7,365,013 호 및 제 6,027,554 호 모두에 기재된 슬러리에서, 희석이 불가능하다 - 조성물은 연마제가 12.5 중량% 내지 10 중량% 이다. 또한 조성물은 높은, 알칼리성 pH 값을 갖는다.
본 발명은 농축물의 선택된 연마제 농도에 따라 60배 정도로 고도로 희석되는 역량을 나타낸다. 본 발명의 농축물은 콜로이드성 입자 안정화를 위해 안정화제를 사용하기 때문에 이러한 고도의 희석을 달성할 수 있다. 다시, 도 6 은 본 발명에 대한 pH 의 함수로서의 제타 전위를 나타낸다. 도 6 에서, 안정화제의 사용 없이는, 조성물 제타 전위는 콜로이드성 불안정성 영역 내 넓은 pH 범위에 걸쳐 오래 지속된다. 그러나 안정화제를 사용하면, 조성물은 낮은 pH 에서 높은 수준의 콜로이드성 안정성을 나타내고, pH 가 증가하면, 제타 전위는 불안정성 영역을 통해 빠르게 떨어지고, 다시 높은 안정성을 재획득한다. 심지어 조성물의 등전위점에서도, 안정화제를 사용하면, 콜로이드성 안정성이 여전히 유지된다는 것을 유념해야만 한다. 이것은 종래 기술에 비해 본 발명의 명백하게 현저한 장점이다.
실시예 2
본 실시예에서, 농축물은 12 중량% 콜로이드성 실리카 연마제 (예컨대, Nalco, Fuso, 또는 Nissan corporation 에 의해 제공되는 것들), 안정화제로서 0.10 중량% 4 차 암모늄 화합물, 및 충분한 무기산, 예컨대 염산, 질산, 황산, 인산을 포함하여, 농축물 pH 가 2.2 가 되도록 한다. 물로 희석하여 3 중량% 연마제를 포함하는 POU 슬러리를 제작하였다. 그 다음 POU pH 를 조정하여 1.8 내지 7.0 pH 범위의 샘플을 제작하였다. 도 4 에서의 결과로부터 볼 수 있는 바와 같이, 다양한 제거 속도는 심각하게 동시에 악화되어 3.5 초과의 POU pH 값에 대해 TEOS 에 대한 선택성에서의 현저한 변화를 야기한다. 3.5 미만의 pH 수준에서는, TEOS, 폴리실리콘 및 SixNy 제거 속도는 허용가능한 수준으로 있고, TEOS 및 폴리실리콘 또는 SixNy 로의 선택성이 1:1 내지 2:1 사이에 남아있다. 3.5 의 pH 초과에서는, 심지어 TEOS:SixNy 선택성이 허용가능한 수준 내에 남아있을 때에도, 모든 물질에 대한 전체적인 제거 속도가 허용가능하지 않은 지점으로 현저히 떨어진다. 또한, 폴리실리콘 제거 속도는 pH 가 증가하면 상승하나 (TEOS 에 대한 선택성은 역이 됨), 다시, 3.5 초과의 pH 수준에서 TEOS 의 제거 속도는 허용가능하지 않다. 마찬가지로, 2.2 의 POU pH 미만에서, 기판에 대한 슬러리의 나쁜 영향으로 인한 웨이퍼 내에서 및 웨이퍼-대-웨이퍼 불일치성이 관찰된다.
이상적인 CMP 슬러리가 유전체 층, 식각 저지층 및 하드마스크 층을 조절가능하게 제거할 수 있는 폴리-오픈 폴리싱 공정과 관련하여, 본 농축물은 2.2 내지 3.5 의 POU pH 범위 내에 있도록 역량을 나타낸다. 상기 POU pH 범위 내에서, 유전체 및 SixNy 속도는 왕성하게 유지되고, TEOS:SiN 선택성은 2:1 미만으로 남아있다. 게다가, 알루미늄에 대한 제거 속도는 500 Å/분 초과이고, 이것은 금속 게이트가 사용되어야만 하는 효과적인 값이다.
종래 기술은 본 실시예에서 정의된 층을 제거하기 위한 효과적인 1 단계 공정이 가능한 조성물을 밝히진 않았다. 예를 들어, 12.5 중량% 흄드 실리카 조성물을 사용하는 미국 특허 제 7,365,013 호에는 실시예 1 에서 언급된 5:1 TEOS:SiN 선택성을 최고로 달성할 수 있고, 폴리실리콘, 알루미늄 또는 다른 기판을 제거하는 역량은 나타나있지 않다. 유사하게는, 10 중량% SixNy 연마제를 사용하는 미국 특허 제 6,027,554 호에는 이러한 적용에 대해 너무 많이 공격적이지 않은 제거 속도로 9:1 TEOS:SiN 선택성을 최고로 달성할 수 있다. 또한 미국 특허 제 6,027,554 호에는 폴리실리콘, 알루미늄 또는 다른 기판을 제거하는 역량은 나타나있지 않다. 미국 특허 제 6,984,588 호는 분쇄된 산화세륨 연마제를 사용하고, 효과적인 TEOS 및 SiN 제거 속도 뿐 아니라 호의적인 선택성을 나타낸다. 그러나, 이것은 9 psi 다운포스 공정을 사용하여 달성된다. 당업자는 이것이 현세대 및 차세대 CMP 공정에 대해 매우 공격적인 공정 조건이라고 말할 것이다. 게다가, '558 호 특허의 슬러리는 알칼리성 pH 를 갖고, 폴리실리콘, 알루미늄 또는 다른 기판에 대한 역량을 나타내지 않는다.
실시예 3
본 실시예에서, 농축물은 12 중량% 콜로이드성 실리카 연마제 (예컨대, Nalco, Fuso, 또는 Nissan corporation 에 의해 제공되는 것들), 안정화제로서 0.10 중량% 4 차 암모늄 화합물, 및 충분한 무기산, 예컨대 염산, 질산, 황산, 인산을 포함하여, 농축물 pH 가 2.2 가 되도록 한다. 본 실시예에서, 물로 희석하여 3 중량% 연마제 POU 슬러리를 제작하였다. 표 2 에는 TEOS 및 실리콘 카바이드(SiC) 필름에 대한 본 발명의 표준화된 제거 성능을 나타낸다.
TEOS 및 실리콘 카바이드 표준화된 제거 속도
DF(psi) 평균 TEOS RR 평균 SiC RR 평균 Cu RR
1 45.75 1.00 10.50
2 80.33 2.42 11.58
3 101.50 3.42 17.25
도 2 에서 제시된 바와 같은 3D 시스템 레벨 소자 집적의 경우, 매우 얇은 층의 SiC 는 후방 배선 (BEOL) 공정에서 저지층으로서 사용된다. 비교적 높은 실리카 대 실리콘 카바이드 (50:1) 선택성을 달성할 수 있는 미국 특허 제 6,255,211 호에 기재된 것과 유사한 통상의 CMP 화학이 현행의 SiC 장벽 방식에 대해 사용될 수 있는 반면, SiC 폴리싱 속도가 비교적 높기 때문에 (전형적으로 100 내지 250 Å/분 범위), 이들은 3D 시스템 레벨 소자 집적에 쉽게 이용할 수 없다. 선택성 값과 상관없이, 상기 수준의 제거 속도는 SiC 층이 전형적으로 300 Å 일 때 3D TSV 집적에 비효율적이다. 본 발명의 농축물로부터 제조된 POU 슬러리는 차세대 3D 시스템 레벨 집적 방식에 필요한 만큼 스탑-온-SiC 가 효율적으로 가능하다. 표 2 의 결과는 연착륙 금속 (Cu) 평탄화 후 장벽 층으로서 담당하는 실리콘 카바이드의 얇은 층 상에 효율적인 정지를 수행하는 역량을 나타낸다.실시예 4
본 실시예에서, 농축물은 12 중량% 콜로이드성 실리카 연마제 (예컨대, Nalco, Fuso, 또는 Nissan corporation 에 의해 제공되는 것들), 안정화제로서 0.10 중량% 4 차 암모늄 화합물, 및 충분한 무기산, 예컨대 염산, 질산, 황산, 인산을 포함하여, 농축물 pH 가 2.2 가 되도록 한다. 본 실시예에서, 물로 희석하여 3 중량% 연마제 POU 슬러리를 제작하였다. 실시예는, 이 경우 폴리실리콘의 표면 조도(roughness)를 조정하는 역량을 제공하기 위해 실시된다. POU 슬러리 내 다양한 중량% 과산화수소를 이용하여, 폴리실리콘 표면 조도의 효과적인 감소가 표 3 에 제시된 바와 같이 관찰된다.
폴리실리콘 표면 조도 대 POU 과산화수소.
POU 과산화수소(중량%) 폴리실리콘 Rq, Rms(Å)
0.0% 9.04
0.1% 6.65
0.5% 3.65
10% 3.28
5.0% 2.61
표 3 의 결과는 폴리실리콘 표면 상에서의 국부화된 식각 및 피팅(pitting)을 최소화하기 위한 적용 및/또는 조절 적용에 중요할 수 있다. 미국 특허 제 7,166,506 호에 정의되고 도 1 에 제시된 바와 같은 폴리-오픈 폴리싱 집적 방식의 경우, 노출된 폴리실리콘 게이트에 대한 폴리싱 조성물의 영향은 특징 성능에 영향을 줄 수 있다. 본 발명으로 제시된 바와 같은 폴리실리콘 표면을 조정하는 역량은 이러한 정의된 집적 방식 및 이들의 관련된 공정을 가능하게 하는 것처럼 역할을 한다.실시예 5
본 실시예에서, 농축물은 12 중량% 콜로이드성 실리카 연마제 (예컨대, Nalco, Fuso, 또는 Nissan corporation 에 의해 제공되는 것들), 안정화제로서 0.10 중량% 4 차 암모늄 화합물, 및 0.26 중량% 무기산, 예컨대 염산, 질산, 황산, 또는 인산을 포함하여, 농축물 pH 가 2.2 가 되도록 한다. 본 실시예에서, 물로 희석하여 3 중량% 연마제 POU 슬러리를 제작하였다. 본 실시예는 얼마만큼의 살생물제의 양이 텅스텐 기판 제거를 향상시킬 수 있는지를 설명한다. POU 슬러리 내의 과산화수소를 0 에서 6 중량% 로 증가시키면, 도 7 에서 제시되는 바와 같이 텅스텐 제거 속도가 11배 증가된다. 또한 도 7 은 과산화수소의 POU 보충물로 TEOS 제거 속도에 대해 최소의 영향이 관찰되므로, 필요한 만큼의 TEOS:W 선택성 조정이 허용된다. 결과는 본 발명이 벌크 폴리싱 및/또는 버프 공정에서 텅스턴 제거에 사용되는 역량을 갖는 것으로 나타낸다.
본 발명이 하나 이상의 실시 구현예를 참조로 하여 설명되고 있지만, 당업자는 본 발명의 범주로부터 벗어남 없이 다양한 변형이 이루어질 수 있고 등가물이 그의 요소를 대체할 수 있다는 것으로 이해할 것이다. 또한, 본 교시의 범주로부터 벗어남 없이 본 명세서의 교시에 대해 특정 상황 또는 물질을 적용하기 위해 많은 개질이 이루어질 수 있다. 그러므로, 본 발명이 최적 방식으로 고려된 것으로 기재된 특정 구현예(들) 에 제한되는 것이 아니고, 본 명세서가 하기 특허청구범위의 범주 내에 있는 모든 구현예를 포함할 것이라는 것으로 의도된다.

Claims (14)

  1. 반도체 집적 회로 소자에 대한 기판을 폴리싱하기 위한 고도로 희석가능한 농축물에 있어서,
    a) 상기 농축물의 총 중량에 대해 6 중량% 내지 30 중량% 의 양으로 상기 농축물 내에 존재하는 연마제;
    b) 상기 농축물의 총 중량에 대해 0.01 중량% 내지 20 중량% 의 양으로 상기 농축물 내에 존재하는 산;
    c) 상기 농축물의 총 중량에 대해 0.001 중량% 내지 5 중량% 의 양으로 상기 농축물 내에 존재하고, C1-C12 알카놀 및 이의 유도체, 에탄올아민, 메틸아미노에탄올, 디메틸아미노에탄올, 이소프로파놀아민, 테트라메틸암모늄 히드록시드, 테트라부틸암모늄 히드록시드, 및 이들의 임의의 혼합물로 이루어지는 군으로부터 선택되는 안정화제; 및
    d) 물;을 포함하며, pH 는 2.2 내지 2.9 이고,
    상기 pH의 범위에서 TEOS : 폴리실리콘의 제거 속도 선택비(removal rate selectivity ratio)는 1:1 내지 2:1이고, TEOS : 실리콘나이트라이드의 제거 속도 선택비(removal rate selectivity ratio)는 1:1 내지 2:1인, 농축물.
  2. 제 1 항에 있어서,
    상기 연마제가 알루미나, 실리카, 티타니아, 산화세룸, 지르코니아, 이들의 함께 형성된 생성물 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 것인, 농축물.
  3. 제 2 항에 있어서,
    상기 연마제는 콜로이드성 실리카인 것인, 농축물.
  4. 제 1 항에 있어서,
    상기 산은 글루콘산, 락트산, 시트르산, 타르타르산, 말산, 글리콜산, 말론산, 포름산, 옥살산, 술폰산, 아미노산, 아미노아세트산, 염산, 질산, 황산, 포스폰산(phosphonic acid), 인산(phosphoric acid), 유기-인산, 및 이들의 임의의 혼합물로 이루어지는 군으로부터 선택되는 것인, 농축물.
  5. 제 1 항에 있어서,
    상기 산은 농축물의 총 중량에 대해 0.05 중량% 내지 3 중량% 의 양으로 농축물 내에 존재하는 것인, 농축물.
  6. 제 1 항에 있어서,
    오르가노틴, 살리실라닐라이드, 메르캅탄, 4 차 암모늄 화합물, 과산화수소, 및 이들의 임의의 혼합물로 이루어지는 군으로부터 선택되는 살생물제를 추가로 포함하는 것인, 농축물.
  7. 제 6 항에 있어서,
    상기 살생물제는 과산화수소인 것인, 농축물.
  8. 제 6 항에 있어서,
    상기 살생물제가 농축물의 총 중량에 대해 0.001 중량% 내지 8 중량% 의 양으로 존재하는 것인, 농축물.
  9. 제 1 항에 있어서,
    양이온성 계면활성제, 음이온성 계면활성제, 비이온성 계면활성제, 폴리-전해질, 양쪽이온성 계면활성제, 벤조트리아졸, 트리아졸, 벤즈이미다졸, 과산화수소, 글리세롤 및 이들의 화합물 및 혼합물로 이루어지는 군으로부터 선택되는 첨가제를 추가로 포함하는 것인, 농축물.
  10. 제 1 항에 있어서,
    상기 연마제는,
    상기 농축물의 총 중량에 대해 10 중량% 내지 25 중량% 의 양으로 존재하는, 농축물.
  11. 제 1 항에 있어서,
    농축물이 희석되어 사용 시점 슬러리를 형성하며,
    희석 비가 0 내지 60배인, 농축물.
  12. 제 11 항에 있어서,
    사용 시점 슬러리의 pH 가 2.2 내지 3.5 인 것인, 농축물.
  13. 제 1 항에 있어서,
    농축물이 희석되어 사용 시점 슬러리를 형성하며,
    상기 슬러리에 포함된 연마제는, 상기 슬러리의 총 중량에 대해 0.5 중량% 내지 30 중량% 의 양으로 존재하는, 농축물.
  14. 슬러리로 트랜지스터를 폴리싱하는 방법으로서,
    상기 슬러리는 상기 슬러리의 총 중량에 대해 6 중량% 내지 30 중량% 의 양으로 존재하는 연마제, 상기 슬러리의 총 중량에 대해 0.01 중량% 내지 20 중량% 의 양으로 존재하는 산, 상기 슬러리의 총 중량에 대해 0.001 중량% 내지 5 중량% 의 양으로 존재하는 안정화제 및 물을 포함하고,
    트랜지스터는 폴리실리콘 게이트, 상기 폴리실리콘 게이트를 덮는 하드마스크, 상기 하드마스크를 덮는 식각 저지층, 및 상기 식각 저지층을 덮는 유전체 층을 포함하며,
    상기 슬러리로 상기 유전체 층, 상기 식각 저지층, 상기 하드마스크, 및 상기 폴리실리콘 게이트를 폴리싱하는 단계를 포함하고,
    상기 슬러리의 pH 가 2.2 내지 3.5 이고, pH의 범위에서 유전체층 : 폴리실리콘 게이트의 제거 속도 선택비(removal rate selectivity ratio)는 1:1 내지 2:1이고, TEOS : 실리콘나이트라이드의 제거 속도 선택비(removal rate selectivity ratio)는 1:1 내지 2:1인 방법.
KR1020180037504A 2010-07-01 2018-03-30 고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물 KR101921617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/828,766 2010-07-01
US12/828,766 US8961815B2 (en) 2010-07-01 2010-07-01 Composition for advanced node front-and back-end of line chemical mechanical polishing

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062728A Division KR20120002924A (ko) 2010-07-01 2011-06-28 고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물

Publications (2)

Publication Number Publication Date
KR20180036679A true KR20180036679A (ko) 2018-04-09
KR101921617B1 KR101921617B1 (ko) 2018-11-23

Family

ID=45400061

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110062728A KR20120002924A (ko) 2010-07-01 2011-06-28 고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물
KR1020180037504A KR101921617B1 (ko) 2010-07-01 2018-03-30 고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020110062728A KR20120002924A (ko) 2010-07-01 2011-06-28 고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물

Country Status (5)

Country Link
US (2) US8961815B2 (ko)
KR (2) KR20120002924A (ko)
SG (1) SG177117A1 (ko)
TW (2) TWI608090B (ko)
WO (1) WO2012003082A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG188090A1 (en) * 2008-02-01 2013-03-28 Fujimi Inc Polishing composition and polishing method using the same
US8999193B2 (en) 2012-05-10 2015-04-07 Air Products And Chemicals, Inc. Chemical mechanical polishing composition having chemical additives and methods for using same
TWI481681B (zh) * 2012-05-10 2015-04-21 Air Prod & Chem 具有化學添加物的化學機械硏磨組合物及其使用方法
US10294399B2 (en) * 2017-01-05 2019-05-21 Cabot Microelectronics Corporation Composition and method for polishing silicon carbide
US10428241B2 (en) * 2017-10-05 2019-10-01 Fujifilm Electronic Materials U.S.A., Inc. Polishing compositions containing charged abrasive
CN109505901A (zh) * 2018-11-20 2019-03-22 宁国飞鹰汽车零部件股份有限公司 一种含芳纶纤维的摩擦材料及摩擦材料构件制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230833A (en) 1989-06-09 1993-07-27 Nalco Chemical Company Low sodium, low metals silica polishing slurries
EP0786504A3 (en) 1996-01-29 1998-05-20 Fujimi Incorporated Polishing composition
US5759917A (en) 1996-12-30 1998-06-02 Cabot Corporation Composition for oxide CMP
US6217416B1 (en) 1998-06-26 2001-04-17 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrates
US6255211B1 (en) 1998-10-02 2001-07-03 Texas Instruments Incorporated Silicon carbide stop layer in chemical mechanical polishing over metallization layers
JP2002231666A (ja) * 2001-01-31 2002-08-16 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
US6743683B2 (en) * 2001-12-04 2004-06-01 Intel Corporation Polysilicon opening polish
US7018560B2 (en) * 2003-08-05 2006-03-28 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Composition for polishing semiconductor layers
US7217949B2 (en) 2004-07-01 2007-05-15 International Business Machines Corporation Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI)
US7166506B2 (en) 2004-12-17 2007-01-23 Intel Corporation Poly open polish process
US7678700B2 (en) 2006-09-05 2010-03-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
CN101636465A (zh) 2007-01-31 2010-01-27 高级技术材料公司 用于化学机械抛光浆料应用的聚合物-二氧化硅分散剂的稳定化
JP5314329B2 (ja) * 2008-06-12 2013-10-16 富士フイルム株式会社 研磨液

Also Published As

Publication number Publication date
SG177117A1 (en) 2012-01-30
TW201625768A (zh) 2016-07-16
US8961815B2 (en) 2015-02-24
KR20120002924A (ko) 2012-01-09
KR101921617B1 (ko) 2018-11-23
WO2012003082A3 (en) 2012-03-22
TW201209146A (en) 2012-03-01
WO2012003082A2 (en) 2012-01-05
US20150132957A1 (en) 2015-05-14
US20120003901A1 (en) 2012-01-05
US9190286B2 (en) 2015-11-17
TWI537369B (zh) 2016-06-11
TWI608090B (zh) 2017-12-11

Similar Documents

Publication Publication Date Title
KR101921617B1 (ko) 고급 노드 전방 및 후방 배선 화학적 기계적 폴리싱용 조성물
US7037351B2 (en) Non-polymeric organic particles for chemical mechanical planarization
KR101899948B1 (ko) 연마 조성물 및 실리콘 산화물막 상의 실리콘 질화물의 선택적 연마 방법
US7981316B2 (en) Selective barrier metal polishing method
TWI452124B (zh) Ｃｍｐ用研磨液及使用其的研磨方法
KR102525310B1 (ko) 코발트용 화학 기계적 연마 방법
WO2017114309A1 (zh) 一种化学机械抛光液及其应用
KR102459546B1 (ko) 코발트용 화학 기계적 연마 방법
KR20120100820A (ko) 안정하고 농축가능하며, 수용성 셀룰로오스가 없는 화학 기계적 연마 조성물
KR101030733B1 (ko) 금속 기판의 화학-기계적 연마방법
CN111378382B (zh) 一种化学机械抛光液及其应用
JP2013038211A (ja) Ｃｍｐ用研磨液及びこれを用いた研磨方法
TWI701323B (zh) 用於研磨銅阻障層的漿料組成物
WO2016021325A1 (ja) Ｃｍｐ用研磨液及びこれを用いた研磨方法
KR101526006B1 (ko) 구리 연마용 cmp 슬러리 조성물　및 이를 이용한 연마 방법
JP6938855B2 (ja) Ｃｍｐ用研磨液及びこれを用いた研磨方法
JP2003238942A (ja) 研磨用組成物
JP2003151928A (ja) 研磨用組成物
JP2003100676A (ja) 研磨用組成物
JP2003100678A (ja) 研磨用組成物
JP2003100677A (ja) 研磨用組成物
JP2003082332A (ja) 研磨用組成物
JP2003249469A (ja) 研磨用組成物

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant