KR20180033349A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20180033349A
KR20180033349A KR1020160122150A KR20160122150A KR20180033349A KR 20180033349 A KR20180033349 A KR 20180033349A KR 1020160122150 A KR1020160122150 A KR 1020160122150A KR 20160122150 A KR20160122150 A KR 20160122150A KR 20180033349 A KR20180033349 A KR 20180033349A
Authority
KR
South Korea
Prior art keywords
signal
reference voltage
strobe signal
circuit
level
Prior art date
Application number
KR1020160122150A
Other languages
English (en)
Other versions
KR102671072B1 (ko
Inventor
홍윤기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160122150A priority Critical patent/KR102671072B1/ko
Priority claimed from KR1020160122150A external-priority patent/KR102671072B1/ko
Priority to US15/482,076 priority patent/US10332573B2/en
Publication of KR20180033349A publication Critical patent/KR20180033349A/ko
Application granted granted Critical
Publication of KR102671072B1 publication Critical patent/KR102671072B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)

Abstract

반도체장치는 기준전압과 스트로브신호를 비교하여 제1 비교스트로브신호를 생성하는 비교회로 및 트레이닝모드에 진입하는 경우 상기 기준전압의 전압레벨을 순차적으로 변경하고, 상기 제1 비교스트로브신호의 듀티비를 감지하여 기준전압의 전압레벨을 설정하는 기준전압트레이닝회로를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 트레이닝동작을 수행하는 반도체장치를 포함하는 반도체시스템에 관한 것이다.
일반적으로 반도체장치를 포함하는 집적회로는 외부로부터 입력된 외부신호를 입력 받아 내부신호로 생성하는 반도체시스템을 포함한다. 외부신호는 데이터, 데이터스트로브신호, 커맨드 및 어드레스 등이 있다. 반도체시스템은 외부신호를 기준전압과 비교하여 버퍼링하여 내부회로에서 이용되는 내부신호를 생성한다. 내부신호는 외부신호와 기준전압의 비교에 따라 논리레벨을 갖는데, 예를 들어, 내부신호의 논리레벨은 외부신호가 기준전압보다 높은 레벨인 경우 로직하이레벨, 외부신호가 기준전압보다 낮은 레벨인 경우 로직로우레벨로 설정될 수 있다. 반도체시스템에 입력되는 기준전압은 기 설정된 최대레벨(VILmax)과 최소레벨(VILmin)의 중간 레벨로 설정되어야 한다. 그러나 기준전압의 레벨은 주위환경, 시스템의 파워 노이즈, PCB(Print Circuit Board)의 배선형태 및 패키지의 배선 형태에 따라 과도한 변동이 발생할 수 있다. 기준전압의 레벨이 과도하게 변동하는 경우 반도체시스템은 입력신호의 논리레벨을 제대로 판단하지 못한다. 따라서, 외부신호의 논리레벨을 판단할 수 있는 기준전압의 전압레벨을 설정하는 것이 중요하다.
본 발명은 스트로브신호의 로직레벨을 판단하는 기준전압을 트레이닝할 수 있는 반도체장치를 포함하는 반도체시스템을 제공한다.
이를 위해 본 발명은 기준전압과 스트로브신호를 비교하여 제1 비교스트로브신호를 생성하는 비교회로 및 트레이닝모드에 진입하는 경우 상기 기준전압의 전압레벨을 순차적으로 변경하고, 상기 제1 비교스트로브신호의 듀티비를 감지하여 기준전압의 전압레벨을 설정하는 기준전압트레이닝회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 데이터, 스트로브신호, 반전스트로브신호 및 트레이닝진입신호를 출력하는 제1 반도체장치 및 기준전압과 상기 스트로브신호를 비교하여 비교스트로브신호를 생성하고, 상기 트레이닝진입신호에 응답하여 트레이닝모드에 진입하는 경우 상기 기준전압의 전압레벨을 순차적으로 변경하여 상기 비교스트로브신호의 듀티비를 감지하여 기준전압의 전압레벨을 설정하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 데이터, 스트로브신호, 반전스트로브신호 및 트레이닝진입신호를 출력하는 제1 반도체장치 및 기준전압과 상기 스트로브신호를 비교하여 제1 비교스트로브신호를 생성하고, 상기 트레이닝진입신호에 응답하여 트레이닝모드에 진입하는 경우 기 설정된 논리레벨로 설정된 상기스트로브신호를 입력받으며, 상기 스트로브신호의 전압레벨과 전원전압의 전압레벨의 중간값으로 상기 기준전압의 전압레벨을 설정하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 스트로브신호의 로직레벨을 판단하는 기준전압을 트레이닝하고, 기준전압과 스트로브신호의 비교결과에 따라 데이터입력버퍼를 제어함으로써 데이터입력버퍼의 동작 오류를 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 트레이닝모드에서 기 설정된 레벨을 갖는 스트로브신호와 전원전압의 중간레벨을 갖는 기준전압을 생성함으로써 트레이닝동작에 소모되는 시간을 단축할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 기준전압트레이닝회로의 일 실시예에 따른 블럭도이다.
도 3은 도 2에 도시된 기준전압트레이닝회로에 포함된 구간감지회로의 일 실시예에 따른 회로도이다.
도 4는 도 2에 도시된 기준전압트레이닝회로에 포함된 논리레벨비교회로의 일 실시예에 따른 회로도이다.
도 5는 도 2에 도시된 기준전압트레이닝회로에 포함된 제어신호생성회로의 일 실시예에 따른 회로도이다.
도 6은 도1 내지 도5에 도시된 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 7는 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 8는 도 7에 도시된 반도체시스템에 포함된 기준전압트레이닝회로의 일 실시예에 따른 블럭도이다.
도 9는 도 1 내지 도 8에 도시된 반도체시스템이 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(11) 및 제2 반도체장치(12)를 포함할 수 있다.
제1 반도체장치(11)는 데이터(DQ), 스트로브신호(DQS), 반전스트로브신호(DQSB) 및 트레이닝진입신호(TR_EN)를 출력할 수 있다. 제1 반도체장치(11)는 제2 반도체장치(12)에 대한 라이트동작이 수행되는 경우 데이터(DQ), 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 출력할 수 있다. 제1 반도체장치(11)는 트레이닝모드에 진입하기 위한 트레이닝진입신호(TR_EN)를 출력할 수 있다. 트레이닝모드는 제2 반도체장치(12)에서 생성되는 기준전압(VREF_DQS)의 전압레벨을 설정하기 위한 동작일 수 있다. 트레이닝진입신호(TR_EN)는 커맨드, 어드레스 및 데이터가 전송되는 라인 중 하나를 통해 전송될 수 있다. 제1 반도체장치(11)는 트레이닝모드에서 토글링하는 스트로브신호(DQS)를 출력할 수 있다.
제2 반도체장치(12)는 데이터입력버퍼(13), 스트로브신호버퍼(14), 데이터래치회로(15), 비교회로(16), 버퍼인에이블신호생성회로(17) 및 기준전압트레이닝회로(18)를 포함할 수 있다.
데이터입력버퍼(13)는 버퍼인에이블신호(EN_BUFF)에 응답하여 데이터(DQ)를 버퍼링하여 내부데이터(IDQ)를 생성할 수 있다. 데이터입력버퍼(13)는 버퍼인에이블신호(EN_BUFF)가 인에이블되는 구간 동안 데이터(DQ)를 버퍼링하여 내부데이터(IDQ)를 생성할 수 있다.
스트로브신호버퍼(14)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 버퍼링하여 내부스트로브신호(IDQS) 및 반전내부스트로브신호(IDQSB)를 생성할 수 있다. 스트로브신호버퍼(14)는 스트로브신호(DQS)를 버퍼링하여 내부스트로브신호(IDQS)를 생성하고, 반전스트로브신호(DQSB)를 버퍼링하여 반전내부스트로브신호(IDQSB)를 생성할 수 있다. 스트로브신호버퍼(14)는 실시예에 따라 분주회로를 포함하도록 구현될 수 있다. 분주회로를 포함하는 스트로브신호버퍼(14)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 분주하여 내부스트로브신호(IDQS) 및 반전내부스트로브신호(IDQSB)를 생성할 수 있다.
데이터래치회로(15)는 내부스트로브신호(IDQS) 및 반전내부스트로브신호(IDQSB)에 응답하여 내부데이터(IDQ)를 래치할 수 있다. 데이터래치회로(15)는 래치된 내부데이터(IDQ)를 정렬하여 래치데이터(DQ_LAT)를 생성할 수 있다.
비교회로(16)는 제1 비교기(161) 및 제2 비교기(162)를 포함할 수 있다.
제1 비교기(161)는 스트로브신호(DQS)와 기준전압(VREF_DQS)을 비교하여 제1 비교스트로브신호(CDQS1)를 생성할 수 있다. 제1 비교기(161)는 스트로브신호(DQS)의 레벨이 기준전압(VREF_DQS)의 레벨보다 낮은 경우 로직하이레벨의 제1 비교스트로브신호(CDQS1)를 생성할 수 있다. 제1 비교기(161)는 스트로브신호(DQS)의 레벨이 기준전압(VREF_DQS)의 레벨보다 높은 경우 로직로우레벨의 제1 비교스트로브신호(CDQS1)를 생성할 수 있다. 스트로브신호(DQS)와 기준전압(VREF_DQS)을 비교하여 생성되는 제1 비교스트로브신호(CDQS1)의 논리레벨은 실시예에 따라 다르게 설정할 수 있다.
제2 비교기(162)는 반전스트로브신호(DQSB)와 기준전압(VREF_DQS)을 비교하여 제2 비교스트로브신호(CDQS2)를 생성할 수 있다. 제2 비교기(162)는 반전스트로브신호(DQSB)의 레벨이 기준전압(VREF_DQS)의 레벨보다 낮은 경우 로직하이레벨의 제2 비교스트로브신호(CDQS2)를 생성할 수 있다. 제2 비교기(162)는 반전스트로브신호(DQSB)의 레벨이 기준전압(VREF_DQS)의 레벨보다 높은 경우 로직로우레벨의 제2 비교스트로브신호(CDQS2)를 생성할 수 있다. 반전스트로브신호(DQSB)와 기준전압(VREF_DQS)을 비교하여 생성되는 제2 비교스트로브신호(CDQS2)의 논리레벨은 실시예에 따라 다르게 설정할 수 있다.
기준전압트레이닝회로(18)는 트레이닝진입신호(TR_EN)에 응답하여 제1 비교스트로브신호(CDQS1)를 감지하여 기준전압(VREF_DQS)의 전압레벨을 조절할 수 있다. 기준전압트레이닝회로(18)는 트레이닝진입신호(TR_EN)에 응답하여 트레이닝모드에 진입하는 경우 기준전압(VREF_DQS)의 전압레벨을 순차적으로 변경할 수 있다. 기준전압트레이닝회로(18)는 제1 비교스트로브신호(CDQS1)의 듀티비를 감지하여 기준전압(VREF_DQS)의 전압레벨을 설정할 수 있다. 기준전압트레이닝회로(18)는 트레이닝모드에 진입하는 경우 기준전압(VREF_DQS)을 가장 낮은 전압레벨로 초기화시킬 수 있다. 기준전압트레이닝회로(18)는 초기 전압레벨로 설정된 기준전압(VREF_DQS)에 응답하여 생성된 제1 비교스트로브신호(CDQS1)의 듀티비를 감지할 수 있다. 예를 들어, 기준전압트레이닝회로(18)는 제1 비교스트로브신호(CDQS1)가 로직하이레벨인 구간보다 로직로우레벨인 구간이 긴 경우 기 설정된 전압레벨만큼 기준전압(VREF_DQS)을 상승시킬 수 있다. 기준전압트레이닝회로(18)는 기준전압(VREF_DQS)의 전압레벨을 순차적으로 상승시키며 트레이닝을 진행하고, 제1 비교스트로브신호(CDQS1)가 로직하이레벨인 구간보다 로직로우레벨인 구간이 짧아지는 경우 기준전압(VREF_DQS)의 전압레벨을 고정시키고 트레이닝모드가 종료될 수 있다.
도 2를 참고하면, 일 실시예에 따른 기준전압트레이닝회로(18)는 듀티비감지회로(21) 및 기준전압생성회로(22)를 포함할 수 있다.
듀티비감지회로(21)는 구간감지회로(211), 논리레벨비교회로(212) 및 제어신호생성회로(213)를 포함할 수 있다.
구간감지회로(211)는 제1 비교스트로브신호(CDQS1)의 듀티비를 감지하여 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)를 생성할 수 있다. 구간감지회로(211)는 제1 비교스트로브신호(CDQS1)의 로직하이레벨인 구간과 로직로우레벨인 구간을 감지하여 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)를 생성할 수 있다. 구간감지회로(211)는 제1 비교스트로브신호(CDQS1)가 로직하이레벨인 구간보다 로직로우레벨인 구간이 짧은 경우 로직하이레벨을 갖는 제1 감지신호(OUTP) 및 로직로우레벨을 갖는 제2 감지신호(OUTN)를 생성할 수 있다. 구간감지회로(211)는 제1 비교스트로브신호(CDQS1)가 로직하이레벨인 구간보다 로직로우레벨인 구간이 긴 경우 로직로우레벨을 갖는 제1 감지신호(OUTP) 및 로직하이레벨을 갖는 제2 감지신호(OUTN)를 생성할 수 있다. 구간감지회로(211)는 리셋신호(RSTB)에 응답하여 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)를 초기화시킬 수 있다. 구간감지회로(211)는 리셋신호(RSTB)에 응답하여 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)를 로직하이레벨로 초기화시킬 수 있다.
논리레벨비교회로(212)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)에 응답하여 듀티비감지신호(COUT)를 생성할 수 있다. 논리레벨비교회로(212)는 제1 감지신호(OUTP)가 로직하이레벨이고 제2 감지신호(OUTN)가 로직로우레벨인 경우 로직하이레벨의 듀티비감지신호(COUT)를 생성할 수 있다. 논리레벨비교회로(212)는 제1 감지신호(OUTP)가 로직로우레벨이고 제2 감지신호(OUTN)가 로직하이레벨인 경우 로직로우레벨의 듀티비감지신호(COUT)를 생성할 수 있다. 논리레벨비교회로(212)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)가 로직하이레벨인 경우 듀티비감지신호(COUT)를 래치할 수 있다.
제어신호생성회로(213)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)에 응답하여 카운팅신호(INC) 및 리셋신호(RSTB)를 생성할 수 있다. 제어신호생성회로(213)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)가 서로 다른 논리레벨을 갖는 경우 인에이블되는 카운팅신호(INC)를 생성할 수 있다. 제어신호생성회로(213)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)가 로직하이레벨인 경우 로직하이레벨의 카운팅신호(INC)를 생성할 수 있다. 제어신호생성회로(213)는 제1 감지신호(OUTP)가 로직하이레벨이고 제2 감지신호(OUTN)가 로직로우레벨인 경우 로직로우레벨의 카운팅신호(INC)를 생성할 수 있다. 제어신호생성회로(213)는 제1 감지신호(OUTP)가 로직로우레벨이고 제2 감지신호(OUTN)가 로직하이레벨인 경우 로직로우레벨의 카운팅신호(INC)를 생성할 수 있다. 제어신호생성회로(213)는 카운팅신호(INC)에 응답하여 리셋신호(RSTB)를 생성할 수 있다. 제어신호생성회로(213)는 카운팅신호(INC)가 로직로우레벨인 경우 로직로우레벨의 펄스를 포함하는 리셋신호(RSTB)를 생성할 수 있다. 제어신호생성회로(213)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN) 중 하나라도 로직로우레벨을 갖는 경우 로직로우레벨로 인에이블되는 카운팅신호(INC)를 생성하고, 로직로우레벨의 카운팅신호(INC)에 응답하여 로직로우레벨의 펄스를 포함하는 리셋신호(RSTB)를 생성할 수 있다.
기준전압생성회로(22)는 카운터(221) 및 기준전압출력회로(222)를 포함할 수 있다.
카운터(221)는 트레이닝진입신호(TR_EN), 듀티비감지신호(COUT) 및 카운팅신호(INC)에 응답하여 전압코드(VCODE<1:N>)를 생성할 수 있다. 카운터(221)는 트레이닝진입신호(TR_EN)에 응답하여 전압코드(VCODE<1:N>)를 초기화시킬 수 있다. 카운터(221)는 듀티비감지신호(COUT)가 로직하이레벨인 상태에서 카운팅신호(INC)가 로직하이레벨에서 로직로우레벨로 레벨천이하는 경우 전압코드(VCODE<1:N>)를 카운팅할 수 있다. 카운터(221)는 듀티비감지신호(COUT)가 로직로우레벨로 레벨천이하는 경우 전압코드(VCODE<1:N>)를 저장하고, 저장된 전압코드(VCODE<1:N>)를 출력할 수 있다.
기준전압출력회로(222)는 전압코드(VCODE<1:N>)에 응답하여 기준전압(VREF_DQS)을 출력할 수 있다. 기준전압출력회로(222)는 전압코드(VCODE<1:N>)의 코드값에 대응하는 레벨을 갖는 기준전압(VREF_DQS)을 출력할 수 있다. 기준전압출력회로(222)는 다수의 저항을 포함하는 저항열로 구성되어 전압코드(VCODE<1:N>)에 대응하는 레벨을 갖는 기준전압(VREF_DQS)을 출력할 수 있다. 기준전압출력회로(222)는 실시예에 따라 전압코드(VCODE<1:N>)에 대응되는 레벨을 갖는 기준전압(VREF_DQS)을 출력하는 다양한 회로로 구성될 수 있다.
도 3을 참고하면, 구간감지회로(211)는 반전회로(31), 구간비교회로(32), 제1 리셋소자(33), 제2 리셋소자(34), 제1 전달회로(35) 및 제2 전달회로(36)를 포함할 수 있다.
반전회로(31)는 인버터(IV31)를 포함할 수 있다. 인버터(IN31)는 제1 비교스트로브신호(CDQS1)를 반전버퍼링하여 반전비교스트로브신호(CDQS1B)를 생성할 수 있다.
구간비교회로(32)는 PMOS트랜지스터들(P31, P32), NMOS트랜지스터들(N31, N32, N33, N34, N35) 및 커패시터(C31, C32)를 포함할 수 있다. PMOS트랜지스터(P31)는 전원전압(VDD)과 제1 노드(ND1) 사이에 연결되어 제2 노드(ND2)의 전압에 응답하여 턴온될 수 있다. 제1 노드(ND1)는 제1 감지신호(OUTP)가 출력되는 노드일 수 있다. 제2 노드(ND2)는 제2 감지신호(OUTN)가 출력되는 노드일 수 있다. PMOS트랜지스터(P32)는 전원전압(VDD)과 제2 노드(ND2) 사이에 연결되어 제1 노드(ND1)의 전압에 응답하여 턴온될 수 있다. NMOS트랜지스터(N31)는 제1 노드(ND1)와 제3 노드(ND3) 사이에 연결되어 전달스트로브신호(TDQS)에 응답하여 턴온될 수 있다. NMOS트랜지스터(N32)는 제2 노드(ND2)와 제4 노드(ND4) 사이에 연결되어 반전전달스트로브신호(TDQSB)에 응답하여 턴온될 수 있다. NMOS트랜지스터(N33)는 제3 노드(ND3)와 제5 노드(ND5) 사이에 연결되어 제1 노드(ND1)의 전압에 응답하여 턴온될 수 있다. NMOS트랜지스터(N34)는 제4 노드(ND4)와 제5 노드(ND5) 사이에 연결되어 제2 노드(ND2)의 전압에 응답하여 턴온될 수 있다. NMOS트랜지스터(N35)는 제5 노드(ND5)와 접지전압(VSS) 사이에 연결되어 바이어스전압(BIAS)에 응답하여 턴온될 수 있다. 바이어스전압(BIAS)은 파워업구간 이후에 일정한 전압레벨을 갖는 신호일 수 있다. 커패시터(C31)는 제1 노드(ND1)와 접지전압(VSS) 사이에 연결될 수 있다. 커패시터(C32)는 제2 노드(ND2)와 접지전압(VSS) 사이에 연결될 수 있다. 파워업구간은 반도체장치에 공급되는 외부전압(VDD)의 전압레벨이 0[V]로부터 시작하여 일정한 기울기를 가지고 목적 전압 레벨까지 상승하는 구간으로 설정될 수 있다.
제1 리셋소자(33)는 PMOS트랜지스터(P33)를 포함할 수 있다. PMOS트랜지터(33)는 전원전압(VDD)과 제1 노드(ND1) 사이에 연결되어 리셋신호(RSTB)에 응답하여 턴온될 수 있다. 제1 리셋소자(33)는 리셋신호(RSTB)에 포함된 로직로우레벨의 펄스에 응답하여 제1 노드(ND1)를 로직하이레벨로 구동하여 제1 감지신호(OUTP)를 로직하이레벨로 초기화시킬 수 있다.
제2 리셋소자(34)는 PMOS트랜지스터(P34)를 포함할 수 있다. PMOS트랜지스터(34)는 전원전압(VDD)과 제2 노드(ND2) 사이에 연결되어 리셋신호(RSTB)에 응답하여 턴온될 수 있다. 제2 리셋소자(34)는 리셋신호(RSTB)에 포함된 로직로우레벨의 펄스에 응답하여 제2 노드(ND2)를 로직하이레벨로 구동하여 제2 감지신호(OUTN)를 로직하이레벨로 초기화시킬 수 있다.
제1 전달회로(35)는 앤드게이트(AND31)를 포함할 수 있다. 앤드게이트(AND31)는 리셋신호(RSTB) 및 제1 비교스트로브신호(CDQS1)를 논리곱연산하여 전달스트로브신호(TDQS)를 생성할 수 있다. 제1 전달회로(35)는 리셋신호(RSTB)가 로직하이레벨을 갖는 경우 제1 비교스트로브신호(CDQS1)를 전달스트로브신호(TDQS)로 전달할 수 있다. 제1 전달회로(35)는 리셋신호(RSTB)가 로직로우레벨을 갖는 경우 제1 비교스트로브신호(CDQS1)의 입력을 차단하고 로직로우레벨의 전달스트로브신호(TDQS)를 생성할 수 있다.
제2 전달회로(36)는 앤드게이트(AND32)를 포함할 수 있다. 앤드게이트(AND32)는 리셋신호(RSTB) 및 반전비교스트로브신호(CDQS1B)를 논리곱연산하여 반전전달스트로브신호(TDQSB)를 생성할 수 있다. 제2 전달회로(36)는 리셋신호(RSTB)가 로직하이레벨을 갖는 경우 반전비교스트로브신호(CDQS1B)를 반전전달스트로브신호(TDQSB)로 전달할 수 있다. 제2 전달회로(36)는 리셋신호(RSTB)가 로직로우레벨을 갖는 경우 제1 반전비교스트로브신호(CDQS1B)의 입력을 차단하고 로직로우레벨의 반전전달스트로브신호(TDQSB)를 생성할 수 있다.
이와 같이 구간감지회로(211)는 로직로우레벨의 리셋신호(RSTB)가 입력되는 경우 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)를 로직하이레벨로 초기화 시킬 수 있다. 구간감지회로(211)는 로직하이레벨의 리셋신호(RSTB)가 입력되는 경우 제1 비교스트로브신호(CDQS1)를 전달스트로브신호(TDQS)로 전달하고, 반전비교스트로브신호(CDQS1B)를 반전전달스트로브신호(TDQSB)로 전달할 수 있다. 구간비교회로(32)는 전달스트로브신호(TDQS)가 반전전달스트로브신호(TDQSB)보다 로직하이레벨인 구간이 짧은 경우 NMOS트렌지스터(N32)가 턴온되는 구간이 NMOS트랜지스터(N31)가 턴온되는 구간보다 길어져 제2 노드(ND2)의 전하를 제1 노드(ND1)의 전하보다 빠르게 방출 할 수 있다. 제2 노드(ND2)의 전하가 방출되어 로직로우레벨을 갖는 경우 PMOS트랜지스터(P31)가 턴온되어 제1 노드(ND1)는 로직하이레벨을 가질 수 있다. 따라서, 구간감지회로(211)는 로직하이레벨의 제1 감지신호(OUTP) 및 로직로우레벨의 제2 감지신호(OUTN)를 생성할 수 있다. 구간비교회로(32)는 전달스트로브신호(TDQS)가 반전전달스트로브신호(TDQSB)보다 로직하이레벨인 구간이 긴 경우 NMOS트렌지스터(N31)가 턴온되는 구간이 NMOS트랜지스터(N32)가 턴온되는 구간보다 길어져 제1 노드(ND1)의 전하를 제2 노드(ND2)의 전하보다 빠르게 방출 할 수 있다. 제1 노드(ND1)의 전하가 방출되어 로직로우레벨을 갖는 경우 PMOS트랜지스터(P32)가 턴온되어 제2 노드(ND2)는 로직하이레벨을 가질 수 있다. 따라서, 구간감지회로(211)는 로직로우레벨의 제1 감지신호(OUTP) 및 로직하이레벨의 제2 감지신호(OUTN)를 생성할 수 있다.
도 4를 참고하면, 논리레벨비교회로(212)는 낸드게이트(NAND41, NAND42) 및 인버터(IV41)를 포함할 수 있다. 낸드게이트(NAND41)는 제1 감지신호(OUTP) 및 제1 래치신호(LAT1)를 부정논리곱연산하여 제2 래치신호(LAT2)를 생성할 수 있다. 낸드게이트(NAND42)는 제2 감지신호(OUTN) 및 제2 래치신호(LAT2)를 부정논리곱연산하여 제1 래치신호(LAT1)를 생성할 수 있다. 인버터(IV41)는 제2 래치신호(LAT2)를 반전버퍼링하여 듀티비감지신호(COUT)를 생성할 수 있다. 논리레벨비교회로(212)는 제1 감지신호(OUTP)가 로직하이레벨이고 제2 감지신호(OUTN)가 로직로우레벨인 경우 로직하이레벨의 듀티비감지신호(COUT)를 생성할 수 있다. 논리레벨비교회로(212)는 제1 감지신호(OUTP)가 로직로우레벨이고 제2 감지신호(OUTN)가 로직하이레벨인 경우 로직로우레벨의 듀티비감지신호(COUT)를 생성할 수 있다. 논리레벨비교회로(212)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)가 로직하이레벨인 경우 제1 래치신호(LAT1) 및 제2 래치신호(LAT2)를 래치하여 레벨이 일정한 듀티비감지신호(COUT)를 생성할 수 있다.
도 5를 참고하면, 제어신호생성회로(213)는 카운팅신호생성회로(51) 및 리셋신호생성회로(52)를 포함할 수 있다.
카운팅신호생성회로(51)는 제1 버퍼(511), 제2 버퍼(512) 및 앤드게이트(AND51)를 포함할 수 있다. 제1 버퍼(511)는 제1 감지신호(OUTP)를 버퍼링하여 출력할 수 있다. 제2 버퍼(512)는 제2 감지신호(OUTN)를 버퍼링하여 출력할 수 있다. 앤드게이트(AND51)는 제1 버퍼(511)의 출력 및 제2 버퍼(512)의 출력을 논리곱연산하여 카운팅신호(INC)를 생성할 수 있다. 즉, 카운팅신호생성회로(51)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN) 중 하나라도 로직로우레벨인 경우 로직로우레벨의 카운팅신호(INC)를 생성할 수 있다.
리셋신호생성회로(52)는 딜레이(521) 및 오어게이트(OR51)를 포함할 수 있다. 딜레이(521)는 카운팅신호(INC)를 기 설정된 구간만큼 지연시켜 출력할 수 있다. 오어게이트(OR51)는 카운팅신호(INC) 및 딜레이(521)의 출력을 논리합연산하여 리셋신호(RSTB)로 출력할 수 있다. 즉, 리셋신호생성회로(52)는 카운팅신호(INC)가 로직로우레벨로 레벨천이하는 경우 소정구간 발생하는 펄스를 포함하는 리셋신호(RSTB)를 생성할 수 있다. 리셋신호(RSTB)의 펄스는 로직로우레벨로 설정될 수 있다.
도 6을 참고하여 본 발명의 동작을 살펴보면, 트레이닝모드에 진입하는 경우 전압코드(VCODE<1:N>)를 초기화하여 기준전압(VREF_DQS)의 전압레벨을 가장 낮은 레벨로 설정할 수 있다. 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)는 로직하이레벨로 초기화 될 수 있다.
T11 시점부터 제2 반도체장치(12)는 토글링되는 스트로브신호(DQS)를 입력받을 수 있다. 비교회로(16)는 스트로브신호(DQS)와 기준전압(VREF_DQS)을 비교하여 제1 비교스트로브신호(CDQS1)를 생성할 수 있다. 제1 비교스트로브신호(CDQS1)는 스트로브신호(DQS)의 전압레벨이 기준전압(VREF_DQS)의 전압레벨보다 낮은 경우 로직하이레벨을 갖을 수 있다. 제1 비교스트로브신호(CDQS1)는 스트로브신호(DQS)의 전압레벨이 기준전압(VREF_DQS)의 전압레벨보다 높은 경우 로직로우레벨을 가질 수 있다. 반전비교스트로브신호(CDQS1B)는 제1 비교스트로브신호(CDQS1)를 반전시켜 생성될 수 있다. 구간감지회로(211)는 T11 시점부터 T21시점까지 비교스트로브신호(CDQS1)의 로직하이레벨인 구간이 로직로우레벨인 구간보다 짧기 때문에 T12시점에서 로직하이레벨의 제1 감지신호(OUTP) 및 로직로우레벨의 제2 감지신호(OUTN)를 생성할 수 있다. 논리레벨비교회로(212)는 로직하이레벨의 제1 감지신호(OUTP) 및 로직로우레벨의 제2 감지신호(OUTN)에 응답하여 로직하이레벨의 듀티비감지신호(COUT)를 생성할 수 있다. 제어신호생성회로(213)는 로직로우레벨의 제2 감지신호(OUTN)에 응답하여 T12시점에 로직로우레벨로 레벨천이하는 카운팅신호(INC)를 생성하고, 카운팅신호(INC)에 응답하여 로직로우레벨의 펄스를 포함하는 리셋신호(RSTB)를 생성할 수 있다. 카운터(221)는 T12시점에 카운팅신호(INC)에 응답하여 전압코드(VCODE<1:N>)를 카운팅할 수 있다. 기준전압출력회로(222)는 카운팅된 전압코드(VCODE<1:N>)에 응답하여 T12시점에 기준전압(VREF_DQS)을 기 설정된 레벨만큼 상승시킬 수 있다. 구간감지회로(211)는 리셋신호(RSTB)에 응답하여 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)를 로직하이레벨로 초기화시킬 수 있다. 논리레벨비교회로(212)는 로직하이레벨의 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)에 응답하여 로직하이레벨의 듀티비감지신호(COUT)를 래치할 수 있다.
구간감지회로(211)는 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)가 로직하이레벨로 초기화된 시점부터 T13시점까지 비교스트로브신호(CDQS1)의 로직하이레벨인 구간이 로직로우레벨인 구간보다 짧기때문에 T13시점에서 로직하이레벨의 제1 감지신호(OUTP) 및 로직로우레벨의 제2 감지신호(OUTN)를 생성할 수 있다. 논리레벨비교회로(212)는 로직하이레벨의 제1 감지신호(OUTP) 및 로직로우레벨의 제2 감지신호(OUTN)에 응답하여 로직하이레벨의 듀티비감지신호(COUT)를 생성할 수 있다. 제어신호생성회로(213)는 로직로우레벨의 제2 감지신호(OUTN)에 응답하여 T13시점에 로직로우레벨로 레벨천이하는 카운팅신호(INC)를 생성하고, 카운팅신호(INC)에 응답하여 로직로우레벨의 펄스를 포함하는 리셋신호(RSTB)를 생성할 수 있다. 카운터(221)는 T13시점에 카운팅신호(INC)에 응답하여 전압코드(VCODE<1:N>)를 카운팅할 수 있다. 기준전압출력회로(222)는 카운팅된 전압코드(VCODE<1:N>)에 응답하여 T13시점에 기준전압(VREF_DQS)을 기 설정된 레벨만큼 상승시킬 수 있다. 구간감지회로(211)는 리셋신호(RSTB)에 응답하여 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)를 로직하이레벨로 초기화시킬 수 있다. 논리레벨비교회로(212)는 로직하이레벨의 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)에 응답하여 로직하이레벨의 듀티비감지신호(COUT)를 래치할 수 있다.
구간감지회로(211)는 기준전압(VREF_DQS)의 전압레벨이 상승함에 따라 제1 감지신호(OUTP) 및 제2 감지신호(OUTN)가 로직하이레벨로 초기화된 시점부터 T14시점까지 비교스트로브신호(CDQS1)의 로직하이레벨인 구간이 로직로우레벨인 구간보다 길어질 수 있다. 따라서, T14시점에서 구간감지회로(211)는 로직로우레벨의 제1 감지신호(OUTP) 및 로직하이레벨의 제2 감지신호(OUTN)를 생성할 수 있다. 논리레벨비교회로(212)는 로직로우레벨의 제1 감지신호(OUTP) 및 로직하이레벨의 제2 감지신호(OUTN)에 응답하여 로직로우레벨의 듀티비감지신호(COUT)를 생성할 수 있다. 카운터(221)는 로직로우레벨의 듀티비감지신호(COUT)에 응답하여 전압코드(VCODE<1:N>)를 저장하고, 저장된 전압코드(VCODE<1:N>)를 출력할 수 있다. 기준전압출력회로(222)는 카운터(221)에서 출력되는 전압코드(VCODE<1:N>)에 대응되는 레벨로 기준전압(VREF_DQS)을 출력하고, 트레이닝모드는 종료될 수 있다.
이상 살펴본 바와 같이 본 실시예에 따른 반도체시스템은 스트로브신호의 로직레벨을 판단하는 기준전압을 트레이닝하고, 기준전압과 스트로브신호의 비교결과에 따라 데이터입력버퍼를 제어함으로써 데이터입력버퍼의 동작 오류를 방지할 수 있는 효과가 있다.
도 7에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체시스템은 제1 반도체장치(71) 및 제2 반도체장치(72)로 구성될 수 있다.
제1 반도체장치(71)는 데이터(DQ), 스트로브신호(DQS), 반전스트로브신호(DQSB) 및 트레이닝진입신호(TR_EN)를 출력할 수 있다. 제1 반도체장치(71)는 제2 반도체장치(72)에 대한 라이트동작이 수행되는 경우 데이터(DQ), 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 출력할 수 있다. 제1 반도체장치(71)는 트레이닝모드에 진입하기 위한 트레이닝진입신호(TR_EN)를 출력할 수 있다. 트레이닝모드는 제2 반도체장치(72)에서 생성되는 기준전압(VREF_DQS)의 전압레벨을 설정하기 위한 동작일 수 있다. 트레이닝진입신호(TR_EN)는 커맨드, 어드레스 및 데이터가 전송되는 라인 중 하나를 통해 전송될 수 있다. 제1 반도체장치(71)는 트레이닝모드에서 기 설정된 레벨을 갖는 스트로브신호(DQS)를 출력할 수 있다. 스트로브신호(DQS)는 트레이닝모드에서 로직로우레벨을 가질 수 있다.
제2 반도체장치(72)는 데이터입력버퍼(73), 스트로브신호버퍼(74), 데이터래치회로(75), 비교회로(76) 및 버퍼인에이블신호생성회로(77) 및 기준전압트레이닝회로(78)를 포함할 수 있다.
데이터입력버퍼(73)는 버퍼인에이블신호(EN_BUFF)에 응답하여 데이터(DQ)를 버퍼링하여 내부데이터(IDQ)를 생성할 수 있다. 데이터입력버퍼(73)는 버퍼인에이블신호(EN_BUFF)가 인에이블되는 구간 동안 데이터(DQ)를 버퍼링하여 내부데이터(IDQ)를 생성할 수 있다.
스트로브신호버퍼(74)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 버퍼링하여 내부스트로브신호(IDQS) 및 반전내부스트로브신호(IDQSB)를 생성할 수 있다. 스트로브신호버퍼(74)는 스트로브신호(DQS)를 버퍼링하여 내부스트로브신호(IDQS)를 생성할 수 있다. 스트로브신호버퍼(74)는 반전스트로브신호(DQSB)를 버퍼링하여 반전내부스트로브신호(IDQSB)를 생성할 수 있다. 스트로브신호버퍼(74)는 분주회로를 포함할 수 있다. 분주회로를 포함하는 스트로브신호버퍼(74)는 스트로브신호(DQS) 및 반전스트로브신호(DQSB)를 분주하여 내부스트로브신호(IDQS) 및 반전내부스트로브신호(IDQSB)를 생성할 수 있다.
데이터래치회로(75)는 내부스트로브신호(IDQS) 및 반전내부스트로브신호(IDQSB)에 응답하여 내부데이터(IDQ)를 래치할 수 있다. 데이터래치회로(75)는 래치된 내부데이터(IDQ)를 정렬하여 래치데이터(DQ_LAT)를 생성할 수 있다. 데이터래치회로(75)는 내부스트로브신호(IDQS) 및 반전내부스트로브신호(IDQSB)에 응답하여 내부데이터(IDQ)를 통해 직렬로 입력되는 데이터를 병렬로 래치할 수 있다. 데이터래치회로(75)는 래치된 데이터를 정렬하여 래치데이터(DQ_LAT)를 생성할 수 있다.
비교회로(76)는 제1 비교기(761) 및 제2 비교기(762)를 포함할 수 있다.
제1 비교기(761)는 스트로브신호(DQS)와 기준전압(VREF_DQS)을 비교하여 제1 비교스트로브신호(CDQS1)를 생성할 수 있다. 제1 비교기(761)는 스트로브신호(DQS)의 레벨이 기준전압(VREF_DQS)의 레벨보다 낮은 경우 로직하이레벨의 제1 비교스트로브신호(CDQS1)를 생성할 수 있다. 제1 비교기(761)는 스트로브신호(DQS)의 레벨이 기준전압(VREF_DQS)의 레벨보다 높은 경우 로직로우레벨의 제1 비교스트로브신호(CDQS1)를 생성할 수 있다. 스트로브신호(DQS)와 기준전압(VREF_DQS)을 비교하여 생성되는 제1 비교스트로브신호(CDQS1)의 논리레벨은 실시예에 따라 다르게 설정할 수 있다.
제2 비교기(762)는 반전스트로브신호(DQSB)와 기준전압(VREF_DQS)을 비교하여 제2 비교스트로브신호(CDQS2)를 생성할 수 있다. 제2 비교기(762)는 반전스트로브신호(DQSB)의 레벨이 기준전압(VREF_DQS)의 레벨보다 낮은 경우 로직하이레벨의 제2 비교스트로브신호(CDQS2)를 생성할 수 있다. 제2 비교기(762)는 반전스트로브신호(DQSB)의 레벨이 기준전압(VREF_DQS)의 레벨보다 높은 경우 로직로우레벨의 제2 비교스트로브신호(CDQS2)를 생성할 수 있다. 반전스트로브신호(DQSB)와 기준전압(VREF_DQS)을 비교하여 생성되는 제2 비교스트로브신호(CDQS2)의 논리레벨은 실시예에 따라 다르게 설정할 수 있다.
기준전압트레이닝회로(78)는 트레이닝진입신호(TR_EN)에 응답하여 전원전압(도 8의 VDD)과 스트로브신호(DQS)를 비교하여 기준전압(VREF_DQS)의 전압레벨을 설정할 수 있다. 기준전압트레이닝회로(78)는 트레이닝진입신호(TR_EN)에 응답하여 트레이닝모드에 진입하는 경우 기 설정된 레벨로 설정된 스트로브신호(DQS)의 전압레벨과 전원전압(도 8의 VDD)의 전압레벨의 중간값으로 기준전압(VREF_DQS)의 전압레벨을 설정할 수 있다. 스트로브신호(DQS)가 트레이닝모드에서 설정되는 레벨은 로직로우레벨로 설정될 수 있다.
도 8을 참고하면, 기준전압트레이닝회로(78)는 제1 코드생성회로(81), 제2 코드생성회로(82) 및 기준전압레벨설정회로(83)를 포함할 수 있다.
제1 코드생성회로(81)는 전원전압(VDD)을 입력 받아 제1 전압코드(VCODE1<1:N>)를 생성할 수 있다. 제1 코드생성회로(81)는 전원전압(VDD)의 전압레벨에 대응되는 제1 전압코드(VCODE1<1:N>)를 생성할 수 있다. 전원전압(VDD)의 전압레벨에 대응되는 제1 전압코드(VCODE1<1:N>)의 논리레벨조합은 실시예에 따라 다양하게 설정할 수 있다. 실시예에 따라서, 제1 코드생성회로(81)는 접지전압(미도시)을 입력 받아 접지전압(미도시)의 전압레벨에 대응되는 제1 전압코드(VCODE1<1:N>)를 생성할 수 있다.
제2 코드생성회로(82)는 스트로브신호(DQS)를 입력 받아 제2 전압코드(VCODE2<1:N>)를 생성할 수 있다. 제2 코드생성회로(82)는 트레이닝모드에서 로직로우레벨로 설정된 스트로브신호(DQS)의 전압레벨에 대응되는 제2 전압코드(VCODE2<1:N>)를 생성할 수 있다. 로직로우레벨로 설정된 스트로브신호(DQS)의 전압레벨에 대응되는 제2 전압코드(VCODE2<1:N>)의 논리레벨조합은 실시예에 따라 다양하게 설정할 수 있다. 실시예에 따라서, 제2 코드생성회로(82)는 로직하이레벨로 설정된 스트로브신호(DQS)를 입력 받아 스트로브신호(DQS)의 전압레벨에 대응되는 제2 전압코드(VCODE2<1:N>)를 생성할 수 있다.
기준전압레벨설정회로(83)는 트레이닝진입신호(TR_EN)에 응답하여 제1 전압코드(VCODE1<1:N>) 및 제2 전압코드(VCODE2<1:N>)의 중간코드값에 대응되는 전압레벨을 갖는 기준전압(VREF_DQS)을 생성할 수 있다. 기준전압레벨설정회로(83)는 트레이닝진입신호(TR_EN)에 응답하여 트레이닝모드에 진입하는 경우 제1 전압코드(VCODE1<1:N>) 및 제2 전압코드(VCODE2<1:N>)를 비교하여 중간코드값을 계산하여 저장할 수 있다. 기준전압레벨설정회로(83)는 저장된 중간코드값에 대응되는 전압레벨을 갖는 기준전압(VREF_DQS)을 생성할 수 있다.
이상 살펴본 바와 같이 본 실시예에 따른 반도체시스템은 트레이닝모드에서 기 설정된 레벨을 갖는 스트로브신호와 전원전압의 중간레벨을 갖는 기준전압을 생성함으로써 트레이닝동작에 소모되는 시간을 단축할 수 있는 효과가 있다.
앞서, 도 1 내지 도 8에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 9를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 제2 반도체장치(12) 및 도 7에 도시된 제2 반도체장치(72)를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 메모리컨트롤러(1002)는 도 1에 도시된 제1 반도체장치(11) 및 도 7에 도시된 제1 반도체장치(71)를 포함할 수 있다. 도 9에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
11: 제1 반도체장치 12: 제2 반도체장치
13: 데이터입력버퍼 14: 스트로브신호버퍼
15: 데이터래치회로 16: 비교회로
161: 제1 비교기 162: 제2 비교기
17: 버퍼인에이블신호생성회로 18: 기준전압트레이닝회로
21: 듀티비감지회로 211: 구간감지회로
212: 논리레벨비교회로 213: 제어신호생성회로
22: 기준전압생성회로 221: 카운터
222: 기준전압출력회로 31: 반전회로
32: 구간비교회로 33: 제1 리셋소자
34: 제2 리셋소자 35: 제1 전달회로
36: 제2 전달회로 51: 카운팅신호생성회로
52: 리셋신호생성회로 71: 제1 반도체장치
72: 제2 반도체장치 73: 데이터입력버퍼
74: 스트로브신호버퍼 75: 데이터래치회로
76: 비교회로 761: 제1 비교기
762: 제2 비교기 77: 버퍼인에이블신호생성회로
78: 기준전압트레이닝회로 81: 제1 코드생성회로
82: 제2 코드생성회로 83: 기준전압레벨설정회로

Claims (20)

  1. 기준전압과 스트로브신호를 비교하여 제1 비교스트로브신호를 생성하는 비교회로; 및
    트레이닝모드에 진입하는 경우 상기 기준전압의 전압레벨을 순차적으로 변경하고, 상기 제1 비교스트로브신호의 듀티비를 감지하여 기준전압의 전압레벨을 설정하는 기준전압트레이닝회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 기준전압트레이닝회로는 상기 기준전압의 전압레벨을 가장 낮은 전압레벨로 설정한 상태에서 상기 제1 비교스트로브신호가 제1 논리레벨을 갖는 구간보다 제2 논리레벨을 갖는 구간이 짧은 경우 기준전압의 전압레벨을 기 설정된 전압레벨만큼 상승시키는 반도체장치.
  3. 제 2 항에 있어서, 상기 기준전압트레이닝회로는 상기 제1 비교스트로브신호가 제1 논리레벨을 갖는 구간보다 제2 논리레벨을 갖는 구간이 길어지는 경우 상기 기준전압의 전압레벨을 고정시키고 상기 트레이닝동작이 종료되는 반도체장치.
  4. 제 1 항에 있어서, 상기 기준전압트레이닝회로는
    상기 제1 비교스트로브신호가 제1 논리레벨을 갖는 구간과 제2 논리레벨을 갖는 구간을 비교하여 듀티비감지신호 및 카운팅신호를 생성하는 듀티비감지회로; 및
    상기 트레이닝모드에 인에이블되는 트레이닝진입신호에 응답하여 상기 기준전압을 초기화시키고, 상기 카운팅신호에 응답하여 상기 기준전압의 전압레벨을 순차적으로 변화시키며, 상기 듀티비감지신호에 응답하여 상기 기준전압의 전압레벨을 설정하는 기준전압생성회로를 포함하는 반도체장치.
  5. 제 4 항에 있어서, 상기 듀티비감지회로는
    상기 제1 비교스트로브신호가 제1 논리레벨을 갖는 구간과 제2 논리레벨을 갖는 구간을 비교하여 제1 감지신호 및 제2 감지신호를 생성하고, 리셋신호에 응답하여 상기 제1 감지신호 및 상기 제2 감지신호를 초기화시키는 구간감지회로;
    상기 제1 감지신호 및 상기 제2 감지신호에 응답하여 레벨천이하는 듀티비감지신호를 생성하는 논리레벨비교회로; 및
    상기 제1 감지신호 및 상기 제2 감지신호에 응답하여 상기 제1 비교스트로브신호의 듀티비가 감지된 경우 카운팅신호 및 리셋신호를 생성하는 제어신호생성회로를 포함하는 반도체장치.
  6. 제 5 항에 있어서, 상기 구간감지회로는
    상기 제1 비교스트로브신호를 반전버퍼링하여 반전비교스트로브신호를 생성하는 반전회로;
    상기 리셋신호에 응답하여 상기 제1 비교스트로브신호를 전달스트로브신호로 전달하는 제1 전달회로;
    상기 리셋신호에 응답하여 상기 반전비교스트로브신호를 반전전달스트로브신호로 전달하는 제2 전달회로;
    상기 전달스트로브신호가 제1 논리레벨인 구간과 상기 반전전달스트로브신호가 제1 논리레벨인 구간을 비교하여 상기 제1 감지신호 및 상기 제2 감지신호를 생성하는 감지회로;
    상기 리셋신호에 응답하여 상기 제1 감지신호를 초기화시키는 제1 리셋소자; 및
    상기 리셋신호에 응답하여 상기 제2 감지신호를 초기화시키는 제2 리셋소자를 포함하는 반도체장치.
  7. 제 5 항에 있어서, 상기 논리레벨비교회로는
    상기 제1 감지신호와 제1 래치신호를 부정논리곱연산하여 제2 래치신호를 생성하는 제1 낸드게이트;
    상기 제2 래치신호와 상기 제2 감지신호를 부정논리곱연산하여 상기 제1 래치신호를 생성하는 제2 낸드게이트; 및
    상기 제2 래치신호를 반전버퍼링하여 상기 듀티비감지신호를 생성하는 인버터를 포함하는 반도체장치.
  8. 제 5 항에 있어서, 상기 제어신호생성회로는
    상기 제1 감지신호 및 상기 제2 감지신호가 서로 다른 논리레벨을 갖는 경우 인에이블되는 카운팅신호를 생성하는 카운팅신호생성회로; 및
    상기 카운팅신호에 응답하여 기 설정된 펄스폭을 갖는 리셋신호를 생성하는 리셋신호생성회로를 포함하는 반도체장치.
  9. 제 4 항에 있어서, 상기 기준전압생성회로는
    상기 트레이닝진입신호에 응답하여 초기화되고, 상기 카운팅신호에 응답하여 카운팅되는 전압코드를 생성하되, 상기 듀티비감지신호가 레벨천이하는 경우 상기 전압코드를 저장하는 카운터; 및
    상기 전압코드에 대응되는 전압레벨을 갖는 상기 기준전압을 출력하는 기준전압출력회로를 포함하는 반도체장치.
  10. 제 1 항에 있어서, 상기 제1 비교스트로브신호와 제2 비교스트로브신호가 서로다른 로직레벨로 토글링하는 구간에서 인에이블되는 버퍼인에이블신호를 생성하는 버퍼인에이블신호생성부를 더 포함하되, 상기 제2 비교스트로브신호는 상기 스트로브신호를 반전시킨 반전스트로브신호와 상기 기준전압을 비교하여 생성되고, 상기 버퍼인에이블신호는 데이터입력버퍼를 인에이블시키는 반도체장치.
  11. 데이터, 스트로브신호, 반전스트로브신호 및 트레이닝진입신호를 출력하는 제1 반도체장치; 및
    기준전압과 상기 스트로브신호를 비교하여 비교스트로브신호를 생성하고, 상기 트레이닝진입신호에 응답하여 트레이닝모드에 진입하는 경우 상기 기준전압의 전압레벨을 순차적으로 변경하여 상기 비교스트로브신호의 듀티비를 감지하여 기준전압의 전압레벨을 설정하는 제2 반도체장치를 포함하는 반도체시스템.
  12. 제 11 항에 있어서, 상기 제2 반도체장치는 상기 기준전압의 전압레벨을 가장 낮은 전압레벨로 설정한 상태에서 상기 제1 비교스트로브신호가 제1 논리레벨을 갖는 구간보다 제2 논리레벨을 갖는 구간이 짧은 경우 기준전압의 전압레벨을 기 설정된 레벨만큼 상승시키는 반도체시스템.
  13. 제 12 항에 있어서, 상기 제2 반도체장치는 상기 제1 비교스트로브신호가 제1 논리레벨을 갖는 구간보다 제2 논리레벨을 갖는 구간이 길어지는 경우 상기 기준전압의 전압레벨을 고정시키고 상기 트레이닝동작이 종료되는 반도체장치.
  14. 제 11 항에 있어서, 상기 제2 반도체장치는
    버퍼인에이블신호에 응답하여 상기 데이터를 버퍼링하여 내부데이터를 생성하는 데이터입력버퍼;
    상기 기준전압과 상기 스트로브신호를 비교하여 제1 비교스트로브신호를 생성하고, 상기 기준전압과 와 상기 반전스트로브신호를 비교하여 제2 비교스트로브신호를 생성하는 비교회로;
    상기 제1 비교스트로브신호와 상기 제2 비교스트로브신호가 서로 다른 레벨로 토글링 하는 구간에서 인에이블되는 상기 버퍼인에이블신호를 생성하는 버퍼인에이블신호생성회로; 및
    상기 트레이닝모드에서 상기 기준전압의 전압레벨을 순차적으로 변경하여 상기 제1 비교스트로브신호의 듀티비를 감지하여 상기 기준전압의 전압레벨을 설정하는 기준전압트레이닝회로를 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 기준전압트레이닝회로는
    상기 제1 비교스트로브신호가 제1 논리레벨을 갖는 구간과 제2 논리레벨을 갖는 구간을 비교하여 듀티비감지신호 및 카운팅신호를 생성하는 듀티비감지회로; 및
    상기 트레이닝모드에 인에이블되는 트레이닝진입신호에 응답하여 상기 기준전압을 초기화시키고, 상기 카운팅신호에 응답하여 상기 기준전압의 전압레벨을 순차적으로 변화시키며, 상기 듀티비감지신호에 응답하여 상기 기준전압의 전압레벨을 설정하는 기준전압생성회로를 포함하는 반도체시스템.
  16. 제 15 항에 있어서, 상기 듀티비감지회로는
    상기 제1 비교스트로브신호가 제1 논리레벨을 갖는 구간과 제2 논리레벨을 갖는 구간을 비교하여 제1 감지신호 및 제2 감지신호를 생성하고, 리셋신호에 응답하여 상기 제1 감지신호 및 상기 제2 감지신호를 초기화시키는 구간감지회로;
    상기 제1 감지신호 및 상기 제2 감지신호에 응답하여 레벨천이하는 듀티비감지신호를 생성하는 논리레벨비교회로; 및
    상기 제1 감지신호 및 상기 제2 감지신호에 응답하여 상기 제1 비교스트로브신호의 듀티비가 감지된 경우 카운팅신호 및 리셋신호를 생성하는 제어신호생성회로를 포함하는 반도체시스템.
  17. 제 15 항에 있어서, 상기 기준전압생성회로는
    상기 트레이닝진입신호에 응답하여 초기화되고, 상기 카운팅신호에 응답하여 카운팅되는 전압코드를 생성하되, 상기 듀티비감지신호가 레벨천이하는 경우 상기 전압코드를 저장하는 카운터; 및
    상기 전압코드에 대응되는 레벨을 갖는 상기 기준전압을 출력하는 기준전압출력회로를 포함하는 반도체시스템.
  18. 데이터, 스트로브신호, 반전스트로브신호 및 트레이닝진입신호를 출력하는 제1 반도체장치; 및
    기준전압과 상기 스트로브신호를 비교하여 제1 비교스트로브신호를 생성하고, 상기 트레이닝진입신호에 응답하여 트레이닝모드에 진입하는 경우 기 설정된 논리레벨로 설정된 상기스트로브신호를 입력 받으며, 상기 스트로브신호의 전압레벨과 전원전압의 전압레벨의 중간값으로 상기 기준전압의 전압레벨을 설정하는 제2 반도체장치를 포함하는 반도체시스템.
  19. 제 18 항에 있어서, 상기 제2 반도체장치는
    버퍼인에이블신호에 응답하여 상기 데이터를 버퍼링하여 내부데이터를 생성하는 데이터입력버퍼;
    상기 기준전압과 상기 스트로브신호를 비교하여 제1 비교스트로브신호를 생성하고, 상기 기준전압과 상기 반전스트로브신호를 비교하여 제2 비교스트로브신호를 생성하는 비교회로;
    상기 제1 비교스트로브신호와 상기 제2 비교스트로브신호가 서로 다른 레벨로 토글링 하는 구간에서 인에이블되는 상기 버퍼인에이블신호를 생성하는 버퍼인에이블신호생성회로; 및
    상기 트레이닝모드에서 상기 스트로브신호의 전압레벨과 상기 기준전압의 전압레벨을 비교하여 상기 기준전압의 전압레벨을 설정하는 기준전압트레이닝회로를 포함하는 반도체시스템.
  20. 제 19 항에 있어서, 상기 기준전압트레이닝회로는
    상기 전원전압의 전압레벨에 대응되는 제1 전압코드를 생성하는 제1 코드생성부;
    상기 스트로브신호의 전압레벨에 대응되는 제2 전압코드를 생성하는 제2 코드생성부; 및
    상기 트레이닝진입신호에 응답하여 상기 제1 전압코드와 상기 제2 전압코드의 중간코드값에 대응되는 전압레벨로 상기 기준전압의 전압레벨을 설정하는 기준전압레벨설정회로를 포함하는 반도체시스템.
KR1020160122150A 2016-09-23 2016-09-23 반도체장치 및 반도체시스템 KR102671072B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160122150A KR102671072B1 (ko) 2016-09-23 반도체장치 및 반도체시스템
US15/482,076 US10332573B2 (en) 2016-09-23 2017-04-07 Semiconductor device and semiconductor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160122150A KR102671072B1 (ko) 2016-09-23 반도체장치 및 반도체시스템

Publications (2)

Publication Number Publication Date
KR20180033349A true KR20180033349A (ko) 2018-04-03
KR102671072B1 KR102671072B1 (ko) 2024-06-03

Family

ID=

Also Published As

Publication number Publication date
US10332573B2 (en) 2019-06-25
US20180090190A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107767899B (zh) 半导体器件、半导体系统及其方法
US10332573B2 (en) Semiconductor device and semiconductor system
US9559691B1 (en) Semiconductor device and semiconductor system
KR20180109215A (ko) 반도체장치
US10181346B2 (en) Semiconductor devices and operations thereof
KR20170130685A (ko) 반도체장치 및 반도체시스템
US11171637B2 (en) Semiconductor devices
KR20170028769A (ko) 반도체장치 및 반도체시스템
US10026461B2 (en) Semiconductor devices and semiconductor systems including the same
CN106357238B (zh) 调节占空比的信号发生器和使用其的半导体装置
US10553267B2 (en) Semiconductor device for initializing memory cells
US9773530B1 (en) Semiconductor devices and semiconductor systems relating to the prevention of a potential difference between signals from being reversed
US9887691B2 (en) Periodic signal generation circuit and semiconductor system including the same
US10037788B2 (en) Semiconductor devices and semiconductor systems
KR102671072B1 (ko) 반도체장치 및 반도체시스템
CN110931059B (zh) 提供掉电模式的半导体器件及使用其控制掉电模式的方法
KR102638788B1 (ko) 반도체장치 및 반도체시스템
US10699762B2 (en) Cycle control circuits
KR102628532B1 (ko) 반도체장치 및 반도체시스템
KR102553854B1 (ko) 반도체장치
US10110227B2 (en) Internal voltage generation circuit
US9576628B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right