KR20180030790A - 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법 - Google Patents

기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법 Download PDF

Info

Publication number
KR20180030790A
KR20180030790A KR1020177036996A KR20177036996A KR20180030790A KR 20180030790 A KR20180030790 A KR 20180030790A KR 1020177036996 A KR1020177036996 A KR 1020177036996A KR 20177036996 A KR20177036996 A KR 20177036996A KR 20180030790 A KR20180030790 A KR 20180030790A
Authority
KR
South Korea
Prior art keywords
catalyst
substrate
wafer
processing
etching
Prior art date
Application number
KR1020177036996A
Other languages
English (en)
Inventor
이츠키 고바타
게이타 야기
요이치 시오카와
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20180030790A publication Critical patent/KR20180030790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

기판 처리 프로세스의 도중에 있어서 프로세스 요구가 상이한 경우에도 최적의 처리를 행한다. 처리액의 존재 하에서 기판과 촉매를 접촉시켜, 기판을 처리하는 방법이 제공된다. 이러한 방법은 기판을 고속으로 처리하기 위한 소정의 처리 조건에서 기판을 처리하는 스텝과, 동일한 기판의 처리 중에 기판을 저속으로 처리하도록, 처리 조건을 변경하는 스텝을 갖는다.

Description

기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법
본 발명은 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서, 기판의 표면을 연마하는 화학 기계적 연마(CMP, Chemical Mechanical Polishing) 장치가 알려져 있다. CMP 장치에서는, 연마 테이블의 상면에 연마 패드가 부착되어, 연마면이 형성된다. 이 CMP 장치는, 톱링에 의해 보유 지지되는 기판의 피연마면을 연마면에 압박하고, 연마면에 연마액으로서의 슬러리를 공급하면서, 연마 테이블과 톱링을 회전시킨다. 이에 의해, 연마면과 피연마면이 미끄럼 이동적으로 상대 이동되어, 피연마면이 연마된다.
여기서 CMP를 포함하는 평탄화 기술에 대해서는, 최근, 피연마 재료가 다방면에 걸쳐, 또한 그 연마 성능(예를 들어 평탄성이나 연마 손상, 나아가 생산성)에 대한 요구가 엄격해지고 있다. 이러한 배경 중에서, 새로운 평탄화 방법도 제안되어 있고, 촉매 기준 에칭(catalyst referred etching: 이하 CARE)법도 그러한 방법 중 하나이다. CARE법은 처리액의 존재 하에 있어서, 촉매 재료 근방에 있어서만 처리액 중으로부터 피처리면과의 반응종이 생성되어, 촉매 재료와 피처리면을 근접 내지 접촉시킴으로써, 촉매 재료와의 근접 내지 접촉면에 있어서, 선택적으로 피처리면의 에칭 반응을 발생시키는 것이 가능하다. 예를 들어, 요철을 갖는 피처리면에 있어서는 볼록부와 촉매 재료를 근접 내지 접촉시킴으로써, 볼록부의 선택적 에칭이 가능해지고, 따라서 피처리면의 평탄화가 가능해진다. 본 CARE 방법은, 당초는 SiC나 GaN이 화학적으로 안정적이므로, CMP에서의 고효율의 평탄화가 용이하지 않았던 차세대 기판 재료의 평탄화에 있어서 제안되어 왔다(예를 들어, 하기의 특허문헌 1 내지 4). 그러나, 최근에는 실리콘 산화물 등에서도 프로세스가 가능한 것이 확인되고 있어, 실리콘 기판 상의 실리콘 산화막 등의 반도체 디바이스 재료에 대한 적용의 가능성도 있다(예를 들어, 하기의 특허문헌 5).
일본 특허 공개 제2008-121099호 공보 일본 특허 공개 제2008-136983호 공보 일본 특허 공개 제2008-166709호 공보 일본 특허 공개 제2009-117782호 공보 WO/2013/084934
그러나, 본 CARE법의 실리콘 기판 상의 반도체 재료의 평탄화에 대한 적용에 있어서는 지금까지 본 공정의 대표적인 방법인 CMP(화학 기계적 연마)와 동등한 처리 성능이 요구된다. 특히 에칭 속도 및 에칭량에 대해서는 웨이퍼 레벨 및 칩 레벨에서 균일성이 요구된다. 또한, 평탄화 성능에 대해서도 동등하고, 이들 요구는 프로세스 세대가 진행됨에 따라 더욱 엄격해지고 있다. 또한, 통상의 실리콘 기판 상의 반도체 재료의 평탄화 공정에 있어서는 복수의 재료를 동시에 제거, 평탄화하는 케이스가 많아， CARE법을 이용한 기판 처리 장치에 있어서도 마찬가지의 처리가 요구된다.
이종막 계면의 평탄화를 수반하는 기판 처리 프로세스에 있어서, 프로세스 초기와 프로세스 종기의 처리 대상막이 상이한 경우, 혹은 프로세스 요구가 상이한 경우, 기판의 처리 프로세스 초기와 종기에 있어서 동일한 처리 조건에서는 기판의 평탄성, 디펙트 등의 프로세스 성능, 혹은 스루풋 등의 생산성이 반드시 충분하지 않은 경우가 있다.
본 발명의 일 양태에 따르면, 처리액의 존재 하에서 기판과 촉매를 접촉시켜, 상기 기판을 처리하는 방법이 제공된다. 이러한 방법은 상기 기판을 고속으로 처리하기 위한 소정의 처리 조건으로 상기 기판을 처리하는 스텝과, 동일한 기판의 처리 중에 상기 기판을 저속으로 처리하도록, 상기 처리 조건을 변경하는 스텝을 갖는다. 이러한 형태에 따르면, 예를 들어 기판 처리 프로세스의 초기와 종기에 있어서 처리 대상막이 상이한 경우, 혹은 프로세스 요구가 상이한 경우 등에, 각각 최적의 조건으로 기판을 처리할 수 있다.
본 발명의 일 양태에 따르면, 처리액의 존재 하에서 SiO2를 포함하는 기판과 촉매를 접촉시켜, 상기 기판을 처리하는 방법이 제공된다. 이러한 방법은, 상기 기판의 표면에 불화수소산 용액을 공급하고, 상기 기판의 SiO2를 불화수소산 용액에 의해 에칭하는 스텝을 갖는다. 이러한 형태에 따르면, 불화수소산 용액에 의한 등방적인 에칭과, 촉매 및 처리액을 사용한 에칭을 병용할 수 있으므로, 기판의 처리를 신속히 행할 수 있다.
도 1은 일 실시예로서의 기판 처리 시스템의 기판 처리 장치의 개략 평면도이다.
도 2는 도 1에 나타내는 기판 처리 장치의 측면도이다.
도 3은 일 실시예로서의 촉매 보유 지지부의 구성 요소를 나타내는 개략 측면도이다.
도 4는 일 실시예로서의 촉매 보유 지지부의 구성 요소를 나타내는 개략 측면도이다.
도 5는 도 4에 나타내는 구성 요소를 나타내는 개략 하면도이다.
도 6은 일 실시예로서의 촉매 보유 지지부의 구성 요소를 나타내는 개략 측면도이다.
도 7은 일 실시예로서의 촉매 보유 지지부의 개략적인 측면도이다.
도 8은 일 실시예로서의 촉매 보유 지지부를 나타내는 개략 측면도이다.
도 9는 일 실시예로서의 기판 처리 장치의 개략적인 측면도이다.
도 10은 일 실시예로서의 기판 처리 장치의 개략적인 측면도이다.
도 11은 백금 촉매를 사용하고, 각종 처리액을 pH=3에 있어서, 촉매에 인가하는 전압을 바꾸었을 경우의 SiO2 기판의 에칭 속도를 나타내는 그래프이다.
도 12는 백금 촉매 및 크롬 촉매를 사용하고, 처리액을 pH=7에 있어서, 촉매에 인가하는 전압을 바꾸었을 경우의 SiO2의 에칭 속도를 나타내는 그래프이다.
도 13은 니켈 촉매를 사용하여, 처리액의 각 pH에 있어서, 촉매에 인가하는 전압을 바꾸었을 경우의 SiO2의 에칭 속도를 나타내는 그래프이다.
도 14는 백금 촉매를 사용하여, 처리액의 각 pH에 있어서, 촉매에 인가하는 전압을 바꾸었을 경우의 SiO2의 에칭 속도를 나타내는 그래프이다.
도 15는 일 실시예로서의 STI 공정의 평탄화 프로세스의 초기 상태를 나타내는 개략 측면도이다.
도 16은 일 실시예로서의 STI 공정의 평탄화 프로세스의 종기 상태를 나타내는 개략 측면도이다.
도 17은 도 15 및 도 16에 나타내는 STI 공정의 처리의 흐름을 나타내는 도면이다.
도 18은 일 실시예로서의, 웨이퍼의 처리 중에 에칭 처리 조건을 변경하여 웨이퍼(Wf)에 에칭 처리를 행하는 다른 예를 나타내는 도면이다.
이하, 도면과 함께, 본 발명에 따른 기판 처리 장치, 기판 처리 장치를 포함하는 기판 처리 시스템 및 기판 처리 방법의 실시예를 설명한다. 도면 및 이하의 설명은 설명되는 실시예의 특징적인 부분만을 설명하고 있고, 그 밖의 구성 요소의 설명은 생략하고 있다. 생략된 구성 요소에 다른 실시예의 특징이나 공지의 구성을 채용할 수 있다.
도 1은, 본 발명의 일 실시예로서의 기판 처리 시스템의 기판 처리 장치(10)의 개략 평면도이다. 도 2는 도 1에 나타내는 기판 처리 장치(10)의 측면도이다. 기판 처리 장치(10)는 CARE법을 이용하여, 기판 상의 반도체 디바이스 재료(피처리 영역)의 에칭 처리를 행하는 장치이다. 기판 처리 시스템은, 기판 처리 장치(10)와, 기판을 세정하도록 구성된 기판 세정부와, 기판을 반송하는 기판 반송부를 구비하고 있다. 또한, 필요에 따라 기판 건조부도 구비해도 된다(도시 생략). 기판 반송부는 웨트 상태의 기판 및 드라이 상태의 기판을 따로따로 반송할 수 있도록 구성된다. 또한 반도체 재료의 종류에 따라서는 본 기판 처리 장치에 의한 처리 전 혹은 후에 있어서, 종래의 CMP에 의한 처리를 행해도 되고, 또한 CMP 장치를 더 구비해도 된다. 또한, 기판 처리 시스템은, 화학 기상 성장(CVD)장치, 스퍼터 장치, 도금 장치 및 코터 장치 등의 성막 장치를 포함해도 된다. 본 실시예에서는 기판 처리 장치(10)는 CMP 장치와는 별체의 유닛으로서 구성되어 있다. 기판 세정부, 기판 반송부 및 CMP 장치는 주지 기술이므로, 이하에서는, 이들의 도시 및 설명은 생략한다.
도 1에 도시되는 기판 처리 장치(10)는 기판 보유 지지부(20)와, 촉매 보유 지지부(30)와, 처리액 공급부(40)와, 요동 아암(50)과, 컨디셔닝부(60)와, 제어부(90)를 구비하고 있다. 기판 보유 지지부(20)는 기판의 일종으로서의 웨이퍼(Wf)를 보유 지지하도록 구성되어 있다. 본 실시예에서는 기판 보유 지지부(20)는 웨이퍼(Wf)의 피처리면이 상방을 향하도록 웨이퍼(Wf)를 보유 지지한다. 또한, 본 실시예에서는 기판 보유 지지부(20)는 웨이퍼(Wf)를 보유 지지하기 위한 기구로서, 웨이퍼(Wf)의 이면(피처리면과 반대측의 면)을 진공 흡착하는 진공 흡착 플레이트를 갖는 진공 흡착 기구를 구비하고 있다. 진공 흡착의 방식으로서는 흡착면에 진공 라인에 접속된 복수의 흡착 구멍을 갖는 흡착 플레이트를 사용한 점 흡착의 방식, 흡착면에 홈(예를 들어 동심원상)을 갖고, 홈 내에 설치한 진공 라인으로의 접속 구멍을 통하여 흡착하는 면 흡착 방식 중 어느 것을 사용해도 된다. 또한, 흡착 상태의 안정화를 위하여, 흡착 플레이트 표면에 배킹재를 부착하고, 본 배킹재를 개재하여 웨이퍼(Wf)를 흡착해도 된다. 단, 웨이퍼(Wf)를 보유 지지하기 위한 기구는 공지의 임의의 기구로 할 수 있고, 예를 들어 웨이퍼(Wf)의 주연부의 적어도 1개소에 있어서 웨이퍼(Wf)의 표면 및 이면을 클램프하는 클램프 기구여도 되고, 또한 웨이퍼(Wf)의 주연부 중 적어도 1개소에 있어서 웨이퍼(Wf)의 측면을 보유 지지하는 롤러 척 기구여도 된다. 이러한 기판 보유 지지부(20)는 구동부 모터, 액추에이터(도시 생략)에 의해, 축선 AL1을 중심으로 하여 회전 가능하게 구성되어 있다. 또한, 본 도면에서는 기판 보유 지지부(20)는 웨이퍼(Wf)를 보유 지지하기 위한 영역보다 외측에 있어서 주위 방향의 전체에 걸쳐, 연직 방향 상방을 향하여 연장되는 벽부(21)를 구비하고 있다. 이에 의해 처리액(PL)의 웨이퍼 면내에서의 보유 지지가 가능하게 되고, 그 결과 처리액(PL)의 사용량의 삭감이 가능하다. 또한, 본 도면에서는 벽부(21)는 기판 보유 지지부(20)의 외주에 고정되어 있지만, 기판 보유 지지부와는 별체로 구성되어 있어도 된다. 그 경우, 벽부(21)는 상하 이동을 행해도 된다. 상하 이동이 가능해짐으로써 처리액(PL)의 보유 지지량을 바꾸는 것이 가능해짐과 함께, 예를 들어 에칭 처리 후의 기판 표면을 세정하는 경우, 벽부(21)를 내림으로써 세정액의 웨이퍼(Wf) 외부로의 배출을 효율적으로 행할 수 있다.
도 1 및 도 2에 도시되는 실시예의 촉매 보유 지지부(30)는 그 하단부에 촉매(31)를 보유 지지하도록 구성되어 있다. 본 실시예에서는 촉매(31)는 웨이퍼(Wf)보다 작다. 즉, 촉매(31)로부터 웨이퍼(Wf)를 향해 투영한 경우의 촉매(31)의 투영 면적은, 웨이퍼(Wf)의 면적보다도 작다. 또한, 촉매 보유 지지부(30)는 구동부, 즉 액추에이터(도시 생략)에 의해 축선 AL2를 중심으로 하여 회전 가능하게 구성되어 있다. 또한, 촉매 보유 지지부(30)의 촉매(31)를 웨이퍼(Wf)에 접촉 미끄럼 이동시키기 위한 모터나 에어 실린더를 후술하는 요동 아암(50)에 구비하고 있다(도시 생략). 다음으로, 처리액 공급부(40)는 웨이퍼(Wf)의 표면에 처리액(PL)을 공급하도록 구성되어 있다. 여기서, 본 도면에서는 처리액 공급부(40)는 하나이지만, 복수 배치되어 있어도 되며, 그 경우, 각 처리액 공급부로부터 다른 처리액(PL)을 공급해도 된다. 또한, 에칭 처리 후에 본 기판 처리 장치(10)에 있어서, 웨이퍼(Wf) 표면의 세정을 행하는 경우, 처리액 공급부(40)로부터는 세정용 약액이나 물을 공급해도 된다. 또한, 처리액 공급부(40)는 후술하는 바와 같이 촉매 보유 지지부(30)의 내부를 통해, 촉매(31)의 표면으로부터 처리액(PL)을 공급하도록 구성해도 된다. 다음으로, 요동 아암(50)은 구동부, 즉 액추에이터(도시 생략)에 의해, 회전 중심(51)을 중심으로 하여 요동 가능하게 구성되어 있고, 또한, 상하 이동 가능하게 구성되어 있다. 요동 아암(50)의 선단부(회전 중심(51)과 반대측의 단부)에는 촉매 보유 지지부(30)가 회전 가능하게 장착되어 있다.
도 3, 도 4, 도 6, 도 7은, 본 개시에 의한 일 실시예로서의 촉매 보유 지지부(30)의 구성을 나타내는 개략 단면 측면도이다. 본 실시예에 있어서의 촉매 보유 지지부(30)는 도 3에 도시되는 디스크 홀더부(30-70), 및 디스크 홀더부(30-70)에 장착 및 교환 가능한, 도 4에 도시되는 캐털라이저 디스크부(30-72)를 포함한다. 도 5는 도 4에 도시되는 캐털라이저 디스크부(30-72)를 촉매(31)쪽으로부터 본 개략 평면도이다. 또한, 도 7은, 이들이 장착된 상태를 도시하는 도면이다. 도 3에 나타낸 바와 같이 디스크 홀더부(30-70)는 헤드(30-74)를 갖는다. 헤드(30-74)의 중앙에는 처리액 공급 통로(30-40), 촉매 전극용 배선 및 카운터 전극용 배선이 연장된다. 또한, 짐벌 기구(30-32)(예를 들어 구면 미끄럼 베어링)를 통해 헤드(30-74)가 회전 가능해지도록 헤드(30-74)가 요동 아암(50)에 장착된다. 짐벌 기구(30-32)에 대해서는 예를 들어 일본 특허 공개 제2002-210650호 공보에 개시되어 있는 것과 유사한 기구를 채용할 수 있다. 도 4, 도 5에 나타낸 바와 같이, 캐털라이저 디스크부(30-72)는 촉매 보유 지지 부재(32)(예를 들어 탄성 부재(32)) 및 촉매 보유 지지 부재(32)로 보유 지지되는 촉매(31)를 갖는다. 도시된 바와 같이, 촉매(31)는 촉매 전극(30-49)에 전기적으로 접속된다. 또한, 촉매 보유 지지 부재(32)의 외측에 카운터 전극(30-50)이 배치된다. 디스크 홀더부(30-70)의 촉매용 배선 및 카운터 전극용 배선은 캐털라이저 디스크부(30-72)를 접속했을 때에, 각각 촉매 전극(30-49) 및 카운터 전극(30-50)에 전기적으로 접속된다. 촉매 전극(30-49)과 카운터 전극(30-50) 사이에는 외부 전원에 의해 전압을 인가할 수 있다. 또한, 캐털라이저 디스크부(30-72)는 촉매 보유 지지 부재(32) 및 촉매(31)의 외측에 간격을 두고 이들을 둘러싸는 벽부(30-52)가 형성된다. 촉매(31)와 웨이퍼(Wf)가 접촉한 상태에서 벽부(30-52)에 의해, 처리액(PL)을 보유 지지하는 처리액 보유 지지부가 획정된다. 디스크 홀더부(30-70)와 캐털라이저 디스크부(30-72)를 접속할 때에, 전기적인 접속을 위하여 도 6에 나타낸 바와 같은 콘택트 프로브(30-76)가 사용된다. 디스크 홀더부(30-70)와 캐털라이저 디스크부(30-72)가 접속되었을 때, 처리액 공급 통로(30-40)는 캐털라이저 디스크부(30-72)의 촉매 보유 지지 부재(32)를 관통하여 연장되어, 촉매(31)의 표면 공급구(30-42)까지 연장된다.
본 개시에 나타나는 임의의 촉매 보유 지지부(30)에 있어서, 촉매(31)의 온도를 제어하기 위한 촉매 온도 제어 기구를 구비할 수 있다. 촉매 온도 제어 기구로서, 예를 들어 펠티에 소자를 사용할 수 있다. 도 8은, 일 실시예로서의 촉매 보유 지지부(30)를 나타내는 개략 측면도이다. 도 8의 실시예에 있어서는 촉매(31)는 탄성 부재(32)의 표면에 보유 지지된다. 촉매(31)가 보유 지지되는 측과 반대측의 탄성 부재(32)의 면에는 지지체(32-4)가 배치된다. 지지체(32-4)에는 펠티에 소자(32-6)가 장착된다. 지지체(32-4)는 열전도성이 높은 재료인 것이 바람직하고, 예를 들어 금속 또는 세라믹스 등으로 형성할 수 있다. 본 실시예에서는 펠티에 소자(32-6)를 사용하여 촉매(31)를 승온함으로써, 에칭 레이트를 상승시킬 수 있다. 반대로, 펠티에 소자(32-6)를 사용하여 촉매(31)를 냉각함으로써, 에칭 레이트를 저하시킬 수도 있다. 또한, 촉매(31)를 냉각함으로써, 탄성 부재(32)의 경도를 높게 하고, 에칭에 의한 단차 해소성을 향상시킬 수도 있다. 또한, 에칭 개시 시에 촉매(31)를 승온하고, 에칭이 어느 정도 진행된 단계에서 촉매(31)를 냉각함으로써, 에칭 레이트와 단차 해소 성능을 모두 향상시킬 수 있다. 또한, 도 8에 나타나는 촉매 온도 제어 기구는 도 3 내지 도 7에 나타나는 촉매 보유 지지부(30)에 적용해도 된다.
도 1, 2에 나타나는 실시 형태에 있어서, 컨디셔닝부(60)는 소정의 타이밍에 촉매(31)의 표면을 컨디셔닝하도록 구성되어 있다. 이 컨디셔닝부(60)는 기판 보유 지지부(20)에 보유 지지된 웨이퍼(Wf)의 외부에 배치되어 있다. 촉매 보유 지지부(30)에 보유 지지된 촉매(31)는 요동 아암(50)에 의해, 컨디셔닝부(60) 상에 배치될 수 있다.
제어부(90)는, 기판 처리 장치(10)의 동작 전반을 제어한다. 또한, 제어부(90)에서는 웨이퍼(Wf)의 에칭 처리 조건에 관한 파라미터도 제어된다. 이러한 파라미터로서는 예를 들어 (1) 촉매(31)의 웨이퍼(Wf)에 대한 접촉 하중, (2) 촉매(31)와 웨이퍼(Wf) 사이의 상대 속도, 예를 들어 기판 보유 지지부(20)의 회전수, 각도 회전 속도, 촉매 보유 지지부(30)의 회전수, 요동 아암(50)의 요동 속도 등의 각종 운동 조건 등, (3) 처리액(PL)의 종류, (4) 처리액(PL)의 pH, (5) 처리액(PL)의 유량, (6) 촉매(31)에 인가하는 바이어스 전압, (7) 처리 온도, (8) 촉매의 종류를 들 수 있다. 이들, 에칭 처리 조건을 조정함으로써, 에칭 처리 속도를 조정할 수 있다. 또한, 제어부(90)에서는 컨디셔닝부(60)에서의 촉매 표면의 컨디셔닝 조건에 관한 파라미터도 제어된다.
에칭 처리 조건으로서, (1) 촉매(31)의 웨이퍼(Wf)에 대한 접촉 하중을 조정함으로써, 촉매(31)와 웨이퍼(Wf)의 접촉 면적을 어느 정도 조정할 수 있다. 촉매(31)의 표면에는 미소의 요철이 있어서, 어느 정도의 범위까지는 접촉 하중을 크게 함으로써, 촉매(31)와 웨이퍼(Wf)의 접촉 면적을 크게 할 수 있고, 에칭 처리 속도를 어느 정도까지 크게 할 수 있다. (2) 촉매(31)와 웨이퍼(Wf) 사이의 상대 속도를 조정함으로써, 촉매(31)와 웨이퍼(Wf) 사이에 대한 처리액(PL)의 출입이 좋아지므로, 어느 정도의 범위까지는 상대 속도를 크게 함으로써 에칭 처리 속도를 크게 할 수 있다. 예를 들어, 촉매 보유 지지부(30)의 회전수, 기판 보유 지지부(20)의 회전 및 요동 아암(50)의 요동 속도를 변경함으로써, 촉매(31)와 웨이퍼(Wf) 사이의 상대 속도를 조정할 수 있다. 촉매 보유 지지부(30) 및 기판 보유 지지부(20)의 회전수는 예를 들어 0rpm 내지 500rpm 사이를 임의의 회전수로 할 수 있다. 일반적으로, 회전 속도가 너무 크면, 처리액(PL)이 웨이퍼(Wf) 외부로 배출되기 쉬워지고, 또한, 회전 속도가 너무 작으면, 처리액(PL)의 웨이퍼(Wf) 면내에의 확대가 부족하다. 촉매 보유 지지부(30) 및 기판 보유 지지부(20)의 회전수는 10rmp 내지 200rpm의 범위로 하는 것이 바람직하다. 요동 아암(50)의 요동 속도는 예를 들어 0㎜/sec 내지 250㎜/sec 사이를 임의의 속도로 할 수 있다. CARE법에 있어서는 피가공 대상물(웨이퍼(Wf))의 처리량(에칭량)은 촉매 재료와 피가공 대상물의 근접 내지 접촉 시간에 비례한다. 그로 인하여, 웨이퍼(Wf)의 사이즈보다도 촉매(31)의 사이즈가 작은 장치에서는 촉매 보유 지지부(30)의 요동 속도의 변화는 처리 속도 및 처리 속도의 분포에 영향을 미친다. 예를 들어, 촉매 보유 지지부(30)의 요동 속도가 작은 경우, 웨이퍼(Wf) 면내의 촉매 보유 지지부(30)가 통과하는 점에 있어서, 접촉 시간이 증가하기 때문에 웨이퍼(Wf)의 처리량은 증가한다. 또한, 요동 아암(50)을 일정한 속도로 요동시키는 경우, 피가공 대상물 면내에서의 촉매 보유 지지부(30)의 접촉 시간의 변동이 커지기 때문에, 피가공 대상물 면내에서의 처리 속도의 분포는 악화된다. 그로 인하여, 웨이퍼(Wf) 면내의 각 영역에서 적절히 요동 속도를 조정함으로써, 처리 속도 및 처리 속도의 면내 분포의 균일성을 동시에 향상시킬 수 있다. (3) 처리액(PL)의 종류에 따라 에칭 속도가 바뀌므로, 처리액(PL)의 종류를 바꿈으로써, 에칭 속도를 조정할 수 있다. 도 11은, 백금 촉매를 사용하고, 각종 처리액(PL)을 pH=3에 있어서, 촉매에 인가하는 전압을 바꾸었을 경우의 SiO2 기판의 에칭 속도를 나타내는 그래프이다. 도 11의 그래프에서 알 수 있는 바와 같이, 처리액(PL)의 종류에 따라 에칭 속도가 상이하다. (4) 처리액(PL)의 pH를 조정함으로써 에칭 속도를 조정하는 것이 가능하다. 도 13은 니켈 촉매를 사용하여, 처리액(PL)(수산화칼륨 용액)의 각 pH에 있어서, 촉매에 인가하는 전압을 바꾸었을 경우의 SiO2의 에칭 속도를 나타내는 그래프이다. 도 14는 백금 촉매를 사용하여, 처리액(PL)(pH=3, 5는 구연산 용액, pH=11은 수산화칼륨 용액)의 각 pH에 있어서, 촉매에 인가하는 전압을 바꾸었을 경우의 SiO2의 에칭 속도를 나타내는 그래프이다. 도 13, 도 14에서 알 수 있는 바와 같이, 처리액(PL)의 pH를 바꿈으로써 에칭 속도를 조정하는 것이 가능하다. (5) 처리액(PL)의 유량을 조정함으로써, 촉매(31)와 웨이퍼(Wf) 사이에 대한 처리액(PL)의 출입을 어느 정도 조정할 수 있으므로, 어느 정도 에칭 속도를 조정할 수 있다. (6) 촉매에 인가하는 바이어스 전압을 조정함으로써, 에칭 속도를 조정할 수 있다. 도 12는 백금 촉매 및 크롬 촉매를 사용하고, 처리액(PL)(순수)을 pH=7에 있어서, 촉매에 인가하는 전압을 바꾸었을 경우의 SiO2의 에칭 속도를 나타내는 그래프이다. 도 11 내지 도 14의 그래프에 나타낸 바와 같이, 촉매에 인가하는 전압을 변화시킴으로써, 에칭 속도를 조정할 수 있다. 또한, 구체적으로는 도 7에 나타나는 촉매 보유 지지부(30)의 촉매 전극(30-49)과 카운터 전극(30-50) 사이의 전압을 조정함으로써, 촉매(31)에 인가하는 전압을 변화시킬 수 있다. (7) 에칭 처리 시의 처리 온도를 조정함으로써, 에칭 속도를 조정할 수 있다. 예를 들어, 처리액(PL)의 온도 및/또는 기판 보유 지지부의 온도를 조정함으로써, 에칭 속도를 조정할 수 있다. 구체적으로는 도 8에서 상술한 펠티에 소자(32-6)를 사용한 촉매 온도 제어 기구에 의해, 촉매의 온도를 조정할 수 있고, 또한, 후술하는 기판 온도 제어부(121)에 의해 웨이퍼(Wf)의 온도를 제어할 수 있다. 혹은, 처리액(PL)의 온도를 조정해도 된다. (8) 촉매의 종류를 변경함으로써, 에칭 속도를 조정할 수 있다. 촉매의 종류로서는 예를 들어 귀금속, 전이 금속, 세라믹스계 고체 촉매, 염기성 고체 촉매, 산성 고체 촉매 등을 이용할 수 있다.
도 9는 일 실시예로서의 기판 처리 장치(110)의 개략 구성을 도시하고 있다. 도 9에서는 도 2에 나타내는 구성 요소와 동일한 구성 요소에는 도 2와 동일한 부호를 부여하여, 그 설명을 생략한다. 이 점은, 그밖의 도면에도 적용된다. 본 실시예의 기판 처리 장치(110)에서는 기판 보유 지지부(120)의 내부에는 기판 온도 제어부(121)가 배치되어 있다. 기판 온도 제어부(121)는 예를 들어 히터이며, 웨이퍼(Wf)의 온도를 제어하도록 구성되어 있다. 기판 온도 제어부(121)에 의해, 웨이퍼(Wf)의 온도는 원하는 온도로 조절된다. CARE법은, 화학 에칭이기 때문에, 그 에칭 속도는 기판 온도에 의존한다. 이러한 구성에 의하면, 기판 온도에 따라서 에칭 속도를 변화시키는 것이 가능하고, 그 결과, 에칭 속도 및 그 면내 분포의 조정이 가능하다. 또한, 본 실시예에서는 히터는 동심원상으로 복수 배치되어 있고, 각 히터의 온도를 조정해도 되지만, 단일의 히터를 나선상으로 기판 보유 지지부(120) 내에 배치해도 된다.
대체 형태로서, 기판 온도 제어부(121) 대신에, 또는 추가로, 기판 처리 장치(110)는 처리액(PL)의 온도를 소정 온도로 조정하는 처리액 온도 조정부를 구비하고 있어도 된다. 혹은, 이들 대신에, 또는 추가로, 촉매 보유 지지부(30)에 촉매(31)의 온도를 조정하는 촉매 온도 제어 기구를 구비하고 있어도 된다. 예를 들어, 도 8과 함께 설명한 펠티에 소자(32-6)를 사용할 수 있다. 이러한 구성에 의해서도 처리액 온도를 조절함으로써, 에칭 속도의 조정이 가능해진다. 여기서, 처리액(PL)의 온도는 예를 들어 10℃ 이상 또한 60℃ 이하의 범위 내의 소정 온도로 조절되어도 된다.
또한, 상기 온도 의존성을 응용하여, 예를 들어 기판 처리 장치(110)를 항온조 내에 배치하고, 기판 처리 장치(110) 전체의 온도를 컨트롤함으로써, 에칭 성능의 안정화가 가능하다.
또한, 추가로 처리 상태에 있어서는 기판 상에서, 이종 재료가 더 혼재하여 노출되어 있는 경우도 있다. 촉매 재료의 종류에 따라서도 해당 재료의 에칭 속도가 상이하기 때문에 처리 상태에 따라 촉매 재료를 바꿈으로써 에칭 속도를 바꾸어도 된다. 예를 들어, 후술하는 바와 같이 기판 처리 장치(10)가 복수의 촉매 보유 지지부(30)를 구비하게 해도 된다.
또한, 일 실시예로서 기판 처리 장치(10)는 촉매 보유 지지부(30) 외에도, 화학 기계적 연마(CMP)를 행하기 위한 기구를 구비하게 해도 된다. 예를 들어, CMP 기구로서, 본 개시에 의한 촉매 보유 지지부(30)와 동일한 정도의 치수의 CMP 연마 패드를 요동 아암(50)과 유사한 기구에 의해 웨이퍼(Wf)에 가압하여 연마액을 공급하면서 웨이퍼(Wf)를 연마하는 기구로 할 수 있다. CMP 기구는 종래의 것을 사용할 수 있으므로, 본 명세서에서는 상세하게 설명하지는 않는다. 본 실시예에 있어서, CMP 기구에 의한 연마와 CARE법에 의한 에칭 처리는 동시에 행해도 되고 또는 연속적으로 행하게 해도 된다. CMP에 의한 연마와 CARE법에 의한 에칭 처리를 병용함으로써, 웨이퍼(Wf)의 처리 속도를 향상시킬 수 있다.
도 10은 일 실시예로서의 기판 처리 장치(410)의 개략 구성을 도시하고 있다. 기판 처리 장치(410)는 모니터링부(480)를 구비하고, 제어부(490)가 파라미터 변경부(491)를 구비하고 있다. 모니터링부(480)는 웨이퍼(Wf)의 피처리 영역의 에칭 처리 상태를 모니터링한다. 모니터링부(480)는 액추에이터에 의해, 웨이퍼(Wf)에 있어서의 특정 위치에 수평 방향으로 이동 가능하게 구성되어 있다. 또한, 본 모니터링부(480)는 특정 위치에 고정되어 있어도 되지만, 에칭 처리 시에 있어서 웨이퍼(Wf)의 면내를 이동해도 된다. 모니터링부(480)가 웨이퍼(Wf)의 면내를 이동하는 경우에는 모니터링부(480)를 촉매 보유 지지부(30)와 연동하여 이동하도록해도 된다. 이에 의해, 웨이퍼(Wf) 면내의 에칭 처리 상태의 분포를 파악하는 것이 가능하다. 여기서, 모니터링부(480)의 구성은 피처리 영역의 재료에 따라 상이하다. 또한, 피처리 영역이 복수의 재료에 의해 구성되는 경우에는 복수의 모니터링부를 조합하여 사용해도 된다. 예를 들어, 처리 대상이 웨이퍼(Wf) 상에 형성된 금속막인 경우에는 모니터링부(480)는 와전류 모니터링부로서 구성되어도 된다. 구체적으로는 모니터링부(480)는 웨이퍼(Wf)의 표면에 근접하여 배치된 센서 코일에 고주파 전류를 흐르게 하여 웨이퍼(Wf)에 와전류를 발생시키고, 웨이퍼(Wf) 상에 형성된 도전성의 금속막으로 유도 자장을 발생시킨다. 여기에서 발생하는 와전류 및 이에 따라 산출되는 합성 임피던스는, 금속막의 두께에 따라서 변화되므로, 모니터링부(480)는 이러한 변화를 이용하여 에칭 처리 상태의 모니터링을 행하는 것이 가능하다.
모니터링부(480)는, 상술한 구성에 한정되지 않고, 다양한 구성을 구비할 수 있다. 예를 들어, 산화막과 같이 처리 대상이 광 투과성을 갖는 재료인 경우에는 모니터링부(480)는 웨이퍼(Wf)의 피처리 영역을 향하여 광을 조사하고, 반사광을 검출해도 된다. 구체적으로는 웨이퍼(Wf)의 피처리 영역의 표면에서의 반사광과, 웨이퍼(Wf)의 피처리층을 투과한 후에 반사하는 반사광이 중첩되어 간섭한 반사광을 수광한다. 여기서, 본 반사광 강도는 피처리층의 막 두께에 의해 변화되므로 본 변화에 기초하여 에칭 처리 상태의 모니터링을 행하는 것이 가능하다.
혹은, 피처리층이 화합물 반도체(예를 들어, GaN, SiC)인 경우에는 모니터링부(480)는 광전류식, 포토루미네선스광식, 라만광식 중 적어도 하나를 이용해도 된다. 광전류식은, 웨이퍼(Wf)의 표면에 여기광을 조사했을 때에 웨이퍼(Wf)와, 기판 보유 지지부(20)에 설치한 금속 배선을 연결하는 도선에 흐르는 전류값을 측정하여 웨이퍼(Wf)의 표면 에칭량을 측정한다. 포토루미네선스광식은 웨이퍼(Wf)의 표면에 여기광을 조사했을 때에 당해 표면으로부터 방출되는 포토루미네선스광을 측정하여 웨이퍼(Wf)의 표면 에칭량을 측정한다. 라만광식은 웨이퍼(Wf)의 표면에 가시의 단색광을 조사하여 당해 표면으로부터의 반사광에 포함되는 라만광을 측정하여 웨이퍼(Wf)의 표면 에칭량을 측정한다.
혹은, 모니터링부(480)는 기판 보유 지지부(220)와 촉매 보유 지지부(30)가 상대적으로 이동할 때의 구동부의 토크 전류에 기초하여 에칭 처리 상태를 모니터링해도 된다. 이러한 형태에 따르면, 기판의 반도체 재료와 촉매의 접촉에 의해 생기는 마찰 상태를, 토크 전류를 통해 모니터링하는 것이 가능하고, 예를 들어 피처리면의 반도체 재료의 요철 상태의 변화나 다른 재료의 노출에 수반하는 토크 전류의 변화에 따라 에칭 상태를 모니터링하는 것이 가능해진다.
또한, 일 실시예로서, 모니터링부(480)는 촉매 보유 지지부(30)에 구비되는 진동 센서로 할 수 있다. 진동 센서에 의해, 기판 보유 지지부(220)와 촉매 보유 지지부(30)가 상대적으로 이동할 때의 진동을 검출한다. 웨이퍼(Wf)의 처리 중에, 웨이퍼(Wf)의 요철 상태가 변화하는 경우나, 다른 재료가 노출하는 경우에 웨이퍼(Wf)와 촉매(31)의 마찰 상태가 변화함으로써 진동 상태가 변화한다. 이 진동의 변화를 진동 센서로 검출함으로써, 웨이퍼(Wf)의 처리 상태를 검출할 수 있다.
이와 같이 하여 모니터링된 에칭 처리 상태는 파라미터 변경부(491)에 의해, 기판 처리 장치(10)에 있어서 처리 중인 웨이퍼 또는 다음 웨이퍼(Wf)의 처리에 반영된다. 구체적으로는 파라미터 변경부(491)는 모니터링부(480)에 의해 모니터링된 에칭 처리 상태에 기초하여, 처리 중인 웨이퍼 또는 다음 웨이퍼의 에칭 처리 조건에 관계되는 제어 파라미터를 변경한다. 예를 들어, 파라미터 변경부(491)는 모니터링부(480)의 모니터링 결과에 기초하여 얻어진 피처리층의 두께 분포와, 미리 정해진 목표 두께 분포의 차분에 기초하여, 당해 차분이 작아지도록 제어 파라미터를 변경한다. 이러한 구성에 의하면, 모니터링부(480)의 모니터링 결과를 피드백하여, 처리 중인 웨이퍼 또는 다음 웨이퍼의 처리에 있어서의 에칭 특성의 개선이 가능하다.
제어부(490)는 모니터링부(480)의 모니터링 결과를, 처리 중인 웨이퍼(Wf)의 처리에 피드백해도 된다. 예를 들어, 모니터링부(480)는 모니터링부(480)의 모니터링 결과에 기초하여 얻어진 피처리 영역의 두께 분포와, 미리 정해진 목표 두께 분포의 차분이 소정 범위(이상적으로는 제로)가 되도록, 기판 처리 장치(10)의 처리 조건 내의 파라미터를 처리 중에 있어서 변경해도 된다. 또한, 모니터링부(480)에서 얻어지는 모니터링 결과는 상술한 처리 조건에 대한 피드백 뿐만 아니라, 처리의 종점을 검지하기 위한 종점 검지부로서도 기능시키는 것이 가능하다.
일 실시예로서의 기판 처리 장치(10)에 있어서, 촉매(31)는 2종류 이상의 각각의 촉매를 구비하고 있다. 대체 형태로서, 촉매(31)는 2종류의 촉매가 포함되는 혼합물(예를 들어, 합금) 또는 화합물(예를 들어, 금속간 화합물)이어도 된다. 이러한 구성에 의하면, 웨이퍼(Wf)의 영역에 따라 2종류 이상의 상이한 재질의 피처리면이 형성되어 있는 경우에, 웨이퍼(Wf)를 균일하게 또는 원하는 선택비로 에칭할 수 있다. 예를 들어, 웨이퍼(Wf)의 제1 영역에 Cu의 층이 형성되고, 제2 영역에 SiO2의 층이 형성되어 있는 경우에는 촉매(31)는 Cu용 산성 고체 촉매로 이루어지는 영역과, SiO2용 백금으로 이루어지는 영역을 구비하고 있어도 된다. 이 경우, 처리액(PL)에는 Cu용 오존수와, SiO2용 산이 사용되어도 된다. 혹은, 웨이퍼(Wf)의 제1 영역에 III-V족 금속(예를 들어, GaAs)의 층이 형성되고, 제2 영역에 SiO2의 층이 형성되어 있는 경우에는, 촉매(31)는 III-V족 금속용 철로 이루어지는 영역과, SiO2용 백금이나 니켈로 이루어지는 영역을 구비하고 있어도 된다. 이 경우, 처리액(PL)에는 III-V족 금속용 오존수와, SiO2용 산이 사용되어도 된다.
이 경우, 기판 처리 장치(10)는 복수의 촉매 보유 지지부(30)를 구비하고 있어도 된다. 복수의 촉매 보유 지지부(30)의 각각은 서로 상이한 종류의 촉매를 보유 지지하고 있어도 된다. 예를 들어, 제1 촉매 보유 지지부(30)는 산성 고체 촉매로 이루어지는 촉매(31)를 보유 지지하고, 제2 촉매 보유 지지부(30)는 백금으로 이루어지는 촉매(31)를 보유 지지하고 있어도 된다. 이 경우, 2개의 촉매 보유 지지부(30)는 웨이퍼(Wf) 상의 대응하는 재질의 층 상만을 스캔하는 구성으로 할 수 있다. 이러한 구성에 의하면, 제1 촉매 보유 지지부(30)와 제2 촉매 보유 지지부(30)를 순차 또는 동시에 사용하고, 사용하는 촉매 보유 지지부(30)에 따른 처리액(PL)을 공급함으로써, 보다 효율적인 처리를 행할 수 있다. 그 결과, 단위 시간당의 처리 능력을 향상시킬 수 있다.
대체 형태로서, 상이한 종류의 처리액(PL)이 순차 공급되어도 된다. 이러한 구성에 의하면, 웨이퍼(Wf)의 영역에 따라 2종류 이상의 상이한 재질의 피처리면이 형성되어 있는 경우에, 웨이퍼(Wf)를 균일하게 또는 원하는 선택비로 에칭 처리할 수 있다. 예를 들어, 촉매 보유 지지부(30)는 백금으로 이루어지는 촉매를 보유 지지하고 있어도 된다. 그리고, 기판 처리 장치(10)는 먼저, 처리액(PL)으로서 중성 용액 또는 Ga 이온을 포함하는 용액을 공급하고, 웨이퍼(Wf)의 III-V족 금속의 층을 에칭하고, 이어서 처리액(PL)으로서 산을 공급하고, 웨이퍼(Wf)의 SiO2의 층을 에칭해도 된다.
추가의 대체 형태로서, 기판 처리 장치(10)는 동일 종류의 촉매를 보유 지지하는 복수의 촉매 보유 지지부(30)를 구비하고 있어도 된다. 이러한 경우, 복수의 촉매 보유 지지부(30)는 동시에 사용되어도 된다. 이러한 구성에 의하면, 단위 시간당의 처리 능력을 향상시킬 수 있다.
본 기판 처리 장치(10)에서의 기판의 에칭 처리의 기본적인 흐름에 대해 설명한다. 먼저 기판 반송부에서 웨이퍼(Wf)가 기판 보유 지지부(20)에 진공 흡착에 의해 보유 지지된다. 다음에 처리액 공급부(40)에 의해 처리액(PL)이 공급된다. 이어서, 요동 아암(50)에 의해, 촉매 보유 지지부(30)의 촉매(31)가 웨이퍼(Wf) 상의 소정의 위치에 배치된 후, 촉매 보유 지지부(30)의 상하 이동에 의해, 웨이퍼(Wf)의 피처리 영역과 촉매(31)가 접촉하고, 또한 소정의 접촉 압력으로 조정된다. 또한, 본 접촉 동작과 동시 혹은 접촉 후에 있어서, 기판 보유 지지부(20)와 촉매 보유 지지부(30)의 상대 이동이 개시된다. 이러한 상대 이동은 본 실시예에서는 기판 보유 지지부(20)의 회전과, 촉매 보유 지지부(30)의 회전과, 요동 아암(50)에 의한 요동 운동에 의해 실현된다. 또한, 기판 보유 지지부(20)와 촉매 보유 지지부(30)의 상대 이동은 기판 보유 지지부(20) 및 촉매 보유 지지부(30) 중 적어도 한쪽의 회전 운동, 병진 운동, 원호 운동, 왕복 운동, 스크롤 운동, 각도 회전 운동(360도 미만의 소정의 각도만큼 회전하는 운동) 중 적어도 하나에 의해 실현할 수 있다.
이러한 동작에 의해, 촉매(31)의 촉매 작용에 의해, 웨이퍼(Wf)와 촉매(31)의 접촉 개소에 있어서, 촉매(31)의 작용에 의해 생성된 에천트가 웨이퍼(Wf) 표면에 작용함으로써, 웨이퍼(Wf)의 표면이 에칭 제거된다. 웨이퍼(Wf)의 피처리 영역은 임의의 단일 또는 복수의 재질로 구성될 수 있고, 예를 들어 SiO2나 Low-k 재료로 대표되는 절연막, Cu나 W로 대표되는 배선 금속, Ta, Ti, TaN, TiN, Co 등으로 대표되는 배리어 메탈, GaAs 등으로 대표되는 III-V족 재료이다. 또한, 촉매(31)의 재질로서는 예를 들어 귀금속, 전이 금속, 세라믹스계 고체 촉매, 염기성 고체 촉매, 산성 고체 촉매 등으로 할 수 있다. 또한, 처리액(PL)은 예를 들어 산소 용해수, 오존수, 산, 알칼리 용액, H2O2수, 불화수소산 용액 등으로 할 수 있다. 또한, 촉매(31) 및 처리액(PL)은 웨이퍼(Wf)의 피처리 영역의 재질에 의해, 적절히 설정할 수 있다. 예를 들어, 피처리 영역의 재질이 Cu인 경우, 촉매(31)로서는 산성 고체 촉매가 사용되고, 처리액(PL)으로서는 오존수가 사용되어도 된다. 또한, 피처리 영역의 재질이 SiO2인 경우에는 촉매(31)에는 백금이나 니켈이 사용되고, 처리액(PL)에는 산이 사용되어도 된다. 또한, 피처리 영역의 재질이 III-V족 금속(예를 들어, GaAs)인 경우에는 촉매(31)에는 철이 사용되고, 처리액(PL)에는 H2O2수가 사용되어도 된다.
또한, 웨이퍼(Wf)의 피처리 영역에서 에칭 대상의 재료가 복수 혼재하는 경우에는 개개의 재료에 대해 복수의 촉매 및 처리액(PL)을 사용해도 된다. 구체적인 운용으로서는 촉매측에 대해서는 (1) 복수의 촉매를 배치한 1개의 촉매 보유 지지부에 의한 운용, (2) 다른 촉매를 각각 배치한 복수의 촉매 보유 지지부에 의한 운용이 있다. 여기서, (1)에 대해서는 복수의 촉매 재료를 포함하는 혼합물이나 화합물이어도 된다. 또한, 처리액측에 대해, 촉매측이 (1)의 형태인 경우에는 개개의 촉매 재료에 의한 에칭 대상 재료의 에칭에 적합한 성분을 혼합한 것을 처리액(PL)으로서 사용해도 된다. 또한, 촉매측이 (2)의 형태의 경우에는 각각의 촉매 보유 지지부 근방에 에칭 대상 재료의 에칭에 적합한 처리액(PL)을 공급해도 된다.
또한, 본 실시예에 있어서, 촉매(31)는 웨이퍼(Wf)보다도 작기 때문에, 웨이퍼(Wf) 전체면을 에칭 처리하는 경우, 촉매 보유 지지부(30)는 웨이퍼(Wf) 전체면 상을 요동한다. 여기서, 본 CARE법에서는 촉매와의 접촉부에 있어서만 에칭이 발생하므로, 웨이퍼(Wf)와 촉매(31)의 접촉 시간의 웨이퍼 면내 분포가 에칭량의 웨이퍼 면내 분포에 크게 영향을 미친다. 이것에 대해서는 요동 아암(50)의 웨이퍼 면내에서의 요동 속도를 가변으로 함으로써, 접촉 시간의 분포를 균일화하는 것이 가능하다. 구체적으로는 웨이퍼(Wf) 면내에서의 요동 아암(50)의 요동 범위를 복수의 구간으로 분할하고, 각 구간에 있어서 요동 속도를 제어한다.
이상 설명한 CARE법을 사용한 기판 처리 장치(10)에 의하면, 웨이퍼(Wf)와 촉매(31)의 접촉 개소에서만 에칭이 발생하고, 그 이외의 웨이퍼(Wf)와 촉매(31)의 비접촉 장소에서는 에칭은 발생하지 않는다. 이로 인해, 요철을 갖는 웨이퍼(Wf)의 볼록부만이 선택적으로 화학적으로 제거되므로 평탄화 처리를 행할 수 있다. 또한, 웨이퍼(Wf)를 화학적으로 처리하므로, 웨이퍼(Wf)의 가공면에 손상이 발생하기 어렵다. 또한, 이론상으로는 웨이퍼(Wf)와 촉매(31)란, 반드시 접촉하지 않아도 되고, 근접하고 있어도 된다. 이 경우, 근접이란, 촉매 반응에 의해 생성되는 에천트가 웨이퍼(Wf)의 피처리 영역에 도달할 수 있을 정도로 가까운 것이라고 정의할 수 있다. 웨이퍼(Wf)와 촉매(31)의 이격 거리는 예를 들어 50㎚ 이하로 할 수 있다.
이하에서, 상술한 기판 처리 장치 및 기판 처리 시스템을 사용한 기판 처리 방법의 실시예를 설명한다.
도 15 및 도 16은, 일 실시예로서의 기판 처리의 모습을 나타내는 개략 단면도이다. 도 15 및 도 16은, STI 공정의 평탄화 프로세스의 일부를 나타내고 있다. 도 15는 평탄화 프로세스의 초기 상태를 나타내는 개략 측면도이다. 도 15에 도시된 바와 같이, 평탄화 처리되는 웨이퍼(Wf)는 표면 상에 단차가 있는 SiO2막이 형성되어 있다. 도시된 예에 있어서, 단차가 있는 SiO2의 단차를 해소하고, 그 아래에 있는 SiN의 층을 노출시키는 곳까지 웨이퍼(Wf)를 에칭 처리한다. 도 17은, 도 15 및 도 16에 나타내는 STI 공정의 처리의 흐름을 나타내는 도면이다.
도 15에 도시되는 평탄화의 초기 프로세스에 있어서, 웨이퍼(Wf)는 기판 보유 지지부(20)에 보유 지지되어 있다(S100). 기판 보유 지지부(20)에 보유 지지된 웨이퍼 W에 대해, SiO2의 단차를 가능한 한 고속으로 에칭 처리한다(S102). 구체적인 처리 파라미터로서는 (1) 촉매(31)의 웨이퍼(Wf)에 대한 접촉 하중, (2) 촉매(31)와 웨이퍼(Wf) 사이의 상대 속도, (3) 처리액(PL)의 종류, (4) 처리액(PL)의 pH, (5) 처리액(PL)의 유량, (6) 촉매(31)에 인가하는 바이어스 전압, (7) 처리 온도 및 (8) 촉매의 종류 등을 에칭 속도가 커지도록 조정한다. 일례로서, 처리 파라미터를 접촉 하중: 210hPa, 상대 속도: 0.4m/s, 처리액의 종류: 구연산 용액, 처리액의 pH: 3, 처리액의 유량: 500mL/min, 바이어스 전압: +1.0V, 처리 온도: 50℃, 촉매의 종류: 백금으로 한다.
또한, 처리액(PL)은 도 1, 2에 도시된 바와 같이, 촉매 보유 지지부(30)의 외측으로부터 공급해도 되고, 또한, 도 7에 나타낸 바와 같이, 촉매 보유 지지부의 내측으로부터 공급해도 된다. 또한, 촉매(31)에 바이어스 전압을 인가해도 된다. 구체적으로는 도 7에 나타나는 촉매 보유 지지부에 있어서, 촉매 전극(30-49)과 카운터 전극(30-50) 사이에 소정의 전압을 인가할 수 있다.
웨이퍼(Wf)의 SiO2의 단차가 해소되면, 도 16에 나타나는 상태가 된다. 도 16은, 평탄화 프로세스의 종기 상태를 나타내는 개략 측면도이다. 또한, SiO2의 단차가 해소된 것은, 상술한 모니터링부(480)에 의해 검지할 수 있다. 혹은, 미리 결정된 처리 시간이 경과함으로써, SiO2의 단차가 해소되었다고 판단해도 된다. 도 16에 나타나는 평탄화 프로세스의 종기에 있어서는 SiO2의 막은 얇아지고 있어, 노출시키는 SiN의 막에 가까워지고 있으므로, SiN의 막이 완전히 노출될 때까지는 프로세스 초기보다도 저속으로 에칭 처리를 행하는 것이 바람직하다. 그로 인하여, 처리 파라미터를 프로세스 초기보다도 저속으로 에칭하도록 변경하고, 저속으로 에칭 처리를 행한다(S104). 일례로서, 처리 파라미터를 접촉 하중: 70hPa, 상대 속도: 0.1m/s, 처리액의 종류: 수산화칼륨 용액, 처리액의 pH: 11, 처리액의 유량: 100mL/min, 바이어스 전압: 0V, 처리 온도: 20℃, 촉매의 종류: 백금으로 한다.
도 18은, 웨이퍼(Wf)의 처리 중에 에칭 처리 조건을 변경하여 웨이퍼(Wf)에 에칭 처리를 행하는 것 이외의 예를 나타내는 도면이다. 도 18에 나타나는 예는 Si 상에 단차가 있는 SiO2막이 형성되어 있고, SiO2의 단차를 해소하여 Si의 표면이 노출하는 곳까지, SiO2를 에칭 제거하는 경우의 예이다.
도 18의 (c)의 예에 있어서는 최초에 불화수소산 용액(HF)을 사용하여 SiO2를 등방적으로 에칭함과 동시에, CARE법에 의해 SiO2의 단차를 동시에 해소하게 한다. 이때, 불화수소산 용액에서의 에칭은, SiO2의 홈의 저부가 Si의 표면과 동일한 높이로 될 때까지 행한다. 그 후, 불화수소산 용액에서의 에칭을 종료하고, 나머지의 단차를 CARE법만으로 해소하게 한다. 불화수소산 용액에 의한 SiO2의 에칭 속도는 CARE법에 의한 에칭 속도보다도 고속이기 때문에, 불화수소산 용액에 의한 등방적인 에칭과 CARE법에 의한 단차 해소를 동시에 행함으로써, CARE법 단독으로 처리하는 것 보다도 단시간에 처리를 완료시킬 수 있다.
도 18의 (c)의 예에 있어서는 불화수소산 용액에 의한 에칭과 CARE법에 의한 단차 해소를 동시에 행하지만, 도 18의 (a) 및 도 18의 (b)에 나타내는 바와 같이 각각을 연속으로 행하게 해도 된다. 그것에 따라, 불화수소산 용액과 CARE법으로 사용하는 용액이 혼합하여 반응 생성물이 발생하여 스크래치가 발생하는 등의 처리 성능의 악화를 억제할 수 있다.
도 18의 (a)의 예에 있어서는 최초로 CARE법에 의해 SiO2의 단차를 해소하고, SiO2의 막을 평탄화한다. 그 후, 불화수소산 용액(HF)을 사용하여 SiO2를 등방적으로 에칭하고, Si를 노출시킨다. 마지막으로 불화수소산 용액으로 에칭함으로써, 촉매가 피처리면과 접촉함으로써 발생할 수 있는 피처리면의 손상을 보다 저감할 수 있다.
도 18의 (b)의 예에 있어서는 최초에 불화수소산 용액(HF)을 사용하여 SiO2를 등방적으로 에칭한다. 이때, SiO2의 홈의 저부가 Si의 표면과 동일한 높이로 될 때까지 불화수소산 용액으로 에칭한다. 그 후, CARE법에 의해 SiO2의 단차를 해소하여 Si를 노출시킨다. 마지막으로 CARE법에 의한 단차 해소를 행함으로써, 기판 보유 지지부(220)와 촉매 보유 지지부(30)가 상대적으로 이동할 때의 구동부의 토크 전류에 기초하여 에칭 처리 상태를 모니터링하는 방법을 적용하는 것이 가능해진다.
또한, 도 18에서 나타내는 예에 있어서, CARE법을 행하는 경우, 상술한 바와 같이 도중에 에칭 처리 조건을 변경해도 된다.
이상과 같이 본원 발명의 실시 형태를 설명해 왔지만, 본 발명은 상술한 실시 형태에 한정되는 것은 아니다. 또한, 상술한 실시 형태의 각각의 특징은 서로 모순되지 않는 한 조합 또는 교환할 수 있다.
[형태 1] 형태 1에 의하면, 처리액의 존재 하에서 기판과 촉매를 접촉시켜, 상기 기판을 처리하는 방법이 제공된다. 이러한 방법은, 상기 기판을 고속으로 처리하기 위한 소정의 처리 조건으로 상기 기판을 처리하는 스텝과, 동일한 기판의 처리 중에, 상기 기판을 저속으로 처리하도록, 상기 처리 조건을 변경하는 스텝을 갖는다. 이러한 형태에 따르면, 예를 들어 기판 처리 프로세스의 초기와 종기에 있어서 처리 대상막이 상이한 경우, 혹은 프로세스 요구가 상이한 경우 등에, 각각 최적의 조건으로 기판을 처리할 수 있다.
[형태 2] 형태 2에 의하면, 형태 1의 방법에 있어서, 상기 처리 조건을 변경하는 스텝은, (1) 상기 촉매의 상기 기판에 대한 접촉 하중, (2) 상기 촉매와 상기 기판의 사이의 상대 속도, (3) 상기 처리액의 종류, (4) 처리액의 pH, (5) 상기 처리액의 유량, (6) 상기 촉매에 인가하는 바이어스 전압, (7) 처리 온도 및 (8) 상기 촉매의 종류 중 적어도 하나를 변경하는 스텝을 갖는다. 이러한 형태에 따르면, 각종 처리 조건의 파라미터를 변경함으로써, 적절한 기판의 처리 조건을 실현할 수 있다.
[형태 3] 형태 3에 의하면, 형태 1 또는 형태 2의 방법에 있어서, 또한, 처리 중인 기판 처리 상태를 감시하는 스텝과, 상기 기판의 처리 상태에 따라, 상기 처리 조건을 변경하는 스텝을 갖는다. 이러한 형태에 따르면, 기판의 처리 상태에 따라, 최적의 타이밍으로 기판의 처리 조건을 변경할 수 있다.
[형태 4] 형태 4에 의하면, 형태 1로부터 형태 3 중 어느 하나의 형태 방법에 있어서, 또한, 상기 소정의 처리 조건에서의 기판의 처리를 개시하고 나서 소정의 시간이 경과한 후에, 상기 처리 조건을 변경하는 스텝을 갖는다. 이러한 형태에 따르면, 예를 들어 사전에 실험 등에 의해 고속 처리 조건으로부터 저속 처리 조건으로 변경하는 타이밍을 결정해 둠으로써, 처리 중의 기판 처리 상태를 감시하지 않아도, 최적의 조건으로 기판을 처리할 수 있다. 또한, 처리 중의 기판 처리 상태를 감시해 두고, 소정의 시간이 경과한 후 및/또는 소정의 처리 상태에 도달했을 때에 처리 조건을 변경하도록 해도 된다.
[형태 5] 형태 5에 의하면, 형태 1로부터 형태 4 중 어느 하나의 형태 방법에 있어서, 또한, 화학 기계적 연마에 의해 상기 기판을 연마하는 스텝을 갖는다.
[형태 6] 형태 6에 의하면, 처리액의 존재하에서 SiO2를 포함하는 기판과 촉매를 접촉시켜, 상기 기판을 처리하는 방법이 제공된다. 이러한 방법은 상기 기판의 표면에 불화수소산 용액을 공급하고, 상기 기판의 SiO2를 불화수소산 용액에 의해 에칭하는 스텝을 갖는다. 이러한 형태에 따르면, 불화수소산 용액에 의한 등방적인 에칭과, 촉매 및 처리액을 사용한 에칭을 병용할 수 있으므로, 기판의 처리를 신속히 행할 수 있다.
본원은, 2015년7월 23일에 출원된 일본 특허 출원 번호 제2015-145960호에 기초하는 우선권을 주장한다. 일본 특허 출원 번호 제2015-145960호의 명세서, 특허청구범위, 도면 및 요약서를 포함하는 모든 개시 내용은 참조로 전체로서 본원에 원용된다. 일본 특허 공개 제2008-121099호 공보(특허문헌 1), 일본 특허 공개 제2008-136983호 공보(특허문헌 2), 일본 특허 공개 제2008-166709호 공보(특허문헌 3), 일본 특허 공개 제2009-117782호 공보(특허문헌 4) 및 국제 공개 제2013/084934호(특허문헌 5)의 명세서, 특허청구범위, 도면 및 요약서를 포함하는 모든 개시는 참조로 전체로서 본원에 원용된다.
10: 기판 처리 장치
20: 기판 보유 지지부
21: 벽부
30: 촉매 보유 지지부
30-40: 처리액 공급 통로
30-42: 공급구
30-49: 촉매 전극
30-50: 카운터 전극
30-52: 벽부
30-70: 디스크 홀더부
30-72: 캐털라이저 디스크부
30-74: 헤드
30-76: 콘택트 프로브
31: 촉매
40: 처리액 공급부
50: 요동 아암
60: 컨디셔닝부
90: 제어부
480: 모니터링부
491: 파라미터 변경부
Wf: 웨이퍼
PL: 처리액

Claims (6)

  1. 처리액의 존재 하에서 기판과 촉매를 접촉시켜, 상기 기판을 처리하는 방법이며,
    상기 기판을 고속으로 처리하기 위한 소정의 처리 조건으로 상기 기판을 처리하는 스텝과,
    동일한 기판의 처리 중에, 상기 기판을 저속으로 처리하도록, 상기 처리 조건을 변경하는 스텝을 갖는 방법.
  2. 제1항에 있어서,
    상기 처리 조건을 변경하는 스텝은, (1) 상기 촉매의 상기 기판에 대한 접촉 하중, (2) 상기 촉매와 상기 기판 사이의 상대 속도, (3) 상기 처리액의 종류, (4) 처리액의 pH, (5) 상기 처리액의 유량, (6) 상기 촉매에 인가하는 바이어스 전압, (7) 처리 온도 및 (8) 촉매의 종류 중 적어도 하나를 변경하는 스텝을 갖는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 방법은 또한,
    처리 중인 기판 처리 상태를 감시하는 스텝과,
    상기 기판의 처리 상태에 따라, 상기 처리 조건을 변경하는 스텝을 갖는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 방법은 또한,
    상기 소정의 처리 조건에서의 기판의 처리를 개시하고 나서 소정의 시간이 경과한 후에, 상기 처리 조건을 변경하는 스텝을 갖는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 방법은 또한,
    화학 기계적 연마에 의해 상기 기판을 연마하는 스텝을 갖는 방법.
  6. 처리액의 존재 하에서 SiO2를 포함하는 기판과 촉매를 접촉시켜, 상기 기판을 처리하는 방법이며,
    상기 기판의 표면에 불화수소산 용액을 공급하고, 상기 기판의 SiO2를 불화수소산 용액에 의해 에칭하는 스텝을 갖는 방법.
KR1020177036996A 2015-07-23 2016-07-06 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법 KR20180030790A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015145960A JP6510348B2 (ja) 2015-07-23 2015-07-23 基板処理装置、基板処理システム、および基板処理方法
JPJP-P-2015-145960 2015-07-23
PCT/JP2016/069998 WO2017014050A1 (ja) 2015-07-23 2016-07-06 基板処理装置、基板処理システム、および基板処理方法

Publications (1)

Publication Number Publication Date
KR20180030790A true KR20180030790A (ko) 2018-03-26

Family

ID=57834033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177036996A KR20180030790A (ko) 2015-07-23 2016-07-06 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법

Country Status (6)

Country Link
US (1) US20180211849A1 (ko)
JP (1) JP6510348B2 (ko)
KR (1) KR20180030790A (ko)
CN (1) CN107851570A (ko)
TW (1) TW201705259A (ko)
WO (1) WO2017014050A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2021101451A (ja) * 2019-12-24 2021-07-08 株式会社荏原製作所 基板処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049479A (ja) * 2004-08-03 2006-02-16 Nitta Haas Inc 化学的機械研磨方法
US8592314B2 (en) * 2005-01-24 2013-11-26 Showa Denko K.K. Polishing composition and polishing method
US8734661B2 (en) * 2007-10-15 2014-05-27 Ebara Corporation Flattening method and flattening apparatus
JP5028354B2 (ja) * 2008-07-31 2012-09-19 信越半導体株式会社 ウェーハの研磨方法
DE112009001875B4 (de) * 2008-07-31 2023-06-22 Shin-Etsu Handotai Co., Ltd. Waferpolierverfahren und Doppelseitenpoliervorrichtung
US8735291B2 (en) * 2011-08-25 2014-05-27 Tokyo Electron Limited Method for etching high-k dielectric using pulsed bias power
JP5696024B2 (ja) * 2011-11-09 2015-04-08 株式会社東芝 化学的平坦化方法及び化学的平坦化装置
KR101833196B1 (ko) * 2011-12-06 2018-02-28 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸 글래스 재료의 가공방법
JP5836992B2 (ja) * 2013-03-19 2015-12-24 株式会社東芝 半導体装置の製造方法
KR102193325B1 (ko) * 2014-04-18 2020-12-22 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법

Also Published As

Publication number Publication date
JP6510348B2 (ja) 2019-05-08
TW201705259A (zh) 2017-02-01
WO2017014050A1 (ja) 2017-01-26
US20180211849A1 (en) 2018-07-26
CN107851570A (zh) 2018-03-27
JP2017028127A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
CN106256016B (zh) 基板处理装置、基板处理系统
US20230415296A1 (en) Apparatus and method for cmp temperature control
US7722437B2 (en) Manufacturing method of semiconductor integrated circuit device
US8039397B2 (en) Using optical metrology for within wafer feed forward process control
TW471994B (en) System and method for controlled polishing and planarization of semiconductor wafers
US20100081360A1 (en) Use of pad conditioning in temperature controlled cmp
US11752589B2 (en) Chemical mechanical polishing temperature scanning apparatus for temperature control
KR20110102378A (ko) 화학적 기계적 폴리싱을 위한 엔드 포인트 제어를 이용한 화학 물질과 연마 입자의 2 라인 혼합 방법
JP2011224680A (ja) 研磨方法及び研磨装置
US10464184B2 (en) Modifying substrate thickness profiles
JP2018001325A (ja) ヘッド高さ調整装置およびヘッド高さ調整装置を備える基板処理装置
JP6510348B2 (ja) 基板処理装置、基板処理システム、および基板処理方法
US20040219867A1 (en) Apparatus and method for controlling fluid material composition on a polishing pad
JP2005525244A (ja) 瞬鋭なる終点検出を用いた高等な化学機械的研磨システム
TWI687992B (zh) 化學機械研磨方法及其裝置
US6620029B2 (en) Apparatus and method for front side chemical mechanical planarization (CMP) of semiconductor workpieces
JP2002118084A5 (ko)
TWI838459B (zh) 化學機械拋光裝置及化學機械拋光方法
KR20040082730A (ko) 기판의 표면을 평탄화하기 위한 장치
JP2002246350A (ja) 平面研磨方法