KR20180029858A - 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 - Google Patents

발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 Download PDF

Info

Publication number
KR20180029858A
KR20180029858A KR1020170108608A KR20170108608A KR20180029858A KR 20180029858 A KR20180029858 A KR 20180029858A KR 1020170108608 A KR1020170108608 A KR 1020170108608A KR 20170108608 A KR20170108608 A KR 20170108608A KR 20180029858 A KR20180029858 A KR 20180029858A
Authority
KR
South Korea
Prior art keywords
wafer
light emitting
transparent substrate
emitting diode
back surface
Prior art date
Application number
KR1020170108608A
Other languages
English (en)
Other versions
KR102212255B1 (ko
Inventor
다카시 오카무라
히로시 기타무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180029858A publication Critical patent/KR20180029858A/ko
Application granted granted Critical
Publication of KR102212255B1 publication Critical patent/KR102212255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

본 발명은, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것을 목적으로 한다.
발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 상기 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 홈을 형성하는 웨이퍼 이면 가공 공정과, 전면(全面)에 걸쳐 복수의 관통 구멍이 형성된 투명 기판의 표면에 상기 웨이퍼의 각 LED 회로에 대응하여 복수의 리세스를 형성하는 투명 기판 가공 공정과, 상기 웨이퍼 이면 가공 공정 및 상기 투명 기판 가공 공정을 실시한 후, 상기 웨이퍼의 이면에 상기 투명 기판의 표면을 첩착(貼着)시켜 일체화 웨이퍼를 형성하는 일체화 공정과, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 한다.

Description

발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩{METHOD FOR MANUFACTURING LIGHT EMITTING DIODE CHIP AND LIGHT EMITTING DIODE CHIP}
본 발명은 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩에 관한 것이다.
사파이어 기판, GaN 기판, SiC 기판 등의 결정 성장용 기판의 표면에 n형 반도체층, 발광층, p형 반도체층이 복수 적층된 적층체층이 형성되고, 이 적층체층과 교차하는 복수의 분할 예정 라인에 의해 구획된 영역에 복수의 LED(Light Emitting Diode) 등의 발광 디바이스가 형성된 웨이퍼는, 분할 예정 라인을 따라 절단되어 개개의 발광 디바이스 칩으로 분할되고, 분할된 발광 디바이스 칩은 휴대전화, 퍼스널 컴퓨터, 조명기기 등의 각종 전기기기에 널리 이용되고 있다.
발광 디바이스 칩의 발광층으로부터 출사되는 광은 등방성을 갖고 있기 때문에, 결정 성장용 기판의 내부에도 조사되어 기판의 이면 및 측면으로부터도 광이 출사된다. 그러나, 기판의 내부에 조사된 광 중 공기층과의 계면에서의 입사각이 임계각 이상인 광은 계면에서 전반사되어 기판 내부에 가둬지고, 기판으로부터 외부로 출사되는 일이 없기 때문에 발광 디바이스 칩의 휘도 저하를 초래한다고 하는 문제가 있다.
이 문제를 해결하기 위해, 발광층으로부터 출사된 광이 기판의 내부에 가둬지는 것을 억제하기 위해서, 기판의 이면에 투명 부재를 첩착(貼着)시켜 휘도의 향상을 도모하도록 한 발광 다이오드(LED)가 일본 특허 공개 제2014-175354호 공보에 기재되어 있다.
일본 특허 공개 제2014-175354호 공보
그러나, 특허문헌 1에 개시된 발광 다이오드에서는, 기판의 이면에 투명 부재를 첩착시킴으로써 휘도가 약간 향상되었지만 충분한 휘도를 얻을 수 없다고 하는 문제가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 충분한 휘도를 얻을 수 있는 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩을 제공하는 것이다.
청구항 1에 기재된 발명에 따르면, 발광 다이오드 칩의 제조 방법으로서, 결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과, 상기 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 홈을 형성하는 웨이퍼 이면 가공 공정과, 전면(全面)에 걸쳐 복수의 관통 구멍이 형성된 투명 기판의 표면에 상기 웨이퍼의 각 LED 회로에 대응하여 복수의 리세스를 형성하는 투명 기판 가공 공정과, 상기 웨이퍼 이면 가공 공정 및 상기 투명 기판 가공 공정을 실시한 후, 상기 웨이퍼의 이면에 상기 투명 기판의 표면을 첩착(貼着)시켜 일체화 웨이퍼를 형성하는 일체화 공정과, 상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 포함한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법이 제공된다.
바람직하게는, 투명 기판 가공 공정에서 형성되는 리세스의 단면 형상은, 삼각 형상, 사각 형상, 또는 원 형상 중 어느 하나이다. 바람직하게는, 웨이퍼 이면 가공 공정에서 형성되는 오목부 또는 홈은, 절삭 블레이드, 에칭, 샌드 블라스트, 레이저 중 어느 하나로 형성되고, 투명 기판 가공 공정에서 형성되는 리세스는, 에칭, 샌드 블라스트, 레이저 중 어느 하나로 형성된다.
바람직하게는, 상기 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 일체화 공정에서의 상기 투명 기판은 투명 접착제에 의해 웨이퍼에 접착된다.
청구항 5에 기재된 발명에 따르면, 발광 다이오드 칩으로서, 표면에 LED 회로가 형성되고 이면에 오목부 또는 홈이 형성된 발광 다이오드와, 상기 발광 다이오드의 이면에 첩착된 복수의 관통 구멍이 형성된 투명 부재를 구비하고, 상기 투명 부재의 상기 발광 다이오드와의 첩착면에는 리세스가 형성되어 있는 발광 다이오드 칩이 제공된다.
본 발명의 발광 다이오드 칩은, LED의 이면에 오목부 또는 홈이 형성되어 있으면서, 이면에 첩착된 복수의 관통 구멍을 갖는 투명 부재의 표면에 리세스가 형성되어 있기 때문에, 투명 부재의 표면적이 증대하는 것 외에도, LED의 발광층으로부터 조사되어 투명 부재에 입사되는 광이 상기 오목부 또는 상기 홈 부분에서 복잡하게 굴절되고, 또한, 투명 부재로부터 출사되는 광이 리세스 부분에서 복잡하게 굴절되기 때문에, 투명 부재로부터 광이 출사될 때에 투명 부재와 공기층과의 계면에서의 입사각이 임계각 이상인 광의 비율이 감소하고, 투명 부재로부터 출사되는 광의 양이 증대되어 발광 다이오드 칩의 휘도가 향상된다.
도 1은 광 디바이스 웨이퍼의 표면측 사시도이다.
도 2의 (A)는 절삭 블레이드에 의한 웨이퍼의 이면 가공 공정을 도시한 사시도, 도 2의 (B)∼도 2의 (D)는 형성된 홈 형상을 도시한 단면도이다.
도 3의 (A)는 웨이퍼의 이면에 형성된 제1 방향으로 신장되는 복수의 홈을 갖는 웨이퍼의 이면측 사시도, 도 3의 (B)는 웨이퍼의 이면에 형성된 제1 방향 및 제1 방향에 직교하는 제2 방향으로 신장되는 복수의 홈이 형성된 웨이퍼의 이면측 사시도이다.
도 4의 (A)는 웨이퍼의 이면에 마스크를 첩착시키는 양태를 도시한 사시도, 도 4의 (B)는 웨이퍼의 이면에 복수의 구멍을 갖는 마스크가 첩착된 상태의 사시도, 도 4의 (C)∼도 4의 (E)는 웨이퍼의 이면에 형성된 오목부의 형상을 도시한 웨이퍼의 부분적 사시도이다.
도 5의 (A)는 레이저 빔에 의해 웨이퍼의 이면에 홈을 형성하는 양태를 도시한 사시도, 도 5의 (B)는 홈 형상을 도시한 웨이퍼의 부분 단면도, 도 5의 (C)는 레이저 빔에 의해 웨이퍼의 이면에 원형 오목부를 형성하는 양태를 도시한 사시도, 도 5의 (D)는 형성된 원형의 오목부를 도시한 웨이퍼의 부분 사시도이다.
도 6의 (A)는 전면에 걸쳐 복수의 관통 구멍이 형성된 투명 기판의 표면에 마스크를 첩착시키는 양태를 도시한 사시도, 도 6의 (B)는 투명 기판의 표면에 복수의 구멍을 갖는 마스크가 첩착된 상태의 사시도, 도 6의 (C)∼도 6의 (E)는 투명 기판의 표면에 형성된 리세스의 형상을 도시한 투명 기판의 부분적 사시도이다.
도 7의 (A)는 투명 기판 가공 공정을 도시한 사시도, 도 7의 (B)는 형성된 리세스 형상을 도시한 부분적 사시도이다.
도 8의 (A)는 복수의 리세스를 표면에 갖는 투명 기판을 웨이퍼의 이면에 첩착시켜 일체화하는 일체화 공정을 도시한 사시도, 도 8의 (B)는 일체화 웨이퍼의 사시도이다.
도 9는 일체화 웨이퍼를 다이싱 테이프를 통해 환형 프레임으로 지지하는 지지 공정을 도시한 사시도이다.
도 10은 일체화 웨이퍼를 발광 다이오드 칩으로 분할하는 분할 공정을 도시한 사시도이다.
도 11은 분할 공정 종료 후의 일체화 웨이퍼의 사시도이다.
도 12는 본 발명 실시형태에 따른 발광 다이오드 칩의 사시도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 광 디바이스 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)(11)의 표면측 사시도가 도시되어 있다.
광 디바이스 웨이퍼(11)는, 사파이어 기판(13) 상에 질화갈륨(GaN) 등의 에피택셜층(적층체층)(15)이 적층되어 구성되어 있다. 광 디바이스 웨이퍼(11)는, 에피택셜층(15)이 적층된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖고 있다.
여기서, 본 실시형태의 광 디바이스 웨이퍼(11)에서는, 결정 성장용 기판으로서 사파이어 기판(13)을 채용하고 있지만, 사파이어 기판(13) 대신에 GaN 기판 또는 SiC 기판 등을 채용하도록 하여도 좋다.
적층체층(에피택셜층)(15)은, 전자가 다수 캐리어가 되는 n형 반도체층(예컨대, n형 GaN층), 발광층이 되는 반도체층(예컨대, InGaN층), 정공이 다수 캐리어가 되는 p형 반도체층(예컨대, p형 GaN층)을 차례로 에피택셜 성장시킴으로써 형성된다.
사파이어 기판(13)은 예컨대 100 ㎛의 두께를 갖고 있고, 적층체층(15)은 예컨대 5 ㎛의 두께를 갖고 있다. 적층체층(15)에 복수의 LED 회로(19)가 격자형으로 형성된 복수의 분할 예정 라인(17)에 의해 구획되어 형성되어 있다. 웨이퍼(11)는, LED 회로(19)가 형성된 표면(11a)과, 사파이어 기판(13)이 노출된 이면(11b)을 갖고 있다.
본 발명 실시형태의 발광 다이오드 칩의 제조 방법에 따르면, 우선 도 1에 도시된 바와 같은 광 디바이스 웨이퍼(11)를 준비하는 웨이퍼 준비 공정을 실시한다. 웨이퍼(11)의 이면(11b)에, LED 회로(19)에 대응하여 복수의 홈(3)을 형성하는 이면 가공 공정을 더 실시한다.
이 웨이퍼 이면 가공 공정은, 예컨대, 잘 알려진 절삭 장치를 이용하여 실시한다. 도 2의 (A)에 도시된 바와 같이, 절삭 장치의 절삭 유닛(10)은, 스핀들 하우징(12)과, 스핀들 하우징(12) 내에 회전 가능하게 삽입된 도시하지 않은 스핀들과, 스핀들의 선단에 장착된 절삭 블레이드(14)를 포함한다.
절삭 블레이드(14)의 절단날은, 예컨대, 다이아몬드 지립을 니켈 도금으로 고정시킨 전주(電鑄) 지석으로 형성되어 있고, 그 선단 형상은 삼각 형상, 사각 형상, 또는 반원 형상을 하고 있다.
절삭 블레이드(14)의 대략 상반부는 블레이드 커버(휠 커버)(16)로 덮여 있고, 블레이드 커버(16)에는 절삭 블레이드(14)의 안쪽 및 앞쪽에 수평으로 신장되는 한 쌍의(1개만 도시) 쿨러 노즐(18)이 설치되어 있다.
웨이퍼(11)의 이면(11b)에 복수의 홈(3)을 형성하는 웨이퍼 이면 가공 공정에서는, 웨이퍼(11)의 표면(11a)을 도시하지 않은 절삭 장치의 척 테이블로 흡인 유지한다. 그리고, 절삭 블레이드(14)를 화살표(R) 방향으로 고속 회전시키면서 웨이퍼(11)의 이면(11b)에 소정 깊이 절입하고, 도시하지 않은 척 테이블에 유지된 웨이퍼(11)를 화살표(X1) 방향으로 가공 이송함으로써, 제1 방향으로 신장되는 홈(3)을 절삭에 의해 형성한다.
웨이퍼(11)를 화살표(X1) 방향에 직교하는 방향으로 웨이퍼(11)의 분할 예정 라인(17)의 피치씩 인덱싱 이송하면서, 웨이퍼(11)의 이면(11b)을 절삭하여, 도 3의 (A)에 도시된 바와 같이, 제1 방향으로 신장되는 복수의 홈(3)을 차례 차례로 형성한다.
도 3의 (A)에 도시된 바와 같이, 웨이퍼(11)의 이면(11b)에 형성하는 복수의 홈(3)은 한 방향으로만 신장되는 형태여도 좋고, 혹은, 도 3의 (B)에 도시된 바와 같이, 제1 방향 및 상기 제1 방향에 직교하는 제2 방향으로 신장되는 복수의 홈(3)을 웨이퍼(11)의 이면(11b)에 형성하도록 하여도 좋다.
웨이퍼(11)의 이면(11b)에 형성하는 홈은, 도 2의 (B)에 도시된 바와 같은 단면 삼각 형상의 홈(3), 또는 도 2의 (C)에 도시된 바와 같은 단면 사각 형상의 홈(3A), 또는 도 2의 (D)에 도시된 바와 같은 단면 반원 형상의 홈(3B) 중 어느 것이어도 좋다.
웨이퍼(11)의 이면(11b)에 절삭에 의해 복수의 홈(3, 3A, 3B)을 형성하는 실시형태 대신에, 웨이퍼(11)의 이면(11b)에, LED 회로(19)에 대응하여 복수의 오목부를 형성하도록 하여도 좋다. 이 실시형태에서는, 도 4의 (A)에 도시된 바와 같이, 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 구멍(4)을 갖는 마스크(2)를 사용한다.
도 4의 (B)에 도시된 바와 같이, 마스크(2)의 구멍(4)을 웨이퍼(11)의 각 LED 회로(19)에 대응시켜 웨이퍼(11)의 이면(11b)에 첩착시킨다. 그리고, 웨트 에칭 또는 플라즈마 에칭에 의해 웨이퍼(11)의 이면(11b)에, 도 4의 (C)에 도시된 바와 같이, 마스크(2)의 구멍(4)의 형상에 대응한 삼각 형상의 오목부(5)를 형성한다.
마스크(2)의 구멍(4)의 형상을 사각 형상, 또는 원 형상으로 변경함으로써, 웨이퍼(11)의 이면(11b)에 도 4의 (D)에 도시된 바와 같은 사각 형상의 오목부(5A)를 형성하거나, 도 4의 (E)에 도시된 바와 같은 웨이퍼(11)의 이면(11b)에 원 형상의 오목부(5B)를 형성하도록 하여도 좋다.
본 실시형태의 변형예로서, 웨이퍼(11)의 이면(11b)에 마스크(2)를 첩착시킨 후, 샌드 블라스트 가공을 실시함으로써, 웨이퍼(11)의 이면(11b)에, 도 4의 (C)에 도시된 바와 같은 삼각 형상의 오목부(5), 또는 도 4의 (D)에 도시된 바와 같은 사각 형상의 오목부(5A), 또는 도 4의 (E)에 도시된 바와 같은 원 형상의 오목부(5B)를 형성하도록 하여도 좋다.
웨이퍼(11)의 이면(11b)에, LED 회로(19)에 대응한 복수의 홈 또는 복수의 오목부를 형성하는 데에, 레이저 가공 장치를 이용하도록 하여도 좋다. 레이저 가공에 의한 제1 실시형태에서는, 도 5의 (A)에 도시된 바와 같이, 웨이퍼(11)에 대하여 흡수성을 갖는 파장(예컨대, 266 ㎚)의 레이저 빔을 집광기(레이저 헤드)(24)로부터 웨이퍼(11)의 이면(11b)에 조사하면서, 웨이퍼(11)를 유지한 도시하지 않은 척 테이블을 화살표(X1) 방향으로 가공 이송함으로써, 제1 방향으로 신장되는 홈(7)을 웨이퍼(11)의 이면(11b)에 어블레이션에 의해 형성한다.
웨이퍼(11)를 화살표(X1) 방향에 직교하는 방향으로 웨이퍼(11)의 분할 예정 라인(17)의 피치씩 인덱싱 이송하면서, 웨이퍼(11)의 이면(11b)을 어블레이션 가공하여, 제1 방향으로 신장되는 복수의 홈(7)을 차례 차례로 형성한다. 홈(7)의 단면 형상은, 예컨대 도 5의 (B)에 도시된 바와 같은, 반원 형상이어도 좋고, 다른 형상이어도 좋다.
대체 실시형태로서, 도 5의 (C)에 도시된 바와 같이, 집광기(24)로부터 웨이퍼(11)에 대하여 흡수성을 갖는 파장(예컨대, 266 ㎚)의 펄스 레이저 빔을 간헐적으로 조사하여, 웨이퍼(11)의 이면(11b)에, LED 회로(19)에 대응한 복수의 오목부(9)를 형성하도록 하여도 좋다. 오목부(9)의 형상은, 통상은 레이저 빔의 스폿 형상에 대응한 도 5의 (D)에 도시된 바와 같은 원 형상이 된다.
웨이퍼 이면 가공 공정을 실시한 후, 또는 실시하기 전에, 웨이퍼(11)의 이면(11b)에 첩착하는 전면에 걸쳐 복수의 관통 구멍(29)이 형성된 투명 기판(21)의 표면(21a)에, LED 회로(19)에 대응하여 복수의 리세스를 형성하는 투명 기판 가공 공정을 실시한다.
이 투명 기판 가공 공정에서는, 예컨대 도 6의 (A)에 도시된 바와 같이, 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 구멍(4)을 갖는 마스크(2)를 사용한다. 도 6의 (B)에 도시된 바와 같이, 마스크(2)의 구멍(4)을 웨이퍼(11)의 각 LED 회로(19)에 대응시켜 투명 기판(21)의 표면(21a)에 첩착시킨다.
그리고, 웨트 에칭 또는 플라즈마 에칭에 의해 투명 기판(21)의 표면(21a)에, 도 6의 (C)에 도시된 바와 같이, 마스크(2)의 구멍(4)의 형상에 대응한 삼각 형상의 리세스(오목부)(35)를 형성한다.
마스크(2)의 구멍(4)의 형상을 사각 형상, 또는 원 형상으로 변경함으로써, 투명 기판(21)의 표면(21a)에 도 6의 (D)에 도시된 바와 같은 사각 형상의 리세스(35A)를 형성하거나, 도 6의 (E)에 도시된 바와 같은 투명 기판(21)의 표면(21a)에 원 형상의 리세스(35B)를 형성하도록 하여도 좋다.
투명 기판(21)은, 투명 수지, 광학 유리, 사파이어, 투명 세라믹스 중 어느 하나로 형성된다. 본 실시형태에서는, 광학 유리에 비하여 내구성이 있는 폴리카보네이트, 아크릴 등의 투명 수지로 투명 기판(21)을 형성하였다.
본 실시형태의 변형예로서, 투명 기판(21)의 표면(21a)에 마스크(2)를 첩착시킨 후, 샌드 블라스트 가공을 실시함으로써, 투명 기판(21)의 표면(21a)에, 도 6의 (C)에 도시된 바와 같은 삼각 형상의 리세스(35), 또는 도 6의 (D)에 도시된 바와 같은 사각 형상의 리세스(35A), 또는 도 6의 (E)에 도시된 바와 같은 원 형상의 리세스(35B)를 형성하도록 하여도 좋다.
투명 기판(21)의 표면(21a)에, LED 회로(19)에 대응한 복수의 리세스를 형성하는 데에, 레이저 가공 장치를 이용하도록 하여도 좋다. 레이저 가공에 의한 실시형태에서는, 도 7의 (A)에 도시된 바와 같이, 투명 기판(21)에 대하여 흡수성을 갖는 파장(예컨대, 266 ㎚)의 레이저 빔을 집광기(레이저 헤드)(24)로부터 투명 기판(21)의 표면(21a)에 간헐적으로 조사하면서, 투명 기판(21)을 유지한 도시하지 않은 척 테이블을 화살표(X1) 방향으로 가공 이송함으로써, 투명 기판(21)의 표면(21a)에, 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 리세스(39)를 어블레이션에 의해 형성한다.
투명 기판(21)을 화살표(X1) 방향에 직교하는 방향으로 웨이퍼(11)의 분할 예정 라인(17)의 피치씩 인덱싱 이송하면서, 투명 기판(21)의 표면(21a)을 어블레이션 가공하여, 복수의 리세스(39)를 차례 차례로 형성한다. 리세스(39)의 단면 형상은, 통상은 레이저 빔의 스폿 형상에 대응한 도 7의 (B)에 도시된 바와 같은 원 형상이 된다.
투명 기판 가공 공정을 실시한 후, 웨이퍼(11)의 이면(11b)에 투명 기판(21)의 표면(21a)을 첩착시켜 일체화 웨이퍼(25)를 형성하는 일체화 공정을 실시한다. 이 일체화 공정에서는, 도 8의 (A)에 도시된 바와 같이, 표면(21a)에 웨이퍼(11)의 LED 회로(19)에 대응한 복수의 리세스(39)가 형성된 투명 기판(21)의 표면(21a)에, 웨이퍼(11)의 이면(11b)을 투명 접착제에 의해 접착하여, 도 8의 (B)에 도시된 바와 같이, 웨이퍼(11)와 투명 기판(21)을 일체화하여 일체화 웨이퍼(25)를 형성한다.
일체화 공정을 실시한 후, 도 9에 도시된 바와 같이, 일체화 웨이퍼(25)의 투명 기판(21)을 외주부가 환형 프레임(F)에 첩착된 다이싱 테이프(T)에 첩착시켜 프레임 유닛을 형성하고, 일체화 웨이퍼(25)를 다이싱 테이프(T)를 통해 환형 프레임(F)으로 지지하는 지지 공정을 실시한다.
지지 공정을 실시한 후, 프레임 유닛을 절삭 장치에 투입하고, 절삭 장치로 일체화 웨이퍼(25)를 절삭하여 개개의 발광 다이오드 칩으로 분할하는 분할 공정을 실시한다. 이 분할 공정에 대해서, 도 10을 참조하여 설명한다.
분할 공정에서는, 일체화 웨이퍼(25)를 프레임 유닛의 다이싱 테이프(T)를 통해 절삭 장치의 척 테이블(20)로 흡인 유지하고, 환형 프레임(F)은 도시하지 않은 클램프로 클램핑하여 고정한다.
그리고, 절삭 블레이드(14)를 화살표(R) 방향으로 고속 회전시키면서 절삭 블레이드(14)의 선단이 다이싱 테이프(T)에 닿을 때까지 웨이퍼(11)의 분할 예정 라인(17)에 절입하고, 쿨러 노즐(18)로부터 절삭 블레이드(14) 및 웨이퍼(11)의 가공점을 향해 절삭액을 공급하면서, 일체화 웨이퍼(25)를 화살표(X1) 방향으로 가공 이송함으로써, 웨이퍼(11)의 분할 예정 라인(17)을 따라 웨이퍼(11) 및 투명 기판(21)을 절단하는 절단홈(27)을 형성한다.
절삭 유닛(10)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장되는 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 차례 차례로 형성한다. 계속해서, 척 테이블(20)을 90° 회전하고 나서, 제1 방향에 직교하는 제2 방향으로 신장되는 모든 분할 예정 라인(17)을 따라 동일한 절단홈(27)을 형성하여, 도 11에 도시된 상태로 함으로써, 일체화 웨이퍼(25)를 도 12에 도시된 바와 같은 발광 다이오드 칩(31)으로 분할한다.
전술한 실시형태에서는, 일체화 웨이퍼(25)를 개개의 발광 다이오드 칩(31)으로 분할하는 데에 절삭 장치를 사용하고 있지만, 웨이퍼(11) 및 투명 기판(21)에 대하여 투과성을 갖는 파장의 레이저 빔을 분할 예정 라인(17)을 따라 웨이퍼(11)에 조사하여, 웨이퍼(11) 및 투명 기판(21)의 내부에 두께 방향으로 복수층의 개질층을 형성하고, 계속해서 일체화 웨이퍼(25)에 외력을 부여하여, 개질층을 분할 기점으로 일체화 웨이퍼(25)를 개개의 발광 다이오드 칩(31)으로 분할하도록 하여도 좋다.
도 12에 도시된 발광 다이오드 칩(31)은, 표면에 LED 회로(19)를 갖는 LED(13A)의 이면에 전면에 걸쳐 복수의 관통 구멍(29)을 갖는 투명 부재(21A)가 첩착되어 있다. 또한, 투명 부재(21A)의 표면에 리세스(35, 35A, 35B) 또는 리세스(39)가 형성되어 있다.
따라서, 도 12에 도시된 발광 다이오드 칩(31)에서는, 발광 다이오드의 이면에 오목부 또는 홈이 형성되어 있으면서, 투명 부재(21A)의 표면에 리세스가 형성되어 있기 때문에, 투명 부재(21A)의 표면적이 증대된다. 또한, 발광 다이오드 칩(31)의 LED 회로(19)로부터 출사되어 투명 부재(21A)에 입사되는 광의 일부는 리세스 부분에서 굴절되고 나서 투명 부재(21A) 내로 진입한다.
따라서, 투명 부재(21A)로부터 외부로 굴절되어 출사될 때, 투명 부재(21A)와 공기층과의 계면에서의 입사각이 임계각 이상이 되는 광의 비율이 감소되고, 투명 부재(21A)로부터 출사되는 광의 양이 증대되어, 발광 다이오드 칩(31)의 휘도가 향상된다.
2 : 마스크 3, 3A, 3B : 절삭홈
5, 5A, 5B, 9 : 오목부 10 : 절삭 유닛
11 : 광 디바이스 웨이퍼(웨이퍼) 13 : 사파이어 기판
14 : 절삭 블레이드 15 : 적층체층
17 : 분할 예정 라인 19 : LED 회로
21 : 투명 기판 21A : 투명 부재
24 : 집광기 25 : 일체화 웨이퍼
27 : 절단홈 29 : 관통 구멍
31 : 발광 다이오드 칩 35, 35A, 35B, 39 : 리세스

Claims (5)

  1. 발광 다이오드 칩의 제조 방법에 있어서,
    결정 성장용 투명 기판 상에 발광층을 포함하는 복수의 반도체층이 형성된 적층체층을 가지며, 상기 적층체층의 표면에 서로 교차하는 복수의 분할 예정 라인에 의해 구획된 각 영역에 각각 LED 회로가 형성된 웨이퍼를 준비하는 웨이퍼 준비 공정과,
    상기 웨이퍼의 이면에 각 LED 회로에 대응하여 복수의 오목부 또는 홈을 형성하는 웨이퍼 이면 가공 공정과,
    전면(全面)에 걸쳐 복수의 관통 구멍이 형성된 투명 기판의 표면에 상기 웨이퍼의 각 LED 회로에 대응하여 복수의 리세스를 형성하는 투명 기판 가공 공정과,
    상기 웨이퍼 이면 가공 공정 및 상기 투명 기판 가공 공정을 실시한 후, 상기 웨이퍼의 이면에 상기 투명 기판의 표면을 첩착(貼着)시켜 일체화 웨이퍼를 형성하는 일체화 공정과,
    상기 웨이퍼를 상기 분할 예정 라인을 따라 상기 투명 기판과 함께 절단하여 상기 일체화 웨이퍼를 개개의 발광 다이오드 칩으로 분할하는 분할 공정
    을 포함한 것을 특징으로 하는 발광 다이오드 칩의 제조 방법.
  2. 제1항에 있어서, 상기 투명 기판 가공 공정에서 형성되는 상기 리세스의 단면 형상은, 삼각 형상, 사각 형상, 원 형상 중 어느 하나인 것인 발광 다이오드 칩의 제조 방법.
  3. 제1항에 있어서, 상기 웨이퍼 이면 가공 공정에서, 상기 오목부 또는 상기 홈은 절삭 블레이드, 에칭, 샌드 블라스트, 레이저 중 어느 하나로 형성되고,
    상기 투명 기판 가공 공정에서, 상기 리세스는, 에칭, 샌드 블라스트, 레이저 중 어느 하나로 형성되는 것인 발광 다이오드 칩의 제조 방법.
  4. 제1항에 있어서, 상기 투명 기판은, 투명 세라믹스, 광학 유리, 사파이어, 투명 수지 중 어느 하나로 형성되고, 상기 일체화 공정에서의 상기 투명 기판은 투명 접착제를 사용하여 상기 웨이퍼에 첩착되는 것인 발광 다이오드 칩의 제조 방법.
  5. 발광 다이오드 칩에 있어서,
    표면에 LED 회로가 형성되고 이면에 오목부 또는 홈이 형성된 발광 다이오드와,
    상기 발광 다이오드의 이면에 첩착된 복수의 관통 구멍이 형성된 투명 부재
    를 구비하고,
    상기 투명 부재의 상기 발광 다이오드와의 첩착면에는 리세스가 형성되어 있는 것인 발광 다이오드 칩.
KR1020170108608A 2016-09-12 2017-08-28 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 KR102212255B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-177895 2016-09-12
JP2016177895A JP2018046064A (ja) 2016-09-12 2016-09-12 発光ダイオードチップの製造方法及び発光ダイオードチップ

Publications (2)

Publication Number Publication Date
KR20180029858A true KR20180029858A (ko) 2018-03-21
KR102212255B1 KR102212255B1 (ko) 2021-02-03

Family

ID=61600876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170108608A KR102212255B1 (ko) 2016-09-12 2017-08-28 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩

Country Status (4)

Country Link
JP (1) JP2018046064A (ko)
KR (1) KR102212255B1 (ko)
CN (1) CN107819056A (ko)
TW (1) TWI730151B (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000323A (ko) * 2005-06-27 2007-01-02 주식회사 엘지화학 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의제조방법
WO2013114480A1 (ja) * 2012-02-01 2013-08-08 パナソニック株式会社 半導体発光素子、その製造方法及び光源装置
JP2013197279A (ja) * 2012-03-19 2013-09-30 Stanley Electric Co Ltd 発光装置およびその製造方法
JP2014175354A (ja) 2013-03-06 2014-09-22 Disco Abrasive Syst Ltd 発光ダイオード
JP2014239123A (ja) * 2013-06-06 2014-12-18 株式会社ディスコ 加工方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4124102B2 (ja) * 2003-11-12 2008-07-23 松下電工株式会社 多重反射防止構造を備えた発光素子とその製造方法
JP4766966B2 (ja) * 2005-09-07 2011-09-07 京セラ株式会社 発光素子
JP2011176093A (ja) * 2010-02-24 2011-09-08 Sumitomo Electric Ind Ltd 発光素子用基板および発光素子
JP2012195404A (ja) * 2011-03-16 2012-10-11 Toshiba Lighting & Technology Corp 発光装置および照明装置
KR20140047070A (ko) * 2011-06-15 2014-04-21 센서 일렉트로닉 테크놀로지, 인크 역전된 대면적 광 추출 구조들을 갖는 디바이스
DE102011114641B4 (de) * 2011-09-30 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US9112102B2 (en) * 2012-10-30 2015-08-18 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
US9577164B2 (en) * 2013-08-30 2017-02-21 Asahi Kasei E-Materials Corporation Semiconductor light emitting device and optical film
DE212014000194U1 (de) * 2013-10-02 2016-06-17 Sensor Electronic Technology, Inc. Heterostruktur mit Anodischer Aluminiumoxidschicht
JP6255235B2 (ja) * 2013-12-20 2017-12-27 株式会社ディスコ 発光チップ
JP6255255B2 (ja) * 2014-01-27 2017-12-27 株式会社ディスコ 光デバイスの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000323A (ko) * 2005-06-27 2007-01-02 주식회사 엘지화학 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의제조방법
WO2013114480A1 (ja) * 2012-02-01 2013-08-08 パナソニック株式会社 半導体発光素子、その製造方法及び光源装置
JP2013197279A (ja) * 2012-03-19 2013-09-30 Stanley Electric Co Ltd 発光装置およびその製造方法
JP2014175354A (ja) 2013-03-06 2014-09-22 Disco Abrasive Syst Ltd 発光ダイオード
JP2014239123A (ja) * 2013-06-06 2014-12-18 株式会社ディスコ 加工方法

Also Published As

Publication number Publication date
TW201813149A (zh) 2018-04-01
JP2018046064A (ja) 2018-03-22
TWI730151B (zh) 2021-06-11
KR102212255B1 (ko) 2021-02-03
CN107819056A (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
KR20180038379A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20180006848A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20180020095A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102311574B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102314054B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102311576B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20180016945A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20180016944A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102296118B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102327105B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102228498B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20180029858A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102270094B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
JP2018148094A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
KR102270092B1 (ko) 발광 다이오드 칩의 제조 방법
CN107527985B (zh) 发光二极管芯片的制造方法和发光二极管芯片
KR20180027340A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20170141600A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20170137647A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20180016943A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR20170137645A (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
JP2018186167A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018186169A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018148093A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018148095A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant