KR20180022789A - 전압 변환기에 있어서 스위칭 페이즈들을 연화(softening)시키는 회로 - Google Patents

전압 변환기에 있어서 스위칭 페이즈들을 연화(softening)시키는 회로 Download PDF

Info

Publication number
KR20180022789A
KR20180022789A KR1020187000854A KR20187000854A KR20180022789A KR 20180022789 A KR20180022789 A KR 20180022789A KR 1020187000854 A KR1020187000854 A KR 1020187000854A KR 20187000854 A KR20187000854 A KR 20187000854A KR 20180022789 A KR20180022789 A KR 20180022789A
Authority
KR
South Korea
Prior art keywords
switch
circuit
auxiliary
current
load
Prior art date
Application number
KR1020187000854A
Other languages
English (en)
Inventor
장-마크 시르
지안홍 슈
야코비 마알랭엔 엘
장 리카드
Original Assignee
티엠4 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티엠4 인코포레이티드 filed Critical 티엠4 인코포레이티드
Publication of KR20180022789A publication Critical patent/KR20180022789A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/342—Active non-dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H02M2001/342—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y02B70/1491—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

본 개시는 소스로부터 부하로 제공하는 회로에 관한 것이다. 커뮤테이션 셀은 소스에 의해 부하에 인가된 전압을 제어하는 주 스위치를 포함한다. 상대측 스위치는, 메인 스위치에 의해 부하가 소스로부터 접속 해제되면, 부하에 있어서의 전류를 유지시킨다. 상대측 스위치는, 주 스위치가 소스에 부하를 다시 접속시키면, 부 스위치에 부하 전류를 복귀시킨다. 개시된 회로 구성은 복구 전류 손실 및 전자기 손실을 감소시킨다. 동기 제어기는 주 스위치와 상대측 스위치의 개폐 시퀀스를 제어한다. 개시된 회로는 DC-DC 전압 변환기를 제공할 수 있다. 2개의 그러한 회로를 조합하여 DC-AC 전압 변환기를 제공할 수 있다.

Description

전압 변환기에 있어서 스위칭 페이즈들을 연화(softening)시키는 회로
본 개시는 전력 전자 분야에 관한 것이다. 보다 구체적으로, 본 개시는 전압 변환기에 있어서 스위칭 페이즈들(switching phases)을 연화시키는 회로에 관한 것이다.
커뮤테이션 셀들은 통상적으로 DC-DC 변환기 및 DC-AC 변환기를 포함하는 전압원의 변환을 필요로 하는 전자 시스템에 이용된다. 이들 커뮤테이션 셀들은, 예를 들어, MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)와 같은 전력 전자 스위치들의 이용에 기반한다. 도 1은 MOSFET의 개략적 도면이다. 도시된 MOSFET(10)는 드레인, 게이트 및 소스를 가지며, 게이트 저항(RG)을 통해 게이트에 접속된 게이트 드라이버(14)에 의해 인가된 신호(12)에 의해 제어된다. 잘 알려진 바와 같이, MOSFET(10)는 드레인과 게이트 간의 CGD와, 게이트와 소스간의 CGS 및 드레인과 소스간의 CDS와 같은 기생(또는 스트레이) 커패시턴스를 포함한다. 커패시턴스 CGD, CGS 및 CDS의 합은 MOSFET(10)의 출력 커패시턴스(COSS)라고 지칭되기도 한다. 기생 다이오드(DP)는 드레인과 소스 사이에 존재한다. MOSFET(10)에서는 드레인에서 소스로 전류가 흐를 수 있지만, 다이오드(DP)에서는 전류가 역방향으로 흐를 수 있다. 회로에 대한 MOSFET(10)의 접속은 그의 드레인에 기생 인덕턴스(LD)를 생성하고 그의 소스에 기생 인덕턴스(LS)를 생성한다. MOSFET(10)의 기생 성분의 존재는 스위칭시 그의 동작에 크게 영향을 미친다. MOSFET(10)는 당업자에게 잘 알려져 있으며 본 명세서에서는 추가로 설명하지 않겠다.
도 2는 통상적인 MOSFET 기반 DC-DC 변환기의 회로도이다. 회로(20)에 있어서, 전압(Vin)을 가진 소스(22)로부터의 전력은 (도 2상에 LOAD로서 도시된) 부하에 인가된 또 다른 DC 전압으로 변환된다. LOAD는 순수 저항성 소자(purely resistive element)로 구성되거나 용량성 및/또는 유도성 성분을 포함할 수 있다. LOAD와 병렬로 배치된 커패시터(Cout)와 LOAD와 직렬로 배치된 인덕터(Lout)는, 이하에 설명할, 상대측 다이오드(DO) 양단의 전압을 평균화하는 필터를 형성함으로써, LOAD상의 전압이 아주 일정하게 유지되게 한다.
회로(20)는 소스(22)에 의해 LOAD에 인가된 전압을 제어하는 (이하에 설명할) 제어 부품과 커뮤테이션 셀을 포함한다. 회로(20)의 커뮤테이션 셀은 상대측 다이오드(DO)와, (도 2가 아닌 도 1에 도시된) 게이트 드라이버에 의해 제어되는, 예를 들어, MOSFET와 같은 전력 전자 스위치로 구성되는 주 스위치(Qm)를 구비한다. 커뮤테이션 셀은 소스(22)와 병렬인 등가 소스 커패시터(도시되지 않음)와, LOAD에 흐르는 전류(Iout)를 위한 등가 전류원(특정하게 도시되지 않음)을 추가로 포함한다.
주 스위치(Qm)가 개방(open)되면, 전류(IOUT)는 화살표 202 및 204에 의해 반영된 바와 같이, LOAD로부터 상대측 다이오드(DO)를 통해 흘러서 LOAD로 복귀한다. 주 스위치(Qm)가 단락(close)되면, 전류(IOUT)는 화살표 206, 208 및 다시 204에 의해 반영된 바와 같이, 주 스위치(Qm) 및 소스(22)를 통해 흘러 LOAD로 복귀한다. 주 스위치(Qm)가 단락되면, 그의 드레인과 소스간의 전압은 0(또는 실질적으로 0)으로 되고 상대측 다이오드(DO) 양단에 전체 전압(Vin), 예를 들어, 450볼트 DC가 인가된다. 그러나, 이것은 도 2의 회로를 이용하여 LOAD에 제어 DC 전압을 인가하기 위한 것으로, 이 제어 DC 전압은 소스(22)의 전압(Vin) 미만이다. 이를 위해, 커뮤테이션 셀은 신속한 속도로 스위칭 온 및 오프(switched on and off)되며, 커뮤테이션 셀의 듀티 사이클(duty cycle)은 LOAD에 인가되는 유효 전압을 제어한다. LOAD상에 인간된 전압은 소스(22)의 전압(Vin)과 듀티 사이클의 승산값과 동일하다.
회로(20)의 보조 부품들은 보조 커패시터(Caux), 보조 인덕터(Laux), 다이오드(D1, D2 및 D3)와, 보조 스위치(Qa)를 구비한다. 초기, 주 스위치(Qm)가 전체 전류(Iout)를 도통시키고 있는 중에는(화살표 206 참조), 그의 드레인과 소스간의 전압은 0이다. 이 시점에, 보조 커패시터(Caux)상의 전압은 실질적으로 Vin과 동일하다. 주 스위치(Qm)를 개방시키면, 전류(Iout)는 보조 커패시터(Caux)에서 점진적으로 이탈하게 된다(화살표 210). 따라서, 전압 구배(voltage slope)가 제한되어 Qm이 거의 0볼트에서 턴-오프되게 하며, 그럼으로써, 주 스위치(Qm)에 있어서의 스위칭 손실(switching loss)이 줄어들게 된다.
그 다음, 주 스위치(Qm)가 오프인 동안, 예를 들어 또 다른 MOSFET와 같은 보조 스위치(Qa)는 다시 주 스위치(Qm)의 단락에 대비하여 단락된다. 보조 스위치(Qa) 양단에 인가되었던 전압은 보조 인덕터(Laux) 양단으로 점진적으로 이탈한다. 따라서, 전류 구배가 제한되어 Qa가 거의 0 전류에서 턴-온되게 하고, 그럼으로써 보조 스위치(Qa)에 있어서의 스위칭 손실이 줄어들게 된다.
전류(Iout)의 일부는 보조 인덕터(Laux)를 통해 이 보조 스위치(Qa)로 지향된다(화살표 212 및 214 참조). 보조 인덕터(Laux)는 스위칭 손실을 최소화하기 위해 보조 스위치(Qa) 양단의 전압을 제한한다. 보조 스위치(Qa)의 양단 전압이 감소됨에 따라, 그것은 단락되는 반면, 그의 전류 변화 di/dt는 증가하게 되고, 이는 보조 인덕터(Laux) 양단 전압을 증가시킨다. 보조 스위치(Qa)가 완전 도통하게 되는 시점에 (즉, 그것이 완전하게 단락되면), 보조 인덕터(Laux)상에는 실질적으로 전압(Vm)이 존재하게 되며, 전류 변화 di/dt는 Vin을 보조 인덕터(Laux)의 값으로 제산한 값과 동일하게 된다. 이 시점까지, 전류(Iout)의 적어도 일부는 화살표 202를 따라 상대측 다이오드(DO)를 통해 흐르고 있었고, 그 다이오드상의 전압은 초기에 0 또는 거의 0이다. 화살표 214와 같이 보조 스위치(Qa)를 통해 전체 전류(Iout)가 흐르면, 복구 전류는, 상대측 다이오드(DO)에서, 화살표 202의 방향과 반대 방향인 역방향으로 흐르기 시작한다. 상대측 다이오드(DO)에 있어서의 이러한 복구 전류는 Vin/Laux의 비율을 가진다. 신속하게 상대측 다이오드(DO)의 PN 접합상에 누적된 전하들이 철회(withdraw)되면, 상대측 다이오드(DO)는 차단되고, 보조 커패시터(Caux)를 통한, 주 스위치(Qm)의 상대측 다이오드(DO)와 또 다른 다이오드(D2)의 기생 커패시턴스(도시되지 않음)와 보조 인덕터(Laux)간에 공진이 개시된다. 보조 커패시터(Caux)는 다이오드(D2)의 기생 커패시턴스보다 훨씬 더 큼을 알 것이다. 이들 커패시터에 누적된 에너지는 1/4의 공진 사이클 이후에 보조 인덕터(Laux)에 전달된다.
상대측 다이오드(DO)가 현재 차단되고 상술한 커패시터와의 공진이 1/4 사이클 동안에 발생했기 때문에, 그 양단의 전압은 Vin과 동일하다. 그러므로, 주 스위치(Qm)상의 전압은 0이며, 그에 따라 0 전압에서 이러한 주 스위치(Qm)의 단락이 허용된다. 보조 스위치(Qa)는 보조 인덕터(Laux)에 있어서의 손실을 제한하기 위하여 개방된다. 보조 스위치(Qa)에 흐르고 있던 전류는 보조 커패시터(Caux)로 점진적으로 이탈한다. 따라서, 전압 구배가 제한되어, Qa가 거의 0 전압에서 턴-오프되게 하며, 그럼으로써 보조 스위치(Qa)에 있어서의 스위칭 손실이 감소된다. 상술한 바와 같이, 보조 커패시터(Caux)상에 누적된 전하들은, 또 다른 사이클에서 주 스위치(Qm)가 개방될 때 주 스위치(Qm)로 전달될 것이다. 보조 커패시터(Caux)에서는 상당한 에너지 소비가 없다. 소스 전압(Vin)을 보조 인덕터(Laux)로 제산한 값에 의해 정의된 보조 인덕턴스 di/dt에 있어서의 전류 변화와, 스위치(Qa)의 개방시에 거기에 흐르는 전류에 의해 정해지는 시간 이후에, 보조 인덕턴스에 있어서의 이러한 전류는 0에 도달하게 된다.
보조 스위치(Qa)의 개방시에 Vin/Laux 비율의 다이오드(D1)에 있어서의 전류 변화 di/dt로 인해, 보조 인덕터(Laux)와 직렬인 다이오드(D1)에 복구 전류가 존재할 것이다. 또 다른 복구 전류가 다이오드(D3)에 존재할 것이지만, 보조 커패시터(Caux)가 크기 때문에 그것은 매우 작을 것이다. 다이오드(D3) 양단의 전압은 여전히 거의 0이다. 다이오드(D2)에 있어서의 또 다른 복구 전류는 매우 적을 것인데, 이는 보조 스위치(Qa)의 출력 커패시턴스(Coss)가 다이오드(D1)의 기생 커패시턴스에 비해 크며, 다이오드(D2)가 다이오드(D1)보다 작기 때문이다. 그러나, 다이오드 (D2, D3)가 상대측 다이오드(DO)보다 훨씬 작기 때문에, 이 복구 전류는 상대적으로 중요치 않다. 다이오드(D1)는 소프트 복구를 제공하는데, 그 이유는, 그것이 다이오드(D2, D3)보다 크며, 또한 상술한 바와 같이 Vin/Laux 레이트의 전류 변화 di/dt에 따라 턴 오프되기 때문이다.
회로(20)를 잘 아는 자들이라면, 그것이 0 내지 100%의 범위내의 듀티 사이클로 동작될 수 있음을 알 것인데, 듀티 사이클은 커뮤테이션 셀의 완전한 사이클 시간 대비 스위치들의 단락 시간의 비율로서 정의된다. 그러나, 듀티 사이클이 0 보다 크면, 스위치들을 완전하게 단락시킬 필요가 있다. 또한, 듀티 사이클이 매우 커서 보조 커패시터(Caux)가 주 스위치(Qm)의 개방시 완전히 방전되지 않을 경우에는, 스위치의 개방을 방지할 필요가 있다.
도 2의 회로(20)는 이하의 단점이 있다.
먼저, 풀 레그(full leg)의 경우 MOSFET의 매우 느린 기생 다이오드 및 대형 다이오드인, 상대측 다이오드(DO)에 있어서의 복구 전류는, 부하 전류에 추가되기 전에 복구 전류로 인해 회로(20), 우선적으로는 다이오드 그 자체와, 보조 인덕터(Laux) 및 보조 스위치(Qa)에서 발생하는 큰 손실을 생성한다. 이 손실들은 회로(20)의 효율에 영향을 미치며, 스위칭 주파수를 제한한다. 그 손실은 대부분의 경우에 소산되고 제한된 스위칭 주파수에 따라 누적되는 열을 생성하고, 그 다음 회로(20)에 기반하여 구축된 변환기의 물리적 크기에 영향을 준다.
둘째, 복구 전류가 상대측 다이오드(DO)의 기생 커패시턴스 양단에 매우 높은 dV/dt를 유발한 경우, 특히 상대측 다이오드(DO)를 차단하는 시점에, 회로(20)의 여러 소자들간의 공진이 전자기 간섭(EMI)의 견지에서 큰 노이즈를 유발한다. 이러한 EMI는 많은 애플리케이션에 유해할 수 있으며, 복잡한 필터링을 필요로 하고, 회로(20)의 물리적 구현 비용 및/또는 크기의 증가 또는 성능의 감소를 수반한다.
마지막으로, 에너지 흐름은 고전압에서 저전압으로만(입력에서 출력으로 단방향으로) 순환할 수 있으며, 그에 따라 DC/DC 버크 변환기(buck converter)로만 이용될 수 있다.
그러므로, DC/DC 부스트 변환기, DC/AC 변환기 또는 AC/DC 변환기로서 동작할 수 있도록 가요성을 개선하고 전력 전자 회로에 있어서의 열악한 효율 및 전자기 노이즈 생성과 관련된 문제를 보상하는 변환기 회로에 대한 개선이 필요하다.
본 개시에 따르면, 소스에서 부하로 전류를 제공하는 회로가 제공된다. 커뮤테이션 셀은 소스에서 부하에 인가된 전압을 제어하는 주 스위치를 포함한다. 상대측 스위치는, 주 스위치에 의해 소스로부터 부하가 접속 해제될 때 부하에 전류를 유지시킨다. 상대측 스위치는, 주 스위치가 다시 소스에 부하를 접속시키면, 주 스위치로 부하 전류를 복귀시킨다. 동기 제어기(synchronizing controller)는 주 스위치와 상대측 스위치의 개폐 시퀀스(opening and closing sequences)를 제어한다.
본 개시에 따르면, 소스에서 부하로 전류를 제공하는 회로를 이용하여 구현된 DC-DC 변환기가 제공된다.
본 개시는 피어 커뮤테이션 셀(peer commutation cell)과, 소스에서 부하로 전류를 제공하는 회로를 이용하여 구현되는 DC-AC 변환기와 관련된다. 상대측 스위치는 피어 커뮤테이션 셀의 피어 주 스위치로서 이용되는 반면, 주 스위치는 피어 커뮤테이션 셀의 피어 상대측 스위치로서 이용된다. 동기 제어기는 주 스위치와, 피어 주 스위치와, 상대측 스위치 및 피어 상대측 스위치의 개폐 시퀀스를 제어하여 부하에서의 전류 흐름이 교류가 되도록 한다.
상술한 특징 및 다른 특징은 첨부된 도면을 예시적으로 참조하여 그의 예시적인 실시 예의 이하의 비 제한적 설명을 읽으면 더욱 명확해질 것이다.
본 개시의 실시 예는 첨부된 도면을 참조하여 예시적으로 설명된다.
도 1은 기생 소자 및 게이트 드라이버를 가진 MOSFET의 개략적인 도면;
도 2는 통상적인 MOSFET 기반 DC-DC 버크 변환기의 회로도;
도 3은 실시 예에 따른 소프트 스위칭 동기화 DC-DC 버크 변환기(soft switching synchronized DC-DC buck converter)의 회로도;
도 4는 도 3의 회로의 주 스위치의 턴-온을 이끄는 동작과 보조 인덕터에서의 전류에 대한 이러한 동작의 영향을 도시한 타이밍도;
도 5는 도 3의 회로의 스위치를 제어하는 게이트 드라이버 회로의 개략도; 및
도 6은 또 다른 실시 예에 따른 소프트 스위칭 동기화 DC-AC 변환기의 회로도이다.
여러 도면상에서 유사한 번호는 유사한 특성을 나타낸다.
본 개시의 여러 측면들은 전력 전자 회로에 있어서 전반적으로 열악한 효율 및 전자기 노이즈 생성과 관련된 하나 이상의 문제들을 전반적으로 다룬다.
커뮤테이션 셀을 포함하는 스위칭 회로에서는, 커뮤테이션 셀의 주 스위치가 상대측 스위치에 의해 개방(비 도통)될 경우, 통상적으로 부하에서 프리휠링 전류(freewheeling current)를 유지하는데 이용되는 상대측 다이오드를 대체함에 의해 이들 문제가 완화된다. 상대측 다이오드의 큰 크기는, 주 스위치가 도통을 다시 시작하면 상당량의 복구 전류를 유발하고, 이는 중요한 스위칭 손실 및 전자기 노이즈를 유발한다. 이와 대조적으로, 본 개시는, 상대측 스위치에서 보조 스위치로 부하 전류가 완전하게 이탈할 때까지 프리휠링 부하 전류를 운반하기 위해 주 스위치와 동기하여 제어될 수 있는 스위치(QO)로, 상대측 다이오드를 대체하는 것을 제안한다. 상대측 스위치는, 최소한의 잔류 전하들만이 복구된 채로 완전히 개방됨으로써, 주 스위치 양단의 전압이 공진 방식으로 점진적으로 줄어들게 되어, 0 볼트에서 주 스위치가 턴 온됨으로써, 주 스위치는 전체 부하 전류를 다시 도통시킨다. 주 스위치와 상대측 스위치의 동기화는 스위칭시 회로의 전체 동작을 연화시키며, 상대측 다이오드의 스위칭 손실을 줄이며, 스위칭 손실 및 전자기 손실을 줄인다.
개시된 회로는 DC-DC 전압 변환기로서 이용될 수 있다. 인버터라고 지칭되기도 하는 DC-AC 변환기는, 본 명세서에서 설명할 반대 극성들의 2개의 커뮤테이션 셀들을 조합함에 의해 획득될 수 있다.
이하의 용어는 본 개시의 전체에 걸쳐 이용된다.
연화: 회로의 스위칭시의 과도 효과, dI/dt 및 dV/dt의 감소.
커뮤테이션 셀: 전류원에 전류를 교번적으로 공급하고 부하에 접속된 전류원의 프리휠링을 허용하는 전압원에 접속된 전자 부품들의 어셈블리.
스위치: 강제 개폐되는 전력 전자 스위치.
주 스위치: 도통일 때 전압원으로부터 전류원으로 전류를 통과시키거나 전류원으로부터 전압원으로 전류를 통과시키는 커뮤테이션 셀의 스위치.
보조 스위치: 주 스위치와 병렬이고 보조 인덕턴스와 직렬인 스위치로서, 주 스위치보다 먼저 거의 0 전류에서 턴 온되도록 배열됨.
상대측 스위치: 커뮤테이션 셀의 다이오드와 병렬이고, 주 스위치가 도통이 아닐 때 부하 전류를 취하는 스위치.
제어기: 프로세서, 컴퓨터, FPGA, CPLD, DSP, CPU 또는 임의 개수의 이들 부품들의 조합으로서, 메모리, 인터페이스, 아날로그-디지털 변환기 및 유사한 부품을 포함할 수 있으며, 제어기는 소정 기능을 운송하는 하드와이어이거나 소정 기능을 운송하는 프로그램 가능 코드를 구비할 수 있음.
동기 제어기: 동기화 방식으로 스위치의 개폐 시퀀스를 제어하기 위해 각 게이트 드라이버를 통해 스위치에 명령을 제공하는 제어기.
보조 커패시터, 보조 인덕터 및 보조 다이오드들: 커뮤테이션 동안 전류 및/또는 전압을 이탈시키는데 이용되는, 부하의 부품들과 구별되는 커뮤테이션 셀의 부품들.
0 전압: 본 개시에 있어서, 다이오드 또는 스위치와 같은 부품상의 '0 전압'은, 이 부품이 도통함을 나타냄. 실제적으로, 이 부품상의 전압은 0볼트보다 약간 더 클 수 있지만, 전력 소스의 전압 또는 부하 전압보다 훨씬 작다. 표현 '0 볼트' 및 그의 등가적 표현은 본 개시를 단순화하기 위해 이용된 것일 뿐 절대적인 것으로 이해되어서는 안됨.
0 전류: 본 개시에 있어서, 다이오드 또는 스위치와 같은 부품상의 '0 전류'는 이 부품이 도통이 아님을 나타냄. 실제적으로, 누설 전류라고도 지칭되는 소전류는 항상 있다. 표현 '0 전류' 및 그의 등가적 표현은 본 개시를 단순화하기 위해 이용된 것일 뿐 절대적인 것으로 이해되어서는 안됨.
도면을 참조하면, 도 3은 예시적인 실시 예에 따른 소프트 스위칭 동기화 DC-DC 변환기의 회로도이다. 회로(40)에 있어서, 전압(Vin)을 가진 소스(42)로부터의 전력은 (도 3에서 LOAD로서 도시된) 부하에 인가되는 또 다른 DC 전압으로 변환된다. LOAD는 순 저항성 소자로 구성되거나 용량성 및/또는 유도성 부품들을 포함할 수 있다. LOAD와 병렬로 배치된 커패시터(Cout)와 LOAD와 직렬로 배치된 인덕터(Lout)는 이하에서 설명하겠지만 전압을 평균화하는 필터를 형성한다.
회로(20)의 상대측 다이오드(DO)가, 또 다른 제어 전력 전자 스위치로서 그 자신의 기생 다이오드(DQO)를 가진 상대측 스위치(QO)로 대체된다는 점에서, 회로(40)는 도 2의 회로(20)와 다르다. 도 2의 통상적인 회로(20)에 대한 이러한 수정은 그의 동작에 중요한 변경을 유발한다. 주 스위치(Qm), 보조 스위치(Qa) 및 상대측 스위치(QO)는 그들의 개폐를 제어하기 위해 (도 5에 도시된) 각자의 게이트 드라이버들에 접속된 각 게이트들(46,47 및 48)을 가진다.
회로(40)는 커뮤테이션 셀과 제어 부품을 포함하며(이하에서 상세하게 설명할 것임), 소스(42)에 의해 LOAD에 인가된 전압을 제어한다. 회로(40)의 커뮤테이션 셀은, 예를 들어, (도 1에 도시된) 게이트 드라이버에 의해 제어되는, MOSFET 등의 전력 전자 스위치로 구성될 수 있는 주 스위치(Qm)를 포함한다. 도 2의 상대측 다이오드(DO)는 회로(40)의 커뮤테이션 셀에서는 상대측 스위치(QO)로 대체된다. 커뮤테이션 셀은 LOAD에 흐르는 전류(Iout)에 대한 등가 부하 인덕턴스를 나타내는, 인덕터(Lout)와 소스(42)와 병렬인 등가 소스 커패시터(도시되지 않음)를 포함한다.
주 스위치(Qm)가 개방되면, 전류(Iout)는, 화살표 402와 404에 의해 반영된 바와 같이, LOAD로부터 게이트 드라이버에 의해 제어되는 상대측 스위치(QO)를 통해 흐르며 LOAD로 복귀한다. 주 스위치(Qm)가 단락되면, 화살표 406, 408 및 404에 의해 반영된 바와 같이, 전류(Iout)는 주 스위치(Qm)와 소스(42)를 통해 흘러 LOAD로 복귀한다. 주 스위치(Qm)가 단락되면, 그의 드레인과 소스간의 전압은 0이 되고, 전체 전압(Vin), 예를 들어, 450볼트 DC가 상대측 스위치(QO) 양단에 인가된다. 그러나, 그것은 도 3의 회로를 이용하여 LOAD에 제어 DC 전압을 인가하기 위한 것으로, 이 제어 DC 전압은, 회로(40)의 듀티 사이클과 동일한 계수(factor)만큼 소스(42)의 전압(Vin)보다 낮다. 이를 위해, 커뮤테이션 셀은 신속한 속도로 스위칭 온 및 오프되어 LOAD에 인가된 유효 전압을 제어한다. 커뮤테이션 셀은, 예를 들어, 300KHz의 신속한 속도로 순환될 수 있다.
회로(40)의 보조 부품들은 보조 커패시터(Caux), 보조 인덕터(Laux), 보조 다이오드(D1, D2 및 D3)와, 또 다른 MOSFET 등의 전력 전자 스위치일 수 있는 보조 스위치(Qa)를 구비한다. 초기에, 주 스위치(Qm)가 전체 전류(Iout)를 도통시킬 때(화살표 406 참조), 그의 드레인과 소스간의 전압은 0이다. 주 스위치(Qm)를 개방하면, 보조 커패시터(Caux)는 전류(Iout)가 점진적으로 이탈되어, 전압(Vin)으로부터 0으로 방전된다. 상술한 바와 같이, 전압 구배가 제한되며, 그에 따라, Qm은 거의 0 전압에서 턴-오프되고, 그럼으로써, 주 스위치(Qm)에 있어서의 스위칭 손실이 감소된다.
상대측 스위치(QO)의 기생 다이오드(DQO)는 부하 전류를 취하기 시작한다. 상대측 스위치(QO)는 그의 기생 다이오드(DQO)에서의 도통 손실을 줄이고, 스위칭 손실을 제거하며, 그의 추후 개방을 고려하여 그의 PN 접합상에 누적되는 전하를 제한하도록 0 전압에서 단락되기 시작한다. 동시에, 인덕터(Lout)는 주 스위치(Qm)의 개방 동안에 전류(Iout)가 실질적으로 일정하게 유지되게 한다. 주 스위치(Qm)의 개방에 이어, 현재, 전류(Iout)는 화살표 404와 같이 LOAD로 복귀하기 전에 화살표 402를 따라 상대측 스위치(QO)에 흐르는 중이다. QO 양단의 전압 드롭은 적은 전류가 DO에서 순환되게 한다.
그 다음, 주 스위치(Qm)는 오프되는 반면, 보조 스위치(Qa)는 다시 주 스위치(Qm)의 단락에 대비하여 단락된다. 이제, 전류(Iout)의 일부가 보조 인덕터(Laux)를 통해 이 보조 스위치(Qa)로 지향된다(화살표 412 및 414 참조). 보조 인덕터(Laux)는 스위칭 손실을 최소화하기 위하여 그의 드레인-소스 전압이 Vin에서 0으로 천이하는 동안 보조 스위치(Qa)를 통하는 전류의 흐름을 제한한다. 보조 스위치(Qa) 양단 전압이 감소함에 따라, 그것은 턴 온되는 반면, 그의 전류 변화 di/dt는 증가하여, 보조 인덕터(Laux) 양단 전압이 증가되게 한다. 보조 스위치(Qa)가 완전하게 도통하게 되는 시점에(즉, 그것이 완전히 단락되면), 보조 인덕터(Laux)상에는 전체 전압(Vin)이 존재하고, 전류 변화 di/dt는 보조 인덕터(Laux)의 값으로 Vin을 제산한 값과 동일하게 된다. 이 시점까지는, 전류(Iout)의 적어도 일부가 화살표 402를 따라 초기 전압이 0 또는 거의 0인 상대측 스위치(QO)를 통과하고 있었다. 전체 전류(Iout)가 화살표 414와 같이 보조 스위치(Qa)를 흐르면, 상대측 스위치(QO)에 있어서의 전류는 화살표 402의 방향과 반대인 역방향으로 흐르기 시작한다. 상대측 스위치(QO)의 드레인-소스 저항은 단락시에 매우 낮기 때문에, 그것이 단락되었을 동안 그의 기생 다이오드(DQO)에는 매우 작은 전류가 흐르고 있는 중이었을 것이고, 결과적으로 그의 PN 접합상에는 매우 적은 전하들이 누적되었을 것이다. 현재 상대측 스위치(QO)에서, 화살표 402의 방향과 반대인, 역방향으로 흐르고 있는 전류는 잔류 전하들을 제거하고 그의 기생 다이오드(DQO)를 완벽히 차단한다. 예를 들어, LOAD에 대한 정격 전류의 15%인 저 전류 조건하에서 상대측 스위치(QO)를 개방하면, 상대측 스위치(QO)의 스위칭 손실은 제한되고, 그의 기생 다이오드(DQO)의 스위칭 손실은 크게 줄어들며, 또한 연관된 전자기 노이즈가 줄어들게 된다. 이것은, 약 10nsec의 분해능을 가진, 상대측 스위치(QO)에 대한 정밀한 트리거 시간을 이용하여 달성된다. 이 방식에서는, 보조 스위치(Qa) 자신의 느린 기생 다이오드로 인해 유발되는 보조 스위치(Qa)에 있어서의 상당한 전류 및 손실, 중요한 노이즈 및 긴 스위칭 시간이 완화될 수 있다. 상대측 스위치(QO)에 있어서의 역 전류는 통상적으로 이용되는 다이오드의 등가 복구 전류보다 낮음을 알 것이다.
보조 커패시터(Caux)를 통하는 주 스위치(Qm)의 상대측 스위치(QO)와 또 다른 다이오드(D2)의 기생 커패시턴스(도시되지 않음)와 보조 인덕터(Laux)간에 얼마간의 공진이 개시된다.
보조 커패시터(Caux)는 다이오드(D2)의 기생 커패시턴스보다 훨씬 더 큼을 알 것이다. 이들 커패시터들에 누적된 에너지는 1/4 공진 사이클 이후에 보조 인덕터(Laux)에 전달된다. Caux 양단의 전압은 턴-오프시 Qa 양단의 전압을 제한하도록 거의 0으로 유지되어야 한다.
상대측 스위치(QO)가 현재 개방되어 있기 때문에, 그 양단의 전압은 Vin과 동일하다. 그러므로, 주 스위치(Qm)상의 전압은 0으로서, 임의의 상당한 턴-온 손실없이 0 전압에서 이러한 주 스위치(Qm)가 단락될 수 있게 된다. 그 다음, 보조 인덕터(Laux)에 있어서의 손실을 제한하기 위해 보조 스위치(Qa)가 개방된다. 보조 스위치(Qa)가 개방되면, 화살표 210의 반대 방향으로 Qa에서의 전류는 보조 커패시터(Caux)에서 점진적으로 이탈된다. 따라서, 전압 구배가 제한되고, 그럼으로써, Qa는 거의 0 전압에서 턴-오프될 수 있게 되어, 보조 스위치(Qa)에 있어서의 스위칭 손실이 감소된다. 상술한 바와 같이, 회로(40)의 또 다른 사이클에서 주 스위치(Qm)가 개방되면, 보조 커패시터(Caux)상에 누적된 전하들이 주 스위치(Qm)로 전달될 것이다. 보조 커패시터(Caux)에서 상당한 에너지가 소산되는 것은 아니다. 보조 스위치(Qa)에 있어서의 전류는 다이오드(D2 및 D3)에서 이탈된다. 보조 인덕터(Laux)에 있어서의 전류는 Vin/Laux인 전류 변화 di/dt에 의해 정해지는 시간 후에 0에 도달한다.
보조 인덕터(Laux)에 있어서의 전류 변화 di/dt로 인해, 보조 인덕터(Laux)와 직렬인, 다이오드(D1)에 복구 전류가 존재할 것이다. 다이오드(D3)에 또 다른 복구 전류가 존재할 것이지만, 보조 커패시터(Caux)가 크기 때문에, 그 전류는 매우 작을 것이다. 보조 스위치(Qa)의 출력 커패시턴스(COSS)가 크고, 또한 다이오드(D2)는 다이오드(D1)보다 작기 때문에, 다이오드(D2)에 있어서의 또 다른 복구 전류는 매우 작을 것이다. 그러나, 이러한 복구 전류는 덜 중요한데, 그 이유는 다이오드(D2 및 D3)가 상대측 스위치(QO)의 기생 다이오드(DQO)보다 훨씬 적기 때문이다. 다이오드(D1)는 부드러운 복구를 제공하는데, 그 이유는 그것이 다이오드(D2 및 D3)보다 크고, 또한 상술한 바와 같이, Vin/Laux 레이트의 전류 변화 di/dt에 따라 턴 오프되기 때문이다.
주 스위치(Qm), 보조 스위치(Qa) 및 상대측 스위치(QO)는 각각 MOSFET, SiC 또는 GaN JFET(Junction Field Effect Transistor)를 포함하는 JFET 또는 또 다른 유형의 전력 전자 스위치를 구비할 수 있다. 회로(40)의 여러 스위치들은 서로 다른 유형일 수 있다. 각 스위치는 연관된 다이오드와 병렬로 이용되는 IGBT를 포함할 수 있는데, 이는 통상적인 IGBT가 임의 중요한 진성 다이오드들을 구비하지 않기 때문이다.
도 4는 도 3의 회로의 주 스위치의 턴 온을 이끄는 동작들과 보조 인덕터에 있어서의 전류에 대한 이 동작들의 영향을 보여주는 타이밍도이다. 타이밍 도(50)는 주 스위치(Qm)의 개폐 시퀀스(시퀀스 54), 보조 스위치(Qa)의 개폐 시퀀스(시퀀스 56) 및 상대측 스위치(Qm)의 개폐 시퀀스(시퀀스 58)의 함수로서의 보조 인덕터(Laux)의 가변 전류(52)를 보여준다. 후자의 시퀀스들(54,56 및 58)은 스위치들의 각각에 인가된 게이트-소스간 전압을 고려하여 표현된다. 시퀀스(54, 56 및 58)의 라인들이 고 저압(Vgs)(라인들이 높음)을 나타내면 스위치들은 도통하고, Vgs가 낮으면(라인들이 낮으면), 도통하지 않음을 알 것이다. 예를 들어, 상대측 스위치(QO)는, 시퀀스(58)에 의해 도시된 바와 같이 시간 t3까지, 초기에 도통한다. 게이트 드라이버 회로(도 5에 도시됨)는 스위치(Qa, QO 및 Qm)의 단락 시간을 제어한다.
초기에, 시간 t0전에, 상대측 스위치(QO)는, 타이밍도(50) 좌측의 시퀀스(58)를 연장한 점선에 의해 반영된 바와 같이, 단독의 도통 스위치이며, 전류(Iout)는 LOAD와 상대측 스위치(QO)간에 프리휠링하여 상대측 스위치(QO)의 소스에서 드레인으로 흐른다(도 3의 화살표 402 및 404 참조). 보조 스위치(Qa)는 시간 t0에서 단락되고, 그의 전압은 감소하기 시작한다. 보조 스위치(Qa)가 단락될 때의 시간 t0의 값이 이용되어, 보조 인덕터(Laux)에 있어서의 전류(52)가 계산된다. 그 다음, 보조 스위치(Qa) 양단의 드레인-소스 전압의 일정하면서 점진적인 감소에 비해, 보조 인덕터(Laux) 양단의 전압은 점진적으로 증가하여, 시간 t1에서 소스(42)의 전압(Vin)에 도달하며, 그 시점에 보조 스위치(Qa)의 드레인-소스 전압은 0으로 떨어진다. 시간 t1(lt1)에서의 전류(52)는 수학식 (1)을 이용하여 계산될 수 있다.
Figure pct00001
(1)
t0 에서 t1까지의 시기간은 대략 일정할 수 있는데, 그 이유는 그것이 전압(Vin)에만 좌우되는 부하 전류에 실질적으로 무관하기 때문이다. 실제에 있어서, 전압(Vin)의 20% 차이는 전류(52) 및 시간(t1)에 대해 영향이 거의 없음을 알게 되었다.
보조 인덕터(Laux)에 있어서의 전류(52)는 Vin/Laux의 구배에 따라 계속 증가하고, 시간 t2에서 LOAD의 전류(Iout)의 값에 도달한다. t2와 t1간의 시기간의 계산은 수학식 (2)를 이용하여 계산될 수 있다.
Figure pct00002
(2)
상대측 스위치(QO)는 약 5 내지 15 nsec 범위의 짧은 기간 동안, 예를 들어, t2 이후 10nsec 동안 도통을 유지하며, 상대측 스위치(QO)에서 전류는 반전되어 시간 t3에서 드레인에서 소스로 흐른다. 회로(40)의 여러 기생 커패시턴스와 보조 인덕터(Laux)간의 상술한 공진은 상대측 스위치(QO)의 개방 후, 시간 t3에서 개시되고, 시간 t4까지 최대 1/4 사이클 동안 지속된다. 추가된 전류는 Vin/Laux의 구배와 약 55nsec까지의 기간 t4-t3를 가질 것이다. 기생 다이오드(DQO)의 이러한 전류 및 매우 낮은 복구 전류는 보조 인덕터(Laux)에 있어서의 전류(52)에 추가됨으로써, 전류(52)는 전류(Lout)의 값보다 높게 오버슈트된다. 예를 들어, 450 볼트/5μH 인덕턴스 또는 0.9 암페어의 추가 전류가 표준 다이오드의 최대 역 복구 전류 미만으로 유지된다면, 기생 다이오드(DQO)에 있어서의 전자기 노이즈 및 스위칭 손실을 줄이는데 있어서도, 상대측 스위치(QO)를 개방하기 위한 적절한 타이밍이 효과적이다.
주 스위치(Qm)는 시간 t5에서의 오버슈트 직후, 예를 들어, 시간 t4에서부터 10nsec 후에 단락될 수 있다. 이후 곧바로, 예를 들어, 시간 t6까지 약 50nsec의 또 다른 지연 후, 보조 스위치(Qa)는 개방되고, 그의 전류는 Vin까지 충전되는 보조 커패시터(Caux)에서 이탈된다. 보조 스위치(Qa)의 드레인-소스 전압은 증가되며, 결론적으로 보조 인덕턴스(Laux) 양단 및 보조 커패시터(Caux) 양단의 전압도 증가하게 된다. 보조 인덕턴스(Laux)에 있어서의 전류(52)는 그의 전압에 의해 좌우되는 구배에 따라 감소하기 시작한다. 시간 t7에서 보조 스위치(Qa) 양단의 전압이 Vin에 도달하면, 보조 인덕터(Laux)에 있어서의 전류의 구배는 -Vin/Laux로 된다. 보조 인덕터(Laux)에 있어서의 전류는 시간 t8에서 0에 도달한다.
도 4의 예시에 있어서, 전류(52)는 50nsec의 시간 t1(즉, t0 으로부터 50nsec 후)에서 2.3A에 도달하며, t3와 t4 사이에서 적어도 6.4A의 오버슈트를 가진다. 시간 t1에서의 2.3A의 전류(52)의 크기는, 도 4의 예시에서 5μH(마이크로헨리)로 설정된 보조 인덕터(Laux)의 값과 50nsec 시기간의 함수이다. 전압(Vin)과 전류(Iout)는 시간 t1에서의 전류량에 거의 영향을 미치지 않는다. 도 4의 예시의 설명에서 나타난 이들 수치값 및 다른 수치값은 단지 예시적인 것으로 본 개시를 제한하고자 하는 것은 아니다.
도 4의 예시에 있어서 시간 t3과 t4간의 기간은 최대 약 55nsec이다. 이 값은 스위치들(Qm과 QO)의 기생 커패시터들과 보조 인덕터(Laux)간의 4.5MHz 자연 공진 주파수의 1/4에 대응한다.
시간 t7와 t8간의 기간은 전류(52)의 피크 값 × 보조 인덕터(Laux)의 값/Vin으로서 추정될 수 있다. 시간 t8은 회로(40)에 대한 최소 펄스 폭을 정의한다. 주 스위치(Qm)는 그 시간전에 개방되어서는 안된다. 시간 t8에서 시작하여, 결과하는 듀티 사이클이 LOAD 양단에 원하는 전압을 제공할 경우, 주 스위치(Qm)는 개방될 수 있다.
저전류(Iout) 조건 하에서, 회로(40)의 여러 스위치들의 개폐 타이밍은, 불연속 모드가 획득되게 할 수 있으며, 거기에서는 상대측 스위치(QO)가 프리휠링 기간동안 개방된 채로 유지될 경우, 출력 인덕턴스에서의 전류가 완전히 중단된다. 사실상, 이 조건하에서, 상대측 스위치(QO)는 단락되지 않는데, 그 이유는 그의 기생 다이오드(DQO)에 있어서의 역 전류가, LOAD상의 전압 ÷ 인덕터(Lout)의 값에 의해 결정된, 매우 낮은 전류 변화 di/dt를 가지기 때문이다. 결론적으로, 기생 다이오드(DQO)는 낮은 복구 전류를 가지며, 아주 적은 손실 또는 스트레이 EMI 노이즈를 생성한다.
도 5는 도 3의 회로의 스위치를 제어하는 게이트 드라이버 회로의 개략도이다. 게이트 드라이버 회로(60)에 있어서, 3개의 게이트 드라이버(62,64 및 66)는 각각 주 스위치(Qm)의 게이트(46)와, 보조 스위치(Qa)의 게이트(47) 및 상대측 스위치(QO)의 게이트(48)에 접속된 개별적인 스위치들 전용이다. 동기 제어기(68)는 스위치들의 개폐 시퀀스들을 제어하기 위해 게이트 드라이버(62, 64 및 66)에 신호를 제공한다. 동기 제어기(68)는 회로(40)의 사이클을 개시하기 위한 시간 t0을 설정하며, 상수로서 시간 t1에 대한 값을 내부적으로 저장한다. 상대측 스위치(QO)가 개방되면, 시간 t3에 대한 값을 결정하기 위해 동기 제어기(68)는 수학식 (1)과 (2)의 실시간 계산을 구현한다. 주 스위치(Qm)가 단락될 때 시간 t5에 대한 값과, 보조 스위치(Qa)가 개방될 때 시간 t6에 대한 값은 계산될 필요가 없으며, 그 대신에 전류 (Iout) 및 입력 전압(Vin)에 기초하여 테이블로부터 평가될 수 있다, 동기 제어기(68)는 회로(40)의 듀티 사이클을 제어함으로써, LOAD에 인가된 전압이 효과적으로 제어된다.
동기 제어기(68)는 신속한 속도, 예를 들어, 500kHz의 속도로 계산을 수행하여, 출력 전류(Iout)에 따라 타이밍을 갱신한다. 또한, 제어기는 전체 사이클의 약 0.5%인, 약 10nsec의 충분한 분해능으로 응답하기 위한 기능을 가져야 한다. 제한없이, 동기 제어기(68)는 하나 이상의 FPGA(Field Programmable Gate Array)들, DSP(Digital Signal Processor), ASIC(Application Specific Integrated Circuit) 또는 그러한 디바이스들의 임의 조합을 이용하여 구현될 수 있다.
도 2의 상술한 설명에 소개된 DC-DC 변환기의 상대측 다이오드(DO)는, 예를 들어 DC-AC 변환기를 형성하는 2개의 커뮤테이션 셀들을 가진 풀 레그 구성(full leg configuration)을 구현시에 스위치로 대체될 필요가 있다. 사실상, MOSFET 기술이 이용되면, 상대측 다이오드의 선택은 상대측 MOSFET 스위치의 기생 다이오드로 제한된다. 이들 기생 다이오드들은 너무 느려서, 복구 전류와 관련된 문제를 악화시킨다.
회로(40)의 상대측 스위치(QO)는 추가된 커뮤테이션 셀에 대한 주 스위치로서 추가로 이용될 수 있다. 도 6은 또 다른 실시 예에 따른 소프트 스위칭 동기화 DC-AC 변환기의 회로도이다. 회로(70)는, 도 3의 상술한 설명에서 설명한 바와 같이, 커뮤테이션 셀과 보조 회로를 포함하는 조합(74)과 소스(72)를 포함한다. 회로(70)는 피어 커뮤테이션 셀와 보조 회로를 포함하는 추가 조합(76)을 추가하며, 그 조합(76)은 반대 극성을 가진다. 조합(74)의 커뮤테이션 셀은, 회로(70)의 문맥에서 '낮은' 커뮤테이션 셀인 반면, 피어 커뮤테이션 셀은 '높은' 커뮤테이션 셀이다. 높은 커뮤테이션 셀에 있어서, 피어 보조 스위치(QaH)는 낮은 커뮤테이션 셀의 보조 스위치(Qa)와 동일한 기능을 가진다. 유사하게, 피어 다이오드(D1H, D2H, D3H), 피어 보조 인덕터(L1auxH) 및 피어 보조 커패시티(CauxH)는, 각각, 높은 커뮤테이션 셀에서, 낮은 커뮤테이션 셀의 다이오드(D1, D2, D3), 보조 인덕터(L1aux) 및 보조 커패시티(Caux)와 동일한 역할을 한다.
도 3의 상술한 설명에서 소개된 상대측 스위치(QO)는 낮은 커뮤테이션 셀에서 동일한 기능을 가지며, 높은 커뮤테이션 셀에서는 피어 주 스위치(QmH)로서 이용된다. 유사하게, 낮은 커뮤테이션 셀의 주 스위치(Qm)는 높은 커뮤테이션 셀의 동작을 위한 피어 상대측 스위치(QOH)로서 이용된다.
회로(70)의 하나의 동작 페이즈에 있어서, 전류(Iout)는 낮은 커뮤테이션 셀의 주 스위치(Qm)를 통해 소스(72)로, 인덕터(Lout) 위의 화살표에 의해 표시된 방향으로 흐른다. 회로(70)의 또 다른 동작 페이즈에서, 전류(Iout)는 소스(72)로부터 피어 주 스위치(QmH)를 통해 반대 방향으로 흐른다. 결과적으로, LOAD를 통해 흐르는 전류(Iout)는 회로(70)에 있어서의 교류 전류이다. 각 커뮤테이션 셀에 대한 페이즈 천이(phase transition)는 상술한 것과 동일한 방식으로 조정된다. 도 5의 게이트 드라이버 회로(60)는 보조 스위치(QaH)의 게이트를 제어하기 위해 추가적인 게이트 드라이버(도시되지 않음)와 함께 확장될 수 있다.
당업자라면, 전압 변환기에 있어서의 스위칭 페이즈들을 연화시키는 회로들의 설명이 단지 예시적인 것으로 임의 방식으로 제한하고자 하는 것은 아님을 알 것이다. 본 개시의 장점을 가진 다른 실시 예가 당업자에 의해 쉽게 제안될 수 있을 것이다. 또한, 개시된 회로는 전력 전자 회로에 있어서 전자기 노이즈 생성 및 열악한 효율과 관련된 문제점 및 기존의 필요성에 대한 가치있는 해법을 제공하도록 맞춤화될 수 있다.
예를 들어, 바이폴라 트랜지스터와 같은, 다른 전력 전자 스위치 유형의 경우, 용어 "게이트"는 "베이스"로 대체될 수 있으며, 베이스는, 전압에 의해 제어되는 게이트와 반대로, 전류에 의해 제어된다. 이러한 차이가 상술한 전체 동작 원리를 변경하는 것은 아니다.
명확성을 위해, 회로 구현의 일상적인 특성 모두가 도시되고 설명된 것은 아니다. 물론, 회로의 임의의 그러한 실질적인 구현의 전개에서는, 애플리케이션 관련 제약, 시스템 관련 제약, 사업 관련 제약을 따르는 것과 같은 개발자의 특정 목표를 달성하기 위해 많은 구현 지정적 결정이 이루어질 필요가 있으며, 이들 특정 목표들은 구현마다 및 개발자마다 달라질 수 있음을 알 것이다. 또한, 개발 노력은 복잡하고 시간 소모적이지만, 그럼에도 본 개시의 장점을 가진 전력 전자 분야의 숙련자에게는 일상적인 작업일 수 있음을 알 것이다.
본 개시는 예시적으로 제공된 비 제한적이고 예시적인 실시 예에 의해 명세서에서 설명되었다. 이러한 예시적인 실시 예는 수정될 수 있다. 청구범위의 범주는 예시에서 설명한 실시 예에 국한되어서는 안되며, 설명과 일치하는 가장 넓은 해석을 전체로서 제공받아야 한다.

Claims (17)

  1. 소스에서 부하로 전류를 제공하는 회로로서,
    소스에 의해 부하에 인가된 전압을 제어하도록 구성된 주 스위치를 포함하는 커뮤테이션 셀;
    부하가 주 스위치에 의해 소스로부터 접속 해제되면 부하에 전류를 유지시키고 주 스위치가 부하를 다시 소스에 접속시키면 주 스위치로 부하 전류를 복귀시키도록 구성되며, 기생 다이오드를 구비한 상대측 스위치; 및
    주 스위치와 상대측 스위치의 개폐 시퀀스를 제어하도록 구성된 동기 제어기를 구비한
    회로.
  2. 제 1 항에 있어서,
    동기 제어기에 의해 제어되는 보조 스위치; 및
    제 1 다이오드를 통해 보조 스위치를 향해 주 스위치를 접속시키는 보조 인덕터를 더 구비한
    회로.
  3. 제 2 항에 있어서,
    보조 인덕터는, 주 스위치가 개방되는 시점에, 보조 스위치에 흐르는 전류의 변화를 제한하도록 구성되며, 상대측 스위치는 부하에 전류를 유지시키기 위해 단락되고, 보조 스위치의 단락이 개시되는
    회로.
  4. 제 3 항에 있어서,
    동기 제어기는, 보조 스위치의 단락후 상대측 스위치를 개방하도록 구성되고, 보조 인덕터에 흐르는 전류가 커뮤테이션 셀의 출력 전류를 초과한 후, 동기 제어기는 상대측 스위치를 개방하기 위한 지연을 계산하는
    회로.
  5. 제 4 항에 있어서,
    동기 제어기는 상대측 스위치의 기생 다이오드에 있어서의 스위칭 손실을 줄이기 위해 상대측 스위치를 개방하기 위한 지연을 계산하도록 구성되는
    회로.
  6. 제 4 항 또는 제 5 항에 있어서,
    동기 제어기는, 보조 인덕터에 흐르는 전류가 최대에 도달한 후에, 주 스위치를 단락시키고 그 다음 보조 스위치를 개방하도록 구성되는
    회로.
  7. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,
    제 2 다이오드를 통해 보조 인덕터 및 제 1 다이오드와 병렬로 접속된 보조 커패시터를 구비하는
    회로.
  8. 제 7 항에 있어서,
    보조 커패시터는 제 3 다이오드를 통해 상대측 스위치와 병렬로 접속되는
    회로.
  9. 제 7 항 또는 제 8 항에 있어서,
    보조 커패시터는, 보조 커패시터의 개방시에는 보조 스위치로부터 전하들을 수신하고, 주 스위치의 개방시에는 주 스위치에 전하를 전달하도록 구성되는
    회로.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    주 스위치와 상대측 스위치의 각각은 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 실리콘 카바이드 JFET(silicon carbide Junction Field Effect Transistor), 갈륨 질화물(gallium nitride) JFET 및 연관된 다이오드와 병렬인 IGBT(Insulated-Gate Bipolar Transistor)의 조합으로부터 선택되는
    회로.
  11. 제 2 항 내지 제 10 항 중 어느 한 항에 있어서,
    보조 스위치는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 실리콘 카바이드 JFET(silicon carbide Junction Field Effect Transistor), 갈륨 질화물(gallium nitride) JFET 및 연관된 다이오드와 병렬인 IGBT(Insulated-Gate Bipolar Transistor)의 조합으로부터 선택되는
    회로.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    동기 제어기는 각 게이트 드라이버를 통해 주 스위치와 상대측 스위치의 각각에 제어 신호를 제공하는
    회로.
  13. 제 2 항 내지 제 12 항 중 어느 한 항에 있어서,
    동기 제어기는 전용 게이트 드라이버를 통해 보조 스위치에 제어 신호를 제공하는
    회로.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    동기 제어기는, 하나 이상의 FPGA(Field Programmable Gate Array)들, 하나 이상의 CPLD(Complex Programmable Logic Device)들, 하나 이상의 DSP(Digital Signal Processor)들, 하나 이상의 ASIC(Application Specific Integrated Circuit)들 또는 그들의 임의 조합으로부터 선택되는
    회로.
  15. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    동기 제어기는 상대측 스위치에 흐르는 전류의 역류에 뒤이어 상대측 스위치를 개방하도록 구성되는
    회로.
  16. 소스의 DC 전압을, 부하에 인가되는 또 다른 DC 전압으로 변환하기 위한 제 1 항 내지 제 15 항 중 어느 한 항의 회로의 이용
  17. DC-AC 변환기로서,
    청구항 제 1 항 내지 제 16 항 중 어느 한 항의 회로; 및
    피어 커뮤테이션 셀을 구비하고,
    상대측 스위치는 피어 커뮤테이션 셀의 피어 주 스위치로서 이용되고, 주 스위치는 피어 커뮤테이션 셀의 피어 상대측 스위치로서 이용되며,
    동기 제어기는 주 스위치, 피어 주 스위치, 상대측 스위치 및 피어 상대측 스위치의 개폐 시퀀스들을 제어하여, 부하에 흐르는 전류가 교류 전류가 되게 하는
    회로.
KR1020187000854A 2015-07-06 2016-06-29 전압 변환기에 있어서 스위칭 페이즈들을 연화(softening)시키는 회로 KR20180022789A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562188910P 2015-07-06 2015-07-06
US62/188,910 2015-07-06
PCT/CA2016/050761 WO2017004700A1 (en) 2015-07-06 2016-06-29 Circuits for softening switching phases in voltage converters

Publications (1)

Publication Number Publication Date
KR20180022789A true KR20180022789A (ko) 2018-03-06

Family

ID=57684634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000854A KR20180022789A (ko) 2015-07-06 2016-06-29 전압 변환기에 있어서 스위칭 페이즈들을 연화(softening)시키는 회로

Country Status (7)

Country Link
US (1) US10622881B2 (ko)
EP (1) EP3320608A4 (ko)
JP (1) JP2018519787A (ko)
KR (1) KR20180022789A (ko)
CN (1) CN108028596B (ko)
CA (1) CA2991323A1 (ko)
WO (1) WO2017004700A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6962946B2 (ja) * 2019-02-19 2021-11-05 シャープ株式会社 整流回路および電源装置
CN112104249B (zh) * 2019-06-18 2021-06-18 台达电子企业管理（上海）有限公司 非隔离型逆变器装置及其控制方法与具有其的光伏系统
JP6962974B2 (ja) * 2019-07-25 2021-11-05 シャープ株式会社 整流回路および電源装置
TWI692185B (zh) * 2019-10-31 2020-04-21 宏碁股份有限公司 升壓轉換器
EP3817045B1 (en) 2019-10-31 2024-02-07 Infineon Technologies Austria AG Semiconductor device and inverter
WO2021091564A1 (en) * 2019-11-07 2021-05-14 Hewlett-Packard Development Company, L.P. Snubber circuit

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442540A (en) * 1992-06-12 1995-08-15 The Center For Innovative Technology Soft-switching PWM converters
US5870294A (en) 1997-09-26 1999-02-09 Northern Telecom Limited Soft switched PWM AC to DC converter with gate array logic control
CN1055804C (zh) * 1998-04-27 2000-08-23 深圳市华为电气股份有限公司 一种软开关拓扑电路
US6060867A (en) * 1998-08-28 2000-05-09 Lucent Technologies Inc. Switch driver for a snubber circuit, method of operation thereof and power converter employing the same
US5991174A (en) * 1998-08-28 1999-11-23 Lucent Technologies Inc. Snubber circuit for a rectifier, method of operation thereof and power converter employing the same
US6236191B1 (en) * 2000-06-02 2001-05-22 Astec International Limited Zero voltage switching boost topology
JP3425418B2 (ja) * 2000-09-20 2003-07-14 ティーディーケイ株式会社 昇圧型スイッチング電源装置
US6366064B1 (en) * 2000-09-29 2002-04-02 American Superconductor Corporation Dual mode controller for switching circuirty
US6434029B1 (en) * 2001-10-17 2002-08-13 Astec International Limited Boost topology having an auxiliary winding on the snubber inductor
JP3791400B2 (ja) * 2001-11-22 2006-06-28 三菱電機株式会社 半導体装置
JP4267541B2 (ja) * 2004-08-24 2009-05-27 パナソニックエコシステムズ株式会社 電源装置
US7548435B2 (en) * 2006-03-31 2009-06-16 Astec International Limited Zero-voltage-switching DC-DC converters with synchronous rectifiers
JP2008079352A (ja) * 2006-09-18 2008-04-03 Toyota Industries Corp Ｄｃ−ｄｃコンバータ
JP5315078B2 (ja) * 2009-02-10 2013-10-16 ザインエレクトロニクス株式会社 同期整流方式を用いたコンパレータ方式ｄｃ−ｄｃコンバータ
US8830711B2 (en) * 2010-08-10 2014-09-09 Virginia Tech Intellectual Properties, Inc. Hybrid switch for resonant power converters
JP5865028B2 (ja) * 2011-11-17 2016-02-17 ルネサスエレクトロニクス株式会社 Ｄｃーｄｃコンバータ
JP2013247766A (ja) * 2012-05-25 2013-12-09 Toshiba Corp Ｄｃ‐ｄｃコンバータ
CA2879543C (en) 2012-08-27 2017-09-12 Bombardier Transportation Gmbh Adaptive soft switching control for power converter
JP5986921B2 (ja) * 2012-12-27 2016-09-06 日立アプライアンス株式会社 点灯装置
CN103066666B (zh) * 2013-01-22 2015-08-26 矽力杰半导体技术(杭州)有限公司 一种升压型电池充电管理系统及其控制方法
JP5679239B1 (ja) * 2013-08-27 2015-03-04 株式会社京三製作所 単相インバータ
WO2015070347A1 (en) 2013-11-14 2015-05-21 Tm4 Inc. Commutation cell, power converter and compensation circuit having dynamically controlled voltage gains
US9698689B2 (en) * 2015-04-08 2017-07-04 Microchip Technology Inc. Zero-voltage switching buck converter and control circuit therefor

Also Published As

Publication number Publication date
JP2018519787A (ja) 2018-07-19
WO2017004700A1 (en) 2017-01-12
EP3320608A4 (en) 2019-03-13
US10622881B2 (en) 2020-04-14
CA2991323A1 (en) 2017-01-12
EP3320608A1 (en) 2018-05-16
US20180316256A1 (en) 2018-11-01
CN108028596B (zh) 2021-04-02
CN108028596A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
KR20180022789A (ko) 전압 변환기에 있어서 스위칭 페이즈들을 연화(softening)시키는 회로
US10581318B2 (en) Resonant converter including capacitance addition circuits
US8847631B2 (en) High speed low loss gate drive circuit
US9331563B2 (en) Active snubber topology
US7265525B2 (en) Self-driven scheme for synchronous rectifier having no body diode
US20180041108A1 (en) Power converter
CN107294385B (zh) 用于零电压转换功率转换器的自适应定时的方法和设备
US7535733B2 (en) Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements
TWI542131B (zh) 具零電壓切換能力且以穩定切換頻率運作之可切換降壓轉換器
JP2015139358A (ja) Ｄｃ−ｄｃコンバータ、二次電池充放電システム、およびｄｃ−ｄｃコンバータの制御方法
US12009751B2 (en) Power conversion device
Mashhadi et al. A dual-switch discontinuous current-source gate driver for a narrow on-time buck converter
US20180159424A1 (en) Multi-Cell Power Converter with Improved Start-Up Routine
Nan et al. A 1 MHz eGaN FET based 4-switch buck-boost converter for automotive applications
JP2022553339A (ja) 例えば力率補正で使用するための、インバータ回路及び方法
Zhang et al. Conducted noise reduction of totem-pole bridgeless PFC converter using GaN HEMTs
JP2013135570A (ja) Ｄｃ−ｄｃコンバータ
US20180198368A1 (en) Fast Charge Sharing Between Capacitors of a Dual Input Path DC/DC Converter
TW201531001A (zh) 用於操作切換式調節器的方法及電路
JP6607018B2 (ja) スイッチング電源装置
JP6366558B2 (ja) スイッチング電源装置
WO2017117367A1 (en) Methods and apparatus for resonant energy minimization in power converters
WO2019224431A1 (en) Zero voltage switching power converters
Joo et al. Analysis of GaN HEMT-based phase shifted full bridge dc-dc converter
Wang et al. Optimal eGaN?? FET Scaling for Minimal Power Loss in High Step-down Ratio Half Bridge Converters