KR20180021737A

KR20180021737A - 리플로우 솔더링이 가능한 정온도 계수 회로 보호 부품

Info

Publication number: KR20180021737A
Application number: KR1020177037795A
Authority: KR
Inventors: 쳉 후; 추안롱 미아오; 지안화 첸; 잉송 푸; 지안밍 부
Original assignee: 리텔퓨즈 일렉트로닉스 (상하이) 컴퍼니 리미티드; 리텔퓨즈 인코퍼레이티드
Priority date: 2015-06-30
Filing date: 2016-06-30
Publication date: 2018-03-05
Also published as: US20180261362A1; WO2017000896A1; JP2018519671A; CN106328326A

Abstract

정온도 계수 회로 보호 부품으로서, 상기 정온도 계수 회로 보호 부품은 시트 형상의 전도성 상부 단자를 포함하고, 상기 시트 형상의 상부 단자는 제1 칩 결합부, 제1 회로 결합부 및 그들 사이의 연결부로 구성되며, 상기 제1 칩 결합부는 제1 평면 윤곽을 가지며, 시트 형상의 전도성 하부 단자를 포함하고, 상기 시트 형상의 하부 단자는 제2 칩 결합부를 구비하며, 상기 제2 칩 결합부는 제2 평면 윤곽을 가지며, 상기 시트 형상의 상부 단자와 상기 시트 형상의 하부 단자 사이에 끼워지며, 상기 제1 칩 결합부의 하부 표면과 제2 칩 결합부의 상부 표면을 땜납으로 결합하는 정온도 계수 칩을 포함하고, 상기 정온도 계수 칩은 제3 평면 윤곽을 가지며, 여기서 상기 제1 평면 윤곽 및 제2 평면 윤곽은 상기 제3 평면 윤곽 내부에 있으며, 상기 제3 평면 윤곽이 상기 제1 윤곽 및/또는 제2 윤곽에 의해 덮이지 않은 부분을 구비함으로써, 상기 정온도 계수 칩이 자유롭게 열팽창 할 수 있는 공간을 확보하게 된다.

Description

리플로우 솔더링이 가능한 정온도 계수 회로 보호 부품

본 발명은 전기 부품에 관한 것으로서, 특히 리플로우 솔더링이 가능한 정온도 계수 보호 부품에 관한 것이다.

정온도 계수(Positive Temperature Coefficient: PTC) 칩은 회로 보호 분야에서 광범위하게 사용되고 있다. PTC 칩은 정상적인 작업 상태에서 저도 저항성(low resistance)을 갖는다. 회로 내 전류가 지나치게 높으면, PTC 칩이 발열하면서 PTC 칩의 온도가 높아진다. PTC 칩이 특정 온도를 초과하면, PTC 칩의 저항이 급속하게 증가하면서 절연체 상태에 도달하여 회로를 차단한다. PTC 칩은 이와 같은 방식으로 회로를 보호하는 역할을 한다.

일반적으로, PTC 칩 부품의 구조는 단순한 층상 구조이다. PTC 칩 양측에는 이를 완전히 덮는 시트(sheet) 형상의 전도성 단자가 용접되어 있다. 사용시에는, 시트 형상의 2개 전도성 단자를 회로(예를 들어 회로 기판 등)에 용접하여 PTC 칩 부품을 회로 내에 설치한다.

도 1은, 종래 기술로 제조된 일종의 PTC 회로 보호 부품의 개략도이다. 도 1에 도시된 바와 같이, PTC 칩(3)은 전도성 상부 단자(1)와 하부 단자(2) 사이에 끼어 있으며, 땜납(도시되지 않음)을 통해 상부 단자(1) 및 하부 단자(2)와 결합하여 직렬 접속을 구현한다. 상부 단자(1)는 외측으로 연장되는 구부러진 결합부(103) 및 회로 결합부(105)를 구비한다. 설치시에는, 하부 단자(2) 및 상부 단자(1)의 회로 결합부(105)가 리플로우 솔더링을 통해 회로 기판 등의 회로 내에 설치된다. 상부 단자(1) 및 하부 단자(2)가 PTC 칩(3)을 완전히 덮는다.

도 1에서 볼 수 있는 종래 기술의 PTC 회로 보호 부품은 구조가 단순하여 사용하기 편리하지만 다음과 같은 문제점들이 존재한다. 우선, 보호 상태(즉 고온 상태)에 있을 경우에는 PTC 칩도 고온 상태가 되어 열팽창이 발생한다. 하지만, PTC 칩을 완전히 덮고 있는 시트 형상의 전도성 단자는 회로에 단단히 용접되어 변형이 어렵고 PTC 칩의 열 팽창 공간을 대대적으로 제한하며, 이로 인하여 부품 내부에서 매우 큰 내부 응력이 발생한다. 이 내부 응력은 PTC 칩의 물리적 파괴를 초래하여 타버릴 수 있으며, 회로 결합부(105)와 회로 사이의 용접도 탈락될 수 있기 때문에 회로, 즉 전자 장치의 신뢰성에 영향을 미칠 수 있다. 이와 같은 상황은 PTC 칩이 폴리머 정온도 계수(Polymeric Positive Temperature Coefficient, PPTC) 칩인 경우에는 더욱 심각하다. 요컨대, 열팽창이 존재하는 상황에서 만약 종래의 PTC 칩 부품 구조를 사용하면, 발생하는 큰 응력 때문에 제품의 신뢰성이 큰 영향을 받는다. 다음으로，PTC 칩 부품 제조 과정에서 통상적으로 리플로우 솔더링을 사용하여 시트 형상의 전도성 단자를 PTC 칩에 용접하고, 제조된 칩 부품을 회로 내에 설치할 때에도 일반적으로는 리플로우 솔더링을 사용한다. 따라서, 이와 유사한 리플로우 솔더링 조건(예를 들어 뜨거운 바람) 하에서 도 1에 표시된 PTC 회로 보호 부품을 리플로우 솔더링 방식으로 회로 기판 위와 같은 곳에 설치하면, 상·하부 단자와 PTC 칩 사이에서 재차 용융이 발생하여 땜납 볼이 넘치게 된다. 시트 형상의 전도성 단자가 PTC 칩을 완전히 덮고 있기 때문에, 넘치는 땜납 볼은 저항 부품의 측면으로 흐르게 되며, 그 결과 2개의 전도성 단자 사이에 “땜납 브리지”가 형성되어 냉각 후에는 단자 간에 단락이 발생하여 회로의 성능에 영향을 미칠 수 있으며, 심지어는 PTC 칩 부품의 성능이 상실될 수 있다. 또한, PTC 칩을 덮고 있는 시트 형상의 상부 단자와 PTC 칩 간의 결합력이 부족하여 이탈이 쉽게 발생할 수 있다.

따라서, 개선된 정온도 계수 회로 보호 부품 구조가 필요하며, 새로운 제품은 PTC 칩의 열팽창이 부품의 신뢰성에 미치는 불리한 영향을 줄일 수 있으며, 그와 동시에 본 부품의 설치시에 리플로우 솔더링 내에서 발생하는 “땜납 브리지”도 방지할 수 있다.

상기와 같은 문제점을 해결하기 위해, 본 발명은 다음과 같은 기술 방안을 제안한다.

[1] 본원의 정온도 계수 회로 보호 부품이란 일종의 정온도 계수 회로 보호 부품으로서, 다음을 포함한다: 시트 형상의 전도성 상부 단자로서, 이 단자는 제1 칩 결합부, 제1 회로 결합부 및 그들 사이의 연결부로 구성되며, 상기 제1 칩 결합부는 제1 평면 윤곽을 갖는다.

시트 형상의 전도성 하부 단자로서, 이 단자는 제2 칩 결합부를 구비하며, 상기 제2 칩 결합부는 제2 평면 윤곽을 갖는다.

시트 형상의 상부 단자와 시트 형상의 하부 단자 사이에 끼워지며, 상기 제1 칩 결합부의 하부 표면과 제2 칩 결합부의 상부 표면을 땜납으로 결합하는 정온도 계수 칩으로서, 이 칩은 제3 평면 윤곽을 갖는다.

여기서:

상기 제1 평면 윤곽 및 제2 평면 윤곽은 제3 평면 윤곽 내부에 있으며, 제3 평면 윤곽이 제1 윤곽 및/또는 제2 윤곽에 의해 덮이지 않은 부분을 구비함으로써, 상기 정온도 계수 칩이 자유롭게 열팽창 할 수 있는 공간을 확보하게 된다.

[2] [1]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서,

제1 평면 윤곽에 의해 덮이지 않은 제3 평면 윤곽의 부분의 면적은 적어도 제3 평면 윤곽의 20%이며,

그리고/또는

제2 평면 윤곽에 의해 덮이지 않은 제3 평면 윤곽의 부분의 면적은 적어도 제3 평면 윤곽의 20%이다.

[3] [1]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 제1 평면 윤곽에 의해 덮이지 않은 제3 평면 윤곽의 부분과 제2의 윤곽에 의해 덮이지 않은 제3 평면 윤곽의 부분은 서로 겹치지 않는다.

[4] [1]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 제1 평면 윤곽과 제3 평면 윤곽의 에지 사이에 누출 방지 홈이 있으며, 그리고/또는 제2 평면 윤곽과 제3 평면 윤곽의 에지 사이에 누출 방지 홈이 있다.

[5] [1]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 제1 칩 결합부 및/또는 제2 칩 결합부는 스루 홀을 구비한다.

[6] [5]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 제1 칩 결합부는 복수의 스루 홀을 구비하며, 바람직하게는 3개 이상의 스루 홀을 구비한다.

[7] [1]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 연결부의 양측 에지에 홈이 있다.

[8] [1]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 연결부가 구부러져 있음으로써, 제1 회로 결합부의 하부 표면과 제2 칩 결합부의 하부 표면은 거의 동일한 평면에 놓이게 된다.

[9] [1]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 상기 시트 형상의 하부 단자는 제2 칩 결합부로부터 외부로 연장되는 회로 결합부를 더 포함한다.

[10] [1] 내지 [9] 중 어느 한 항에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 정온도 계수 칩은 일종의 폴리머 정온도 계수(PPTC) 칩이며, 상기 PPTC 칩은 PPTC 시트를 포함하고, PPTC 시트는 폴리머 중에 분산된 전도성 분말을 함유하며, 폴리머와 전도성 분말의 체적 비율은 35:65 내지 65:35이다. 상기 폴리머는, 폴리올레핀계, 적어도 한 종류의 올레핀과 그 적어도 한 종류의 올레핀과 공중합 가능한 비-올레핀 모노머와의 코폴리머, 및 열성형 가능한 불소 함유 폴리머로부터 선택된 적어도 한 종류의 반결정 폴리머를 포함하며, 상기 전도성 분말은 전이 금속 탄소 화합물, 전이 금속 탄소 규소 화합물, 전이 금속 탄소 알루미늄 화합물, 및 전이 금속 주석 화합물 중 적어도 한 종류의 분말을 포함하며, 전도성 분말의 입도 분포는 조건(20 > D₁₀₀/D₅₀ > 6)에 부합되어야 한다. 여기서 D₅₀은 전도성 분말의 누적 입도 분포 퍼센트가 50%에 도달하였을 경우 이에 상응하는 입자 직경을 나타내며, D₁₀₀은 최대 입자 직경을 나타낸다.

[11] [10]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 전도성 분말은 탄화 티탄, 탄화 텅스텐, 탄소 규화 티탄, 탄소 알루미늄화 티탄, 탄소 주석화 티탄을 포함한다.

[12] [10]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 전도성 분말은 구형체이다.

[13] [10]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 전도성 분말의 입도 분포는 다음의 조건에 부합되어야 한다:

10 > D₁₀₀/D₅₀> 6.

[14] [10]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 전이 금속 탄소 화합물 중의 탄소 함량은 화학양론비의 전이 금속 탄소 화합물(MC)의 이론적인 총 탄소 함량보다 2% 내지 5% 낮으며, 여기서 M은 전이 금속 원소를 나타낸다.

[15] [14]에 기술된 내용에 근거한 정온도 계수 회로 보호 부품에서, 전도성 분말은 탄화 텅스텐(WC)이고, WC 중 탄소 함량(T.C.)은 5.90% 내지 6.00%이며，여기서 T.C.는 질량 기준의 100%xC/WC이며; 또는 상기 전도성 분말은 탄화 티탄(TiC)이고, 또한 TiC 중 탄소 함량(T.C.)은 19.0% 내지 19.5%이며，여기서 T.C.는 질량 기준의 100%xC/TiC이다.

[16] 일종의 정온도 계수 회로 보호 부품을 포함하는 전자 장치를 제조하기 위한 방법으로서, 이 방법에서는 리플로우 솔더링을 통해 [1] 내지 [15] 중 어느 한 항에 기술된 내용에 근거한 정온도 계수 회로 보호 부품이 회로 상에 결합된다.

[17] 일종의 전자 장치로서, 상기 전자 장치는 리플로우 솔더링을 통해 회로 내에 결합된 [1] 내지 [15] 중 어느 한 항에 기술된 내용에 근거한 정온도 계수 회로 보호 부품을 포함한다.

본 발명에 개시되어 있음.

도 1은 종래 기술의 PTC 회로 보호 부품을 도시하는 개략도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 PTC 회로 보호 부품의 외관을 도시한 도면이다.
도 3은 상부 단자와 PTC 칩 간의 결합력과 시트 형상 상부 단자의 스루 홀의 관계를 도시한다.

첨부 도면과 결합하여 본 발명의 일 실시예를 상세하게 설명한다.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 PTC 회로 보호 부품의 외관 도면이다. 도 2a는 위로부터 내려다본 도면이다. 도 2b는 측면으로부터 바라본 도면이다. 도 2c는 아래로부터 올려다본 도면이다. 여기서, 상·하부 단자는 금속과 같은 전도성 재질로서, 예를 들면 니켈, 구리, 도금 구리, 스테인리스강, 동 도금 스테인리스강 등이다. 시트 형상 단자의 두께는 일반적으로 0.05 mm 내지 0.5 mm이다. PTC 칩은 PPTC 칩일 수도 있다. 여기에서 보여주고 있는 외관은 기본적으로 직사각형이지만 본 발명의 효과에 영향을 주지 않는 한, 모든 형태의 단자와 칩 시트 사용이 가능하다.

도 2a와 같이, 상부 단자(1)는 회로 결합부(105), PTC 칩과 결합된 부분(제1 칩 결합부(101)라 일컬음)을 구비하며, 제1 칩 결합부(101)는 스루 홀(505), 및 회로 결합부(105)와 제1 칩 결합부(101) 사이의 연결부(103)를 구비한다.

제1 칩 결합부(101)의 평면 윤곽(제1 평면 윤곽이라 일컬음)은 PTC 칩 윤곽(제3 평면 윤곽이라 일컬음) 내에 있다. 즉, 제1 평면 윤곽은 제3 평면 윤곽보다 작으며, 제3 평면 윤곽의 에지와 간격이 있다. 여기서, 예를 들어 제3 평면 윤곽의 일 단부에는, 제1 평면 윤곽에 덮여 있지 않은 비교적 큰 구역(501)이 있다. 구역(501)은 상부 단자(1)의 제1 칩 결합부(101)에 의한 공간적인 제한을 받지 않기 때문에, 고온시 자유롭게 팽창할 수 있으며, 그 결과 과도한 잔류 응력이 발생하지 않는다. 비교적 우수한 잔류 응력 감소 효과에 도달하기 위하여, 구역(501)은, 제3 평면 윤곽을 차지하는 면적의 비율이 >20%인 것이 바람직하며, >25%가 더욱 바람직하며, <50%이 가장 바람직하다. 구역(501)의 형태에 대해서는 특별한 규정이 없다.

제1 평면 윤곽의 양측과 제3 평면 윤곽의 에지 사이에는 간격(503)이 존재한다. 이 간격(503)의 존재로 인하여, 부품의 리플로우 땜납을 회로 내에 삽입할 때, 재차 용융된 부품의 땜납이 넘치더라도 제1 평면 윤곽 주위의 PTC 칩 위에 머물러서, 측면으로 누출되어 아래 방향으로 흘러 땜납 브리지가 형성되는 것을 방지할 수 있다. 본문에서는 상기와 같은 기능을 하는 간격을 “누출 방지 간격”이라 일컫는다.

선택적으로, 상부 단자(1)의 제1 칩 결합부(101) 상에는 임의의 수량 및 형태의 스루 홀(505)이 존재하여 넘치는 땜납을 수용하는 데 이용된다. 리플로우 솔더링을 이용하여 PTC 회로 보호 부품을 회로에 용접할 때, 시트 형상의 상부 단자에 스루 홀이 있으면, 특별히 다음과 같은 유리한 효과가 있다: 상부 단자와 PTC 칩 사이의 결합력이 뚜렷하게 향상된다. 어떠한 이론에도 구애 받지 않고, 상부 단자와 PTC 칩 사이의 납땜은 리플로우 솔더링의 조건하에 재차 용융되어 스루 홀에 삽입된 후, 리플로우 솔더링이 종료되어 땜납이 응고되면 스루 홀 안에 땜납 기둥이 형성된다. 이와 같은 땜납 기둥은, 한편으로는 땜납과 상부 단자의 접착 면적을 크게 만들고, 다른 한편으로는 주변 스루 홀들의 이동을 제한하여, 결과적으로는 전반적으로 볼 때 상부 단자와 PTC 칩 사이의 결합력을 향상시킨다. 도 3은 상부 단자의 스루 홀과 결합력 간의 관계(90° 박리력 vs 공극 크기와 수량)를 나타낸다. 본 도면에는 스루 홀이 없는 비교예 및 세 가지 실시예가 도시되어 있으며, 각각 직경이 0.35 mm인 스루 홀 1개, 0.80 mm인 스루 홀 1개, 및 30.35 mm인 스루 홀 3개가 있다. 도면에 도시된 바와 같이 구경이 커지고 구멍 수가 많아지면 결합력이 뚜렷하게 증가한다. 그렇기 때문에, 리플로우 솔더링이 가능한 정온도 계수 회로 보호 부품에서는, 시트 형상 상부 단자의 스루 홀이 특히 바람직하다.

또한, 연결부(103)에는 홈(701)이 설치된다. 바람직하게는, 연결부 양측에 대해 대칭이 되도록 홈(701)을 설치한다. 홈으로 인해 해당 부분에서 시트 형상 상부 단자의 폭이 좁아졌고, 다른 부분에 비해 더욱 우수한 가소성을 갖고 있다. 상부 단자 내부에서 열팽창에 의해 발생하는 응력은 홈의 연결부에 비교적 큰 탄력 변형을 초래한다. 그 결과, 열팽창으로 인해 시트 형상 상부 단자 이외의 부분이 받는 힘이 줄어들고, 회로 기판으로부터 상부 단자를 경유하여 PTC 칩에 인가되는 반동력도 줄어들며, 그 결과 PTC 칩, 상부 단자 및 회로 기판을 보호하게 된다. 회로 보호 부품에 구부러진 연결부가 없는 경우에도, 홈을 설치할 수 있다. 하지만, 만곡부가 있는 경우에는, 홈을 설치하는 것이 특별히 좋다.

도 2c는, 하부 단자(2)와 PTC 칩이 결합된 부분(제2 칩 결합부(201)라 일컬음)의 평면 윤곽(제2 평면 윤곽이라 일컬음)이 PTC 칩의 윤곽(제3 평면 윤곽이라 일컬음) 내부에 있음을 보여준다. 상부 단자와 유사하게, 제3 평면 윤곽의 일 단부에는, 제2 평면 윤곽에 의해 덮여 있지 않은 비교적 큰 구역(601)이 있다. 구역(601)은 하부 단자(2)의 제2 칩 결합부(201)에 의한 공간적인 제한을 받지 않기 때문에, 고온시 자유롭게 팽창할 수 있으며, 그 결과 과도한 잔류 응력이 발생하지 않는다. 비교적 우수한 잔류 응력 감소 효과에 도달하기 위하여, 구역(601)은, 제3 평면 윤곽을 차지하는 면적의 비율이 20%인 것이 바람직하며, >25%가 더욱 바람직하며, <50%이 가장 바람직하다. 구역(601)의 형태에 대해서는 특별한 규정이 없다.

바람직하게는, 상·하부 단자의 제한을 받지 않는 구역(501)과 구역(601)이 서로 겹치지 않으며, 그 결과 더욱 효과적으로 상이한 부분에 걸쳐 자유 팽창 공간을 제공할 수 있게 된다.

마찬가지로, 제2 평면 윤곽의 양측에는 누출 방지 간격(603)이 있다. 부품의 리플로우 땜납을 회로 내에 삽입할 때, 재차 용융된 부품의 땜납이 넘치더라도 제2 평면 윤곽 주위의 PTC 칩 위에 머물러서, 측면으로 누출되어 아래 방향으로 흘러 땜납 브리지가 형성되는 것을 방지할 수 있다.

상부 단자(1)와 유사하게, 하부 단자(2)의 제2 칩 결합부(201) 상에는 임의의 수량 및 형태의 스루 홀(605)이 존재하여 넘치는 땜납을 수용하는 데 이용된다.

이와 같은 구조는 PTC 칩이 PPTC 칩인 경우에 더욱 효과적이다.

본 발명에 따른 일 실시예에서, PPTC 칩은 PPTC 시트를 포함하고, 상기 PPTC 시트에 폴리머 중에 분산된 전도성 분말을 함유하며, 폴리머 및 전도성 분말의 체적 비율은 35:65 내지 65:35이다. 상기 폴리머는, 폴리올레핀계, 적어도 한 종류의 올레핀과 그 적어도 한 종류의 올레핀과 공중합 가능한 비-올레핀 모노머와의 코폴리머, 및 열성형 가능한 불소 함유 폴리머로부터 선택된 적어도 한 종류의 반결정 폴리머를 포함하며, 상기 전도성 분말은 전이 금속 탄소 화합물, 전이 금속 탄소 규소 화합물, 전이 금속 탄소 알루미늄 화합물, 및 전이 금속 주석 화합물 중 적어도 한 종류의 분말을 포함하며, 전도성 분말의 입도 분포는 조건(20 > D₁₀₀/D₅₀ > 6)에 부합되어야 한다. 여기서, D₅₀은 전도성 분말의 누적 입도 분포 퍼센트가 50%에 도달하였을 경우 이에 상응하는 입자 직경을 나타내며, D₁₀₀은 최대 입자 직경을 나타낸다.

반결정 폴리머 중에서 폴리올레핀계에는 폴리프로필렌, 폴리에틸렌(고밀도 폴리에틸렌, 중밀도 폴리에틸렌, 저밀도 폴리에틸렌 및 직쇄형 저밀도 폴리에틸렌이 포함됨), 또는 에틸렌과 프로펜의 코폴리머가 포함된다. 상기 코폴리머에는 에틸렌-초산 비닐 코폴리머, 에틸렌-비닐 알코올 코폴리머, 에틸렌-메틸 아크릴레이트 코폴리머, 에틸렌-에틸 아크릴레이트 코폴리머, 에틸렌-아크릴레이트 코폴리머, 및 에틸렌-부틸 아크릴레이트 코폴리머가 포함된다; 상기 열성형 가능한 불소 함유 폴리머는 플루오르화비닐리덴 및 에틸렌/테트라플루오로에틸렌 코폴리머 등을 포함한다.

전도성 분말은 예를 들어 탄화 티탄, 탄화 텅스텐，탄소 규화 티탄, 탄소 알루미늄화 티탄, 탄소 주석화 티탄 등일 수 있다. 탄소 규화 티탄, 탄소 알루미늄화 티탄, 탄소 주석화 티탄 등은 탄화 텅스텐과 유사한 성질을 갖고 있다.

상기 전도성 분말은 구형체이다. 여기서 용어 “구형체”는 구형 및 구형에 가까운 형태를 포함한다.

전도성 분말의 평균 입도는 0.1 내지 50 μm가 바람직하다. 본 발명에 따른 일부 실시예에서, 전도성 분말의 치수는 다음을 만족 시킨다: D₅₀ < 5μm， D₁₀₀ < 50μm.

바람직하게, 특별히 낮은 전기 저항률（200μΩ·cm 미만)을 얻기 위하여, 전도성 분말은 비교적 넓은 입도 분포를 갖는다. 바람직한 경우는 20 > D₁₀₀/D₅₀> 6이며, 더욱 바람직한 경우는 10 > D₁₀₀/D₅₀이다.

두 가지의 전도성 분말을 혼합하여 D₁₀₀/D₅₀> 6이 만족되는 경우에도 유사한 결론을 내릴 수 있다.

또한, 전이 금속은 일반적으로 복수의 가수를 얻기 위해, 그의 탄소 화합물 중에는 MxC 상(M은 전이 금속을 나타내고, x는 1보다 큼)이 존재할 수 있으며, 이와 같은 MxC 상의 존재는 탄소 화합물 중의 총 탄소 함량을 줄어들게 한다. 탄화 텅스텐(WC)을 예로 들면, 순수한 WC의 이론적인 총 탄소 함량은 6.18%이다. 하지만, WC 상 중에는 통상적으로 W₂C(W₂C는 준 안정 상태임) 포함되어 있다. WC 중에 소량의 W₂C가 함유되어 있을 경우에는, 전체 탄소 함량이 줄어든다. 또한, 입도 분포가 유사한 조건 하에서 탄소 함량이 비교적 낮은 탄소 화합물의 전기 저항률은 비교적 낮다. 예를 들어, 탄화 텅스텐 중의 탄소 함량이 T.C.< 6.0%인 경우(여기서 T.C.는 질량 기준의 100%xC/WC임), 특히 T.C.의 함량이 대략 5.90%인 경우에는 낮은 전기 저항을 얻을 수 있다. 하지만, T.C >6.0%인 경우에는, 전기 저항율이 높아진다. 따라서, 본 발명에 따른 일부 실시예에서는, 전이 금속 탄소 화합물의 탄소 함량이 순수한 전이 금속 탄소 화합물(MC)(M은 전이 금속 원소)의 이론적인 총 탄소 함량보다도 일정 수 낮은 것이 바람직하다.

바람직하게, 전이 금속 탄소 화합물 내 탄소 함량은 화학양론비의 전이 금속 탄소 화합물(MC)의 이론적인 총 탄소 함량보다 2% 내지 5% 낮으며, 여기서 M은 전이 금속 원소를 가리킨다. 여기서 전도성 분말이 탄화 텅스텐(WC)인 경우, WC 중의 탄소 함량 T.C.는 5.90% 내지 6.00%이며，여기서 T.C.는 질량 기준의 100%xC/WC이며, 또는 전도성 분말이 탄화 티탄(TiC)인 경우, TiC 중의 탄소 함량(T.C.)은 19.0% 내지 19.5%이며，여기서 T.C.는 질량 기준의 100%xC/TiC이다.

PPTC 시트 중에서 전도성 분말이 더욱 균일하게 폴리머에 분산되게 하기 위하여, 폴리머와 전도성 분말의 체적 비율은 35:65 내지 65:35일 수 있으며, 바람직하게는 40:60 또는 60:40으로, 가장 바람직하게는 45:55 내지 55:45로, 즉 대체로 비슷한 체적 비율로 혼합된다.

PPTC 시트는, 본 발명의 PPTC 시트의 저도 전기 저항과 가공 성능을 훼손하지 않는다는 전제 조건 하에서, 예를 들어 무기 충전재 또는 기타 폴리머 재료와 같이, 상기 폴리머 및 전도성 분말 이외의 성분을 포함하는 것이 바람직하다.

본 발명에 따른 일 실시예에서, PPTC 시트가 보호 상태(즉, 고온 상태)가 아닌 상황에서는 전기 저항률이 200μΩ·cm 이하이다.

반드시 이해하고 있어야 할 점은, 상기 실행 방안 및 실시예는 본 발명을 설명하기 위한 것이며, 본 발명의 범위를 제한하기 위한 것이 아니라는 것이다. 당업자는 본 발명의 취지에서 벗어나지 않는다는 전제 조건 하에서, 다양한 수정 및 변경을 실시할 수 있다. 본 발명의 범위는, 첨부된 특허청구범위에 한정된다.

Claims

정온도 계수 회로 보호 부품으로서, 상기 정온도 계수 회로 보호 부품은:
시트 형상의 전도성 상부 단자를 포함하고, 상기 시트 형상의 상부 단자는 제1 칩 결합부, 제1 회로 결합부 및 그들 사이의 연결부로 구성되며, 상기 제1 칩 결합부는 제1 평면 윤곽을 가지며;
시트 형상의 전도성 하부 단자를 포함하고, 상기 시트 형상의 하부 단자는 제2 칩 결합부를 구비하며, 상기 제2 칩 결합부는 제2 평면 윤곽을 가지며;
상기 시트 형상의 상부 단자와 상기 시트 형상의 하부 단자 사이에 끼워지며, 상기 제1 칩 결합부의 하부 표면과 제2 칩 결합부의 상부 표면을 땜납으로 결합하는 정온도 계수 칩을 포함하고, 상기 정온도 계수 칩은 제3 평면 윤곽을 가지며,
여기서:
상기 제1 평면 윤곽 및 제2 평면 윤곽은 상기 제3 평면 윤곽 내부에 있으며, 상기 제3 평면 윤곽이 상기 제1 윤곽 및/또는 제2 윤곽에 의해 덮이지 않은 부분을 구비함으로써, 상기 정온도 계수 칩이 자유롭게 열팽창 할 수 있는 공간을 확보하게 되는, 정온도 계수 회로 보호 부품.
1항에 있어서,
상기 제1 평면 윤곽에 의해 덮이지 않은 상기 제3 평면 윤곽의 부분의 면적은 적어도 상기 제3 평면 윤곽의 20%이며,
그리고/또는
상기 제2 평면 윤곽에 의해 덮이지 않은 상기 제3 평면 윤곽의 부분의 면적은 적어도 상기 제3 평면 윤곽의 20%인, 정온도 계수 회로 보호 부품.
제1항에 있어서, 상기 제1 평면 윤곽에 의해 덮이지 않은 상기 제3 평면 윤곽의 부분과 상기 제2 윤곽에 의해 덮이지 않은 상기 제3 평면 윤곽의 부분이 서로 겹치지 않는, 정온도 계수 회로 보호 부품.
제1항에 있어서,
상기 제1 평면 윤곽과 제3 평면 윤곽의 에지 사이에 누출 방지 홈이 있으며, 그리고/또는 상기 제2 평면 윤곽과 제3 평면 윤곽의 에지 사이에 누출 방지 홈이 있는, 정온도 계수 회로 보호 부품.
제1항에 있어서,
상기 제1 칩 결합부 및/또는 제2 칩 결합부가 스루 홀을 구비하는, 정온도 계수 회로 보호 부품.
제5항에 있어서,
제1 칩 결합부가 복수의 스루 홀을 구비하는, 정온도 계수 회로 보호 부품.
제1항에 있어서, 상기 연결부의 양측에 모두 홈이 있는, 정온도 계수 회로 보호 부품.
제1항에 있어서, 상기 연결부가 구부러져 있음으로써, 상기 제1 회로 결합부의 하부 표면과 상기 제2 칩 결합부의 하부 표면이 거의 동일한 평면에 놓이게 되는, 정온도 계수 회로 보호 부품.
제1항에 있어서, 상기 시트 형상의 하부 단자가 상기 제2 칩 결합부로부터 외부로 연장되는 회로 결합부를 더 포함하는, 정온도 계수 회로 보호 부품.
1항 내지 제9항 중 어느 한 항에 있어서, 상기 정온도 계수 칩은 일종의 폴리머 정온도 계수(PPTC) 칩이고, 상기 PPTC 칩은 PPTC 시트를 포함하며, 상기 PPTC 시트는 폴리머 중에 분산된 전도성 분말을 포함하고, 폴리머와 전도성 분말의 체적 비율은 35:65 내지 65:35이며, 상기 폴리머는, 폴리올레핀계, 적어도 한 종류의 올레핀과 그 적어도 한 종류의 올레핀과 공중합 가능한 비-올레핀 모노머와의 코폴리머, 및 열성형 가능한 불소 함유 폴리머로부터 선택된 적어도 한 종류의 반결정 폴리머를 포함하며, 상기 전도성 분말은 전이 금속 탄소 화합물, 전이 금속 탄소 규소 화합물, 전이 금속 탄소 알루미늄 화합물, 및 전이 금속 주석 화합물 중 적어도 한 종류의 분말을 포함하며, 전도성 분말의 입도 분포는 조건(20 > D₁₀₀/ D₅₀ > 6)에 부합되어야 하며, 여기서 D₅₀은 전도성 분말의 누적 입도 분포 퍼센트가 50%에 도달하였을 경우 이에 상응하는 입자 직경을 나타내며, D₁₀₀은 최대 입자 직경인을 나타내는, 정온도 계수 회로 보호 부품.
제10항에 있어서, 상기 전도성 분말이 탄화 티탄, 탄화 텅스텐，탄소 규화 티탄, 탄소 알루미늄화 티탄 또는 탄소 주석화 티탄을 포함하는, 정온도 계수 회로 보호 부품.
제10항에 있어서, 상기 전도성 분말이 구형체인, 정온도 계수 회로 보호 부품.
제10항에 있어서, 상기 전도성 분말의 입도 분포가 조건 10 > D₁₀₀/ D₅₀ > 6을 만족시키는, 정온도 계수 회로 보호 부품.
제10항에 있어서, 상기 전이 금속 탄소 화합물의 탄소 함량은 화학양론비의 전이 금속 탄소 화합물(MC)의 이론적인 총 탄소 함량보다 2% 내지 5% 낮으며, 여기서 M은 전이 금속 원소를 나타내는, 정온도 계수 회로 보호 부품.
제14항에 있어서, 상기 전도성 분말이 탄화 텅스텐(WC)이고, WC 중 탄소 함량(T.C.)은 5.90% 내지 6.00%이며, 상기 T.C는 질량 기준의 100%xC/WC이며, 또는 상기 전도성 분말은 탄화 티탄(TiC)이고, 또한 TiC 중 탄소 함량(T.C.)은 19.0% 내지 19.5%이며，상기 T.C.는 질량 기준의 100%xC/TiC인, 정온도 계수 회로 보호 부품.
정온도 계수 회로 보호 부품을 포함하는 전자 장치를 제조하기 위한 방법으로서, 리플로우 솔더링을 통해 제1항 내지 제15항 중 어느 한 항에 따른 정온도 계수 회로 보호 부품을 회로 상에 결합시키는, 제조 방법.
전자 장치로서, 리플로우 솔더링을 통해 회로 내에 결합된 제1항 내지 제15항 중 어느 한 항에 따른 정온도 계수 회로 보호 부품을 포함하는, 전자 장치.