TWI492359B

TWI492359B - 半導體雷擊保護裝置

Info

Publication number: TWI492359B
Application number: TW102106251A
Authority: TW
Inventors: Wei Li Yang; Tzu Chiang Wang; Chung Yu Kuo; Chih Huan Shen
Original assignee: Anova Technologies Co Ltd
Priority date: 2013-02-22
Filing date: 2013-02-22
Publication date: 2015-07-11
Also published as: TW201434130A

Description

半導體雷擊保護裝置

本發明係關於一種雷擊保護裝置，特別是關於一種利用半導體製程所開發製造，並特別為可耐大電流衝擊之半導體雷擊保護裝置。

自半導體元件發明以來，諸如雷擊、EMC等大電流或電磁干擾便不斷的危及人類所設計的電路、通訊等設備。為求解決這方面的問題，變阻器、陶瓷器件、氣體放電管等元件相繼問世，然而因為這些元件先天材質與設計問題，不管於信賴性(可靠度)或是電性參數集中度，都沒有傳統半導體元件來的穩定，並且每承受一次雷擊衝擊波後元件特性都會開始退化。此外，這些元件在遭受高電流衝擊波下常會使元件短路，或者在瞬間使電壓突然的上升至後段電路不可承受之區域。

已知技術之半導體製程所設計的雷擊防護元件或雷擊保護器，亦皆無法有效的存活於高電流密度環境或極短促的瞬間大電流雷擊衝擊波之下。而針對此重大缺陷，習知技術的雷擊防護元件或雷擊保護器之解決辦法，皆是以藉由串接氣體放電管或陶瓷器件之方法來達成，然而，由於上述之氣體放電管或陶瓷器件等元件皆有可靠度以及於衝擊電流下電壓會產生急速波動的問題，使保護效果大打折扣，甚至無法保護昂貴的設備，造成很多不必要的損失。

傳統的PN二極體可以用來做為防護突波或ESD(靜電干擾)。原理為PN二極體接受突波時，元件電性會進入崩潰區，進而宣洩能量，設計元件的封裝或者PN二極體的大小端看需要宣洩的能量而定。但在固定面積下，隨著宣洩的能量上升，電壓也會持續上升，伴隨著元件產生的高熱能，造成熱擊穿(thermal run away)的現象。因此在大電流衝擊下，傳統的PN二極體設計概念已經不可採用。

隨著時代演進，科學家後續發明的晶閘管(THYRISTOR)確實能有效承受高電流衝擊波，然而礙於啟動時間過長，並不適用於承受在極短暫時間內的高電流密度衝擊波。

因此，一個高信賴性、高穩定性、於突波衝擊下仍可穩定住電壓，並可於極短時間內消散大電流之雷擊或突波衝擊的半導體雷擊防護裝置便迫切的亟待發明。

本發明為一種半導體雷擊保護裝置，其包括一保護器模組、一塗覆層及一封膠體。藉由本發明之實施，可由結合一個以上之PN接合型半導體晶粒來達到耐瞬間大電流之雷擊或突波之衝擊，使後端重要元件或設備皆能受到良好之保護。

本發明係提供一種半導體雷擊保護裝置，包括：一保護器模組，用以吸收雷擊或突波，其包括：一第一端片，其為一平坦銅片，並具有一第一導電接合面及與第一導電接合面相對應的一第一端面；一第二端片，其為一平坦銅片，與第一端片相對設置，並具有一第二導電接合面及與第二導電接合面相對應的一第二端面，第二導電接合面並與第一導電接合面相對；一第一引線，係為一實心銅線，並具有一第一端點及一第二端點，第一端點係與第一端面導電相固接；一第二引線，亦為一實心銅線，並具有一第三端點及一第四端點，第三端點係與第二端面導電相固接；及至少一PN接合型半導體晶粒，固設於第一端片及第二端片之間；其中第一端片及第二端片分別與相鄰之PN接合型半導體晶粒以焊錫密接相連結；一塗覆層，其為絕緣、防水及耐高溫之材質，用以包覆保護器模組；以及一封膠體，其為絕緣物質所形成，用以包覆塗覆層；其中第一引線之一部份及第二引線之一部份分別延伸穿過塗覆層及封膠體，使第二端點及第四端點位於封膠體之外部。

藉由本發明之實施，至少可達到下列進步功效：一、承受高電流密度突波以及雷擊衝擊波之下，仍使被保護元件或裝置正常、有效的作動；二、耐雷擊可靠度高，符合各種國際雷擊及突波衝擊規格；及三、高電流衝擊時仍維持穩定電壓，不產生急速電壓波動之問題。

為了使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點，因此將在實施方式中詳細敘述本發明之詳細特徵以及優點。

100‧‧‧半導體雷擊保護裝置

10‧‧‧保護器模組

11‧‧‧第一端片

111‧‧‧第一導電接合面

112‧‧‧第一端面

12‧‧‧第二端片

121‧‧‧第二導電接合面

122‧‧‧第二端面

13‧‧‧第一引線

131‧‧‧第一端點

132‧‧‧第二端點

14‧‧‧第二引線

141‧‧‧第三端點

142‧‧‧第四端點

15‧‧‧PN接合型半導體晶粒

151‧‧‧接觸區

152‧‧‧PN接合面

153‧‧‧保護層

154‧‧‧第一N型半導體區

155‧‧‧P型半導體區

156‧‧‧第二N型半導體區

16‧‧‧導電銅片

20‧‧‧塗覆層

30‧‧‧封膠體

BP‧‧‧崩潰點

BZ‧‧‧崩潰區域

C‧‧‧PN接合型半導體晶粒等效電容

D‧‧‧PN接合型半導體晶粒厚度

DPA‧‧‧空乏區

e‧‧‧電漿

I_D ‧‧‧電漿電流

I_P ‧‧‧衝擊電流

I_TH ‧‧‧峰值電流之一半

S1、S2‧‧‧開始進入半導體增益現象之區域

Zone B‧‧‧高電流流通區域

第1圖為一種雷擊保護器測試波形圖；第2圖為本發明實施例之一種半導體雷擊保護裝置剖視圖；第3圖為本發明實施例之一種保護器模組剖視圖；第4A圖為本發明實施例之一種PN接合型半導體晶粒上視圖；第4B圖為沿第4A圖中A-A剖線之剖視圖；第4C圖為本發明實施例之一種PN接合型半導體晶粒離子摻雜濃度與摻雜深度關係曲線圖；第5圖為本發明實施例之一種塗覆層之剖視圖；第6圖為本發明實施例之一種封膠體之剖視圖；第7A圖為本發明實施例之一種PN接合型半導體晶粒崩潰點及崩潰區及電漿擴散示意圖；第7B圖為沿第7A圖中B-B剖線之剖視圖；第8圖為本發明實施例之一種PN接合型半導體晶粒及等效電容串聯連接圖；第9圖為本發明實施例之一種半導體雷擊保護裝置立體圖；以及第10圖為本發明實施例之一種半導體雷擊保護裝置之雷擊波測試數據圖。

如第1圖所示，為一種雷擊保護器測試波形圖。在雷擊的量化定義及測試方面，科學家依照觀察自然現象的結果，將衝擊波分為多種類型，以用於定義不同種類的雷擊波，並且已經可以利用機台設備產生測試波，來測試雷擊防護元件之能力。其中又以如第1圖所示的10/1000us(Type-1)及8/20us(Type-2)波形最為重要也最為普遍。

其中10/1000us的含意為：如第1圖所示測試波之10/1000(Type-1)波形中，自時間0開始，雷擊保護器開始承受測試波之電流衝擊，在時間為10微秒時測試波達到峰值電流(最大電流值)，而在時間為1000微秒時測試波之電流值降至峰值電流之一半I_TH 並繼續降低。

8/20us的含意則為：如第1圖所示測試波之8/20(Type-2)波形中，自時間0開始，雷擊保護器開始承受測試波之電流衝擊，在時間為8微秒時測試波達到峰值電流，而在時間為20微秒時測試波之電流值降至峰值電流之一半I_TH 並繼續降低。

觀察此兩波形，8/20us測試波較10/1000us上升時間來的急促許多，縮短了20%，而10/1000us測試波形之大電流衝擊時間則為8/20us測試波形50倍的持續時間。因此，針對不同測試波所測試的範疇不同，各自所注重的重點也不同，雷擊防護元件也必須要能提供不同的設計以對應不同的需求。

如第2圖所示，本發明實施例之一種半導體雷擊保護裝置100，其包括：一保護器模組10、一塗覆層20及一封膠體30。

如第3圖所示，為本發明實施例之一種保護器模組10，其係用以吸收大電流之雷擊或突波。保護器模組10包括有：一第一端片11、一第二端片12、一第一引線13、一第二引線14及至少一PN接合型半導體晶粒15。

第一端片11可為一銅片，並具有一第一導電接合面111及與第一導電接合面111相對應的一第一端面112。

第二端片12亦可為一銅片，第二端片12與第一端片11係相對設置，第二端片12並具有一第二導電接合面121及與第二導電接合面121相對應的一第二端面122，其中第二導電接合面121與第一導電接合面111係彼此相對。

第一引線13可為一實心銅線，第一引線13的二端分別為一第一端點131及一第二端點132。其中第一端點131係可與第一端片11之第一端面112導電相固接。

第二引線14亦可為一實心銅線，第二引線14的二端分別為一第三端點141及一第四端點142。其中第三端點141係可與第二端片12之第二端面122導電相固接。

PN接合型半導體晶粒15則係固設於第一端片11及第二端片12之間。第一端片11及第二端片12又分別以第一導電接合面111及第二導電接合面121與相鄰之PN接合型半導體晶粒15以焊錫密接相連結。例如，在保護器模組10僅具有一個PN接合型半導體晶粒15時，此PN接合型半導體晶粒15以焊錫分別固接至第一導電接合面111及第二導電接合面121。

而如第2圖及第3圖所示，保護器模組10可以具有二個以上PN接合型半導體晶粒15，此時，於每二相鄰之PN接合型半導體晶粒15之間進一步包括有一導電銅片16，第一導電接合面111及第二導電接合面121只分別與相鄰之PN接合型半導體晶粒15以焊錫密接相連結，而導電銅片16之兩面並分別與相鄰的PN接合型半導體晶粒15以焊錫電性相固接。

如第4A圖所示為一種PN接合型半導體晶粒15之上視圖。PN接合型半導體晶粒15之上表面具有一接觸區151，做為與外部電性連結或焊錫相接的區域。同樣的，如第4B圖所示，PN接合型半導體晶粒15之下表面亦具有一接觸區151，做為與外部電性連結或焊錫相接的區域。

如第4B圖所示，其為沿第4A圖中A-A剖線之剖面圖。PN接合型半導體晶粒15可具有一第一N型半導體區154、一P型半導體區155、一第二N型半導體區156及保護層153。P型半導體區155與第一N型半導體區154及第二N型半導體區156之PN接合面152外緣皆受保護層153之保護，以避免產生干擾影響其正常運作。

如第4C圖所示之實施例為PN接合型半導體晶粒15於半導體製程之離子摻雜階段，摻雜至P型半導體區155及第一N型半導體區154及第二N型半導體區156之離子摻雜濃度及摻雜深度之關係圖。

如第4C圖所示，可控制PN接合型半導體晶粒15之離子摻雜濃度及摻雜深度，以製作符合國際規範雷擊防護測試Type-1的規格而可承受10/1000us的雷擊衝擊波之PN接合型半導體晶粒15。藉由控制離子摻雜濃度及摻雜深度使第一N型半導體區154及第二N型半導體區156之離子摻雜濃度約為5E20 particles/cubic-cm(即每立方公分摻雜5乘以10的20次方個離子)，而P型半導體區155之離子摻雜濃度約為1.6E17 particles/cubic-cm(即每立方公分摻雜1.6乘以10的17次方個離子)，且第一N型半導體區154及第二N型半導體區156之摻雜深度皆約為40微米。

此可由第4C圖看出：D為PN接合型半導體晶粒厚度，符合國際規範雷擊防護測試Type-1的規格而可承受10/1000us的雷擊衝擊波之PN接合型半導體晶粒15之第一N型半導體區154及第二N型半導體區156之摻雜深度分別自0至40微米(範圍為0~40，其厚度等於40微米)及D-40至D微米(範圍為D-40~D，其厚度等於40微米)。

同樣如第4C圖所示，可控制PN接合型半導體晶粒15離子摻雜濃度及摻雜深度，以製作符合國際規範雷擊防護測試Type-2的規格而可承受8/20us的雷擊衝擊波之PN接合型半導體晶粒15。藉由控制離子摻雜濃度及摻雜深度使第一N型半導體區154及第二N型半導體區156之離子摻雜濃度約為2E20 particles/cubic-cm(即每立方公分摻雜2乘以10的20次方個離子)，而P型半導體區155之離子摻雜濃度約為3.66E17 particles/cubic-cm(即每立方公分摻雜3.66乘以10的17次方個離子)，且第一N型半導體區154及第二N型半導體區156之摻雜深度皆約為70微米。

此亦可由第4C圖看出：D為PN接合型半導體晶粒厚度，符合國際規範雷擊防護測試Type-2的規格而可承受8/20us的雷擊衝擊波之PN接合型半導體晶粒15中第一N型半導體區154及第二N型半導體區156之摻雜深度分別自0至70微米(範圍為0~70，其厚度等於70微米)及D-70至D微米(範圍為D-70~D，其厚度等於70微米)。

又，如第2圖至第4B圖所示之PN接合型半導體晶粒15係皆可以半導體梅莎式(mesa type)製程所製造，並皆符合國際雷擊測試規範IEC61643-1或UL1449之要求。

如第5圖所示，為塗覆層20之一種實施例，塗覆層20為絕緣、防水、耐高溫之材質，用以包覆保護器模組10，且僅有第一引線13之一部份及第二引線14之一部份穿過塗覆層20至塗覆層20外部。使用之塗覆層20可以為一凡立水(varnish)塗覆層20。

如第6圖所示為封膠體30之一種實施例，封膠體30為絕緣物質所形成，用以完全包覆已經包覆保護器模組10之塗覆層20，且僅有第一引線13之一部份及第二引線14之一部份分別延伸穿過塗覆層20及封膠體30，使第一引線13之第二端點132及第二引線14之第四端點142位於封膠體30之外部。封膠體30可以為一種一次性固化粉末型環氧樹脂，其做法為將包覆塗覆層20之保護器模組10整體加熱至約攝氏150度，再將其接觸粉末型環氧樹脂使環氧樹脂熔化並完全包覆之，待環氧樹脂固化後便不再變形。

如第7A圖所示，為PN接合型半導體晶粒15承受大電流衝擊時之反應示意圖。第7B圖所示則為沿第7A圖中B-B剖線切割之剖面圖。如第7A圖及第7B圖所示，因為半導體PN接合面152本身的結構特性，一般而言，高衝擊電流I_P 產生的崩潰點BP建立於晶粒之四個角落的區域，並且崩潰(avalanche)所產生的電漿e由此往四周擴散。在崩潰的瞬間，衝擊電流I_P 幾乎只流通於崩潰區域BZ內，而隨著崩潰時間越久，崩潰(avalanche)所產生的電漿e形成的電流越大，崩潰區域BZ便持續擴大直至崩潰區域BZ覆蓋整個晶粒面積為止。然而，隨著電漿e形成的電流之增大，半導體增益現象接著產生，崩潰區域BZ便跟著轉變為較低阻抗的高電流流通區域，原始的崩潰現象將會逐漸消失，且剩餘的PN界面的空乏區DPA也將會因為電漿電流ID擴散而逐漸消失，進而擴大衝擊電流I_P 之流通區域。如此，便可達到吸收大電流衝擊波的效果。

在選擇PN接合型半導體晶粒15的尺寸方面，通常參考須承受的電流量大小來做設計。依離子摻雜濃度及深度之半導體特性，Type-1規格的PN接合型半導體晶粒15擁有較低的跨入障礙進入半導體增益現象，換言之，在較低的電流密度與較短的時間內即可產生半導體增益現象，此特性表示其高電流流通區域面積相較於Type-2規格的PN接合型半導體晶粒15是較小的。而Type-2規格的PN接合型半導體晶粒15在較高電流密度以及較為延遲的時間下才會進入半導體增益現象，其所需之高電流流通區域面積較大。舉例來說，在受保護元件或半導體雷擊保護裝置100所需要通過的雷擊或突波之衝擊電流I_P 大於3KA的情況時，一個方型PN接合型半導體晶粒15的邊長通常需要5mm以上。越大的晶粒接觸面積，其擴散時間將會越長，進而能承受較大的電流量之衝擊。

如第8圖所示，具有二個以上PN接合型半導體晶粒15之半導體雷擊保護裝置100亦可以應用於降低半導體雷擊保護裝置100電容值。第8圖中，C為PN接合型半導體晶粒15之等效電容，藉由電容相串聯時電容值變小之特性，如第8圖上半部所示之串接複數個PN接合型半導體晶粒15與導電銅片16之組合，等同於如第8圖下半部所示之等效電路將複數個等效電容C串聯，其整體之組合電容值將變小。如此，使用者將能輕易組合出其應用所需的電容值。

如第2圖及第9圖所示之半導體雷擊保護裝置100之實施例，其係以凡立水做為塗覆層20，並以一次性固化粉末型環氧樹脂做為封膠體30，其中封膠體30並延伸分別包覆穿過塗覆層20及封膠體30之第一引線13及第二引線14之一部份。依此法製造之半導體雷擊保護裝置100，與傳統固體黑膠原料之封膠體30相比，因傳統固體黑膠製程需要使用合模機器進行塑封製程，一次性固化粉末型環氧樹脂擁有更方便的結構變動適應性而可適用於任何結構，也可避免因為合模及膠體凝固時所產生的推擠壓力而造成整體元件之損傷。

再如第10圖所示，為相同元件面積且使用10/1000us規格的大電流突波測試下，依照Type-1或Type-2規格製造之PN接合型半導體晶粒15的電壓-電流特性曲線。依離子摻雜濃度及深度之半導體特性，Type-1規格的PN接合型半導體晶粒15擁有較低的跨入障礙進入半導體增益現象，換言之，在較低的電流密度與較短的時間內即可產生半導體增益現象，如第10圖中之Type-1規格的PN接合型半導體晶粒15自S1區域即開始進入半導體增益現象。

亦如第10圖所示，Type-2規格的PN接合型半導體晶粒15在S2區域，也就是較高電流密度以及較為延遲的時間下才會開始進入半導體增益現象，也因此其所需之高電流流通區域面積較大。

請再一併參考第4B圖及第4C圖，控制離子摻雜(摻雜)濃度可以改變電漿e傳導速率與PN接合面152之穿透效率，進而有效改變發生半導體增益現象所需要的電流密度。符合Type-1規格的離子摻雜濃度，可以使相同元件面積之PN接合型半導體晶粒15在較低電流密度下，因為消散功率下降而增加流通電流密度，如此可以增加雷擊電流的流通量達到2倍以上，大大提升了Type-1規格PN接合型半導體晶粒15的突波保護能力與耐受持久性。

而對於3KA以上的8/20us雷擊波，依本發明實施例進行離子摻雜之Type-2規格的PN接合型半導體晶粒15則擁有優異的表現能力，能夠承受瞬間10000(安培/平方公分)以上的高電流密度。

如第10圖所示，Type-1規格PN接合型半導體晶粒15與Type-2規格PN接合型半導體晶粒15測試結果之不同，主要係因為依照10/1000us(Type-1)或8/20us(Type-2)規格製造的PN接合型半導體晶粒15所注重的電氣特性不同，8/20us(Type-2)注重於極短暫的時間內流通極大量的電流量，而10/1000us(Type-1)則注重於可以承受大電流量較長的時間。使用者可依不同需求，選擇應用本發明實施例所述之離子摻雜濃度及摻雜深度，來製作符合不同使用規格之半導體雷擊保護裝置100。

惟上述各實施例係用以說明本發明之特點，其目的在使熟習該技術者能瞭解本發明之內容並據以實施，而非限定本發明之專利範圍，故凡其他未脫離本發明所揭示之精神而完成之等效修飾或修改，仍應包含在以下所述之申請專利範圍中。