KR20180017919A - Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same - Google Patents

Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same Download PDF

Info

Publication number
KR20180017919A
KR20180017919A KR1020160102489A KR20160102489A KR20180017919A KR 20180017919 A KR20180017919 A KR 20180017919A KR 1020160102489 A KR1020160102489 A KR 1020160102489A KR 20160102489 A KR20160102489 A KR 20160102489A KR 20180017919 A KR20180017919 A KR 20180017919A
Authority
KR
South Korea
Prior art keywords
copper
layer
tie coat
coat layer
plating
Prior art date
Application number
KR1020160102489A
Other languages
Korean (ko)
Other versions
KR102502200B1 (en
Inventor
이만형
류한권
송병길
염정은
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020160102489A priority Critical patent/KR102502200B1/en
Priority to JP2017137054A priority patent/JP2018026546A/en
Priority to CN201710687127.9A priority patent/CN107734863B/en
Priority to TW106127278A priority patent/TWI645748B/en
Publication of KR20180017919A publication Critical patent/KR20180017919A/en
Application granted granted Critical
Publication of KR102502200B1 publication Critical patent/KR102502200B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/021Cleaning or etching treatments
    • C23C14/022Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/20Metallic material, boron or silicon on organic substrates
    • C23C14/205Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Laminated Bodies (AREA)

Abstract

Disclosed is a flexible copper-clad laminate capable of preventing open and/or short circuit by ensuring uniform chemical polishing, and a method for manufacturing the same. The flexible copper clad laminate of the present invention comprises a nonconductive polymer substrate, a tiecoat layer on the nonconductive polymer substrate, and a copper layer on the tiecoat layer. When performing the chemical polishing to reduce the thickness of the copper layer by 1 to 2 μm, the polished copper layer has surface roughness (Rz) of 0.1 to 0.15 μm and ND direction average grain of 2 μm or less.

Description

회로 단선/단락을 방지할 수 있는 연성동박적층필름 및 그 제조방법{Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same}TECHNICAL FIELD [0001] The present invention relates to a flexible copper clad laminated film capable of preventing circuit disconnection / short circuit, and a method of manufacturing the same.

본 발명은 연성동박적층필름 및 그 제조방법에 관한 것으로서, 더욱 구체적으로는, 회로의 단선 및/또는 단락을 방지할 수 있는 연성동박적층필름 및 그 제조방법에 관한 것이다.The present invention relates to a flexible copper-clad laminate film and a method of manufacturing the same, and more specifically, to a flexible copper-clad laminate film capable of preventing disconnection and / or short circuit of a circuit and a method of manufacturing the same.

노트북 컴퓨터, 휴대폰, PDA, 소형 비디오 카메라 및 전자수첩 등의 전자기기들이 점점 소형화 및 경량화됨에 따라 TAB(Tape Automated Bonding), COF(Chip On Film) 등에 적용될 수 있는 연성인쇄회로기판(Flexible Printed Circuit Board: FPCB)에 대한 수요가 증가하고 있다. 이에 따라, FPCB 제조에 이용되는 연성동박적층필름(Flexible Copper Clad Laminate: FCCL)에 대한 수요도 증가하고 있다. Electronic devices such as notebook computers, mobile phones, PDAs, compact video cameras, and electronic notebooks have become increasingly smaller and lighter, flexible printed circuit boards (TABs) that can be applied to TAB (Tape Automated Bonding) and COF : FPCB) is increasing. Accordingly, there is an increasing demand for flexible copper clad laminate (FCCL) used in FPCB manufacturing.

연성동박적층필름은 비전도성 고분자막과 구리층의 적층체로서 연성동박적층필름의 구리층을 선택적으로 제거하여 상기 비전도성 고분자막 상에 소정의 회로 패턴을 형성함으로써 연성인쇄회로기판이 얻어질 수 있다. A flexible printed circuit board can be obtained by selectively removing a copper layer of a flexible copper clad laminated film as a laminate of a nonconductive polymer film and a copper layer to form a predetermined circuit pattern on the nonconductive polymer film.

연성동박적층필름은, i) 동박을 제조한 후 코팅 또는 라미네이팅 공정을 통해 상기 동박 상에 비전도성 고분자막을 형성하거나, 또는 ii) 비전도성 고분자막 상에 구리를 증착함으로써 형성될 수 있다. 후자의 제조방법이 매우 얇은 두께의 구리층 형성을 가능하게 한다는 점에서 전자의 제조방법에 비해 유리하다.The flexible copper clad laminate film can be formed by: i) forming a nonconductive polymer film on the copper foil by i) producing a copper foil and then coating or laminating the film or ii) depositing copper on the nonconductive polymer film. The latter manufacturing method is advantageous over the former manufacturing method in that it enables formation of a very thin copper layer.

상기 연성동박적층필름을 이용하여 회로패턴을 형성하는 방법으로는 i) 상대적으로 두꺼운 두께의 초기 구리층을 형성한 후 회로 배선 외의 나머지 부분을 제거하는 서브트랙티브(subtractive) 방법과, ii) 상대적으로 얇은 두께의 초기 구리층을 형성한 후 회로 배선에 대응하는 영역상에 구리 도금(이하, '구리 패턴 도금')을 추가로 실시하는 세미-어디티브(semi-additive) 방법이 있다. The method for forming a circuit pattern using the flexible copper clad laminated film includes: i) a subtractive method for forming an initial copper layer having a relatively thick thickness and then removing the remaining portion from the circuit wiring; and ii) There is a semi-additive method in which an initial copper layer having a small thickness is formed by a copper plating process, and copper plating (hereinafter, referred to as "copper pattern plating") is further performed on a region corresponding to the circuit wiring.

더 좁은 피치(pitch)를 구현할 수 있다는 점에서 상기 세미-어디티브 방식이 상기 서브트랙티브 방식에 비해 선호되고 있다.The semi-specific method is preferred to the subtractive method in that a narrower pitch can be realized.

상기 세미-어디티브 방식에서는, 상기 비전도성 고분자막 상에 형성된 구리층의 두께를 감소시키는 화학적 연마공정이 수행될 필요가 있다.In the semi-custom method, a chemical polishing process for reducing the thickness of the copper layer formed on the nonconductive polymer membrane needs to be performed.

그러나, 상기 화학적 연마 공정을 수행할 때 연마 속도가 상기 구리층의 전체 표면에 걸쳐 균일하지 못하기 때문에, 상기 구리층의 일부 영역에서 구리층 표면에 요철들이 형성되는 문제가 야기된다. 구리층 표면 상에 형성된 요철들은 구리 패턴 도금의 불균일을 유발한다.However, since the polishing rate is not uniform over the entire surface of the copper layer when performing the chemical polishing process, there arises a problem that irregularities are formed on the copper layer surface in a part of the copper layer. The irregularities formed on the surface of the copper layer cause unevenness of the copper pattern plating.

이러한 구리 패턴 도금의 불균일로 인해, 회로 패턴 형성시 제거되어야 할 구리층 부분이 완전히 제거되지 않고 그 일부가 잔존하게 됨으로써 회로 단락이 야기되거나, 회로 패턴 형성시 잔존하여야 할 구리층 부분이 제거됨으로써 회로 단선이 야기된다.Due to the unevenness of the copper pattern plating, a portion of the copper layer to be removed in the formation of the circuit pattern is not completely removed, but a part thereof is left, thereby causing a circuit short circuit, or the portion of the copper layer, A disconnection occurs.

이러한 회로의 단락 또는 단선은, 연성인쇄회로기판(FPCB) 자체는 물론이고 그것이 적용되는 전자기기의 수율 및 신뢰성을 저하시킨다.The short circuit or disconnection of such a circuit lowers the yield and reliability of the flexible printed circuit board (FPCB) itself as well as the electronic equipment to which it is applied.

따라서, 본 발명은 위와 같은 관련 기술의 제한 및 단점들에 기인한 문제점들을 방지할 수 있는 연성동박적층필름 및 그 제조방법에 관한 것이다.Accordingly, the present invention is directed to a flexible copper-clad laminated film and a method of manufacturing the same, which can prevent problems due to limitations and disadvantages of the related art.

본 발명의 일 관점은, 균일한 화학적 연마를 담보함으로써 회로의 단선 및/또는 단락을 방지할 수 있는 연성동박적층필름을 제공하는 것이다.One aspect of the present invention is to provide a flexible copper clad laminated film capable of preventing disconnection and / or short circuit of a circuit by ensuring uniform chemical polishing.

본 발명의 다른 관점은, 균일한 화학적 연마를 담보함으로써 회로의 단선 및/또는 단락을 방지할 수 있는 연성동박적층필름의 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a method for producing a flexible copper clad laminated film capable of preventing disconnection and / or short circuit of a circuit by ensuring uniform chemical polishing.

위에서 언급된 본 발명의 관점들 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 설명되거나, 그러한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be set forth in the description which follows, or may be learned by those skilled in the art from the description.

위와 같은 본 발명의 일 관점에 따라, 제1 면 및 그 반대 편의 제2 면을 갖는 비전도성 고분자 기재(nonconductive polymer substrate); 상기 비전도성 고분자 기재의 상기 제1 면 상의 제1 타이코트층(tiecoat layer); 및 상기 제1 타이코트층 상의 제1 구리층(copper layer)을 포함하되, 상기 제1 구리층의 두께를 1 내지 2 ㎛ 감소시키는 화학적 연마를 수행할 경우, 상기 연마된 제1 구리층은 0.1 내지 0.15 ㎛의 표면조도(Rz) 및 2 ㎛ 이하의 ND(Normal Direction) 방향의 구리 결정립 평균크기를 갖게 되는 것을 특징으로 하는, 연성동박적층필름이 제공된다.According to one aspect of the present invention, there is provided a nonconductive polymer substrate having a first side and a second side opposite to the first side; A first tie coat layer on the first side of the nonconductive polymer substrate; And a first copper layer on the first tie coat layer, wherein when performing the chemical polishing to reduce the thickness of the first copper layer by 1 to 2 占 퐉, the polished first copper layer has a thickness of 0.1 (Rz) of 0.15 mu m and an average grain size of copper grains in an ND (Normal Direction) direction of 2 mu m or less.

본 발명의 다른 관점에 따라, 비전도성 고분자 기재를 준비하는 단계; 상기 비전도성 고분자 기재의 적어도 일 면 상에 타이코트층을 형성하는 단계; 스퍼터링 공정을 통해 상기 타이코트층 상에 구리 씨드층을 형성하는 단계; 및 상기 구리 씨드층 상에 구리 도금층을 형성하는 단계를 포함하되, 상기 타이코트층 및 상기 구리 씨드층이 형성되어 있는 상기 비전도성 고분자 기재를 다수의 도금조들을 순차적으로 통과시키는 단계적 전해도금(multistage electrolytic plating)을 통해 상기 구리 도금층이 형성되고, 상기 도금조들 각각에서 가해지는 전류밀도는 0.5 내지 3 ASD이고, 상기 도금조들에서 가해지는 전류밀도 중 최대전류밀도는 2.8 내지 3 ASD이며, 상기 도금조들 내의 전해액 온도는 34 내지 36 ℃로 유지되는 것을 특징으로 하는, 연성동박적층필름의 제조방법이 제공된다.According to another aspect of the present invention, there is provided a method of preparing a nonconductive polymer substrate, comprising: preparing a nonconductive polymer substrate; Forming a tie coat layer on at least one side of the nonconductive polymeric substrate; Forming a copper seed layer on the tie coat layer through a sputtering process; And forming a copper plating layer on the copper seed layer, wherein the tie coat layer and the copper seed layer are formed on the non-conductive polymer base material by sequentially passing through a plurality of plating tanks, wherein the current density applied to each of the plating baths is 0.5 to 3 ASD, and a maximum current density among the current densities applied to the plating baths is 2.8 to 3 ASD, Wherein the temperature of the electrolyte in the plating bath is maintained at 34 to 36 占 폚.

위와 같은 본 발명에 대한 일반적 서술은 본 발명을 예시하거나 설명하기 위한 것일 뿐으로서, 본 발명의 권리범위를 제한하지 않는다.The foregoing general description of the present invention is intended to be illustrative of or explaining the present invention, but does not limit the scope of the present invention.

본 발명에 의하면, 세미-어디티브 방식을 통해 연성인쇄회로기판을 제조함으로써 더 좁은 피치(pitch)의 회로 패턴을 구현할 수 있을 뿐만 아니라, 회로 단선 및/또는 단락으로 인한 제품 불량률을 최소화함으로써 제품의 생산성 및 신뢰성을 향상시킬 수 있다.According to the present invention, by fabricating a flexible printed circuit board through a semi-permanent method, not only a circuit pattern with a narrower pitch can be realized, but also a product defect rate due to circuit disconnection and / Productivity and reliability can be improved.

첨부된 도면은 본 발명의 이해를 돕고 본 명세서의 일부를 구성하기 위한 것으로서, 본 발명의 실시예들을 예시하며, 발명의 상세한 설명과 함께 본 발명의 원리들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 연성동박적층필름의 단면도이고,
도 2는 본 발명의 다른 실시예에 의한 연성동박적층필름의 단면도이고,
도 3 내지 도 6은 본 발명의 일 실시예에 따른 연성동박적층필름의 제조방법을 보여주는 단면도들이고,
도 7 내지 도 12는 본 발명의 일 실시예에 따른 연성인쇄회로기판의 제조방법을 보여주는 단면도들이며,
도 13a 및 13b는 실시예 1 및 비교예 1의 EBSD 측정 결과를 각각 보여주는 사진들이다.
BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are included to provide a further understanding of the invention and are incorporated in and constitute a part of this specification, illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention.
1 is a cross-sectional view of a flexible copper-clad laminate film according to an embodiment of the present invention,
2 is a cross-sectional view of a flexible copper clad laminated film according to another embodiment of the present invention,
FIGS. 3 to 6 are cross-sectional views illustrating a method of manufacturing a flexible copper clad laminated film according to an embodiment of the present invention,
FIGS. 7 to 12 are cross-sectional views illustrating a method of manufacturing a flexible printed circuit board according to an embodiment of the present invention,
13A and 13B are photographs showing the EBSD measurement results of Example 1 and Comparative Example 1, respectively.

이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 본 발명의 다양한 변경 및 변형이 가능하다는 점은 당업자에게 자명할 것이다. 따라서, 본 발명은 특허청구범위에 기재된 발명 및 그 균등물의 범위 내에 드는 변경 및 변형을 모두 포함한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, the present invention encompasses all changes and modifications that come within the scope of the invention as defined in the appended claims and equivalents thereof.

도 1은 본 발명의 일 실시예에 따른 연성동박적층필름의 단면도이다. 1 is a cross-sectional view of a flexible copper-clad laminate film according to an embodiment of the present invention.

도 1에 예시된 바와 같이, 본 발명의 연성동박적층필름(100)은 제1 면 및 그 반대 편의 제2 면을 갖는 비전도성 고분자 기재(nonconductive polymer substrate)(110), 상기 비전도성 고분자 기재(110)의 상기 제1 면 상의 제1 타이코트층(120), 및 상기 제1 타이코트층(120) 상의 제1 구리층(130)을 포함한다.1, the flexible copper-clad laminate film 100 of the present invention comprises a nonconductive polymer substrate 110 having a first side and a second side opposite to the first side, the nonconductive polymer substrate (not shown) A first tie coat layer 120 on the first side of the first tie coat layer 110 and a first copper layer 130 on the first tie coat layer 120.

상기 비전도성 고분자 기재(110)는 폴리이미드를 포함할 수 있으며, 롤투롤(roll-to-roll) 장비의 활용을 가능하게 하고 연성동박적층필름(100)에 연성을 부여하기 위하여 10 내지 40 ㎛의 두께를 가질 수 있다. The nonconductive polymer substrate 110 may include polyimide and may be formed to have a thickness of 10 to 40 탆 so as to enable the use of roll-to-roll equipment and to impart ductility to the flexible copper- . ≪ / RTI >

상기 제1 타이코트층(120)은 상이한 물질로 이루어진 비전도성 고분자 기재(110)와 제1 구리층(130) 사이의 접착력을 향상시키기 위하여 이들 사이에 개재된 것으로서, 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 나이오븀(Nb), 철(Fe) 또는 이들 중 2 이상의 혼합물을 포함할 수 있다.The first tie coat layer 120 is interposed between the first and second tie coat layers 120 and 130 to improve adhesion between the first and second copper layers 130 and 130. The first tie coat layer 120 may be formed of Ni, Cr), molybdenum (Mo), niobium (Nb), iron (Fe), or a mixture of two or more thereof.

본 발명의 일 실시예에 따르면, 상기 제1 타이코트층(120)은 니켈 합금이다. 예를 들어, 상기 제1 타이코트층(120)은 니켈 및 크롬을 포함할 수 있으며, 상기 제1 타이코트층(120) 내 상기 크롬의 함량은 5 내지 25 중량%일 수 있다. 크롬 함량이 상기 범위를 벗어나면 비전도성 고분자 기재(110)와 제1 구리층(130) 사이에 원하는 정도의 계면 접착력이 확보될 수 없다.According to one embodiment of the present invention, the first tie coat layer 120 is a nickel alloy. For example, the first tie coat layer 120 may include nickel and chromium, and the content of chromium in the first tie coat layer 120 may be 5 to 25 wt%. If the chromium content is out of the above range, a desired degree of interfacial adhesion between the nonconductive polymer substrate 110 and the first copper layer 130 can not be secured.

본 발명의 일 실시예에 의하면, 상기 제1 타이코트층(120)은 150 내지 300 Å의 두께를 갖는다. 상기 두께가 150 Å 미만이면 비전도성 고분자 기재(110)와 제1 구리층(130) 사이에 원하는 정도의 계면 접착력이 확보될 수 없고, 상기 두께가 300 Å을 초과하면 후속의 회로 패턴 형성시 식각되어야 할 부분이 식각되지 않고 잔존할 위험이 커지게 된다.According to one embodiment of the present invention, the first tie coat layer 120 has a thickness of 150 to 300 ANGSTROM. If the thickness is less than 150 angstroms, a desired degree of interfacial adhesion between the nonconductive polymer substrate 110 and the first copper layer 130 can not be secured. If the thickness exceeds 300 angstroms, The part to be etched is not etched but the risk of remaining is increased.

도 1에 예시된 바와 같이, 상기 제1 구리층(130)은, 상기 제1 타이코트층(120) 상의 제1 구리 씨드층(131) 및 상기 제1 구리 씨드층(131) 상의 제1 구리 도금층(132)을 포함할 수 있다. 1, the first copper layer 130 includes a first copper seed layer 131 on the first tie coat layer 120 and a first copper seed layer 131 on the first copper seed layer 131, And may include a plating layer 132.

상기 제1 구리 씨드층(131)은 스퍼터링 공정을 통해 500 내지 1,500 Å의 두께를 갖도록 형성될 수 있고, 상기 제1 구리 도금층(132)은 전해도금 공정을 통해 1.8 내지 2.4 ㎛의 두께를 갖도록 형성될 수 있다. 상기 제1 구리 씨드층(131)은 롤투롤 장비를 활용하여 전해도금 공정을 수행할 때 전기배선으로서 기능을 한다.The first copper seed layer 131 may be formed to have a thickness of 500 to 1,500 A through a sputtering process and the first copper plating layer 132 may be formed to have a thickness of 1.8 to 2.4 μm through an electrolytic plating process. . The first copper seed layer 131 functions as an electric wiring when performing the electrolytic plating process using the roll-to-roll equipment.

본 발명의 연성동박적층필름(100)은 상기 제1 구리층(130) 상의 보호층(미도시)을 더 포함할 수 있다. 상기 보호층은 상기 제1 구리층(130)의 산화 및 부식을 방지하기 위한 것으로서 유기물로 형성될 수 있다. The flexible copper-clad laminate film 100 of the present invention may further include a protective layer (not shown) on the first copper layer 130. The protective layer is for preventing oxidation and corrosion of the first copper layer 130 and may be formed of an organic material.

본 발명의 연성동박적층필름(100)은 세미-어디티브 방식에 의한 연성인쇄회로기판의 제조에 적용되기 위한 것이다. 세미-어디티브 방식에 의하면, 상기 제1 구리층(130) 중에서 회로 배선에 대응하는 영역들 상에만 전해 도금을 통해 구리 패턴층이 추가적으로 형성된다. 따라서, 이러한 추가 도금 공정을 수행하기 전에, 구리 패턴층이 형성되지 말아야 할 영역들 상에는 도금 방지를 위한 패턴, 예를 들어 감광성 패턴을 형성하는 공정이 요구된다.The flexible copper-clad laminate film (100) of the present invention is intended to be applied to the manufacture of a flexible printed circuit board by a semi-individual method. According to the semi-custom method, a copper pattern layer is additionally formed through electrolytic plating only on regions corresponding to the circuit wiring in the first copper layer 130. Therefore, before the additional plating process is performed, a process for forming a pattern for preventing plating, for example, a photosensitive pattern, is required on areas where the copper pattern layer should not be formed.

상기 감광성 패턴과 상기 제1 구리층(130) 사이의 접착력이 불충분하면, 상기 감광성 패턴이 전체적 또는 부분적으로 상기 제1 구리층(130)으로부터 박리될 위험이 있다. 상기 감광성 패턴과 상기 제1 구리층(130)의 박리는, 미세 회로 패턴 형성을 위한 상기 추가 도금 공정을 수행할 때 구리 패턴층이 원치 않는 곳에 형성되는 결과를 야기한다. If the adhesive force between the photosensitive pattern and the first copper layer 130 is insufficient, there is a danger that the photosensitive pattern may be wholly or partly peeled off from the first copper layer 130. The peeling of the photosensitive pattern and the first copper layer 130 results in the formation of a copper pattern layer at an undesired position when performing the additional plating process for forming a fine circuit pattern.

따라서, 상기 감광성 패턴과 상기 제1 구리층(130) 사이의 접착력을 향상시키기 위하여, 상기 감광성 패턴을 상기 제1 구리층(130) 상에 형성하기 전에 상기 제1 구리층(130)의 화학적 연마를 수행한다.Therefore, in order to improve the adhesion between the photosensitive pattern and the first copper layer 130, the first copper layer 130 may be chemically polished before the photosensitive pattern is formed on the first copper layer 130 .

전술한 바와 같이, 화학적 연마 공정을 수행할 때 연마 속도가 상기 제1 구리층(130)의 전체 표면에 걸쳐 균일하지 못하기 때문에, 제1 구리층(130)의 일부 영역에서 요철들이 형성되는 문제가 야기된다. 제1 구리층(130) 표면 상에 형성된 요철들은 구리 패턴층 형성을 위한 전해도금의 불균일을 유발한다. 이러한 전해도금의 불균일로 인해, 회로 패턴 형성시 제거되어야 할 구리층 부분이 완전히 제거되지 않고 그 일부가 잔존하게 됨으로써 회로 단락이 야기되거나, 회로 패턴 형성시 잔존하여야 할 구리층 부분이 제거됨으로써 회로 단선이 야기된다.As described above, since the polishing rate is not uniform over the entire surface of the first copper layer 130 when the chemical polishing process is performed, the problem that the irregularities are formed in some regions of the first copper layer 130 . The irregularities formed on the surface of the first copper layer 130 cause unevenness of electroplating for forming the copper pattern layer. Due to the unevenness of the electroplating, the portion of the copper layer to be removed in the formation of the circuit pattern is not completely removed, but a part of the copper layer remains, thereby causing a circuit short circuit, or the portion of the copper layer, ≪ / RTI >

따라서, 본 발명에 의하면, 상기 제1 구리층(130)의 두께를 1 내지 2 ㎛ 감소시키는 화학적 연마를 수행할 경우, 상기 연마된 제1 구리층(130)은 0.1 내지 0.15 ㎛의 표면조도(Rz) 및 2 ㎛ 이하의 ND(Normal Direction) 방향의 구리 결정립 평균크기를 갖게 된다. 즉, 제1 구리층(130)의 화학적 연마 후에 연마된 표면 상에 요철이 존재하지 않는다. 따라서, 본 발명의 연성동박적층필름(100)으로 연성회로기판을 제조할 경우 회로 단선 및/또는 단락으로 인한 불량을 현저히 감소시킬 수 있고, 그 결과, 제품의 생산성 및 신뢰성을 향상시킬 수 있다.Therefore, according to the present invention, when performing the chemical polishing to reduce the thickness of the first copper layer 130 by 1 to 2 占 퐉, the polished first copper layer 130 has a surface roughness of 0.1 to 0.15 占 퐉 Rz) and an average grain size of the copper grain in the ND (Normal Direction) direction of 2 탆 or less. That is, after chemical polishing of the first copper layer 130, there is no concavity and convexity on the polished surface. Therefore, when a flexible circuit board is manufactured from the flexible copper-clad laminate film 100 of the present invention, defects due to disconnection and / or short circuit can be remarkably reduced, and as a result, productivity and reliability of the product can be improved.

상기 제1 구리층(130)의 화학적 연마를 위하여 사용되는 구리 식각액은, 풍원화학社의 MFE-500(과산화수소 10중량%, 황산 23중량%, 물 67중량%) 원액을 20%로 희석함으로써 얻어지며, 상기 화학적 연마는 상온(room temperature)에 수행된다.The copper etching solution used for the chemical polishing of the first copper layer 130 was obtained by diluting a stock solution of MFE-500 (10 wt% of hydrogen peroxide, 23 wt% of sulfuric acid, 67 wt% of water) And the chemical polishing is performed at room temperature.

이하에서는, 도 2를 참조하여 본 발명의 다른 실시예에 따른 연성동박적층필름(100)을 설명한다.Hereinafter, a flexible copper clad laminated film 100 according to another embodiment of the present invention will be described with reference to FIG.

도 2에 예시된 바와 같이, 본 발명의 다른 실시예에 따른 연성동박적층필름(100)은 상기 비전도성 고분자 기재(110)의 상기 제2 면 상의 제2 타이코트층(120a)과 상기 제2 타이코트층(120a) 상의 제2 구리층(130a)을 더 포함한다.2, a flexible copper clad laminate film 100 according to another embodiment of the present invention includes a second tie coat layer 120a on the second surface of the nonconductive polymer substrate 110, And a second copper layer 130a on the tie coat layer 120a.

상기 제1 타이코트층(120)과 마찬가지로, 상기 제2 타이코트층(120a)도 니켈 및 크롬을 포함하되 상기 크롬의 함량은 5 내지 25 중량%일 수 있고, 150 내지 300 Å의 두께를 가질 수 있다.Like the first tie coat layer 120, the second tie coat layer 120a may also include nickel and chromium, the content of chromium may range from 5 to 25% by weight, .

상기 제2 구리층(130a)은 상기 제2 타이코트층(120a) 상의 제2 구리 씨드층(131a) 및 상기 제2 구리 씨드층(131a) 상의 제2 구리 도금층(132a)을 포함한다. 상기 제2 구리 씨드층(131a)은 스퍼터링 공정을 통해 500 내지 1,500 Å의 두께를 갖도록 형성될 수 있고, 상기 제2 구리 도금층(132a)은 전해도금 공정을 통해 1.8 내지 2.4 ㎛의 두께를 갖도록 형성될 수 있다. The second copper layer 130a includes a second copper seed layer 131a on the second tie coat layer 120a and a second copper plating layer 132a on the second copper seed layer 131a. The second copper seed layer 131a may be formed to have a thickness of 500 to 1,500 A through a sputtering process and the second copper plating layer 132a may be formed to have a thickness of 1.8 to 2.4 μm through an electrolytic plating process. .

상기 제1 구리층(130)과 마찬가지로, 상기 제2 구리층(130a)의 두께를 1 내지 2 ㎛ 감소시키는 화학적 연마를 수행할 경우, 연마된 제2 구리층(130a)도 0.1 내지 0.15 ㎛의 표면조도(Rz) 및 2 ㎛ 이하의 ND 방향의 구리 결정립 평균크기를 갖게 된다.When the second copper layer 130a is chemically polished to reduce the thickness of the second copper layer 130a by 1 to 2 占 퐉, the polished second copper layer 130a may have a thickness of 0.1 to 0.15 占 퐉 The surface roughness Rz and the average grain size of the copper grain in the ND direction of 2 占 퐉 or less.

이하에서는, 도 3 내지 도 6을 참조하여, 본 발명의 일 실시예에 따른 연성동박적층필름(100)의 제조방법을 구체적으로 설명한다.Hereinafter, a method of manufacturing the flexible copper clad laminated film 100 according to an embodiment of the present invention will be described in detail with reference to FIGS. 3 to 6. FIG.

먼저, 도 3에 예시된 바와 같이, 비전도성 고분자 기재(110)를 준비한다. First, as illustrated in FIG. 3, a nonconductive polymer substrate 110 is prepared.

상기 비전도성 고분자 기재(110)는 10 내지 40 ㎛의 두께를 가질 수 있고, 열경화성 수지(예를 들어, 페놀 수지, 페놀알데하이드 수지, 알릴 수지, 에폭시 수지 등), 폴리올레핀 수지(예를 들어, 폴리에틸렌 수지, 폴리프로필렌 수지 등), 폴리에스테르 수지(예를 들어, PET, PEN 등), 또는 폴리이미드 수지로 형성될 수 있다. The nonconductive polymer substrate 110 may have a thickness of 10 to 40 탆 and may include a thermosetting resin such as a phenol resin, a phenol aldehyde resin, an allyl resin, an epoxy resin, etc., a polyolefin resin such as polyethylene Resin, polypropylene resin, etc.), polyester resin (for example, PET, PEN or the like), or polyimide resin.

바람직하게는, 상기 비전도성 고분자 기재(110)는 폴리이미드 수지로 형성된다. 예를 들어, 폴리이미드 전구체인 폴리아믹산을 압출하여 필름을 만들고, 상기 폴리아믹산의 이미드화를 위하여 상기 필름을 열처리함으로써 폴리이미드를 포함하는 비전도성 고분자 기재(110)를 제조할 수 있다.Preferably, the nonconductive polymer substrate 110 is formed of a polyimide resin. For example, a polyimide precursor, polyamic acid, may be extruded to form a film, and the film may be heat-treated to imidize the polyamic acid, thereby producing a nonconductive polymer substrate 110 including polyimide.

상기 비전도성 고분자 기재(110)의 수분 및 잔류 가스를 제거하기 위한 건조단계가 진공 분위기에서 적외선(IR) 히터를 이용하여 50 내지 300 ℃에서 수행될 수 있다. 적외선(IR) 히터의 온도가 50℃ 미만이면 수분이 제대로 제거될 수 없고, 적외선(IR) 히터의 온도가 300℃를 초과하면 비전도성 고분자 기재(110)가 손상되어 품질 저하가 야기된다.The drying step for removing moisture and residual gas from the nonconductive polymer substrate 110 may be performed at 50 to 300 ° C using an infrared (IR) heater in a vacuum atmosphere. If the temperature of the infrared (IR) heater is less than 50 캜, moisture can not be properly removed. If the temperature of the infrared (IR) heater is more than 300 캜, the nonconductive polymer substrate 110 is damaged.

상기 건조단계 후에, 상기 비전도성 고분자 기재(110)의 표면 상에 있을 수도 있는 오염물질을 제거하고 표면 개질을 통해 후속 공정에서 형성될 타이코트층(120)과의 접착력을 향상시키기 위하여, 상기 비전도성 고분자 기재(110)는 플라즈마로 처리될 수 있다.After the drying step, in order to remove contaminants that may be on the surface of the nonconductive polymeric substrate 110 and to improve adhesion with the tie coat layer 120 to be formed in a subsequent process through surface modification, The conductive polymer substrate 110 may be treated with a plasma.

이어서, 도 4에 예시된 바와 같이, 상기 비전도성 고분자 기재(110)의 적어도 일 면 상에 타이코트층(120)을 형성한다. Next, as illustrated in FIG. 4, a tie coat layer 120 is formed on at least one side of the nonconductive polymer substrate 110.

상기 타이코트층(120)은 DC 스퍼터링 장치를 이용한 스퍼터링 공정을 통해 150 내지 300 Å의 두께를 갖도록 형성될 수 있다. 상기 타이코트층(120)의 두께가 150 Å 미만인 경우에는 상기 비전도성 고분자 기재(110)와 후속 공정에서 형성될 구리층(130) 사이의 접착력이 불충분하게 된다. 반면, 상기 타이코트층(120)의 두께가 300 Å을 초과할 경우에는, 회로 패턴 형성을 위한 에칭 공정이 수행될 때, 제거되어야 할 타이코트층(120)의 일부가 잔존하게 되어 회로의 단락이 유발될 위험이 높아진다.The tie coat layer 120 may be formed to have a thickness of 150 to 300 ANGSTROM through a sputtering process using a DC sputtering apparatus. When the thickness of the tie coat layer 120 is less than 150 ANGSTROM, the adhesion between the non-conductive polymer substrate 110 and the copper layer 130 to be formed in the subsequent process becomes insufficient. On the other hand, when the thickness of the tie coat layer 120 exceeds 300 ANGSTROM, a part of the tie coat layer 120 to be removed remains when an etching process for forming a circuit pattern is performed, Which increases the risk of triggering.

전술한 바와 같이, 상기 타이코트층(120)은 상기 비전도성 고분자 기재(110)와 후속 공정에서 형성될 구리층(130)의 접착력을 높이기 위한 것으로서, 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 나이오븀(Nb), 철(Fe) 또는 이들 중 2 이상의 혼합물을 포함할 수 있다.As described above, the tie coat layer 120 is formed to increase the adhesion of the non-conductive polymer substrate 110 and the copper layer 130 to be formed in a subsequent process. Examples of the tie coat layer 120 include nickel (Ni), chrome (Cr) (Mo), niobium (Nb), iron (Fe), or a mixture of two or more thereof.

본 발명의 일 실시예에 따르면, 상기 타이코트층(120)은 니켈 합금이다. 예를 들어, 상기 타이코트층(120)은 니켈 및 크롬을 포함할 수 있으며, 상기 타이코트층(120) 내 상기 크롬의 함량은 5 내지 25 중량%일 수 있다.According to one embodiment of the present invention, the tie coat layer 120 is a nickel alloy. For example, the tie coat layer 120 may include nickel and chromium, and the content of chromium in the tie coat layer 120 may be 5 to 25% by weight.

상기 스퍼터링 장치의 전력 조절을 통해 상기 타이코트층(120)의 밀도가 조절될 수 있으며, 챔버의 진공도를 조절함으로써 타이코트층(120)의 산소 함량이 조절될 수 있다.The density of the tie coat layer 120 can be adjusted by adjusting the power of the sputtering apparatus and the oxygen content of the tie coat layer 120 can be adjusted by adjusting the degree of vacuum of the chamber.

이어서, 상기 타이코트층(120) 상에 구리층(130)을 형성한다. 상기 구리층(130) 형성 단계는, 도 5에 예시된 바와 같이 상기 타이코트층(120) 상에 구리 씨드층(131)을 형성하는 단계 및 도 6에 예시된 바와 같이 상기 구리 씨드층(131) 상에 구리 도금층(132)을 형성하는 단계를 포함한다.Next, a copper layer 130 is formed on the tie coat layer 120. The step of forming the copper layer 130 may include forming a copper seed layer 131 on the tie coat layer 120 as illustrated in FIG. 5 and forming the copper seed layer 131 And a copper plating layer 132 formed on the copper plating layer 132. [

상기 구리 씨드층(131)은 DC 스퍼터링 장치를 이용한 스퍼터링 공정을 통해 500 내지 1,500 Å의 두께를 갖도록 형성될 수 있고, 상기 구리 도금층(132)은 전해도금 공정을 통해 1.8 내지 2.4 ㎛의 두께를 갖도록 형성될 수 있다.The copper seed layer 131 may be formed to have a thickness of 500 to 1,500 A through a sputtering process using a DC sputtering apparatus and the copper plating layer 132 may be formed to have a thickness of 1.8 to 2.4 μm through an electrolytic plating process. .

이하에서는, 상기 구리 도금층(132) 형성을 위한 본 발명의 전해도금 공정을 더욱 구체적으로 설명한다.Hereinafter, the electrolytic plating process of the present invention for forming the copper plating layer 132 will be described in more detail.

상기 타이코트층(120) 및 상기 구리 씨드층(131)이 형성되어 있는 상기 비전도성 고분자 기재(110)가 30 내지 40 g/L의 구리, 170 내지 180 g/L의 황산, 및 45 내지 55 ppm의 Cl을 포함하는 전해액이 담겨져 있는 10 내지 20 개의 도금조들을 순차적으로 통과함으로써 본 발명의 단계적 전해도금(multistage electrolytic plating)이 수행된다.Wherein the tie coat layer 120 and the non-conductive polymer substrate 110 on which the copper seed layer 131 is formed contain 30 to 40 g / L of copper, 170 to 180 g / L of sulfuric acid, and 45 to 55 the multistage electrolytic plating of the present invention is performed by sequentially passing through 10 to 20 plating tanks in which an electrolyte solution containing Cl of ppm is contained.

상기 구리층(130)의 화학적 연마 후 요철 발생을 방지하기 위하여, 상기 도금조들 각각에서 가해지는 전류밀도는 0.5 내지 3 ASD이고, 상기 도금조들에서 가해지는 전류밀도 중 최대전류밀도는 2.8 내지 3 ASD이다. The current density applied to each of the plating baths is 0.5 to 3 ASD, and the maximum current density among the current densities applied to the plating baths is 2.8 - 3 ASD.

본 발명의 일 실시예에 의하면, 상기 단계적 전해도금을 수행할 때 실시되는 순서에 따라 각 단계별로 전류밀도를 증가시킬 수 있다.According to an embodiment of the present invention, the current density can be increased for each step according to the order in which the stepwise electroplating is performed.

본 발명에 의하면, 상기 구리층(130)의 화학적 연마 후 요철 발생을 방지하기 위하여, 상기 도금조들 내의 전해액 온도는 34 내지 36 ℃로 유지된다.According to the present invention, the temperature of the electrolytic solution in the plating baths is maintained at 34 to 36 ° C in order to prevent the occurrence of irregularities in the copper layer 130 after chemical polishing.

이와 같은 본 발명의 단계적 전해도금을 통해, 화학적 연마시 에칭 속도의 불균일을 최대한 억제할 수 있는 구리층(130)이 제조될 수 있다. 또한, 상기 구리층(130)의 두께를 1 내지 2 ㎛ 감소시키는 화학적 연마를 수행할 경우, 상기 연마된 구리층(130)은 0.1 내지 0.15 ㎛의 표면조도(Rz) 및 2 ㎛ 이하의 ND 방향의 구리 결정립 평균크기를 갖게 된다. 즉, 구리층(130)의 화학적 연마 후에 연마된 표면 상에 요철이 존재하지 않는다. 따라서, 위와 같이 제조된 본 발명의 연성동박적층필름(100)으로 연성회로기판을 제조할 경우 회로 단선 및/또는 단락으로 인한 불량을 현저히 감소시킬 수 있고, 그 결과, 제품의 생산성 및 신뢰성을 향상시킬 수 있다.Through the step-wise electrolytic plating of the present invention, the copper layer 130 can be manufactured which can suppress the unevenness of the etching rate at the time of chemical polishing as much as possible. When the copper layer 130 is chemically polished to reduce the thickness of the copper layer 130 by 1 to 2 占 퐉, the polished copper layer 130 may have a surface roughness Rz of 0.1 to 0.15 占 퐉 and an ND direction of 2 占 퐉 or less Of the average grain size of the copper grains. That is, after the chemical polishing of the copper layer 130, there is no concavity and convexity on the polished surface. Therefore, when a flexible circuit board is manufactured using the flexible copper-clad laminate film 100 of the present invention manufactured as described above, it is possible to significantly reduce defects due to disconnection and / or short circuiting of the circuit, and as a result, .

이하에서는, 도 7 내지 도 12를 참조하여, 본 발명의 일 실시예에 따른 연성인쇄회로기판의 제조방법을 구체적으로 설명한다.Hereinafter, a method of manufacturing a flexible printed circuit board according to an embodiment of the present invention will be described in detail with reference to FIGS. 7 to 12. FIG.

먼저, 상술한 바와 같이 제조된 본 발명의 연성동박적층필름(100)을 준비한다. First, the flexible copper clad laminated film 100 of the present invention manufactured as described above is prepared.

이어서, 도 8에 예시된 바와 같이, 상기 구리층(130)[더욱 정확하게는, 상기 구리 도금층(132)]을 구리 식각액을 이용하여 화학적으로 연마함으로써 상기 구리층(130)의 두께를 1 내지 2 ㎛만큼 감소시킨다. 8, the copper layer 130 (more precisely, the copper plating layer 132) is chemically polished by using a copper etching solution so that the thickness of the copper layer 130 is 1 to 2 Mu m.

본 발명의 일 실시예에 의하면, 상기 구리 도금층(132)의 화학적 연마는 구리 식각액을 분사함으로써 수행되되, 0.03 내지 0.04 ㎛/sec의 식각 속도로 25 내지 30 초 동안 수행될 수 있다.According to one embodiment of the present invention, the chemical polishing of the copper plated layer 132 is performed by spraying a copper etchant, and may be performed at an etching rate of 0.03 to 0.04 μm / sec for 25 to 30 seconds.

연마된 구리층(130')은 0.5 내지 1.5 ㎛의 두께를 가질 수 있다. 연마된 구리층(130')의 두께가 0.5㎛ 미만이면 에칭 불균일로 인해 연마된 표면 상에 요철이 형성될 위험이 있다.The polished copper layer 130 ' may have a thickness of 0.5 to 1.5 [mu] m. If the thickness of the polished copper layer 130 'is less than 0.5 탆, there is a risk that irregularities are formed on the polished surface due to etching unevenness.

이어서, 도 9에 예시된 바와 같이, 연마된 구리층(130') 상에 감광성 패턴(10)을 형성한다. 상기 감광성 패턴(10)은 통상의 포토리소그래피 공정을 통해 수행될 수 있다. 상기 연마된 구리층(130')은 상기 감광성 패턴(10)으로 커버된 제1 부분과 상기 감광성 패턴(10)으로 커버되지 않은 제2 부분을 포함하게 된다.Next, as illustrated in FIG. 9, a photosensitive pattern 10 is formed on the polished copper layer 130 '. The photosensitive pattern 10 may be performed through a conventional photolithography process. The polished copper layer 130 'will include a first portion covered with the photosensitive pattern 10 and a second portion not covered with the photosensitive pattern 10.

이어서, 상기 감광성 패턴을 이용하여 회로 패턴을 형성한다. 이하에서는, 본 발명의 일 실시예에 따른 회로 패턴 형성 방법을 설명한다.Subsequently, a circuit pattern is formed using the photosensitive pattern. Hereinafter, a circuit pattern forming method according to an embodiment of the present invention will be described.

먼저, 도 10에 예시된 바와 같이, 전해도금을 실시함으로써 상기 감광성 패턴(10)으로 커버되지 않은 상기 연마된 구리층(130')의 제2 부분의 표면 상에 8 내지 12㎛의 두께를 갖는 구리 패턴층(140)을 형성한다.First, as illustrated in FIG. 10, by performing electrolytic plating, a copper layer having a thickness of 8 to 12 占 퐉 is formed on the surface of the second portion of the polished copper layer 130 'that is not covered with the photosensitive pattern 10 A copper pattern layer 140 is formed.

이어서, 도 11에 예시된 바와 같이, 통상의 에싱(ashing) 공정을 통해 감광성 패턴(10)을 제거한다.Then, as illustrated in Fig. 11, the photosensitive pattern 10 is removed through a normal ashing process.

이어서, 도 12에 예시된 바와 같이, 상기 감광성 패턴(10)으로 커버되었었던 상기 연마된 구리층(130')의 제1 부분 및 그에 대응하는 타이코트층(120) 부분을 선택적으로 제거함으로써 회로 패턴을 완성한다.Then, as illustrated in FIG. 12, by selectively removing the first portion of the polished copper layer 130 ' and the corresponding tie coat layer 120 portion that had been covered with the photosensitive pattern 10, Complete the pattern.

이하에서는, 실시예들 및 비교예들을 통해 본 발명을 구체적으로 설명한다. 다만, 하기의 실시예들은 본 발명의 이해를 돕기 위한 것일 뿐으로, 본 발명의 권리범위가 이들 실시예들로 제한되지 않는다.Hereinafter, the present invention will be described in detail with reference to examples and comparative examples. It is to be understood, however, that the present invention is not limited to the following embodiments, but the scope of the present invention is not limited to these embodiments.

실시예 1 내지 6 및 비교예 1 내지 12Examples 1 to 6 and Comparative Examples 1 to 12

폴리이미드 필름을 적외선(IR) 히터로 건조시킨 후 플라즈마 표면 처리를 수행하였다. 이어서, 스퍼터링 공정을 통해 200Å 두께의 NiCr 타이코트층을 형성하였다. 이어서, 스퍼터링 공정을 통해 700Å 두께의 구리 씨드층을 형성하였다. 이어서, 아래 표 1의 상이한 조건들 하에서 전해도금을 실시하여 2㎛ 두께의 구리 도금층을 형성함으로써, 실시예 1 내지 6 및 비교예 1 내지 12의 연성동박적층필름들을 완성하였다. The polyimide film was dried with an infrared (IR) heater and then subjected to a plasma surface treatment. Then, a 200 Å thick NiCr tie coat layer was formed through a sputtering process. Then, a 700 Å thick copper seed layer was formed through a sputtering process. Subsequently, the flexible copper-clad laminated films of Examples 1 to 6 and Comparative Examples 1 to 12 were completed by electrolytic plating under different conditions shown in Table 1 below to form a copper plating layer having a thickness of 2 탆.

표 1에서 최대 전류 밀도는 도금조들에서 각각 가해지는 전류밀도 값들 중 최대값을 의미한다.The maximum current density in Table 1 means the maximum of the current density values applied to the plating baths, respectively.

도금 조건Plating condition 구리
(g/L)
Copper
(g / L)
황산
(g/L)
Sulfuric acid
(g / L)
Cl
(ppm)
Cl
(ppm)
도금온도
(℃)
Plating temperature
(° C)
최대 전류 밀도
(ASD)
Maximum current density
(ASD)
실시예 1Example 1 3535 175175 5050 3434 2.82.8 실시예 2Example 2 3535 175175 5050 3636 2.82.8 실시예 3Example 3 3535 175175 5050 3434 2.92.9 실시예 4Example 4 3535 175175 5050 3636 2.92.9 실시예 5Example 5 3535 175175 5050 3434 33 실시예 6Example 6 3535 175175 5050 3636 33 비교예 1Comparative Example 1 3535 175175 5050 3030 2.42.4 비교예 2Comparative Example 2 3535 175175 5050 3232 2.62.6 비교예 3Comparative Example 3 3535 175175 5050 3030 2.82.8 비교예 4Comparative Example 4 3535 175175 5050 3232 33 비교예 5Comparative Example 5 3535 175175 5050 3030 3.23.2 비교예 6Comparative Example 6 3535 175175 5050 3232 3.43.4 비교예 7Comparative Example 7 3535 175175 5050 3838 2.42.4 비교예 8Comparative Example 8 3535 175175 5050 4040 2.62.6 비교예 9Comparative Example 9 3535 175175 5050 3838 2.82.8 비교예 10Comparative Example 10 3535 175175 5050 4040 33 비교예 11Comparative Example 11 3535 175175 5050 3838 3.23.2 비교예 12Comparative Example 12 3535 175175 5050 4040 3.43.4

위 실시예들 및 비교예들에 의해 제조된 연성동박적층필름들에 구리 식각액(풍원화학社의 MFE-500, 20% 희석)을 분사하는 화학적 연마를 수행하여 구리층의 최종 두께(즉, 구리 씨드층의 두께 + 구리 도금층의 두께)가 0.8㎛가 되도록 한 후, 상기 구리층의 연마된 표면의 표면조도(Rz), ND 방향의 구리 결정립 평균크기, 및 요철 발생 여부를 각각 측정 또는 관찰하였고, 그 결과를 아래의 표 2에 나타내었다.Chemical polishing was carried out by spraying a copper etching solution (MFE-500, 20% dilution by Poongwon Chemical) on the flexible copper clad laminated films produced by the above examples and comparative examples to obtain the final thickness of the copper layer The surface roughness Rz of the polished surface of the copper layer, the average grain size of the copper grains in the ND direction, and the irregularities were measured or observed, respectively, after the thickness of the seed layer + the thickness of the copper plating layer) , And the results are shown in Table 2 below.

* 표면도조(Rz)* Surface roughness (Rz)

AFM(Atomic Force Microscope)를 이용하여 표준 규격 JIS B0601:1994에 따라 접촉식 평가(측정 면적: 10㎛×10㎛)를 수행하였다.The contact type evaluation (measurement area: 10 μm × 10 μm) was performed using an AFM (Atomic Force Microscope) according to the standard JIS B0601: 1994.

* ND 방향의 구리 결정립 평균크기* Average size of copper grain in the ND direction

EBSD(Electron backscatter diffraction) 장비를 이용하여 ND 방향의 구리 결정립 평균크기를 측정하였는데, ND 방향의 시야 사방은 300㎛이었고, 스텝 사이즈는 0.5㎛이었으며, 분석면적은 25㎛×25㎛이었다. 해석(산출)용 소프트웨어로는 TSL社의 OIMTM이 사용되었다. 도 13a 및 13b는 실시예 1 및 비교예 1의 EBSD 측정 결과를 각각 보여주는 그래프 및 사진들이다.The average grain size of the copper grains in the ND direction was measured using an EBSD (Electron Backscatter Diffraction) equipment. The viewing angle in the ND direction was 300 μm, the step size was 0.5 μm, and the analysis area was 25 μm × 25 μm. TSIM's OIM TM was used as software for analysis. 13A and 13B are graphs and photographs showing the results of EBSD measurement of Example 1 and Comparative Example 1, respectively.

* 요철 발생 여부* Whether irregularities occur

FIB(Focused Ion Beam) 장비를 이용(가속전압: 30kV, 배율: 2000배)하여 얻어진 단면 형상을 관찰하였고, Cu 입자의 불균일 잔류로 인한 돌기가 존재하면 요철이 발생한 것으로 간주하였다.The sectional shape obtained by using a FIB (accelerated voltage: 30 kV, magnification: 2000 times) was observed and it was regarded that irregularities occurred when protrusions due to uneven residuals of Cu particles existed.

화학연마 후 결과Results after chemical polishing 연마 후 구리층 두께
(㎛)
Copper layer thickness after polishing
(탆)
표면조도
(㎛)
Surface roughness
(탆)
구리 결정립 평균크기
(㎛)
Average grain size of copper
(탆)
요철 발생 여부Whether unevenness occurs
실시예 1Example 1 0.80.8 0.150.15 1.81.8 ×× 실시예 2Example 2 0.80.8 0.130.13 1.61.6 ×× 실시예 3Example 3 0.80.8 0.120.12 1.71.7 ×× 실시예 4Example 4 0.80.8 0.130.13 1.51.5 ×× 실시예 5Example 5 0.80.8 0.140.14 1.21.2 ×× 실시예 6Example 6 0.80.8 0.140.14 1.91.9 ×× 비교예 1Comparative Example 1 0.80.8 0.270.27 3.23.2 비교예 2Comparative Example 2 0.80.8 0.280.28 3.43.4 비교예 3Comparative Example 3 0.80.8 0.280.28 2.62.6 비교예 4Comparative Example 4 0.80.8 0.270.27 2.42.4 비교예 5Comparative Example 5 0.80.8 0.260.26 2.32.3 비교예 6Comparative Example 6 0.80.8 0.250.25 3.33.3 비교예 7Comparative Example 7 0.80.8 0.210.21 1.81.8 비교예 8Comparative Example 8 0.80.8 0.220.22 2.82.8 비교예 9Comparative Example 9 0.80.8 0.20.2 2.32.3 비교예 10Comparative Example 10 0.80.8 0.230.23 2.42.4 비교예 11Comparative Example 11 0.80.8 0.220.22 2.72.7 비교예 12Comparative Example 12 0.80.8 0.20.2 1.91.9

표 2로부터 알 수 있는 바와 같이, 구리 도금층 형성을 위한 전해도금을 수행할 때, 최대전류밀도가 2.8 내지 3 ASD를 벗어나고 도금온도(즉, 전해액의 온도)가 34 내지 36 ℃를 벗어나는 경우(비교예 1, 2, 5-8, 12)는 물론이고, 최대전류밀도가 2.8 내지 3 ASD라고 하더라도 도금온도(즉, 전해액의 온도)가 34 내지 36 ℃를 벗어날 경우(비교예 3, 4, 9, 10)에도, 구리층의 표면조도(Rz)가 0. 15 ㎛를 초과하였다. 또한, 비교예 1-6 및 8-11의 경우에는, ND 방향의 구리 결정립 평균크기가 2 ㎛를 초과하였다. 결과적으로, 모든 비교예들에서 화학적 연마 후 요철이 발생하였다.As can be seen from Table 2, when the maximum current density is out of 2.8 to 3 ASD and the plating temperature (that is, the temperature of the electrolytic solution) is out of 34 to 36 占 폚 when performing electrolytic plating for forming the copper plating layer 4, and 9 (for example, when the plating temperature (i.e., the temperature of the electrolytic solution) is out of the range of 34 to 36 占 폚 even when the maximum current density is 2.8 to 3 ASD as well as in Examples 1, 2, , 10), the surface roughness Rz of the copper layer exceeded 0.15 mu m. Further, in the case of Comparative Examples 1-6 and 8-11, the average size of the copper grain in the ND direction exceeded 2 탆. As a result, unevenness occurred after chemical polishing in all comparative examples.

100: 연성동박적층필름 110: 비전도성 고분자 기재
120: 타이코트층 130: 구리층
131: 구리 씨드층 132: 구리 도금층
140: 구리 패턴층
100: flexible copper foil laminated film 110: nonconductive polymer substrate
120: tie coat layer 130: copper layer
131: copper seed layer 132: copper plating layer
140: Copper pattern layer

Claims (10)

제1 면 및 그 반대 편의 제2 면을 갖는 비전도성 고분자 기재(nonconductive polymer substrate);
상기 비전도성 고분자 기재의 상기 제1 면 상의 제1 타이코트층(tiecoat layer); 및
상기 제1 타이코트층 상의 제1 구리층(copper layer)을 포함하되,
상기 제1 구리층의 두께를 1 내지 2 ㎛ 감소시키는 화학적 연마를 수행할 경우, 상기 연마된 제1 구리층은 0.1 내지 0.15 ㎛의 표면조도(Rz) 및 2 ㎛ 이하의 ND(Normal Direction) 방향의 구리 결정립 평균크기를 갖게 되는 것을 특징으로 하는,
연성동박적층필름.
A nonconductive polymer substrate having a first side and a second side opposite thereto;
A first tie coat layer on the first side of the nonconductive polymer substrate; And
A first copper layer on the first tie coat layer,
When performing the chemical polishing to reduce the thickness of the first copper layer by 1 to 2 占 퐉, the polished first copper layer has a surface roughness (Rz) of 0.1 to 0.15 占 퐉 and an ND (Normal Direction) direction of 2 占 퐉 or less Of copper grains. ≪ RTI ID = 0.0 >
Flexible copper foil laminated film.
제1항에 있어서,
상기 비전도성 고분자 기재는 폴리이미드를 포함하고 10 내지 40 ㎛의 두께를 갖는 것을 특징으로 하는,
연성동박적층필름.
The method according to claim 1,
Characterized in that the nonconductive polymer substrate comprises polyimide and has a thickness of 10 to 40 [mu] m.
Flexible copper foil laminated film.
제1항에 있어서,
상기 제1 타이코트층은 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 나이오븀(Nb), 철(Fe) 또는 이들 중 2 이상의 혼합물을 포함하고 150 내지 300 Å의 두께를 갖는 것을 특징으로 하는,
연성동박적층필름.
The method according to claim 1,
Wherein the first tie coat layer comprises a material selected from the group consisting of Ni, Cr, Mo, Nb, Fe or a mixture of two or more thereof and having a thickness of 150 to 300 angstroms Features,
Flexible copper foil laminated film.
제3항에 있어서,
상기 제1 타이코트층은 니켈 및 크롬을 포함하고,
상기 제1 타이코트층 내 상기 크롬의 함량은 5 내지 25 중량%인 것을 특징으로 하는,
연성동박적층필름.
The method of claim 3,
Wherein the first tie coat layer comprises nickel and chromium,
And the content of chromium in the first tie coat layer is 5 to 25 wt%.
Flexible copper foil laminated film.
제1항에 있어서,
상기 제1 구리층은,
상기 제1 타이코트층 상의 제1 구리 씨드층; 및
상기 제1 구리 씨드층 상의 제1 구리 도금층을 포함하며,
상기 제1 구리 씨드층은 500 내지 1,500 Å의 두께를 갖고,
상기 제1 구리 도금층은 1.8 내지 2.4 ㎛의 두께를 갖는,
연성동박적층필름.
The method according to claim 1,
Wherein the first copper layer comprises:
A first copper seed layer on said first tie coat layer; And
A first copper plating layer on the first copper seed layer,
Wherein the first copper seed layer has a thickness of 500 to 1,500 A,
Wherein the first copper plating layer has a thickness of 1.8 to 2.4 占 퐉,
Flexible copper foil laminated film.
제1항에 있어서,
상기 비전도성 고분자 기재의 상기 제2 면 상의 제2 타이코트층; 및
상기 제2 타이코트층 상의 제2 구리층을 더 포함하되,
상기 제2 구리층의 두께를 1 내지 2 ㎛ 감소시키는 화학적 연마를 수행할 경우, 상기 연마된 제2 구리층은 0.1 내지 0.15 ㎛의 표면조도(Rz) 및 2 ㎛ 이하의 ND 방향의 구리 결정립 평균크기를 갖게 되는,
연성동박적층필름.
The method according to claim 1,
A second tie coat layer on the second side of the nonconductive polymeric substrate; And
Further comprising a second copper layer on the second tie coat layer,
Wherein the polished second copper layer has a surface roughness (Rz) of 0.1 to 0.15 mu m and an average copper grain average in the ND direction of 2 mu m or less when performing the chemical polishing to reduce the thickness of the second copper layer by 1 to 2 mu m Having a size,
Flexible copper foil laminated film.
비전도성 고분자 기재를 준비하는 단계;
상기 비전도성 고분자 기재의 적어도 일 면 상에 타이코트층을 형성하는 단계;
스퍼터링 공정을 통해 상기 타이코트층 상에 구리 씨드층을 형성하는 단계; 및
상기 구리 씨드층 상에 구리 도금층을 형성하는 단계를 포함하되,
상기 타이코트층 및 상기 구리 씨드층이 형성되어 있는 상기 비전도성 고분자 기재를 다수의 도금조들을 순차적으로 통과시키는 단계적 전해도금(multistage electrolytic plating)을 통해 상기 구리 도금층이 형성되고,
상기 도금조들 각각에서 가해지는 전류밀도는 0.5 내지 3 ASD이고,
상기 도금조들에서 가해지는 전류밀도 중 최대전류밀도는 2.8 내지 3 ASD이며,
상기 도금조들 내의 전해액 온도는 34 내지 36 ℃로 유지되는 것을 특징으로 하는,
연성동박적층필름의 제조방법.
Preparing a nonconductive polymer substrate;
Forming a tie coat layer on at least one side of the nonconductive polymeric substrate;
Forming a copper seed layer on the tie coat layer through a sputtering process; And
And forming a copper plating layer on the copper seed layer,
The copper plating layer is formed through a multistage electrolytic plating process in which the tie coat layer and the copper seed layer are formed on the nonconductive polymer substrate sequentially through a plurality of plating tanks,
The current density applied to each of the plating baths is 0.5 to 3 ASD,
The maximum current density among the current densities applied in the plating baths is 2.8 to 3 ASD,
Wherein the temperature of the electrolyte in the plating baths is maintained at 34 to < RTI ID = 0.0 > 36 C. <
A method for producing a flexible copper foil laminated film.
제7항에 있어서,
상기 제조방법은, 상기 타이코트층을 형성하기 전에,
상기 비전도성 고분자 기재로부터 수분 및 잔류가스를 제거하는 단계; 및
이어서, 상기 비전도성 고분자 기재의 적어도 일 면을 플라즈마로 처리하는 단계를 더 포함하고,
상기 타이코트층은 스퍼터링 공정을 통해 형성되며, 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 나이오븀(Nb), 철(Fe) 또는 이들 중 2 이상의 혼합물을 포함하고, 150 내지 300 Å의 두께를 갖는 것을 특징으로 하는,
연성동박적층필름의 제조방법.
8. The method of claim 7,
The method may further include, before forming the tie coat layer,
Removing water and residual gas from the nonconductive polymer substrate; And
Next, the method further comprises treating at least one surface of the nonconductive polymer substrate with a plasma,
The tie coat layer is formed through a sputtering process and includes nickel (Ni), chromium (Cr), molybdenum (Mo), niobium (Nb), iron (Fe) A < / RTI >
A method for producing a flexible copper foil laminated film.
제8항에 있어서,
상기 타이코트층은 니켈 및 크롬을 포함하고,
상기 타이코트층 내 상기 크롬의 함량은 5 내지 25 중량%인 것을 특징으로 하는,
연성동박적층필름의 제조방법.
9. The method of claim 8,
Wherein the tie coat layer comprises nickel and chromium,
Wherein the content of chromium in the tie coat layer is 5 to 25% by weight.
A method for producing a flexible copper foil laminated film.
제7항에 있어서,
상기 단계적 전해도금을 수행할 때 실시되는 순서에 따라 각 단계별로 전류밀도가 증가하고,
상기 도금조들 내의 전해액 각각은 30 내지 40 g/L의 구리, 170 내지 180 g/L의 황산, 및 45 내지 55 ppm의 Cl을 포함하는 것을 특징으로 하는,
연성동박적층필름의 제조방법.
8. The method of claim 7,
The current density is increased for each step according to the order in which the stepwise electroplating is performed,
Wherein each of the electrolytic solutions in the plating baths comprises 30 to 40 g / L of copper, 170 to 180 g / L of sulfuric acid, and 45 to 55 ppm of Cl.
A method for producing a flexible copper foil laminated film.
KR1020160102489A 2016-08-11 2016-08-11 Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same KR102502200B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160102489A KR102502200B1 (en) 2016-08-11 2016-08-11 Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same
JP2017137054A JP2018026546A (en) 2016-08-11 2017-07-13 Soft copper foil laminate film and manufacturing method therefor, capable of preventing circuit disconnection/short circuit
CN201710687127.9A CN107734863B (en) 2016-08-11 2017-08-11 Flexible copper-clad substrate capable of preventing open/short circuit and manufacturing method thereof
TW106127278A TWI645748B (en) 2016-08-11 2017-08-11 Flexible copper clad laminate capable of preventing open/short circuit and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160102489A KR102502200B1 (en) 2016-08-11 2016-08-11 Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same

Publications (2)

Publication Number Publication Date
KR20180017919A true KR20180017919A (en) 2018-02-21
KR102502200B1 KR102502200B1 (en) 2023-02-20

Family

ID=61194250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160102489A KR102502200B1 (en) 2016-08-11 2016-08-11 Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same

Country Status (4)

Country Link
JP (1) JP2018026546A (en)
KR (1) KR102502200B1 (en)
CN (1) CN107734863B (en)
TW (1) TWI645748B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081078B1 (en) * 2018-07-02 2020-02-25 도레이첨단소재 주식회사 Flexible copper clad laminate and method for manufacturing the same
KR102337237B1 (en) * 2019-05-08 2021-12-08 도레이첨단소재 주식회사 Laminate structure, flexible copper clad laminate film including the same, method of manufacturing the laminate structure
CN114223316B (en) * 2020-04-24 2024-04-12 宏启胜精密电子(秦皇岛)有限公司 Circuit board and preparation method thereof
CN113068313A (en) * 2021-03-05 2021-07-02 江西展耀微电子有限公司 Manufacturing method of circuit board, circuit board manufactured by manufacturing method and electronic equipment
CN113529140B (en) * 2021-07-30 2022-08-23 福建清景铜箔有限公司 Novel electrolytic copper foil production method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229504A (en) * 2012-04-26 2013-11-07 Sumitomo Metal Mining Co Ltd Metalization resin film and manufacturing method therefor
KR20150003854A (en) * 2012-04-24 2015-01-09 스미토모 긴조쿠 고잔 가부시키가이샤 Two-layered flexible wiring substrate, flexible wiring board, and methods for producing same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3291482B2 (en) * 1999-08-31 2002-06-10 三井金属鉱業株式会社 Flattened electrolytic copper foil, its production method and use
CN100512599C (en) * 2002-06-04 2009-07-08 住友电气工业株式会社 Board for printed wiring and printed wiring board
JP2004014888A (en) * 2002-06-10 2004-01-15 Mitsui Mining & Smelting Co Ltd Method of manufacturing printed wiring board and printed wiring board manufactured by it
JP2004238647A (en) * 2003-02-04 2004-08-26 Furukawa Techno Research Kk Smoothened copper foil, and production method therefor
JP2005256159A (en) * 2004-02-09 2005-09-22 Sumitomo Metal Mining Co Ltd Method for forming copper plating film, continuous copper plating equipment for resin film substrate for semiconductor package and flexible copper clad laminated plate
JP4916154B2 (en) * 2005-10-12 2012-04-11 Jx日鉱日石金属株式会社 Copper or copper alloy foil for circuit
TWI335785B (en) * 2006-10-19 2011-01-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
KR101324225B1 (en) * 2008-09-19 2013-11-06 삼성테크윈 주식회사 Method of manufacturing a printed circuit board
CN103402757B (en) * 2011-03-01 2016-02-10 吉坤日矿日石金属株式会社 Based on copper-clad laminate and the manufacture method thereof of liquid crystal polymer film
JP6053773B2 (en) * 2011-07-07 2016-12-27 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングAtotech Deutschland GmbH Method for providing adhesion of organic resist to copper or copper alloy surface
KR20140010262A (en) * 2012-07-16 2014-01-24 삼성전기주식회사 Insulating base material plated with metal layer, plating method thereof, and transparent electrode using the same
TWI461123B (en) * 2013-03-22 2014-11-11 Ecocera Optronics Co Ltd Membrane substrate and method for making the same
CN103491732B (en) * 2013-10-08 2016-08-17 华进半导体封装先导技术研发中心有限公司 A kind of manufacture method of circuit board layer reinforced structure
CN104684266B (en) * 2015-02-04 2018-03-09 江门崇达电路技术有限公司 A kind of preparation method of the mute golden circuit of wiring board
CN105392285A (en) * 2015-10-29 2016-03-09 重庆方正高密电子有限公司 Processing method of PCB line sidewall

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003854A (en) * 2012-04-24 2015-01-09 스미토모 긴조쿠 고잔 가부시키가이샤 Two-layered flexible wiring substrate, flexible wiring board, and methods for producing same
JP2013229504A (en) * 2012-04-26 2013-11-07 Sumitomo Metal Mining Co Ltd Metalization resin film and manufacturing method therefor

Also Published As

Publication number Publication date
CN107734863B (en) 2020-11-03
TW201806454A (en) 2018-02-16
CN107734863A (en) 2018-02-23
KR102502200B1 (en) 2023-02-20
TWI645748B (en) 2018-12-21
JP2018026546A (en) 2018-02-15

Similar Documents

Publication Publication Date Title
KR102502200B1 (en) Flexible Copper Clad Laminate Capable of Preventing Open/Short Circuit and Method for Manufacturing The Same
US7523548B2 (en) Method for producing a printed circuit board
EP1613135B1 (en) Printed circuit board and method for manufacturing printed circuit board
CN112601370A (en) Copper-clad laminate and method for manufacturing copper-clad laminate
CN107896431B (en) Flexible copper-clad plate and manufacturing method thereof
JP5248684B2 (en) Electronic circuit, method for forming the same, and copper-clad laminate for forming electronic circuit
KR102107663B1 (en) Flexible copper clad laminate and method for manufacturing the same
KR101156414B1 (en) Process for producing printed wiring board and printed wiring board produced by the production process
KR102504252B1 (en) Flexible Copper Clad Laminate, Method for Manufacturing The Same, and Method for Manufacturing Flexible Printed Circuit Board
JP4447594B2 (en) Two-layer flexible printed wiring board and method for producing the two-layer flexible printed wiring board
KR101156274B1 (en) Process for producing printed wiring board and printed wiring board produced by the production process
JP4843538B2 (en) Circuit board and manufacturing method thereof
WO2010147059A1 (en) Electronic circuit, method for forming same, and copper-clad laminate for electronic circuit formation
KR20140015870A (en) Process for preparing a flexible metal-clad film by double side sputter metalizing method
JP6827083B2 (en) Surface-treated copper foil, copper-clad laminate, and printed wiring board
KR102492817B1 (en) Flexible Copper Clad Laminate of Improved Flexibility and Method for Manufacturing The Same
KR20170082230A (en) Flexible Copper Clad Laminate and Method for Manufacturing The Same
KR20060122591A (en) Flexible film for advancing adhesion strength between flexible film and metal layer and flexible metal-laminated film using the same
JP2003347723A (en) Circuit board fabricating method
KR102524003B1 (en) Flexible Copper Clad Laminate and Method for Manufacturing The Same
KR20170042871A (en) Flexible Copper Clad Laminate and Method for Manufacturing The Same
KR102432584B1 (en) Copper Foil Capable of Improving Peer Strength between Nonconductive Polymer Film and The Same, Method for Manufacturing The Same, and Flexible Copper Clad Laminate Comprising The Same
KR20230087692A (en) Polymer subsstrate having low dielectric and manufacturing method thereof
KR20160095510A (en) Method for manufacturing a flexible circuit clad laminate using hybrid preprocessing and Flexible circuit clad laminate manufactured by the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant