KR20180017693A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20180017693A
KR20180017693A KR1020160101929A KR20160101929A KR20180017693A KR 20180017693 A KR20180017693 A KR 20180017693A KR 1020160101929 A KR1020160101929 A KR 1020160101929A KR 20160101929 A KR20160101929 A KR 20160101929A KR 20180017693 A KR20180017693 A KR 20180017693A
Authority
KR
South Korea
Prior art keywords
switching
driving
control signal
driving voltage
voltage
Prior art date
Application number
KR1020160101929A
Other languages
English (en)
Inventor
경기명
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160101929A priority Critical patent/KR20180017693A/ko
Priority to US15/669,689 priority patent/US10269424B2/en
Publication of KR20180017693A publication Critical patent/KR20180017693A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

제 1 구동 전압 및 제 2 구동 전압 중 하나를 비트라인을 통해 메모리 셀에 전달하는 제 1 스위칭 구동 회로; 및 상기 제 1 및 제 2 구동 전압 중 하나를 상기 메모리 셀에 전달하는 제 2 스위칭 구동 회로를 포함한다.

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 입력 받아 저장하고, 저장된 데이터를 출력하도록 구성된다.
이때, 반도체 메모리 장치는 반도체 메모리 장치에 전원 전압이 인가되었을 경우에만 데이터를 저장하는 휘발성 반도체 메모리 장치와 전원 전압의 인가가 중지된 경우에도 데이터를 저장하는 비휘발성 반도체 메모리 장치로 구분될 수 있다.
비휘발성 반도체 메모리 장치는 데이터를 저장하는 메모리 셀의 라이트 회수가 정해진다. 비휘발성 반도체 메모리 장치의 메모리 셀은 라이트 회수가 증가할수록 메모리 셀의 조성 변화가 발생하여 메모리 셀이 정상적인 기능을 수행하지 못하게 될 수 있다.
본 발명은 메모리 셀의 내구성을 향상시킬 수 있는 반도체 메모리 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 제 1 구동 전압 및 제 2 구동 전압 중 하나를 비트라인을 통해 메모리 셀에 전달하는 제 1 스위칭 구동 회로; 및 상기 제 1 및 제 2 구동 전압 중 하나를 상기 메모리 셀에 전달하는 제 2 스위칭 구동 회로를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 메모리 소자; 상기 메모리 소자의 일단에 제 1 구동 전압 및 제 2 구동 전압 중 하나를 인가시키는 제 1 스위칭 구동 회로; 상기 메모리 소자의 타단에 상기 제 1 및 제 2 구동 전압 중 나머지를 인가시키는 제 2 스위칭 구동 회로; 및 라이트 펄스에 응답하여 상기 제 1 및 제 2 스위칭 구동 회로의 출력 전압을 선택하는 제어 신호를 생성하는 스위칭 구동 제어 회로를 포함한다.
본 발명에 따른 반도체 메모리 장치는 메모리 셀의 내구성을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도,
도 2는 도 1의 스위칭 구동 제어 회로의 실시예에 따른 구성도,
도 3은 도 1의 스위칭 구동 제어 회로의 실시예에 따른 구성도,
도 4는 도 1의 제 1 스위칭 구동 회로의 구성도,
도 5는 도 1의 제 2 스위칭 구동 회로의 구성도,
도 6은 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 도면이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 1에 도시된 바와 같이, 메모리 셀(100), 스위칭 구동 제어 회로(200), 제 1 스위칭 구동 회로(300), 및 제 2 스위칭 구동 회로(400)를 포함할 수 있다.
상기 메모리 셀(100)은 하나의 메모리 소자(110)와 하나의 스위칭 소자(120)로 구성될 수 있다.
상기 메모리 소자(110)는 일단에 비트라인(BL)과 연결되고 타단에 상기 스위칭 소자(120)와 연결될 수 있다. 상기 메모리 소자(110)는 저항성 메모리 소자(RM)를 포함할 수도 있다. 이때, 상기 저항성 메모리 소자(RM)는 양단에 인가되는 전압 차에 의해 상 변화가 발생하고, 상 변화에 따라 저항 값이 가변될 수 있다. 상기 메모리 소자(110)가 상기 비트라인(BL)과 연결되는 노드를 제 1 노드(Node_A)라 하고, 상기 메모리 소자(110)와 상기 스위칭 소자(120)가 연결되는 노드를 제 2 노드(Node_B)라 한다.
상기 스위칭 소자(120)는 워드라인(WL)이 인에이블되면 상기 메모리 소자(110)와 상기 제 2 스위칭 구동 회로(400)를 연결시킬 수 있다. 상기 스위칭 소자(120)는 트랜지스터(Tr)로 구성될 수 있다. 상기 트랜지스터(Tr)는 게이트에 상기 워드라인(WL)이 연결되고, 양단에 각각 상기 메모리 소자(110의 타단과 상기 제 2 스위칭 구동 회로(400)가 연결된다.
상기 스위칭 구동 제어 회로(200)는 라이트 펄스(WT_p)에 응답하여 제어 신호(CTRL_s)를 생성할 수 있다. 예를 들어, 상기 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 입력될 때마다 상기 제어 신호(CTRL_s)를 천이시키도록 구성될 수 있다. 더욱 상세히 설명하면 상기 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 입력되면 상기 제어 신호(CTRL_s)를 인에이블시키고, 상기 라이트 펄스(WT_p)가 다시 입력되면 상기 제어 신호(CTRL_s)를 디스에이블시키도록 구성될 수 있다. 또한 상기 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 설정된 회수만큼 입력되면 상기 제어 신호(CTRL_s)를 천이시키도록 구성될 수 있다. 더욱 상세히 설명하면 상기 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 설정된 회수만큼 입력되면 상기 제어 신호(CTRL_s)를 인에이블시키고, 상기 제어 신호(CTRL_s)가 인에이블된 이후 상기 라이트 펄스(WT_p)가 설정된 회수만큼 입력되면 상기 제어 신호(CTRL_s)를 디스에이블시키도록 구성될 수 있다.
상기 제 1 스위칭 구동 회로(300)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 제 1 구동 전압(V_drA) 및 제 2 구동 전압(V_drB) 중 하나를 상기 비트라인(BL)에 전달할 수 있다. 예를 들어, 상기 제 1 스위칭 구동 회로(300)는 상기 제어 신호(CTRL_s)가 디스에이블되고 상기 라이트 펄스(WT_p)가 입력되면 상기 라이트 펄스(WT_p)의 인에이블 구간동안 상기 제 1 구동 전압(V_drA)을 상기 비트라인(BL)에 전달할 수 있다. 또한 상기 제 1 스위칭 구동 회로(300)는 상기 제어 신호(CTRL_s)가 인에이블되고 상기 라이트 펄스(WT_p)가 입력되면 상기 라이트 펄스(WT_p)의 인에이블 구간동안 상기 제 2 구동 전압(V_drA)을 상기 비트라인(BL)에 전달할 수 있다. 이때, 상기 제 1 구동 전압(V_drA)은 상기 제 2 구동 전압(V_drB)보다 전압 레벨이 높은 전압일 수 있으며, 상기 제 1 및 제 2 구동 전압(V_drA, V_drB)은 외부로부터 인가된 전압이거나 내부에서 생성된 전압일 수 있다.
상기 제 2 스위칭 구동 회로(400)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 구동 전압(V_drA) 및 상기 제 2 구동 전압(V_drB) 중 하나를 상기 메모리 셀(100) 즉 상기 스위칭 소자(120)에 전달할 수 있다. 예를 들어, 상기 제 2 스위칭 구동 회로(400)는 상기 제어 신호(CTRL_s)가 디스에이블되고 상기 라이트 펄스(WT_p)가 입력되면 상기 라이트 펄스(WT_p)의 인에이블 구간동안 상기 제 2 구동 전압(V_drB)을 상기 스위칭 소자(120)에 전달할 수 있다. 또한 상기 제 2 스위칭 구동 회로(400)는 상기 제어 신호(CTRL_s)가 인에이블되고 상기 라이트 펄스(WT_p)가 입력되면 상기 라이트 펄스(WT_p)의 인에이블 구간동안 상기 제 1 구동 전압(V_drB)을 상기 스위칭 소자(120)에 전달할 수 있다.
정리하면, 상기 제 1 및 제 2 스위칭 구동 회로(300, 400)가 상기 제어 신호(CTRL_s) 및 상기 라이트 펄스(WT_p)에 응답하는 동작을 설명하면 다음과 같다.
상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 1 구동 전압(V_drA)을 제공할 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 2 구동 전압(V_drB)을 제공할 수 있다. 또한 상기 제 1 스위치 구동 회로(300)가 상기 비트라인(BL)에 상기 제 2 구동 전압(V_drB)을 제공할 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 1 구동 전압(V_drA)을 제공할 수 있다.
실시예에 따른 상기 스위칭 구동 제어 회로(200)는 도 2에 도시된 바와 같이, 플립플롭(FF) 및 인버터(IV)를 포함할 수 있다. 상기 플립플롭(FF)은 클럭 입력단에 상기 라이트 펄스(WT_p)를 입력 받고, 신호 입력단(D)에 상기 인버터(IV)의 출력 신호를 입력 받으며, 신호 출력단(Q)에서 상기 제어 신호(CTRL_s)를 출력한다. 상기 인버터(IV)는 상기 제어 신호(CTRL_s)를 입력 받아 상기 플립플롭(FF)의 신호 입력단(D)으로 반전된 상기 제어 신호(CTRL_s)를 출력한다.
이와 같이 구성된 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 입력될 때마다 상기 제어 신호(CTRL_s)의 위상을 가변시킬 수 있다. 예를 들어 설명하면, 상기 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 입력되면 상기 제어 신호(CTRL_s)를 인에이블시키고, 다시 상기 라이트 펄스(WT_p)가 입력되면 상기 제어 신호(CTRL_s)를 디스에이블시킨다.
실시예에 따른 상기 스위칭 구동 제어 회로(200)는 도 3에 도시된 바와 같이, 카운터(210), 비교 회로(220), 및 제어 신호 생성 회로(230)를 포함할 수 있다.
상기 카운터(210)는 상기 라이트 펄스(WT_p) 및 리셋 펄스(Rs_p)에 응답하여 카운팅 코드(CNT_c)를 생성할 수 있다. 예를 들어, 상기 카운터(210)는 상기 라이트 펄스(WT_p)가 입력될 때마다 카운팅하여 상기 카운팅 코드(CNT_c)를 생성할 수 있고, 상기 리셋 펄스(Rs_p)가 입력되면 상기 카운팅 코드(CNT_c)를 초기화시킬 수 있다.
상기 비교 회로(220)는 상기 카운팅 코드(CNT_c) 및 타겟 코드(T_c)를 비교하여 상기 리셋 펄스(Rs_p)를 생성할 수 있다. 예를 들어, 상기 비교 회로(220)는 상기 카운팅 코드(CNT_c)와 상기 타겟 코드(T_c)가 동일하면 상기 리셋 펄스(Rs_p)를 생성할 수 있다. 이때, 상기 리셋 펄스(Rs_p)는 상기 카운터(210)에 입력될 수 있고, 상기 카운터(210)는 상기 리셋 펄스(Rs_p)를 입력 받으면 상기 카운팅 코드(CNT_c)를 초기화시킬 수 있다.
상기 제어 신호 생성 회로(230)는 상기 리셋 펄스(Rs_p)가 입력될 때마다 상기 제어 신호(CTRL_s)의 위상을 가변시킬 수 있다. 상기 제어 신호 생성 회로(230)는 플립플롭(FF) 및 인버터(IV)를 포함할 수 있다. 상기 플립플롭(FF)은 클럭 입력단에 상기 리셋 펄스(Rs_p)를 입력 받고, 신호 입력단(D)에 상기 인버터(IV)의 출력 신호를 입력 받으며, 신호 출력단(Q)에서 상기 제어 신호(CTRL_s)를 출력한다. 상기 인버터(IV)는 상기 제어 신호(CTRL_s)를 입력 받아 상기 플립플롭(FF)의 신호 입력단(D)으로 반전된 상기 제어 신호(CTRL_s)를 출력한다.
이와 같이 구성된 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 설정된 회수만큼 입력되면 즉, 상기 카운팅 코드(CNT_c)와 상기 타겟 코드(T_c)의 코드 값이 동일해지면 상기 제어 신호(CTRL_s)의 위상을 가변시킬 수 있다. 예를 들어 설명하면, 상기 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 설정된 회수만큼 입력되면 즉, 상기 라이트 펄스(WT_p)가 입력될 때마다 카운팅된 상기 카운팅 코드(CNT_c)가 상기 타겟 코드(T_c)와 동일해지면 상기 제어 신호(CTRL_s)를 인에이블시키고, 상기 리셋 펄스(CNT_c)를 생성하여 상기 카운팅 코드(CNT_c)를 초기화시킨다. 상기 스위칭 구동 회로(200)는 다시 상기 라이트 펄스(WT_p)가 설정된 회수만큼 입력되면 즉, 초기화된 상기 카운팅 코드(CNT_c)를 상기 라이트 펄스(WT_p)가 입력될 때 카운팅하고, 상기 카운팅ㄷ 코드(CNT_c)가 상기 타겟 코드(T_c)와 코드 값이 동일해지면 상기 제어 신호(CTRL_s)를 디스에이블시킨다.
상기 제 1 스위칭 구동 회로(300)는 도 4에 도시된 바와 같이, 제 1 인에이블 신호 생성 회로(310) 및 제 1 드라이버(320)를 포함할 수 있다.
상기 제 1 인에이블 신호 생성 회로(310)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 제 1 구동 인에이블 신호(EN_A) 및 제 2 구동 인에이블 신호(EN_B)를 생성할 수 있다. 예를 들어, 상기 제 1 인에이블 신호 생성 회로(310)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 및 제 2 구동 인에이블 신호(EN_A, EN_B) 중 하나를 인에이블시킬 수 있다. 더욱 상세히 설명하면, 상기 제 1 인에이블 신호 생성 회로(310)는 상기 라이트 펄스(WT_p)가 디스에이블된 구간에서는 상기 비트라인(BL)에 상기 제 1 및 제 2 구동 전압(V_drA, V_drB)을 모두 제공하지 않도록 상기 제 1 및 제 2 구동 인에이블 신호(EN_A, EN_B)를 모두 디스에이블시킬 수 있다. 상기 제 1 인에이블 신호 생성 회로(310)는 상기 라이트 펄스(WT_p)가 인에이블된 구간에서 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나를 상기 비트라인(BL)에 제공하도록 상기 제 1 및 제2 구동 인에이블 신호(EN_A, EN_B) 중 하나를 인에이블시킬 수 있다. 상기 제 1 인에이블 신호 생성 회로(310)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 디스에이블되면 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 상기 제 1 구동 전압(V_drA)을 상기 비트라인(BL)에 제공하도록 상기 제 1 구동 인에이블 신호(EN_A)를 인에이블시킬 수 있다. 상기 제 1 인에이블 신호 생성 회로(310)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 인에이블되면 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 상기 제 2 구동 전압(V_drB)을 상기 비트라인(BL)에 제공하도록 상기 제 2 구동 인에이블 신호(EN_B)를 인에이블시킬 수 있다.
상기 제 1 인에이블 신호 생성 회로(310)는 제 1 내지 제 3 인버터(IV1, IV2, IV3), 제 1 노어 게이트(NOR1), 및 제 1 낸드 게이트(ND1)를 포함할 수 있다. 상기 제 1 인버터(IV1)는 상기 라이트 펄스(WT_p)를 입력 받는다. 상기 제 1 노어 게이트(NOR1)는 상기 제어 신호(CTRL_s) 및 상기 제 1 인버터(IV1)의 출력 신호를 입력 받는다. 상기 제 2 인버터(IV2)는 상기 제 1 노어 게이트(NOR1)의 출력 신호를 입력 받아 상기 제 1 구동 인에이블 신호(EN_A)를 출력한다. 상기 제 1 낸드 게이트(ND1)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)를 입력 받는다. 상기 제 3 인버터(IV3)는 상기 제 1 낸드 게이트(ND1)의 출력 신호를 입력 받아 상기 제 2 구동 인에이블 신호(EN_B)를 출력한다.
상기 제 1 드라이버(320)는 상기 제 1 및 제 2 구동 인에이블 신호(EN_A, EN_B)에 응답하여 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나를 상기 비트라인(BL)에 제공할 수 있다.
상기 제 1 드라이버(320)는 제 1 트랜지스터(P1) 및 제 2 트랜지스터(N1)를 포함할 수 있다. 상기 제 1 트랜지스터(P1)는 게이트에 상기 제 1 구동 인에이블 신호(EN_A)를 입력 받고, 소오스에 상기 제 1 구동 전압(V_drA)을 인가 받으며, 드레인에 상기 비트라인(BL)이 연결된다. 상기 제 2 트랜지스터(N1)는 게이트에 상기 제 2 구동 인에이블 신호(EN_B)를 입력 받고, 드레인에 상기 비트라인(BL)이 연결되며, 소오스에 상기 제 2 구동 전압(V_drB)을 인가 받는다.
이와 같이 구성된 상기 제 1 인에이블 신호 생성 회로(310) 및 상기 제 1 드라이버(320)는 다음과 같이 동작할 수 있다.
상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 인에이블 신호 생성 회로(310)가 상기 제 1 및 제 2 구동 인에이블 신호(EN_A, EN_B)를 모두 디스에이블시킬 경우 상기 제 1 드라이버(320)는 상기 제 1 및 제 2 구동 전압(V_drA, V_drB)을 모두 상기 비트라인(BL)에 제공하지 않는다.
상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 인에이블 신호 생성 회로(310)가 상기 제 1 및 제 2 구동 인에이블 신호(EN_A, EN_B) 중 상기 제 1 구동 인에이블 신호(EN_A)만을 인에이블시킬 경우 상기 제 1 드라이버(320)는 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 상기 제 1 구동 전압(V_drA)을 상기 비트라인(BL)에 제공한다.
상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 인에이블 신호 생성 회로(310)가 상기 제 1 및 제 2 구동 인에이블 신호(EN_A, EN_B) 중 상기 제 2 구동 인에이블 신호(EN_B)만을 인에이블시킬 경우 상기 제 1 드라이버(320)는 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 상기 제 2 구동 전압(V_drB)을 상기 비트라인(BL)에 제공한다.
상기 제 1 스위칭 구동 회로(400)는 도 5에 도시된 바와 같이, 제 2 인에이블 신호 생성 회로(410) 및 제 2 드라이버(420)를 포함할 수 있다.
상기 제 2 인에이블 신호 생성 회로(410)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 제 3 구동 인에이블 신호(EN_AA) 및 제 4 구동 인에이블 신호(EN_BB)를 생성할 수 있다. 예를 들어, 상기 제 2 인에이블 신호 생성 회로(410)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 3 및 제 4 구동 인에이블 신호(EN_AA, EN_BB) 중 하나를 인에이블시킬 수 있다. 더욱 상세히 설명하면, 상기 제 2 인에이블 신호 생성 회로(410)는 상기 라이트 펄스(WT_p)가 디스에이블된 구간에서는 상기 비트라인(BL)에 상기 제 1 및 제 2 구동 전압(V_drA, V_drB)을 모두 제공하지 않도록 상기 제 3 및 제 4 구동 인에이블 신호(EN_AA, EN_B)를 모두 디스에이블시킬 수 있다. 상기 제 2 인에이블 신호 생성 회로(410)는 상기 라이트 펄스(WT_p)가 인에이블된 구간에서 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나를 상기 비트라인(BL)에 제공하도록 상기 제 3 및 제4 구동 인에이블 신호(EN_AA, EN_BB) 중 하나를 인에이블시킬 수 있다. 상기 제 2 인에이블 신호 생성 회로(410)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 디스에이블되면 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 상기 제 2 구동 전압(V_drB)을 상기 비트라인(BL)에 제공하도록 상기 제 4 구동 인에이블 신호(EN_BB)를 인에이블시킬 수 있다. 상기 제 2 인에이블 신호 생성 회로(410)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 인에이블되면 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 상기 제 1 구동 전압(V_drA)을 상기 비트라인(BL)에 제공하도록 상기 제 3 구동 인에이블 신호(EN_AA)를 인에이블시킬 수 있다.
상기 제 2 인에이블 신호 생성 회로(410)는 제 4 내지 제 7 인버터(IV4, IV5, IV6, IV7), 제 2 노어 게이트(NOR2), 및 제 2 낸드 게이트(ND2)를 포함할 수 있다. 상기 제 4 인버터(IV4)는 상기 라이트 펄스(WT_p)를 입력 받는다. 상기 제 5 인버터(IV5)는 상기 제어 신호(CTRL_s)를 입력 받는다. 상기 제 2 노어 게이트(NOR2)는 상기 제 4 및 제 5 인버터(IV4, IV5)의 출력 신호를 입력 받는다. 상기 제 6 인버터(IV6)는 상기 제 2 노어 게이트(NOR2)의 출력 신호를 입력 받아 상기 제 3 구동 인에이블 신호(EN_AA)를 출력한다. 상기 제 2 낸드 게이트(ND2)는 상기 라이트 펄스(WT_p) 및 상기 제 5 인버터(IV5)의 출력 신호를 입력 받는다. 상기 제 7 인버터(IV7)는 상기 제 2 낸드 게이트(ND2)의 출력 신호를 입력 받아 상기 제 4 구동 인에이블 신호(EN_BB)를 출력한다.
상기 제 2 드라이버(420)는 상기 제 3 및 제 4 구동 인에이블 신호(EN_AA, EN_BB)에 응답하여 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나를 상기 비트라인(BL)에 제공할 수 있다.
상기 제 2 드라이버(420)는 제 3 트랜지스터(P2) 및 제 4 트랜지스터(N2)를 포함할 수 있다. 상기 제 3 트랜지스터(P2)는 게이트에 상기 제 3 구동 인에이블 신호(EN_AA)를 입력 받고, 소오스에 상기 제 1 구동 전압(V_drA)을 인가 받는다. 상기 제 4 트랜지스터(N2)는 게이트에 상기 제 4 구동 인에이블 신호(EN_BB)를 입력 받고, 드레인에 상기 제 3 트랜지스터(P2)의 드레인이 연결되며, 소오스에 상기 제 2 구동 전압(V_drB)을 인가 받는다. 이때, 상기 제 3 트랜지스터(P2)의 드레인과 상기 제 4 트랜지스터(N2)의 드레인이 연결된 노드로부터 상기 스위칭 소자(120)에 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나가 전달된다.
이와 같이 구성된 상기 제 2 인에이블 신호 생성 회로(410) 및 상기 제 2 드라이버(420)는 다음과 같이 동작할 수 있다.
상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 2 인에이블 신호 생성 회로(410)가 상기 제 3 및 제 4 구동 인에이블 신호(EN_AA, EN_BB)를 모두 디스에이블시킬 경우 상기 제 2 드라이버(420)는 상기 제 1 및 제 2 구동 전압(V_drA, V_drB)을 모두 상기 스위칭 소자(120)에 제공하지 않는다.
상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 2 인에이블 신호 생성 회로(410)가 상기 제 3 및 제 4 구동 인에이블 신호(EN_AA, EN_BB) 중 상기 제 3 구동 인에이블 신호(EN_AA)만을 인에이블시킬 경우 상기 제 2 드라이버(420)는 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 상기 제 1 구동 전압(V_drA)을 상기 스위칭 소자(120)에 제공한다.
상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 상기 제 2 인에이블 신호 생성 회로(410)가 상기 제 3 및 제 4 구동 인에이블 신호(EN_AA, EN_BB) 중 상기 제 4 구동 인에이블 신호(EN_BB)만을 인에이블시킬 경우 상기 제 2 드라이버(420)는 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 상기 제 2 구동 전압(V_drB)을 상기 스위칭 소자(120)에 제공한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
라이트 동작시 라이트 펄스(WT_p)가 생성되고, 선택된 워드라인(WL)은 인에이블되며, 선택된 비트라인(BL)은 구동 전압을 인가 받는다.
메모리 소자(110)은 선택된 상기 비트라인(BL)을 통해 제 1 스위칭 구동 회로(300)의 출력 전압을 인가 받고, 인에이블된 상기 워드라인(WL)에 응답하여 턴온된 스위칭 소자(120)를 통해 제 2 스위칭 구동 회로(400)의 출력 전압을 인가 받는다.
다시 설명하면, 라이트 동작시 상기 메모리 소자(110)는 상기 제 1 스위칭 구동 회로(300) 및 제 2 스위칭 구동 회로(400) 각각으로부터 출력 전압을 인가 받는다.
상기 메모리 소자(110)가 라이트 동작시 상기 라이트 펄스(WT_p)로 인해 상기 제 1 및 제 2 스위칭 구동 회로(400)로부터 인가 받는 전압에 대해 설명하면 다음과 같다.
먼저, 스위칭 구동 제어 회로(200)가 도 2와 같이 구성된 경우의 동작을 설명한다.
도 2와 같이 구성된 상기 스위칭 구동 제어 회로(200)는 라이트 펄스(WT_p)가 입력될 때마다 제어 신호(CTRL_s)를 천이시키도록 동작한다. 예를 들어, 상기 스위칭 구동 제어 회로(200)는 상기 라이트 펄스(WT_p)가 입력되면 상기 제어 신호(CTRL_s)를 인에이블시키고, 상기 라이트 펄스(WT_p)가 다시 입력되면 상기 제어 신호(CTRL_s)를 디스에이블시키며, 상기 라이트 펄스(WT_p)가 또 다시 입력되면 상기 제어 신호(CTRL_s)를 인에이블시킨다.
상기 제 1 스위칭 구동 회로(300)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나를 상기 비트라인(BL)에 전달한다. 더욱 상세히 설명하면, 상기 제 1 스위칭 구동 회로(300)는 상기 라이트 펄스(WT_p)의 인에이블 구간동안 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나를 상기 비트라인(BL)에 전달한다. 상기 제 1 스위칭 구동 회로(300)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 디스에이블되면 상기 제 1 구동 전압(V_drA)을 상기 비트라인(BL)에 전달한다. 상기 제 1 스위칭 구동 회로(300)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 인에이블되면 상기 제 2 구동 전압(V_drB)을 상기 비트라인(BL)에 전달한다.
상기 제 2 스위칭 구동 회로(400)는 상기 라이트 펄스(WT_p) 및 상기 제어 신호(CTRL_s)에 응답하여 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나를 상기 스위칭 소자(120)에 전달한다. 더욱 상세히 설명하면, 상기 제 2 스위칭 구동 회로(400)는 상기 라이트 펄스(WT_p)의 인에이블 구간동안 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 및 제 2 구동 전압(V_drA, V_drB) 중 하나를 상기 스위칭 소자(120)에 전달한다. 상기 제 2 스위칭 구동 회로(400)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 디스에이블되면 상기 제 2구동 전압(V_drB)을 상기 스위칭 소자(120)에 전달한다. 상기 제 2 스위칭 구동 회로(400)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 인에이블되면 상기 제 1 구동 전압(V_drA)을 상기 스위칭 소자(120)에 전달한다.
그러므로, 상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 1 구동 전압(V_drA)를 인가시킬 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 2 구동 전압(V_drB)을 인가시킨다. 또한 상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 2 구동 전압(V_drA)을 인가시킬 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 1 구동 전압(V_drA)을 인가시킨다.
결국, 상기 스위칭 구동 제어 회로(200)에서 출력된 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 1 구동 전압(V_drA)을 인가시킬 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 2 구동 전압(V_drB)을 인가시킨다. 또한 상기 스위칭 구동 제어 회로(200)에서 출력된 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 2 구동 전압(V_drB)을 인가시킬 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 1 구동 전압(V_drA)을 인가시킨다.
상기 제 1 구동 전압(V_drA)의 전압 레벨이 상기 제 2 구동 전압(V_drB)의 전압 레벨보다 높다고 가정하고 도 6을 참조로 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
도 2에 도시된 상기 스위칭 구동 제어 회로(200)를 구비한 반도체 메모리 장치는 라이트 동작시 상기 라이트 펄스(WT_p)가 입력될 때마다 상기 제어 신호(CTRL_s)를 천이시킨다.
상기 라이트 펄스(WT_p)가 입력될 때마다 천이되는 상기 제어 신호(CTRL_s)에 따라 상기 제 1 및 제 2 스위칭 구동 회로(300, 400)는 상기 제 1 구동 전압(V_drA)과 상기 제 2 구동 전압(V_drB)을 번갈아 출력한다.
상기 제 1 스위칭 구동 회로(300)가 상기 제 1 구동 전압(V_drA)를 출력하고 상기 제 2 스위칭 구동 회로(400)가 상기 제 2 구동 전압(V_drB)을 출력할 경우 도 6의 A)와 같이 제 1 노드(Node_A)로부터 제 2 노드(Node_B)로 메모리 소자(110)를 관통하여 전류가 흐르게 된다.
또한, 상기 제 1 스위칭 구동 회로(300)가 상기 제 2 구동 전압(V_drB)을 출력하고 상기 제 2 스위칭 구동 회로(400)가 상기 제 1 구동 전압(V_drA)을 출력할 경우 도 6의 B)와 같이 상기 제 2 노드(Node_B)로부터 상기 제 1 노드(Node_A)로 상기 메모리 소자(110)를 관통하여 전류가 흐르게 된다.
상기 메모리 소자(110)는 흐르는 전류의 방향과는 무관하게 상기 메모리 소자(110)의 양단 즉, 상기 제 1 및 제 2 노드(Node_A, Node_B)의 전압 차이로 저항 값이 결정된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 라이트 동작시 라이트 펄스가 입력될 때마다 메모리 소자에 흐르는 전류의 방향을 바꿈으로써, 메모리 소자의 조성 변화를 늦출 수 있기 때문에 메모리 소자의 내구성을 향상시키는 효과가 있다.
다음, 스위칭 구동 제어 회로(200)가 도 3과 같이 구성된 경우의 동작을 설명한다.
도 3과 같이 구성된 상기 스위칭 구동 제어 회로(200)는 라이트 펄스(WT_p)의 입력 회수가 설정된 회수와 동일해지질 때마다 상기 제어 신호(CTRL_s)를 천이시키도록 동작한다.
상기 제 1 스위칭 구동 회로(300)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 디스에이블되면 상기 제 1 구동 전압(V_drA)을 상기 비트라인(BL)에 전달한다. 상기 제 1 스위칭 구동 회로(300)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 인에이블되면 상기 제 2 구동 전압(V_drB)을 상기 비트라인(BL)에 전달한다.
상기 제 2 스위칭 구동 회로(400)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 디스에이블되면 상기 제 2구동 전압(V_drB)을 상기 스위칭 소자(120)에 전달한다. 상기 제 2 스위칭 구동 회로(400)는 상기 라이트 펄스(WT_p)가 인에이블되고 상기 제어 신호(CTRL_s)가 인에이블되면 상기 제 1 구동 전압(V_drA)을 상기 스위칭 소자(120)에 전달한다.
그러므로, 상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 1 구동 전압(V_drA)를 인가시킬 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 2 구동 전압(V_drB)을 인가시킨다. 또한 상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 2 구동 전압(V_drA)을 인가시킬 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 1 구동 전압(V_drA)을 인가시킨다.
결국, 상기 스위칭 구동 제어 회로(200)에서 출력된 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 1 구동 전압(V_drA)을 인가시킬 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 2 구동 전압(V_drB)을 인가시킨다. 또한 상기 스위칭 구동 제어 회로(200)에서 출력된 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 스위칭 구동 회로(300)가 상기 비트라인(BL)에 상기 제 2 구동 전압(V_drB)을 인가시킬 경우 상기 제 2 스위칭 구동 회로(400)는 상기 스위칭 소자(120)에 상기 제 1 구동 전압(V_drA)을 인가시킨다.
상기 제 1 구동 전압(V_drA)의 전압 레벨이 상기 제 2 구동 전압(V_drB)의 전압 레벨보다 높다고 가정하고 도 6을 참조로 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
도 2에 도시된 상기 스위칭 구동 제어 회로(200)를 구비한 반도체 메모리 장치는 라이트 동작시 상기 라이트 펄스(WT_p)가 설정된 회수만큼 입력되면 상기 제어 신호(CTRL_s)를 천이시킨다.
상기 라이트 펄스(WT_p)가 설정된 회수만큼 입력되면 천이되는 상기 제어 신호(CTRL_s)에 따라 상기 제 1 및 제 2 스위칭 구동 회로(300, 400)는 상기 제 1 구동 전압(V_drA)과 상기 제 2 구동 전압(V_drB)을 번갈아 출력한다.
상기 제 1 스위칭 구동 회로(300)가 상기 제 1 구동 전압(V_drA)를 출력하고 상기 제 2 스위칭 구동 회로(400)가 상기 제 2 구동 전압(V_drB)을 출력할 경우 도 6의 A)와 같이 제 1 노드(Node_A)로부터 제 2 노드(Node_B)로 메모리 소자(110)를 관통하여 전류가 흐르게 된다.
또한, 상기 제 1 스위칭 구동 회로(300)가 상기 제 2 구동 전압(V_drB)을 출력하고 상기 제 2 스위칭 구동 회로(400)가 상기 제 1 구동 전압(V_drA)을 출력할 경우 도 6의 B)와 같이 상기 제 2 노드(Node_B)로부터 상기 제 1 노드(Node_A)로 상기 메모리 소자(110)를 관통하여 전류가 흐르게 된다.
상기 메모리 소자(110)는 흐르는 전류의 방향과는 무관하게 상기 메모리 소자(110)의 양단 즉, 상기 제 1 및 제 2 노드(Node_A, Node_B)의 전압 차이로 저항 값이 결정된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 라이트 동작시 라이트 펄스가 설정된 회수만큼 입력될 때마다 메모리 소자에 흐르는 전류의 방향을 바꿈으로써, 메모리 소자의 조성 변화를 늦출 수 있기 때문에 메모리 소자의 내구성을 향상시키는 효과가 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 제 1 구동 전압 및 제 2 구동 전압 중 하나를 비트라인을 통해 메모리 셀에 전달하는 제 1 스위칭 구동 회로; 및
    상기 제 1 및 제 2 구동 전압 중 하나를 상기 메모리 셀에 전달하는 제 2 스위칭 구동 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제 1 구동 전압은 상기 제 2 구동 전압의 전압 레벨보다 높을 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 제 1 스위칭 구동 회로가 상기 제 1 구동 전압을 상기 메모리 셀에 제공할 경우 상기 제 2 스위칭 구동 회로는 상기 제 2 구동 전압을 상기 메모리 셀에 제공하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 제 1 스위칭 구동 회로가 상기 제 2 구동 전압을 상기 메모리 셀에 제공할 경우 상기 제 2 스위칭 구동 회로는 상기 제 1 구동 전압을 상기 메모리 셀에 제공하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    라이트 펄스에 응답하여 상기 제 1 및 제 2 스위칭 구동 회로가 상기 제 1 및 제 2 구동 전압 중 하나를 출력하도록 제어 신호를 생성하는 스위칭 구동 제어 회로를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 스위칭 구동 제어 회로는
    상기 라이트 펄스가 입력될 때마다 상기 제어 신호를 천이시키는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제 1 스위칭 구동 회로가 상기 제어 신호에 응답하여 상기 제 1 구동 전압을 출력할 경우 상기 제 2 스위칭 구동 회로는 상기 제어 신호에 응답하여 상기 제 2 구동 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 제 1 스위칭 구동 회로가 상기 제어 신호에 응답하여 상기 제 2 구동 전압을 출력할 경우 상기 제 2 스위칭 구동 회로는 상기 제어 신호에 응답하여 상기 제 1 구동 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 5 항에 있어서,
    상기 스위칭 구동 제어 회로는
    상기 라이트 펄스가 설정된 회수만큼 입력되면 상기 제어 신호를 천이시키는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 제어 신호에 응답하여 상기 제 1 스위치 구동 회로가 상기 제 1 및 제 2 구동 전압 중 하나를 출력할 경우 상기 제 2 스위칭 구동 회로는 상기 제 1 및 제 2 구동 전압 중 나머지를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 메모리 소자;
    상기 메모리 소자의 일단에 제 1 구동 전압 및 제 2 구동 전압 중 하나를 인가시키는 제 1 스위칭 구동 회로;
    상기 메모리 소자의 타단에 상기 제 1 및 제 2 구동 전압 중 나머지를 인가시키는 제 2 스위칭 구동 회로; 및
    라이트 펄스에 응답하여 상기 제 1 및 제 2 스위칭 구동 회로의 출력 전압을 선택하는 제어 신호를 생성하는 스위칭 구동 제어 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 제 1 구동 전압은 상기 제 2 구동 전압의 전압 레벨보다 높은 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 스위칭 구동 제어 회로는
    상기 라이트 펄스가 입력될 때마다 상기 제어 신호를 천이시키는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 제어 신호가 디스에이블되면 상기 제 1 스위칭 구동 회로는 상기 제 1 구동 전압을 출력하고 상기 제 2 스위칭 구동 회로는 상기 제 2 구동 전압을 출력하며,
    상기 제어 신호가 인에이블되면 상기 제 1 스위칭 구동 회로는 상기 제 2 구동 전압을 출력하고 상기 제 2 스위칭 구동 회로는 상기 제 1 구동 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 12 항에 있어서,
    상기 스위칭 구동 제어 회로는
    상기 라이트 펄스가 설정된 회수만큼 입력될 때마다 상기 제어 신호를 천이시키는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 스위칭 구동 제어 회로는
    상기 라이트 펄스가 입력될 때마다 카운팅하여 카운팅 코드를 생성하는 카운터,
    상기 카운팅 코드와 타겟 코드가 동일하면 리셋 펄스를 생성하는 비교 회로, 및
    상기 리셋 펄스가 입력될 때마다 상기 제어 신호를 천이시키는 제어 신호 생성 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 16 항에 있어서,
    상기 카운터는
    상기 리셋 펄스가 생성되면 상기 카운팅 코드를 초기화시키는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제 15 항에 있어서,
    상기 제어 신호가 디스에이블되면 상기 제 1 스위칭 구동 회로는 상기 제 1 구동 전압을 출력하고 상기 제 2 스위칭 구동 회로는 상기 제 2 구동 전압을 출력하며,
    상기 제어 신호가 인에이블되면 상기 제 1 스위칭 구동 회로는 상기 제 2 구동 전압을 출력하고 상기 제 2 스위칭 구동 회로는 상기 제 1 구동 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020160101929A 2016-08-10 2016-08-10 반도체 메모리 장치 KR20180017693A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160101929A KR20180017693A (ko) 2016-08-10 2016-08-10 반도체 메모리 장치
US15/669,689 US10269424B2 (en) 2016-08-10 2017-08-04 Semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160101929A KR20180017693A (ko) 2016-08-10 2016-08-10 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20180017693A true KR20180017693A (ko) 2018-02-21

Family

ID=61159267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160101929A KR20180017693A (ko) 2016-08-10 2016-08-10 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US10269424B2 (ko)
KR (1) KR20180017693A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331128B1 (en) 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8958233B2 (en) 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
US8711646B2 (en) * 2012-05-08 2014-04-29 Samsung Electronics Co., Ltd. Architecture, system and method for testing resistive type memory
US9111625B2 (en) * 2013-08-09 2015-08-18 Samsung Electronics Co., Ltd. Adaptive dual voltage write driver with dummy resistive path tracking
JP2015049918A (ja) * 2013-09-03 2015-03-16 マイクロン テクノロジー， インク． 書き込みパルス幅設定方法、データ書き込み方法及び半導体装置

Also Published As

Publication number Publication date
US20180047445A1 (en) 2018-02-15
US10269424B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
US9786383B2 (en) One time programmable non-volatile memory and read sensing method thereof
JP5233815B2 (ja) 抵抗変化型メモリデバイスおよびその動作方法
US10438657B2 (en) Resistance and gate control in decoder circuits for read and write optimization
US9959926B2 (en) Method and apparatus for selective write assist using shared boost capacitor
US8830729B2 (en) Resistive memory apparatus
KR101001147B1 (ko) 상변화 메모리 장치
KR101132018B1 (ko) 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
CN210467333U (zh) 非易失性静态随机存取存储器
US9336871B2 (en) Resistance change memory
KR102508312B1 (ko) 비휘발성 메모리 장치 및 이의 동작 방법
JP2007095286A (ja) 電圧発生装置
US20050141306A1 (en) Memory device
JP5066211B2 (ja) 不揮発性半導体記憶装置
US9286977B2 (en) Semiconductor device
KR101604933B1 (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
JP2009076169A (ja) 半導体記憶装置
JP2011081871A (ja) 半導体メモリ装置
US9036429B2 (en) Nonvolatile memory device and operating method thereof
KR20180017693A (ko) 반도체 메모리 장치
WO2016157719A1 (ja) 半導体記憶装置の書き換え方法及び半導体記憶装置
JP2012185870A (ja) 半導体記憶装置
JP2012059321A (ja) 抵抗変化メモリ装置
KR20150073487A (ko) 반도체 메모리 장치
WO2023176510A1 (ja) 不揮発性メモリ装置
JP2011204358A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)