KR20180013572A - 고출력 고효율 수평형 엘이디칩 제조방법 - Google Patents

Abstract

본 발명은 종래의 복잡하고 까다로운 공정 및 구조를 개선(Reflector Metal 및 Barrier Metal 과 본딩 메탈 부착 등)하기 위해서는 수소화학 기상 증착 장비인 HVPE 로, 에피 성장 막을 20um~ 450um의 GaN 에피 박막을 성장시킨 후, 리플렉터 메탈 및 배리어 메탈과 본딩 메탈 없이 자체 에피 특성만으로도 열전도성이 우수하고 내부양자효율을 기존 MOCVD로 (에피두께 7~8um 올렸을때 캐리어 농도 5x10 ^8~9) 올린 것보다, 70% 이상 (5x10 ^5~6) 좋게, GaN 에피 박막을 20~ 450um 이상 올릴수 있는 수소화학 기상 증착 장비인 HVPE 로 고품질의 GaN 에피층을 증착한 에피층을 이용해 수평형의 LED 칩 제조가 가능한 고출력 고효율의 수평 형 엘이디 칩 제조방법을 제공한다.

Description

고출력 고효율 수평형 엘이디칩 제조방법{Method of manufacture for horizontal type LED chip of high power and high effectiveness}

본 발명은 수소화학 기상 증착법(HVPE)으로 GaN 20um~450um 이상의 에피 박막을 이용한 고출력 고효율 하이파워용 수평 형 엘이디 칩 제조에 관한 것으로, 더욱 상세하게는 복잡한 수직 형 엘이디 칩제조 방법과 달리 기존의 수평 형 엘이디 칩 제조방법을 이용하여 엘이디칩 제조를 용이하게 하고, 에피층의 두께의 증가로 전위밀도를 개선하여 내부 양자 효율을 증가시켜, 고효율의 수평 형 엘이디칩 제조가 수직형 엘이디칩의 같은 사이즈에서 보다 5배에서 10배 이상 광효율이 개선되고, 고출력에서도 동일 사이즈에서 5배이상 고출력이 가능하도록 엘이디 칩 성능을 획기적으로 개선시키는 고출력 고효율 수평형 엘이디칩 제조방법에 관한 것이다.

종래의 고출력 고효율의 엘이디 칩 제조방법은 수직 형 엘이디 칩 제조에 관한 것으로 도 1에 도시된 바와 같이, MOCVD에피 성장 장비를 이용해 대리기판인 사파이어기판(10)이나, 실리콘 카바이드 또는 실리콘 기판을 이용해 그 위에 에피층(20)을 7~8um 성장 시킨 후 투명전극(30)을 증착하고, 그 위에 연속적으로 리플렉터 메탈(Reflector Metal)(40) 막과 배리어 메탈(barrier Metal)(41) 막을 증착시킨다. 그런 다음 본딩 메탈(Bonding Metal)(42) 을 접착시킨후, 레이저를 이용해 사파이어기판을(10)분리시킨다.

그러나 도 2에 도시된 바와 같이, 사파이어기판(10)을 레이저 분리과정에서 에피층(20) 기판의 두께가 7~8um밖에 되지않아 분리 중 에피층(20)이 손상되어 투명 전극(30) 박막이나 이후 리플렉터 메탈(40) 막 까지 손상을 받는 일이 발생할 수 있는 문제점이 있었다.

또한, 수직 형 칩은 열전도성을 향상시키기 위해 본딩 메탈(예로서, Wcu, MoCu, Graphit 등) 또는 일렉트로 플레이팅 기법을 이용한 수십um의 코퍼(Copper)층을 사용해야 하는 번거롭고 복잡한 공정을 적용해야 하는 문제점도 있었다.

대한민국 등록특허공보 제10-0893360호(2009년 04월 07일)

본 발명은 종래의 복잡하고 까다로운 공정 및 구조를 개선(Reflector Metal 및 Barrier Metal 과 본딩 메탈 부착 등)하기 위해서는 수소화학 기상 증착 장비인 HVPE 로, 에피 성장 막을 20um~ 450um의 GaN 에피 박막을 성장시킨 후, 리플렉터 메탈 및 배리어 메탈과 본딩 메탈 없이 자체 에피 특성만으로도 열전도성이 우수하고 내부양자효율을 기존 MOCVD로 (에피두께 7~8um 올렸을때 캐리어 농도 5x10 ^8~9) 올린 것보다, 70% 이상 (5x10 ^5~6) 좋게, GaN 에피 박막을 20~ 450um 이상 올릴수 있는 수소화학 기상 증착 장비인 HVPE 로 고품질의 GaN 에피층을 증착한 에피층을 이용해 수평형의 LED 칩 제조가 가능한 고출력 고효율의 수평 형 엘이디 칩 제조방법을 제공하는 데에 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명은, 수평형 LED칩 제조 방법에 있어서, 기판에 염화 수소처리(GaCl Treatment)를 수행하여 염화수소층을 형성하는 제1 단계; 상기 염화수소층 위에 도핑을 하거나, 도핑되지 않은 질화 갈륨 박막(undoped GaN)을 1~25um정도를 연속적으로 성장 시킨후 고온에서 3,5족 혼합가스 처리를 수행하여 버퍼층을 형성하는 제2 단계; 상기 버퍼층 위에 2차 염화 수소층을 형성하고, 두께 5um이내의 2차 제2 버퍼를 형성하는 제3 단계; 인산처리(H3PO4)를 수행하여 인산처리층을 형성하는 제4 단계를 포함하는 고출력 고효율 수평형 엘이디칩 제조방법을 제공한다.

상기 제2 단계는 그 두께가 1~5um의 제1 버퍼를 형성하는 버퍼 1단계; 상기 제1 버퍼 위에 나노 다공층(Nano Porous) 형태가 만들어지는 ~10um이하로 제2 버퍼를 형성하는 버퍼 2단계; 상기 제2 버퍼 위에 700 ~1150 도씨에서 혼합가스 처리를 하여 (HCL:NH3) 1:70 ~1:150 사이 비율로 제3 버퍼를 제조하는 버퍼 3단계를 포함하는 것이 바람직하다.

또한, 본 발명은 150~450um 의 N-GaN에 직접 수평형 엘이디 칩 제조를 하는 것이 더욱 바람직하다.

상기 제4 단계는 50~150도씨 사이에서 인산(H3PO4)에서 10초에서 5분30초간 Dipping 처리하는 것이 바람직하다.

상기 제2 단계의 상기 나노 다공성(Nano porous) 형태는 1~20um 수직 형태의 나노 다공성 형태를 갖는 것이 더욱 바람직하다.

상기와 같이 구성된 본 발명에 따른 고출력 고효율 수평형 엘이디칩 제조방법에 의하면, 대리기판(사파이어와, 실리콘 카바이드, 실리콘 등)과 질화 갈륨 사이에 나노 다공성(Nano Porous) 형태의 수직막을 형성 시켜, 궁극적으로 Void가 존재하는 층간 완층막을 형성시켜 대리기판과 질화갈륨이 갖고잇는 격자상수 차이를(약16%)와 열팽창 계수 차이(36%)를 극복하여 Crack Free, No bowing 등과 양질의 전위밀도를 (5x10 ^5~6) 갖는 20~수 mm bulk 질화 갈륨막을 성장시킨 다음, 그 위에 연속적으로 GaN 박막을 두께별로 조절하여 @0~ 450um 이상 증착한 박막을 이용해, GaN 에피 자체 특성이 우수한 열전도성과 내부 양자효율이 기존 에피 층보다 기존 MOCVD로(에피두께 7~8um 올렸을때 캐리어 농도 5x10 ^8~9) 올린 것보다, 70% 이상 (5x10 ^5~6) 훨씬 향상된 에피 성장 박막 위에 수평 형 구조의 고출력 고효율의 엘이디 칩 제조가 가능한 효과가 있다.

아울러, 수소화학 기상 증착 장비인 HVPE 로, GaN 20um ~ 450 um 이상의 에피 박막을 이용하여 수평형 엘이디칩 제조에 적용한 이 기술은, 기존의 발명기술인 수직 형 엘이디 칩 제조 기술에 비해 획기적으로 간단하다. 리플렉터 메탈이나 배리어 메탈 등과 또 본딩 메탈인 Wcu, MoCu, Graphit 등 또는 일렉트로 플레이팅 기법을 이용한 코퍼(Copper)층을 수십 um을 사용하지 않아도 된다. 본 발명의 기술은 그러한 복잡한 구조의 방법을 사용하지 않고 기존 수평형 엘이디칩 기술을 큰 변경없이 안정된 공정기술을 이용할 수 있다.

본 발명은 수직형 칩과 기존 수평형 엘이디 칩에서 구현하지 못한 고효율 고출력 칩 개발이 가능하다. 수직 형과 같은 칩 사이즈에서 광 효율은 Watt 당 루멘은 GaN 에피층의 증가로 두께에 따라서는 5~10배 이상의 고효율과, 출력에서도 기존 기술보다 5배 이상 고출력이 가능한 엘이디 칩 제조가 용이하다. 본 발명은 일반 조명 및 가전기구 등에 획기적인 제품의 런링 체인가 가속화 될 것이며, 고출력과 고 효율을 요구하는 RF 전자소자인 HEMT, HBT와 Solar Cell 등에 20 ~459um 에피 박막 기판은 응용범위가 광범위하여 획기적으로 기여하는 바가 클 것으로 예상된다.

도 1 및 도 2는 종래 기술에 따른 수직형 칩 공정을 나타낸 단면도,
도 3은 본 발명에 따른 고출력 고효율 수평형 엘이디칩 제조방법의 바람직한 실시예를 나타낸 단면도,
도 4 및 도 5는 본 발명에 따른 수평형 칩 공정의 다양한 실시예를 나타낸 공정도이다.

본 발명은 다양한 변형 및 여러 가지 실시예를 가질 수 있는 바, 그중 특정 실시예를 상세한 설명과 도면의 예시를 통하여 보다 상세하게 설명하고자 한다. 아울러, 본 발명을 설명함에 있어서 관련된 주지 관용 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 설명을 생략한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 3은 본 발명에 따른 고출력 고효율 수평형 엘이디칩 제조방법의 바람직한 실시예를 나타낸 단면도이다.

도시된 바와 같이 본 발명은 수소화물 기상증착법(HVPE)으로 두꺼운 질화 갈륨 단결정 성장에 필요한 버퍼층(Buffer Layer) 성장 기술에 대해 방법으로Crack Free, No Bowing 와 전위결함 밀도 (5x10 ^5~6) 가 우수한 고품질의 질화갈륨 단결정 박막을 제조하는데 있어 중요한 버퍼층 성장 제조 방법을 제공한다.

제1 단계(S110)로서, 대리기판(100)은(사파이어, 실리콘 카바이드, 실리콘, 등) 기판의 온도 (500~900 C) 와 0~150 sccm 정도의 충분한 염화 수소처리(GaCl Treatment)를 수행하여 염화수소층(110)을 형성한다.

제2 단계(S120)로서, 상기 제1 단계 이후, 염화수소층(110) 위에 도핑을 하거나, 도핑되지 않은 질화 갈륨 박막(undoped GaN)을 1~25um정도를 1,2,3 단계로 나누어 연속적으로 성장 시킨후 고온에서(800 ~ 1150C) 3,5족 혼합가스 처리를 수행하여 버퍼층(120)을 형성한다.

상기 제2 단계(S120)를 더욱 상세하게 설명하면, 버퍼 1단계에서 제1 버퍼(121)는 그 두께가 1~5um 로 형성되며, 버퍼 2단계에서 제2 버퍼(122)는 Nano Porous 형태가 만들어지는 ~10um이하로 형성된다. 그런다음 버퍼 3 단계에서 제3 버퍼(123)는 혼합가스 처리를 700 ~1150 도씨에서 하는데, 비율은 (HCL:NH3) 1:70 ~1:150 사이로 제조된다.

이후, 제3 단계(S130)로서, 2차 염화 수소층(140)을 형성하고, 다시 버퍼 2단계와 같은 2차 제2 버퍼(150)를 형성하는데 이때, 두께는 5um이내인 것이 바람직하다.

제4 단계(S160)로서, 50 ~150 도씨 사이에서 인산처리(H3PO4)를 10초에서 5분30초간 수행하여 인산처리층(160)을 형성한다.

이런 방법으로 처리하면 Nano Porous 형태의 질화 갈륨 막이 1 ~20um정도 수직으로 성장한다. 고품질의 두꺼운 질화갈륨막을 성장시키기 위해서는 대리기판과 질화갈륨 사이의 막질간에 발생하는 열팽창계수의 차이와 격자상수차이를 완화시켜 완충 역활을 해줄수 있는 수직형태의(1~25um) Buffer Layer 성장박막이 필수이다.

이렇게 형성된 Buffer Layer 층은 20um ~수 um bulk type질화갈륨이 깨지지않으며, crack이 발생 하지 않고, 소자 구현이 가능한 No Bowing 이 구현되며, 박질에 대한 결정성 또한 우수한 전위결합 밀도 (5x10 ^5~6) 가 가능하다.

이렇게 성장된 고품질의 질화갈륨막은 박막 성장시 모노 실렌등의 가스를 주입시켜 N -Type 의 극성을 갖는 에피 성장층을 만든 다음, 그 위에 도 4의 수평형 칩 공정도에 도시된 바와 같이, MOCVD장비로 연속적으로 MQW 와 P-GaN 을 성장시킨다(a). 그런 다음 ITO 투명전극을 증착시키고(b), 그 위에 보호막으로 감광막을 2~3um 코팅한 후 베이킹 처리한다(c). 그런 다음에 사파이어 기판을 레이저로 이용해 분리한다. 사파이어 기판 분리 후에 통상적인 natural LED 제조방법대로 진행한다(d).

또한, 다른 예로서, 도 4에 도시된 바와 같이, 사파이어기판 위에 GaN 150~450um 의 에피 성장박막은 N-GaNe 에피층 성장시킨 다음(a,b), 바로 사파이어를 KrF 레이저로 분리한 후에, Free Standing 된 GaN 기판으로 된 N GaN에, MOCVD 장비로 연속적으로 MQW 와 P-GaN 을 성장시킨다(c). 그런 다음 ITO 투명 전극을 증착 시키고 통상적인 natural LED 제조방법으로 진행할 있다(d).

이상 설명한 바와 같이, 본 발명의 요지는, 종래기술인 수직형 타입의 엘이디칩 제조에서 복잡한 구조 대신, 본딩메탈 부착이후 레이저로 사파이어기판 분리 시 에피 성장 막이(7~8um) 얇아 에피 층 뿐만 아니라 투명전극과 Reflector 막까지 손상을 받는 문제가 발생하고, 또 수직 형 칩이 갖는 우수한 열전도성과 광 효율이 좋아지는 구조인 Reflector Metal 및 Barrier Metal 과 Bonding Metal (Wcu, MoCu, Graphit, … 등 또는 일렉트로 플레이팅 기법을 이용한 Copper층을 수십um 증착)을 사용해야하는 번거로움과 복잡한 칩 제조 과정 등을 획기적으로 개선하기 위해서는 수평형(Natural) Type 의 LED 칩 제조 공정을 이용한 고출력, 고효율 엘이디 칩 제조가 필요하다.

이에 따라 본 발명은, 먼저 에피 성장층을 기존의 두께 7~8um 보다 훨씬 두껍게 올릴수 있는 HVPE(수소화물 기상증착)을 이용해 Crack Free, No Bowing 이 없는 20um~수 mm Bulk Type의 Free Standing 양질의 전위밀도 (5x10 ^5~6)의 단결정 질화갈륨을 성장하기 위한 Nano Porous 형태의 1~20um정도 수직 형태의 완충 형Buffer Layer 을 올리는데, 기존의 ELOG, PENDEO 또는 VAS등에서 구현 하지 못한 양질의 질화 갈륨 막을 성장시킬 수 있는 Nano Porous 형태의 Buffer Layer 성장기술을 적용한다.

버퍼층 성장기술의 특징은 대리기판(사파이어와, 실리콘 카바이드, 실리콘 등)과 질화 갈륨 사이에 나노 다공성(Nano Porous) 형태의 수직막을 형성 시켜, 궁극적으로 Void가 존재하는 층간 완층막을 형성시켜 대리기판과 질화갈륨이 갖고잇는 격자상수 차이를(약16%)와 열팽창 계수 차이(36%)를 극복하여 Crack Free, No bowing 등과 양질의 전위밀도를 (5x10 ^5~6) 갖는 20~수 mm bulk 질화 갈륨막을 성장시킨 다음, 그 위에 연속적으로 GaN 박막을 두께별로 조절하여 @0~ 450um 이상 증착한 박막을 이용해, GaN 에피 자체 특성이 우수한 열전도성과 내부 양자효율이 기존 에피 층보다 기존 MOCVD로(에피두께 7~8um 올렸을때 캐리어 농도 5x10 ^8~9) 올린 것보다, 70% 이상 (5x10 ^5~6) 훨씬 향상된 에피 성장 박막 위에 수평 형 구조의 고출력 고효율의 엘이디 칩 제조가 가능한 것이다.

아울러, 수소화학 기상 증착 장비인 HVPE 로, GaN 20um ~ 450 um 이상의 에피 박막을 이용하여 수평형 엘이디칩 제조에 적용한 이 기술은, 기존의 발명기술인 수직 형 엘이디 칩 제조 기술에 비해 획기적으로 간단하다.

리플렉터 메탈이나 배리어 메탈 등과 또 본딩 메탈인 Wcu, MoCu, Graphit 등 또는 일렉트로 플레이팅 기법을 이용한 코퍼(Copper)층을 수십 um을 사용하지 않아도 된다. 본 발명의 기술은 그러한 복잡한 구조의 방법을 사용하지 않고 기존 수평형 엘이디칩 기술을 큰 변경없이 안정된 공정기술을 이용할 수 있다.

본 발명은 수직형 칩과 기존 수평형 엘이디 칩에서 구현하지 못한 고효율 고출력 칩 개발이 가능하다. 수직 형과 같은 칩 사이즈에서 광 효율은 Watt 당 루멘은 GaN 에피층의 증가로 두께에 따라서는 5~10배 이상의 고효율과, 출력에서도 기존 기술보다 5배 이상 고출력이 가능한 엘이디 칩 제조가 용이하다. 본 발명은 일반 조명 및 가전기구 등에 획기적인 제품의 런링 체인가 가속화 될 것이며, 고출력과 고 효율을 요구하는 RF 전자소자인 HEMT, HBT와 Solar Cell 등에 20 ~459um 에피 박막 기판은 응용범위가 광범위하여 획기적으로 기여하는 바가 클 것으로 예상된다.

본 명세서에 기재된 본 발명의 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 관한 것으로, 발명의 기술적 사상을 모두 포괄하는 것은 아니므로, 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. 따라서, 본 발명은 상술한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 본 발명의 청구범위 기재의 권리범위 내에 있게 된다.

100 : 기판
110 : 염화수소층
120 : 버퍼층
140 : 2차 염화 수소층
150 : 2차 제2 버퍼층
160 : 인산처리층

Claims (5)

1. 수평형 LED칩 제조 방법에 있어서,
   기판에 염화 수소처리(GaCl Treatment)를 수행하여 염화수소층을 형성하는 제1 단계;
   상기 염화수소층 위에 도핑을 하거나, 도핑되지 않은 질화 갈륨 박막(undoped GaN)을 1~25um정도를 연속적으로 성장 시킨후 고온에서 3,5족 혼합가스 처리를 수행하여 버퍼층을 형성하는 제2 단계;
   상기 버퍼층 위에 2차 염화 수소층을 형성하고, 두께 5um이내의 2차 제2 버퍼를 형성하는 제3 단계;
   인산처리(H3PO4)를 수행하여 인산처리층을 형성하는 제4 단계를 포함하는 고출력 고효율 수평형 엘이디칩 제조방법.
2. 제 1항에 있어서,
   상기 제2 단계는
   그 두께가 1~5um의 제1 버퍼를 형성하는 버퍼 1단계;
   상기 제1 버퍼 위에 나노 다공층(Nano Porous) 형태가 만들어지는 ~10um이하로 제2 버퍼를 형성하는 버퍼 2단계;
   상기 제2 버퍼 위에 700 ~1150 도씨에서 혼합가스 처리를 하여 (HCL:NH3) 1:70 ~1:150 사이 비율로 제3 버퍼를 제조하는 버퍼 3단계를 포함하는 것을 특징으로 하는 고출력 고효율 수평형 엘이디칩 제조방법.
3. 제 1항에 있어서,
   150~450um 의 N-GaN에 직접 수평형 엘이디 칩 제조를 하는 것을 특징으로 하는 고출력 고효율 수평형 엘이디칩 제조방법.
4. 제 1항에 있어서,
   상기 제4 단계는
   50~150도씨 사이에서 인산(H3PO4)에서 10초에서 5분30초간 Dipping 처리하는 것을 특징으로 하는 고출력 고효율 수평형 엘이디칩 제조방법.
5. 제 2항에 있어서,
   상기 제2 단계의 상기 나노 다공성(Nano porous) 형태는 1~20um 수직 형태의 나노 다공성 형태를 갖는 것을 특징으로 하는 고출력 고효율 수평형 엘이디칩 제조방법.
   
   
   

Images