KR20180007297A

KR20180007297A - 인버터

Info

Publication number: KR20180007297A
Application number: KR1020170068064A
Authority: KR
Inventors: 스테판 베르케르; 산드라 모라렉; 베른트 군터만
Original assignee: 한온시스템 주식회사
Priority date: 2016-07-12
Filing date: 2017-05-31
Publication date: 2018-01-22
Also published as: DE102016212659A1; KR101971904B1

Abstract

본 발명은 다수의 반도체 스위치를 포함하는 전동식 압축기용 인버터에 관한 것으로서, 상기 다수의 반도체 스위치는 제1열과 제2열에 배치되어 있다. 상기 제1열과 제2열은 서로 평행하다. 상기 제1열에 배치된 반도체 스위치들은 각각 라인 방향으로 제1 간격을 갖고, 상기 제2열에 배치된 반도체 스위치들은 각각 라인 방향으로 상기 제1 간격보다 큰 제2 간격을 갖는다.

Description

인버터{INVERTER}

본 발명은 예컨대, 차량의 공기 조화 장치에 사용되는 전동식 압축기용 인버터에 관한 것이다.

전동식 압축기는 예컨대, WO 2016/032259 A1호에 공지되어 있다. 상기 압축기는 인버터에 의해 교류를 공급받는 전기 모터를 포함한다. 상기 인버터는 6개의 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT)를 포함한다. 상기 IGBT들은 2개 열(row)에 각 3개씩 배치되어 있다. 이 경우 각각 2개의 절연 게이트 양극성 트랜지스터의 단자들은 정확히 대립한다(도 4 참조).

또 다른 인버터는 EP 1,363,026 A2호에 공지되어 있다. 상기 문서에서 6개의 MOS-트랜지스터(Metal Oxide Semiconductor transistor)금속 산화물 반도는, 동일한 위상의 2개의 MOS-트랜지스터의 드레인 단자(drain terminal) 또는 소스 단자(source terminal)가 동일한 축 방향 포지션을 갖는 방식으로 2개의 열에 배치되어 있다(도 4 참조).

상기와 같은 내용을 배경으로 하는 본 발명의 과제는, 전력 출력단의 스위칭 특성을 개선함으로써 인버터의 전자기 적합성 및 간섭 저항성을 향상시키는 것이다.

일반적으로 인버터 내에는 다수의 정류 셀(commutation cell)로 이루어진 전력 출력단(power output stage)이 형성되어 있고, 이러한 전력 출력단은 전동식 압축기의 모터, 다이오드들 그리고 회로 차단기들을 포함한다. 이 경우 상기 정류 셀들을 가능한 한 작게 설계하는 것이 바람직하다. 특히, 인덕턴스를 감소시키기 위하여, 정류 셀을 수용하는 면적은 소형 구조에 의해 최소화되어야 한다. 가능한 한 작은 정류 셀은 회로의 간섭 저항성(interference immunity)을 향상시키고, 과전압으로 인한 부품들의 부하를 감소시킨다. 또한, 회로의 전자기 적합성(electromagnetic compatibility, EMC)이 향상됨으로써, 필터 조치(filter measures)에 드는 비용이 감소될 수 있다.

상기 과제의 해결은 청구항 1에 규정된 인버터에 의해서 이루어진다.

그에 따르면, 전동식 압축기용 인버터는 제1열(first row)과 제2열(second row)에 배치된 다수의 반도체 스위치(semiconductor switch)를 포함한다. 상기 제1열과 제2열은 서로 평행하다. 상기 제1열에 배치된 반도체 스위치들은 각각 라인 방향(line direction)으로 제1 간격을 갖고, 상기 제2열에 배치된 반도체 스위치들은 각각 라인 방향으로 상기 제1 간격보다 큰 제2 간격을 갖는다.

상기 제2열에 배치된 반도체 스위치들이 더 큰 간격을 가짐으로써, 인버터의 형상을 더 유연하게 만드는 것이 가능하다. 특히, 예를 들면 라인들이 더 유연하게 설치될 수 있는데, 이로 인해 전력 간섭 저항성 및 전자기 적합성이 향상될 수 있다. 따라서 전류/전압 측정을 위한 센서 라인들과 신호 라인들이 제2열에 배치된 반도체 스위치들 사이 간극 내에 설치될 수 있고, 이로 인해 상기 신호 라인들에 대한 간섭 영향이 감소된다.

바람직한 한 실시 예에 따르면, 상기 인버터는 또한 반도체 스위치들을 위한 제어 회로를 포함하고, 그리고 상기 제2열에 배치된 반도체 스위치들 사이 간극 내에는, 상기 제어 회로로부터 반도체 스위치들까지의 신호 라인들이 뻗어 있으며, 이때 상기 간극은 상기 제2 간격에 의해 생성된다. 이러한 배치는 상기 신호 라인들에서 발생하는 간섭을 방지할 수 있도록 한다. 특히, 신호 라인들에 대한 간섭은 인버터의 완전 손상을 야기할 수 있는 브리지 단락까지의 오작동을 야기할 수 있다.

바람직한 한 추가 실시 예에 따르면, 상기 제1 간격은, 상기 제1열에 배치된 반도체 스위치들이 서로 인접하는 방식으로 설정되어 있다. 이로 인해 반도체 스위치들은 특히 공간을 적게 차지하는 형태로 배치될 수 있다.

바람직한 한 추가 실시 예에 따르면, 상기 인버터는 또한 원형 하우징을 포함하고, 그리고 상기 제1열은 상기 제2열보다 상기 하우징의 중심점에서 더 멀리 떨어져서 배치되어 있다. 상기 두 라인의 상이한 간격들에 의해서는 상기 원형 하우징 내 공간이 더 유용하게 이용될 수 있다.

바람직한 한 추가 실시 예에 따르면, 제1열에 배치된 반도체 스위치가 제2열에 배치된 반도체 스위치와 대립한다.

바람직한 한 추가 실시 예에 따르면, 반도체 스위치들은 절연 게이트 양극성 트랜지스터, IGBT이고, 그리고 이러한 IGBT들은, 상기 제1열의 컬렉터 단자(collector terminal)들과 제2열의 이미터 단자(emitter terminal)들 사이 간격이 최소화되는 방식으로 배치되어 있다. 이러한 배치에 의해서는 정류 셀의 크기가 최소화될 수 있으며, 이로 인해 기생적인 과전압 및 발생 가능한 간섭 영향이 감소될 수 있다.

바람직한 한 추가 실시 예에 따르면, 상기 반도체 스위치들은 금속 산화물 반도체 전계 효과 트랜지스터, MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이고, 그리고 이러한 MOSFET들은, 상기 제1열의 드레인 단자들과 제2열의 소스 단자들 사이 간격이 최소화되는 방식으로 배치되어 있다. 이러한 배치에 의해서는 정류 셀의 크기가 최소화될 수 있으며, 이로 인해 기생적인 과전압 및 발생 가능한 간섭 영향이 감소될 수 있다.

바람직한 한 추가 실시 예에 따르면, 상기 인버터는 브리지 회로(bridge circuit)를 형성하는 6개의 반도체 스위치를 포함하며, 이때 상기 브리지 회로는 3상 교류(three-phase alternating current)를 출력한다.

바람직한 한 추가 실시 예에 따르면, 제2열의 2개의 이웃한 반도체 스위치(12)는 라인 방향에 수직인 오프셋(offset)을 갖는다.

바람직한 한 추가 실시 예에 따르면, 상기 인버터는 또한 반도체 스위치들에 의해 발생된 교류를 출력하는 버스 바(busbar)를 포함한다. 상기 버스 바는 오프셋에 의해 생성되는 간극 내에서 뻗어 있다.

도 1은 본 발명에 따른 인버터의 제1 실시 예를 보여준다.
도 2는 본 발명에 따른 인버터의 제2 실시 예를 보여준다.
도 3은 본 발명에 따른 인버터의 제3 실시 예를 보여준다.
도 4는 본 발명에 따른 인버터의 제4 실시 예를 보여준다.

하기에서는 본 발명의 바람직한 실시예들이 첨부된 도면을 참조해서 더 상세하게 설명될 것이다. 이때 상이한 도면들에서 동일한 또는 상응하는 요소들은 각각 동일한 또는 유사한 도면 부호로 표기되었다.

하기에서 상세하게 설명되는 본 발명의 바람직한 실시예들은 전동식 압축기용 인버터와 관련하여 상세하게 기술된다. 그러나 이때 유의할 점은, 하기 설명은 단지 예들을 제공하고, 발명을 한정하는 것으로 간주되어서는 안 된다는 것이다.

도 1은 본 발명에 따른 인버터의 제1 실시 예를 보여준다. 전동식 압축기를 위한 상기 인버터는 다수의 반도체 스위치(11, 12)를 포함하고, 상기 다수의 반도체 스위치는 제1열과 제2열에 배치되어 있다. 상기 제1열과 제2열은 서로 평행하다. 상기 제1열에 배치된 반도체 스위치들은 각각 라인 방향으로 제1 간격(d1)을 갖고, 상기 제2열에 배치된 반도체 스위치들은 각각 라인 방향으로 상기 제1 간격보다 큰 제2 간격(d2)을 갖는다. 다시 말해, 상기 간격들은 상기 라인들의 방향에 평행하게 연장된다.

상기 제1 실시 예에서는, 직류를 3상-교류로 변환하는 3상-인버터가 다루어진다. 그러나 본 발명은 3상-인버터로 한정되지 않는다. 오히려 본 발명은 임의의 직류 위상 수의 인버터도 포함한다. 직류는 예컨대 차량 배터리로부터 수신될 수 있다. 뿐만 아니라 발생된 교류는, 압축기의 전동기를 구동하는데 사용될 수 있다. 압축기는 공기 조화 장치의 일부일 수 있다.

인버터는 단자(15)들을 갖는 6개의 반도체 스위치(11, 12)를 포함하고, 이때 상기 단자들은 회로 기판 상의 브리지 회로(소위 B6-브리지) 내에서 서로 연결되어 있다. 반도체 스위치(11, 12)들로는 예컨대, 절연 게이트 양극성 트랜지스터(IGBT) 또는 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)와 같은 파워 트랜지스터(power transistor)들이 사용될 수 있다. IBGT들의 경우, 3개의 단자(15)는 컬렉터 단자, 이미터 단자 그리고 게이트 단자이다. MOSFET들의 경우, 단자(15)들은 소스 단자, 드레인 단자 그리고 게이트 단자이다.

이 경우 각각 2개의 마주 놓인 반도체 스위치(11, 12)들은 교류 위상(U, V 또는 W)을 위해 사용되고 반브리지를 형성한다. 단자들의 배선(wiring)은 본 발명에서는 도시되지 않았다. 그러나 이러한 배선은 예컨대, US 2016/032930 A1호에 공지되어 있으므로 상기 문서를 참조할 수 있다.

상기 브리지 회로는 직류원의 한 극과 연결되어 있는 직류-버스(HV-Bus)와 상기 직류원의 다른 한 극과 연결되어 있는 직류-버스를 포함한다. 본 발명에서는 간단함을 위해 반도체 스위치(11)들이 포지티브 직류-버스로 표기되고, 그리고 반도체 스위치(12)들은 네거티브 직류-버스로 표기된다. 그러나 상기 직류-버스의 극성은 반대로도 적용될 수 있다.

상기 포지티브 직류-버스(하이사이드, highside)의 반도체 스위치(11)들은 회로 기판 상에서 제1열에 배치되어 있다. 바꾸어 말하면, 상기 반도체 스위치(11)들의 단자측 한계들은 라인 상에 놓여 있다. 이때 상기 네거티브 직류-버스(로우사이드, Lowside)의 반도체 스위치(12)들은 회로 기판 상에서 제2열에 배치되어 있고, 상기 회로 기판은 제1열에 평행하게 뻗어 있다. 결과적으로, 제1열은 제2열과 대립하고, 이로 인해 반도체 스위치(11, 12)들의 배선이 연결될 수 있는 공간이 만들어진다. 반도체 스위치들의 단자(15)들은 상기 두 열 사이 공간 내에 배치되어 있다.

이와 동시에 제1열의 반도체 스위치(11)들은 각각 제1 간격(d1)을 갖는다. 제2열의 반도체 스위치(12)들은 각각 제2 간격(d2)을 갖는다. 상기 제2 간격(d2)은 상기 제1 간격(d1)보다 크다(d1<d2).

제1 간격(d1)은 바람직하게, 반도체 스위치(11)들이 서로 인접하도록 설정된다. 바꾸어 말하면, 제1 간격은 가능한 한 작게 선택된다. 이러한 내용이 의미하는 바는, 상기 제1 간격은 반도체 스위치(11)들의 기계적 구조뿐만 아니라 부품들에서 요구되는 전기적 절연(전기 절연 협조(electrical insulation coordination))도 가능할 정도로 작게 선택된다는 것이다. 그러므로 반도체 스위치(11)들은 특히 공간을 적게 차지하는 형태로 배치되어 있다.

반도체 스위치들의 이러한 배치로 인해 반도체 스위치(12)들 사이에 간극이 생성된다. 상기 간극은 회로 기판 상에서 회로 트랙(라우팅(routing))을 바람직하게 설계함으로써 간섭을 감소시키기 위해 사용될 수 있다.

도 2는 본 발명에 따른 인버터의 제2 실시 예를 보여준다. 상기 제2 실시 예에 따르면, 인버터는 반도체 스위치(11, 12)들을 위한 제어 회로(20)를 포함하고, 그리고 제2열에 배치된 반도체 스위치들 사이 간극 내에는, 상기 제어 회로로부터 반도체 스위치(11, 12)들까지의 신호 라인들이 뻗어 있으며, 이때 상기 간극은 상기 제2 간격(d2)에 의해 생성된다.

상기 실시 예에서 IGBT들은 반도체 스위치(11, 12)로서 사용된다. 각각의 반도체 스위치(11, 12)는 이미터 단자(E), 컬렉터 단자(C) 그리고 게이트 단자(G)를 구비한다.

각 위상의 게이트 단자(G)들은 게이트 제어 회로(구동 회로, 영문: Dual Gate Driver)(20)들에 의해 제어된다. 상기와 같은 제어는 예를 들면, 펄스폭 변조(PWM: Pulse Width Modulation)에 의해 이루어진다. 상기 게이트 제어 회로(20)들은 회로 기판의 상부면 또는 하부면 상에 배치되어 있으며, 이때 상기 회로 기판은 제2열의 반도체 스위치(12)들 위에 또는 아래에 위치한다.

제어 회로(20)들로부터 제1열에 배치된 반도체 스위치(11)들의 게이트 단자(G)들까지의 신호 라인들은 반도체 스위치(12)들 사이 간극 내에서 뻗어 있으며, 이때 상기 간극은 제2 간격(d2)에 의해 생성된다.

상기와 같은 신호 라인들의 뻗음 및 짧은 라인 길이에 의해서는 게이트 신호들의 장애(간섭)가 방지될 수 있다. 결과적으로 본 발명에 따른 회로 장치는 감소된 간섭 민감성을 갖는 소형 인버터 구조를 가능하게 한다.

또한, 반도체 스위치(11, 12)들은 바람직한 방식으로, 제1열의 컬렉터 단자(C)들과 제2열의 이미터 단자(E)들 사이 간격이 최소화되는 방식으로 배치되어 있다. 뿐만 아니라, 이러한 배치는 배선 길이를 최소화하는데 도움을 주며, 이로 인해 추가 간섭 영향 및 기생적인 피크 전압이 최소화된다.

바람직한 한 실시 예에 따르면, 상기 인버터는 또한 원형 하우징(40)을 포함한다. 반도체 스위치(11, 12)들은 상기 원형 하우징(40) 내에 배치되어 있다. 상기 반도체 스위치(11)들의 제1열은 상기 반도체 스위치(12)들의 제2열보다 하우징의 중심점에서 더 멀리 떨어져 배치되어 있다. 따라서 상기 하우징의 원형 형상은 인버터의 추가 부품들(예컨대, 마이크로 컨트롤러, 커패시터, 플라이백 트랜스포머(flyback transformer), EMC 필터 등)을 바람직하게 그리고 공간을 적게 차지하는 형태로 배치하는 데 최적으로 사용될 수 있다.

바람직한 한 추가 실시 예에 따르면, 제1열의 반도체 스위치(11)는 제2열의 반도체 스위치(12)와 대립한다. 도 2에 도시된 반도체 스위치들의 경우가 이러한 경우이며, 이때 상기 반도체 스위치들은 상기 두 열에서 왼쪽에 배치되어 있다.

도 3은 본 발명에 따른 인버터의 제3 실시 예를 보여준다. 상기 실시 예에서 제2열의 2개의 인접한 반도체 스위치(12)는 라인 방향에 수직인 오프셋(d3, d3')을 갖는다. 결과적으로 반도체 스위치(12)들의 단자측 한계들은 한 라인 상에 놓여 있지 않고, 간격(d3 또는 d3')을 갖는다.

상기 오프셋(d3, d3')들은 임으로 선택될 수 있다. 특히 오프셋은 0일 수 있다(예: d3=0). 그러나 반도체 스위치(12)들이 각각 동일한 오프셋을 갖는 것(d3=d3')이 바람직하다. 이로 인해 브리지 회로의 최대한 대칭적인 구조가 가능해진다.

도 4는 본 발명에 따른 인버터의 제4 실시 예를 보여준다. 상기 제4 실시 예는 제3 실시 예를 토대로 하며, 이 경우 인버터는 버스 바(50)를 포함하고, 이러한 버스 바는 반도체 스위치(11, 12)들에 의해 발생된 교류를 출력한다. 상기 버스 바는 예를 들면 전동식 압축기의 모터와 관통 접속을 통해서 연결되어 있다. 이와 동시에 상기 버스 바(50)는 제2열의 반도체 스위치(12)들의 오프셋에 의해 생성되는 간극 내에서 뻗어 있다.

Claims

전동식 압축기용 인버터로서, 상기 인버터는
제1열(first row)과 제2열(second row)에 배치된 다수의 반도체 스위치(semiconductor switch)(11, 12)를 포함하고,
상기 제1열과 제2열은 서로 평행하며, 그리고
상기 제1열에 배치된 반도체 스위치(11)들은 각각 라인 방향(line direction)으로 제1 간격(d1)을 갖고, 상기 제2열에 배치된 반도체 스위치(12)들은 각각 라인 방향으로 상기 제1 간격보다 큰 제2 간격(d2)을 갖는, 인버터.
제1항에 있어서,
상기 인버터는 또한 상기 반도체 스위치들을 위한 제어 회로(20)를 포함하고, 그리고 상기 제2열에 배치된 반도체 스위치들 사이 간극 내에는, 상기 제어 회로로부터 반도체 스위치들까지의 신호 라인들이 뻗어 있으며, 상기 간극은 상기 제2 간격에 의해 생성되는, 인버터.
제1항에 있어서,
상기 제1 간격은, 상기 제1열에 배치된 반도체 스위치(11)들이 서로 인접하는 방식으로 설정되어 있는, 인버터.
제1항에 있어서,
상기 인버터는 또한 원형 하우징(40)을 포함하고, 그리고 상기 제1열은 상기 제2열보다 상기 하우징의 중심점에서 더 멀리 떨어져서 배치되어 있는, 인버터.
제1항에 있어서,
제1열에 배치된 반도체 스위치(11)가 제2열에 배치된 반도체 스위치(12)와 대립하는, 인버터.
제1항에 있어서,
상기 반도체 스위치들이 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT)이고, 그리고 상기 IGBT들은, 상기 제1열의 컬렉터 단자(collector terminal)들과 제2열의 이미터 단자(emitter terminal)들 사이 간격이 최소화되는 방식으로 배치되어 있는, 인버터.
제1항에 있어서,
상기 반도체 스위치들이 금속 산화물 반도체 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor, MOSFET)이고, 그리고 상기 MOSFET들은, 상기 제1열의 드레인 단자(drain terminal)들과 제2열의 소스 단자(source terminal)들 사이 간격이 최소화되는 방식으로 배치되어 있는, 인버터.
제1항에 있어서,
상기 인버터가 브리지 회로를 형성하는 6개의 반도체 스위치를 포함하고, 상기 브리지 회로는 3상-교류(three-phase alternating current)를 출력하는, 인버터.
제1항에 있어서,
제2열의 2개의 이웃한 반도체 스위치(12)가 라인 방향에 수직인 오프셋(offset)(d3, d3')을 갖는, 인버터.
제9항에 있어서,
상기 인버터는 또한 상기 반도체 스위치들에 의해 발생된 교류를 출력하는 버스 바(busbar)(50)를 포함하고, 상기 버스 바(50)는 상기 오프셋(d3)에 의해 생성되는 간극 내에서 뻗어 있는, 인버터.
제1항 내지 제10항 중 어느 한 항에 따른 인버터를 포함하는, 전동식 압축기.