KR20180000695A - 레벨 시프터 및 전압 레벨을 시프트하는 방법 - Google Patents

레벨 시프터 및 전압 레벨을 시프트하는 방법 Download PDF

Info

Publication number
KR20180000695A
KR20180000695A KR1020170079181A KR20170079181A KR20180000695A KR 20180000695 A KR20180000695 A KR 20180000695A KR 1020170079181 A KR1020170079181 A KR 1020170079181A KR 20170079181 A KR20170079181 A KR 20170079181A KR 20180000695 A KR20180000695 A KR 20180000695A
Authority
KR
South Korea
Prior art keywords
supply voltage
control switch
output
signal
logic value
Prior art date
Application number
KR1020170079181A
Other languages
English (en)
Inventor
아리 파시오
라우리 코스키넨
마테브 투른쿠이스트
Original Assignee
미니마 프로세서 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미니마 프로세서 오와이 filed Critical 미니마 프로세서 오와이
Publication of KR20180000695A publication Critical patent/KR20180000695A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H03K3/356191—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes with synchronous operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

레벨 시프터는 출력 단자를 제1 공급 전압(VDDH)에 연결하여 출력 신호를 하이(high)로 설정하는 제1 제어 스위치(207) 및 상기 출력 단자를 신호 접지(GND)에 연결하여 상기 출력 신호를 로우(low)로 설정하는 제2 스위치(208)를 포함한다. 상기 레벨 시프터는 상기 출력 단자를 상기 제1 공급 전압에 연결하는 사전 충전 스위치(210) 및 상기 제2 제어 스위치를 제어하는 입력 신호의 능력을 제어하기 위한 입력 게이트 회로(211)를 포함한다. 상기 레벨 시프터는 상기 출력 신호에 기초하여 상기 제1 제어 스위치를 제어하는 키퍼 회로(212)를 포함한다. 상기 제1 제어 스위치는 상기 출력 신호가 로우(low)일 때 상기 제1 공급 전압으로 제어되며, 그리고 상기 출력 신호가 하이(high)일 때 상기 제1 공급 전압 및 상기 신호 접지 사이에 있는 제2 공급 전압으로 제어된다.

Description

레벨 시프터 및 전압 레벨을 시프트하는 방법 {A level shifter and a method for shifting voltage level}
본 발명은 입력 신호에 기초하여 출력 신호를 생성하는 레벨 시프터에 관한 것이다. 본 발명은 또한 하나 이상의 레벨 시프터들을 포함하는 전자 기기에 관한 것이다. 뿐만 아니라, 본 발명은 레벨 시프터를 제어하는 방법에 관한 것이다.
디지털 프로세서와 같은 전자 기기의 에너지 소비는 많은 경우에 중요한 문제이다. 예를 들어, 사물 인터넷(IoT), 산업 인터넷(II) 및 만물 인터넷(IoE)과 같은 기술들은 대규모 혁신의 문턱에 있으며, 혁신의 주요 원인은 유비쿼터스 무선 처리 노드들이다. 그러나, 주어진 거리를 가로지르는 비트 전송의 에너지 소비는 무어의 법칙에 따라 무선 노드 내에서의 디지털 처리만큼 유리하게 확장되지 않는다. 따라서 무선 전송의 에너지 비용은 디지털 처리에 비해 비례하여 증가할 것이다. 따라서 에너지 효율을 높이려면 노드 내부 처리량을 증가시켜서 데이터의 무선 전송을 최소화해야 한다. 따라서 프로세서와 디지털 신호 처리(DSP)는 비록 최적화될 가장 중요한 부분은 아닐지라도 최적화될 가장 중요한 부분들 중 하나가 될 것이다. 이는 예를 들면 기계 학습(machine learning), 비디오 등 같은 무선 노드의 기능들이 증가함에 따라 더욱 복잡해질 것이다.
에너지 효율을 높이면 전자 기기의 상이한 섹션들이 서로 다른 공급 전압들로 작동하는 설계를 야기할 수 있다. 예를 들면, 초 저전력 프로세서 시나리오에서, 메모리 블록들은 프로세서들의 공급 전압들 보다 높은 공급 전압을 요구할 수 있다. 따라서, 메모리 블록들은 전자 기기의 보다 높은 전압 도메인에 속하는 반면, 프로세서들은 전자 기기의 보다 낮은 전압 도메인에 속한다. 경우에 따라서는, 특히 중앙 처리 장치(CPU)와 함께, 프로세서의 전원 전압을 종종 코어 전압이라고 부른다.
전형적으로 보다 낮은 전압에서 동작하는 보다 낮은 도메인으로부터 더 높은 전압에서 동작하는 보다 높은 전압 도메인으로 디지털 데이터를 전달하기 위해 하나 이상의 레벨 시프터들이 요구된다. 레벨 시프터들의 에너지 소비는 최소화되어야 하며, 그리고 레벨 시프터들의 에너지 소비는 예를 들어 와이드 데이터 버스들이 레벨 시프팅을 필요로 하는 경우 특히 중요하다.
레벨 시프터의 에너지 소비를 감소시키는 공지된 접근법은 사전 충전을 사용하는 것이며, 이 경우, 레벨 시프터는 보다 낮은 전압 도메인으로부터 보다 높은 전압 도메인으로 디지털 데이터를 전달하기 전에 보다 높은 전압 도메인의 전압으로 사전 충전된다. 일반적으로, 사전 충전은 사전 충전 단계라고 하며, 디지털 데이터의 전달은 일반적으로 평가 단계라고 한다. 사전 충전이 사용되는 레벨 시프터들은 예를 들어 공보들 US8860488 및 US20150207506에 개시되어 있다. US8860488 및 US20150207506에 기술된 레벨 시프터들에서, 2개의 교차 결합된 p-채널 금속 산화물 반도체(PMOS) 트랜지스터들이 이용되고, 그리고 이에 따라 두 개의 별개의 방전 브랜치들이 필요하다. 특허 공보 WO2011097628은 오직 하나의 사전 충전된 브랜치 및 오직 하나의 방전 경로가 필요하고 레벨 시프터의 사전 충전된 출력 단자가 키퍼 회로의 도움으로 높은 논리 값으로 유지되는 레벨 시프터를 설명한다. 그러나 키퍼 회로는 약간의 지연 시간을 가진 다른 레벨 시프터로부터의 게이팅 정보를 필요로 하며, 이러한 배치는 에너지 소비뿐만 아니라 레이아웃 영역을 증가시킨다.
다음은 본 발명의 다양한 실시예들의 일부 양상들의 기본적인 이해를 제공하기 위한 간략화된 요약을 나타낸다. 본 요약은 본 발명의 광범위한 개요가 아니다. 본 요약은 본 발명의 핵심 또는 중요한 요소들을 식별하지도 않고 본 발명의 범위를 기술하지도 않는다. 다음의 요약은 단지 본 발명의 실시예들을 예시하는 상세한 설명의 서두로서 일부 개념들을 단순화된 형태로 나타낼 뿐이다.
본 발명에 따르면, 입력 신호에 기초하여 출력 신호를 생성하는 새로운 레벨 시프터가 제공된다. 본 발명에 따른 레벨 시프터는 다음을 포함한다 :
- 입력 신호를 수신하는 입력 단자 및 출력 신호를 출력하는 출력 단자;
- 상기 출력 단자를 제1 공급 전압에 연결하여 상기 출력 신호를 제1 논리 값으로 설정하는 제1 제어 스위치 및 상기 출력 단자를 신호 접지에 연결하여 상기 출력 신호를 제2 논리 값으로 설정하는 제2 제어 스위치를 포함하는 레벨 시프트 회로;
- 상기 출력 단자를 상기 제1 공급 전압에 연결하는 사전 충전 스위치 및 상기 제2 제어 스위치를 제어하는 상기 입력 신호의 능력을 제어하기 위한 입력 게이트 회로를 포함하는 사전 충전 회로; 및
- 상기 출력 신호에 응답하며, 그리고 상기 출력 신호가 상기 제2 논리 값을 가질 때 상기 제1 제어 스위치의 제어 단자에 상기 제1 공급 전압을 연결하여, 상기 제1 제어 스위치를 비-도통 상태로 유지하고, 그리고 상기 출력 신호가 상기 제1 논리 값을 가질 때 제2 공급 전압을 상기 제1 제어 스위치의 제어 단자에 연결하여, 상기 제1 제어 스위치를 도통 상태로 유지하는 키퍼 회로.
사전 충전 단계 동안, 출력 단자는 사전 충전 스위치를 통해 제1 공급 전압으로 충전되며, 상기 입력 게이트 회로는 입력 신호가 상기 제2 제어 스위치를 제어할 수 없게 만들도록 제어된다. 차후 평가 단계 동안, 사전 충전 스위치는 비 도통 상태이며, 상기 입력 게이트 회로는 상기 입력 신호가 상기 제2 제어 스위치를 제어할 수 있게 한다.
상술된 바와 같이, 상기 출력 신호가 그것의 제1 논리 값을 가질 때 상기 제1 제어 스위치의 제어 단자는 상기 제2 공급 전압에 연결된다. 상기 제2 공급 전압의 적절한 값들을 이용할 때, 상기 제1 제어 스위치가 출력 신호를 제1 논리 값으로 유지하는 능력이 충분히 약해서, 상기 제2 제어 스위치는, 입력 신호가 상기 제2 논리 값에 대응하고 상기 제2 제어 스위치를 제어할 때, 출력 신호를 상기 제2 논리 값으로 끌어올 만큼 충분히 강하다. 제1 제어 스위치 및 제2 제어 스위치의 전기적 특성들(예를 들어, 금속 산화물 반도체(MOS) 전계 효과 트랜지스터들의 경우 채널 임피던스들)을 선택하는 것도 가능하며, 이로써, 상기 제1 제어 스위치가 상기 제2 공급 전압에 의해 제어될 때 출력 신호를 상기 제1 논리 값으로 유지하는 능력은, 상기 입력 신호가 상기 제2 논리 값에 대응하고 상기 제2 제어 스위치를 제어할 때 상기 제2 제어 스위치가 상기 출력 신호를 상기 제2 논리 값으로 끌어오는 능력보다 충분히 약하게 될 수 있다.
상술된 레벨 시프터에서, 교차 연결된 스위치들 및 두 개의 별개의 방전 브랜치들이 필요하지 않다. 또한, 작동 가능하기 위해서, 전술된 레벨 시프터는 다른 레벨 시프터로부터의 게이팅 정보를 필요로 하지 않는다.
본 발명에 따르면, 전술한 종류의 레벨 시프터를 제어하기 위한 새로운 방법 또한 제공된다. 본 발명에 따른 방법은 다음을 포함한다 :
- 상기 출력 신호가 제2 논리 값을 가질 때, 제1 제어 스위치의 제어 단자에 제1 공급 전압을 연결하여 상기 제1 제어 스위치를 비-도통 상태로 유지하는 단계, 그리고
- 상기 출력 신호가 제1 논리 값을 가질 때, 제1 제어 스위치의 제어 단자에 제2 공급 전압을 연결하여 제1 제어 스위치를 도통 상태로 유지하는 단계로서, 상기 제2 공급 전압의 전위는 제1 공급 전압의 전위와 신호 접지의 전위 사이에 있는, 단계.
본 발명에 따르면, 다음을 포함하는 새로운 전자 기기 또한 제공된다 :
- 제1 기능부 및 제2 기능부;
- 본 발명에 따른 하나 이상의 레벨 시프터들로서, 상기 제1 기능부로부터 하나 이상의 입력 신호들을 수신하고, 상기 하나 이상의 입력 신호들에 기초하여 하나 이상의 출력 신호들을 생성하고, 그리고 상기 하나 이상의 출력 신호들을 상기 제2 기능부에 공급하도록 구성되는 하나 이상의 레벨 시프터들; 및
- 상기 제1 공급 전압 및 상기 제2 공급 전압을 생성하고 그리고 상기 제1 공급 전압 및 상기 제2 공급 전압을 상기 하나 이상의 레벨 시프터들에게 공급하도록 구성되는 전압 공급 회로로서, 상기 제2 공급 전압의 전위는 상기 제1 공급 전압의 전위 및 상기 신호 접지의 전위 사이에 있는, 전압 공급 회로.
상기 제1 기능부의 공급 전압은 예를 들어 제2 공급 전압일 수 있으며, 그리고 상기 제2 기능부의 공급 전압은 예를 들어 제1 공급 전압일 수 있다. 상기 제1 기능부는 예를 들어 하나 이상의 디지털 프로세서들을 포함할 수 있으며, 상기 제2 기능부는 예를 들어 하나 이상의 메모리 회로들을 포함할 수 있다.
본 발명의 다수의 예시적이고 비 제한적인 실시예들은 첨부된 종속항들에 기술되어 있다.
본 발명의 부가적인 목적들 및 이점들과 함께, 구조 및 작동 방법 모두에 대한 본 발명의 다양한 예시적이고 비 제한적인 실시예들은 특정 실시예들에 대한 다음의 설명들이 첨부된 도면과 관련하여 읽혀질 때 가장 잘 이해될 것이다.
"포함하다(to comprise)" 및 "구비하다(to include)"라는 동사는 이 문서에서 인용되지 않은 특징들의 존재를 배제하는 것도 아니고 요구하는 것도 아닌 공개 제한 사항들(open limitations)로서 사용된다.
첨부된 종속항들에서 인용된 특징들은 달리 명시되지 않는 한 자유롭게 상호 결합될 수 있다. 또한, 본 명세서 전반에 걸친 단수 형태의 사용은 다수를 배제하지 않는다는 것을 이해해야 한다.
본 발명의 예시적이고 비 제한적인 실시예들 및 그것들의 이점들은 첨부된 도면들을 참조하여 이하에서 보다 상세히 설명된다.
도 1은 본 발명의 예시적이고 비 제한적인 실시예에 따른 레벨 시프터들을 포함하는 전자 기기의 상위 레벨 블록도를 도시한다.
도 2는 본 발명의 예시적이고 비 제한적인 실시예에 따른 레벨 시프터의 회로도를 도시한다.
도 3은 도 2에 도시된 레벨 시프터의 동작을 도시한다.
도 4는 레벨 시프터를 제어하기 위한 본 발명의 예시적이고 비 제한적인 실시예에 따른 방법의 흐름도를 도시한다.
이하의 설명에 제공된 특정 예들은 첨부된 청구항의 청구범위 및/또는 적용 가능성을 제한하는 것으로 해석되어서는 안 된다. 이하의 설명에 제공된 목록들 및 예제 그룹들은 달리 명시되지 않는 한 완전한(exhaustive) 것이 아니다.
도 1은 본 발명의 예시적이고 비 제한적인 실시예에 따른 레벨 시프터들을 포함하는 전자 기기의 상위 레벨 블록도를 도시한다. 3 개의 레벨 시프터들은 참조번호 101, 102 및 103으로 표시되어 있다. 전자 기기는 제1 기능부(120) 및 제2 기능부(121)를 포함한다. 레벨 시프터들은 상기 제1 기능부(120)로부터 입력 신호들(IN(1) ... IN(N))을 수신하도록 구성된다. 레벨 시프터들은 상기 입력 신호들에 기초하여 출력 신호들(OUT(1)…OUT(N))을 생성하여 상기 출력 신호들을 상기 제2 기능부(121)에 공급하도록 구성된다. 이러한 예시적인 경우에서, 상기 전자 기기는 상기 제2 공급 전압(VDDL)의 전위가 제1 공급 전압(VDDH) 및 신호 접지(GND) 사이에 있도록 제1 공급 전압(VDDH) 및 제2 공급 전압(VDDL)을 생성하도록 구성된 전압 공급 회로(122)를 포함한다. 일반적으로, 신호 접지(GND)의 전위는 0으로 간주된다. 상기 제1 기능부(120)는 예를 들어 공급 전압이 제2 공급 전압(VDDL)인 하나 이상의 디지털 프로세서들을 포함할 수 있으며, 그리고 상기 제2 기능부(121)는 예를 들어 공급 전압이 제1 공급 전압(VDDH)인 하나 이상의 메모리 회로들을 포함할 수 있다.
사전 충전 단계 동안, 상기 입력 신호들(IN(1) ... IN(N))은 출력 신호들(OUT(1)…OUT(N))을 제어할 수 없게 되며, 레벨 시프터들의 출력 단자들은 상기 제1 공급 전압(VDDH)으로 사전 충전된다. 이 예시적 경우에서, 상기 제1 공급 전압(VDDH)은 신호 접지(GND)에 대해 양인 것으로 가정된다. 이에 따라, 상기 제1 공급 전압(VDDH)은 상기 출력 신호들(OUT(1)…OUT(N))의 보다 높은 논리 값을 나타내며, 신호 접지(GND)는 출력 신호들의 보다 낮은 논리 값을 나타낸다. 사전 충전 단계에 후속하는 평가 단계 동안, 보다 낮은 논리 값을 갖는 각각의 입력 신호는 출력 신호들 중 상응하는 출력 신호를 보다 낮은 논리 값으로 제어한다. 입력 신호들(IN(1) ... IN(N))의 보다 낮은 논리 값은 신호 접지(GND)일 수 있으며, 입력 신호들의 보다 높은 논리 값은 제2 공급 전압(VDDL)일 수 있다. 상기 제2 기능부(121)는 상술된 사전 충전 단계 및 평가 단계를 제어하도록 구성될 수 있으며, 이로써, 예를 들어 제1 사전 충전 제어 신호(PRE)는 상기 제1 사전 충전 제어 신호(PRE)가 보다 높은 논리 값을 가질 때 입력 신호들(IN(1) ... IN(N))이 상기 출력 신호들(OUT(1)…OUT(N))을 제어할 수 없게 하며, 그리고 제2 사전 충전 제어 신호(PREB)는 상기 제2 사전 충전 제어 신호(PREB)가 보다 낮은 논리 값을 가질 때 레벨 시프터들을 제어하여 그것들의 출력 단자들을 제1 공급 전압(VDDH)으로 사전 충전한다. 상기 제1 사전 충전 제어 신호(PRE)가 그것의 보다 낮은 논리 값으로 변경되고 상기 제2 사전 충전 제어 신호(PREB)가 그것의 보다 높은 논리 값으로 변경될 때 평가 단계가 시작한다. 유리하게는, 상기 제1 사전 충전 제어 신호(PRE) 및 상기 제2 사전 충전 제어 신호(PREB)는 동시에 변경되거나, 또는 상기 제2 사전 충전 제어 신호(PREB)는 상기 제1 사전 충전 제어 신호(PRE)를 변경하기 전에 변경된다. 즉, 입력 신호들(IN(1) ... IN(N))은 사전 충전이 발생할 때 출력 신호들(OUT(1)…OUT(N))을 제어할 수 없게 된다. 상기 제1 사전 충전 제어 신호(PRE) 및 상기 제2 사전 충전 제어 신호(PREB)의 보다 높은 논리 값들은 예를 들어 제1 공급 전압(VDDH)일 수 있으며, 그리고 상기 제1 사전 충전 제어 신호 및 상기 제2 사전 충전 제어 신호의 보다 낮은 논리 값들은 신호 접지(GND)일 수 있다. 일반적으로, 상기 제2 기능부(121)가 상기 사전 충전 제어 신호들(PRE 및 PREB)을 제어하는 전술된 동작은 상기 기능부들(120 및 121) 간의 동기화를 필요로 하며, 이로써, 상기 기능부(120)로부터 상기 기능부(121)로 타이밍 정보가 전달된다. 이러한 동기화는 적절한 공지된 방법으로 구현될 수 있다. 또한, 제1 사전 충전 제어 신호(PRE)는 제2 기능부(121) 대신에 제1 기능부(120)로부터 유래하는 것도 가능하다. 두 경우 모두, 사전 충전 제어 신호들(PRE 및 PREB)은 레벨 시프터들의 풀 업 및 풀 다운 경로들이 동시에 도통 상태에 있는 상황을 피하기 위해 서로 동기화될 필요가 있다.
도 2는 도 1에 도시된 레벨 시프터(101)의 회로도를 도시한다. 도 1에 도시된 다른 레벨 시프터들은 참조번호 101의 레벨 시프터와 유사할 수 있다. 레벨 시프터(101)는 입력 신호(IN)를 수신하기 위한 입력 단자(204) 및 출력 신호(OUT)를 출력하기 위한 출력 단자(205)를 포함한다. 레벨 시프터(101)는 레벨 시프트 회로(206), 사전 충전 회로(209) 및 키퍼 회로(212)를 포함한다. 상기 레벨 시프트 회로(206)는 상기 출력 단자(205)를 제1 공급 전압(VDDH)에 연결하여 상기 출력 신호(OUT)를 그것의 제1 논리 값으로 설정하기 위한 제1 제어 스위치(207), 그리고 상기 출력 단자(205)를 신호 접지(GND)에 연결하여 상기 출력 신호(OUT)를 그것의 제2 논리 값으로 설정하기 위한 제2 제어 스위치(208)를 포함한다. 이 예시적인 경우에서, 상기 출력 신호의 제1 논리 값을 나타내는 제1 공급 전압(VDDH)은 상기 출력 신호의 제2 논리 값을 나타내는 신호 접지(GND)에 대해 양(positive)인 것으로 가정된다. 따라서, 출력 신호(OUT)의 제1 논리 값은 출력 신호의 보다 높은 논리 값이며, 출력 신호(OUT)의 제2 논리 값은 출력 신호의 보다 낮은 논리 값이다. 상기 제1 제어 스위치(207)는 예를 들어 p-채널 금속 산화물 반도체 전계 효과 트랜지스터(PMOS)일 수 있으며, 그리고 상기 제2 제어 스위치(208)는 예를 들어 n-채널 금속 산화물 반도체 전계 효과 트랜지스터(NMOS)일 수 있다.
상기 사전 충전 회로(209)는 상기 출력 단자를 상기 제1 공급 전압(VDDH)에 연결하는 사전 충전 스위치(210)를 포함한다. 사전 충전 스위치(210)는 제2 사전 충전 제어 신호(PREB)에 의해 제어된다. 상기 사전 충전 스위치(210)는 예를 들어 p-채널 금속 산화물 반도체 전계 효과 트랜지스터(PMOS)일 수 있다. 이 예시적 경우에서, 상기 사전 충전 스위치(210)는 상기 제2 사전 충전 제어 신호(PREB)가 그것의 보다 낮은 논리 값을 가질 때 도통 상태에 있으며, 그리고 상기 제2 사전 충전 제어 신호(PREB)가 그것의 보다 높은 논리 값을 가질 때 비-도통 상태에 있다. 상기 사전 충전 회로(209)는 제2 제어 스위치(208)를 제어하는 입력 신호(IN)의 능력(ability)을 제어하기 위한 입력 게이트 회로(211)를 더 포함한다. 이 예시적인 경우에서, 입력 게이트 회로(211)는 입력 신호(IN) 및 제1 사전 충전 제어 신호(PRE)의 NOR 기능을 형성하기 위한 반전 OR-게이트, 즉 NOR 게이트를 포함한다. NOR 게이트의 출력은 제2 제어 스위치(208)의 제어 단자에 연결된다. 제1 사전 충전 제어 신호(PRE)가 보다 높은 논리 값을 가질 때, NOR 게이트의 출력은 입력 신호(IN)에 관계없이 신호 접지(GND)이다. 제1 사전 충전 제어 신호(PRE)가 그것의 보다 낮은 논리 값을 갖고 입력 신호(IN)가 그것의 보다 높은 논리 값을 가질 때, NOR 게이트의 출력은 신호 접지(GND)이다. 제1 사전 충전 제어 신호(PRE)가 그것의 보다 낮은 논리 값을 갖고 입력 신호(IN)가 그것의 보다 낮은 논리 값을 가질 때, NOR 게이트의 출력은 제2 공급 전압(VDDL)이다. 상기 제2 제어 스위치(208)는 NOR 게이트의 출력이 제2 공급 전압(VDDL)일 때 도통 상태에 있으며, 그리고 상기 제2 제어 스위치(208)는 NOR 게이트의 출력이 신호 접지(GND)일 때 비-도통 상태에 있다.
키퍼 회로(212)는 출력 신호(OUT)에 응답하며, 상기 출력 신호(OUT)가 그것의 보다 낮은 논리 값, 즉 신호 접지(GND)를 가질 때 상기 제1 제어 스위치(207)의 제어 단자(213)에 상기 제1 공급 전압(VDDH)을 연결하여, 상기 제1 제어 스위치(207)를 비-도통 상태로 유지한다. 상기 키퍼 회로(212)는 상기 출력 신호(OUT)가 그것의 보다 높은 논리 값, 즉 제1 공급 전압(VDDH)을 가질 때 제2 공급 전압(VDDL)을 상기 제1 제어 스위치(207)의 제어 단자(213)에 연결하여, 상기 제1 제어 스위치(207)를 도통 상태로 유지한다. 이러한 예시적 경우에서, 키퍼 회로(212)는 입력이 출력 신호(OUT)를 수신하도록 구성되고 출력이 상기 제1 제어 스위치의 제어 단자(213)에 연결되는 인버터를 포함한다. 인버터의 보다 높은 출력 값은 제1 공급 전압(VDDH)이며, 그리고 인버터의 보다 낮은 출력 값은 제2 공급 전압(VDDL)이다.
본 발명의 예시적이고 비-한정적인 실시예에 따른 레벨 시프터는 제1 공급 전압(VDDH) 및 제2 공급 전압(VDDL)을 생성하도록 구성된 전압 공급 회로(222)를 포함하여, 제2 공급 전압(VDDL)의 전위가 제1 공급 전압(VDDH)의 전위와 신호 접지(GND)의 전위 사이에 있게 한다. 상기 전압 공급 회로(222)는 예를 들어 VDDH 및 VDDL을 제어하기 위한 선형 레귤레이터(linear regulator)들을 포함할 수 있다. 그러나, 도 1에 도시된 바와 같이, 본 발명의 예시적이고 비 한정적인 실시예에 따른 레벨 시프터는 레벨 시프터의 외부에 있는 소스로부터 제1 공급 전압(VDDH) 및 제2 공급 전압(VDDL)을 수신할 수도 있다.
도 3은 레벨 시프터(101)의 동작을 예시하는 예시적인 경우들을 나타낸다. 제1 예시의 경우, 사전 충전 단계는 시각 t1 및 시각 t2 사이에서 발생한다. 사전 충전 단계 동안, 제1 사전 충전 제어 신호(PRE)는 그것의 보다 높은 논리 값을 가지며, 상기 제2 사전 충전 제어 신호(PREB)는 그것의 보다 낮은 논리 값을 가진다. 상기 사전 충전 스위치(210)는 도통 상태에 있으며, 입력 게이트 회로(211)는 제2 제어 스위치(208)를 비 도통 상태로 유지한다. 입력 신호(IN)는 사전 충전 단계 동안 그것의 보다 낮은 논리 값으로부터 보다 높은 논리 값으로 변한다고 가정된다. 그러나, 입력 신호(IN)의 이러한 변화는 사전 충전 단계 동안에는 아무 효과가 없다. 상기 제2 사전 충전 제어 신호(PREB)가 그것의 보다 높은 논리 값으로 변경되고 상기 제1 사전 충전 제어 신호(PRE)가 그것의 보다 낮은 논리 값으로 변경되는 시각 t2에서 사전 충전 단계가 종료되고 후속 평가 단계가 시작된다. PREB가 그것의 보다 높은 논리 값으로 변경되면 상기 사전 충전 스위치(210)가 비 도통 상태로 전환되며, 그 후, 상기 제2 공급 전압(VDDL)에 의해 제어되는 제1 제어 스위치(207)만이 출력 신호(OUT)를 그것의 보다 높은 논리 값으로 유지한다. PRE의 보다 낮은 논리 값으로의 변경은 입력 신호(IN)가 상기 제2 제어 스위치(208)를 제어하게 한다. 입력 신호(IN)가 평가 단계 동안 그것의 보다 높은 논리 값을 가지기 때문에, 제2 제어 스위치(208)는 비 도통 상태를 유지하며, 따라서 출력 신호는 그것의 보다 높은 논리 값으로 유지된다.
도 3에 도시된 제2 예시적인 경우에서, 사전 충전 단계는 시각 t3 및 시각 t4에서 발생한다. 사전 충전 단계 동안, 제1 사전 충전 제어 신호(PRE)는 그것의 보다 높은 논리 값을 가지며, 그리고 상기 제2 사전 충전 제어 신호(PREB)는 그것의 보다 낮은 논리 값을 갖는다. 사전 충전 스위치(210)는 도통 상태에 있으며, 입력 게이트 회로(211)는 상기 제2 제어 스위치(208)를 비 도통 상태로 유지한다. 사전 충전 단계 동안 입력 신호(IN)가 그것의 보다 높은 논리 값에서 그것의 보다 낮은 논리 값으로 변한다고 가정된다. 그러나, 입력 신호(IN)의 이러한 변화는 사전 충전 단계 동안에는 아무 효과가 없다. 상기 제2 사전 충전 제어 신호(PREB)가 그것의 보다 높은 논리 값으로 변경되고 제1 사전 충전 제어 신호(PRE)가 그것의 보다 낮은 논리 값으로 변경되는 시각 t4에서 사전 충전 단계가 종료되고 후속 평가 단계가 시작한다. PREB가 그것의 보다 높은 논리 값으로 변경되면 상기 사전 충전 스위치(210)가 비 도통 상태로 전환되며, 그 후, 상기 제2 공급 전압(VDDL)에 의해 제어되는 제1 제어 스위치(207)만이 출력 신호(OUT)를 그것의 보다 높은 논리 값으로 유지하는 경향이 있다. PRE의 보다 낮은 논리 값으로의 변경은 입력 신호(IN)가 상기 제2 제어 스위치(208)를 제어하게 한다. 입력 신호(IN)가 평가 단계 동안 그것의 보다 낮은 논리 값을 가지기 때문에, 제2 공급 전압(VDDL)은 제2 제어 스위치(208)의 제어 단자로 도통되며, 이에 따라 상기 제2 제어 스위치(208)는 도통 상태가 된다. 상기 제1 제어 스위치(207)의 제어 단자(213)는 출력 신호(OUT)가 그것의 보다 높은 논리 값을 가질 때 상기 제2 공급 전압(VDDL)에 연결된다. 제2 공급 전압(VDDL)의 적절한 값들을 이용하면, 상기 제1 제어 스위치(207)가 출력 신호(OUT)를 그것의 보다 높은 논리 값으로 유지하는 능력은 너무 약해서, 상기 제2 제어 스위치(208)는, 입력 신호(IN)가 그것의 보다 낮은 값을 갖고 상기 제2 제어 스위치(208)를 제어하도록 인에이블링될 때, 출력 신호(OUT)를 그것의 보다 낮은 논리 값으로 끌어올 만큼 충분히 강하다. 제1 제어 스위치(207) 및 제2 제어 스위치(208)의 전기적 특성들(예를 들어, MOS 트랜지스터들의 채널 임피던스들)을 선택하는 것도 가능하며, 이로써, 상기 제1 제어 스위치(207)가 상기 제2 공급 전압(VDDL)에 의해 제어될 때 출력 신호(OUT)를 그것의 보다 높은 논리 값으로 유지하는 능력은 상기 입력 신호(IN)가 그것의 보다 낮은 논리 값을 갖고 제2 제어 스위치(208)를 제어하도록 인에이블링될 때 제2 제어 스위치(208)가 상기 출력 신호(OUT)를 그것의 보다 낮은 논리 값으로 끌어오는 능력보다 충분히 약할 수 있다. 제2 제어 스위치(208)가 출력 신호(OUT)를 보다 낮은 논리 값으로 끌어당긴 후, 상기 키퍼 회로(212)는 상기 제1 공급 전압(VDDH)을 제1 제어 스위치(207)의 제어 단자(213)에 연결하며, 이에 따라 상기 제1 제어 스위치(207)는 비 도통 상태가 된다.
도 4는 다음을 포함하는 레벨 시프터를 제어하기 위한 본 발명의 예시적이고 비 한정적인 실시예에 따른 방법의 흐름도를 도시한다 :
- 입력 신호(IN)를 수신하는 입력 단자 및 출력 신호(OUT)를 출력하는 출력 단자,
- 출력 단자를 제1 공급 전압(VDDH)에 연결하여 출력 신호(OUT)를 제1 논리 값으로 설정하는 제1 제어 스위치 및 출력 단자를 신호 접지(GND)에 연결하여 출력 신호(OUT)를 제2 논리 값으로 설정하는 제2 스위치를 포함하는 레벨 시프트 회로, 그리고
- 출력 단자를 제1 공급 전압(VDDH)에 연결하는 사전 충전 스위치 및 제2 제어 스위치를 제어하는 입력 신호(IN)의 능력을 제어하기 위한 입력 게이트 회로를 포함하는 사전 충전 회로.
상기 방법은 다음을 포함한다 :
- 동작 401 : 상기 출력 신호(OUT)가 제2 논리 값을 가질 때, 출력 단자 및 제1 공급 전압(VDDH) 사이에 있는 제1 제어 스위치의 제어 단자에 제1 공급 전압(VDDH)을 연결하여 제1 제어 스위치를 비-도통 상태로 유지하는 단계, 그리고
- 동작 402 : 상기 출력 신호(OUT)가 제1 논리 값을 가질 때, 제1 제어 스위치의 제어 단자에 제2 공급 전압(VDDL)을 연결하여 제1 제어 스위치를 도통 상태로 유지하는 단계로서, 상기 제2 공급 전압(VDDL)의 전위는 제1 공급 전압(VDDH)의 전위와 신호 접지(GND)의 전위 사이에 있는, 단계.
본 발명의 예시적이고 비 제한적인 실시예에 따른 방법에서, 제1 제어 스위치는 입력이 출력 신호(OUT)를 수신하고 출력이 상술된 제1 제어 스위치의 제어 단자에 연결되는 인버터로 제어된다. 출력 신호(OUT)가 제2 논리 값을 가질 때 상기 인버터의 출력은 제1 공급 전압(VDDH)에 연결되며, 출력 신호(OUT)가 제1 논리 값을 가질 때 상기 인버터의 출력은 제2 공급 전압(VDDL)에 연결된다.
전술한 설명에서 제공된 특정 예들은 첨부된 청구항의 청구 범위 및/또는 적용 가능성을 제한하는 것으로 해석되어서는 안 된다. 전술한 설명에서 제공된 목록들 및 예제 그룹들은 달리 명시되지 않는 한 완전한(exhaustive) 것이 아니다.

Claims (9)

  1. 입력 신호(IN)에 기초하여 출력 신호(OUT)를 생성하는 레벨 시프터(101 내지 103)로서,
    입력 신호를 수신하는 입력 단자(204) 및 출력 신호를 출력하는 출력 단자(205);
    상기 출력 단자를 제1 공급 전압(VDDH)에 연결하여 상기 출력 신호를 제1 논리 값으로 설정하는 제1 제어 스위치(207) 및 상기 출력 단자를 신호 접지(GND)에 연결하여 상기 출력 신호를 제2 논리 값으로 설정하는 제2 제어 스위치(208)를 포함하는 레벨 시프트 회로(206);
    상기 출력 단자를 상기 제1 공급 전압에 연결하는 사전 충전 스위치(210) 및 상기 제2 제어 스위치를 제어하는 상기 입력 신호의 능력을 제어하기 위한 입력 게이트 회로(211)를 포함하는 사전 충전 회로(209); 및
    상기 출력 신호에 응답하며, 그리고 상기 출력 신호가 상기 제2 논리 값을 가질 때 상기 제1 제어 스위치의 제어 단자(213)에 상기 제1 공급 전압을 연결하여, 상기 제1 제어 스위치를 비-도통 상태로 유지하는 키퍼 회로(212);를 포함하며,
    상기 키퍼 회로는 상기 출력 신호가 상기 제1 논리 값을 가질 때 제2 공급 전압(VDDL)을 상기 제1 제어 스위치의 제어 단자에 연결하여, 상기 제1 제어 스위치를 도통 상태로 유지하도록 구성되는 것을 특징으로 하는 레벨 시프터.
  2. 청구항 1에 있어서,
    상기 제1 제어 스위치(207)는 p-채널 금속 산화물 반도체 전계 효과 트랜지스터(PMOS)이며, 그리고 상기 제2 제어 스위치(208)는 n-채널 금속 산화물 반도체 전계 효과 트랜지스터(NMOS)인, 레벨 시프터.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 사전 충전 스위치(210)는 p-채널 금속 산화물 반도체 전계 효과 트랜지스터인, 레벨 시프터.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 입력 게이트 회로(211)는 입력 신호(IN) 및 사전 충전 제어 신호(PRE)의 NOR 기능을 형성하기 위해 그리고 상기 제2 제어 스위치(208)의 제어 단자에 상기 NOR 기능을 공급하기 위해 NOR 게이트를 포함하는, 레벨 시프터.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 키퍼 회로(212)는 입력이 상기 출력 신호(OUT)를 수신하도록 구성되고 출력이 상기 제1 제어 스위치의 제어 단자(213)에 연결되는 인버터를 포함하며,
    상기 출력 신호가 상기 제2 논리 값을 가질 때 상기 인버터의 출력은 상기 제1 공급 전압(VDDH)에 연결되며, 그리고 상기 출력 신호가 상기 제1 논리 값을 가질 때 상기 인버터의 출력은 상기 제2 공급 전압(VDDL)에 연결되는, 레벨 시프터.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 레벨 시프터는 상기 제2 공급 전압의 전위가 상기 제1 공급 전압의 전위 및 상기 신호 접지의 전위 사이에 있도록 상기 제1 공급 전압 및 상기 제2 공급 전압을 생성하도록 구성된 전압 공급 회로(222)를 포함하는, 레벨 시프터.
  7. 전자 기기에 있어서,
    제1 기능부(120) 및 제2 기능부(121)를 포함하며,
    - 청구항 1 내지 청구항 6 중 어느 한 항에 따른 하나 이상의 레벨 시프터들(101 내지 103)로서, 상기 제1 기능부로부터 하나 이상의 입력 신호들(IN)을 수신하고, 상기 하나 이상의 입력 신호들에 기초하여 하나 이상의 출력 신호들(OUT)을 생성하고, 그리고 상기 하나 이상의 출력 신호들을 상기 제2 기능부에 공급하도록 구성되는 하나 이상의 레벨 시프터들(101 내지 103); 및
    - 상기 제1 공급 전압(VDDH) 및 상기 제2 공급 전압(VDDL)을 생성하고 그리고 상기 제1 공급 전압 및 상기 제2 공급 전압을 상기 하나 이상의 레벨 시프터들에게 공급하도록 구성되는 전압 공급 회로(122)로서, 상기 제2 공급 전압의 전위는 상기 제1 공급 전압의 전위 및 상기 신호 접지(GND)의 전위 사이에 있는, 전압 공급 회로(122);를 더 포함하는 것을 특징으로 하는, 전자 기기.
  8. 레벨 시프터를 제어하는 방법으로서,
    상기 레벨 시프터는 :
    입력 신호를 수신하는 입력 단자 및 출력 신호를 출력하는 출력 단자;
    상기 출력 단자를 제1 공급 전압에 연결하여 상기 출력 신호를 제1 논리 값으로 설정하는 제1 제어 스위치 및 상기 출력 단자를 신호 접지에 연결하여 상기 출력 신호를 제2 논리 값으로 설정하는 제2 제어 스위치를 포함하는 레벨 시프트 회로; 및
    상기 출력 단자를 상기 제1 공급 전압에 연결하는 사전 충전 스위치 및 상기 제2 제어 스위치를 제어하는 상기 입력 신호의 능력을 제어하기 위한 입력 게이트 회로를 포함하는 사전 충전 회로;를 포함하며,
    상기 방법은 :
    상기 출력 신호가 상기 제2 논리 값을 가질 때, 상기 제1 제어 스위치의 제어 단자에 상기 제1 공급 전압을 연결하여 상기 제1 제어 스위치를 비-도통 상태로 유지하는 단계(401)를 포함하며,
    상기 방법은 상기 출력 신호가 상기 제1 논리 값을 가질 때, 상기 제1 제어 스위치의 제어 단자에 제2 공급 전압을 연결하여 상기 제1 제어 스위치를 도통 상태로 유지하는 단계(402)로서, 상기 제2 공급 전압의 전위는 상기 제1 공급 전압의 전위와 신호 접지의 전위 사이에 있는, 단계(402)를 포함하는 것을 특징으로 하는, 방법.
  9. 청구항 8에 있어서,
    상기 제1 제어 스위치는 입력이 상기 출력 신호를 수신하고 출력이 상기 제1 제어 스위치의 제어 단자에 연결되는 인버터로 제어되며,
    상기 출력 신호가 상기 제2 논리 값을 가질 때 상기 인버터의 출력은 상기 제1 공급 전압에 연결되며, 그리고 상기 출력 신호가 상기 제1 논리 값을 가질 때 상기 인버터의 출력은 상기 제2 공급 전압에 연결되는, 방법.













KR1020170079181A 2016-06-23 2017-06-22 레벨 시프터 및 전압 레벨을 시프트하는 방법 KR20180000695A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20165521 2016-06-23
FI20165521A FI127771B (en) 2016-06-23 2016-06-23 Level converter and method for converting the voltage level

Publications (1)

Publication Number Publication Date
KR20180000695A true KR20180000695A (ko) 2018-01-03

Family

ID=59152689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170079181A KR20180000695A (ko) 2016-06-23 2017-06-22 레벨 시프터 및 전압 레벨을 시프트하는 방법

Country Status (7)

Country Link
US (1) US10469084B2 (ko)
EP (1) EP3261251A1 (ko)
JP (1) JP2018026802A (ko)
KR (1) KR20180000695A (ko)
CN (1) CN107547080A (ko)
FI (1) FI127771B (ko)
TW (1) TW201813312A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171080B2 (en) * 2016-09-20 2019-01-01 Qualcomm Incorporated Voltage level shifter (VLS) circuits employing a pre-conditioning circuit for pre-conditioning an input signal to be voltage level shifted in response to a pre-charge phase
CN108712166B (zh) * 2018-02-27 2022-06-28 北京时代民芯科技有限公司 一种自适应电平转换电路
CN113452363A (zh) * 2020-03-24 2021-09-28 长鑫存储技术(上海)有限公司 动态控制转换电路
US11921651B2 (en) * 2021-06-07 2024-03-05 AyDeeKay LLC Interface module with low-latency communication of electrical signals between power domains

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267436B2 (ja) * 1993-04-19 2002-03-18 三菱電機株式会社 半導体装置
US20020047726A1 (en) 2000-03-31 2002-04-25 Narendra Siva G. Footless domino gate
US6693461B2 (en) 2001-12-20 2004-02-17 Intel Corporation Multiple supply-voltage zipper CMOS logic family with low active leakage power dissipation
US7355905B2 (en) * 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
US7764087B2 (en) 2006-02-01 2010-07-27 Wisconsin Alumni Research Foundation Low swing domino logic circuits
US7355447B2 (en) * 2006-06-02 2008-04-08 Bae Systems Information And Electronic Systems Integration Inc. Level shifter circuit
US7808294B1 (en) 2007-10-15 2010-10-05 Netlogic Microsystems, Inc. Level shifter with balanced rise and fall times
US7804334B2 (en) * 2008-07-29 2010-09-28 Qualcomm Incorporated High signal level compliant input/output circuits
US8593203B2 (en) * 2008-07-29 2013-11-26 Qualcomm Incorporated High signal level compliant input/output circuits
US7800407B1 (en) * 2009-06-26 2010-09-21 Intel Corporation Multiple voltage mode pre-charging and selective level shifting
US8179178B2 (en) * 2009-08-13 2012-05-15 Via Technologies, Inc. Registers with reduced voltage clocks
JP5350141B2 (ja) * 2009-08-26 2013-11-27 ルネサスエレクトロニクス株式会社 レベルシフト回路
US7986165B1 (en) 2010-02-08 2011-07-26 Qualcomm Incorporated Voltage level shifter with dynamic circuit structure having discharge delay tracking
US8406077B2 (en) * 2010-07-01 2013-03-26 Qualcomm Incorporated Multi-voltage level, multi-dynamic circuit structure device
US8559247B2 (en) * 2011-05-16 2013-10-15 Apple Inc. Dynamic level shifter for interfacing signals referenced to different power supply domains
US8912853B2 (en) * 2012-06-14 2014-12-16 Apple Inc. Dynamic level shifter circuit and ring oscillator using the same
KR20190003864A (ko) * 2012-12-27 2019-01-09 인텔 코포레이션 동적 전력 및 피크 전류를 낮추기 위한 sram 비트라인과 기입 보조 장치 및 방법과, 듀얼 입력 레벨-쉬프터
US8860488B2 (en) 2013-03-06 2014-10-14 Micron Technology, Inc. Apparatuses and method for shifting a voltage level
KR102078291B1 (ko) 2014-01-20 2020-02-19 에스케이하이닉스 주식회사 레벨 쉬프터
US9385722B2 (en) * 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit
US9608637B2 (en) * 2015-08-14 2017-03-28 Qualcomm Incorporated Dynamic voltage level shifters employing pulse generation circuits, and related systems and methods
US10171080B2 (en) * 2016-09-20 2019-01-01 Qualcomm Incorporated Voltage level shifter (VLS) circuits employing a pre-conditioning circuit for pre-conditioning an input signal to be voltage level shifted in response to a pre-charge phase

Also Published As

Publication number Publication date
FI20165521A (fi) 2017-12-24
CN107547080A (zh) 2018-01-05
EP3261251A1 (en) 2017-12-27
TW201813312A (zh) 2018-04-01
JP2018026802A (ja) 2018-02-15
US10469084B2 (en) 2019-11-05
FI127771B (en) 2019-02-15
US20170373691A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
EP2835908B1 (en) Level shifter
KR20180000695A (ko) 레벨 시프터 및 전압 레벨을 시프트하는 방법
JP2007505556A (ja) レベル・シフター
US7973560B2 (en) Level shifter
US7548093B1 (en) Scheme of level shifter cell
KR20170043995A (ko) 저전력 고속 집적 클럭 게이팅 셀
US10560084B2 (en) Level shift circuit
US20160078923A1 (en) Semiconductor memory device
US8749292B2 (en) Voltage level shifter having a first operating mode and a second operating mode
JPH04263514A (ja) 論理回路
KR20100133610A (ko) 전압 레벨 시프터
KR101005265B1 (ko) 레이스 컨디션 문제를 묵인하는 디지털 회로
CN112640310A (zh) 动态供电转移
TWM576366U (zh) 具輔助電路之位準轉換電路
US11764784B2 (en) Semiconductor device including a level shifter and method of mitigating a delay between input and output signals
KR100576472B1 (ko) 어드레스 래치회로
US9515654B2 (en) Semiconductor apparatus
TWM565921U (zh) 電壓位準移位器
TWM531694U (zh) 電壓位準轉換器
KR100239410B1 (ko) 데이타 버스 프리차지 회로
TWM643204U (zh) 用於轉換小幅度輸入信號之電位轉換器
TWM565914U (zh) 電位轉換器
KR19990053195A (ko) 전원전압에 따른 프리차지 동작을 개선한 반도체 장치
TWM536817U (zh) 電壓位準移位器
TWM528555U (zh) 電壓位準轉換器

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application