CN113452363A - 动态控制转换电路 - Google Patents
动态控制转换电路 Download PDFInfo
- Publication number
- CN113452363A CN113452363A CN202010211358.4A CN202010211358A CN113452363A CN 113452363 A CN113452363 A CN 113452363A CN 202010211358 A CN202010211358 A CN 202010211358A CN 113452363 A CN113452363 A CN 113452363A
- Authority
- CN
- China
- Prior art keywords
- terminal
- semiconductor switch
- control
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Abstract
本公开涉及半导体技术领域,具体涉及一种动态控制转换电路。该电路包括:动态控制单元,动态控制单元用于根据接收到的输入信号产生动态控制信号;第一半导体开关,第一半导体开关的控制端连接动态控制单元的第一信号输出端,第一半导体开关的第一端连接第一电压端;第二半导体开关,第二半导体开关的控制端连接动态控制单元的第二信号输出端;电路输出单元,电路输出单元的第一控制端连接第一半导体开关的第二端和第二半导体开关的第一端;电路输出单元的第二控制端连接第二半导体开关的第二端和动态控制单元的第三信号输出端。该电路可以有效地避免开关竞争的问题,仅使用很少的面积占用和很低的生产成本便可以实现对电位信号的动态转换控制。
Description
技术领域
本公开涉及半导体技术领域,具体涉及一种动态控制转换电路。
背景技术
在进行集成电路设计时,经常会遇到需要对电压信号进行电位转换的情况,例如当工作电压需求不同时,需要及时地对电压信号做出转换调整。现有技术一般是通过结构复杂的转换芯片作为中间传输电路,实现电位转换。然而,传统的转换芯片不仅生产成本高,而且占用面积大,严重地影响了集成电路的使用性能。
发明内容
本公开的目的在于提供一种动态控制转换电路,进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的电路结构复杂、生产成本高、占用面积大等技术问题。
根据本公开的一个方面,提供一种动态控制转换电路,该电路包括:
动态控制单元,所述动态控制单元用于根据接收到的输入信号产生动态控制信号;
第一半导体开关,所述第一半导体开关的控制端连接所述动态控制单元的第一信号输出端,所述第一半导体开关的第一端连接第一电压端;
第二半导体开关,所述第二半导体开关的控制端连接所述动态控制单元的第二信号输出端;
电路输出单元,所述电路输出单元的第一控制端连接所述第一半导体开关的第二端和所述第二半导体开关的第一端;所述电路输出单元的第二控制端连接所述第二半导体开关的第二端和所述动态控制单元的第三信号输出端。
在本公开的一些示例性实施方式中,基于以上技术方案,所述动态控制单元的供电电源的电位低于所述第一电压端的电位。
在本公开的一些示例性实施方式中,基于以上技术方案,所述第二信号输出端输出与所述第一信号输出端相同的控制信号,所述第三信号输出端输出与所述第一信号输出端不同的控制信号。
在本公开的一些示例性实施方式中,基于以上技术方案,所述电路输出单元包括:
第三半导体开关,所述第三半导体开关的控制端作为所述电路输出单元的第一控制端,所述第三半导体开关的第一端连接第三电压端,所述第三半导体开关的第二端作为所述电路输出单元的输出端;
第四半导体开关,所述第四半导体开关的控制端作为所述电路输出单元的第二控制端,所述第三半导体开关的第一端连接第四电压端,所述第三半导体开关的第二端作为所述电路输出单元的输出端。
在本公开的一些示例性实施方式中,基于以上技术方案,所述第三电压端与所述第一电压端具有相同的电位,所述第四电压端为接地电压端。
在本公开的一些示例性实施方式中,基于以上技术方案,所述动态控制单元包括:
与门元件,所述与门元件的第一输入端用于接收输入复位信号,所述与门元件的第二输入端用于接收输入控制信号,所述与门元件的输出端作为所述动态控制单元的第一信号输出端和第二信号输出端;
与非门元件,所述与非门元件的第一输入端用于接收所述输入复位信号,所述与非门元件的第二输入端用于接收所述输入控制信号,所述与非门元件的输出端作为所述动态控制单元的第三信号输出端。
在本公开的一些示例性实施方式中,基于以上技术方案,所述动态控制单元还包括:
反相器,所述反相器的输入端用于接收所述输入复位信号,所述反相器的输出端作为所述动态控制单元的第四信号输出端,所述第四信号输出端连接所述电路输出单元的第三控制端。
在本公开的一些示例性实施方式中,基于以上技术方案,所述电路输出单元包括:
第三半导体开关,所述第三半导体开关的控制端作为所述电路输出单元的第一控制端,所述第三半导体开关的第一端连接第三电压端,所述第三半导体开关的第二端作为所述电路输出单元的输出端;
第四半导体开关,所述第四半导体开关的控制端作为所述电路输出单元的第二控制端,所述第四半导体开关的第一端连接第四电压端,所述第四半导体开关的第二端作为所述电路输出单元的输出端;
第五半导体开关,所述第五半导体开关的控制端作为所述电路输出单元的第三控制端,所述第五半导体开关的第一端连接第五电压端,所述第五半导体开关的第二端作为所述电路输出单元的输出端。
在本公开的一些示例性实施方式中,基于以上技术方案,所述第三电压端与所述第一电压端具有相同的电位,所述第四电压端和所述第五电压端为接地电压端。
在本公开的一些示例性实施方式中,基于以上技术方案,所述第一半导体开关的第一端通过第六半导体开关连接至所述第一电压端;其中,所述第六半导体开关的控制端连接所述电路输出单元的输出端,所述第六半导体开关的第一端连接所述第一电压端,所述第六半导体开关的第二端连接所述第一半导体开关的第一端。
在本公开示例性实施方式提供的技术方案中,通过配置能够交替切换状态的第一半导体开关和第二半导体开关,可以有效地避免开关竞争的问题,仅使用很少的面积占用和很低的生产成本便可以实现对电位信号的动态转换控制。而且该动态控制转换电路具有结构简单的特点,可以提高集成电路的稳定性和可靠性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示意性地示出了本公开一些示例性实施方式中的动态控制转换电路的电路结构示意图。
图2示意性地示出了本公开另一些示例性实施方式中的动态控制转换电路的电路结构示意图。
图3示意性地示出了输出信号Output跟随输入控制信号Input的信号变化状态示意图。
图4示意性地示出了本公开另一些示例性实施方式中的动态控制转换电路的电路结构示意图。
附图标记说明如下:
110-动态控制单元;
130-电路输出单元;
111-与门元件;
112-与非门元件;
113-反相器;
121-第一半导体开关;
122-第二半导体开关;
123-第三半导体开关;
124-第四半导体开关;
125-第五半导体开关;
126-第六半导体开关;
VX-第一电压端;
VY-第二电压端;
VZ-第三电压端;
VO1-第四电压端;
VO2-第五电压端。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
图1示意性地示出了本公开一些示例性实施方式中的动态控制转换电路的电路结构示意图。如图1所示,该动态控制转换电路主要可以包括:动态控制单元110、第一半导体开关121、第二半导体开关122和电路输出单元130。
动态控制单元110用于根据接收到的输入控制信号Input产生动态控制信号。动态控制单元110可以通过第一信号输出端输出第一控制信号Ctrl A,通过第二信号输出端输出第二控制信号Ctrl B,并通过第三信号输出端输出第三控制信号Ctrl C。
第一半导体开关121具有控制端、第一端和第二端,例如可以是一PMOS晶体管。第一半导体开关121的控制端连接动态控制单元110的第一信号输出端,第一半导体开关121的第一端连接至第一电压端VX。由第一信号输出端输出的第一控制信号Ctrl A可以用于控制第一半导体开关121的导通和断开。
第二半导体开关122具有控制端、第一端和第二端,例如可以是一NMOS晶体管。第二半导体开关122的控制端连接动态控制单元110的第二信号输出端,由第二信号输出端输出的第二控制信号Ctrl B可以用于控制第二半导体开关122的导通和断开。
电路输出单元130具有第一控制端、第二控制端和输出端。电路输出单元130的第一控制端连接第一半导体开关121的第二端和第二半导体开关122的第一端;电路输出单元130的第二控制端连接第二半导体开关122的第二端和动态控制单元110的第三信号输出端。电路输出单元130可以通过其第二控制端接收由第三信号输出端输出的第三控制信号Ctrl C或者接收通过第二半导体开关122传输的另一控制信号。电路输出单元130的输出端用于产生输出信号Output。
第二电压端VY是动态控制单元110的供电电源,在一些可选的实施方式中,该供电电源的电位低于第一电压端的电位,从而可以实现由较低电位输入实现较高电位输出的信号转换效果。
在本公开示例性实施方式提供的技术方案中,通过配置能够交替切换状态的第一半导体开关和第二半导体开关,可以有效地避免开关竞争的问题,仅使用很少的面积占用和很低的生产成本便可以实现对电位信号的动态转换控制。而且该动态控制转换电路具有结构简单的特点,可以提高集成电路的稳定性和可靠性。
图2示意性地示出了本公开另一些示例性实施方式中的动态控制转换电路的电路结构示意图。如图2所示,在以上实施方式的基础上,动态控制单元110主要可以包括:与门元件111和与非门元件112。
与门元件111具有第一输入端、第二输出端和输出端。与门元件111的第一输入端用于接收输入复位信号Rst,与门元件111的第二输入端用于接收输入控制信号Input;与门元件111的输出端同时作为动态控制单元110的第一信号输出端和第二信号输出端,用于输出相同的第一控制信号Ctrl A和第二控制信号Ctrl B。需要说明的是,在其他一些实施方式中,第一控制信号和第二控制信号也可以是不同的控制信号,本公开对此不做特殊限定。
与非门元件112具有第一输入端、第二输出端和输出端。与非门元件112的第一输入端用于接收输入复位信号Rst,与非门元件112的第二输入端用于接收输入控制信号Input,与非门元件112的输出端作为动态控制单元110的第三信号输出端,用于输出第三控制信号Ctrl C。
在图2所示的实施方式中,第二信号输出端输出与第一信号输出端相同的控制信号,即第二控制信号Ctrl B与第一控制信号Ctrl A相同;第三信号输出端输出与第一信号输出端不同的控制信号,即第三控制信号Ctrl C与第一控制信号Ctrl A不同。举例而言,当第一控制信号Ctrl A为一高电位控制信号时,第二控制信号Ctrl B也是一高电位控制信号,第三控制信号Ctrl C则为一低电位控制信号;当第一控制信号Ctrl A为一低电位控制信号时,第二控制信号Ctrl B也是一低电位控制信号,第三控制信号Ctrl C则为一高电位控制信号。
继续参考图2所示,电路输出单元130主要可以包括:第三半导体开关123和第四半导体开关124。
第三半导体开关123具有控制端、第一端和第二端,例如可以是一PMOS晶体管。第三半导体开关123的控制端作为电路输出单元130的第一控制端,用于接收通过第一半导体开关121或者第二半导体开关122传输的控制信号;第三半导体开关123的第一端连接第三电压端VZ;第三半导体开关123的第二端作为电路输出单元130的输出端,可以在该开关导通的情况下产生输出信号Output。
第四半导体开关124具有控制端、第一端和第二端,例如可以是一NMOS晶体管。第四半导体开关124的控制端作为电路输出单元130的第二控制端,用于接收通过第二半导体开关122传输的控制信号或者接收由动态控制单元110的第三信号输出端输出的第三控制信号Ctrl C;第四半导体开关124的第一端连接第四电压端VO1,第四半导体开关124的第二端作为电路输出单元130的输出端,可以在该开关导通的情况下产生输出信号Output。
在一些可选的实施方式中,第三电压端VZ可以与第一电压端VX具有相同的电位,第四电压端VO1可以是接地电压端。
在一些可选的实施方式中,如图2所示,第一半导体开关121的第一端通过第六半导体开关126连接至第一电压端VX。其中,第六半导体开关126具有控制端、第一端和第二端,例如可以是一PMOS晶体管。第六半导体开关126的控制端连接电路输出单元130的输出端,第六半导体开关126的第一端连接第一电压端VX,第六半导体开关126的第二端连接第一半导体开关121的第一端。通过配置第六半导体开关126,可以实现对输出信号Output的实时反馈。
下面结合图2对以上各实施方式中的动态控制转换电路的控制转换原理做出详细说明。
如图2所示,第二电压端VY可以提供一高电位的电位信号,当输入控制信号Input发生变化时,动态控制单元110可以自动地根据信号变化对第一半导体开关121和第二半导体开关122的导通和断开状态进行切换,从而控制转换输出信号。举例而言:
在输入复位信号Rst为高电位的时候,当输入控制信号Input为高电位时,由与门元件111输出的第一控制信号Ctrl A和第二控制信号Ctrl B均为高电位控制信号,在这一高电位控制信号的控制下,第一半导体开关121处于断开状态(其第一端和第二端之间的电阻增大),而第二半导体开关122处于导通状态(其第一端和第二端之间的电阻减小);与此同时,由与非门元件112输出的第三控制信号Ctrl C为低电位信号,该低电位信号将被同时传输至第三半导体开关123的控制端和第四半导体开关124的控制端。在低电位的第三控制信号Ctrl C的控制下,第三半导体开关123处于导通状态,第四半导体开关124处于断开状态。在此基础上,由第一电压端VX提供的高电位的电位信号可以经过第三半导体开关123的传输后形成高电位的输出信号Output。
在Rst信号为高电位的时候,当输入控制信号Input为低电位时,由与门元件111输出的第一控制信号Ctrl A和第二控制信号Ctrl B均为低电位控制信号,在这一低电位控制信号的控制下,第一半导体开关121处于导通状态,而第二半导体开关122处于断开状态;与此同时,由与非门元件112输出的第三控制信号Ctrl C为高电位信号,该高电位信号将被传输至第四半导体开关124的控制端。在高电位的第三控制信号Ctrl C的控制下,第四半导体开关124处于导通状态。在此基础上,由第四电压端VO1提供的低电位的电位信号可以经过第四半导体开关124的传输后形成低电位的输出信号Output。
当需要控制输出信号重置复位时,可以将输入复位信号Rst调整为低电位,此时输出信号Output被重置为低电位,并且不受输入控制信号Input的电位变化的影响。在完成重置复位后,可以重新将输入复位信号Rst调整为高电位,此时可以继续通过输入控制信号Input实现对输出信号Output的控制。
图3示意性地示出了输出信号Output跟随输入控制信号Input的信号变化状态示意图。如图3所示,利用本公开示例性实施方式提供的动态控制转换电路可以有效地实现信号的电位转换。
图4示意性地示出了本公开另一些示例性实施方式中的动态控制转换电路的电路结构示意图。如图4所示,在以上各实施方式的基础上,动态控制单元110主要可以包括:与门元件111、与非门元件112和反相器113。
与门元件111具有第一输入端、第二输出端和输出端。与门元件111的第一输入端用于接收输入复位信号Rst,与门元件111的第二输入端用于接收输入控制信号Input,与门元件111的输出端作为动态控制单元110的第一信号输出端和第二信号输出端,用于输出相同的第一控制信号Ctrl A和第二控制信号Ctrl B。需要说明的是,在其他一些实施方式中,第一控制信号和第二控制信号也可以是不同的控制信号,本公开对此不做特殊限定。
与非门元件112具有第一输入端、第二输出端和输出端。与非门元件112的第一输入端用于接收输入复位信号Rst,与非门元件112的第二输入端用于接收输入控制信号Input,与非门元件112的输出端作为动态控制单元110的第三信号输出端,用于输出第三控制信号Ctrl C。
反相器113的输入端用于接收输入复位信号Rst,反相器113的输出端作为动态控制单元110的第四信号输出端,第四信号输出端连接电路输出单元130的第三控制端,用于向电路输出单元130输出第四控制信号Ctrl D。
继续参考图4,电路输出单元130主要可以包括:第三半导体开关123、第四半导体开关124和第五半导体开关125。
第三半导体开关123具有控制端、第一端和第二端,例如可以是一PMOS晶体管。第三半导体开关123的控制端作为电路输出单元130的第一控制端,用于接收通过第一半导体开关121或者第二半导体开关122传输的控制信号;第三半导体开关123的第一端连接第三电压端VZ;第三半导体开关123的第二端作为电路输出单元130的输出端,可以在该开关导通的情况下产生输出信号Output。
第四半导体开关124具有控制端、第一端和第二端,例如可以是一NMOS晶体管。第四半导体开关124的控制端作为电路输出单元130的第二控制端,用于接收通过第二半导体开关122传输的控制信号或者接收由动态控制单元110的第三信号输出端输出的第三控制信号Ctrl C;第四半导体开关124的第一端连接第四电压端VO1,第四半导体开关124的第二端作为电路输出单元130的输出端,可以在该开关导通的情况下产生输出信号Output。
第五半导体开关125具有控制端、第一端和第二端,例如可以是一NMOS晶体管。第五半导体开关125的控制端作为电路输出单元130的第三控制端,用于接收由动态控制单元110的第四信号输出端输出的第四控制信号Ctrl D;第五半导体开关125的第一端连接第五电压端VO2,第五半导体开关125的第二端作为电路输出单元的输出端,可以在该开关导通的情况下产生输出信号Output。
在一些可选的实施方式中,第三电压端VZ与第一电压端VX可以具有相同的电位,第四电压端VO1和第五电压端VO2可以是接地电压端。
在图4所示的动态控制转换电路中,通过配置复位控制信号Rst可以快速高效地将输出信号Output复位或者置位到一个初始状态。举例而言:
当复位控制信号Rst为低电位时,由反相器113输出的第四控制信号Ctrl D为高电位控制信号,在这一高电位控制信号的控制下,第五半导体开关125处于导通状态。在此基础上,由第五电压端VO2提供的低电位的电位信号可以经过第五半导体开关125的传输后形成低电位的输出信号Output,实现输出信号的重置复位。
当复位控制信号Rst为高电位时,由反相器113输出的第四控制信号Ctrl D为低电位控制信号,在这一低电位控制信号的控制下,第五半导体开关125处于断开状态。此时,输出信号Output跟随输入控制信号Input的转换控制与图2所示电路的控制原理相同,此处不再赘述。
另外,需要说明的是,在以上各示例性实施方式中,以NMOS晶体管和PMOS晶体管为例对各个开关器件做出说明,但本公开并不以此为限。各个开关器件可以根据需要选用BJT器件、SCR器件或者CMOS器件等等。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种动态控制转换电路,其特征在于,包括:
动态控制单元,所述动态控制单元用于根据接收到的输入信号产生动态控制信号;
第一半导体开关,所述第一半导体开关的控制端连接所述动态控制单元的第一信号输出端,所述第一半导体开关的第一端连接第一电压端;
第二半导体开关,所述第二半导体开关的控制端连接所述动态控制单元的第二信号输出端;
电路输出单元,所述电路输出单元的第一控制端连接所述第一半导体开关的第二端和所述第二半导体开关的第一端;所述电路输出单元的第二控制端连接所述第二半导体开关的第二端和所述动态控制单元的第三信号输出端。
2.根据权利要求1所述的动态控制转换电路,其特征在于,所述动态控制单元的供电电源的电位低于所述第一电压端的电位。
3.根据权利要求1所述的动态控制转换电路,其特征在于,所述第二信号输出端输出与所述第一信号输出端相同的控制信号,所述第三信号输出端输出与所述第一信号输出端不同的控制信号。
4.根据权利要求1所述的动态控制转换电路,其特征在于,所述电路输出单元包括:
第三半导体开关,所述第三半导体开关的控制端作为所述电路输出单元的第一控制端,所述第三半导体开关的第一端连接第三电压端,所述第三半导体开关的第二端作为所述电路输出单元的输出端;
第四半导体开关,所述第四半导体开关的控制端作为所述电路输出单元的第二控制端,所述第三半导体开关的第一端连接第四电压端,所述第三半导体开关的第二端作为所述电路输出单元的输出端。
5.根据权利要求4所述的动态控制转换电路,其特征在于,所述第三电压端与所述第一电压端具有相同的电位,所述第四电压端为接地电压端。
6.根据权利要求1所述的动态控制转换电路,其特征在于,所述动态控制单元包括:
与门元件,所述与门元件的第一输入端用于接收输入复位信号,所述与门元件的第二输入端用于接收输入控制信号,所述与门元件的输出端作为所述动态控制单元的第一信号输出端和第二信号输出端;
与非门元件,所述与非门元件的第一输入端用于接收所述输入复位信号,所述与非门元件的第二输入端用于接收所述输入控制信号,所述与非门元件的输出端作为所述动态控制单元的第三信号输出端。
7.根据权利要求6所述的动态控制转换电路,其特征在于,所述动态控制单元还包括:
反相器,所述反相器的输入端用于接收所述输入复位信号,所述反相器的输出端作为所述动态控制单元的第四信号输出端,所述第四信号输出端连接所述电路输出单元的第三控制端。
8.根据权利要求7所述的动态控制转换电路,其特征在于,所述电路输出单元包括:
第三半导体开关,所述第三半导体开关的控制端作为所述电路输出单元的第一控制端,所述第三半导体开关的第一端连接第三电压端,所述第三半导体开关的第二端作为所述电路输出单元的输出端;
第四半导体开关,所述第四半导体开关的控制端作为所述电路输出单元的第二控制端,所述第四半导体开关的第一端连接第四电压端,所述第四半导体开关的第二端作为所述电路输出单元的输出端;
第五半导体开关,所述第五半导体开关的控制端作为所述电路输出单元的第三控制端,所述第五半导体开关的第一端连接第五电压端,所述第五半导体开关的第二端作为所述电路输出单元的输出端。
9.根据权利要求8所述的动态控制转换电路,其特征在于,所述第三电压端与所述第一电压端具有相同的电位,所述第四电压端和所述第五电压端为接地电压端。
10.根据权利要求1-9中任意一项所述的动态控制转换电路,其特征在于,所述第一半导体开关的第一端通过第六半导体开关连接至所述第一电压端;其中,所述第六半导体开关的控制端连接所述电路输出单元的输出端,所述第六半导体开关的第一端连接所述第一电压端,所述第六半导体开关的第二端连接所述第一半导体开关的第一端。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010211358.4A CN113452363A (zh) | 2020-03-24 | 2020-03-24 | 动态控制转换电路 |
PCT/CN2021/073328 WO2021190116A1 (zh) | 2020-03-24 | 2021-01-22 | 动态控制转换电路 |
EP21761958.4A EP3923479B1 (en) | 2020-03-24 | 2021-01-22 | Dynamic control conversion circuit |
US17/408,614 US11437996B2 (en) | 2020-03-24 | 2021-08-23 | Dynamic control conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010211358.4A CN113452363A (zh) | 2020-03-24 | 2020-03-24 | 动态控制转换电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113452363A true CN113452363A (zh) | 2021-09-28 |
Family
ID=77806338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010211358.4A Pending CN113452363A (zh) | 2020-03-24 | 2020-03-24 | 动态控制转换电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11437996B2 (zh) |
EP (1) | EP3923479B1 (zh) |
CN (1) | CN113452363A (zh) |
WO (1) | WO2021190116A1 (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09261031A (ja) | 1996-03-21 | 1997-10-03 | Oki Micro Design Miyazaki:Kk | 半導体集積回路の出力バッファ回路 |
JP3954198B2 (ja) * | 1998-06-01 | 2007-08-08 | 富士通株式会社 | 出力回路、レベルコンバータ回路、論理回路、及び、オペアンプ回路 |
US7786760B2 (en) * | 2007-10-24 | 2010-08-31 | National Sun Yat-Sen University | I/O buffer circuit |
US8179178B2 (en) * | 2009-08-13 | 2012-05-15 | Via Technologies, Inc. | Registers with reduced voltage clocks |
CN104333366B (zh) * | 2014-10-30 | 2018-04-27 | 深圳市国微电子有限公司 | 一种数字io电路 |
WO2017098909A1 (ja) * | 2015-12-08 | 2017-06-15 | 株式会社ソシオネクスト | 出力回路 |
FI127771B (en) * | 2016-06-23 | 2019-02-15 | Turun Yliopisto | Level converter and method for converting the voltage level |
-
2020
- 2020-03-24 CN CN202010211358.4A patent/CN113452363A/zh active Pending
-
2021
- 2021-01-22 EP EP21761958.4A patent/EP3923479B1/en active Active
- 2021-01-22 WO PCT/CN2021/073328 patent/WO2021190116A1/zh unknown
- 2021-08-23 US US17/408,614 patent/US11437996B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11437996B2 (en) | 2022-09-06 |
EP3923479B1 (en) | 2023-02-22 |
US20210384908A1 (en) | 2021-12-09 |
EP3923479A1 (en) | 2021-12-15 |
EP3923479A4 (en) | 2022-06-08 |
WO2021190116A1 (zh) | 2021-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9479154B2 (en) | Semiconductor integrated circuit | |
US7893734B2 (en) | Power-on reset circuit | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
JP2010279246A (ja) | 昇圧回路とレベルシフター | |
TWI693774B (zh) | 電源切換電路 | |
US8531227B2 (en) | Level shifter | |
CN113452363A (zh) | 动态控制转换电路 | |
US20190305762A1 (en) | Schmitt trigger circuit | |
JPH1012823A (ja) | 2電源型集積回路 | |
CN113014246B (zh) | 电压电平移位器和电子设备 | |
US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
EP1693963A2 (en) | Interface circuit | |
US6590463B2 (en) | RC oscillator circuit with stable output frequency | |
US20140240002A1 (en) | Voltage level converor and rf switching driver using the same | |
US6639445B2 (en) | Semiconductor integrated circuit | |
JP2005354279A (ja) | 半導体スイッチ回路 | |
US6411243B1 (en) | Mode control circuit | |
US6525597B2 (en) | Circuit configuration with internal supply voltage | |
US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
US20020180507A1 (en) | Resistor network | |
KR100253700B1 (ko) | 반도체 메모리 장치의 내부동작전압 발생회로 | |
CN113595546A (zh) | 宽带高速电平转换电路及高速时钟芯片 | |
JPS5834514Y2 (ja) | Mos自動リセツト回路 | |
CN111082782A (zh) | D触发器控制电路及方法、d触发器 | |
JP2006352502A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |