KR20170139545A - 디바이스 특정 열적 저감 - Google Patents

디바이스 특정 열적 저감 Download PDF

Info

Publication number
KR20170139545A
KR20170139545A KR1020177030390A KR20177030390A KR20170139545A KR 20170139545 A KR20170139545 A KR 20170139545A KR 1020177030390 A KR1020177030390 A KR 1020177030390A KR 20177030390 A KR20177030390 A KR 20177030390A KR 20170139545 A KR20170139545 A KR 20170139545A
Authority
KR
South Korea
Prior art keywords
temperature
thermal
frequency
abatement
specific thermal
Prior art date
Application number
KR1020177030390A
Other languages
English (en)
Inventor
사친 디립 다스누르카르
크리쉬나 레디 두세티
프라사드 라지바로차남 바드리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20170139545A publication Critical patent/KR20170139545A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00—Systems controlled by a computer
    • G05B15/02—Systems controlled by a computer electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1917—Control of temperature characterised by the use of electric means using digital means
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • Y02B60/1275—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Environmental & Geological Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 개시에 포함된 실시예들은 디바이스 특정 열적 저감을 위한 방법 및 장치를 제공한다. 디바이스의 열적 및 전력 거동이 특징화된다. 이어서, 디바이스에 대한 열적 임계치가 결정된다. 각각의 디바이스에 대한 열적 데이터 및 열적 램프 팩터가 결정되고 교차-참조 매트릭스에 저장된다. 온도 및 주파수에 대한 상관관계 팩터가 결정된다. 이러한 상관관계 팩터들은 디바이스 저감 온도를 결정한다. 디바이스 저감 온도는 디바이스 상의 퓨즈 표에 저장될 수 있고, 퓨즈는 디바이스 저감 온도를 영구적으로 저장하기 위해 디바이스 상에서 끊긴다. 장치는 전자 디바이스, 전자 디바이스 내의 메모리, 및 전자 디바이스 내의 퓨즈들의 세트를 포함한다. 디바이스는 또한 정적 주파수가 높은지 또는 동적 주파수가 높은지를 결정하기 위한 수단, 및 그 결정에 기초하여 디바이스에 의해 사용되는 전압 및 주파수를 저감하기 위한 수단을 포함한다.

Description

디바이스 특정 열적 저감
[0001] 본 출원은 2015년 4월 24일자로 미국 특허 상표국에 출원된 정식 출원 제 14/696,182 호의 이점 및 우선권을 주장하고, 그로인해 상기 출원의 전체 내용은 인용에 의해 본원에 통합된다.
[0002] 본 개시는 일반적으로 집적 회로들에 대한 열적 저감 전략들(thermal mitigation strategies)에 관한 것이며, 더 구체적으로, 성능을 최적화하면서, 과전류(over current), 고전력 및 제어되지 않는 열적 거동을 회피하기 위한 디바이스 특정 열적 저감에 관한 것이다.
[0003] IC들(Integrated circuits)은, 데스크 톱 컴퓨터들, 랩톱들, 태블릿들, 모바일 폰들, 스마트 폰들 및 다른 개인용 디바이스들을 비롯하여 대부분의 전자 디바이스들에서 사용된다. 이러한 디바이스들에 대한 애플리케이션들의 범위는 계속해서 성장하고, 훨씬 더 많은 애플리케이션들이 이용 가능한 경우에, 사용량(usage)도 또한 성장한다. 집적 회로들은 자신들을 통합하는 디바이스들의 일체형 부품(integral part)이 되고 있다. 집적 회로들은 또한, 다수의 코어들이 매우 다양한 프로세싱 툴들을 제공함에 따라 상당히 더 복잡해지고 있다. 통상적인 예는 많은 스마트 폰들에서 발견되는 SoC(system-on-chip)이다. 많은 전자 디바이스들은 매우 다양한 애플리케이션들에 의해 지시되는 작업들을 수행하기 위해 다수의 복잡한 집적 회로들 또는 프로세서들을 사용한다.
[0004] 증가되는 프로세서들의 사용은 종종 칩 내의 회로들의 동작에 의해 열이 생성되게 한다. 이러한 열은 증가될 수 있고, 불만족스러운 디바이스 성능, 데이터의 손실 또는 고장을 발생시킬 수 있다. 디바이스 내의 고장은 심하게 사용된 하나의 특정 코어로 제한될 수 있거나, 다수의 코어들로 더 널리 퍼저 영향을 받게 될 수 있다.
[0005] 고장이 발생하지 않을 때조차, 성능이 저하될 수 있다. 스마트 폰들에서, SoC는 높은 온도 한계에 가까운 온도들을 용인(tolerating)하는 문제를 가질 수 있다. 그 한계 근처에서 SOC 성능은 악화될 수 있는데, 왜냐하면, 주파수가 높은 주파수와 낮은 주파수 간에 바운싱할 수 있기 때문이다. 각각의 집적 회로는 고유하고, 자신이 높은 온도들에 얼마나 심각하게 영향을 받는지 및 또한 자신이 얼마나 빨리 냉각되는지에 대해 각기 다르다. 테스팅은 IC들의 높은 온도 거동을 결정하는데 사용될 수 있고, 성능 한계들을 설정하는데 사용될 수 있다.
[0006] IC들의 테스팅은 대형 로트들(large lots)로 빈번하게 수행되는데, 왜냐하면 많은 디바이스들이 생산을 계속하기 위해 전자 디바이스 제조자들에게 전달될 필요가 있을 수 있기 때문이다. 그러한 경우들에서, 테스팅은 전체 로트(entire lot)에 대한 IC 디바이스 규격들을 결정한다. 각각의 IC가 고유할 수 있지만, 동작 특성들을 개별적으로 결정 및 지정하는 것이 실현 불가능한데, 왜냐하면 로트 크기가 너무 클 수 있기 때문이다. 실제로, 이는, 로트 내의 최악의 테스트 디바이스의 거동이 전체 디바이스 개체군(device population)에 대한 열적 벤치마크들(thermal benchmarks)을 결정한다는 것을 의미한다.
[0007] 벤치마크로서 최악의 수행 디바이스를 사용하는 것은 시간을 절약할 수 있지만, IC들의 성능을 저평가(undervaluing)하게 하고, 최적이 아닌 성능을 발생시킬 수 있다. 과전류, 높은 전력 또는 제어되지 않는 열적 거동을 회피하기 위해 디바이스 특정 열적 저감을 제공할 필요성이 당분야에 존재한다.
[0008] 본 개시에 포함된 실시예들은 디바이스 특정 열적 저감을 위한 방법을 제공한다. SoC와 같은 디바이스의 열적 거동은 전력 거동과 같이 특징화된다. 이어서, 디바이스에 대한 열적 임계치는 열적 및 전력 거동에 기초하여 결정된다. 각각의 디바이스에 대한 열적 데이터뿐만 아니라 열적 램프 팩터는 교차-참조 매트릭스에 저장된다. 온도 및 또한 주파수에 대한 상관관계 팩터가 결정된다. 이러한 상관관계 팩터들은 특정 디바이스에 대한 디바이스 저감 온도를 결정하는데 사용된다. 디바이스 저감 온도는, 디바이스 저감 온도를 영구적으로 저장하기 위해 디바이스 상의 끊긴 퓨즈를 통해, 디바이스 상의 퓨즈 표 또는 EEPROM에 저장될 수 있다. 이어서, 개별적인 디바이스들은 소프트웨어 제어에 의한 디바이스 저감 온도에 따라 동작될 수 있다.
[0009] 추가의 실시예는 디바이스 특정 열적 저감을 위한 장치를 제공한다. 장치는 전자 디바이스, 전자 디바이스 내의 메모리, 및 전자 디바이스 내의 퓨즈들의 세트를 포함한다. 퓨즈들 중 적어도 하나는 디바이스 저감 온도를 영구적으로 저장하기 위해 퓨징될(fused) 수 있다.
[0010] 또 다른 실시예는 디바이스 특정 열적 저감을 위한 장치를 제공한다. 장치는 디바이스의 열적 거동을 특징화하기 위한 수단, 디바이스의 전력 거동을 특징화하기 위한 수단, 및 디바이스에 대한 열적 임계 허용오차를 결정하기 위한 수단을 포함한다. 디바이스는 또한 정적 전력이 높은지 또는 동적 전력이 높은지를 결정하기 위한 수단, 및 그 결정에 기초하여 디바이스에 의해 사용되는 전압 및 주파수를 저감하기 위한 수단을 포함한다.
[0011] 도 1은 본원에 설명된 실시예들에 따른, 다수의 활성 코어들에 대한 빠른 열적 변화도(thermal gradient)를 예시한다.
[0012] 도 2는 본원에 설명된 실시예들에 따른, 온도, 전압 감도 및 주파수 감도를 저감하는 방법의 개관을 제공한다.
[0013] 도 3은 본원에 설명된 실시예들에 따른, 각각의 디바이스에서 전력 및 온도 거동을 인코딩하는 방법의 흐름도이다.
[0014] 도 4는 본원에 설명된 실시예들에 따른, 각각의 디바이스에서 주파수 및 온도 거동을 인코딩하는 방법의 흐름도이다.
[0015] 도 5는 본원에 설명된 실시예들에 따른, 각각의 디바이스에서 열적 램프 정보를 인코딩하는 방법의 흐름도이다.
[0016] 도 6은 본원에 설명된 실시예들에 따른, 디바이스 특정 열적 저감 방법의 흐름도이다.
[0017] 첨부된 도면들에 관련하여 아래에 제시된 상세한 설명은 본 발명의 예시적인 실시예들의 설명으로서 의도되고, 본 발명이 실시될 수 있는 유일한 실시예들을 나타내도록 의도되지 않는다. 본 설명 전반에 사용된 용어 "예시적인"은 "예, 사례 또는 예시로서 기능하는 것"을 의미하고, 다른 예시적인 실시예들에 비해 반드시 선호되거나 유리한 것으로 해석되지 않아야 한다. 상세한 설명은 본 발명의 예시적인 실시예들의 완전한 이해를 제공하기 위해서 특정 세부사항들을 포함한다. 본 발명의 예시적인 실시예들이 이러한 특정 세부사항들 없이 실시될 수 있다는 것이 당업자들에게 명백할 것이다. 일부 경우들에서, 본원에 제시된 예시적인 실시예들의 신규성을 불명료하게 하는 것을 피하기 위해, 잘 알려진 구조들 및 디바이스들은 블록도 형태로 도시된다.
[0018] 본 출원에서 사용된 바와 같이, 용어들 "컴포넌트", "모듈", "시스템" 등은 하드웨어, 펌웨어, 하드웨어 및 소프트웨어의 조합, 소프트웨어, 또는 실행중인 소프트웨어 중 어느 하나인 컴퓨터-관련 엔티티를 지칭하도록 의도된다. 예를 들어, 컴포넌트는, 프로세서 상에서 구동하는 프로세스, 집적 회로, 프로세서, 객체, 실행가능한 것, 실행의 스레드, 프로그램 및/또는 컴퓨터일 수 있지만, 이에 한정되지는 않는다. 예시로서, 컴퓨팅 디바이스 상에서 구동하는 애플리케이션 및 컴퓨팅 디바이스 둘 모두는 컴포넌트일 수 있다. 하나 이상의 컴포넌트들이 프로세스 및/또는 실행의 스레드 내에 상주할 수 있고, 컴포넌트는 하나의 컴퓨터 상에 로컬화될 수 있고 그리고/또는 둘 이상의 컴퓨터들 사이에서 분포될 수 있다. 게다가, 이러한 컴포넌트들은 다양한 데이터 구조들이 저장되어 있는 다양한 컴퓨터 판독 가능 매체로부터 실행될 수 있다. 컴포넌트들은 예컨대 하나 이상의 데이터 패킷들(예를 들면, 로컬 시스템에서, 분산 시스템에서 및/또는 신호에 의한 다른 시스템들과의 네트워크(예를 들어, 인터넷)를 통해 다른 컴포넌트와 상호 작용하는 하나의 컴포넌트로부터의 데이터)을 갖는 신호에 따라 로컬 및/또는 원격 프로세스들을 통해 통신할 수 있다.
[0019] 또한, 본원에 설명된 다양한 양상들 또는 특징들은 방법, 장치, 또는 표준 프로그래밍 및/또는 엔지니어링 기술들을 사용하는 제조 물품으로서 구현될 수 있다. 본원에 사용된 용어 "제조 물품"은 임의의 컴퓨터-판독 가능 디바이스, 캐리어 또는 미디어로부터 액세스 가능한 컴퓨터 프로그램을 포함하도록 의도된다. 예컨대, 컴퓨터 판독 가능 매체들은 자기 저장 디바이스들(예컨대, 하드 디스크, 플로피 디스크, 자기 스트립들...), 광학 디스크들(예컨대, CD(compact disk), DVD(digital versatile disk)...), 스마트 카드들, 및 플래시 메모리 디바이스들(예컨대, 카드, 스틱, 키 드라이브...) 및 판독-전용 메모리들, 프로그래밍 가능 판독-전용 메모리들 및 전기적으로 소거 가능한 프로그래밍 가능 판독-전용 메모리들과 같은 집적 회로들을 포함할 수 있지만, 이에 제한되지 않는다.
[0020] 다양한 양상들은, 다수의 디바이스들, 컴포넌트들, 모듈들 등을 포함할 수 있는 시스템들의 관점에서 제시될 것이다. 다양한 시스템들이 추가적인 디바이스들, 컴포넌트들, 모듈들 등을 포함할 수 있고 그리고/또는 도면들과 관련하여 논의되는 디바이스들, 컴포넌트들, 모듈들 등 모두를 포함하지는 않을 수 있다는 것이 이해 및 인지되어야 한다. 이러한 접근법들의 조합이 또한 사용될 수 있다.
[0021] 본 발명의 다른 양상들뿐만 아니라 다양한 양상들의 특징들 및 장점들은 확보된 설명, 첨부된 도면들 및 첨부된 청구항들의 철저한 고려를 통해 당업자들에게 명백해질 것이다.
[0022] IC들 및 SoC들은, 열적 벤치마킹(thermal benchmarking)으로서 또한 알려진 열적 테스팅을 겪는 동안에, 평가된다. 열적 벤치마킹은 디바이스들의 거동을 설정하고, 디바이스의 동작 파라미터들을 결정한다. 멀티-코어 드라이스톤 테스트(Dhrystone test)와 같은 테스트들은 열적 벤치마킹에 사용될 수 있다. 이러한 값들은, 디바이스들이 스마트 폰들, 태블릿들 및 다른 전자 디바이스들과 같은 엔드 제품들에 통합될 때, 온도 한계들 및 설계 제약들을 결정하는데 사용된다.
[0023] 동작 시에, 전자 디바이스가 사용될 때, 열이 발생된다. 이러한 열은 전자 디바이스의 IC들 또는 SoC들 내의 활성 코어들에서 생성된다. 활성 코어들에 의해 생성된 열은, 코어를 포함하는 칩 다이의 온도를 상승시킨다. 다이 온도가 증가할 때, 온도 램프는 코어들에 의해 소멸되는 전력에 비례하는 것으로 예상된다.
[0024] 기존의 저감 알고리즘들 및 온도들은 보편적이다. 그룹 내의 최악의 디바이스의 성능은 디바이스들의 그룹에 대한 성능 한계들을 결정한다. 결과적으로, 성능은 열적 안정성을 성취하기 위해 희생될 수 있다. 최악의 경우 디바이스들은 디바이스들의 글로벌 개체군보다 더 빠른 열적 램프들을 가질 수 있다. 이러한 최악의 경우 디바이스들에 대해, 안정성을 보장하기 위해 더 엄격한 저감 온도들이 요구된다. 그러한 요건들이 최저의 수행 디바이스들의 사용을 가능하게 하지만, 디바이스 개체군 중 나머지는 제재되고(punish), 이어서 성능에 미치지 않을 수 있다(under-performing). 본원에 설명된 실시예들은 저감을 요구하는 디바이스들에게만 저감을 제공하고, 디바이스 개체군을 전체적으로 제재하는 것을 회피한다.
[0025] 열적 제어는 주파수 또는 전압 쌍 중 어느 하나를 사용하여 수행될 수 있다. 더 높은 동적 전력을 갖는 부품들은 주파수 강하에 더 많이 영향을 받는 반면에, 더 높은 정적 전력을 갖는 디바이스들은 전압 강하에 더 많이 영향을 받는다. 주파수이든 또는 전압이든 본원에 설명된 실시예들을 사용하는 부품에 의해 적극적으로(aggressively) 관리될 수 있다.
[0026] 도 1은, 시스템 레벨 테스트가 수행될 때, SoC 디바이스 상의 온도 센서들의 거동을 예시한다. 도 1에 도시된 바와 같이, 코어 활동으로 인한 갑작스러운 온도 증가가 존재한다. 이러한 갑작스러운 증가는 다이 온도 한계들의 중요한 오버슈트를 발생시킬 수 있다. 이러한 갑작스럽고 중요한 다이 온도 오버슈트는, 과도한 경우에, FTG(Fast Thermal Gradient)로 알려져 있고, 이는 잠재적인 시스템 또는 디바이스 고장들 또는 이상들(crashes)을 발생시킬 수 있다.
[0027] 시스템 레벨 테스팅은 증가하는 온도에 대한 다이 허용오차를 테스트하기 위한 소프트웨어를 사용할 수 있다. 낮은 열 허용오차를 갖는 다이는 주파수 면에서 느릴 수 있고 더 낮은 주파수와 더 높은 주파수 간에 바운싱 또는 진동할 수 있다. 테스팅 동안에, 온도는 80도와 90도 간에 고정될 수 있고, 한편 디바이스 거동이 관측된다. 각각의 IC는 고유하고, 각각이 고온에서 상이한 시간 기간 동안 작동될 것이고, 각각은 상이한 레이트로 냉각될 것이다. 또한, 일부 디바이스들은 높은 정적 전력을 갖고, 냉각되지 않을 수 있다. 대부분의 시스템 레벨 테스팅에 대해, 최악의 수행 디바이스는 열적 벤치마크를 결정한다. 열적 벤치마크는, 최악의 경우 디바이스가 기능할 수 있기에 충분히 엄격해야 한다. 테스팅 방법들이 최악의 수행 디바이스들을 식별하고 그들의 개별적인 온도 프로파일들을 관리할 수 있다면, 디바이스 성능 전체가 개선될 것이다.
[0028] 본원에 설명된 실시예들은, 성능을 최대화하고 전력을 최소화하는, 애플리케이션 및 그래픽 프로세서들, 모뎀들 및 SoC들과 같은 디바이스들의 최적화된 전압표들을 제공한다. 더 구체적으로, 본원에 설명된 실시예들은, 개별적인 디바이스들에 프로그래밍되는 부품마다의 열적 저감 설정점들을 제공한다. 이러한 설정점들은, 디바이스에 대한 저감 온도를 결정하기 위해 판독되는 퓨즈 표에 설정된다. 결과적으로, 스마트 폰, 태블릿 또는 PC의 성능을 저하시키는 과전류 및 초과 온도 이벤트들이 회피된다. 또한, 부품마다의 맞춤화된 저감 스케줄은, 위험을 최소화하면서, 성능을 최대화하였다. 평균-초과의 디바이스들은 점진적인(progressive) 저감을 필요로 하는 제한된 샘플들의 거동에 의해 제재되지 않는다.
[0029] 도 2는 온도, 전압 감도 및 주파수 감도를 저감하는 방법의 개관을 제공한다. 방법(200)은, 단계(202)에서 각각의 디바이스에 대한 열적 및 전력 특징화가 수행되는 것을 제공한다. 이러한 특징은 테스트 폼 팩터로 제공된다. 상용 형태의 대응하는 거동은 단계(204)에서 동시에 결정된다. 이러한 값들은 테스트되는 각각의 부품 또는 디바이스에 대한 열적 임계 허용오차를 결정하는데 사용된다. 이어서, 단계(208)에서 이들 값들은 매트릭스에 배치된다. 단계(206)에서, 광범위한 열적 램프 정보 및 온도와 전압 그리고 온도와 주파수 간의 상관관계들은 프로세스로부터 개별적으로, 가능하게는, 클라우드에, 또는 디바이스 내의 EEPROM 또는 퓨즈에, 또는 디바이스 소프트웨어에 저장된다. 단계(210)에서, 디바이스마다의 저감 온도 추천안(recommendation)은 각각의 디바이스 내의 퓨즈들에 저장된다. 이러한 값은, 방법이 수행될 때, 소프트웨어에 의해 다시 판독될 수 있다. 단계(212)에서, 저감 온도들, 전압 감도, 주파수 감도 및 샘플링 레이트에 대한 표들이 결정된다. 이러한 표들은 디바이스 내부의 퓨즈들 및 디바이스 폼 팩터에 기초하여 실행된다.
[0030] 도 3은 각각의 디바이스 내에서 온도 및 전력 거동을 인코딩하기 위한 방법을 예시한다. 방법(300)은, 각각의 디바이스가 전력 및 온도 거동에 대해 테스트되는 단계(302)로 시작된다. 그러한 결정의 부분으로서, 단계(304)에서, 전력 값이 결정된다. 단계(306)에서, 이러한 값은 디바이스 내에 인코딩된다. 이러한 단계는 로트 내의 각각의 디바이스에 대해 수행된다. 단계(308)에서, 퓨즈는 전력 값을 영구적으로 저장하기 위해 디바이스에서 끊긴다. 다음에, 단계(310)에서, 각각의 디바이스에 대한 온도 값이 결정된다. 단계(312)에서 이러한 값은 각각의 디바이스에서 인코딩된다. 단계(314)에서, 퓨즈는 온도 값을 영구적으로 저장하기 위해 각각의 디바이스에서 끊긴다.
[0031] 전력 및 온도 거동에 대한 값들은 각각의 디바이스에서 퓨즈들을 끊음으로써 인코딩된다. 인코딩된 값들은 그 디바이스에 대해 특정하다. 개별적인 저감 온도들은 저장되고, 각각의 디바이스에 대한 열적 램프 레이트를 맞춤화하기 위해 사용될 수 있다. 저장된 표는, 과전류 및 다른 전력 이슈들이 회피되도록 하는 개별적인 저감 온도들을 정의한다.
[0032] 도 4는 각각의 디바이스 내에서 주파수 및 온도 거동을 인코딩하기 위한 방법의 흐름도이다. 방법(400)은, 정적 및 동적 주파수 전력 비율들이 각각의 디바이스 내에서 인코딩되는 단계(402)에서 시작된다. 단계(404)에서, 전압 및 주파수에 관련하여 정적 및 동적 전력이 각각의 디바이스에서 인코딩된다. 단계(406)에서 동작 전압이 측정된다. 이러한 측정은 소프트웨어 표를 사용하여 프로세서에 의해 수행될 수 있다. 결정 블록(408)에서, 동작 전압, 주파수 및 온도에서 측정된 전력이 높은 동적 값인지 또는 높은 정적 값을 갖는지가 결정된다. 그 값이 높은 동적 값이면, 단계(410)에서, 해당 디바이스에 대한 주파수 저감이 선택된다. 측정된 동작 전력이 높은 정적 값을 갖는다면, 적극적인 주파수/전압 저감이 요구된다. 이러한 적극적인 저감은 높은 정적 값을 디스플레이하는 디바이스에 제한되고, 그 값은 디바이스들의 전체 로트를 특징화하지 않는다.
[0033] 도 5는 각각의 디바이스 내에서 그 디바이스에 대한 열적 램프를 인코딩하기 위한 흐름도이다. 열적 램프는, 위에서 설명된 끊어진 퓨즈들을 사용하여, 각각의 디바이스에서 인코딩된다. 방법(500)은, 각각의 디바이스가 열적으로 테스트되는 단계(502)로 시작된다. 다음에, 단계(504)에서, 각각의 디바이스에 대한 열적 램프 레이트가 결정된다. 단계(506)에서, 열적 램프 레이트는 끊어진 퓨즈들을 사용하여 각각의 디바이스에서 인코딩된다. 룩업 표는 각각의 디바이스가 초과 온도 문제들을 회피하기 위한 저감 조치들(mitigation measures)을 개시하는 점진적인 온도를 결정하는데 사용될 수 있다.
[0034] 도 6은 과전류, 고전력 및 제어되지 않는 열적 거동을 회피하기 위한 디바이스 특정 열적 저감을 제공하는 방법의 흐름도이다. 방법(600)은, 단계(602)에서 각각의 디바이스가 열적 및 전력 거동에 대해 특징화될 때 시작된다. 다음에, 단계(604)에서, 각각의 디바이스에 대한 열적 임계치는 위에서 결정된 특징(characterization)에 기초하여 결정된다. 이어서, 단계(606)에서, 열적 임계치 정보는 열적 임계 허용오차 교차-참조 매트릭스에 로딩 또는 저장된다. 단계(608)에서, 각각의 디바이스에 대한 열적 램프 파라미터들은 위의 정보에 기초하여 결정된다. 이어서, 단계(610)에서, 온도와 전압 간의 상관관계가 결정된다. 마찬가지로, 단계(612)에서, 온도와 주파수 간의 상관관계가 결정된다. 단계(614)에서, 이러한 상관관계 팩터들은 또한 교차-참조 매트릭스에 저장된다. 단계(616)에서, 상관된 정보에 기초하여, 디바이스 저감 온도가 결정된다. 단계(618)에서, 이러한 디바이스 저감 온도는 디바이스 상의 퓨즈에 그리고 퓨즈 표에 저장될 수 있다. 이어서, ASIC SoC 제어 로직은, 열적 저감이 필요로 될 때, 전압/온도 조건들에 민감한 그러한 SoC 디바이스들에 대한 최대 전압을 제한하고, 주파수/온도 조건들에 민감한 그러한 SoC 디바이스들에 대한 최대 주파수를 제한하기 위해 매트릭스들 내의 상관된 데이터 세트를 사용한다. 부가적으로, 일부 경우들에서, 상관된 데이터 세트는, 단계(620)에서 디바이스들을 최대 온도 미만으로 유지하기 위해, 주파수/온도 곡선들에 기초하여 일부 SoC 디바이스들에 대한 스위칭 주파수들을 결정하는데 사용된다.
[0035] 퓨즈 정보는 ATE(automatic test equipment) 퓨즈 표로서 저장될 수 있다. 이러한 표는 ATE를 사용하여 테스트된 각각의 디바이스에 대한 퓨즈 정보를 포함한다. 부가적인 실시예는, 위험한 디바이스들에 대한 더 높은 레이트의 폴링(polling)을 허용하는, 샘플링 레이트의 변경을 제공한다. 퓨즈 매트릭스의 각각의 라인은 상이한 폼 팩터를 가질 수 있다. 룩업 또는 스케일링 표가 제공될 수 있고, 소프트웨어를 사용하여 액세스 가능할 수 있다. 소프트웨어는, 소프트웨어로 프로그래밍될 수 있는, 온도, 전압 및 주파수에 대한 상세한 디바이스 임계치 표들을 포함할 수 있다. 실행될 때, 퓨즈 재판독 정보(fuse read-back information) 및 폼 팩터에 기초한 임계치 표들은 디바이스마다의 맞춤화를 허용한다. 성능은, 부품마다의 성능 최적화를 제공하는 알고리즘을 사용하여 최적화될 수 있다.
[0036] 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들을 이용하여 표현될 수 있다는 것을 이해할 것이다. 예컨대, 앞의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광 필드들 또는 광 입자들, 또는 이들의 임의의 조합으로 표현될 수 있다.
[0037] 본원에 개시된 예시적인 실시예와 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들은, 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합으로 구현될 수 있다는 것을 당업자는 추가로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들을 그들의 기능성 관점에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지는 특정 애플리케이션, 및 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 본 발명의 예시적인 실시예들의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
[0038] 본원에 개시된 예시적인 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC: application specific integrated circuit), 필드 프로그래밍 가능 게이트 어레이(FPGA) 또는 다른 프로그래밍 가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 이들에 의해 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안으로 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예를 들어 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
[0039] 하나 이상의 예시적인 실시예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 이를 통해 송신될 수 있다. 컴퓨터-판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 가능하게 하는 임의의 매체를 포함한 통신 매체들 및 컴퓨터 저장 매체들 둘 모두를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송(carry) 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터 판독 가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선, DSL(digital subscriber line), 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신된다면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들이 매체의 정의에 포함된다. 여기서 사용되는 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다기능 디스크(disc)(DVD), 플로피 디스크(disk), 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 데이터를 보통 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 상기한 것들의 결합들이 또한 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
[0040] 개시된 예시적인 실시예들의 이전 설명은 어떤 당업자라도 본 발명을 실시하거나 이용할 수 있도록 제공된다. 이 예시적인 실시예들에 대한 다양한 변형들은 이 분야의 당업자들에게 쉽게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그러므로 본 발명은 본원에 도시된 예시적인 실시예들로 한정되는 것으로 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특징들에 부합하는 가장 넓은 범위에 따르는 것이다.

Claims (9)

  1. 디바이스 특정 열적 저감(device specific thermal mitigation) 방법으로서,
    디바이스의 열적 거동(thermal behavior)을 특징화(characterizing)하는 단계;
    상기 디바이스의 전력 거동을 특징화하는 단계; 상기 디바이스에 대한 열적 임계 허용오차(thermal threshold tolerance)를 결정하는 단계;
    각각의 디바이스에 대한 열적 램프 팩터(thermal ramp factor)를 결정하는 단계;
    온도 및 주파수에 기초하여 상기 디바이스에 대한 상관관계 팩터(correlation factor)를 결정하는 단계;
    상기 온도 및 전압 상관관계 팩터를 교차-참조 매트릭스(cross-reference matrix)에 저장하는 단계;
    상기 온도 및 주파수 상관관계 팩터를 상기 교차-참조 매트릭스에 저장하는 단계;
    상기 상관관계 팩터들에 기초하여 디바이스 저감 온도를 결정하는 단계; 상기 디바이스 저감 온도를 상기 디바이스 상의 퓨즈 표(fuse table)에 저장하는 단계; 및
    상기 디바이스 저감 온도를 영구적으로 저장하기 위해 상기 디바이스 상의 퓨즈를 끊는(blowing) 단계를 포함하는,
    디바이스 특정 열적 저감 방법.
  2. 제 1 항에 있어서,
    상기 열적 임계치 데이터를 교차-참조 매트릭스에 저장하는 단계를 더 포함하는,
    디바이스 특정 열적 저감 방법.
  3. 제 1 항에 있어서,
    상기 디바이스 저감 온도에 기초하여 상기 디바이스를 동작시키는 단계를 더 포함하는,
    디바이스 특정 열적 저감 방법.
  4. 제 1 항에 있어서,
    디바이스 저감 전력 팩터가 또한 상기 디바이스에 영구적으로 저장되는,
    디바이스 특정 열적 저감 방법.
  5. 제 1 항에 있어서,
    전압 및 주파수의 함수로써 동적 주파수 전력 비율(dynamic frequency power ratio)이 상기 디바이스 내에서 인코딩되는,
    디바이스 특정 열적 저감 방법.
  6. 제 1 항에 있어서,
    전압 및 주파수의 함수로써 정적 전력 비율 값(static power ratio value)이 상기 디바이스 내에서 인코딩되는,
    디바이스 특정 열적 저감 방법.
  7. 디바이스 특정 열적 저감을 위한 장치로서,
    전자 디바이스;
    상기 전자 디바이스 내의 메모리; 및
    상기 전자 디바이스 내의 퓨즈들의 세트를 포함하고,
    상기 퓨즈들의 세트의 퓨즈들 중 적어도 하나는 디바이스 저감 온도를 영구적으로 저장하기 위해 퓨징되는,
    디바이스 특정 열적 저감을 위한 장치.
  8. 디바이스 특정 열적 저감을 위한 장치로서,
    디바이스의 열적 거동을 특징화하기 위한 수단;
    상기 디바이스의 전력 거동을 특징화하기 위한 수단; 상기 디바이스에 대한 열적 임계 허용오차를 결정하기 위한 수단;
    각각의 디바이스에 대한 열적 램프 팩터를 결정하기 위한 수단;
    온도 및 주파수에 기초하여 상기 디바이스에 대한 상관관계 팩터를 결정하기 위한 수단;
    상기 온도 및 전압 상관관계 팩터를 교차-참조 매트릭스에 저장하기 위한 수단;
    상기 온도 및 주파수 상관관계 팩터를 상기 교차-참조 매트릭스에 저장하기 위한 수단;
    상기 상관관계 팩터들에 기초하여 디바이스 저감 온도를 결정하기 위한 수단;
    상기 디바이스 저감 온도를 상기 디바이스 상의 퓨즈 표에 저장하기 위한 수단; 및
    상기 디바이스 저감 온도를 영구적으로 저장하기 위해 상기 디바이스 상의 퓨즈를 끊기 위한 수단을 포함하는,
    디바이스 특정 열적 저감을 위한 장치.
  9. 제 8 항에 있어서,
    상기 열적 임계치 데이터를 교차-참조 매트릭스에 저장하기 위한 수단을 더 포함하는,
    디바이스 특정 열적 저감을 위한 장치.
KR1020177030390A 2015-04-24 2016-03-22 디바이스 특정 열적 저감 KR20170139545A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/696,182 US10215800B2 (en) 2015-04-24 2015-04-24 Device specific thermal mitigation
US14/696,182 2015-04-24
PCT/US2016/023627 WO2016171831A1 (en) 2015-04-24 2016-03-22 Device specific thermal mitigation

Publications (1)

Publication Number Publication Date
KR20170139545A true KR20170139545A (ko) 2017-12-19

Family

ID=55752714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177030390A KR20170139545A (ko) 2015-04-24 2016-03-22 디바이스 특정 열적 저감

Country Status (6)

Country Link
US (1) US10215800B2 (ko)
EP (1) EP3286618A1 (ko)
JP (1) JP2018514086A (ko)
KR (1) KR20170139545A (ko)
CN (1) CN108064362A (ko)
WO (1) WO2016171831A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235076A1 (ja) * 2018-06-06 2019-12-12 日立オートモティブシステムズ株式会社 電子制御装置
US11965927B2 (en) * 2019-05-31 2024-04-23 Apple Inc. Systems and methods of testing adverse device conditions
CN110954743B (zh) * 2019-12-18 2020-09-25 山东山大电力技术股份有限公司 一种分布式录波装置及小电流接地选线方法
CN114088212A (zh) * 2021-11-29 2022-02-25 浙江天铂云科光电股份有限公司 基于温度视觉的诊断方法及诊断装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036030B1 (en) 2002-02-07 2006-04-25 Advanced Micro Devices, Inc. Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance
US6996491B2 (en) 2002-02-19 2006-02-07 Sun Microsystems, Inc. Method and system for monitoring and profiling an integrated circuit die temperature
US7062933B2 (en) 2004-03-24 2006-06-20 Intel Corporation Separate thermal and electrical throttling limits in processors
US20070005996A1 (en) * 2005-06-30 2007-01-04 Nalawadi Rajeev K Collecting thermal, acoustic or power data about a computing platform and deriving characterization data for use by a driver
CN101241392B (zh) * 2007-03-01 2012-07-04 威盛电子股份有限公司 根据工作温度的变化来动态改变功耗的微处理器及方法
US7886172B2 (en) * 2007-08-27 2011-02-08 International Business Machines Corporation Method of virtualization and OS-level thermal management and multithreaded processor with virtualization and OS-level thermal management
US8306772B2 (en) * 2008-10-13 2012-11-06 Apple Inc. Method for estimating temperature at a critical point
US8788866B2 (en) 2011-04-25 2014-07-22 Qualcomm Incorporated Method and system for reducing thermal load by monitoring and controlling current flow in a portable computing device
US9207730B2 (en) 2011-06-02 2015-12-08 Apple Inc. Multi-level thermal management in an electronic device
US9442773B2 (en) * 2011-11-21 2016-09-13 Qualcomm Incorporated Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip
US8874949B2 (en) * 2011-12-22 2014-10-28 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including enhanced temperature based voltage control
CN102609062A (zh) * 2012-02-10 2012-07-25 杭州再灵电子科技有限公司 平板电脑的温度控制方法
CN103376859B (zh) * 2012-04-26 2016-12-14 华为技术有限公司 芯片性能的控制方法及装置
US9459879B2 (en) * 2012-06-08 2016-10-04 Qualcomm Incorporated Systems and methods for thermal mitigation with multiple processors
US8972759B2 (en) * 2012-06-29 2015-03-03 Qualcomm Incorporated Adaptive thermal management in a portable computing device including monitoring a temperature signal and holding a performance level during a penalty period
US9037882B2 (en) * 2013-02-27 2015-05-19 Qualcomm Incorporated System and method for thermal management in a portable computing device using thermal resistance values to predict optimum power levels
US8988139B2 (en) * 2013-05-28 2015-03-24 International Business Machines Corporation Self-selected variable power integrated circuit
US20140358318A1 (en) * 2013-06-04 2014-12-04 Mediatek Inc. Thermal control method and thermal control module applicable in a portable electronic device
US9720467B2 (en) 2013-08-09 2017-08-01 Qualcomm Incorporated Thermal mitigation adaptation for a mobile electronic device
US20150220097A1 (en) * 2014-02-04 2015-08-06 Qualcomm Incorporated System and method for just-in-time learning-based predictive thermal mitigation in a portable computing device
US9436628B2 (en) * 2014-05-30 2016-09-06 Apple Inc. Thermal mitigation using selective I/O throttling
CN104238600B (zh) * 2014-09-28 2017-02-08 广州创维平面显示科技有限公司 温度控制方法和装置
US9946327B2 (en) * 2015-02-19 2018-04-17 Qualcomm Incorporated Thermal mitigation with power duty cycle

Also Published As

Publication number Publication date
WO2016171831A1 (en) 2016-10-27
JP2018514086A (ja) 2018-05-31
EP3286618A1 (en) 2018-02-28
CN108064362A (zh) 2018-05-22
US10215800B2 (en) 2019-02-26
US20160313391A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
KR20170139545A (ko) 디바이스 특정 열적 저감
US8620235B2 (en) Thermal management for data modules
CN111837045A (zh) 集成电路工作负载、温度和/或亚阈值泄漏传感器
US8543960B1 (en) Power and timing optimization for an integrated circuit by voltage modification across various ranges of temperatures
TW201800894A (zh) 便攜計算設備中使用動態效能底的智慧熱管理系統和方法
US8421495B1 (en) Speed binning for dynamic and adaptive power control
JP2008305403A (ja) 熱設計点に基づいてｉｃチップを分類するシステム、方法およびコンピュータ・プログラム
US20150148981A1 (en) System and method for multi-correlative learning thermal management of a system on a chip in a portable computing device
US9772374B2 (en) Selective voltage binning leakage screen
US11334696B2 (en) Systems and methods for dynamic voltage and frequency scaling in programmable logic devices
KR20220043225A (ko) 전압들을 개별적으로 구성하기 위한 멀티코어 프로세서 SoC 외부로부터의 액세스 제공
US10295592B2 (en) Pre-test power-optimized bin reassignment following selective voltage binning
Lichtensteiger et al. Using selective voltage binning to maximize yield
US10122209B1 (en) Tunable delay control of a power delivery network
US20230341460A1 (en) Integrated circuit workload, temperature, and/or sub-threshold leakage sensor
CN112651210A (zh) 芯片老化性能建模方法、装置、设备及存储介质
US9489482B1 (en) Reliability-optimized selective voltage binning
JP5843358B2 (ja) 半導体集積回路のテストパターン生成方法、プログラム、およびコンピュータ読み取り可能な記録媒体
US9164142B2 (en) Testing electronic components on electronic assemblies with large thermal mass
Aghaee et al. Process-variation aware multi-temperature test scheduling
WO2022011586A1 (en) Equalizer settings for a re-driver
EP3032777A1 (en) Reliability management of green transmission interfaces
US10473533B2 (en) Method and device for monitoring temperature of an electronic element
US9653330B1 (en) Threshold voltage (VT)-type transistor sensitive and/or fan-out sensitive selective voltage binning
US20170287756A1 (en) Timing/power risk optimized selective voltage binning using non-linear voltage slope