KR20170136837A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR20170136837A
KR20170136837A KR1020160068874A KR20160068874A KR20170136837A KR 20170136837 A KR20170136837 A KR 20170136837A KR 1020160068874 A KR1020160068874 A KR 1020160068874A KR 20160068874 A KR20160068874 A KR 20160068874A KR 20170136837 A KR20170136837 A KR 20170136837A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductivity type
type semiconductor
ohmic
Prior art date
Application number
KR1020160068874A
Other languages
Korean (ko)
Inventor
김민성
성연준
박수익
이용경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160068874A priority Critical patent/KR20170136837A/en
Publication of KR20170136837A publication Critical patent/KR20170136837A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

An embodiment of the present invention provides a light emitting device which includes: a semiconductor structure which includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and has a through hole formed from the second conductive semiconductor layer to a part of the first conductive semiconductor layer and the active layer; a first ohmic layer in contact with the first conductive semiconductor layer; a second ohmic layer in contact with the second conductive semiconductor layer; and a support substrate which is arranged on the lower side of a light emitting structure and is electrically connected to the first ohmic layer through a bonding layer, wherein the bonding layer has a protrusion part arranged toward the first ohmic layer and the lateral side of the protrusion part has an inclination of 10 to 40 degrees with respect to the bottom surface of the bonding layer. Accordingly, the present invention can prevent a crack or void.

Description

반도체 소자{SEMICONDUCTOR DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

실시예는 반도체 소자에 관한 것으로, 보다 상세하게는 반도체 소자의 내부에 발생할 수 있는 크랙과 보이드를 제거하고자 하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a semiconductor device, and more particularly, to removing cracks and voids that may occur in a semiconductor device.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.

발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하고, 제1 도전형 반도체층과 제2 도전형 반도체층은 각각 제1 전극과 제2 전극에 전기적으로 연결될 수 있다.The light emitting device includes a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, wherein the first conductivity type semiconductor layer and the second conductivity type semiconductor layer have a first electrode and a second electrode, And can be electrically connected.

제1 전극과 제2 전극은 반도체로 이루어진 제1 도전형 반도체층 및 제2 도전형 반도체층과 컨택 특성이 좋지 않으므로, 제1 오믹층과 제2 오믹층이 각각 배치되어 컨택 특성을 향상시킬 수 있다.Since the first electrode and the second electrode have poor contact properties with the first conductivity type semiconductor layer and the second conductivity type semiconductor layer made of semiconductors, the first and second ohmic layers and the second ohmic layer can be disposed, respectively, have.

제1 도전형 반도체층과 제2 도전형 반도체층에 제1 전극과 제2 전극 또는 제1 오믹층과 제2 오믹층을 각각 접촉시키기 위하여, 발광 구조물의 일부를 메사 식각하고 관통 홀을 형성시킬 수도 있다.In order to contact the first electrode and the second electrode or the first and second ohmic layers with the second conductivity type semiconductor layer, a part of the light emitting structure is subjected to mesa etching to form a through hole It is possible.

이때, 관통 홀 내부로 접합층 등의 레이어(layer)가 돌출되어 배치될 수 있는데, 도전성의 지지 기판과의 접합 공정이나 기타 공정에서 외부로부터의 열이나 압력에 의하여 스트레스(stress)가 가해지고, 따라서 각 레이어에 크랙(crack)이나 보이드(void)가 발생할 수 있으며, 크랙이나 보이드 영역으로 접합층의 재료나 기타 재료가 유출될 수 있다.At this time, a layer such as a bonding layer may be disposed inside the through hole so as to be protruded. In the bonding process with the conductive supporting substrate and other processes, stress is applied due to external heat or pressure, Thus, cracks and voids may occur in each layer, and materials and other materials of the bonding layer may leak out into cracks or voids.

실시예는 반도체 소자의 내부에 발생할 수 있는 크랙과 보이드를 방지하고자 한다.The embodiment attempts to prevent cracks and voids that may occur inside the semiconductor device.

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형반도체층으로부터 상기 활성층 및 상기 제1 도전형 반도체층의 일부까지 관통 홀이 형성된 반도체 구조물; 상기 제1 도전형 반도체층과 접촉하는 제1 오믹층; 상기 제2 도전형 반도체층과 접촉하는 제2 오믹층; 및 상기 발광 구조물의 하부에 배치되고, 접합층을 통하여 상기 제1 오믹층과 전기적으로 연결되는 지지기판을 포함하고, 상기 접합층은 상기 제1 오믹층 방향으로 돌출부가 배치되고, 상기 돌출부의 측면은 상기 접합층의 바닥면에 대하여 10도 내지 40도의 경사를 가지는 발광소자를 제공한다.An embodiment includes a semiconductor structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, the second conductivity type semiconductor layer, the active layer, and a portion of the first conductivity type semiconductor layer; A first ohmic layer contacting the first conductive semiconductor layer; A second ohmic layer contacting the second conductive semiconductor layer; And a supporting substrate disposed under the light emitting structure and electrically connected to the first ohmic layer through a bonding layer, wherein the bonding layer has protrusions disposed in the direction of the first ohmic layer, Provides a light emitting device having an inclination of 10 to 40 degrees with respect to the bottom surface of the bonding layer.

접합층의 돌출된 부분은, 상기 관통 홀과 일부가 중첩될 수 있다.The protruding portion of the bonding layer may be partially overlapped with the through-hole.

돌출부의 높이는, 상기 관통 홀 내에서 상기 절연층의 두께와 같거나 보다 작을 수 있다.The height of the protrusion may be equal to or less than the thickness of the insulating layer in the through-hole.

돌출부의 경사진 측면의 폭은, 상기 돌출부의 높이보다 클 수 있다.The width of the inclined side surface of the projecting portion may be larger than the height of the projecting portion.

다른 실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형반도체층으로부터 상기 활성층 및 상기 제1 도전형 반도체층의 일부까지 관통 홀이 형성된 반도체 구조물; 상기 제1 도전형 반도체층과 접촉하는 제1 오믹층; 상기 제2 도전형 반도체층과 접촉하는 제2 오믹층; 및 상기 발광 구조물의 하부에 배치되고, 접합층을 통하여 상기 제1 오믹층과 전기적으로 연결되는 지지기판을 포함하고, 상기 접합층은 상기 제1 오믹층 방향으로 돌출부가 배치되고, 상기 돌출부는 외곽 영역에 그루브가 형성된 반도체 소자를 제공한다.Another embodiment includes a semiconductor structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and the second conductivity type semiconductor layer, the active layer, and a part of the first conductivity type semiconductor layer, ; A first ohmic layer contacting the first conductive semiconductor layer; A second ohmic layer contacting the second conductive semiconductor layer; And a support substrate disposed under the light emitting structure and electrically connected to the first ohmic layer through a bonding layer, wherein the bonding layer has protrusions disposed in the direction of the first ohmic layer, And a groove is formed in the region.

돌출부는 상부면과, 상기 상부면으로부터 상기 그루브 방향으로 경사를 이루는 측면을 더 포함할 수 있다.The protrusion may further include an upper surface and a side surface inclined from the upper surface in the groove direction.

돌출부는, 상기 그루브의 외곽 영역에 형성된 바닥면을 더 포함할 수 있다.The protrusion may further include a bottom surface formed in an outer area of the groove.

바닥면의 높이는, 상기 그루브의 높이보다 높고 상기 상부면의 높이보다 낮을 수 있다.The height of the bottom surface may be higher than the height of the groove and lower than the height of the upper surface.

실시예에 따른 반도체 소자는 접합층의 돌출부의 측면의 경사가 완만하여, 지지 기판의 결합 공정 등에서 외력이 작용하여도 크랙이나 보이드가 발생하지 않을 수 있으며 만약, 접합층의 재료나 기타 재료가 유출되더라도 외부로 흐르는 양이 적을 수 있다.In the semiconductor device according to the embodiment, the inclination of the side surface of the projecting portion of the bonding layer is gentle, cracks and voids may not be generated even when an external force acts in the joining process of the supporting substrate and the like. The amount of flow to the outside can be small.

또한, 접합층의 돌출부의 주변 영역에 그루브가 형성되어, 접합층이나 제1 오믹층 등의 재료가 유출되더라도 서로 혼합되거나 접촉하는 것을 방지할 수 있다.Further, grooves are formed in the peripheral region of the protruding portion of the bonding layer, so that even if the bonding layer and the first ohmic layer are leaked out, they can be prevented from mixing or coming into contact with each other.

도 1은 반도체 소자의 제1 실시예를 나타낸 도면이고,
도 2는 도 1의 A 부분을 상세히 나타낸 도면이고,
도 3은 도 1의 A 부분의 다른 실시예를 나타낸 도면이고,
도 4는 반도체 소자가 배치된 패키지를 나타낸 도면이다.
1 is a view showing a first embodiment of a semiconductor device,
FIG. 2 is a detailed view of a portion A of FIG. 1,
FIG. 3 is a view showing another embodiment of the portion A of FIG. 1,
4 is a view showing a package in which semiconductor elements are arranged.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device. The light emitting device and the light receiving device may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer.

본 실시예에 따른 반도체 소자는 발광소자일 수 있다.The semiconductor device according to this embodiment may be a light emitting device.

발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.The light emitting device emits light by recombination of electrons and holes, and the wavelength of the light is determined by the energy band gap inherent to the material. Thus, the light emitted may vary depending on the composition of the material.

도 1은 반도체 소자의 제1 실시예를 나타낸 도면이고, 도 2는 도 1의 A 부분을 상세히 나타낸 도면이다.FIG. 1 is a view showing a first embodiment of a semiconductor device, and FIG. 2 is a detailed view of a portion A in FIG.

본 실시예에 따른 반도체 소자(100)는, 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 반도체 구조물(120)과, 제1 도전형 반도체층(122)과 접촉하는 제1 오믹층(142) 및 제2 도전형 반도체층(126)과 접촉하는 제2 오믹층(146)을 포함하고, 발광 구조물(120) 등은 지지 기판(170)에 배치될 수 있다.The semiconductor device 100 according to the present embodiment includes a semiconductor structure 120 including a first conductivity type semiconductor layer 122, an active layer 124 and a second conductivity type semiconductor layer 126, And a second ohmic layer 146 in contact with the first ohmic layer 142 and the second conductive semiconductor layer 126 that are in contact with the semiconductor layer 122. The light emitting structure 120 and the like include the support substrate 170 As shown in FIG.

제1 도전형 반도체층(122)은 Ⅲ-Ⅳ족, Ⅱ-Ⅴ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 성장될 수 있다.The first conductive semiconductor layer 122 may be formed of a compound semiconductor such as Group III-IV or II-V, and may be doped with a first conductive dopant. The first conductive semiconductor layer 122 may be a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y? , GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

특히, 제1 도전형 반도체층(122)이 AlxGa(1-x)N (0.4≤x≤0.8)일 때, 활성층에서 UVB 또는 UVC 파장 영역의 광을 방출할 수 있다.In particular, when the first conductivity type semiconductor layer 122 is made of Al x Ga (1-x) N (0.4 x 0.8), light in the UVB or UVC wavelength region can be emitted from the active layer.

제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 성장될 수 있으며, 이에 대해 한정하지는 않는다.When the first conductive semiconductor layer 122 is an n-type semiconductor layer, the first conductive dopant may include n-type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 122 may be formed as a single layer or a multilayer, but is not limited thereto.

활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.The active layer 124 may include any one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure or a quantum wire structure.

활성층(124)은 Ⅲ-Ⅳ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.InGaN / InGaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs (InGaAs), and AlGaN / AlGaN / InGaN / GaN, , / AlGaAs, GaP (InGaP) / AlGaP, but the present invention is not limited thereto. The well layer may be formed of a material having an energy band gap smaller than the energy band gap of the barrier layer.

제2 도전형 반도체층(126)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.The second conductivity type semiconductor layer 126 may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + , AlGaN, GaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When the second conductive semiconductor layer 126 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. The second conductive semiconductor layer 126 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

활성층(124)과 제2 도전형 반도체층(126)의 사이에는 전자 차단층(미도시)이 배치될 수 있는데, 전자 차단층은 예를 들면 AlGaN으로 이루어질 수 있다. An electron blocking layer (not shown) may be disposed between the active layer 124 and the second conductivity type semiconductor layer 126, and the electron blocking layer may be made of AlGaN, for example.

전자 차단층이 AlGaN으로 이루어지고 제2 도전형 반도체층(126)이 GaN으로 이루어질 경우, AlGaN은 낮은 전기 전도도로 인하여 정공의 주입이 원활하지 않을 수 있는데 상대적으로 전기 전도도가 우수한 GaN이 이러한 문제점을 해결할 수 있다.When the electron blocking layer is made of AlGaN and the second conductivity type semiconductor layer 126 is made of GaN, the injection of holes may not be smooth due to the low electric conductivity of AlGaN. The problem of GaN, which has relatively high electric conductivity, Can be solved.

발광 구조물(120)의 내부에서 제2 도전형 반도체층(126)으로부터 활성층(124)을 관통하여 제1 도전형 반도체층(122)의 일부까지 홀이 형성되는데, 노출된 제1 도전형 반도체층(122)에 제1 오믹층(142)이 배치될 수 있다. 도 1에서 1개의 관통 홀이 도시되고 있으나, 발광소자(100)에는 복수 개의 관통 홀이 배치될 수 있으며, 각각의 관통 홀의 형상과 크기는 실질적으로 동일할 수 있다.Holes are formed in the light emitting structure 120 from the second conductive semiconductor layer 126 through the active layer 124 to a portion of the first conductive semiconductor layer 122, The first ohmic layer 142 may be disposed on the second insulating layer 122. Although one through hole is shown in FIG. 1, a plurality of through holes may be disposed in the light emitting device 100, and the shape and size of each through hole may be substantially the same.

제1 도전형 반도체층(122)의 상부 표면은 요철이 형성될 수 있는데, 발광소자(100)로부터 방출되는 광의 추출 효율을 향상시킬 수 있다. 제1 도전형 반도체층(122)으로부터 활성층(124)과 전자 차단층(130) 및 제2 도전형 반도체층(126)으로 갈수록 폭이 넓어질 수 있는데, 메사 식각 공정에서 발광 구조물(120)의 하부 구조물의 폭이 더 넓게 식각될 수 있기 때문이다.The upper surface of the first conductivity type semiconductor layer 122 may have irregularities, which may improve extraction efficiency of light emitted from the light emitting device 100. The active layer 124, the electron blocking layer 130 and the second conductivity type semiconductor layer 126 may be wider from the first conductivity type semiconductor layer 122 to the active layer 124. In the mesa etching process, This is because the width of the substructure can be etched more widely.

제2 오믹층(146)의 하부면과 측면 중 일부를 둘러싸고 제2 도전형 반도체층(126)의 제2 영역 상에는 캡핑층(capping layer, 150)이 배치될 수 있는데, 캡핑층(150)은 도전성 물질로 이루어질 수 있고, 예를 들면 금속으로 이루어질 수 있으며, 제2 오믹층(146)을 지지하며 제2 전극(166)과 제2 오믹층(146)을 전기적으로 연결할 수 있다.A capping layer 150 may be disposed on a second region of the second conductivity type semiconductor layer 126 to surround a portion of the lower surface and side surfaces of the second ohmic layer 146, And may be made of a conductive material, for example, a metal, and may support the second ohmic layer 146 and electrically connect the second electrode 166 and the second ohmic layer 146.

제1 오믹층(142)이 제2 오믹층(146) 및 캡핑층(150)이 전기적으로 연결되지 않도록, 제2 도전형 반도체층(126)의 노출된 표면과 제1 오믹층(142) 및 캡핑층(150)의 주변에는 제1 절연층(130)이 배치될 수 있다.The first ohmic layer 142 is formed on the exposed surface of the second conductivity type semiconductor layer 126 and the first ohmic layer 142 and the second ohmic contact layer 140 so that the second ohmic layer 146 and the capping layer 150 are not electrically connected. The first insulating layer 130 may be disposed around the capping layer 150.

도 2에서, 관통 홀의 상부 영역에서 제1 도전형 반도체층(122)이 노출되고, 노출되는 제1 도전형 반도체층(122)에 제1 오믹층(142)이 배치되고, 지지 기판(170)의 상부면은 상기의 관통 홀 방향으로 돌출부가 형성될 수 있다. 그리고, 지지 기판(170)의 형상에 따라 접합층(160)도 상기의 관통 홀 방향으로 돌출부가 형성될 수 있다.2, the first ohmic layer 142 is disposed on the first conductive type semiconductor layer 122 exposed from the exposed portion of the first conductive type semiconductor layer 122 in the upper region of the through hole, A protrusion may be formed in the direction of the through hole. Depending on the shape of the supporting substrate 170, the bonding layer 160 may also have protrusions in the direction of the through holes.

접합층(160)은 도전성 재료로 이루어질 수 있고, 예를 들면, 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성할 수 있다.The bonding layer 160 may be made of a conductive material and may be formed of a metal such as gold (Au), tin (Sn), indium (In), aluminum (Al), silicon (Si) ) And copper (Cu), or an alloy thereof.

지지 기판(170)은 도전성 물질로 이루어질 수 있고, 예를 들면, 금속 또는 반도체 물질로 형성될 수 있다. 지지 기판(170)의 재료는 전기 전도도 내지 열전도도가 우수한 금속일 수 있고, 발광소자 작동시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열 전도도가 높은 물질로 형성될 수 있다. 예를 들어, 실리콘(Si), 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다.The support substrate 170 may be made of a conductive material, for example, a metal or a semiconductor material. The material of the support substrate 170 may be a metal having a high electrical conductivity or a high thermal conductivity, and may be formed of a material having a high thermal conductivity so that heat generated during operation of the light emitting device can be sufficiently diffused. For example, a material selected from the group consisting of silicon (Si), molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al) In addition, gold (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (e.g., GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.), and the like.

도 2에서 접합층(160)의 돌출된 영역의 측면은 접합층(160)의 바닥면에 대하여 10도 내지 40도의 각도를 이루며 기울어져 있으며, 접합층(160)의 돌출된 영역의 양측의 2개의 측면이 각각 접합층(160)의 바닥면에 대하여 이루는 각도(θ1, θ2)는 서로 동일할 수 있다.2, the side surface of the protruding region of the bonding layer 160 is inclined at an angle of 10 to 40 degrees with respect to the bottom surface of the bonding layer 160, and the two sides of the protruded region of the bonding layer 160 The angles? 1 and? 2 formed by the sides of the bonding layer 160 with respect to the bottom surface of the bonding layer 160 may be equal to each other.

상술한 각도(θ1, θ2)가 40도보다 크면 접합층(160)의 돌출부와 제1 절연층(130)의 사이에서 후술하는 공정에서 크랙이나 보이드가 발생할 수 있고, 10도보다 작으면 접합층(160)이 관통 홀 방향으로 돌출되기 위한 폭(w0)이 너무 증가할 수 있다.If the angles? 1 and? 2 are larger than 40 degrees, cracks or voids may occur in the process described later between the protruding portion of the bonding layer 160 and the first insulating layer 130, The width w0 for the protrusion 160 to protrude in the direction of the through hole can be excessively increased.

도 2에서 예를 들면 제1 절연층(130)의 두께(h0)가 1 마이크로 미터일 수 있고, 접합층(160)의 돌출된 영역의 높이(h1)는 상술한 제1 절연층(130)의 두께(h0)와 같거나 보다 작되 예를 들면 500 나노미터 내지 1,000 나노미터일 수 있다.2, the thickness h0 of the first insulating layer 130 may be 1 micrometer and the height h1 of the protruding region of the bonding layer 160 may be greater than the height h1 of the first insulating layer 130, For example, from 500 nanometers to 1,000 nanometers.

그리고, 접합층(160)의 돌출된 영역에서 경사를 이루는 측면의 폭(w0)은, 상술한 돌출된 영역의 높이(h1)보다 클 수 있으며 예를 들면 1 마이크로 미터 내지 3 마이크로 미터일 수 있다.The width w0 of the side surface inclined in the protruding region of the bonding layer 160 may be greater than the height h1 of the protruding region described above and may be, for example, from 1 micrometer to 3 micrometers .

도 2에서, 접합층(170)의 돌출된 부분이 상기의 관통 홀에 삽입되지는 않으나, 실제로는 도 1과 같이 접합층(170)의 돌출된 부분의 일부가 상기의 관통 홀에 삽입되어 발광 구조물(120)과 수평 방향으로 중첩될 수 있다.2, the protruded portion of the bonding layer 170 is not inserted into the through hole, but actually a part of the protruded portion of the bonding layer 170 is inserted into the through hole as shown in FIG. 1, Can be overlapped with the structure 120 in the horizontal direction.

발광 구조물(120)의 하부 영역에서 제1 오믹층(142)과 제2 오믹층(146)과 캡핑층(150)과 접합층(160) 사이의 영역에는 제1 절연층(130)이 구비되어, 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이의 전기적인 단락을 방지할 수 있다.The first insulating layer 130 is provided in a region between the first ohmic layer 142 and the second ohmic layer 146 and between the capping layer 150 and the bonding layer 160 in the lower region of the light emitting structure 120 , It is possible to prevent an electrical short circuit between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126.

발광 구조물(120)의 상부면 및 측면과 캡핑층(150)의 상부면에는 제2 절연층(180)이 배치될 수 있으며, 캡핑층(150)의 상부면에서 제2 절연층(180)이 일부 오픈되고 노출되는 캡핑층(150)과 주변의 제2 절연층(180) 상에 제2 전극(166)이 배치될 수 있다.The second insulating layer 180 may be disposed on the upper surface and the side surface of the light emitting structure 120 and the upper surface of the capping layer 150. The second insulating layer 180 may be formed on the upper surface of the capping layer 150, The second electrode 166 may be disposed on the capping layer 150, which is partially opened and exposed, and the second insulating layer 180 on the periphery.

제1 절연층(130)과 제2 절연층(180)은 동일한 재료로 이루어질 수 있고, 상세하게는 산화물이나 질화물로 이루어질 수 있고, 보다 상세하게는 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.The first insulating layer 130 and the second insulating layer 180 may be made of the same material and may be made of an oxide or nitride. More specifically, the first insulating layer 130 and the second insulating layer 180 may be formed of a silicon oxide (SiO 2 ) And an aluminum oxide layer.

지지 기판(170)의 본딩 공정에서 발광 구조물(120)의 하부 영역에 스트레스(stress)가 가해져서, 특히 관통 홀 내의 영역에서 제1 절연층(130)과 접합층(160)의 사이에 보이드나 크랙이 발생할 수 있으나, 상술한 실시예에 따른 발광소자는 접합층(160)의 돌출부의 측면이 완만한 경사를 가지고 형성되어 보이드나 크랙의 발생을 방지할 수 있다. 또한, 접합층(160)의 측면의 경사가 완만하여, 접합층(160)의 재료나 기타 재료가 유출되더라도 외부로 흐르는 양이 적을 수 있다.A stress is applied to the lower region of the light emitting structure 120 in the bonding process of the supporting substrate 170 so that the first insulating layer 130 and the bonding layer 160 are bonded to each other, A crack may be generated. However, the light emitting device according to the above-described embodiment can be formed with a gentle slope on the side surface of the projecting portion of the bonding layer 160, thereby preventing occurrence of voids and cracks. Further, the inclination of the side surface of the bonding layer 160 is gentle, so that the amount of the material flowing out of the bonding layer 160 may be small even if the material or other material flows out.

도 3은 도 1의 A 부분의 다른 실시예를 나타낸 도면이다.3 is a view showing another embodiment of the portion A in Fig.

도 3에 도시된 반도체 소자는, 도 1과 도 2에 도시된 반도체 소자와 동일하며 상이한 부분을 위주로 설명한다. 본 실시예에 따른 반도체 소자는, 접합층(160)의 돌출부의 가장 자리 영역에 그루브가 형성될 수 있다.The semiconductor device shown in Fig. 3 is the same as the semiconductor device shown in Figs. 1 and 2, and the different parts are mainly described. In the semiconductor device according to the present embodiment, a groove may be formed in the edge region of the protrusion of the bonding layer 160.

접합층(160)은 도시된 바와 같이 상부면(160a)과, 상부면(160a)에 대하여 경사를 이루는 측면(160b)과, 측면(160b)의 둘레에 배치된 그루브(160c)와, 그루브(160c)의 외곽의 바닥면(160e)을 포함하고, 바닥면(160e)과 그루브(160c)의 사이의 경계면(160d)은 바닥면(160e) 및 그루브(160c)에 대하여 수직하게 배치될 수 있다.The bonding layer 160 includes a top surface 160a, a side surface 160b inclined with respect to the top surface 160a, a groove 160c disposed around the side surface 160b, And an interface 160d between the bottom surface 160e and the groove 160c may be disposed perpendicular to the bottom surface 160e and the groove 160c .

바닥면(160e)의 높이는 그루브(160c)의 높이보다 높고 상부면(160a)의 높이보다 낮게 배치되어, 후술하는 바와 같이 제1 오믹층(142)의 재료가 유출될 때 그루브(160c)의 외곽으로 오버플로우(overflow)하는 것을 방지할 수 있다. 여기서, 상부면(160a)과 측면(160b)은 그루브(160c)에 대하여 돌출되어 접합층(160)의 돌출부라 칭할 수 있다.The height of the bottom surface 160e is higher than the height of the groove 160c and is lower than the height of the top surface 160a so that when the material of the first ohmic layer 142 flows out, Can be prevented from overflowing. The upper surface 160a and the side surface 160b may protrude from the groove 160c and may be referred to as protruding portions of the bonding layer 160. [

상술한 바와 같이 지지 기판(170)의 본딩 공정에서 발광 구조물(120)의 하부 영역에 스트레스(stress)가 가해져서, 특히 관통 홀 내의 영역에서 제1 절연층(130)과 접합층(160)의 사이에 보이드나 크랙이 발생하여 보이드나 크랙에 제1 오믹층(142)의 재료가 유입될 수 있으나, 본 실시예에 따른 발광소자는 접합층(160)의 돌출부의 주변 영역에 그루브가 형성되어 만약 제1 오믹층(142)의 재료가 유출되더라도 그루브(160c)에 수용될 수 있다. 따라서, 접합층(160)이나 제1 오믹층(142) 재료가 캡핑층(150) 등과 혼합하거나 접촉되는 것을 방지할 수 있다.Stress is applied to the lower region of the light emitting structure 120 in the bonding process of the supporting substrate 170 as described above and the stress is applied to the first insulating layer 130 and the bonding layer 160 The material of the first ohmic layer 142 may flow into the voids or cracks. However, in the light emitting device according to the present embodiment, a groove is formed in the peripheral region of the protruding portion of the bonding layer 160 Even if the material of the first ohmic layer 142 flows out, it can be accommodated in the groove 160c. Therefore, it is possible to prevent the material of the bonding layer 160 and the first ohmic layer 142 from mixing or contacting with the capping layer 150 or the like.

도 4는 도 2의 반도체 소자가 배치된 패키지를 나타낸 도면이다.4 is a view showing a package in which the semiconductor device of FIG. 2 is disposed.

실시예에 따른 발광소자 패키지(300)는, 패키지 몸체(310)와 제1 전극부(321)와 제2 전극부(322)와 발광소자(200)를 포함하여 이루어진다.The light emitting device package 300 according to the embodiment includes a package body 310, a first electrode unit 321, a second electrode unit 322, and a light emitting device 200.

패키지 몸체(310)는 캐비티(cavity)를 가지는 절연성 재료로 이루어질 수 있고, 예를 들면 PPA(Polypthalamide) 수지나 실리콘 계열의 재료 등을 포함할 수 있다.The package body 310 may be made of an insulating material having a cavity, and may include, for example, PPA (polypthalamide) resin, silicon-based material, or the like.

전극부(321)와 제2 전극부(322)는, 각각 패키지 몸체(310) 상에 배치되고, 일부는 캐비티의 바닥면에 배치될 수 있다.The electrode portion 321 and the second electrode portion 322 may be disposed on the package body 310 and partly on the bottom surface of the cavity, respectively.

발광소자(300)는 상술한 발광소자일 수 있으며, 제1 전극부(321) 상에 배치되고 제2 전극부(322)와는 와이어(330)를 통하여 전기적으로 연결될 수 있다.The light emitting device 300 may be the light emitting device described above and may be disposed on the first electrode unit 321 and electrically connected to the second electrode unit 322 through the wire 330.

발광소자(200)와 와이어(330)의 둘레에는 몰딩부(350)가 배치되어 발광소자(200) 및 와이어(330) 등을 보호할 수 있다.The molding part 350 is disposed around the light emitting device 200 and the wire 330 to protect the light emitting device 200 and the wire 330.

몰딩부(350)에는 형광체(미도시)가 포함될 수도 있다. 형광체는 야그(YAG) 계열의 형광체나, 나이트라이드(Nitride) 계열의 형광체, 실리케이트(Silicate) 또는 이들이 혼합되어 사용될 수 있으나, 이에 한정하지 않는다.The molding part 350 may include a phosphor (not shown). The phosphor may be a YAG-based phosphor, a nitride-based phosphor, a silicate, or a mixture thereof, but is not limited thereto.

상술한 발광소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.특히 자외선 파장 영역의 광을 방출하는 발광소자는 정수가나 공기 청정기 등의 살균 장치나 의료용 장치에 사용될 수 있다.The light emitting device may include a light emitting device package and may be used as a light source of an illumination system, for example, as a light source of a video display device, a lighting device, or the like. The device can be used for sterilizing devices such as water purifiers, air cleaners, and medical devices.

영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.When used as a backlight unit of a video display device, it can be used as an edge-type backlight unit or as a direct-type backlight unit. When used as a light source of a lighting device, it can be used as a regulator or bulb type. It is possible.

발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있으며, 실시예에 따른 발광소자의 구조는 레이저 다이오드 기타 다른 반도체 소자에 적용될 수 있다.The light emitting device includes a laser diode in addition to the light emitting diode described above, and the structure of the light emitting device according to the embodiment can be applied to other semiconductor devices such as a laser diode.

레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.The laser diode may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure, like the light emitting element. Then, electro-luminescence (electroluminescence) phenomenon in which light is emitted when an electric current is applied after bonding the p-type first conductivity type semiconductor and the n-type second conductivity type semiconductor is used, And phase. That is, the laser diode can emit light having one specific wavelength (monochromatic beam) with the same phase and in the same direction by using a phenomenon called stimulated emission and a constructive interference phenomenon. It can be used for optical communication, medical equipment and semiconductor processing equipment.

수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.As the light receiving element, a photodetector, which is a kind of transducer that detects light and converts the intensity of the light into an electric signal, is exemplified. As such a photodetector, a photodiode (e.g., a PD with a peak wavelength in a visible blind spectral region or a true blind spectral region), a photodiode (e.g., a photodiode such as a photodiode (silicon, selenium), a photoconductive element (cadmium sulfide, cadmium selenide) , Photomultiplier tube, phototube (vacuum, gas-filled), IR (Infra-Red) detector, and the like.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. In addition, a semiconductor device such as a photodetector may be fabricated using a direct bandgap semiconductor, which is generally excellent in photo-conversion efficiency. Alternatively, the photodetector has a variety of structures, and the most general structure includes a pinned photodetector using a pn junction, a Schottky photodetector using a Schottky junction, and a metal-semiconductor metal (MSM) photodetector have.

포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.The photodiode, like the light emitting device, may include the first conductivity type semiconductor layer having the structure described above, the active layer, and the second conductivity type semiconductor layer, and may have a pn junction or a pin structure. The photodiode operates by applying reverse bias or zero bias. When light is incident on the photodiode, electrons and holes are generated and a current flows. At this time, the magnitude of the current may be approximately proportional to the intensity of the light incident on the photodiode.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. A photovoltaic cell or a solar cell is a type of photodiode that can convert light into current. The solar cell, like the light emitting device, may include the first conductivity type semiconductor layer, the active layer and the second conductivity type semiconductor layer having the above-described structure.

또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.In addition, it can be used as a rectifier of an electronic circuit through a rectifying characteristic of a general diode using a p-n junction, and can be applied to an oscillation circuit or the like by being applied to a microwave circuit.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.In addition, the above-described semiconductor element is not necessarily implemented as a semiconductor, and may further include a metal material as the case may be. For example, a semiconductor device such as a light receiving element may be implemented using at least one of Ag, Al, Au, In, Ga, N, Zn, Se, P, or As, Or may be implemented using a doped semiconductor material or an intrinsic semiconductor material.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100, 200: 반도체 소자 120: 발광 구조물
130: 제1 절연층 142: 제1 오믹층
146: 제2 오믹층 150: 캡핑층
160: 접합층 160a: 상부면
160b: 측면 160c: 그루브
160d: 경계면 160e: 바닥면
170: 지지 기판 180: 제2 절연층
300: 반도체 소자 패키지
100, 200: Semiconductor device 120: Light emitting structure
130: first insulating layer 142: first ohmic layer
146: second ohmic layer 150: capping layer
160: bonding layer 160a: upper surface
160b: side surface 160c: groove
160d: boundary surface 160e: bottom surface
170: supporting substrate 180: second insulating layer
300: semiconductor device package

Claims (8)

제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형반도체층으로부터 상기 활성층 및 상기 제1 도전형 반도체층의 일부까지 관통 홀이 형성된 반도체 구조물;
상기 제1 도전형 반도체층과 접촉하는 제1 오믹층;
상기 제2 도전형 반도체층과 접촉하는 제2 오믹층; 및
상기 발광 구조물의 하부에 배치되고, 접합층을 통하여 상기 제1 오믹층과 전기적으로 연결되는 지지기판을 포함하고,
상기 접합층은 상기 제1 오믹층 방향으로 돌출부가 배치되고, 상기 돌출부의 측면은 상기 접합층의 바닥면에 대하여 10도 내지 40도의 경사를 가지는 반도체 소자.
A semiconductor structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, wherein the second conductivity type semiconductor layer has a through hole from the second conductivity type semiconductor layer to the active layer and a part of the first conductivity type semiconductor layer;
A first ohmic layer contacting the first conductive semiconductor layer;
A second ohmic layer contacting the second conductive semiconductor layer; And
And a support substrate disposed under the light emitting structure and electrically connected to the first ohmic layer through a bonding layer,
Wherein the bonding layer has protrusions in the direction of the first ohmic layer, and the side surfaces of the protrusions have inclination of 10 to 40 degrees with respect to the bottom surface of the bonding layer.
제1 항에 있어서,
상기 접합층의 돌출된 부분은, 상기 관통 홀과 일부가 중첩되는 반도체 소자.
The method according to claim 1,
And the protruding portion of the bonding layer partially overlaps the through-hole.
제1 항에 있어서,
상기 돌출부의 높이는, 상기 관통 홀 내에서 상기 절연층의 두께와 같거나 보다 작은 반도체 소자.
The method according to claim 1,
Wherein a height of the protrusion is equal to or smaller than a thickness of the insulating layer in the through hole.
제1 항에 있어서,
상기 돌출부의 경사진 측면의 폭은, 상기 돌출부의 높이보다 큰 반도체 소자.
The method according to claim 1,
Wherein a width of an inclined side surface of the protrusion is larger than a height of the protrusion.
제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 상기 제2 도전형반도체층으로부터 상기 활성층 및 상기 제1 도전형 반도체층의 일부까지 관통 홀이 형성된 반도체 구조물;
상기 제1 도전형 반도체층과 접촉하는 제1 오믹층;
상기 제2 도전형 반도체층과 접촉하는 제2 오믹층; 및
상기 발광 구조물의 하부에 배치되고, 접합층을 통하여 상기 제1 오믹층과 전기적으로 연결되는 지지기판을 포함하고,
상기 접합층은 상기 제1 오믹층 방향으로 돌출부가 배치되고, 상기 돌출부는 외곽 영역에 그루브가 형성된 반도체 소자.
A semiconductor structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, wherein the second conductivity type semiconductor layer has a through hole from the second conductivity type semiconductor layer to the active layer and a part of the first conductivity type semiconductor layer;
A first ohmic layer contacting the first conductive semiconductor layer;
A second ohmic layer contacting the second conductive semiconductor layer; And
And a support substrate disposed under the light emitting structure and electrically connected to the first ohmic layer through a bonding layer,
Wherein the bonding layer has protrusions in the direction of the first ohmic layer, and the protrusions have grooves in the outer area.
제5 항에 있어서,
상기 돌출부는 상부면과, 상기 상부면으로부터 상기 그루브 방향으로 경사를 이루는 측면을 더 포함하는 반도체 소자.
6. The method of claim 5,
Wherein the projecting portion further comprises an upper surface and a side surface inclined from the upper surface in the groove direction.
제6 항에 있어서,
상기 돌출부는, 상기 그루브의 외곽 영역에 형성된 바닥면을 더 포함하는 반도체 소자.
The method according to claim 6,
Wherein the projecting portion further comprises a bottom surface formed in an outer region of the groove.
제7 항에 있어서,
상기 바닥면의 높이는, 상기 그루브의 높이보다 높고 상기 상부면의 높이보다 낮은 반도체 소자.
8. The method of claim 7,
Wherein a height of the bottom surface is higher than a height of the groove and lower than a height of the upper surface.
KR1020160068874A 2016-06-02 2016-06-02 Semiconductor device KR20170136837A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160068874A KR20170136837A (en) 2016-06-02 2016-06-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160068874A KR20170136837A (en) 2016-06-02 2016-06-02 Semiconductor device

Publications (1)

Publication Number Publication Date
KR20170136837A true KR20170136837A (en) 2017-12-12

Family

ID=60943999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160068874A KR20170136837A (en) 2016-06-02 2016-06-02 Semiconductor device

Country Status (1)

Country Link
KR (1) KR20170136837A (en)

Similar Documents

Publication Publication Date Title
KR20180058564A (en) Semiconductor device and semiconductor device package including the same
KR102564198B1 (en) Semiconductor device
KR102434368B1 (en) Semiconductor device
KR102564122B1 (en) Semiconductor device
KR20200021798A (en) Smeiconductor device
KR102410809B1 (en) Semiconductor device
KR102403821B1 (en) Semiconductor device
KR102478996B1 (en) Semiconductor divece and package including same
KR20180001051A (en) Semiconductor device and light emitting device package having thereof
KR102510596B1 (en) Semiconductor device
KR102623610B1 (en) Semiconductor device and light emitting device package having thereof
KR102537073B1 (en) Semiconductor device package
KR20190109848A (en) Semiconductor device
KR20170136837A (en) Semiconductor device
KR20180074263A (en) Semiconductor device and light emitting device package having thereof
KR102468809B1 (en) Semiconductor device
KR102564211B1 (en) Smeiconductor device and method for manufacturing the same
KR20180090529A (en) Semiconductor device package
KR20180087678A (en) Semiconductor Device And Light Apparatus
KR102417710B1 (en) Semiconductor device package and manufacturing method thereof
KR102385938B1 (en) Semiconductor device package
KR102501208B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20180009266A (en) Semiconductor device and light emitting device package having thereof
KR102388795B1 (en) Semiconductor device and method for manufacturing semiconductor device
KR102521625B1 (en) Semiconductor device