KR20170136149A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20170136149A
KR20170136149A KR1020160067776A KR20160067776A KR20170136149A KR 20170136149 A KR20170136149 A KR 20170136149A KR 1020160067776 A KR1020160067776 A KR 1020160067776A KR 20160067776 A KR20160067776 A KR 20160067776A KR 20170136149 A KR20170136149 A KR 20170136149A
Authority
KR
South Korea
Prior art keywords
data
line
lines
color
data voltage
Prior art date
Application number
KR1020160067776A
Other languages
English (en)
Other versions
KR102576402B1 (ko
Inventor
상우규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160067776A priority Critical patent/KR102576402B1/ko
Priority to US15/606,999 priority patent/US10311810B2/en
Priority to EP19161941.0A priority patent/EP3518227B1/en
Priority to EP17173175.5A priority patent/EP3252753B1/en
Priority to CN201710398765.9A priority patent/CN107450244B/zh
Publication of KR20170136149A publication Critical patent/KR20170136149A/ko
Application granted granted Critical
Publication of KR102576402B1 publication Critical patent/KR102576402B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/364—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with use of subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 제4i+1 로 라인과 기수 번째 컬럼 라인이 교차되는 위치에 제1 컬러의 서브 픽셀이 배치되고, 상기 제4i+1 로 라인과 우수 번째 컬럼 라인이 교차되는 위치에 제2 컬러의 서브 픽셀이 배치된다. 제4i+2 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 제3 컬러의 서브 픽셀이 배치되고, 상기 제4i+2 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 제4 컬러의 서브 픽셀이 배치된다. 제4i+3 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 상기 제2 컬러의 서브 픽셀이 배치되고, 상기 제4i+3 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 상기 제1 컬러의 서브 픽셀이 배치된다. 제4i+4 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 상기 제4 컬러의 서브 픽셀이 배치되고, 상기 제4i+4 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 상기 제3 컬러의 서브 픽셀이 배치된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 적색(Red : R) 서브 픽셀, 녹색(Green : G) 서브 픽셀, 청색(Blue : B) 서브 픽셀, 및 백색(White : W) 서브 픽셀을 포함하는 표시장치에 관한 것이다.
액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스 타입의 액정표시장치는 공정 기술과 구동 기술의 발달에 힘입어 가격이 낮아지고 성능이 높아져 소형 모바일 기기부터 대형 텔레비젼까지 거의 모든 표시장치에 적용되어 가장 널리 이용되고 있다.
액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함), 액정표시패널의 게이트라인들(또는 스캔라인들)에 게이트 펄스(또는 스캔 펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.
R(Red) 서브 픽셀, G(Green) 서브 픽셀, B(Blue) 서브 픽셀 및 W(White) 서브 픽셀을 포함한 액정표시장치가 개발되고 있다. 이하에서, 이러한 표시장치를 "RGBW 타입 표시장치"라 한다. W 서브 픽셀은 픽셀들 각각의 휘도를 높임으로써 백라이트 유닛의 휘도를 낮추어 액정표시장치의 소비전력을 낮출 수 있다.
액정표시장치의 소스 드라이브 IC(Integrated Circuit) 개수를 줄이기 위하여, 픽셀 어레이를 데이터 구동 주파수를 3 배속으로 높이는 TRD(Triple rate driving) 기술이 알려져 있다.
일반적인 픽셀 구조를 갖는 액정표시장치는 RGB 데이터 전압을 3 개의 데이터 라인들을 통해 1 수평 기간에 1 픽셀의 서브 픽셀들에 공급한다. 이에 비하여, TRD 기술은 RGB 데이터전압을 1 개의 데이터 라인을 통해 RGB 서브 픽셀들에 순차적으로 공급한다. 예를 들어, R 데이터전압은 1/3 수평기간에 적색 서브 픽셀에 공급된다. 이어서, G 데이터전압이 1/3 수평기간에 녹색 서브 픽셀에 공급된 다음, B 데이터전압이 1/3 수평기간에 청색 서브 픽셀에 공급된다. 따라서, TRD 기술은 일반적인 픽셀 구조에 비하여 데이터 라인들의 개수를 1/3로 줄일 수 있다.
이러한 TRD 기술을 RGBW 타입 표시장치에 적용하면 다음과 같은 문제점이 있다.
첫째 같은 게이트 라인에 연결된 동일 컬러의 서브 픽셀들에 인가되는 데이터 전압의 극성이 어느 한 쪽으로 더 강하게 편중될 수 있다. 이로 인하여, 액정의 기준 전압인 공통 전압이 우세 극성 쪽으로 시프트(shift)되어 수평 크로스토크(crosstalk)가 보일 수 있다.
둘째, 소스 드라이브 IC의 발열을 줄이기 위하여 컬럼 인버젼 타입(column inversion type)으로 데이터 전압의 극성을 반전하면 이웃한 서브 픽셀들에서 극성 뭉침이 발생될 수 있다. 극성 뭉침이란 이웃한 서브 픽셀들이 동일 극성의 데이터 전압을 충전하는 것을 의미한다. 극성 뭉침은 휘도 불균일을 초래한다. 특히, 이웃한 동일 컬러의 서브 픽셀들에서 극성 뭉침이 있으면 휘도와 색 재현에서 불균일을 초래하여 화질 열화가 보일 수 있다.
셋째, 특정 컬러에서 데이터 전압의 트랜지션(transition)이 증가하여 소스 드라이브 IC의 발열이 증가한다.
본 발명은 4 컬러의 서브 픽셀들을 포함한 표시패널을 구동하기 위하여 소스 드라이브 IC의 발열과 화질을 개선할 수 있는 액정표시장치를 제공한다.
본 발명의 액정표시장치는 서브 픽셀들에 충전될 데이터 전압의 극성을 미리 설정된 주기로 반전시켜 데이터 라인들에 공급하는 데이터 구동부; 및 상기 데이터 전압에 동기되는 게이트 펄스를 게이트 라인들에 공급하는 게이트 구동부를 포함한다.
상기 픽셀들이 배치된 픽셀 어레이에서, 제4i(i는 양의 정수)+1 로 라인과 기수 번째 컬럼 라인이 교차되는 위치에 상기 제1 컬러의 서브 픽셀이 배치되고, 상기 제4i+1 로 라인과 우수 번째 컬럼 라인이 교차되는 위치에 상기 제2 컬러의 서브 픽셀이 배치된다. 제4i+2 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 상기 제3 컬러의 서브 픽셀이 배치되고, 상기 제4i+2 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 상기 제4 컬러의 서브 픽셀이 배치된다. 제4i+3 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 상기 제2 컬러의 서브 픽셀이 배치되고, 상기 제4i+3 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 상기 제1 컬러의 서브 픽셀이 배치된다. 제4i+4 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 상기 제4 컬러의 서브 픽셀이 배치되고, 상기 제4i+4 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 상기 제3 컬러의 서브 픽셀이 배치된다.
본 발명은 4 컬러의 서브 픽셀들을 포함한 표시패널의 컬러 배치를 최적화함으로써 각 컬러에서 극성 뭉침 없이 극성 균형을 맞추어 우수한 화질로 입력 영상을 재현할 수 있고, 소스 드라이브 IC의 발열과 화질을 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.
도 2 및 도 3은 본 발명의 제1 실시예에 따른 픽셀 어레이의 구조와 데이터 전압 충전 순서를 보여 주는 도면들이다.
도 4는 도 2 및 도 3에 도시된 픽셀 어레이를 구동하기 위한 소스 드라이브 IC와 게이트 구동부의 출력 신호를 보여 주는 파형도이다.
도 5a 내지 도 5g는 본 발명의 제1 실시예에 따른 픽셀 어레이에 백색(White), 적색(Red), 녹색(Green), 청색(Blue), 노란색(Yellow), 청록색(Cyan), 및 자홍색(Magenta) 패턴을 표시할 때 점등되는 서브 픽셀들과 그 극성을 보여 주는 도면들이다.
도 6a 내지 도 6g는 도 5a 내지 도 5g과 같은 컬러를 픽셀 어레이에 표시할 때 데이터 전압을 보여 주는 도면들이다.
도 7 및 도 8은 본 발명의 제2 실시예에 따른 픽셀 어레이의 구조와 데이터 전압 충전 순서를 보여 주는 도면들이다.
도 9는 도 7 및 도 8에 도시된 픽셀 어레이를 구동하기 위한 소스 드라이브 IC와 게이트 구동부의 출력 신호를 보여 주는 파형도이다.
도 10a 내지 도 10g는 본 발명의 제2 실시예에 따른 픽셀 어레이에 백색(White), 적색(Red), 녹색(Green), 청색(Blue), 노란색(Yellow), 청록색(Cyan), 및 자홍색(Magenta) 패턴을 표시할 때 점등되는 서브 픽셀들과 그 극성을 보여 주는 도면들이다.
도 11a 내지 도 11g는 도 10a 내지 도 10g과 같은 컬러를 픽셀 어레이에 표시할 때 데이터 전압을 보여 주는 도면들이다.
도 12 및 도 13은 본 발명의 제3 실시예에 따른 픽셀 어레이의 구조와 데이터 전압 충전 순서를 보여 주는 도면들이다.
도 14는 도 12 및 도 13에 도시된 픽셀 어레이를 구동하기 위한 소스 드라이브 IC와 게이트 구동부의 출력 신호를 보여 주는 파형도이다.
도 15a 내지 도 15g는 본 발명의 제3 실시예에 따른 픽셀 어레이에 백색(White), 적색(Red), 녹색(Green), 청색(Blue), 노란색(Yellow), 청록색(Cyan), 및 자홍색(Magenta) 패턴을 표시할 때 점등되는 서브 픽셀들과 그 극성을 보여 주는 도면들이다.
도 16a 내지 도 16g는 도 15a 내지 도 15g와 같은 컬러를 픽셀 어레이에 표시할 때 데이터 전압을 보여 주는 도면들이다.
도 17 및 도 18은 본 발명의 제4 실시예에 따른 픽셀 어레이의 구조와 데이터 전압 충전 순서를 보여 주는 도면들이다.
도 19는 도 17 및 도 18에 도시된 픽셀 어레이를 구동하기 위한 소스 드라이브 IC와 게이트 구동부의 출력 신호를 보여 주는 파형도이다.
도 20a 내지 도 20g는 본 발명의 제3 실시예에 따른 픽셀 어레이에 백색(White), 적색(Red), 녹색(Green), 청색(Blue), 노란색(Yellow), 청록색(Cyan), 및 자홍색(Magenta) 패턴을 표시할 때 점등되는 서브 픽셀들과 그 극성을 보여 주는 도면들이다.
도 21a 내지 도 21g는 도 20a 내지 도 20g와 같은 컬러를 픽셀 어레이에 표시할 때 데이터 전압을 보여 주는 도면들이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1을 참조하면, 본 발명의 액정표시장치는 픽셀 어레이가 형성된 표시패널(100)과, 표시패널(100)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로를 구비한다. 표시패널(100)의 아래에는 표시패널(100)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.
이 표시장치는 소스 드라이브 IC들의 개수를 줄이기 위하여, 하나의 데이터 라인을 통해 적색 데이터(이하, “R 데이터”라 함), 녹색 데이터(이하, “G 데이터”라 함), 청색 데이터(이하, “B 데이터”라 함) 및 백색 데이터 데이터(이하, “W 데이터”라 함)를 픽셀들에 공급한다.
표시패널(100)은 액정층을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(100)의 픽셀 어레이는 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배열되는 픽셀들을 포함한다.
픽셀들 각각은 R 데이터가 기입되는 R 서브 픽셀, G 데이터가 기입되는 G 서브 픽셀, B 데이터가 기입되는 B 서브 픽셀 및 W 데이터가 기입되는 W 서브 픽셀들 중 2 컬러, 3 컬러 또는 4 컬러의 서브 픽셀들을 포함할 수 있다. 하나의 픽셀이 4 컬러의 서브 픽셀들을 포함하는 경우에, 픽셀들 각각은 RGBW 서브 픽셀들을 포함할 수 있다. 하나의 픽셀이 3 컬러의 서브 픽셀들을 포함한 경우에, 제1 픽셀은 WRG 서브 픽셀들을 포함하고, 그와 이웃한 제2 픽셀은 BWR 서브 픽셀들을 포함할 수 있다. 이 경우에, 미리 설정된 서브 픽셀 렌더링 알고리즘(Sub-pixel reandering algorithm)을 이용하여 픽셀들 각각에서 부족한 컬러의 데이터 값을 주변에 위치하는 하나 이상의 픽셀들로 분산시켜 컬러를 보상한다. 서브 픽셀들 각각은 로 라인 방향(X)의 길이가 컬럼 라인 방향(Y) 보다 긴 구조를 가지며 TFT를 포함한다.
픽셀 어레이의 컬러 배치는 도 2-3, 도 7-8, 도 12-13, 도 17 및 도 18과 같다. 이 픽셀 어레이들에서, 제4i(i는 양의 정수)+1 로 라인들(L1, L5)에 제1 컬러의 서브 픽셀들과 제2 컬러의 서브 픽셀들이 교대로 배치된다. 제4i+1 로 라인들(L1, L5)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 제1 컬러의 서브 픽셀이 배치된다. 제4i+1 로 라인들(L1, L5)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 제2 컬러의 서브 픽셀이 배치된다.
제4i+2 로 라인들(L2, L6)에 제3 컬러의 서브 픽셀과 제4 컬러의 서브 픽셀이 교대로 배치된다. 제4i+2 로 라인들(L2, L6)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 제3 컬러의 서브 픽셀이 배치된다. 제4i+2 로 라인들(L2, L6)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 제4 컬러의 서브 픽셀이 배치된다.
제4i+3 로 라인들(L3, L7)에 제2 컬러의 서브 픽셀과 제1 컬러의 서브 픽셀이 교대로 배치된다. 제4i+3 로 라인들(L3, L7)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 제2 컬러의 서브 픽셀이 배치된다. 제4i+3 로 라인들(L3, L7)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 제1 컬러의 서브 픽셀이 배치된다.
제4i+4 로 라인들(L4, L8)에 제4 컬러의 서브 픽셀과 제3 컬러의 서브 픽셀이 교대로 배치된다. 제4i+4 로 라인들(L4, L8)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 제4 컬러의 서브 픽셀이 배치된다. 제4i+4 로 라인들(L4, L8)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 제3 컬러의 서브 픽셀이 배치된다.
픽셀 어레이의 구조와 그 구동 방법은 도 2 내지 도 21g를 결부하여 자세히 칭하기로 한다.
표시패널(100)의 하부 기판에는 데이터라인들(S1~Sm), 게이트라인들(G1~Gn), TFT(Thin Film Transistor)들, TFT에 접속된 픽셀 전극(PXL), 및 픽셀 전극(PXL)에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 픽셀들 각각은 TFT를 통해 데이터전압을 충전하는 픽셀 전극(PXL)과 공통전압(Vcom)이 인가되는 공통 전극(COM)의 전압차에 의해 구동되는 액정 분자들을 이용하여 빛의 투과양을 조정함으로써 비디오 데이터의 화상을 표시한다.
표시패널(100)의 상부 기판 상에는 블랙 매트릭스(Black matrix)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성된다. 공통 전극(COM)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극과 함께 하부 기판 상에 형성될 수 있다. 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
표시패널 구동회로는 픽셀들에 입력 영상의 데이터를 기입한다. 표시패널 구동회로는 데이터 구동부(102), 게이트 구동부(104), 타이밍 콘트롤러(20) 등을 포함한다.
데이터 구동부(102)는 적어도 하나의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC들의 데이터 출력 채널들은 픽셀 어레이의 데이터라인들(S1~Sm)에 연결된다. 소스 드라이브 IC들은 타이밍 콘트롤러(20)로부터 입력 영상의 데이터를 수신한다. 소스 드라이브 IC들로 전송되는 디지털 비디오 데이터는 R 데이터, G 데이터, B 데이터, 및 W 데이터를 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(20)의 제어 하에 데이터를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 소스 드라이브 IC들은 타이밍 콘트롤러(20)의 제어 하에 데이터 전압의 극성을 소정 주기로 반전시키면서 데이터 라인들(S1~Sm)로 출력한다. 소정 주기는 이하의 실시예에서 4 수평 기간으로 예시되었으나 본 발명은 이에 한정되지 않는다.
소스 드라이브 IC들은 타이밍 콘트롤러(20)로부터의 극성제어신호(POL)에 응답하여 하나의 데이터 라인을 통해 공급되는 데이터 전압의 극성을 4 도트(dot) 단위로 극성을 반전시킨다. 도트(dot)는 서브 픽셀과 같은 의미로 사용된다. 소스 드라이브 IC들은 하나의 데이터 라인을 통해 순차적으로 공급되는 4 컬러의 데이터 전압을 같은 극성으로 유지한 후, 그 극성을 반전하는 방법으로 4 도트 인버젼으로 반전되는 데이터 전압을 출력한다. 따라서, 소스 드라이브 IC로부터 출력되는 데이터 전압의 극성 반전 주기가 길어 데이터 전압의 트랜지션(transition) 횟수가 작고 전류 소비가 작다. 그 결과, 본 발명은 소스 드라이브 IC들의 소비 전력과 발열양을 줄일 수 있다.
하나의 데이터 라인을 통해 R 데이터 전압, G 데이터 전압, B 데이터 전압, W 데이터 전압이 RGBW 서브 픽셀들에 데이터 전압이 공급된다. 따라서, 본 발명의 액정표시장치는 종래 기술 대비 동일 해상도의 표시패널을 구동할 때 데이터 라인들의 개수와 소스 드라이브 IC의 개수를 줄일 수 있다.
소스 드라이브 IC의 극성 인버젼 주기와 픽셀 어레이의 구조의 상관 관계로 인하여, 로 라인 방향(x) 및 컬럼 방향 각각에서 동일 컬러의 이웃한 서브 픽셀들의 극성이 서로 반대이다. 이웃한 동일 컬러의 서브 픽셀들의 극성이 서로 반대이기 때문에 이웃한 동일 컬러의 서브 픽셀들에서 극성 뭉침이 없다. 또한, 동일 컬러의 서브 픽셀들에서 + 극성의 합과 - 극성이 합이 동일하게 되어 + 극성의 합과 - 극성의 합을 더하면 서로 상쇄되어 우세 극성 없이 극성 균형을 이룰 수 있다. 그 결과, 본 발명의 표시장치는 동일 컬러의 이웃한 서브 픽셀들이 같은 극성으로 되는 극성 뭉침이 없으므로 세로선과 같은 노이즈가 없고, 극성 균형을 이루기 때문에 공통 전압 시프트가 없어 수평 크로스토크 없는 화질로 입력 영상을 재현할 수 있다.
게이트 구동부(104)는 타이밍 콘트롤러(20)의 제어 하에 게이트 라인들(G1~Gn)에 게이트 펄스를 순차적으로 공급한다. 게이트 구동부(104)로부터 출력된 게이트 펄스는 픽셀들에 충전될 정극성/부극성 비디오 데이터 전압에 동기된다. 게이트 구동부(104)의 IC 비용을 줄이기 위하여, 제조 공정에서 픽셀 어레이와 함께 표시패널(100)의 하부 기판 상에 직접 형성될 수 있다.
게이트 구동부(104)의 출력 채널들과 픽셀 어레이의 게이트 라인들(G1~Gn)은 링크 배선들을 통해 1:1로 연결된다. 이하의 실시예 중에서 게이트 펄스가 출력 순서가 일부 게이트 라인들에서 변경될 수 있다. 이 경우, 게이트 구동부(104)의 출력 채널을 변경하지 않고, 픽셀 어레이에 게이트펄스를 비순차적으로 공급하기 위하여, 게이트 구동부(104)의 출력 채널들을 게이트 라인들에 연결하는 링크 배선들 중 일부가 교차될 수 있다. 따라서, 게이트 구동부(104)는 제1 출력 채널부터 순차적으로 게이트 펄스를 출력하지만 픽셀 어레이의 게이트 라인들(14)에는 게이트 펄스가 비순차적으로 인가될 수 있다.
타이밍 콘트롤러(20)는 호스트 시스템(24)으로부터 수신된 입력 영상의 RGB 데이터를 RGBW 데이터로 변환하여 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(20)와 데이터 구동부(102)의 소스 드라이브 IC들 간의 데이터 전송을 위한 인터페이스는 mini LVDS(Low-voltage differential signaling) 인터페이스 또는 EPI(Embedded Panel Interface) 인터페이스를 적용할 수 있다. EPI 인터페이스는 본원 출원인에 의해 출원된 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 제안된 인터페이스 기술로 적용될 수 있다.
타이밍 콘트롤러(20)는 호스트 시스템(24)으로부터 입력 영상 데이터와 동기되는 타이밍 신호들을 수신한다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등을 포함한다. 타이밍 콘트롤러(20)는 입력 영상의 픽셀 데이터와 함께 수신되는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어한다. 타이밍 콘트롤러(20)는 픽셀 어레이의 극성을 제어하기 위한 극성제어신호(POL)를 데이터 구동부(102)의 소스 드라이브 IC들 각각에 전송할 수 있다. Mini LVDS 인터페이스는 별도의 제어 배선을 통해 극성 제어 신호를 전송한다. EPI 인터페이스는 CDR(Clok and Data Recovery)을 위한 클럭 트레이닝 패턴(clock training pattern)과 RGBW 데이터 패킷 사이에 전송되는 콘트롤 데이터 패킷 내에 극성 제어 정보를 인코딩하여 소스 드라이브 IC들 각각에 전송하는 인터페이스 기술이다.
타이밍 콘트롤러(20)는 공지된 게인 산출 알고리즘을 이용하여 입력 영상의 RGB 데이터를 RGBW 데이터로 변환할 수 있다. 게인 산출 알고리즘은 공지의 어떠한 것도 가능하다. 예컨대, 본원 출원인에 의해 기출원된 대한민국 특허 출원 제10-2005-0039728(2005. 05. 12), 대한민국 특허 출원 제10-2005-0052906(2005. 06. 20), 대한민국 특허 출원 제10-2005-0066429(2007. 07. 21), 대한민국 특허 출원 제10-2006-0011292(2006. 02. 06) 등에서 제안된 화이트 게인 산출 알고리즘들이 적용 가능하다. 또한, 타이밍 콘트롤러(20)는 미리 설정된 서브 픽셀 렌더링 알고리즘을 실행하여 이웃한 픽셀들 간에 데이터 값을 분산할 수 있다.
호스트 시스템(24)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다.
도 2 및 도 3은 본 발명의 제1 실시예에 따른 픽셀 어레이의 구조와 데이터 전압 충전 순서를 보여 주는 도면들이다. 도 4는 소스 드라이브 IC와 게이트 구동부의 출력 신호를 보여 주는 파형도이다. 표시패널(100)의 픽셀 어레이는 도 3과 같은 4*8 서브 픽셀들이 반복되는 구조를 갖는다.
도 2에서 ①, ②, ③, ④는 서브 픽셀들의 충전 순서를 나타낸다. 도 2 및 도 3에서, "L1~L8"은 표시패널(100)의 로 라인들(row line)을 나타낸다. 로 라인들 각각에는 수평 방향(x축 방향)을 따라 2 컬러의 서브 픽셀들이 배치된다. "C1~C4"는 표시패널(100)의 컬럼 라인들(column line)을 나타낸다. 컬럼 라인들 각각에는 수직 방향(y축 방향)을 따라 4 컬러의 서브 픽셀들이 배치된다. 도 3에서 Rxy, Gxy, Bxy 및 Wxy는 xy 위치의 R 서브 픽셀, xy 위치의 G 서브 픽셀, xy 위치의 B 서브 픽셀, 및 xy 위치의 W 서브 픽셀을 각각 의미한다.
도 2 및 도 3을 참조하면, 제4i(i는 양의 정수)+1 로 라인들(L1, L5)에 B 서브 픽셀들(B11, B12, B51, B52)과 R 서브 픽셀들(R11, R12, R51, R52)이 교대로 배치된다. 제4i+1 로 라인들(L1, L5)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 B 서브 픽셀(B11, B12, B51, B52)이 배치된다. 제4i+1 로 라인들(L1, L5)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 R 서브 픽셀(R11, R12, R51, R52)이 배치된다.
제4i+1 로 라인(L1, L5)에 배치된 제1 및 제2 컬러(B, R)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+1 게이트 라인(G1, G5)의 교차부에 배치된 TFT들을 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. B11 서브 픽셀의 TFT를 제1 TFT, R11 서브 픽셀의 TFT를 제2 TFT, B12 서브 픽셀의 TFT를 제3 TFT, R12 서브 픽셀의 TFT를 제4 TFT로 칭하기로 한다. 제1 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 B 데이터 전압을 B11 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제2 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 R 데이터 전압을 R11 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제3 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 B 데이터 전압을 B12 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제4 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 R 데이터 전압을 R12 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+2 로 라인들(L2, L6)에 W 서브 픽셀들(W21, W22, W61, W62)과 G 서브 픽셀들(G21, G22, G61, G62)이 교대로 배치된다. 제4i+2 로 라인들(L2, L6)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 W 서브 픽셀(W21, W22, W61, W62)이 배치된다. 제4i+2 로 라인들(L2, L6)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 G 서브 픽셀(G21, G22, G61, G62)이 배치된다.
제4i+2 로 라인(L2, L6)에 배치된 제3 및 제4 컬러(W, G)의 서브 픽셀들 각각은 좌측 데이터 라인과 제4i+2 게이트 라인(G2. G6)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. W21 서브 픽셀의 TFT를 제5 TFT, G21 서브 픽셀의 TFT를 제6 TFT, W22 서브 픽셀의 TFT를 제7 TFT, G22 서브 픽셀의 TFT를 제8 TFT로 칭하기로 한다. 제5 TFT는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제1 데이터 라인(S1)으로부터의 W 데이터 전압을 W21 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제6 TFT는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 G 데이터 전압을 G21 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제7 TFT는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 W 데이터 전압을 W22 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제8 TFT는 제2 게이트 라인(G2)으로부터의 제2 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 G 데이터 전압을 G22 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+3 로 라인들(L3, L7)에 R 서브 픽셀들(R31, R32, R71, R72)과 B 서브 픽셀들(B31, B32, B71, B72)이 교대로 배치된다. 제4i+3 로 라인들(L3, L7)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 R 서브 픽셀(R31, R32, R71, R72)이 배치된다. 제4i+3 로 라인들(L3, L7)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 B 서브 픽셀(B31, B32, B71, B72)이 배치된다.
제4i+3 로 라인(L3, L7)에 배치된 제1 및 제2 컬러(B, R)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+3 게이트 라인(G3, G7)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. R31 서브 픽셀의 TFT를 제9 TFT, B31 서브 픽셀의 TFT를 제10 TFT, R32 서브 픽셀의 TFT를 제11 TFT, B32 서브 픽셀의 TFT를 제12 TFT로 칭하기로 한다. 제9 TFT는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 R 데이터 전압을 R31 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제10 TFT는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 B 데이터 전압을 B31 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제11 TFT는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 R 데이터 전압을 R32 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제12 TFT는 제3 게이트 라인(G3)으로부터의 제3 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 R 데이터 전압을 B32 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+4 로 라인들(L4, L8)에 G 서브 픽셀들(G41, G42, G81, G82)과 W 서브 픽셀들(W41, W42, W81, W82)이 교대로 배치된다. 제4i+4 로 라인들(L4, L8)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 G 서브 픽셀(G41, G42, G81, G82)이 배치된다. 제4i+4 로 라인들(L4, L8)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 W 서브 픽셀(W41, W42, W81, W82)이 배치된다.
제4i+4 로 라인(L4, L8)에 배치된 제3 및 제4 컬러(W, G)의 서브 픽셀들 각각은 좌측 데이터 라인과 제4i+4 게이트 라인(G4. G8)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. G41 서브 픽셀의 TFT를 제13 TFT, W41 서브 픽셀의 TFT를 제14 TFT, G42 서브 픽셀의 TFT를 제15 TFT, W42 서브 픽셀의 TFT를 제16 TFT로 칭하기로 한다. 제13 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(S1)으로부터의 G 데이터 전압을 G41 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제14 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 W 데이터 전압을 W41 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제15 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 G 데이터 전압을 G42 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제16 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 W 데이터 전압을 W42 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
소스 드라이브 IC는 4 도트 단위로 데이터 전압의 극성을 반전시키기 위하여, 4 수평 기간(4H) 동안 제1 극성을 갖는 4 컬러의 데이터 전압을 B 데이터, G 데이터, R 데이터 및 W 데이터 순서로 출력한 후, 그 다음 4 수평 기간(4H) 동안 제2 극성을 갖는 4 컬러의 데이터 전압을 위와 같은 순서로 출력한다. 데이터 라인들(S1~Sm) 각각에 공급되는 데이터 전압의 극성은 B 데이터 전압에서 반전된다. 데이터 전압은 B 데이터 전압에서 극성이 반전된 후 B 데이터 전압, G 데이터 전압, R 데이터 전압, W 데이터 전압 순으로 같은 극성의 데이터 전압이 데이터 라인들에 공급된다.
타이밍 콘트롤러(20)는 도 4와 같이, 로 라인과 컬럼 라인 각각에서 동일 컬러의 서브 픽셀들 간에 극성 균형을 맞추기 위하여 기수 번째 데이터 라인(S1, S3, S5)에 공급되는 데이터 전압의 극성 반전 타이밍을 2 수평 기간 만큼 우수 번째 데이터 라인(S2, S4)에 공급되는 데이터 전압의 극성 반전 타이밍과 다르게 제어한다.
게이트 구동부(104)로부터 출력된 게이트 펄스는 게이트 라인들(G1~G8)에 순차적으로 공급한다. 게이트 구동부(104)의 출력 채널들과 게이트 라인들(G1~G8)을 연결하는 링크 배선들은 교차되지 않는다. 따라서, 게이트 펄스는 제1 게이트 라인(G1)부터 게이트 라인들(G1~G8)에 순차적으로 인가된다.
도 2 및 도 3와 같은 픽셀 어레이의 픽셀들에 입력 영상의 데이터를 기입하기 위하여, 소스 드라이브 IC에 의해 4 수평 기간 주기로 데이터 전압의 극성이 반전되고 게이트 펄스가 G1, G2, … G8 순으로 순차적으로 게이트 라인들(G1~Gn)에 인가된다.
도 5a 내지 도 6g를 결부하여, 본 발명의 제1 실시예에 따른 픽셀 어레이에 여러 컬러의 테스트 패턴을 표시할 때 데이터 전압의 트랜지지션을 보여 주는 도면들이다. 극성이 반전되지 않을 때 데이터 전압의 화이트 계조 전압(또는 최대 전압)을 1V로 가정한다. 이 경우에, 데이터 전압이 트랜지션될 때 데이터 전압은 1V이다. 여기서, 데이터 전압의 트랜지션이란 소스 드라이브 IC로부터 출력되는 데이터 전압이 변할 때 많은 전류가 발생되어 소스 드라이브 IC에서 전류 소비와 발열을 초래하는 것을 의미한다. 데이터 전압이 제1 극성의 화이트 계조 전압으로부터 제2 극성의 화이트 계조로 변하는 극성 반전시에 데이터 전압은 2V의 스윙폭으로 트랜지션된다.
도 5a 내지 도 5g는 본 발명의 제1 실시예에 따른 픽셀 어레이에 백색(White), 적색(Red), 녹색(Green), 청색(Blue), 노란색(Yellow), 청록색(Cyan), 및 자홍색(Magenta) 패턴(pattern)을 표시할 때 점등되는 서브 픽셀들과 그 극성을 보여 주는 도면들이다. 도 6a 내지 도 6g는 도 5a 내지 도 5g과 같은 컬러를 픽셀 어레이에 표시할 때 데이터 전압을 보여 주는 도면들이다. 도 6a 내지 도 6g의 화살표에서 데이터 전압이 트랜지션된다.
도 5a 및 도 6a를 참조하면, 픽셀 어레이의 픽셀들에 White 패턴을 표시할 때 R 서브 픽셀, G 서브 픽셀, B 서브 픽셀 및 W 서브 픽셀이 모두 화이트 계조로 점등된다. White 패턴에서, RGBW 데이터 전압은 화이트 계조 전압으로 발생된다. 도 3과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 White 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 2V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 246℃이다.
도 5b 및 도 6b를 참조하면, 픽셀 어레이의 픽셀들에 Red 패턴을 표시할 때 R 서브 픽셀만이 화이트 계조로 점등된다. Red 패턴에서, R 데이터 전압은 화이트 계조 전압(또는 최대 전압)이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압(또는 최소 전압)이다. 도 3과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Red 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 5c 및 도 6c를 참조하면, 픽셀 어레이의 픽셀들에 Green 패턴을 표시할 때 G 서브 픽셀만이 화이트 계조로 점등된다. Green 패턴에서, G 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 3과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Gree 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 5d 및 도 6d를 참조하면, 픽셀 어레이의 픽셀들에 Blue 패턴을 표시할 때 B 서브 픽셀만이 화이트 계조로 점등된다. Blue 패턴에서, B 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 3과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Blue 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 5e 및 도 6e를 참조하면, 픽셀 어레이의 픽셀들에 Yellow 패턴을 표시할 때 G 서브 픽셀과 R 서브 픽셀만이 화이트 계조로 점등된다. Yellow 패턴에서, G 데이터 전압과 R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 3과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Yellow 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 5f 및 도 6f를 참조하면, 픽셀 어레이의 픽셀들에 Cyan 패턴을 표시할 때 G 서브 픽셀과 B 서브 픽셀만이 화이트 계조로 점등된다. Cyan 패턴에서, G 데이터 전압과 B 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 3과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Cyan 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 5g 및 도 6g를 참조하면, 픽셀 어레이의 픽셀들에 Magenta 패턴을 표시할 때 B 서브 픽셀과 R 서브 픽셀만이 화이트 계조로 점등된다. Magenta 패턴에서, B 데이터 전압과 R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 3과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Magenta 패턴의 데이터 전압은 8 수평 기간(8H) 동안 4 회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 355℃이다.
본 발명의 제1 실시예(도 2~4)는 각 컬러에서 극성 뭉침 없이 극성 균형을 맞추어 우수한 화질로 입력 영상을 재현할 수 있다. 본 발명의 제1 실시예(도 2~4)는 Magenta 컬러를 제외한 모든 컬러에서 소스 드라이브 IC의 소비 전력과 발열을 양호한 수준으로 관리할 수 있다.
도 7 및 도 8은 본 발명의 제2 실시예에 따른 픽셀 어레이의 구조와 데이터 전압 충전 순서를 보여 주는 도면들이다. 도 9는 소스 드라이브 IC와 게이트 구동부의 출력 신호를 보여 주는 파형도이다. 표시패널(100)의 픽셀 어레이는 도 8과 같은 4*8 서브 픽셀들이 반복되는 구조를 갖는다.
도 7 및 도 8을 참조하면, 제4i+1 로 라인들(L1, L5)에 W 서브 픽셀들(W11, W12, W51, W52)과 G 서브 픽셀들(G11, G12, G51, G52)이 교대로 배치된다. 제4i+1 로 라인들(L1, L5)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 W 서브 픽셀(W11, W12, W51, W52)이 배치된다. 제4i+1 로 라인들(L1, L5)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 G 서브 픽셀(G11, G12, G51, G52)이 배치된다.
제4i+1 로 라인(L1, L5)에 배치된 제1 및 제2 컬러(W, G)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+1 게이트 라인(G1, G5)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. W11 서브 픽셀의 TFT를 제1 TFT, G11 서브 픽셀의 TFT를 제2 TFT, W12 서브 픽셀의 TFT를 제3 TFT, G12 서브 픽셀의 TFT를 제4 TFT로 칭하기로 한다. 제1 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 W 데이터 전압을 W11 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제2 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 G 데이터 전압을 G11 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제3 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 W 데이터 전압을 W12 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제4 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 G 데이터 전압을 G12 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+2 로 라인들(L2, L6)에 R 서브 픽셀들(R21, R22, R61, R62)과 B 서브 픽셀들(B21, B22, B61, B62)이 교대로 배치된다. 제4i+2 로 라인들(L2, L6)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 R 서브 픽셀(R21, R22, R61, R62)이 배치된다. 제4i+2 로 라인들(L2, L6)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 B 서브 픽셀(B21, B22, B61, B62)이 배치된다.
제4i+2 로 라인(L2, L6)에 배치된 제3 및 제4 컬러(R, B)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+2 게이트 라인(G2. G6)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. R21 서브 픽셀의 TFT를 제5 TFT, B21 서브 픽셀의 TFT를 제6 TFT, R22 서브 픽셀의 TFT를 제7 TFT, B22 서브 픽셀의 TFT를 제8 TFT로 칭하기로 한다. 제5 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 R 데이터 전압을 R21 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제6 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 B 데이터 전압을 B21 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제7 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 R 데이터 전압을 R22 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제8 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 B 데이터 전압을 B22 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+3 로 라인들(L3, L7)에 G 서브 픽셀들(G31, G32, G71, G72)과 W 서브 픽셀들(W31, W32, W71, W72)이 교대로 배치된다. 제4i+3 로 라인들(L3, L7)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 G 서브 픽셀(G31, G32, G71, G72)이 배치된다. 제4i+3 로 라인들(L3, L7)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 W 서브 픽셀(W31, W32, W71, W72)이 배치된다.
제4i+3 로 라인(L3, L7)에 배치된 제1 및 제2 컬러(W, G)의 서브 픽셀들 각각은 좌측 데이터 라인과 제4i+3 게이트 라인(G3, G7)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. G31 서브 픽셀의 TFT를 제9 TFT, W31 서브 픽셀의 TFT를 제10 TFT, G32 서브 픽셀의 TFT를 제11 TFT, W32 서브 픽셀의 TFT를 제12 TFT로 칭하기로 한다. 제9 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제1 데이터 라인(S1)으로부터의 G 데이터 전압을 G31 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제10 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 W 데이터 전압을 W31 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제11 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 G 데이터 전압을 G32 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제12 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 W 데이터 전압을 W32 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+4 로 라인들(L4, L8)에 B 서브 픽셀들(B41, B41, B81, B82)과 R 서브 픽셀들(R41, R41, R81, R82)이 교대로 배치된다. 제4i+4 로 라인들(L4, L8)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 B 서브 픽셀(B41, B41, B81, B82)이 배치된다. 제4i+4 로 라인들(L4, L8)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 R 서브 픽셀(R41, R41, R81, R82)이 배치된다.
제4i+4 로 라인(L4, L8)에 배치된 제3 및 제4 컬러(R, B)의 서브 픽셀들 각각은 좌측 데이터 라인과 제4i+4 게이트 라인(G4. G8)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. B41 서브 픽셀의 TFT를 제13 TFT, R41 서브 픽셀의 TFT를 제14 TFT, B42 서브 픽셀의 TFT를 제15 TFT, R42 서브 픽셀의 TFT를 제16 TFT로 칭하기로 한다. 제13 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(S1)으로부터의 B 데이터 전압을 B41 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제14 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 R 데이터 전압을 R41 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제15 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 B 데이터 전압을 B42 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제16 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 R 데이터 전압을 R42 브 픽셀의 픽셀 전극(PXL)에 공급한다.
소스 드라이브 IC는 4 도트 단위로 데이터 전압의 극성을 반전시키기 위하여, 4 수평 기간(4H) 동안 제1 극성을 갖는 데이터 전압을 출력한 후, 그 다음 4 수평 기간(4H) 동안 제2 극성을 갖는 데이터 전압을 출력한다.
기수 번째 데이터 라인들(S1, S3, S5)에 공급되는 데이터 전압은 4 수평 기간(4H) 동안 제4 컬러(B)의 제1 데이터 전압, 제4 컬러(B)의 제2 데이터 전압, 제2 컬러(G)의 제1 데이터 전압, 제2 컬러(G)의 데이터 전압 순서로 소스 드라이브 IC로부터 출력되고, 극성이 반전된다. 제4 컬러(B)의 제1 및 제2 데이터 전압은 B 서브 픽셀들(B21, B42)에 순차적으로 공급된다. 제2 컬러(G)의 제1 및 제2 데이터 전압은 G 서브 픽셀들(G51, G72)에 순차적으로 공급된다. 기수 번째 데이터 라인들(S1, S3, S5)에 공급되는 데이터 전압의 극성은 제4 컬러(B)의 데이터 전압에서 반전된다.
우수 번째 데이터 라인들(S2, S4)에 공급되는 데이터 전압은 4 수평 기간(4H) 동안 제3 컬러(R)의 제1 데이터 전압, 제3 컬러(R)의 제2 데이터 전압, 제1 컬러(W)의 제1 데이터 전압, 제1 컬러(W)의 제2 데이터 전압 순서로 소스 드라이브 IC로부터 출력된 후에, 극성이 반전된다. 제3 컬러(R)의 제1 및 제2 데이터 전압은 R 서브 픽셀들(R21, R41)에 순차적으로 공급된다. 제1 컬러(W)의 제1 및 제2 데이터 전압은 W 서브 픽셀들(W51, W71)에 순차적으로 공급된다. 우수 번째 데이터 라인들(S2, S4)에 공급되는 데이터 전압의 극성은 제3 컬러(R)의 데이터 전압에서 반전된다.
소스 드라이브 IC는 타이밍 콘트롤러(20)의 제어 하에 도 8 및 도 9와 같이 기수 번째 데이터 라인(S1, S3, S5)에 공급되는 데이터 전압의 극성과 우수 번째 데이터 라인(S2, S4)에 공급되는 데이터 전압의 극성을 동시에 반전시킨다.
게이트 구동부(104)의 제4i+2 및 제4i+3 출력 채널들(2, 3)과, 제4i+2 및 제 제4i+3 게이트 라인들(G2, G3, G6, G7)을 연결하는 링크 배선들(LNK)은 절연층을 사이에 두고 교차되어 있다. 이로 인하여, 도 9와 같이 게이트 구동부(104)는 제2 출력 채널(2)을 통해 제2 게이트 펄스를 출력한 후에 제3 출력 채널(3)을 통해 제3 게이트 펄스를 출력하지만, 제3 게이트 라인(G3)에 제2 게이트 펄스가 먼저 인가된 후에 제2 게이트 라인(G2)에 제3 게이트 펄스가 인가된다. 따라서, 게이트 펄스는 G1, G3, G2, G4, G5, G7, G6, G8의 순서로 게이트 라인들(G1~G8)에 인가된다.
도 10a 내지 도 11g를 결부하여, 본 발명의 제2 실시예에 따른 픽셀 어레이에 여러 컬러의 테스트 패턴을 표시할 때 데이터 전압의 트랜지지션을 보여 주는 도면들이다.
도 10a 내지 도 10g는 본 발명의 제2 실시예에 따른 픽셀 어레이에 백색(White), 적색(Red), 녹색(Green), 청색(Blue), 노란색(Yellow), 청록색(Cyan), 및 자홍색(Magenta)를 표시할 때 점등되는 서브 픽셀들과 그 극성을 보여 주는 도면들이다. 도 11a 내지 도 11g는 도 10a 내지 도 10g과 같은 컬러를 픽셀 어레이에 표시할 때 데이터 전압을 보여 주는 도면들이다. 도 11a 내지 도 11g의 화살표에서 데이터 전압이 트랜지션된다.
도 10a 및 도 11a를 참조하면, 픽셀 어레이의 픽셀들에 White 패턴을 표시할 때 R 서브 픽셀, G 서브 픽셀, B 서브 픽셀 및 W 서브 픽셀이 모두 화이트 계조로 점등된다. White 패턴에서, RGBW 데이터 전압은 화이트 계조 전압으로 발생된다. White 패턴을 픽셀 어레이에 표시할 때, 도 8과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 화이트 계조의 데이터 전압은 극성이 반전될 때 8 수평 기간(8H) 동안 2회 2V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 246℃이다.
도 10b 및 도 11b를 참조하면, 픽셀 어레이의 픽셀들에 Red 패턴을 표시할 때 R 서브 픽셀만이 화이트 계조로 점등된다. Red 패턴에서, R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 8과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Red 패턴의 데이터 전압은 8 수평 기간(8H) 동안 1회 1V 전압으로 트랜지션된다. 기수 번째 데이터 라인(S1, S3, S5)에 인가되는 데이터 전압은 화이트 계조 전압으로 변하는 트랜지션이 없기 때문에, 8 수평 기간 동안 데이터 라인들(S1~S5)에 인가되는 데이터 전압의 평균 트랜지션 수가 1회이다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 150℃이다.
도 10c 및 도 11c를 참조하면, 픽셀 어레이의 픽셀들에 Green 패턴을 표시할 때 G 서브 픽셀만이 화이트 계조로 점등된다. Green 패턴에서, G 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 8과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Gree 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 우수 번째 데이터 라인(S2, S4)에 인가되는 데이터 전압은 화이트 계조 전압으로 트랜지션이 없는 반면에, 우수 번째 데이터 라인(S2, S4)에 인가되는 데이터 전압은 4회 트랜지션되기 때문에, 8 수평 기간 동안 데이터 라인들(S1~S5)에 인가되는 데이터 전압의 평균 트랜지션 수가 2회이다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 10d 및 도 11d를 참조하면, 픽셀 어레이의 픽셀들에 Blue 패턴을 표시할 때 B 서브 픽셀만이 화이트 계조로 점등된다. Blue 패턴에서, B 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 8과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Blue 패턴의 데이터 전압은 8 수평 기간(8H) 동안 1회 1V 전압으로 트랜지션된다. 우수 번째 데이터 라인(S2, S4)에 인가되는 데이터 전압은 화이트 계조 전압으로 변하는 트랜지션이 없기 때문에, 8 수평 기간 동안 데이터 라인들(S1~S5)에 인가되는 데이터 전압의 평균 트랜지션 수가 1회이다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 142℃이다.
도 10e 및 도 11e를 참조하면, 픽셀 어레이의 픽셀들에 Yellow 패턴을 표시할 때 G 서브 픽셀과 R 서브 픽셀만이 화이트 계조로 점등된다. Yellow 패턴에서, G 데이터 전압과 R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 8과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Yellow 패턴의 데이터 전압은 8 수평 기간(8H) 동안 3 회 1V 전압으로 트랜지션된다. 기수 번째 데이터 라인(S1, S3, S5)에 인가되는 데이터 전압은 4회 트랜지션되는 반면에, 우수 번째 데이터 라인(S2, S4에 인가되는 데이터 전압은 2회 트랜지션되기 때문에, 8 수평 기간 동안 데이터 라인들(S1~S5)에 인가되는 데이터 전압의 평균 트랜지션 수가 3회이다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 222℃이다.
도 10f 및 도 11f를 참조하면, 픽셀 어레이의 픽셀들에 Cyan 패턴을 표시할 때 G 서브 픽셀과 B 서브 픽셀만이 화이트 계조로 점등된다. Cyan 패턴에서, G 데이터 전압과 B 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 8과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Cyan 패턴의 데이터 전압은 8 수평 기간(8H) 동안 1회 1V 전압으로 트랜지션된다. 우수 번째 데이터 라인(S2, S4)에 인가되는 데이터 전압은 화이트 계조 전압으로 변하는 트랜지션이 없기 때문에, 8 수평 기간 동안 데이터 라인들(S1~S5)에 인가되는 데이터 전압의 평균 트랜지션 수가 1회이다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 150℃이다.
도 10g 및 도 11g를 참조하면, 픽셀 어레이의 픽셀들에 Magenta 패턴을 표시할 때 B 서브 픽셀과 R 서브 픽셀만이 화이트 계조로 점등된다. Magenta 패턴에서, B 데이터 전압과 R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 8과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Magenta 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
본 발명의 제2 실시예(도 7~9)는 각 컬러에서 극성 뭉침 없이 극성 균형을 맞추어 우수한 화질로 입력 영상을 재현할 수 있으나 데이터 라인들에 공급되는 데이터 전압이 동시에 인가되어 로 라인별로 픽셀들의 충전양이 달라져 로 라인 방향으로 가로선이 보일 수 있다. 본 발명의 제2 실시예(도 7~9)는 모든 컬러에서 소스 드라이브 IC의 소비 전력과 발열을 낮출 수 있다.
도 12 및 도 13은 본 발명의 제3 실시예에 따른 픽셀 어레이의 구조와 데이터 전압 충전 순서를 보여 주는 도면들이다. 도 14는 소스 드라이브 IC와 게이트 구동부의 출력 신호를 보여 주는 파형도이다. 표시패널(100)의 픽셀 어레이는 도 13과 같은 4*8 서브 픽셀들이 반복되는 구조를 갖는다.
도 12 및 도 13을 참조하면, 제4i+1 로 라인들(L1, L5)에 W 서브 픽셀들(W11, W12, W51, W52)과 G 서브 픽셀들(G11, G12, G51, G52)이 교대로 배치된다. 제4i+1 로 라인들(L1, L5)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 W 서브 픽셀(W11, W12, W51, W52)이 배치된다. 제4i+1 로 라인들(L1, L5)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 G 서브 픽셀(G11, G12, G51, G52)이 배치된다.
제4i+1 로 라인(L1, L5)에 배치된 제1 및 제2 컬러(W, G)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+1 게이트 라인(G1, G5)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. W11 서브 픽셀의 TFT를 제1 TFT, G11 서브 픽셀의 TFT를 제2 TFT, W12 서브 픽셀의 TFT를 제3 TFT, G12 서브 픽셀의 TFT를 제4 TFT로 칭하기로 한다. 제1 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 W 데이터 전압을 W11 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제2 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 G 데이터 전압을 G11 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제3 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 W 데이터 전압을 W12 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제4 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 G 데이터 전압을 G12 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+2 로 라인들(L2, L6)에 R 서브 픽셀들(R21, R22, R61, R62)과 B 서브 픽셀들(B21, B22, B61, B62)이 교대로 배치된다. 제4i+2 로 라인들(L2, L6)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 R 서브 픽셀(R21, R22, R61, R62)이 배치된다. 제4i+2 로 라인들(L2, L6)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 B 서브 픽셀(B21, B22, B61, B62)이 배치된다.
제4i+2 로 라인(L2, L6)에 배치된 제3 및 제4 컬러(R, B)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+2 게이트 라인(G2. G6)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. R21 서브 픽셀의 TFT를 제5 TFT, B21 서브 픽셀의 TFT를 제6 TFT, R22 서브 픽셀의 TFT를 제7 TFT, B22 서브 픽셀의 TFT를 제8 TFT로 칭하기로 한다.
제5 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 R 데이터 전압을 R21 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제6 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 B 데이터 전압을 B21 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제7 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 R 데이터 전압을 R22 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제8 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 B 데이터 전압을 B22 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+3 로 라인들(L3, L7)에 G 서브 픽셀들(G31, G32, G71, G72)과 W 서브 픽셀들(W31, W32, W71, W72)이 교대로 배치된다. 제4i+3 로 라인들(L3, L7)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 G 서브 픽셀(G31, G32, G71, G72)이 배치된다. 제4i+3 로 라인들(L3, L7)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 W 서브 픽셀(W31, W32, W71, W72)이 배치된다.
제4i+3 로 라인(L3, L7)에 배치된 제1 및 제2 컬러(W, G)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+3 게이트 라인(G3, G7)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. G31 서브 픽셀의 TFT를 제9 TFT, W31 서브 픽셀의 TFT를 제10 TFT, G32 서브 픽셀의 TFT를 제11 TFT, W32 서브 픽셀의 TFT를 제12 TFT로 칭하기로 한다. 제9 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 G 데이터 전압을 G31 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제10 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 W 데이터 전압을 W31 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제11 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 G 데이터 전압을 G32 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제12 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 W 데이터 전압을 W32 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+4 로 라인들(L4, L8)에 B 서브 픽셀들(B41, B41, B81, B82)과 R 서브 픽셀들(R41, R41, R81, R82)이 교대로 배치된다. 제4i+4 로 라인들(L4, L8)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 B 서브 픽셀(B41, B41, B81, B82)이 배치된다. 제4i+4 로 라인들(L4, L8)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 R 서브 픽셀(R41, R41, R81, R82)이 배치된다.
제4i+4 로 라인(L4, L8)에 배치된 제3 및 제4 컬러(R, B)의 서브 픽셀들 각각은 좌측 데이터 라인과 제4i+4 게이트 라인(G4. G8)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. B41 서브 픽셀의 TFT를 제13 TFT, R41 서브 픽셀의 TFT를 제14 TFT, B42 서브 픽셀의 TFT를 제15 TFT, R42 서브 픽셀의 TFT를 제16 TFT로 칭하기로 한다. 제13 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제1 데이터 라인(S1)으로부터의 B 데이터 전압을 B41 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제14 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 R 데이터 전압을 R41 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제15 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 B 데이터 전압을 B42 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제16 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 R 데이터 전압을 R42 브 픽셀의 픽셀 전극(PXL)에 공급한다.
소스 드라이브 IC는 4 도트 단위로 데이터 전압의 극성을 반전시키기 위하여, 4 수평 기간(4H) 동안 제1 극성을 갖는 데이터 전압을 출력한 후, 그 다음 4 수평 기간(4H) 동안 제2 극성을 갖는 데이터 전압을 출력한다.
기수 번째 데이터 라인들(S1, S3, S5)에 공급되는 데이터 전압은 4 수평 기간(4H) 동안 제2 컬러(G)의 데이터 전압, 제1 컬러(W)의 데이터 전압, 제4 컬러(B)의 데이터 전압, 제4 컬러(B)의 데이터 전압 순서로 소스 드라이브 IC로부터 출력된다. 기수 번째 데이터 라인(S1, S3, S5)에 공급되는 데이터 전압의 극성은 제4 컬러(B)의 데이터 전압에서 반전된다.
우수 번째 데이터 라인들(S2, S4)에 공급되는 데이터 전압은 4 수평 기간(4H) 동안 제1 컬러(W)의 데이터 전압, 제2 컬러(G)의 데이터 전압, 제3 컬러(R)의 데이터 전압, 제3 컬러(R)의 데이터 전압 순서로 소스 드라이브 IC로부터 출력된다. 우수 번째 데이터 라인(S2, S4)에 공급되는 데이터 전압의 극성은 제2 컬러(G)의 데이터 전압에서 반전된다. 데이터 라인들(S1~Sm) 각각에 공급되는 데이터 전압은 극성이 변경된 후 네 번째 데이터 전압 즉, 극성이 반전되기 직전 데이터 전압은 제1 컬러(W)의 데이터 전압이다.
타이밍 콘트롤러(20)는 도 14와 같이, 기수 번째 데이터 라인(S1, S3, S5)에 공급되는 데이터 전압의 극성 반전 타이밍을 1 수평 기간(1H) 만큼 우수 번째 데이터 라인(S2, S4)에 공급되는 데이터 전압의 극성 반전 타이밍과 다르게 제어한다.
게이트 구동부(104)의 제4i+2 및 제4i+3 출력 채널들(2, 3)과, 제4i+2 및 제 제4i+3 게이트 라인들(G2, G3, G6, G7)을 연결하는 링크 배선들(LNK)은 절연층을 사이에 두고 교차되어 있다. 이로 인하여, 도 14와 같이 게이트 구동부(104)는 제2 출력 채널(2)을 통해 제2 게이트 펄스를 출력한 후에 제3 출력 채널(3)을 통해 제3 게이트 펄스를 출력하지만, 제3 게이트 라인(G3)에 제2 게이트 펄스가 먼저 인가된 후에 제2 게이트 라인(G2)에 제3 게이트 펄스가 인가된다. 따라서, 게이트 펄스는 G1, G3, G2, G4, G5, G7, G6, G8의 순서로 게이트 라인들(G1~G8)에 인가된다.
도 15a 내지 도 16g를 결부하여, 본 발명의 제3 실시예에 따른 픽셀 어레이에 여러 컬러의 테스트 패턴을 표시할 때 데이터 전압의 트랜지지션을 보여 주는 도면들이다.
도 15a 내지 도 15g는 본 발명의 제3 실시예에 따른 픽셀 어레이에 백색(White), 적색(Red), 녹색(Green), 청색(Blue), 노란색(Yellow), 청록색(Cyan), 및 자홍색(Magenta)를 표시할 때 점등되는 서브 픽셀들과 그 극성을 보여 주는 도면들이다. 도 16a 내지 도 16g는 도 15a 내지 도 15g와 같은 컬러를 픽셀 어레이에 표시할 때 데이터 전압을 보여 주는 도면들이다. 도 16a 내지 도 16g의 화살표에서 데이터 전압이 트랜지션된다.
도 15a 및 도 16a를 참조하면, 픽셀 어레이의 픽셀들에 White 패턴을 표시할 때 R 서브 픽셀, G 서브 픽셀, B 서브 픽셀 및 W 서브 픽셀이 모두 화이트 계조로 점등된다. White 패턴에서, RGBW 데이터 전압은 화이트 계조 전압으로 발생된다. White 패턴을 픽셀 어레이에 표시할 때, 도 13과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 화이트 계조의 데이터 전압은 극성이 반전될 때 8 수평 기간(8H) 동안 2회 2V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 246℃이다.
도 15b 및 도 16b를 참조하면, 픽셀 어레이의 픽셀들에 Red 패턴을 표시할 때 R 서브 픽셀만이 화이트 계조로 점등된다. Red 패턴에서, R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 13과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Red 패턴의 데이터 전압은 8 수평 기간(8H) 동안 1회 1V 전압으로 트랜지션된다. 기수 번째 데이터 라인(S1, S3, S5)에 인가되는 데이터 전압은 화이트 계조 전압으로 변하는 트랜지션이 없기 때문에, 8 수평 기간 동안 데이터 라인들(S1~S5)에 인가되는 데이터 전압의 평균 트랜지션 수가 1회이다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 150℃이다.
도 15c 및 도 16c를 참조하면, 픽셀 어레이의 픽셀들에 Green 패턴을 표시할 때 G 서브 픽셀만이 화이트 계조로 점등된다. Green 패턴에서, G 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 13과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Gree 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 15d 및 도 16d를 참조하면, 픽셀 어레이의 픽셀들에 Blue 패턴을 표시할 때 B 서브 픽셀만이 화이트 계조로 점등된다. Blue 패턴에서, B 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 13과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Blue 패턴의 데이터 전압은 8 수평 기간(8H) 동안 1회 1V 전압으로 트랜지션된다. 우수 번째 데이터 라인(S2, S4)에 인가되는 데이터 전압은 화이트 계조 전압으로 변하는 트랜지션이 없기 때문에, 8 수평 기간 동안 데이터 라인들(S1~S5)에 인가되는 데이터 전압의 평균 트랜지션 수가 1회이다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 142℃이다.
도 15e 및 도 16e를 참조하면, 픽셀 어레이의 픽셀들에 Yellow 패턴을 표시할 때 G 서브 픽셀과 R 서브 픽셀만이 화이트 계조로 점등된다. Yellow 패턴에서, G 데이터 전압과 R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 13과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Yellow 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 203℃이다.
도 15f 및 도 16f를 참조하면, 픽셀 어레이의 픽셀들에 Cyan 패턴을 표시할 때 G 서브 픽셀과 B 서브 픽셀만이 화이트 계조로 점등된다. Cyan 패턴에서, G 데이터 전압과 B 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 13과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Cyan 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 194℃이다.
도 15g 및 도 16g를 참조하면, 픽셀 어레이의 픽셀들에 Magenta 패턴을 표시할 때 B 서브 픽셀과 R 서브 픽셀만이 화이트 계조로 점등된다. Magenta 패턴에서, B 데이터 전압과 R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 13과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Magenta 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 202℃이다.
이상에서 알 수 있는 바와 같이, 본 발명의 제3 실시예(도 12~14)는 각 컬러에서 극성 뭉침 없이 극성 균형을 맞추어 우수한 화질로 입력 영상을 재현할 수 있다. 본 발명의 제3 실시예(도 12~14)는 모든 컬러에서 소스 드라이브 IC의 소비 전력과 발열을 낮출 수 있다.
도 17 및 도 18은 본 발명의 제4 실시예에 따른 픽셀 어레이의 구조와 데이터 전압 충전 순서를 보여 주는 도면들이다. 도 19는 소스 드라이브 IC와 게이트 구동부의 출력 신호를 보여 주는 파형도이다. 표시패널(100)의 픽셀 어레이는 도 18과 같은 4*8 서브 픽셀들이 반복되는 구조를 갖는다. 도 17 및 도 18에서, 제1 로 라인(L1) 위에 표시된 B, R은 제1 로 라인(L1)에서 앞서 더미(dummy) 데이터 전압을 충전하는 더미 서브 픽셀이다.
도 17 및 도 18을 참조하면, 제4i+1 로 라인들(L1, L5)에 W 서브 픽셀들(W11, W12, W51, W52)과 G 서브 픽셀들(G11, G12, G51, G52)이 교대로 배치된다. 제4i+1 로 라인들(L1, L5)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 W 서브 픽셀(W11, W12, W51, W52)이 배치된다. 제4i+1 로 라인들(L1, L5)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 G 서브 픽셀(G11, G12, G51, G52)이 배치된다.
제4i+1 로 라인(L1, L5)에 배치된 제1 및 제2 컬러(W, G)의 서브 픽셀들 각각은 좌측 데이터 라인과 제4i+1 게이트 라인(G1, G5)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. W11 서브 픽셀의 TFT를 제1 TFT, G11 서브 픽셀의 TFT를 제2 TFT, W12 서브 픽셀의 TFT를 제3 TFT, G12 서브 픽셀의 TFT를 제4 TFT로 칭하기로 한다. 제1 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제1 데이터 라인(S1)으로부터의 W 데이터 전압을 W11 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제2 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 G 데이터 전압을 G11 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제3 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 W 데이터 전압을 W12 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제4 TFT는 제1 게이트 라인(G1)으로부터의 제1 게이트 펄스에 응답하여 제4 데이터 라인(S45)으로부터의 G 데이터 전압을 G12 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+2 로 라인들(L2, L6)에 R 서브 픽셀들(R21, R22, R61, R62)과 B 서브 픽셀들(B21, B22, B61, B62)이 교대로 배치된다. 제4i+2 로 라인들(L2, L6)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 R 서브 픽셀(R21, R22, R61, R62)이 배치된다. 제4i+2 로 라인들(L2, L6)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 B 서브 픽셀(B21, B22, B61, B62)이 배치된다.
제4i+2 로 라인(L2, L6)에 배치된 제3 및 제4 컬러(R, B)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+2 게이트 라인(G2. G6)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. R21 서브 픽셀의 TFT를 제5 TFT, B21 서브 픽셀의 TFT를 제6 TFT, R22 서브 픽셀의 TFT를 제7 TFT, B22 서브 픽셀의 TFT를 제8 TFT로 칭하기로 한다. 제5 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 R 데이터 전압을 R21 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제6 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 B 데이터 전압을 B21 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제7 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 R 데이터 전압을 R22 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제8 TFT는 제2 게이트 라인(G2)으로부터의 제3 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 B 데이터 전압을 B22 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+3 로 라인들(L3, L7)에 G 서브 픽셀들(G31, G32, G71, G72)과 W 서브 픽셀들(W31, W32, W71, W72)이 교대로 배치된다. 제4i+3 로 라인들(L3, L7)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 G 서브 픽셀(G31, G32, G71, G72)이 배치된다. 제4i+3 로 라인들(L3, L7)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 W 서브 픽셀(W31, W32, W71, W72)이 배치된다.
제4i+3 로 라인(L3, L7)에 배치된 제1 및 제2 컬러(W, G)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+3 게이트 라인(G3, G7)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. G31 서브 픽셀의 TFT를 제9 TFT, W31 서브 픽셀의 TFT를 제10 TFT, G32 서브 픽셀의 TFT를 제11 TFT, W32 서브 픽셀의 TFT를 제12 TFT로 칭하기로 한다. 제9 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 G 데이터 전압을 G31 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제10 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 W 데이터 전압을 W31 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제11 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 G 데이터 전압을 G32 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제12 TFT는 제3 게이트 라인(G3)으로부터의 제2 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 W 데이터 전압을 W32 서브 픽셀의 픽셀 전극(PXL)에 공급한다.
제4i+4 로 라인들(L4, L8)에 B 서브 픽셀들(B41, B41, B81, B82)과 R 서브 픽셀들(R41, R41, R81, R82)이 교대로 배치된다. 제4i+4 로 라인들(L4, L8)과 기수 번째 컬럼 라인들(C1, C3)이 교차되는 위치에 B 서브 픽셀(B41, B41, B81, B82)이 배치된다. 제4i+4 로 라인들(L4, L8)과 우수 번째 컬럼 라인들(C2, C4)이 교차되는 위치에 R 서브 픽셀(R41, R41, R81, R82)이 배치된다.
제4i+4 로 라인(L4, L8)에 배치된 제3 및 제4 컬러(R, B)의 서브 픽셀들 각각은 우측 데이터 라인과 제4i+4 게이트 라인(G4. G8)의 교차부에 배치된 TFT를 포함한다. TFT들 각각은 서브 픽셀에서 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급한다. B41 서브 픽셀의 TFT를 제13 TFT, R41 서브 픽셀의 TFT를 제14 TFT, B42 서브 픽셀의 TFT를 제15 TFT, R42 서브 픽셀의 TFT를 제16 TFT로 칭하기로 한다. 제13 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제2 데이터 라인(S2)으로부터의 B 데이터 전압을 B41 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제14 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제3 데이터 라인(S3)으로부터의 R 데이터 전압을 R41 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제15 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제4 데이터 라인(S4)으로부터의 B 데이터 전압을 B42 서브 픽셀의 픽셀 전극(PXL)에 공급한다. 제16 TFT는 제4 게이트 라인(G4)으로부터의 제4 게이트 펄스에 응답하여 제5 데이터 라인(S5)으로부터의 R 데이터 전압을 R42 브 픽셀의 픽셀 전극(PXL)에 공급한다.
소스 드라이브 IC는 4 도트 단위로 데이터 전압의 극성을 반전시키기 위하여, 4 수평 기간(4H) 동안 제1 극성을 갖는 데이터 전압을 출력한 후, 그 다음 4 수평 기간(4H) 동안 제2 극성을 갖는 데이터 전압을 출력한다.
기수 번째 데이터 라인들(S1, S3, S5)에 공급되는 데이터 전압은 4 수평 기간(4H) 동안 제3 컬러(R)의 데이터 전압, 제1 컬러(W)의 데이터 전압, 제1 컬러(W)의 데이터 전압, 제4 컬러(B)의 데이터 전압 순서로 소스 드라이브 IC로부터 출력된다. 기수 번째 데이터 라인(S1, S3, S5)에 공급되는 데이터 전압의 극성은 제4 컬러(B)의 데이터 전압에서 반전된다.
우수 번째 데이터 라인들(S2, S4)에 공급되는 데이터 전압은 4 수평 기간(4H) 동안 제4 컬러(B)의 데이터 전압, 제2 컬러(G)의 데이터 전압, 제2 컬러(G)의 데이터 전압, 제3 컬러(R)의 데이터 전압 순서로 소스 드라이브 IC로부터 출력된다. 우수 번째 데이터 라인(S2, S4)에 공급되는 데이터 전압의 극성은 제4 컬러(B)의 데이터 전압에서 반전된다.
타이밍 콘트롤러(20)는 도 19와 같이, 기수 번째 데이터 라인(S1, S3, S5)에 공급되는 데이터 전압의 극성 반전 타이밍을 1 수평 기간(1H) 만큼 우수 번째 데이터 라인(S2, S4)에 공급되는 데이터 전압의 극성 반전 타이밍과 다르게 제어한다.
게이트 구동부(104)의 제4i+2 및 제4i+3 출력 채널들(2, 3)과, 제4i+2 및 제 제4i+3 게이트 라인들(G2, G3, G6, G7)을 연결하는 링크 배선들(LNK)은 절연층을 사이에 두고 교차되어 있다. 이로 인하여, 도 19와 같이 게이트 구동부(104)는 제2 출력 채널(2)을 통해 제2 게이트 펄스를 출력한 후에 제3 출력 채널(3)을 통해 제3 게이트 펄스를 출력하지만, 제3 게이트 라인(G3)에 제2 게이트 펄스가 먼저 인가된 후에 제2 게이트 라인(G2)에 제3 게이트 펄스가 인가된다. 따라서, 게이트 펄스는 G1, G3, G2, G4, G5, G7, G6, G8의 순서로 게이트 라인들(G1~G8)에 인가된다.
도 20a 내지 도 21g를 결부하여, 본 발명의 제4 실시예에 따른 픽셀 어레이에 여러 컬러의 테스트 패턴을 표시할 때 데이터 전압의 트랜지지션을 보여 주는 도면들이다.
도 20a 내지 도 20g는 본 발명의 제4 실시예에 따른 픽셀 어레이에 백색(White), 적색(Red), 녹색(Green), 청색(Blue), 노란색(Yellow), 청록색(Cyan), 및 자홍색(Magenta)를 표시할 때 점등되는 서브 픽셀들과 그 극성을 보여 주는 도면들이다. 도 21a 내지 도 21g는 도 20a 내지 도 20g와 같은 컬러를 픽셀 어레이에 표시할 때 데이터 전압을 보여 주는 도면이다. 도 21a 내지 도 21g의 화살표에서 데이터 전압이 트랜지션된다.
도 20a 및 도 21a를 참조하면, 픽셀 어레이의 픽셀들에 White 패턴을 표시할 때 R 서브 픽셀, G 서브 픽셀, B 서브 픽셀 및 W 서브 픽셀이 모두 화이트 계조로 점등된다. White 패턴에서, RGBW 데이터 전압은 화이트 계조 전압으로 발생된다. White 패턴을 픽셀 어레이에 표시할 때, 도 18과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 화이트 계조의 데이터 전압은 극성이 반전될 때 8 수평 기간(8H) 동안 2회 2V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 246℃이다.
도 20b 및 도 21b를 참조하면, 픽셀 어레이의 픽셀들에 Red 패턴을 표시할 때 R 서브 픽셀만이 화이트 계조로 점등된다. Red 패턴에서, R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 18과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Red 패턴의 데이터 전압은 8 수평 기간(8H) 동안 3 회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 222℃이다.
도 20c 및 도 21c를 참조하면, 픽셀 어레이의 픽셀들에 Green 패턴을 표시할 때 G 서브 픽셀만이 화이트 계조로 점등된다. Green 패턴에서, G 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 18과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Gree 패턴의 데이터 전압은 8 수평 기간(8H) 동안 1회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 150℃이다.
도 20d 및 도 20e를 참조하면, 픽셀 어레이의 픽셀들에 Blue 패턴을 표시할 때 B 서브 픽셀만이 화이트 계조로 점등된다. Blue 패턴에서, B 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 18과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Blue 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 20e 및 도 21e를 참조하면, 픽셀 어레이의 픽셀들에 Yellow 패턴을 표시할 때 G 서브 픽셀과 R 서브 픽셀만이 화이트 계조로 점등된다. Yellow 패턴에서, G 데이터 전압과 R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 18과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Yellow 패턴의 데이터 전압은 8 수평 기간(8H) 동안 3회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 222℃이다.
도 20f 및 도 21f를 참조하면, 픽셀 어레이의 픽셀들에 Cyan 패턴을 표시할 때 G 서브 픽셀과 B 서브 픽셀만이 화이트 계조로 점등된다. Cyan 패턴에서, G 데이터 전압과 B 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 18과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Cyan 패턴의 데이터 전압은 8 수평 기간(8H) 동안 2회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 201℃이다.
도 20g 및 도 21g를 참조하면, 픽셀 어레이의 픽셀들에 Magenta 패턴을 표시할 때 B 서브 픽셀과 R 서브 픽셀만이 화이트 계조로 점등된다. Magenta 패턴에서, B 데이터 전압과 R 데이터 전압은 화이트 계조 전압이고, 그 이외의 다른 컬러의 데이터 전압은 블랙 계조의 데이터 전압이다. 도 18과 같은 8 라인(L1~L8)의 서브 픽셀들에 공급되는 Magenta 패턴의 데이터 전압은 8 수평 기간(8H) 동안 3회 1V 전압으로 트랜지션된다. 이러한 데이터 전압에서, 표 1과 같이 소스 라이브 IC의 발열 온도(℃)는 255℃이다.
이상에서 알 수 있는 바와 같이, 본 발명의 제4 실시예(도 17~19)는 각 컬러에서 극성 뭉침 없이 극성 균형을 맞추어 우수한 화질로 입력 영상을 재현할 수 있다. 본 발명의 제4 실시예(도 12~14)는 모든 컬러에서 소스 드라이브 IC의 소비 전력과 발열을 낮출 수 있다.
아래의 표 1은 본 발명의 제1 내지 제4 실시예에서 픽셀 어레이에 White, Red, Green, Blue, Yellow, Cyan, Magenta의 컬러를 표시할 때 8 수평 기간 동안 8 로 라인에 공급되는 데이터 전압의 트랜지션(transition) 수, 데이터 전압의 트랜지션 전압, 및 그에 따른 소스 드라이브 IC의 발열 온도를 보여 준다.
Figure pat00001
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 표시패널 102 : 데이터 구동부
104 : 게이트 구동부 20 : 타이밍 콘트롤러

Claims (11)

  1. 다수의 데이터 라인들, 상기 데이터 라인들과 교차되는 다수의 게이트라인들, 제1 컬러의 서브 픽셀, 제2 컬러의 서브 픽셀, 제3 컬러의 서브 픽셀 및 제4 컬러의 서브 픽셀을 포함한 액정표시장치에 있어서,
    서브 픽셀들에 충전될 데이터 전압의 극성을 미리 설정된 주기로 반전시켜 상기 데이터 라인들에 공급하는 데이터 구동부; 및
    상기 데이터 전압에 동기되는 게이트 펄스를 상기 게이트 라인들에 공급하는 게이트 구동부를 포함하고,
    상기 픽셀들이 배치된 픽셀 어레이에서,
    제4i(i는 양의 정수)+1 로 라인과 기수 번째 컬럼 라인이 교차되는 위치에 상기 제1 컬러의 서브 픽셀이 배치되고, 상기 제4i+1 로 라인과 우수 번째 컬럼 라인이 교차되는 위치에 상기 제2 컬러의 서브 픽셀이 배치되고,
    제4i+2 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 상기 제3 컬러의 서브 픽셀이 배치되고, 상기 제4i+2 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 상기 제4 컬러의 서브 픽셀이 배치되고,
    제4i+3 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 상기 제2 컬러의 서브 픽셀이 배치되고, 상기 제4i+3 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 상기 제1 컬러의 서브 픽셀이 배치되며,
    제4i+4 로 라인과 상기 기수 번째 컬럼 라인이 교차되는 위치에 상기 제4 컬러의 서브 픽셀이 배치되고, 상기 제4i+4 로 라인과 상기 우수 번째 컬럼 라인이 교차되는 위치에 상기 제3 컬러의 서브 픽셀이 배치되는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제4i+1 로 라인에 배치된 상기 제1 및 제2 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들(Thin Film Transistor)을 포함하고,
    상기 제4i+2 로 라인에 배치된 상기 제3 및 제4 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하고,
    상기 제4i+3 로 라인에 배치된 상기 제1 및 제2 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하고,
    상기 제4i+4 로 라인에 배치된 상기 제3 및 제4 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 데이터 구동부는 상기 데이터 라인들에 4 수평 기간 주기로 극성이 반전되는 데이터 전압을 공급하고,
    상기 게이트 구동부는 제1 게이트 라인, 제2 게이트 라인, 제3 게이트 라인, 및 제4 게이트 라인 순으로 상기 게이트 라인들에 상기 게이트 펄스를 순차적으로 공급하고,
    상기 데이터 라인들 각각에 공급되는 상기 데이터 전압의 극성은 상기 제1 컬러의 데이터 전압에서 반전되고,
    상기 데이터 라인들 중에서 기수 번째 데이터 라인에 공급되는 데이터 전압의 극성 반전 타이밍이 2 수평 기간 만큼 우수 번째 데이터 라인에 공급되는 데이터 전압의 극성 반전 타이밍과 다른 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제1 컬러는 청색, 상기 제2 컬러는 적색, 상기 제3 컬러는 백색 및 상기 제4 컬러는 녹색인 액정표시장치.
  5. 제 1 항에 있어서,
    상기 제4i+1 로 라인에 배치된 상기 제1 및 제2 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들(Thin Film Transistor)을 포함하고,
    상기 제4i+2 로 라인에 배치된 상기 제3 및 제4 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하고,
    상기 제4i+3 로 라인에 배치된 상기 제1 및 제2 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하고,
    상기 제4i+4 로 라인에 배치된 상기 제3 및 제4 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 데이터 구동부는 상기 데이터 라인들에 4 수평 기간 주기로 극성이 반전되는 데이터 전압을 공급하고, 기수 번째 데이터 라인들에 공급되는 데이터 전압의 극성과 우수 번째 데이터 라인들에 공급되는 데이터 전압의 극성을 동시에 반전시키고,
    상기 기수 번째 데이터 라인들에 공급되는 데이터 전압의 극성은 상기 제4 컬러(B)의 데이터 전압에서 반전되고, 상기 우수 번째 데이터 라인들에 공급되는 데이터 전압의 극성은 상기 제3 컬러의 데이터 전압에서 반전되고,
    상기 게이트 구동부은 제1 게이트 펄스, 제2 게이트 펄스, 제3 게이트 펄스 및 제4 게이트 펄스 순서로 상기 게이트 펄스를 출력하고,
    상기 게이트 구동부의 출력 채널들과 상기 게이트 라인들을 연결하는 링크 배선들 중에서 상기 제2 및 제3 게이트 펄스가 출력되는 출력 채널들과 제2 및 제3 게이트 라인들을 연결하는 링크 배선이 교차되어 상기 제3 게이트 라인에 상기 제2 게이트 펄스가 인가된 후에 상기 제2 게이트 라인에 상기 제3 게이트 펄스가 인가되는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 제4i+1 로 라인에 배치된 상기 제1 및 제2 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들(Thin Film Transistor)을 포함하고,
    상기 제4i+2 로 라인에 배치된 상기 제3 및 제4 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하고,
    상기 제4i+3 로 라인에 배치된 상기 제1 및 제2 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하고,
    상기 제4i+4 로 라인에 배치된 상기 제3 및 제4 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 데이터 구동부는 상기 데이터 라인들에 4 수평 기간 주기로 극성이 반전되는 데이터 전압을 공급하고,
    기수 번째 데이터 라인들에 공급되는 데이터 전압의 극성은 상기 제4 컬러의 데이터 전압에서 반전되고, 우수 번째 데이터 라인들에 공급되는 데이터 전압의 극성은 상기 제2 컬러의 데이터 전압에서 반전되며, 상기 데이터 라인들 각각에 공급되는 데이터 전압은 극성이 변경된 후 네 번째 데이터 전압이 상기 제1 컬러의 데이터 전압이며,
    상기 기수 번째 데이터 라인들에 공급되는 데이터 전압의 극성 반전 타이밍이 1 수평 기간만큼 상기 우수 번째 데이터 라인들에 공급되는 데이터 전압의 극성 반전 타이밍과 다르고,
    상기 게이트 구동부은 제1 게이트 펄스, 제2 게이트 펄스, 제3 게이트 펄스 및 제4 게이트 펄스 순서로 상기 게이트 펄스를 출력하고,
    상기 게이트 구동부의 출력 채널들과 상기 게이트 라인들을 연결하는 링크 배선들 중에서 상기 제2 및 제3 게이트 펄스가 출력되는 출력 채널들과 제2 및 제3 게이트 라인들을 연결하는 링크 배선이 교차되어 상기 제3 게이트 라인에 상기 제2 게이트 펄스가 인가된 후에 상기 제2 게이트 라인에 상기 제3 게이트 펄스가 인가되는 액정표시장치.
  9. 제 1 항에 있어서,
    상기 제4i+1 로 라인에 배치된 상기 제1 및 제2 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 좌측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들(Thin Film Transistor)을 포함하고,
    상기 제4i+2 로 라인에 배치된 상기 제3 및 제4 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하고,
    상기 제4i+3 로 라인에 배치된 상기 제1 및 제2 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하고,
    상기 제4i+4 로 라인에 배치된 상기 제3 및 제4 컬러의 서브 픽셀들 각각은 서브 픽셀들 각각의 우측 데이터 라인으로부터의 데이터 전압을 픽셀 전극에 공급하는 TFT들을 포함하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 데이터 구동부는 상기 데이터 라인들에 4 수평 기간 주기로 극성이 반전되는 데이터 전압을 공급하고,
    상기 데이터 라인들에 공급되는 데이터 전압의 극성은 상기 제4 컬러의 데이터 전압에서 반전되고, 기수 번째 데이터 라인들에 공급되는 데이터 전압의 극성 반전 타이밍이 1 수평 기간만큼 상기 우수 번째 데이터 라인들에 공급되는 데이터 전압의 극성 반전 타이밍과 다르고,
    상기 게이트 구동부은 제1 게이트 펄스, 제2 게이트 펄스, 제3 게이트 펄스 및 제4 게이트 펄스 순서로 상기 게이트 펄스를 출력하고,
    상기 게이트 구동부의 출력 채널들과 상기 게이트 라인들을 연결하는 링크 배선들 중에서 상기 제2 및 제3 게이트 펄스가 출력되는 출력 채널들과 제2 및 제3 게이트 라인들을 연결하는 링크 배선이 교차되어 상기 제3 게이트 라인에 상기 제2 게이트 펄스가 인가된 후에 상기 제2 게이트 라인에 상기 제3 게이트 펄스가 인가되는 액정표시장치.
  11. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제1 컬러는 백색, 상기 제2 컬러는 녹색, 상기 제3 컬러는 적색 및 상기 제4 컬러는 청색인 액정표시장치.
KR1020160067776A 2016-05-31 2016-05-31 액정표시장치 KR102576402B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160067776A KR102576402B1 (ko) 2016-05-31 2016-05-31 액정표시장치
US15/606,999 US10311810B2 (en) 2016-05-31 2017-05-26 Liquid crystal display device
EP19161941.0A EP3518227B1 (en) 2016-05-31 2017-05-29 Liquid crystal display device and method for driving the same
EP17173175.5A EP3252753B1 (en) 2016-05-31 2017-05-29 Liquid crystal display device and method for driving the same
CN201710398765.9A CN107450244B (zh) 2016-05-31 2017-05-31 液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160067776A KR102576402B1 (ko) 2016-05-31 2016-05-31 액정표시장치

Publications (2)

Publication Number Publication Date
KR20170136149A true KR20170136149A (ko) 2017-12-11
KR102576402B1 KR102576402B1 (ko) 2023-09-11

Family

ID=58778994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067776A KR102576402B1 (ko) 2016-05-31 2016-05-31 액정표시장치

Country Status (4)

Country Link
US (1) US10311810B2 (ko)
EP (2) EP3518227B1 (ko)
KR (1) KR102576402B1 (ko)
CN (1) CN107450244B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104461159B (zh) * 2014-12-23 2018-10-23 上海天马微电子有限公司 阵列基板、显示面板、触控显示装置及其驱动方法
CN105319786B (zh) * 2015-11-26 2018-06-19 深圳市华星光电技术有限公司 具有低切换频率的数据线驱动极性的阵列基板
KR102542314B1 (ko) * 2016-07-26 2023-06-13 삼성디스플레이 주식회사 표시 장치
KR102653295B1 (ko) * 2016-08-25 2024-04-01 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN107871485B (zh) * 2017-12-19 2019-08-27 惠科股份有限公司 一种显示面板、显示装置及驱动方法
CN108648708A (zh) * 2018-05-08 2018-10-12 深圳市华星光电技术有限公司 显示面板的驱动方法、显示面板及显示装置
CN109856831A (zh) * 2019-03-01 2019-06-07 南京中电熊猫液晶显示科技有限公司 一种显示驱动方法以及显示驱动单元
US11270658B2 (en) * 2019-06-28 2022-03-08 Ordos Yuansheng Optoelectronics Co., Ltd. Method of image display in display apparatus, data signal compensation apparatus for compensating data signals of display apparatus, and display apparatus
CN111223464A (zh) * 2020-02-25 2020-06-02 厦门天马微电子有限公司 显示面板及其驱动方法和显示装置
KR20230103668A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시 장치
CN114399977B (zh) * 2022-02-25 2023-04-25 滁州惠科光电科技有限公司 一种背光控制方法、电路及显示设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077899A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 표시 장치
CN103185996A (zh) * 2011-12-30 2013-07-03 上海中航光电子有限公司 横向排列的rgbw像素结构及其驱动方法、显示面板
EP2953127A2 (en) * 2014-06-02 2015-12-09 Samsung Display Co., Ltd. Display device and method of driving the same
KR20160002301A (ko) * 2014-06-27 2016-01-07 엘지디스플레이 주식회사 표시장치
KR20160033289A (ko) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0126417D0 (en) 2001-11-02 2002-01-02 Pfizer Ltd Crystal structure
KR20050052906A (ko) 2003-12-01 2005-06-07 한국타이어 주식회사 자동차용 공기입 타이어
KR20050066429A (ko) 2003-12-26 2005-06-30 주식회사 두산 복분자주의 제조방법
KR20060011292A (ko) 2004-07-30 2006-02-03 삼성전자주식회사 복합기에 있어서의 작업 표시 방법 및 작업 표시 장치
KR20130028595A (ko) * 2011-09-09 2013-03-19 엘지디스플레이 주식회사 액정표시장치 및 이의 도트 인버전 구동방법
KR102141542B1 (ko) * 2013-12-31 2020-09-14 엘지디스플레이 주식회사 표시장치
US10147371B2 (en) 2014-06-27 2018-12-04 Lg Display Co., Ltd. Display device having pixels with shared data lines
KR102315963B1 (ko) * 2014-09-05 2021-10-22 엘지디스플레이 주식회사 액정표시장치
KR102255745B1 (ko) * 2014-12-02 2021-05-27 삼성디스플레이 주식회사 표시 장치
FR3029728B1 (fr) 2014-12-04 2017-01-06 Oberthur Technologies Procede de provisionnement d'un profil de souscripteur pour un module securise
KR102343719B1 (ko) * 2015-02-25 2021-12-28 삼성디스플레이 주식회사 표시 장치
CN105093745B (zh) * 2015-08-03 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示器
CN105319786B (zh) * 2015-11-26 2018-06-19 深圳市华星光电技术有限公司 具有低切换频率的数据线驱动极性的阵列基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077899A (ko) * 2009-12-30 2011-07-07 삼성전자주식회사 표시 장치
CN103185996A (zh) * 2011-12-30 2013-07-03 上海中航光电子有限公司 横向排列的rgbw像素结构及其驱动方法、显示面板
EP2953127A2 (en) * 2014-06-02 2015-12-09 Samsung Display Co., Ltd. Display device and method of driving the same
KR20150139132A (ko) * 2014-06-02 2015-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20160002301A (ko) * 2014-06-27 2016-01-07 엘지디스플레이 주식회사 표시장치
KR20160033289A (ko) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20170345382A1 (en) 2017-11-30
CN107450244A (zh) 2017-12-08
US10311810B2 (en) 2019-06-04
EP3518227B1 (en) 2021-06-30
EP3518227A1 (en) 2019-07-31
EP3252753A1 (en) 2017-12-06
CN107450244B (zh) 2020-09-22
EP3252753B1 (en) 2019-07-03
KR102576402B1 (ko) 2023-09-11

Similar Documents

Publication Publication Date Title
KR102576402B1 (ko) 액정표시장치
US10147371B2 (en) Display device having pixels with shared data lines
US9905152B2 (en) Liquid crystal display
US9570020B2 (en) Display device having subpixels of four colors in each pixel
US9934736B2 (en) Liquid crystal display and method for driving the same
KR102219667B1 (ko) 표시장치
US9835908B2 (en) Display apparatus
KR101904013B1 (ko) 액정표시장치
KR102360758B1 (ko) 표시 장치
KR20180096880A (ko) 표시 장치의 구동 방법
KR102169032B1 (ko) 표시장치
KR102265524B1 (ko) 표시장치
KR102184043B1 (ko) 표시장치
KR102217167B1 (ko) 표시장치
KR101949927B1 (ko) 액정표시장치의 인버전 구동방법
KR101272338B1 (ko) 액정 표시 장치
KR20150108572A (ko) 액정 표시 장치 및 그 구동방법
KR101686093B1 (ko) 시야각 제어 액정 표시 장치 및 이의 구동 방법
KR102160121B1 (ko) 표시장치
KR20160029225A (ko) 액정표시장치
KR102352594B1 (ko) 표시장치
KR20170015672A (ko) 표시장치
KR20150003121A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant