KR20170130179A - 후막인쇄기법을 이용한 절연기판 - Google Patents

후막인쇄기법을 이용한 절연기판 Download PDF

Info

Publication number
KR20170130179A
KR20170130179A KR1020160060913A KR20160060913A KR20170130179A KR 20170130179 A KR20170130179 A KR 20170130179A KR 1020160060913 A KR1020160060913 A KR 1020160060913A KR 20160060913 A KR20160060913 A KR 20160060913A KR 20170130179 A KR20170130179 A KR 20170130179A
Authority
KR
South Korea
Prior art keywords
metal layer
ceramic substrate
insulating substrate
thickness
volume
Prior art date
Application number
KR1020160060913A
Other languages
English (en)
Inventor
구도현
장혁
김성태
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160060913A priority Critical patent/KR20170130179A/ko
Priority to PCT/KR2016/015263 priority patent/WO2017200174A1/ko
Publication of KR20170130179A publication Critical patent/KR20170130179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

후막인쇄기법을 이용한 절연기판이 개시된다. 본 발명의 파워 반도체 패키지는 제 1 금속층, 상기 제 1 금속층 상에 위치한 세라믹기판, 및 상기 세라믹기판 상에 위치한 적어도 하나의 패턴이 형성된 제 2 금속층을 포함하며, 상기 제 1 금속층의 체적은 상기 제 2 금속층의 체적의 85% 이상 105% 이하인 것을 특징으로 한다. 본 발명에 의하면, 세라믹기판의 상하층의 체적이 동일 또는 유사하기 때문에 세라믹기판이 받는 열응력 차이가 줄어들 수 있다.

Description

후막인쇄기법을 이용한 절연기판{INSULATING SUBSTRATE USING THICK FILM PRINTING}
본 발명은 후막인쇄기법을 이용한 절연기판에 관한 것으로서, 보다 구체적으로는 세라믹기판의 상하층의 체적이 동일 또는 유사하기 때문에 절연기판 제작공정 중 세라믹기판이 받는 열응력 차이가 줄어들 수 있는 절연기판에 관한 것이다.
파워 반도체(Power Semiconductor)는 전기에너지를 활용하기 위해 직류·교류 변환, 전압, 주파수 변화 등의 제어처리를 수행할 수 있다. 파워 반도체는 전력을 생산(발전)하는 단계부터 사용하는 단계(서비스)까지 여러 단계에서 다양한 기능을 수행한다. 특히, 사용단계에서는 가전, 스마트폰, 자동차 등 전기로 작동하는 제품의 작동 여부 및 성능을 결정짓는 핵심 부품으로 사용된다.
파워 반도체 제조를 위한 후막인쇄기법을 이용한 절연기판은 소결 및 냉각 공정을 반복하기 때문에, 구성물질 사이의 열응력 차이에 의해 기판이 휘거나 박리되는 문제점이 있었다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 절연기판의 제작공정 중 세라믹기판이 받는 열응력 차이가 줄어들 수 있는 절연기판을 제공하는 것을 그 목적으로 한다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면 베이스, 상기 베이스 상에 위치한 제 1 금속층, 상기 제 1 금속층 상에 위치한 세라믹기판, 및 상기 세라믹기판 상에 위치한 적어도 하나의 패턴이 형성된 제 2 금속층을 포함하며, 상기 제 1 금속층의 체적은 상기 제 2 금속층의 체적의 85% 이상 105% 이하인 절연기판을 제공한다.
상기 제 1 금속층은 상기 제 2 금속층과 동일한 패턴이 형성될 수 있다.
상기 제 1 금속층은 상기 제 2 금속층과 다른 패턴이 형성될 수 있다.
상기 제 1 금속층은 상기 제 2 금속층과 두께가 동일할 수 있다.
상기 제 1 금속층의 두께는 상기 제 2 금속층의 두께보다 얇을 수 있다.
상기 제 1,2 금속층은 구리 또는 니켈이 도금된 구리를 포함할 수 있다.
상기 세라믹기판은 LTCC(Low Temperature Co-Fired Ceramic) HTCC(High Temperature Co-Fired Ceramic), 및 알루미늄나이트라이드(AIN) 중 적어도 어느 하나를 포함할 수 있다.
본 발명에 따른 절연기판의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 세라믹기판의 상하층의 체적이 동일 또는 유사하기 때문에 절연기판 제작 공정 중 세라믹기판이 받는 열응력 차이가 줄어들 수 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 파워 반도체 패키지를 나타내는 도면이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 절연기판을 나타내는 도면들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 파워 반도체 패키지를 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명에 따른 파워 반도체 패키지(100)는 순차적으로 적층된 베이스(110), 제 1 금속층(120), 세라믹기판(130), 제 2 금속층(140), 및 반도체 칩(150)을 포함할 수 있다.
베이스(110)는 금속 재질을 포함할 수 있다. 예를 들어, 베이스(110)는 구리, 니켈이 도금된 구리, 알루미늄 실리콘 카바이드(AlSiC), 또는 구리 몰리브덴 합금(Cu/Mo alloy) 중 적어도 어느 하나를 포함할 수 있다. 베이스(110)는 적어도 하나의 세라믹기판(130)을 실장할 수 있다. 이에 따라, 베이스(110)의 면적은 다른 층에 비하여 넓을 수 있다. 베이스(110)는 열 전도율이 높은 금속 재질을 포함하기 때문에 방열에 도움이 될 수 있다.
제 1 금속층(120)은 베이스(110)의 일 면 상에 위치할 수 있다. 제 1 금속층(120)은 하부솔더(132)를 통해 베이스(110)와 결합될 수 있다. 제 1 금속층(120)은 전기 전도성이 뛰어난 물질을 포함할 수 있다. 제 1 금속층(120)은 구리 또는 니켈이 도금된 구리를 포함할 수 있다. 제 1 금속층(120)은 상부에서 발생한 열을 베이스(110)로 전달할 수 있다.
세라믹기판(130)은 제 1 금속층(120)의 일 면 상에 위치할 수 있다. 세라믹기판(130)은 반도체 칩(150)과 베이스(110)가 전기가 흐르지 않도록 절연 특성을 가질 수 있다. 또한, 세라믹기판(130)은 상부에서 발생한 열을 베이스(110)로 전달하기 위하여 열전도율이 높은 물질을 포함할 수 있다. 예를 들어, 세라믹기판(130)은 LTCC(Low Temperature Co-Fired Ceramic), HTCC(High Temperature Co-fired Ceramic), 또는 알루미늄나이트라이드(AIN) 중 적어도 어느 하나를 포함할 수 있다.
제 2 금속층(140)은 세라믹 기판(130)의 일 면 상에 위치할 수 있다. 제 2 금속층(140)은 세라믹 기판(130)의 적어도 일부에 패턴을 가지고 위치할 수 있다. 제 2 금속층(140)은 전도성이 높고 방열이 잘 되는 물질을 포함할 수 있다. 제 2 금속층(140)은 제 1 금속층(140)과 동일 또는 유사한 물질을 포함할 수 있다. 예를 들어, 제 2 금속층(140)은 구리 또는 니켈이 도금된 구리를 포함할 수 있다.
제 2 금속층(140)의 일 면 상에 반도체 칩(150)이 위치할 수 있다. 반도체 칩(150)은 제 2 금속층(140)과 직접 결합하거나 와이어(117)를 통해 결합할 수 있다. 반도체 칩(150)은 제 2 금속층(140)과 직접 결합할 때, 상부솔더(134)를 통하여 결합할 수 있다.
반도체 칩(150)은 고전력 칩(152)과 저전력 칩(154)을 포함할 수 있다. 예를 들어, 고전력 칩(152)은 전력 소자인 절연 게이트 양극성 트랜지스터(IGBT)일 수 있으며, 저전력 칩(154)은 제어 소자인 다이오드일 수 있다.
프레임(160)은 베이스(110)의 측면을 둘러싸며 상측으로 돌출될 수 있다. 프레임(160)은 반도체 칩(150)을 보호하는 기능을 할 수 있다. 프레임(160)은 파워 반도체 패키지(100)의 내부와 외부를 연결하는 리드(170)가 내부에 위치하기 때문에, 절연성을 띄는 물질을 포함할 수 있다.
리드(170)는 프레임(160) 내부에 고정될 수 있다. 리드(170)는 양 단이 프레임(160) 외부로 돌출될 수 있다. 리드(170)의 일 단은 파워 반도체 패키지(100)의 내부로 돌출되며, 리드(170)의 타 단은 파워 반도체 패키지(100)의 외부로 돌출될 수 있다. 리드(170)는 제 2 금속층(140)을 외부와 전기적으로 연결해줄 수 있다. 이에 따라, 리드(170)는 전기 전도성이 큰 물질을 포함할 수 있다. 예를 들어, 리드(170)는 금, 은, 구리, 또는 니켈 중 적어도 어느 하나를 포함할 수 있다.
몰드(180)는 프레임(160)의 내부에 채워질 수 있다. 몰드(180)는 파워 반도체 패키지(100) 내부에 위치한 반도체 칩(150), 세라믹기판(130) 등을 고정시킬 수 있다. 또한, 몰드(170)는 파워 반도체 패키지(100) 내부에 위치한 반도체 칩(150), 세라믹기판(130) 등을 외부의 충격으로부터 보호할 수 있다. 이에 따라, 몰드(180)는 반도체 칩(150)의 상부면까지 형성될 수 있다. 예를 들어, 몰드(180)는 에폭시 몰드 컴파운드(EMC) 또는 실리콘 겔을 포함할 수 있다.
커버(190)는 파워 반도체 패키지(100)를 외부의 충격으로부터 보호하기 위하여 몰드(180)의 상측에 위치할 수 있다. 커버(190)는 리드(170)와 접할 수 있기 때문에, 절연성을 띈 물질을 포함할 수 있다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 파워 반도체 패키지의 절연 기판을 나타내는 도면들이다.
도 2에 도시한 바와 같이, 세라믹기판(130)의 일 면 상에 제 1 금속층(120)이 위치하며, 이와 대향하는 타 면 상에 제 2 금속층(140)이 형성될 수 있다. 상술한 것과 같이 제 2 금속층(140)은 패턴이 형성될 수 있다.
세라믹기판(130)은 DBC(Direct Bonded Copper)법, DPC(Direct Plated Copper)법, 활성금속법(AMC, Active metal Brazed Copper), 또는 메탈라이징법 중 어느 하나를 이용하여 제 1,2 금속층(120, 140)을 증착할 수 있다.
DBC법을 이용하는 경우, 세라믹기판(130) 상에 산화막(예를 들어 산화 알루미늄)을 형성한 후, 제 2 금속층(140)을 증착할 수 있다. 예를 들어, 증착된 제 2 금속층(140)의 두께는 약 300μm 일 수 있다. 그 후에, 제 2 금속층(140)을 소결시킬 수 있다. 예를 들어, 소결 온도는 약 1700도일 수 있다. 그 후에, 제 2 금속층(140)에 에칭 공정을 사용하여 패턴을 형성할 수 있다.
이와 달리, 메탈라이징법을 이용하는 경우, 세라믹 기판(130) 상에 제 2 금속층(140)이 포함하는 물질(예를 들어, 글래스 바인더를 텅스텐, 몰리브덴, 구리 등을 혼합한 페이스트)을 얇게 패턴대로 프린팅할 수 있다. 그 후에, 프린팅 된 물질을 소결시킬 수 있다. 예를 들어, 소결 온도는 약 900도일 수 있다. 그 후에, 소결된 물질 상에 다시 제 2 금속층(140)이 포함하는 물질을 패턴대로 프린팅할 수 있다.
메탈라이징법은 DBC법에 의해 소결 온도가 낮기 때문에 비용이 적게 들 수 있다. 또한, 에칭 공정이 따로 요구되지 않아 공정이 간단해질 수 있다.
도 3의 (a)에 도시된 바와 같이, 기존의 파워 반도체 패키지(100)는 제 1 금속층(120)의 두께(MLD1)와 제 2 금속층(140)의 두께(MLD2)가 동일 또는 유사할 수 있다. 이 경우, 제 2 금속층(140)의 패턴에 의해 제 1 금속층(120)과 제 2 금속층(140)의 체적이 서로 다를 수 있다.
이 경우, 제 1 금속층(120)과 제 2 금속층(140)의 열팽창률이 동일하여도 체적이 다르기 때문에, 온도 변화에 따라 세라믹기판(130)에 가해지는 응력이 다를 수 있다.
이러한 온도 변화는 상술한 것과 같이, 제 1,2 금속층(120, 140)의 소결 및 냉각 공정에 의해 급격하게 일어날 수 있다. 즉, 세라믹기판(130)에 상하로 불규칙한 응력이 가해질 수 있음을 의미한다.
이에 따라, 제 1,2 금속층(120, 140)을 증착할 때 소결과 냉각 공정이 반복된다면, 도 3의 (b)에 도시된 바와 같이, 일 측으로 휘거나, 도 3의 (c)에 도시된 바와 같이 세라믹기판(130)에 크랙이 형성될 수 있다는 문제점이 있다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 파워 반도체 패키지(100)는 제 1 금속층(120)의 두께(MLD1)와 제 2 금속층(140)의 두께(MLD2)가 다를 수 있다. 예를 들어, 제 1 금속층(120)의 두께(MLD1)는 제 2 금속층(140)의 두께(MLD2)보다 얇을 수 있다.
이 경우, 제 1 금속층(120)과 제 2 금속층(140)의 체적은 동일 또는 유사할 수 있다. 이에 따라, 세라믹기판(130)은 양 쪽에서 온도변화로 인하여 받는 열응력이 동일 또는 유사할 수 있다. 즉, 열응력이 서로 상쇄되어 세라믹기판(130)이 휘거나 파손되는 것을 방지할 수 있다. 예를 들어, 제 1 금속층(120)의 체적은 제 2 금속층(140)의 체적의 85% 이상 105% 이하일 수 있다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 파워 반도체 패키지(100)는 제 1 금속층(120)도 제 2 금속층(140)과 같이 패턴이 형성될 수 있다. 이 경우, 제 1 금속층(120)의 두께(MLD1)와 제 2 금속층(140)의 두께(MLD2)는 동일 또는 유사할 수 있다.
제 1 금속층(120)과 제 2 금속층(140)의 두께가 유사하더라도, 제 1 금속층(120) 상에 패턴이 형성되어 있어 제 1 금속층(120)과 제 2 금속층(140)은 체적이 동일 또는 유사할 수 있다. 예를 들어, 제 1 금속층(120)의 체적은 제 2 금속층(140)의 체적의 85% 이상 105% 이하일 수 있다. 이에 따라, 세라믹기판(130)이 양 쪽에서 받는 열응력은 동일 또는 유사할 수 있다. 즉, 열응력이 서로 상쇄되어 세라믹기판(130)이 휘거나 파손되는 것을 방지할 수 있다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 파워 반도체 패키지(100)는 제 1 금속층(120)이 제 2 금속층(140)과 서로 다른 패턴이 형성될 수 있다. 이 경우, 제 1 금속층(120)의 두께(MLD1)와 제 2 금속층(140)의 두께(MLD2)는 동일 또는 유사할 수 있다. 다만, 이에 한정하지 아니하며 제 1 금속층(120)에 형성된 패턴에 따라 제 1 금속층(120)의 두께(MLD1)와 제 2 금속층(140)의 두께(MLD2)는 상이할 수도 있다.
제 1 금속층(120)의 패턴이 제 2 금속층(140)의 패턴과 서로 다르더라도, 제 1 금속층(120)은 패턴의 형성으로 인해 제 2 금속층(140)과 체적이 동일 또는 유사할 수 있다. 예를 들어, 제 1 금속층(120)의 체적은 제 2 금속층(140)의 체적의 85% 이상 105% 이하일 수 있다. 이에 따라, 세라믹기판(130)이 양쪽에서 받는 열응력은 동일 또는 유사할 수 있다. 즉, 열응력이 서로 상쇄되어 세라믹기판(130)이 휘거나 파손되는 것을 방지할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

Claims (7)

  1. 제 1 금속층;
    상기 제 1 금속층 상에 위치한 세라믹기판; 및
    상기 세라믹기판 상에 위치한 적어도 하나의 패턴이 형성된 제 2 금속층을 포함하며,
    상기 제 1 금속층의 체적은 상기 제 2 금속층의 체적의 85% 이상 105% 이하인 절연기판.
  2. 제 1항에 있어서,
    상기 제 1 금속층은,
    상기 제 2 금속층과 동일한 패턴이 형성된 절연기판.
  3. 제 1항에 있어서,
    상기 제 1 금속층은,
    상기 제 2 금속층과 다른 패턴이 형성된 절연기판.
  4. 제 1항에 있어서,
    상기 제 1 금속층은,
    상기 제 2 금속층과 두께가 동일한 파워 절연기판.
  5. 제 1항에 있어서,
    상기 제 1 금속층의 두께는,
    상기 제 2 금속층의 두께보다 얇은 절연기판.
  6. 제 1항에 있어서,
    상기 제 1,2 금속층은,
    구리 또는 니켈이 도금된 구리를 포함하는 절연기판.
  7. 제 1항에 있어서,
    상기 제 세라믹기판은,
    LTCC(Low Temperature Co-Fired Ceramic), HTCC(High Temperature Co-Fired Ceramic), 및 알루미늄나이트라이드(AIN) 중 적어도 어느 하나를 포함하는 절연기판.
KR1020160060913A 2016-05-18 2016-05-18 후막인쇄기법을 이용한 절연기판 KR20170130179A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160060913A KR20170130179A (ko) 2016-05-18 2016-05-18 후막인쇄기법을 이용한 절연기판
PCT/KR2016/015263 WO2017200174A1 (ko) 2016-05-18 2016-12-26 후막인쇄기법을 이용한 절연기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160060913A KR20170130179A (ko) 2016-05-18 2016-05-18 후막인쇄기법을 이용한 절연기판

Publications (1)

Publication Number Publication Date
KR20170130179A true KR20170130179A (ko) 2017-11-28

Family

ID=60811378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160060913A KR20170130179A (ko) 2016-05-18 2016-05-18 후막인쇄기법을 이용한 절연기판

Country Status (1)

Country Link
KR (1) KR20170130179A (ko)

Similar Documents

Publication Publication Date Title
JP2019021921A (ja) パワー半導体ｃｏｂ用セラミックモジュール及びその調製方法
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
US9728484B2 (en) Power module package and method for manufacturing the same
JP5776701B2 (ja) 半導体装置、および、半導体装置の製造方法
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
CN111261598A (zh) 封装结构及其适用的电源模块
US8450842B2 (en) Structure and electronics device using the structure
KR102588854B1 (ko) 파워모듈 및 그 제조방법
EP3739624A1 (en) Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
CN111834307B (zh) 半导体模块
EP3958305A1 (en) Power semiconductor module arrangement and method for producing the same
JP2017028174A (ja) 半導体装置
JP2021114537A (ja) 半導体装置
JP2017135144A (ja) 半導体モジュール
KR20180005389A (ko) 후막인쇄기법을 이용한 절연기판
JP4949159B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
KR20170130179A (ko) 후막인쇄기법을 이용한 절연기판
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
JP3588315B2 (ja) 半導体素子モジュール
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
EP4428914A1 (en) Power semiconductor module arrangement
KR20100008257A (ko) 고출력 반도체 칩 패키지 및 그 제조 방법
EP4258337A1 (en) Insulated board and power converter
US20240341026A1 (en) Silicon carbide thermal bridge integrated on a low thermal conductivity substrate and processes implementing the same
US20230335459A1 (en) Thermal mismatch reduction in semiconductor device modules