KR20170124129A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20170124129A
KR20170124129A KR1020160053034A KR20160053034A KR20170124129A KR 20170124129 A KR20170124129 A KR 20170124129A KR 1020160053034 A KR1020160053034 A KR 1020160053034A KR 20160053034 A KR20160053034 A KR 20160053034A KR 20170124129 A KR20170124129 A KR 20170124129A
Authority
KR
South Korea
Prior art keywords
line
conductive member
display device
driving
gate electrode
Prior art date
Application number
KR1020160053034A
Other languages
English (en)
Other versions
KR102047513B1 (ko
Inventor
최준원
변창수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160053034A priority Critical patent/KR102047513B1/ko
Priority to US15/383,294 priority patent/US10032846B2/en
Priority to CN201710299787.XA priority patent/CN107342040B/zh
Publication of KR20170124129A publication Critical patent/KR20170124129A/ko
Application granted granted Critical
Publication of KR102047513B1 publication Critical patent/KR102047513B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

한 실시예에 따른 표시 장치는 제1 방향으로 연장되어 있는 스캔선, 상기 스캔선과 교차하며 데이터 신호를 전달하는 데이터선, 상기 스캔선과 교차하며 구동 전압을 전달하는 구동 전압선, 상기 구동 전압선과 연결되어 있으며 상기 데이터선과 제1 절연막을 사이에 두고 중첩하는 부분을 포함하는 도전 부재, 상기 제1 방향으로 연장된 본선부 및 이웃한 두 개의 상기 본선부 사이에 위치하며 상기 본선부에 연결되어 있는 우회부를 포함하는 제어선을 포함하고, 상기 우회부는 상기 도전 부재과 상기 구동 전압선 사이에 위치한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것으로, 더 구체적으로는 유기 발광 표시 장치에 관한 것이다.
다양한 표시 장치 중 유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광할 수 있다.
표시 장치는 영상을 표시하는 단위인 복수의 화소를 포함한다. 특히 유기 발광 표시 장치가 포함하는 화소는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드, 그리고 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터(transistor) 및 적어도 하나 이상의 커패시터(capacitor)를 포함한다. 복수의 트랜지스터는 적어도 하나의 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다. 적어도 하나의 스위칭 소자는 스캔 신호에 따라 데이터 신호를 인가받고 이에 따른 전압을 구동 트랜지스터에 전달할 수 있다. 구동 트랜지스터는 유기 발광 다이오드에 직접적 또는 간접적으로 연결되어 유기 발광 다이오드에 전달되는 전류의 양을 제어할 수 있다.
커패시터는 구동 트랜지스터의 구동 게이트 전극에 연결되어 구동 게이트 전극의 전압을 유지하는 역할을 한다.
데이터선은 시간에 따라 바뀔 수 있는 데이터 신호를 전달하므로, 데이터선 주변에 위치하는 도전체와 데이터선이 기생 커패시터를 형성하면 데이터 전압의 변화가 도전체의 전압에 영향을 미칠 수 있다. 특히 화소의 휘도에 영향을 주는 구동 트랜지스터의 구동 게이트 전극 등의 구동 게이트 노드의 전압이 인접한 데이터선이 전달하는 데이터 신호의 변화에 따라 바뀌면 화소의 휘도가 변하여 크로스톡(crosstalk)과 같은 화질 불량이 발생할 수 있다.
이에 따라, 본 기재는 표시 장치에서 데이터선이 인접한 구동 게이트 전극의 전압에 영향을 미치는 것을 줄여 크로스톡과 같은 화질 불량이 발생하는 것을 줄이고자 한다. 이와 함께 본 기재는 데이터선이 전달하는 데이터 신호에 불필요한 변화가 생기는 것을 방지하여 표시 장치가 표시하는 영상에 색편차 및 얼룩이 생기는 것을 막고자 한다.
한 실시예에 따른 표시 장치는 제1 방향으로 연장되어 있는 스캔선, 상기 스캔선과 교차하며 데이터 신호를 전달하는 데이터선, 상기 스캔선과 교차하며 구동 전압을 전달하는 구동 전압선, 상기 구동 전압선과 연결되어 있으며 상기 데이터선과 제1 절연막을 사이에 두고 중첩하는 부분을 포함하는 도전 부재, 상기 제1 방향으로 연장된 본선부 및 이웃한 두 개의 상기 본선부 사이에 위치하며 상기 본선부에 연결되어 있는 우회부를 포함하는 제어선을 포함하고, 상기 우회부는 상기 도전 부재과 상기 구동 전압선 사이에 위치한다.
상기 제어선과 이격되어 있는 구동 게이트 전극을 더 포함하고, 상기 우회부는 상기 구동 게이트 전극과 상기 도전 부재 사이에 위치하는 부분을 포함할 수 있다.
상기 구동 게이트 전극과 제2 절연막을 사이에 두고 중첩하는 제1 채널 영역을 포함하는 반도체 부재를 더 포함하고, 상기 반도체 부재는 상기 제1 채널 영역을 포함한 복수의 채널 영역 및 도전 영역을 포함하고, 상기 도전 영역은 상기 도전 부재를 포함할 수 있다.
상기 복수의 채널 영역은 상기 제어선과 중첩하는 적어도 하나의 채널 영역을 포함할 수 있다.
상기 제1 절연막은 상기 반도체 부재의 상기 도전 영역 위에 위치하는 접촉 구멍을 포함하고, 상기 구동 전압선은 상기 접촉 구멍을 통해 상기 도전 영역과 연결되어 있을 수 있다.
상기 도전 부재는 상기 도전 부재와 다른 방향으로 연장된 연결부를 통해 상기 구동 전압선과 연결되어 있는 상기 도전 영역과 연결되어 있을 수 있다.
상기 우회부는 상기 데이터선에 나란하게 연장된 한 쌍의 세로부 및 상기 한 쌍의 세로부를 연결하는 가로부를 포함할 수 있다.
상기 스캔선은 상기 제어선과 동일한 층에 위치하고, 상기 복수의 채널 영역은 상기 스캔선과 중첩하는 적어도 하나의 채널 영역을 포함할 수 있다.
상기 가로부는 상기 도전 부재와 상기 스캔선 사이에 위치할 수 있다.
상기 구동 게이트 전극은 상기 스캔선과 상기 제어선의 상기 가로부 사이에 위치할 수 있다.
상기 가로부는 상기 데이터선과 교차할 수 있다.
상기 세로부는 상기 도전 부재와 상기 구동 게이트 전극 사이에 위치할 수 있다.
상기 구동 전압선은 상기 제1 방향에 교차하는 제2 방향으로 연장되어 있고, 상기 구동 전압선은 상기 제1 방향으로 확장되어 상기 구동 게이트 전극과 상기 제1 절연막을 사이에 두고 중첩하여 커패시터를 형성하는 확장부를 포함할 수 있다.
상기 도전 부재는 상기 복수의 데이터선 중 인접한 두 데이터선과 모두 중첩할 수 있다.
상기 복수의 데이터선 중 상기 제1 방향으로 인접한 두 데이터선 사이에 두 개의 상기 구동 게이트 전극이 위치하고, 상기 두 개의 구동 게이트 전극과 각각 중첩하는 두 개의 상기 확장부는 서로 연결되어 있을 수 있다.
상기 본선부는 상기 도전 부재와 중첩하지 않고, 상기 본선부의 가상의 연장선은 상기 도전 부재를 지나고, 상기 우회부는 상기 도전 부재의 주변을 따라 뻗으며 상기 도전 부재와 중첩하지 않을 수 있다.
상기 도전 부재는 상기 데이터선과 중첩하지 않는 오목부를 포함하고, 상기 오목부는 상기 본선부의 상기 가상의 연장선 상에 위치할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 제1 방향으로 연장되어 있는 적어도 하나의 스캔선, 상기 제1 방향과 교차하는 제2 방향으로 연장되어 있는 데이터선 및 구동 전압선, 상기 제1 방향에 나란한 제1 부분, 상기 제1 부분에 연결되어 있으며 상기 제2 방향에 나란한 제2 부분, 그리고 상기 제2 부분에 연결되어 있으며 상기 제1 방향에 나란한 제3 부분을 포함하는 제어선, 그리고 상기 복수의 스캔선 중 제1 스캔선과 상기 제어선의 상기 제1 부분 사이에 위치하는 구동 게이트 전극을 포함하고, 상기 제어선의 상기 제2 부분은 상기 데이터선과 상기 구동 게이트 전극 사이에 위치하고, 상기 제어선의 상기 제3 부분은 상기 데이터선과 교차한다.
상기 구동 전압선과 연결되어 있으며 상기 데이터선과 중첩하는 도전 부재를 더 포함하고, 상기 제1 부분의 가상의 연장선은 상기 도전 부재를 지나고, 상기 제2 부분 및 상기 제3 부분은 상기 도전 부재 주변을 따라 뻗을 수 있다.
상기 제2 부분은 상기 구동 게이트 전극과 상기 도전 부재 사이에 위치할 수 있다.
상기 구동 게이트 전극과 절연막을 사이에 두고 중첩하는 채널 영역 및 채널 영역에 연결되어 있는 도전 영역을 포함하는 반도체 부재를 더 포함하고, 상기 도전 영역은 상기 도전 부재를 포함할 수 있다.
실시예들에 따르면, 표시 장치에서 데이터선이 인접한 구동 게이트 전극 등의 구동 게이트 노드의 전압에 영향을 미치는 것을 줄여 크로스톡과 같은 화질 불량이 발생하는 것을 줄일 수 있다.
또한 데이터선이 전달하는 데이터 신호에 불필요한 변화가 생기는 것을 방지하여 표시 장치가 표시하는 영상에 색편차 및 얼룩이 생기는 것을 막을 수 있다.
도 1은 한 실시예에 따른 표시 장치의 개략적인 배치도이고,
도 2는 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고,
도 3은 한 실시예에 따른 표시 장치의 화소에 인가되는 신호의 타이밍도이고,
도 4는 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고,
도 5는 한 실시예에 따른 표시 장치의 인접한 네 화소에 대한 배치도이고,
도 6은 도 4에 도시한 표시 장치를 VI-VIa 선을 따라 잘라 도시한 단면도이고,
도 7은 도 4에 도시한 표시 장치를 VII-VIIa 선을 따라 잘라 도시한 단면도이고,
도 8은 도 4에 도시한 표시 장치를 VIII-VIIIa 선을 따라 잘라 도시한 단면도이고,
도 9는 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고,
도 10은 한 실시예에 따른 표시 장치의 인접한 네 화소에 대한 배치도이고,
도 11은 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이제, 도 1을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 한 실시예에 따른 표시 장치의 개략적인 배치도이다.
도 1을 참조하면, 한 실시예에 따른 표시 장치는 표시 패널(100), 제1 구동부(200) 및 제2 구동부(300)를 포함한다.
표시 패널(100)은 영상을 표시할 수 있는 표시 영역(DA)을 포함한다. 표시 영역(DA)은 복수의 화소(PX) 및 복수의 신호선(151, 152, 153, 171, 172)을 포함한다. 하나의 화소(PX)는 영상을 표시하는 최소 단위로서, 표시 장치는 복수의 화소(PX)를 통해 영상을 표시할 수 있다.
화소(PX)는 복수의 신호선(151, 152, 153, 171, 172)에 연결되어 있는 복수의 트랜지스터(도시하지 않음), 커패시터(도시하지 않음) 및 유기 발광 다이오드(도시하지 않음)를 포함할 수 있다.
신호선(151, 152, 153, 171, 172)은 복수의 스캔선(151, 152), 복수의 제어선(153), 복수의 데이터선(171), 그리고 복수의 구동 전압선(172)을 포함할 수 있다.
복수의 스캔선(151, 152)은 스캔 신호를 전달할 수 있다. 스캔 신호는 화소(PX)가 포함하는 적어도 하나의 트랜지스터를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다. 한 화소(PX)에 연결되어 있는 스캔선(151, 152)은 현 스캔선(present scan line)(151) 및 현 스캔선(151)과 다른 타이밍에 게이트 온 전압을 전달할 수 있는 전단 스캔선(previous scan line)(152)을 포함할 수 있다.
복수의 스캔선(151, 152)은 대체로 제1 방향(Dr1)에 나란하게 뻗을 수 있다.
제어선(153)은 제어 신호를 전달할 수 있으며, 특히 화소(PX)가 포함하는 유기 발광 다이오드의 발광을 제어할 수 있는 발광 제어 신호를 전달할 수 있다. 제어선(153)이 전달하는 제어 신호는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있으며 스캔선(151, 152)이 전달하는 스캔 신호와 다른 파형을 가질 수 있다.
제어선(153)은 일정한 방향으로 뻗지 않고 규칙적으로 굴곡되어 있다. 특히 도 1에 도시한 바와 같이 일정한 피치를 가지고 규칙적으로 형태가 바뀔 수 있으며, 일정한 피치는 하나 이상의 화소(PX)의 제1 방향(Dr1)의 폭과 같을 수 있다. 여기서 하나 이상의 화소(PX)의 제1 방향(Dr1)의 폭이란 제1 방향(Dr1)으로 반복되는 n개(n은 1 이상의 자연수)의 화소(PX)로 이루어진 단위가 있을 경우, 반복 단위의 피치를 의미할 수 있다. 도 1은 제어선(153)이 하나의 화소(PX)의 제1 방향(Dr1)의 폭을 단위로 규칙적으로 굴곡되어 있는 예를 도시하나, 본 발명은 이에 한정되지 않는다.
더 구체적으로, 제어선(153)은 대체로 제1 방향(Dr1)에 나란하게 뻗는 복수의 이격된 본선부(main line portion)(153a), 그리고 인접한 두 개의 본선부(153a) 사이에 위치하는 우회부(detour portion)(153b)를 포함할 수 있다.
우회부(153b)는 인접한 두 본선부(153a)의 서로 마주하는 두 개의 끝 부분과 각각 연결되어 있다. 우회부(153b)는, 예를 들어, 인접한 두 본선부(153a)의 마주하는 두 끝 부분과 각각 연결되어 있는 한 쌍의 세로부(53) 및 한 쌍의 세로부(53) 사이에 위치하며 한 쌍의 세로부(53)를 연결하는 가로부(54)를 포함할 수 있다. 세로부(53)는 제1 방향(Dr1)에 교차하는 방향인 제2 방향(Dr2)에 대체로 나란하게 뻗을 수 있고, 가로부(54)는 대체로 제1 방향(Dr1)에 나란하게 뻗을 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 본 기재에서 제2 방향(Dr2)은 제1 방향(Dr1)에 수직일 수 있으나 이에 한정되는 것은 아니다. 가로부(54)는 현 스캔선(151)과 이격되어 있고 현 스캔선(151)에 대략 나란하게 뻗을 수 있으나 이에 한정되는 것은 아니다.
서로 연결되어 있는 하나의 본선부(153a) 및 하나의 우회부(153b)는 하나의 단위가 되어 제1 방향(Dr1)으로 반복적으로 배열될 수 있다. 한 우회부(153b)의 가로부(54)의 중심과 인접한 우회부(153b)의 가로부(54)의 중심 사이의 거리는 하나 이상의 화소(PX)의 제1 방향(Dr1)의 폭과 같을 수 있다.
데이터선(171)은 데이터 신호를 전달하고, 대체로 제2 방향(Dr2)에 나란하게 뻗어 스캔선(151, 152)과 교차할 수 있다.
구동 전압선(172)은 구동 전압(ELVDD)을 전달하고, 대체로 제2 방향(Dr2)에 나란하게 뻗어 스캔선(151, 152)과 교차할 수 있다.
도 1을 참조하면, 제어선(153)의 본선부(153a)는 데이터선(171)과 중첩하는 부분을 포함하지 않고, 제어선(153)의 우회부(153b)가 데이터선(171)과 교차하거나 중첩하는 부분을 포함할 수 있다. 즉, 제어선(153)은 제1 방향(Dr1)에 대체로 나란하게 뻗다가 데이터선(171)과 인접한 곳에서 꺾여 우회부(153b)를 이룰 수 있다.
더 구체적으로, 제어선(153)의 한 우회부(153b)가 포함하는 한 쌍의 세로부(53) 사이에 데이터선(171)이 위치하고, 우회부(153b)의 가로부(54)가 데이터선(171)과 교차하며 중첩할 수 있다.
제1 구동부(200) 및 제2 구동부(300)는 복수의 신호선(151, 152, 153, 171, 172)에 각각의 신호를 전달할 수 있다. 예를 들어, 제1 구동부(200)는 복수의 스캔선(151, 152)에 스캔 신호를 전달하는 스캔 구동부를 포함할 수 있고, 제2 구동부(300)는 데이터선(171)에 데이터 신호를 전달하는 데이터 구동부를 포함할 수 있다.
구동부(200)는 표시 패널(100) 위에 화소(PX)가 포함하는 복수의 트랜지스터와 함께 직접 형성되어 있거나 적어도 하나의 구동 회로 칩의 형태로 표시 패널(100) 위에 부착되어 있을 수 있다. 이와 달리 구동부(200)는 표시 패널(100)에 연결된 인쇄 회로 필름 위에 부착되어 표시 패널(100)에 신호를 전달할 수도 있다. 표시 패널(100) 위에 위치하는 구동부(200) 또는 인쇄 회로 필름은 표시 영역(DA) 주변에 위치하는 주변 영역(도시하지 않음)에 위치할 수 있다.
도 1과 함께 도 2 및 도 3을 참조하여 한 실시예에 따른 표시 장치의 구체적인 구조의 한 예 및 동작에 대하여 설명한다.
도 2는 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고, 도 3은 한 실시예에 따른 표시 장치의 화소에 인가되는 신호의 타이밍도이다.
도 2를 참조하면, 본 실시예에 따른 표시 장치는 유기 발광 표시 장치로서, 하나의 화소(PX)는 복수의 신호선(151, 152, 153, 171, 172)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)를 포함할 수 있다. 하나의 화소(PX)는 하나의 유기 발광 다이오드를 포함할 수 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 발광 제어 트랜지스터(light emission control transistor)(T6) 및 바이패스 트랜지스터(bypass transistor)(T7)를 포함할 수 있다.
현 스캔선(151)은 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)에 스캔 신호(Sn)를 전달할 수 있고, 전단 스캔선(152)은 초기화 트랜지스터(T4) 및 바이패스 트랜지스터(T7)에 전단 스캔 신호(Sn-1)를 전달할 수 있으며, 제어선(153)은 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급할 수 있다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 현 스캔선(151)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 스위칭 트랜지스터(T2)는 현 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달할 수 있다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 현 스캔선(151)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 보상 트랜지스터(T3)는 현 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 초기화 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 제어선(153)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 제어선(153)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드와 전기적으로 연결되어 있다. 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLED)에 전달될 수 있다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 전단 스캔선(152)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압(Vint) 단자 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다. 이와 달리 바이패스 트랜지스터(T7)의 게이트 전극(G7)은 별도의 제어선(도시하지 않음)에 연결되어 있을 수도 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나, 본 발명이 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있다.
커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 있다.
한 실시예에 따른 화소(PX)의 구조는 도 2에 도시한 구조에 한정되는 것은 아니고 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
그러면, 도 2와 함께 도 3을 참조하여 한 실시예에 따른 표시 장치의 구동 방법에 대해 설명한다. 본 기재에서는 트랜지스터(T1, T2, T3, T4, T5, T6, T7)가 P형 채널 트랜지스터인 예를 기준으로 설명한다.
초기화 기간 동안 전단 스캔선(152)을 통해 로우 레벨(low level)의 전단 스캔 신호(Sn-1)가 공급된다.　 그러면, 로우 레벨의 전단 스캔 신호(Sn-1)에 대응하여 초기화 트랜지스터(T4)가 턴온되며, 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되고, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.
다음, 데이터 프로그래밍 및 보상 기간 동안 현 스캔선(151)을 통해 로우 레벨의 스캔 신호(Sn)가 공급되면 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴온된다. 이때, 구동 트랜지스터(T1)는 턴온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 즉, 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된 게이트 전압은 보상 전압(Dm+Vth)이 된다.
커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
다음, 발광 기간 동안 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경된다.　 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴온된다. 그러면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(OLED)에 공급되어 유기 발광 다이오드(OLED)에 전류(Ioled)가 흐른다. 발광 기간 동안 커패시터(Cst)에 의해 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 구동 게이트-소스 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례할 수 있다. 이에 따라, 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정될 수 있다.
한편, 초기화 기간 동안 바이패스 트랜지스터(T7)는 전단 스캔선(152)을 통해 로우 레벨의 전단 스캔 신호(Sn-1)를 공급받아 턴온된다. 따라서, 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로 바이패스 트랜지스터(T7)를 통해 빠져나갈 수 있다.
이제, 앞에서 설명한 도 1 내지 도 3과 함께 도 4 내지 도 8을 참조하여 한 실시예에 따른 표시 장치의 상세 구조의 예에 대하여 설명한다.
도 4는 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고, 도 5는 한 실시예에 따른 표시 장치의 인접한 네 화소에 대한 배치도이고, 도 6은 도 4에 도시한 표시 장치를 VI-VIa 선을 따라 잘라 도시한 단면도이고, 도 7은 도 4에 도시한 표시 장치를 VII-VIIa 선을 따라 잘라 도시한 단면도이고, 도 8은 도 4에 도시한 표시 장치를 VIII-VIIIa 선을 따라 잘라 도시한 단면도이다.
도 4 및 도 5와 관련하여 표시 장치의 평면상 구조에 대해 먼저 설명하고, 다음 도 6 내지 도 8과 관련하여 표시 장치의 단면상 구조에 대해 설명하도록 한다.
도 1 내지 도 3과 함께 도 4 및 도 5를 참조하면, 한 실시예에 따른 표시 장치의 한 화소(PX)는 현 스캔선(151), 전단 스캔선(152), 제어선(153), 데이터선(171) 및 구동 전압선(172)과 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 및 커패시터(Cst)를 포함할 수 있다.
도 4 및 도 5를 참조하면, 제1 방향(Dr1)으로 인접하는 두 화소(PX)는 그 사이의 경계선을 기준으로 대칭인 구조를 가질 수 있으나 이에 한정되는 것은 아니다. 또한 데이터선(171)과 구동 전압선(172)도 인접하는 두 화소(PX) 사이의 경계선을 기준으로 대칭인 형태로 배치되어 있을 수 있다. 이에 따라, 복수의 데이터선(171)은 바로 인접하는 두 데이터선(171)을 포함할 수 있다.
데이터선(171) 및 구동 전압선(172)은 대체로 제2 방향(Dr2)에 나란하게 뻗을 수 있다.
데이터선(171)은 일정한 전압을 인가받는 도전 부재(135)와 중첩할 수 있다. 도전 부재(135)는 차폐 전극이라도 한다. 데이터선(171)은 제1 방향(Dr1)으로 도전 부재(135)와 완전히 중첩할 수 있다. 즉, 도전 부재(135)의 제1 방향(Dr1)의 폭은 데이터선(171)의 제1 방향(Dr1)의 폭보다 크다. 도전 부재(135)에 대해서는 뒤에서 자세히 설명하도록 한다.
구동 전압선(172)은 제1 방향(Dr1)으로 확장된 확장부(178)를 포함할 수 있다. 확장부(178)는 구동 전압선(172)에 바로 인접한 데이터선(171)과 반대쪽으로 확장되어 있으며, 각 화소(PX)에 하나의 확장부(178)가 위치할 수 있다. 데이터선(171)을 사이에 두지 않고 제1 방향(Dr1)으로 인접하는 두 화소(PX)에 위치하는 두 확장부(178)는 서로 연결되어 있을 수 있다. 이에 따라, 인접한 두 화소(PX)에 대해 구동 전압선(172)이 전달하는 구동 전압(ELVDD)이 서로 연결된 확장부(178)를 통해 제1 방향(Dr1)으로도 균일하게 전달될 수 있다.
인접한 구동 전압선(172)은 연결 부재(154)를 통해서도 서로 연결될 수 있다. 연결 부재(154)는 대체로 제1 방향(Dr1)으로 뻗을 수 있다. 구동 전압선(172)은 접촉 구멍(68)을 통해 연결 부재(154)와 연결되어 있다. 이에 따라 구동 전압(ELVDD)은 구동 전압선(172)을 따라 제2 방향(Dr2)으로 전달되고 연결 부재(154)를 통해 제1 방향(Dr1)으로도 전달되어 표시 패널(100) 전체에서 메쉬(mesh) 구조로 전달될 수 있다. 따라서 표시 패널(100) 전체적으로 구동 전압(ELVDD)의 전압 강하를 최소화할 수 있다.
도 4를 참조하면, 전단 스캔선(152)은 현 스캔선(151)의 위쪽에 위치하고, 제어선(153)은 현 스캔선(151)의 아래쪽에 위치할 수 있다.
제어선(153)은 앞에서 설명한 바와 같이 제1 방향(Dr1)에 나란하게 뻗는 복수의 본선부(153a) 및 본선부(153a)에 연결된 우회부(153b)를 포함한다. 본선부(153a)는 인접한 두 데이터선(171) 사이에 위치하며 데이터선(171)과 중첩하지 않을 수 있다. 본선부(153a)는 데이터선(171) 근처에서 꺾여 우회부(153b)로 연결된다. 우회부(153b)는 제2 방향(Dr2)에 대체로 나란하게 뻗는 세로부(53) 및 제1 방향(Dr1)에 대체로 나란하게 뻗는 가로부(54)를 포함할 수 있으나 구조가 이에 한정되는 것은 아니다. 세로부(53)는 본선부(153a)로부터 시작하여 현 스캔선(151)을 향하여 뻗고 그 끝에서 가로부(54)에 연결될 수 있다. 가로부(54)는 데이터선(171)과 교차하며 중첩할 수 있다.
도 4 및 도 5를 참조하면, 인접한 두 화소(PX)의 대칭 구조에 따라, 한 우회부(153b)의 가로부(54)의 중심과 인접한 우회부(153b)의 가로부(54)의 중심 사이의 거리는 대략 두 화소(PX)의 제1 방향(Dr1)의 폭과 같거나 클 수 있다. 여기서 두 화소(PX)의 제1 방향(Dr1)의 폭은, 제1 방향(Dr1)으로 반복되는 인접한 두 화소(PX)로 이루어진 단위의 제1 방향(Dr1)의 피치일 수 있다. 더 구체적으로는, 두 화소(PX)의 제1 방향(Dr1)의 폭은 도 4 및 도 5에 도시한 바와 같이 바로 인접한 한 쌍의 데이터선(171) 사이의 세로 중심선과 그 다음 인접한 한 쌍의 데이터선(171) 사이의 세로 중심선 사이의 거리와 같을 수 있다. 가로부(54)는 인접한 데이터선(171)을 사이에 두고 인접하는 두 화소(PX)의 경계와 중첩할 수 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 각각의 채널(channel)은 하나의 반도체 부재(130)의 내부에 형성될 수 있으며, 반도체 부재(130)는 다양한 형상으로 굴곡되어 있을 수 있다. 반도체 부재(130)는 다결정 규소 또는 산화물 반도체 등의 반도체 물질로 이루어질 수 있다.
반도체 부재(130)는 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 각각의 채널을 형성하는 채널 영역(131)을 포함한다. 채널 영역(131)은 반도체이다. 도면에서 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 영역(131)을 각각 131a, 131b, 131c, 131d, 131e, 131f, 그리고 131g로 표시한다.
반도체 부재(130)는 각 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)의 양쪽에 위치하며 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)의 캐리어 농도보다 높은 캐리어 농도를 가지는 도전 영역(conductive region)을 포함한다. 반도체 부재(130)에서 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)을 제외한 나머지 부분은 도전 영역일 수 있다. 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)의 양쪽에 위치하는 도전 영역은 해당 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 소스 영역 및 드레인 영역이 되어 소스 전극 및 드레인 전극으로서 기능할 수 있다.
도 4 및 도 5를 참조하면, 한 화소(PX)에 위치하는 반도체 부재(130)는 구동 트랜지스터(T1)의 채널 영역(131a)을 가운데에 두고 서로 마주하는 제1 세로부(132) 및 제2 세로부(133)를 포함할 수 있다. 제1 세로부(132) 및 제2 세로부(133)는 대부분 도전 영역일 수 있다. 제1 세로부(132)와 제2 세로부(133)는 각각 대체로 제2 방향(Dr2)에 나란하게 뻗을 수 있다. 반도체 부재(130)의 제1 세로부(132)는 제어선(153)의 우회부(153b)가 포함하는 세로부(53)와 구동 트랜지스터(T1)의 채널 영역(131a) 사이에 위치할 수 있다. 제어선(153)의 세로부(53)와 반도체 부재(130)의 제1 세로부(132) 사이의 간격(W2)은 0보다 클 수 있다. 즉, 제어선(153)의 세로부(53)와 반도체 부재(130)의 제1 세로부(132)는 서로 중첩하지 않을 수 있다.
구동 트랜지스터(T1)는 채널 영역(131a), 채널 영역(131a)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131a)과 중첩하는 구동 게이트 전극(155a)을 포함한다.
채널 영역(131a)은 적어도 한 번 굴곡되어 있을 수 있다. 예를 들어 구동 트랜지스터(T1)의 채널 영역(131a)은 사행 형상(meandering shape) 또는 지그재그 형상(zigzag shape)을 가질 수 있다. 도 4 및 도 5는 채널 영역(131a)이 대략 U자 형태를 이루는 예를 도시한다. 채널 영역(131a)은 반도체 부재(130)의 제1 세로부(132)와 연결되어 있으며, 제1 세로부(132)는 구동 트랜지스터(T1)의 소스 영역에 해당한다.
구동 게이트 전극(155a)은 반도체 부재(130)의 제1 세로부(132)와 제2 세로부(133) 사이에 위치할 수 있다. 구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 연결 부재(174)와 연결되어 있다.
구동 트랜지스터(T1)의 구동 게이트 전극(155a)과 채널 영역(131a)은 현 스캔선(151)과 제어선(153)의 본선부(153a) 사이에 위치할 수 있다. 또한 인접한 두 화소(PX)의 대칭 구조에 따라, 제1 방향(Dr1)으로 인접한 두 우회부(153b) 사이에는 한 쌍의 구동 게이트 전극(155a)과 한 쌍의 채널 영역(131a)이 위치할 수 있다.
스위칭 트랜지스터(T2)는 채널 영역(131b), 채널 영역(131b)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131b)과 중첩하는 게이트 전극(155b)을 포함한다. 현 스캔선(151) 중 채널 영역(131b)과 중첩하는 부분이 게이트 전극(155b)을 이룰 수 있다. 현 스캔선(151)을 기준으로 위쪽에 위치하며 채널 영역(131b)에 연결된 반도체 부재(130)의 도전 영역은 스위칭 트랜지스터(T2)의 소스 영역으로서 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다. 채널 영역(131b)은 반도체 부재(130)의 제1 세로부(132)와 연결되어 있으며, 제1 세로부(132)는 스위칭 트랜지스터(T2)의 드레인 영역에 해당한다.
보상 트랜지스터(T3)는 채널 영역(131c), 채널 영역(131c)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131c)과 중첩하는 게이트 전극(155c)을 포함한다. 현 스캔선(151) 중 채널 영역(131c)과 중첩하는 부분이 게이트 전극(155c)을 이룰 수 있다. 게이트 전극(155c)은 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 현 스캔선(151)을 기준으로 위쪽에 위치하며 채널 영역(131c)에 연결되어 있는 반도체 부재(130)의 도전 영역은 보상 트랜지스터(T3)의 드레인 영역으로서 접촉 구멍(63)을 통해 연결 부재(174)와 연결되어 있다. 채널 영역(131c)은 반도체 부재(130)의 제2 세로부(133)와 연결되어 있으며, 제2 세로부(133)는 보상 트랜지스터(T3)의 소스 영역에 해당한다.
초기화 트랜지스터(T4)는 채널 영역(131d), 채널 영역(131d)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131d)과 중첩하는 게이트 전극(155d)을 포함한다. 전단 스캔선(152) 중 채널 영역(131d)과 중첩하는 부분이 게이트 전극(155d)을 이룰 수 있다. 게이트 전극(155d)은 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 전단 스캔선(152)을 기준으로 아래쪽에 위치하며 보상 트랜지스터(T3)와 연결되어 있지 않은 반도체 부재(130)의 도전 영역은 초기화 트랜지스터(T4)의 소스 영역으로서 접촉 구멍(64)을 통해 연결 부재(175)와 연결되어 있다.
동작 제어 트랜지스터(T5)는 채널 영역(131e), 채널 영역(131e)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131e)과 중첩하는 게이트 전극(155e)을 포함한다. 제어선(153) 중 채널 영역(131e)과 중첩하는 부분이 게이트 전극(155e)을 이룰 수 있다. 특히, 제어선(153)의 본선부(153a) 중 채널 영역(131e)과 중첩하는 부분이 게이트 전극(155e)을 이룰 수 있다. 제어선(153)을 기준으로 아래쪽에 위치하는 반도체 부재(130)의 도전 영역은 동작 제어 트랜지스터(T5)의 소스 영역으로서 접촉 구멍(65)을 통해 구동 전압선(172)과 연결되어 있다. 채널 영역(131e)은 반도체 부재(130)의 제1 세로부(132)와 연결되어 있으며, 제1 세로부(132)는 동작 제어 트랜지스터(T5)의 드레인 영역에 해당한다.
발광 제어 트랜지스터(T6)는 채널 영역(131f), 채널 영역(131f)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131f)과 중첩하는 게이트 전극(155f)을 포함한다. 제어선(153) 중 채널 영역(131f)과 중첩하는 부분이 게이트 전극(155f)을 이룰 수 있다. 특히, 제어선(153)의 본선부(153a) 중 채널 영역(131f)과 중첩하는 부분이 게이트 전극(155f)을 이룰 수 있다. 제어선(153)을 기준으로 아래쪽에 위치하는 반도체 부재(130)의 도전 영역은 발광 제어 트랜지스터(T6)의 드레인 영역으로서 접촉 구멍(66)을 통해 연결 부재(179)와 연결되어 있다. 채널 영역(131f)은 반도체 부재(130)의 제2 세로부(133)와 연결되어 있으며, 제2 세로부(133)는 발광 제어 트랜지스터(T6)의 소스 영역에 해당한다.
바이패스 트랜지스터(T7)는 채널 영역(131g), 채널 영역(131g)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131g)과 중첩하는 게이트 전극(155g)을 포함한다. 전단 스캔선(152) 중 채널 영역(131g)과 중첩하는 부분이 게이트 전극(155g)을 이룰 수 있다. 전단 스캔선(152)을 기준으로 아래쪽에 위치하는 반도체 부재(130)의 도전 영역은 바이패스 트랜지스터(T7)의 드레인 영역으로서 초기화 트랜지스터(T4)의 소스 영역과 연결되며 접촉 구멍(64)을 통해 연결 부재(175)와 연결되어 있다. 전단 스캔선(152)을 기준으로 위쪽에 위치하는 반도체 부재(130)의 도전 영역은 바이패스 트랜지스터(T7)의 소스 영역으로서 발광 제어 트랜지스터(T6)의 드레인 영역과 연결되며 접촉 구멍(66)을 통해 연결 부재(179)와 연결되어 있다
구동 트랜지스터(T1)의 채널 영역(131a)의 일단은 스위칭 트랜지스터(T2) 및 동작 제어 트랜지스터(T5)와 연결되어 있으며, 채널 영역(131a)의 타단은 보상 트랜지스터(T3) 및 발광 제어 트랜지스터(T6)과 연결될 수 있다.
커패시터(Cst)는 서로 중첩하는 구동 게이트 전극(155a)과 구동 전압선(172)의 확장부(178)를 두 단자로 포함할 수 있다. 커패시터(Cst)는 구동 전압선(172)을 통해 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 전압 간의 차에 대응하는 전압차를 유지할 수 있다. 본 실시예와 같이 커패시터(Cst)를 구동 트랜지스터(T1)의 구동 게이트 전극(155a)과 구동 전압선(172)의 일부를 절연막을 사이에 두고 직접 중첩시켜 형성하면, 커패시터(Cst)를 형성하기 위한 별도의 전극을 형성할 필요가 없어 제조 비용을 낮출 수 있고, 넓은 면적의 커패시터(Cst)를 형성할 수 있어 공간 활용 효율을 높이고 충분한 용량의 커패시터(Cst)를 형성할 수 있다.
구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 연결 부재(174)의 일단과 연결되어 있고, 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 보상 트랜지스터(T3)의 드레인 영역 및 초기화 트랜지스터(T4)의 드레인 영역과 연결되어 있다. 연결 부재(174)는 대체로 제2 방향(Dr2)에 나란한 방향으로 연장되어 있을 수 있다. 연결 부재(174)는 구동 게이트 전극(155a)과 함께 도 2에 도시한 회로도에 도시한 구동 게이트 노드(GN)에 해당한다.
연결 부재(179)는 접촉 구멍(81)을 통해 화소 전극(도시하지 않음)과 연결되어 있으며, 연결 부재(175)는 접촉 구멍(82)을 통해 초기화 전압(Vint)을 전달하는 초기화 전압선(도시하지 않음)과 연결될 수 있다.
반도체 부재(130)는 데이터선(171)과 중첩하는 도전 부재(135)를 포함할 수 있다. 도전 부재(135)는 반도체 부재(130)의 도전 영역에 포함될 수 있다. 도전 부재(135)는 대체로 제2 방향(Dr2)에 나란한 방향으로 연장될 수 있다. 앞에서 설명한 바와 같이 도전 부재(135)는 제1 방향(Dr1)으로 데이터선(171)과 완전히 중첩할 수 있다. 즉, 도전 부재(135)의 제1 방향(Dr1)의 폭은 데이터선(171)의 제1 방향(Dr1)의 폭보다 클 수 있다.
도 4 및 도 5에 도시한 실시예에서는 인접한 두 화소(PX)의 대칭 구조에 따라, 하나의 도전 부재(135)는 인접한 두 데이터선(171) 모두와 중첩할 수 있다. 이 경우 하나의 도전 부재(135)는 제1 방향(Dr1)으로 인접한 두 데이터선(171)과 완전히 중첩할 수 있다. 즉, 하나의 도전 부재(135)의 제1 방향(Dr1)의 폭은 인접한 두 데이터선(171)의 제1 방향(Dr1)의 폭의 합보다 클 수 있다.
도전 부재(135)는 연결부(134)와 연결될 수 있고, 연결부(134)는 접촉 구멍(65)을 통해 구동 전압선(172)과 연결되어 구동 전압(ELVDD)을 인가받을 수 있다. 연결부(134)는 대체로 제1 방향(Dr1)에 나란한 방향으로 뻗을 수 있다.
이와 같이 도전성을 가지는 도전 부재(135)가 데이터선(171)과 중첩하면 데이터선(171)을 차폐(shielding)하여 데이터선(171)과 인접한 구동 게이트 전극(155a) 사이의 기생 커패시터를 차단할 수 있다. 특히, 도전 부재(135)는 데이터선(171)과 구동 게이트 전극(155a) 사이의 기생 커패시터를 차단하여 데이터 신호(Dm)의 신호 변화에 따라 구동 게이트 전극(155a)의 전압이 변화하여 유기 발광 다이오드(OLED)의 구동 전류(Id)가 변동되는 것을 방지할 수 있다. 즉, 데이터선(171)과 구동 게이트 전극(155a) 사이의 기생 커패시터에 의한 휘도 변화인 크로스톡을 방지할 수 있다.
도전 부재(135)는 반도체 부재(130)의 일부이다. 따라서 데이터선(171)의 차폐를 위한 별도의 전극을 추가적으로 형성할 필요가 없으므로 표시 장치의 제조 비용을 높이지 않고도 용이하게 데이터선(171)을 차폐할 수 있다.
또한, 제어선(153), 특히 제어선(153)의 우회부(153b)가 평면상 데이터선(171)과 구동 게이트 전극(155a) 사이를 지나므로 데이터선(171)과 구동 게이트 전극(155a) 사이를 차폐하여 데이터선(171)과 구동 게이트 전극(155a) 사이의 기생 커패시터 발생을 더욱 효과적으로 차단할 수 있다.
반도체 부재(130)의 도전 부재(135) 및 연결부(134)는 표시 패널(100)에서 주로 제1 방향(Dr1)으로 신호를 전달하는 신호선과 중첩하지 않을 수 있다. 구체적으로, 반도체 부재(130)의 도전 부재(135)는 복수의 스캔선(151, 152) 및 복수의 제어선(153)과 중첩하지 않을 수 있다.
특히, 제어선(153)의 본선부(153a)의 가상의 연장선은 도전 부재(135)를 지나지만 도전 부재(135)는 제어선(153)과 중첩하지 않는다. 앞에서 설명한 바와 같이 제어선(153)의 본선부(153a)는 제1 방향(Dr1)으로 뻗다가 도전 부재(135) 근처에서 제2 방향(Dr2)으로 꺾여 우회부(153b)를 이루고, 우회부(153b)는 도전 부재(135)와 반도체 부재(130)의 제1 세로부(132) 사이에서 제2 방향(Dr2)으로 뻗으므로 제어선(153)은 도전 부재(135)와 중첩하지 않는다. 우회부(153b)의 세로부(53)는 도전 부재(135)의 위쪽 모서리 부근에서 제1 방향(Dr1)으로 꺾여 가로부(54)로 연결되고, 가로부(54)는 도전 부재(135)의 위 가장자리를 따라 뻗다가 다시 도전 부재(135)의 모서리 부근에서 제2 방향(Dr2)으로 꺾여 다른 세로부(53)로 연결된다. 이에 따라, 우회부(153b)는 도전 부재(135)의 주변을 따라 뻗으며 굴곡되어 있을 수 있다.
도전 부재(135)와 제어선(153)의 세로부(53) 사이의 간격(W1)은 0보다 클 수 있고, 도전 부재(135)와 제어선(153)의 가로부(54) 사이의 간격(W3)도 0보다 클 수 있다. 즉, 제어선(153)의 세로부(53) 및 가로부(54)와 반도체 부재(130)의 도전 부재(135)는 서로 중첩하지 않을 수 있다.
만약, 제어선(153)이 우회부(153b)를 포함하지 않고 스캔선(151, 152)과 같이 제1 방향(Dr1)으로 일정하게 연장되어 있을 경우, 제어선(153)은 반도체 부재(130)의 도전 부재(135)와 중첩하게 될 것이고, 이 경우 추가적인 기생 트랜지스터가 발생할 수 있다. 추가적인 기생 트랜지스터가 형성되면 도전 부재(135)는 실질적으로 플로팅(floating) 상태가 되어 도전 부재(135)의 전압은 구동 전압(ELVDD)과 같은 일정한 전압 레벨을 유지하지 못하고 변동된다. 이와 같이 도전 부재(135)가 플로팅 상태가 되어 일정하지 못한 전압을 가지게 되면 도전 부재(135)에 의해 데이터선(171)이 전달하는 데이터 신호(Dm)가 영향을 받아 표시 패널(100)이 표시하는 영상에 색편차가 생기거나 얼룩이 발생할 수 있다.
그러나 본 실시예에 따르면 제어선(153)이 반도체 부재(130)의 도전 부재(135)와 중첩하지 않도록 우회하여 우회부(153b)를 이루고, 우회부(153b)는 도전 부재(135)의 주변을 따라 형성되어 도전 부재(135)와 중첩하지 않으므로 도전 부재(135)와 제어선(153)의 불필요한 중첩 및 그에 따른 기생 트랜지스터의 형성이 이루어지지 않는다. 따라서 데이터선(171)이 전달하는 데이터 신호(Dm)에 불필요한 변화가 생기는 것을 방지하여 표시 장치가 표시하는 영상에 색편차 및 얼룩이 생기는 것을 막을 수 있다.
도 4 및 도 5를 참조하면, 도전 부재(135)는 제1 방향(Dr1)의 폭이 주변보다 작은 오목부(31)를 포함할 수도 있다. 오목부(31)는 데이터선(171)과 중첩하지 않는다. 오목부(31)는 제어선(153)의 본선부(153a)의 가상의 연장선 상에 위치할 수 있다.
오목부(31)의 사이즈는 도전 부재(135)와 데이터선(171)의 중첩 면적을 통한 데이터선(171)의 차폐 효과와 도전 부재(135)와의 중첩에 의한 데이터 신호(Dm)의 지연 정도를 고려하여 적절히 조절될 수 있다.
이제, 앞에서 설명한 도 4 및 도 5와 함께 도 6 내지 도 8을 참조하여 한 실시예에 따른 표시 장치의 단면상 구조의 한 예에 대해 설명한다.
한 실시예에 따른 표시 장치의 표시 패널은 기판(110)을 포함할 수 있다. 기판(110)은 유리, 석영, 세라믹, 플라스틱 등을 포함하는 절연성 기판일 수 있다.
기판(110) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 기판(110)으로부터 버퍼층(120)의 상부층, 특히 반도체 부재(130)로 불순물이 전달되는 것을 차단하여 반도체 부재(130)의 특성을 향상시키고 스트레스를 완화시킬 수 있다. 버퍼층(120)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(120)은 생략될 수도 있다.
버퍼층(120) 위에는 앞에서 설명한 바와 같은 반도체 부재(130)가 위치하고, 반도체 부재(130) 위에 게이트 절연막(140)이 위치한다.
게이트 절연막(140) 위에는 앞에서 설명한 게이트 전극(155b, 155c)을 포함하는 현 스캔선(151), 게이트 전극(155d, 155g)을 포함하는 전단 스캔선(152), 게이트 전극(155e, 155f)을 포함하는 제어선(153), 구동 게이트 전극(155a), 그리고 연결 부재(154)를 포함하는 게이트 도전체가 위치할 수 있다. 게이트 도전체는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 이들의 합금 등 금속을 포함할 수 있다.
게이트 도전체 및 게이트 절연막(140) 위에는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 질화 규소(SiNx), 산화 규소(SiOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
층간 절연막(160) 및/또는 게이트 절연막(140)은 구동 게이트 전극(155a) 위에 위치하는 접촉 구멍(61), 반도체 부재(130)의 도전 영역 중 스위칭 트랜지스터(T2)의 채널 영역(131b)에 연결된 소스 영역 위에 위치하는 접촉 구멍(62), 반도체 부재(130)의 도전 영역 중 보상 트랜지스터(T3)의 채널 영역(131c)에 연결된 드레인 영역 또는 초기화 트랜지스터(T4)의 채널 영역(131d)에 연결된 드레인 영역 위에 위치하는 접촉 구멍(63), 반도체 부재(130)의 도전 영역 중 초기화 트랜지스터(T4)의 채널 영역(131d)에 연결된 소스 영역 또는 바이패스 트랜지스터(T7)의 채널 영역(131g)과 연결된 드레인 영역 위에 위치하는 접촉 구멍(64), 반도체 부재(130)의 도전 영역 중 동작 제어 트랜지스터(T5)의 채널 영역(131e)에 연결된 소스 영역 위에 위치하는 접촉 구멍(65), 반도체 부재(130)의 도전 영역 중 발광 제어 트랜지스터(T6)의 채널 영역(131f)에 연결된 드레인 영역 위에 위치하는 접촉 구멍(66), 그리고 연결 부재(154) 위에 위치하는 접촉 구멍(68)을 포함할 수 있다.
층간 절연막(160) 위에는 데이터선(171), 확장부(178)를 포함하는 구동 전압선(172), 그리고 복수의 연결 부재(174, 175, 179)를 포함하는 데이터 도전체가 위치한다. 데이터 도전체는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 이들의 합금 등 금속을 포함할 수 있다.
데이터선(171)은 게이트 절연막(140) 및 층간 절연막(160)에 형성된 접촉 구멍(62)을 통해 스위칭 트랜지스터(T2)의 채널 영역(131b)에 연결된 소스 영역과 연결될 수 있다. 도 8을 참조하면, 데이터선(171)은 층간 절연막(160) 및 게이트 절연막(140)을 사이에 두고 반도체 부재(130)의 도전 부재(135)와 중첩할 수 있다.
도 6을 참조하면, 구동 전압선(172)의 확장부(178)는 층간 절연막(160)을 사이에 두고 구동 게이트 전극(155a)과 중첩하여 커패시터(Cst)를 형성할 수 있다.
도 7을 참조하면, 연결 부재(174)는 접촉 구멍(61)을 통해 구동 게이트 전극(155a)과 연결될 수 있고 접촉 구멍(63)을 통해 보상 트랜지스터(T3)의 채널 영역(131c)에 연결된 드레인 영역 및 초기화 트랜지스터(T4)의 채널 영역(131d)에 연결된 드레인 영역과 연결될 수 있다.
연결 부재(175)는 접촉 구멍(64)을 통해 초기화 트랜지스터(T4)의 채널 영역(131d)에 연결된 소스 영역 및 바이패스 트랜지스터(T7)의 채널 영역(131g)과 연결된 드레인 영역과 연결될 수 있다.
도 6을 참조하면, 연결 부재(179)는 접촉 구멍(66)을 통해 발광 제어 트랜지스터(T6)의 채널 영역(131f)에 연결된 드레인 영역과 연결될 수 있다.
데이터 도전체와 층간 절연막(160) 위에는 보호막(180)이 위치한다. 보호막(180)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기 절연 물질을 포함할 수 있으며, 보호막(180)의 윗면은 실절적으로 평탄할 수 있다. 보호막(180)은 연결 부재(179) 위에 위치하는 접촉 구멍(81) 및 연결 부재(175) 위에 위치하는 접촉 구멍(82)을 포함할 수 있다.
보호막(180) 위에는 화소 전극(191) 및 초기화 전압선(192)이 위치할 수 있다. 도 6 및 도 7을 참조하면, 화소 전극(191)은 접촉 구멍(81)을 통해 연결 부재(179)와 연결될 수 있고, 초기화 전압선(192)은 접촉 구멍(82)을 통해 연결 부재(175)와 연결될 수 있다.
보호막(180), 초기화 전압선(192) 및 화소 전극(191) 위에는 화소 정의막(pixel defining layer, PDL)(350)이 위치할 수 있다. 화소 정의막(350)은 화소 전극(191) 위에 위치하는 개구부(351)를 가진다.
화소 전극(191) 위에는 유기 발광층(370)이 위치한다. 유기 발광층(370)은 개구부(351) 안에 위치할 수 있다.
유기 발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의막(350) 위에도 형성되어 복수의 화소(PX)에 걸쳐 연장되어 있을 수 있다.
화소 전극(191), 유기 발광층(370) 및 공통 전극(270)은 함께 유기 발광 다이오드(OLED)를 이룬다.
공통 전극(270) 위에는 유기 발광 다이오드(OLED)를 보호하는 밀봉층(도시하지 않음)이 더 위치할 수 있다. 밀봉층은 교대로 적층된 무기막과 유기막을 포함할 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 9 및 도 10을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대한 동일한 설명은 생략한다.
도 9는 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고, 도 10은 한 실시예에 따른 표시 장치의 인접한 네 화소에 대한 배치도이다.
도 9 및 도 10을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4 내지 도 8에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 구동 트랜지스터(T1)의 채널 영역(131a)의 평면상 형태가 다를 수 있다. 예를 들어 구동 트랜지스터(T1)의 채널 영역(131a)은 대략 S자 모양 또는 반전된 S자 모양을 가질 수 있다.
이 밖의 특징들 및 효과는 앞에서 설명한 실시예와 동일하므로 상세한 설명은 생략한다.
다음, 앞에서 설명한 도면들과 함께 도 11을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 11은 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이다.
도 11을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4 내지 도 8에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 제1 방향(Dr1)으로 인접하는 두 화소(PX)가 대칭 구조를 이루지 않고 동일한 형태를 가질 수 있다.
이에 따라, 한 화소(PX)에 위치하는 구동 전압선(172)의 확장부(178)는 해당 화소(PX)의 영역에 한정되어 위치할 수 있다. 또한 반도체 부재(130)의 도전 부재(135)는 인접한 두 화소(PX) 사이에 위치하는 하나의 데이터선(171)과 중첩할 수 있다.
제어선(153)이 굴곡된 공간적 주기인 피치는 대략 한 화소(PX)의 제1 방향(Dr1)의 폭과 같을 수 있다. 즉, 제어선(153)의 하나의 우회부(153b)의 가로부(54)의 중심과 인접한 우회부(153b)의 가로부(54)의 중심 사이의 거리는 대략 하나의 화소(PX)의 제1 방향(Dr1)의 폭과 같을 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
61, 62, 63, 64, 65, 66, 68, 81, 82: 접촉 구멍
130: 반도체 부재 131: 채널 영역
135: 도전 부재
151, 152: 스캔선 153: 제어선
155a: 구동 게이트 전극 171: 데이터선
172: 구동 전압선 191: 화소 전극
270: 공통 전극

Claims (21)

  1. 제1 방향으로 연장되어 있는 스캔선,
    상기 스캔선과 교차하며 데이터 신호를 전달하는 데이터선,
    상기 스캔선과 교차하며 구동 전압을 전달하는 구동 전압선,
    상기 구동 전압선과 연결되어 있으며 상기 데이터선과 제1 절연막을 사이에 두고 중첩하는 부분을 포함하는 도전 부재,
    상기 제1 방향으로 연장된 본선부 및 이웃한 두 개의 상기 본선부 사이에 위치하며 상기 본선부에 연결되어 있는 우회부를 포함하는 제어선
    을 포함하고,
    상기 우회부는 상기 도전 부재과 상기 구동 전압선 사이에 위치하는
    표시 장치.
  2. 제1항에서,
    상기 제어선과 이격되어 있는 구동 게이트 전극을 더 포함하고,
    상기 우회부는 상기 구동 게이트 전극과 상기 도전 부재 사이에 위치하는 부분을 포함하는
    표시 장치.
  3. 제2항에서,
    상기 구동 게이트 전극과 제2 절연막을 사이에 두고 중첩하는 제1 채널 영역을 포함하는 반도체 부재를 더 포함하고,
    상기 반도체 부재는 상기 제1 채널 영역을 포함한 복수의 채널 영역 및 도전 영역을 포함하고,
    상기 도전 영역은 상기 도전 부재를 포함하는
    표시 장치.
  4. 제3항에서,
    상기 복수의 채널 영역은 상기 제어선과 중첩하는 적어도 하나의 채널 영역을 포함하는 표시 장치.
  5. 제3항에서,
    상기 제1 절연막은 상기 반도체 부재의 상기 도전 영역 위에 위치하는 접촉 구멍을 포함하고,
    상기 구동 전압선은 상기 접촉 구멍을 통해 상기 도전 영역과 연결되어 있는
    표시 장치.
  6. 제5항에서,
    상기 도전 부재는 상기 도전 부재와 다른 방향으로 연장된 연결부를 통해 상기 구동 전압선과 연결되어 있는 상기 도전 영역과 연결되어 있는 표시 장치.
  7. 제2항에서,
    상기 우회부는 상기 데이터선에 나란하게 연장된 한 쌍의 세로부 및 상기 한 쌍의 세로부를 연결하는 가로부를 포함하는 표시 장치.
  8. 제7항에서,
    상기 스캔선은 상기 제어선과 동일한 층에 위치하고,
    상기 복수의 채널 영역은 상기 스캔선과 중첩하는 적어도 하나의 채널 영역을 포함하는
    표시 장치.
  9. 제8항에서,
    상기 가로부는 상기 도전 부재와 상기 스캔선 사이에 위치하는 표시 장치.
  10. 제8항에서,
    상기 구동 게이트 전극은 상기 스캔선과 상기 제어선의 상기 가로부 사이에 위치하는 표시 장치.
  11. 제7항에서,
    상기 가로부는 상기 데이터선과 교차하는 표시 장치.
  12. 제7항에서,
    상기 세로부는 상기 도전 부재와 상기 구동 게이트 전극 사이에 위치하는 표시 장치.
  13. 제2항에서,
    상기 구동 전압선은 상기 제1 방향에 교차하는 제2 방향으로 연장되어 있고,
    상기 구동 전압선은 상기 제1 방향으로 확장되어 상기 구동 게이트 전극과 상기 제1 절연막을 사이에 두고 중첩하여 커패시터를 형성하는 확장부를 포함하는
    표시 장치.
  14. 제13항에서,
    상기 도전 부재는 상기 복수의 데이터선 중 인접한 두 데이터선과 모두 중첩하는 표시 장치.
  15. 제13항에서,
    상기 복수의 데이터선 중 상기 제1 방향으로 인접한 두 데이터선 사이에 두 개의 상기 구동 게이트 전극이 위치하고,
    상기 두 개의 구동 게이트 전극과 각각 중첩하는 두 개의 상기 확장부는 서로 연결되어 있는
    표시 장치.
  16. 제1항에서,
    상기 본선부는 상기 도전 부재와 중첩하지 않고, 상기 본선부의 가상의 연장선은 상기 도전 부재를 지나고,
    상기 우회부는 상기 도전 부재의 주변을 따라 뻗으며 상기 도전 부재와 중첩하지 않는
    표시 장치.
  17. 제16항에서,
    상기 도전 부재는 상기 데이터선과 중첩하지 않는 오목부를 포함하고,
    상기 오목부는 상기 본선부의 상기 가상의 연장선 상에 위치하는
    표시 장치.
  18. 제1 방향으로 연장되어 있는 적어도 하나의 스캔선,
    상기 제1 방향과 교차하는 제2 방향으로 연장되어 있는 데이터선 및 구동 전압선,
    상기 제1 방향에 나란한 제1 부분, 상기 제1 부분에 연결되어 있으며 상기 제2 방향에 나란한 제2 부분, 그리고 상기 제2 부분에 연결되어 있으며 상기 제1 방향에 나란한 제3 부분을 포함하는 제어선, 그리고
    상기 복수의 스캔선 중 제1 스캔선과 상기 제어선의 상기 제1 부분 사이에 위치하는 구동 게이트 전극
    을 포함하고,
    상기 제어선의 상기 제2 부분은 상기 데이터선과 상기 구동 게이트 전극 사이에 위치하고,
    상기 제어선의 상기 제3 부분은 상기 데이터선과 교차하는
    표시 장치.
  19. 제18항에서,
    상기 구동 전압선과 연결되어 있으며 상기 데이터선과 중첩하는 도전 부재를 더 포함하고,
    상기 제1 부분의 가상의 연장선은 상기 도전 부재를 지나고,
    상기 제2 부분 및 상기 제3 부분은 상기 도전 부재 주변을 따라 뻗는
    표시 장치.
  20. 제19항에서,
    상기 제2 부분은 상기 구동 게이트 전극과 상기 도전 부재 사이에 위치하는 표시 장치.
  21. 제20항에서,
    상기 구동 게이트 전극과 절연막을 사이에 두고 중첩하는 채널 영역 및 채널 영역에 연결되어 있는 도전 영역을 포함하는 반도체 부재를 더 포함하고,
    상기 도전 영역은 상기 도전 부재를 포함하는
    표시 장치.
KR1020160053034A 2016-04-29 2016-04-29 표시 장치 KR102047513B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160053034A KR102047513B1 (ko) 2016-04-29 2016-04-29 표시 장치
US15/383,294 US10032846B2 (en) 2016-04-29 2016-12-19 Display device
CN201710299787.XA CN107342040B (zh) 2016-04-29 2017-05-02 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160053034A KR102047513B1 (ko) 2016-04-29 2016-04-29 표시 장치

Publications (2)

Publication Number Publication Date
KR20170124129A true KR20170124129A (ko) 2017-11-10
KR102047513B1 KR102047513B1 (ko) 2019-11-22

Family

ID=60158551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160053034A KR102047513B1 (ko) 2016-04-29 2016-04-29 표시 장치

Country Status (3)

Country Link
US (1) US10032846B2 (ko)
KR (1) KR102047513B1 (ko)
CN (1) CN107342040B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20180088551A (ko) 2017-01-26 2018-08-06 삼성디스플레이 주식회사 표시 장치
CN110322831B (zh) * 2018-03-28 2020-12-01 上海和辉光电股份有限公司 一种amoled像素驱动电路及时序控制方法
CN110322832B (zh) * 2018-03-28 2020-12-01 上海和辉光电股份有限公司 一种amoled像素驱动电路及时序控制方法
CN110299386B (zh) * 2019-06-20 2021-12-14 昆山国显光电有限公司 显示面板以及显示装置
CN111199709A (zh) * 2020-03-02 2020-05-26 京东方科技集团股份有限公司 一种像素驱动电路及其控制方法、显示面板
KR20210134178A (ko) * 2020-04-29 2021-11-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN111477669B (zh) 2020-05-09 2023-04-18 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
KR20220078778A (ko) * 2020-12-03 2022-06-13 삼성디스플레이 주식회사 발광 표시 장치
KR20230017973A (ko) * 2021-07-28 2023-02-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN114038427B (zh) * 2021-11-08 2024-03-29 维信诺科技股份有限公司 显示面板
KR20230085519A (ko) * 2021-12-07 2023-06-14 엘지디스플레이 주식회사 발광표시장치 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098614A (ko) * 2013-01-31 2014-08-08 삼성디스플레이 주식회사 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815226A (en) * 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
WO1999023530A1 (fr) * 1997-10-31 1999-05-14 Seiko Epson Corporation Dispositif electro-optique et appareil electronique
CN100419835C (zh) * 2003-11-07 2008-09-17 三洋电机株式会社 像素电路及显示装置
KR101103615B1 (ko) 2007-07-30 2012-01-09 쿄세라 코포레이션 화상 표시 장치
KR101579487B1 (ko) * 2008-10-28 2015-12-23 삼성디스플레이 주식회사 표시 장치
TWI559064B (zh) * 2012-10-19 2016-11-21 Japan Display Inc Display device
KR101980757B1 (ko) * 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
KR102097023B1 (ko) * 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR101750022B1 (ko) 2013-08-21 2017-06-22 엘지디스플레이 주식회사 유기전계발광표시장치
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102362186B1 (ko) * 2015-01-09 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102290483B1 (ko) * 2015-04-28 2021-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102320641B1 (ko) * 2015-04-29 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102362883B1 (ko) * 2015-04-29 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102285398B1 (ko) * 2015-04-29 2021-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102631445B1 (ko) * 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098614A (ko) * 2013-01-31 2014-08-08 삼성디스플레이 주식회사 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치

Also Published As

Publication number Publication date
CN107342040B (zh) 2021-06-01
US10032846B2 (en) 2018-07-24
KR102047513B1 (ko) 2019-11-22
US20170317158A1 (en) 2017-11-02
CN107342040A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
KR102477982B1 (ko) 표시 장치
EP3355358B1 (en) Display device including an emission layer
KR102047513B1 (ko) 표시 장치
US11744124B2 (en) Display device having an emission layer
US10872945B2 (en) Display device including an emission layer
KR20200064230A (ko) 유기 발광 표시 장치
KR20100049385A (ko) 유기전계 발광소자용 어레이 기판
KR20230103569A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right