KR20170120878A - Light emitting module and medical apparatus - Google Patents

Light emitting module and medical apparatus Download PDF

Info

Publication number
KR20170120878A
KR20170120878A KR1020160049327A KR20160049327A KR20170120878A KR 20170120878 A KR20170120878 A KR 20170120878A KR 1020160049327 A KR1020160049327 A KR 1020160049327A KR 20160049327 A KR20160049327 A KR 20160049327A KR 20170120878 A KR20170120878 A KR 20170120878A
Authority
KR
South Korea
Prior art keywords
light emitting
conductive type
semiconductor layer
layer
emitting device
Prior art date
Application number
KR1020160049327A
Other languages
Korean (ko)
Inventor
김명희
홍정엽
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160049327A priority Critical patent/KR20170120878A/en
Priority to JP2018554374A priority patent/JP7003058B2/en
Priority to PCT/KR2017/004065 priority patent/WO2017179944A1/en
Priority to US16/093,795 priority patent/US10644194B2/en
Priority to CN202211613353.XA priority patent/CN115881868A/en
Priority to CN201780023885.9A priority patent/CN109075160B/en
Priority to EP17782699.7A priority patent/EP3444841B1/en
Publication of KR20170120878A publication Critical patent/KR20170120878A/en
Priority to JP2021215211A priority patent/JP7270300B2/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61NELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00Radiation therapy
    • A61N5/06Radiation therapy using light
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61NELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00Radiation therapy
    • A61N5/06Radiation therapy using light
    • A61N2005/065Light sources therefor
    • A61N2005/0651Diodes
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61NELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00Radiation therapy
    • A61N5/06Radiation therapy using light
    • A61N2005/0658Radiation therapy using light characterised by the wavelength of light used
    • A61N2005/0661Radiation therapy using light characterised by the wavelength of light used ultraviolet
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00Planar light sources
    • F21Y2105/10Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F21Y2105/14Planar light sources comprising a two-dimensional array of point-like light-generating elements characterised by the overall shape of the two-dimensional array
    • F21Y2105/16Planar light sources comprising a two-dimensional array of point-like light-generating elements characterised by the overall shape of the two-dimensional array square or rectangular, e.g. for light panels
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Biomedical Technology (AREA)
  • Pathology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a light emitting module and a medical apparatus. According to the present invention, the light emitting module comprises: a circuit board; a light emitting unit including a plurality of light emitting element packages with a half amplitude (FWHM) of 17 nm or less disposed on the circuit board; and a heat radiation unit disposed on the rear surface of the light emitting unit. The plurality of light emitting element packages has a first pitch in a first direction and a second pitch in a second direction that is perpendicular to the first direction. The first and second pitches may be 30 to 50% of the width or diameter of a target area to which light is irradiated from the light emitting unit. Therefore, according to embodiments, a high-efficiency and high-reliability light emitting module for treatment in a UVN wavelength can be implemented. Also, according to embodiments, the size and manufacturing costs of the light emitting module can be reduced by forming a target area uniformity of 70% or more and reducing the number of light emitting element packages.

Description

발광모듈 및 의료기기{LIGHT EMITTING MODULE AND MEDICAL APPARATUS}[0001] LIGHT EMITTING MODULE AND MEDICAL APPARATUS [0002]

실시 예는 발광모듈 및 의료기기에 관한 것이다.Embodiments relate to a light emitting module and a medical instrument.

발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다.A light emitting diode (LED) is one of light emitting devices that emits light when current is applied. The light emitting diode is capable of emitting light with high efficiency at a low voltage, thus providing excellent energy saving effect.

질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 자외선(UV) 발광소자, 청색(Blue) 발광소자, 녹색(Green) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.Nitride semiconductors have attracted great interest in the development of optical devices and high output electronic devices due to their high thermal stability and wide band gap energy. Particularly, ultraviolet (UV) light emitting elements, blue light emitting elements, green light emitting elements, and red light emitting elements using nitride semiconductors are commercially available and widely used.

상기 자외선 발광소자(UV LED)는 200㎚~400㎚ 파장대의 빛을 발광하는 발광소자이다. 상기 자외선 발광소자는 용도에 따라 단파장 및 장파장으로 구성된다. 상기 단파장은 살균 또는 정화 등에 사용되고, 장파장은 노광기 또는 경화기 등에 사용될 수 있다. 특히, 280㎚~320㎚의 UVB는 의료기기 등에서 사용될 수 있다. The ultraviolet light emitting device (UV LED) is a light emitting device that emits light in a wavelength range of 200 nm to 400 nm. The ultraviolet light-emitting device has a short wavelength and a long wavelength depending on the application. The short wavelength may be used for sterilization or purification, and the long wavelength may be used for an exposure machine, a curing machine, or the like. In particular, UVB of 280 nm to 320 nm can be used in medical equipment and the like.

최근 들어 정밀한 의료기기 등에 사용되는 UVB의 자외선 발광소자는 280㎚~320㎚ 내에서 타겟 파장을 구현함과 동시에 고전류 구동이 가능한 고효율의 자외선 발광소자가 요구되고 있다. 더욱이 의료기기용 발광모듈은 발광소자의 개수를 줄이고, 70% 이상의 빛의 균일도(Uniformity)를 구현함과 동시에 치료용 파장대를 구현할 수 있는 자외선 발광소자가 요구되고 있다.Recently, ultraviolet light-emitting devices of UVB used in precision medical instruments are required to realize a high-efficiency ultraviolet light-emitting device capable of realizing a target wavelength within 280 nm to 320 nm and capable of driving a high current. Furthermore, a light emitting module for a medical device is required to reduce the number of light emitting devices, realize a light uniformity of 70% or more, and realize a therapeutic wavelength band.

실시 예는 타겟 영역의 빛의 균일도를 향상시킬 수 있는 발광모듈 및 의료기기를 제공할 수 있다.Embodiments can provide a light emitting module and a medical device that can improve the uniformity of light in a target area.

실시 예는 200㎃이상의 고전류 구동의 300~320㎚의 UVB를 구현할 수 있는 발광모듈 및 의료기기를 제공할 수 있다.The embodiment can provide a light emitting module and a medical instrument capable of realizing UVB of 300 to 320 nm driven by a high current of 200 mA or more.

실시 예는 17㎚이하의 반치폭(FWHM: Full Width at Half Maximum)을 갖는 치료용 자외선 파장의 신뢰성을 향상시킬 수 있는 발광모듈 및 의료기기를 제공할 수 있다.The embodiment can provide a light emitting module and a medical instrument capable of improving the reliability of a therapeutic ultraviolet wavelength having a full width at half maximum (FWHM) of 17 nm or less.

실시 예는 200㎃이상의 고전류 구동의 300~320㎚의 UVB를 구현하고, 17㎚이하의 반치폭(FWHM)을 갖고, 70%이상의 빛의 균일도를 갖는 발광모듈 및 의료기기를 제공할 수 있다.The embodiment can provide a light emitting module and a medical instrument that realize a 300 to 320 nm UVB of a high current driving of 200 mA or more, a half width (FWHM) of 17 nm or less, and a light uniformity of 70% or more.

실시 예에 따른 발광모듈은 회로기판과, 상기 회로기판 상에 배치된 17㎚ 이하의 반치폭(FWHM)을 갖는 복수의 발광소자 패키지를 포함하는 발광부; 및 상기 발광부 후면에 배치된 방열부를 포함하고, 상기 복수의 발광소자 패키지는 제1 방향으로 제1 피치를 갖고, 상기 제1 방향과 직교하는 제2 방향으로 제2 피치를 갖고, 상기 제1 및 제2 피치는 상기 발광부로부터 빛이 조사되는 타겟 영역의 너비 또는 직경의 30% 내지 50%일 수 있다. 따라서 실시 예는 고효율의 UVB 파장의 신뢰성 높은 의료 치료용 발광모듈을 구현할 수 있다. 또한, 실시 예는 타겟 영역 균일도(Uniformity)를 70%이상 구현함과 동시에 발광소자 패키지의 개수를 줄여 발광모듈의 사이즈 및 제조비용을 줄일 수 있다.A light emitting module according to an embodiment includes a circuit board, a light emitting portion disposed on the circuit board and including a plurality of light emitting device packages having a full width at half maximum (FWHM) of 17 nm or less; And a heat dissipation unit disposed on a rear surface of the light emitting unit, wherein the plurality of light emitting device packages have a first pitch in a first direction and a second pitch in a second direction orthogonal to the first direction, And the second pitch may be 30% to 50% of the width or diameter of the target region irradiated with light from the light emitting portion. Therefore, the embodiment can realize a highly reliable light emitting module for medical treatment with high efficiency of UVB wavelength. In addition, the embodiment realizes a target area uniformity of 70% or more and reduces the number of light emitting device packages, thereby reducing the size and manufacturing cost of the light emitting module.

실시 예에 따른 의료기기는 상기 발광모듈 및 광 보상부를 포함하여 고효율의 신뢰성 높은 유효 파장(300㎚ 내지 320㎚)을 구현함과 동시에 타겟 영역 균일도(Uniformity)를 70%이상 구현하고, 발광소자 패키지의 개수를 줄여 의료기기의 사이즈 및 제조비용을 줄일 수 있다.The medical instrument according to the embodiment includes the light emitting module and the optical compensator to realize a high efficiency, reliable and effective wavelength (300 nm to 320 nm), realizes a target area uniformity of 70% or more, The size and manufacturing cost of the medical device can be reduced.

실시 예는 실시 예는 타겟 영역(TA)으로 제공되는 자외선 파장의 균일도(Uniformity)를 70%이상으로 구현하여 광 치료용 발광모듈의 신뢰성을 향상시킬 수 있다.Embodiments can improve the reliability of the light therapy light emitting module by realizing the uniformity of the ultraviolet wavelength provided in the target area TA to 70% or more.

실시 예는 200㎃이상의 고전류 구동의 광 치료용 유효파장(300㎚ 내지 320㎚)의 자외선 파장을 구현하여 광 치료용 발광모듈의 신뢰성을 향상시킬 수 있다.The embodiment can improve the reliability of the light therapy light emitting module by implementing an ultraviolet wavelength of an effective wavelength (300 nm to 320 nm) for phototherapy driven by a high current of 200 mA or more.

실시 예는 17㎚이하의 반치폭(FWHM)을 갖는 치료용 자외선 파장의 신뢰성을 향상시킬 수 있는 발광모듈 및 의료기기를 제공할 수 있다.The embodiment can provide a light emitting module and a medical instrument that can improve the reliability of a therapeutic ultraviolet wavelength having a full width at half maximum (FWHM) of 17 nm or less.

실시 예는 70%이상의 빛의 균일도(Uniformity)를 갖고, 타겟 영역 너비 또는 직경의 30% 내지 50%의 피치를 갖는 복수의 발광소자 패키지의 개수를 줄여 발광모듈의 사이즈를 줄이고, 제조비용을 줄일 수 있다.The embodiment has a uniformity of light of 70% or more and reduces the number of the plurality of light emitting device packages having a pitch of 30% to 50% of the target area width or diameter, thereby reducing the size of the light emitting module, .

도 1은 실시 예에 따른 발광모듈을 도시한 사시도이다.
도 2는 도 1의 발광모듈의 발광부를 도시한 평면도이다.
도 3은 실시 예의 발광모듈의 균일도를 도시한 도면이다.
도 4는 다른 실시 예에 따른 발광모듈을 포함하는 의료기기를 도시한 단면도이다.
도 5는 다른 실시 예의 발광모듈 균일도를 도시한 도면이다.
도 6은 실시 예의 발광소자 패키지를 도시한 평면도이다.
도 7은 도 6의 발광소자 패키지에 포함된 자외선 발광소자를 도시한 평면도이다.
도 8은 도 7의 Ⅰ-Ⅰ'라인을 따라 절단한 자외선 발광소자의 단면도이다.
도 9는 도 8의 활성층 및 제2 도전형 반도체층 사이의 EBL을 도시한 단면도이다.
도 10은 실시 예에 따른 활성층의 마지막 양자벽, EBL 및 제2 도전형 반도체층의 에너지 밴드 갭 다이어그램을 나타낸 도면이다.
도 11은 도 8의 AlN 템플릿, 제1 초격자층, 제1 도전형 제1 반도체층, 제2 초격자층 및 제1 도전형 제2 반도체층을 도시한 단면도이다.
도 12는 실시 예에 따른 활성층의 양자벽 두께에 따른 광의 파워를 도시한 그래프이다.
도 13은 실시 예의 제2 도전형 제1 반도체층의 두께에 따른 신뢰성을 도시한 그래프이다.
도 14는 실시 예의 제2 도전형 제2 반도체층의 표면을 도시한 도면이다.
도 15 내지 도 19는 실시 예에 따른 자외선 발광소자의 제조방법을 도시한 단면도이다.
1 is a perspective view illustrating a light emitting module according to an embodiment.
2 is a plan view showing a light emitting portion of the light emitting module of FIG.
3 is a diagram showing the uniformity of the light emitting module of the embodiment.
4 is a cross-sectional view illustrating a medical instrument including a light emitting module according to another embodiment.
5 is a diagram showing the uniformity of the light emitting module of another embodiment.
6 is a plan view showing a light emitting device package of the embodiment.
7 is a plan view showing an ultraviolet light emitting device included in the light emitting device package of FIG.
8 is a cross-sectional view of an ultraviolet light emitting device cut along the line I-I 'of FIG.
FIG. 9 is a cross-sectional view showing the EBL between the active layer and the second conductive type semiconductor layer of FIG. 8. FIG.
10 is a diagram showing an energy bandgap diagram of the last quantum barrier layer, the EBL and the second conductivity type semiconductor layer of the active layer according to the embodiment.
11 is a cross-sectional view illustrating the AlN template, the first superlattice layer, the first conductive type first semiconductor layer, the second superlattice layer, and the first conductive type second semiconductor layer of FIG.
12 is a graph showing the power of light according to the quantum wall thickness of the active layer according to the embodiment.
13 is a graph showing the reliability according to the thickness of the second conductive type first semiconductor layer of the embodiment.
14 is a view showing the surface of the second conductive type second semiconductor layer of the embodiment.
15 to 19 are cross-sectional views illustrating a method of manufacturing an ultraviolet light-emitting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도 1은 실시 예에 따른 발광모듈을 도시한 사시도이고, 도 2는 도 1의 발광모듈의 발광부를 도시한 평면도이고, 도 3은 실시 예의 발광모듈의 균일도를 도시한 도면이다.FIG. 1 is a perspective view illustrating a light emitting module according to an embodiment of the present invention. FIG. 2 is a plan view showing a light emitting portion of the light emitting module of FIG. 1, and FIG. 3 is a diagram illustrating a uniformity of the light emitting module of the embodiment.

도 1 내지 도 3에 도시된 바와 같이, 실시 예의 발광모듈(10)은 발광부(20), 제1 및 제2 방열부(30, 40)를 포함할 수 있다. 실시 예는 제1 및 제2 방열부(30, 40)의 구성을 한정하고 있지만, 이에 한정되는 것은 아니다. 실시 예는 고효율의 UVB 파장의 신뢰성 높은 의료 치료용 발광모듈(10)이 요구된다. 또한, 실시 예는 타겟 영역(TA)의 균일도(Uniformity)를 70%이상 구현함과 동시에 발광소자 패키지(200)의 개수를 줄여 전체 사이즈를 줄이고, 제조비용을 줄일 수 있는 발광모듈(10)이 요구된다. 이를 위해 실시 예는 200㎃ 이상의 고전류 구동 및 17㎚ 이하의 반치폭(FWHM)을 갖고, 발광부(20)로부터 발광된 빛이 타겟 영역(TA)에서 70% 이상의 균일도(Uniformity)를 가질 수 있다. 여기서, 상기 균일도(Uniformity)는 타겟 영역에서 조도가 최대가 되는 중심영역과 조도가 최소가 되는 모서리 영역에 대한 것으로 최소 조도(Min)/최대 조도(Max)정의할 수 있다.1 to 3, the light emitting module 10 of the embodiment may include the light emitting portion 20, the first and second heat dissipating portions 30 and 40, and the like. Although the embodiment limits the construction of the first and second heat dissipation units 30 and 40, it is not limited thereto. The embodiment requires a highly reliable light emitting module 10 for medical treatment with a high efficiency of UVB wavelength. In addition, the light emitting module 10, which realizes the uniformity of the target area TA by 70% or more and reduces the total size and the manufacturing cost by reducing the number of the light emitting device packages 200, Is required. For this, the embodiment has a high current driving of 200 mA or more and a half width (FWHM) of 17 nm or less, and light emitted from the light emitting portion 20 can have a uniformity of 70% or more in the target area TA. Here, the uniformity is defined as a center area where the illuminance is maximized in the target area and an edge area where the illuminance is minimum, and the minimum illuminance (Min) / the maximum illuminance (Max) can be defined.

상기 제1 방열부(30)는 상기 발광부(20) 후면에 배치될 수 있다. 상기 제1 방열부(30)는 상기 발광부(20)와 직접 접할 수 있고, 상기 발광부(20)로부터 발생된 열을 방출할 수 있다. 상기 제1 방열부(30)는 예컨대 히트 싱크(Heat sink)일 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 방열부(30)는 다수의 방열 핀을 포함할 수 있다. 여기서, 상기 다수의 방열 핀은 방열 면적을 넓혀 방열 효율을 향상시킬 수 있다.The first heat-radiating portion 30 may be disposed on the rear surface of the light-emitting portion 20. The first heat dissipating unit 30 may directly contact the light emitting unit 20 and may emit heat generated from the light emitting unit 20. [ The first heat dissipation unit 30 may be, for example, a heat sink, but is not limited thereto. The first heat dissipation unit 30 may include a plurality of heat dissipation fins. Here, the heat dissipation fins may increase the heat dissipation area to improve the heat dissipation efficiency.

상기 제2 방열부(40)는 상기 제1 방열부(30) 후면에 배치될 수 있다. 상기 제2 방열부(40)는 상기 제1 방열부(30)와 직접 접할 수 있다. 상기 제2 방열부(40)는 상기 제1 방열부(30)에 전도된 열을 외부로 방출시키는 기능을 포함할 수 있다. 예컨대 상기 제2 방열부(40)는 공기의 대류를 이용하는 냉각 팬을 포함할 수 있으나, 이에 한정되는 것은 아니다.The second heat dissipation unit 40 may be disposed on the rear surface of the first heat dissipation unit 30. [ The second heat-dissipating unit 40 may be in direct contact with the first heat-dissipating unit 30. The second heat dissipating unit 40 may include a function of discharging the heat conducted to the first heat dissipating unit 30 to the outside. For example, the second heat dissipation unit 40 may include a cooling fan using air convection, but the present invention is not limited thereto.

실시 예의 발광부(20)는 회로기판(21) 및 복수의 발광소자 패키지(200)를 포함할 수 있다. 상기 회로기판(21)은 전면에 상기 복수의 발광소자 패키지(200)가 실장될 수 있다. 가 실장될 수 있다. 여기서, 상기 회로기판(21)은 후면에 상기 제1 방열부(30)가 접촉될 수 있다.The light emitting portion 20 of the embodiment may include a circuit board 21 and a plurality of light emitting device packages 200. The plurality of light emitting device packages 200 may be mounted on the front surface of the circuit board 21. Can be mounted. Here, the circuit board 21 may be in contact with the first heat radiating part 30 on the rear surface thereof.

상기 회로기판(21)은 수지 계열의 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코어(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판을 포함할 수 있다.The circuit board 21 may include a resin-based printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and an FR-4 substrate.

상기 복수의 발광소자 패키지(200)는 100㎃이상의 고전류 구동의 300㎚ 내지 320㎚의 UVB의 파장을 발광할 수 있다. 구체적으로 상기 복수의 발광소자 패키지(200)는 17㎚이하의 반치폭(FWHM)을 갖는 광 치료용 유효 파장(300㎚ 내지 320㎚)을 구현할 수 있다. 일반적으로 20㎚ 이상의 반치폭(FWHM)을 갖는 자외선 발광소자는 300㎚ 이하, 특히 298㎚ 이하에서 DNA, 단백질 등을 파괴하여 아토피 치료 등의 의료기기에 적용이 어렵다. 실시 예의 발광소자 패키지(200)는 17㎚ 이하의 반치폭(FWHM)을 구현하여 광 치료용 발광모듈(200)의 신뢰성을 향상시킬 수 있다.The plurality of light emitting device packages 200 may emit a wavelength of UVB of 300 to 320 nm which is driven by a high current of 100 mA or more. Specifically, the plurality of light emitting device packages 200 may implement an effective wavelength for optical therapy (300 nm to 320 nm) having a full width at half maximum (FWHM) of 17 nm or less. In general, an ultraviolet light emitting device having a full width at half maximum (FWHM) of 20 nm or less is difficult to apply to medical devices such as atopic treatments by destroying DNA, proteins and the like at 300 nm or less, especially 298 nm or less. The light emitting device package 200 of the embodiment realizes a full width at half maximum (FWHM) of 17 nm or less to improve the reliability of the light therapy light emitting module 200.

실시 예의 발광모듈(10)은 발광된 자외선 파장의 빛이 투사되는 타겟 영역(TA)내에서 70%이상의 균일도(Uniformity)를 구현할 수 있다. 상기 균일도(Uniformity)는 타겟 영역(TA)에서 조도가 최대가 되는 중심영역과 조도가 최소가 되는 모서리 영역에 대한 것으로 최소 조도(Min)/최대 조도(Max)정의할 수 있다. 예컨대 타겟 영역(TA)은 발광모듈(100)의 발광부(20)로부터 20㎜ 이격되어 30㎜의 너비(W1, W2)를 가질 수 있으나, 이에 한정되는 것은 아니다. 상기 타겟 영역(TA)은 10㎜ 내지 30㎜의 너비(W1, W2)를 가질 수 있다. 구체적으로 상기 타겟 영역(TA)은 광 치료 대상으로 최소 조도(Min)/최대 조도(Max)로 정의되는 균일도(Uniformity)는 70%이상이고, 최소 조도(Min)는 10㎽/㎠ 이상일 수 있다.The light emitting module 10 of the embodiment can achieve a uniformity of 70% or more in the target area TA in which the light of the emitted ultraviolet wavelength is projected. The uniformity may be defined as a central area where the illuminance is maximized in the target area TA and an edge area where the illuminance is minimum. The minimum illuminance Min and the maximum illuminance Max may be defined. For example, the target area TA may have a width W1, W2 of 20 mm and a width of 30 mm from the light emitting part 20 of the light emitting module 100, but the present invention is not limited thereto. The target area TA may have a width W1, W2 of 10 mm to 30 mm. Specifically, the target area TA may have a uniformity of 70% or more and a minimum illuminance Min of 10 mW / cm 2 or more, which is defined as a minimum light intensity / a maximum light intensity Max as a light therapy target .

상기 균일도(Uniformity)가 70% 미만일 경우, 타겟 영역(TA)의 중심부와 가장자리 영역의 조도 차이에 의해 광 치료의 신뢰성이 저하될 수 있다.If the uniformity is less than 70%, the reliability of phototherapy may be lowered due to the difference in illuminance between the central region and the edge region of the target region TA.

상기 복수의 발광소자 패키지(200)는 제1 방향(X-X')으로 제1 피치(P1)를 갖고, 상기 제1 방향(X-X')과 직교하는 제2 방향(Y-Y')으로 제2 피치(P2)를 가질 수 있다. 상기 제1 및 제2 피치(P1, P2)는 상기 타겟 영역(TA)의 너비(W1, W2)의 30% 내지 50%일 수 있다. 상기 제1 및 제2 피치(P1, P2)는 10㎜이상일 수 있다. 상기 제1 및 제2 피치(P1, P2)는 10㎜ 내지 15㎜일 수 있다. 상기 제1 및 제2 피치(P1, P2)는 서로 동일할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 및 제2 피치(P1, P2)는 서로 다를 수 있다. 예컨대 실시 예는 20㎜ 이격된 30㎜의 너비(W1, W2)를 갖는 타겟 영역(TA)에 70% 이상의 균일도(Uniformity)를 구현하기 위해 10㎜의 제1 및 제2 피치(P1, P2)를 갖는 25개의 발광소자 패키지(200)는 포함할 수 있다. 여기서, 각각의 발광소자 패키지(200)는 10㎽ 이상의 광도(Po)를 가질 수 있다. 상기 발광소자 패키지(200)의 구체적인 설명은 도 6 내지 도 19를 참조하여 상세히 설명하도록 한다.The plurality of light emitting device packages 200 may have a first pitch P1 in a first direction X-X 'and a second direction Y-Y' orthogonal to the first direction X- To the second pitch P2. The first and second pitches P1 and P2 may be 30% to 50% of the widths W1 and W2 of the target area TA. The first and second pitches P1 and P2 may be 10 mm or more. The first and second pitches P1 and P2 may be 10 mm to 15 mm. The first and second pitches P1 and P2 may be equal to each other, but the present invention is not limited thereto. For example, the first and second pitches P1 and P2 may be different from each other. For example, the embodiment may include first and second pitches P1 and P2 of 10 mm to achieve a uniformity of 70% or greater in a target area TA having a width W1, W2 of 30 mm spaced 20 mm apart, The light emitting device package 200 may include a plurality of light emitting device packages 200 having the same structure. Here, each light emitting device package 200 may have a luminous intensity Po of 10 mW or more. The light emitting device package 200 will be described in detail with reference to FIGS. 6 to 19. FIG.

실시 예는 타겟 영역(TA)으로 제공되는 자외선 파장의 균일도(Uniformity)를 70%이상으로 구현하여 광 치료용 발광모듈(10)의 신뢰성을 향상시킬 수 있다.The embodiment can improve the reliability of the light therapy light emitting module 10 by realizing the uniformity of the ultraviolet wavelength provided in the target area TA to 70% or more.

실시 예는 200㎃이상의 고전류 구동의 광 치료용 유효파장(300㎚ 내지 320㎚)의 자외선 파장을 구현하여 광 치료용 발광모듈(10)의 신뢰성을 향상시킬 수 있다.The embodiment can improve the reliability of the light therapy light emitting module 10 by realizing ultraviolet light having an effective wavelength (300 nm to 320 nm) for phototherapy driven by a high current of 200 mA or more.

실시 예는 17㎚이하의 반치폭(FWHM)을 갖는 치료용 자외선 파장의 신뢰성을 향상시킬 수 있는 발광모듈 및 의료기기를 제공할 수 있다.The embodiment can provide a light emitting module and a medical instrument that can improve the reliability of a therapeutic ultraviolet wavelength having a full width at half maximum (FWHM) of 17 nm or less.

실시 예는 70%이상의 빛의 균일도(Uniformity)를 갖고, 타겟 영역(TA) 너비(W1, W2)의 30% 내지 50%의 피치를 갖는 복수의 발광소자 패키지(200)에 전체 발광소자 패키지(200)의 개수를 줄여 발광모듈(10)의 사이즈를 줄이고, 제조비용을 줄일 수 있다.The embodiment is characterized in that a plurality of light emitting device packages 200 having a light uniformity of 70% or more and a pitch of 30% to 50% of the target area TA width W1, 200 can be reduced, thereby reducing the size of the light emitting module 10 and reducing the manufacturing cost.

도 4는 다른 실시 예에 따른 발광모듈을 포함하는 의료기기를 도시한 단면도이고, 도 5는 다른 실시 예의 발광모듈 균일도를 도시한 도면이다.FIG. 4 is a cross-sectional view showing a medical device including a light emitting module according to another embodiment, and FIG. 5 is a view showing a uniformity of a light emitting module in another embodiment.

도 2, 도 4 및 도 5에 도시된 바와 같이, 다른 실시 예의 발광모듈을 포함한 의료기기(70)는 원형 타겟 영역(TA)에 발광부(20)로부터 발광된 빛이 70% 이상의 균일도(Uniformity)를 가질 수 있다. 여기서, 다른 실시 예의 발광모듈 가장자리 영역의 최소 조도(Min)가 일정하여 도 1 내지 도 3의 실시 예의 발광모듈보다 높은 균일도(Uniformity)를 가질 수 있다. 여기서, 도 3의 실시 예의 발광모듈의 최소 조도는 사각 형상의 타겟 영역의 모서리 영역에 국부적으로 나타난다. 따라서, 다른 실시 예의 발광모듈은 타겟 영역(TA)의 균일도(Uniformity) 신뢰도를 향상시킬 수 있다.2, 4, and 5, the medical device 70 including the light emitting module of another embodiment may be configured such that the light emitted from the light emitting portion 20 in the circular target area TA has a uniformity of 70% ). Here, the minimum illuminance Min of the edge area of the light emitting module of the other embodiments is constant, so that it can have a higher uniformity than the light emitting module of the embodiment of FIGS. 1 to 3. Here, the minimum illuminance of the light emitting module of the embodiment of Fig. 3 appears locally in the corner area of the rectangular target area. Therefore, the light emitting module of another embodiment can improve the uniformity reliability of the target area TA.

다른 실시 예의 발광부(20), 제1 및 제2 방열부(30, 40)의 구성은 도 1 내지 도 3의 발광모듈(20)의 기술적 특징을 채용할 수 있다.The construction of the light emitting portion 20 and the first and second heat dissipating portions 30 and 40 of other embodiments can adopt the technical features of the light emitting module 20 of Figs.

다른 실시 예의 의료기기(70)는 고효율의 UVB 파장의 신뢰성 높은 의료 치료용 발광모듈이 요구된다. 또한, 다른 실시 예는 타겟 영역의 균일도(Uniformity)를 70%이상 구현함과 동시에 발광모듈 내에 포함된 발광소자 패키지의 개수를 줄여 의료기기(70) 사이즈를 줄이고, 제조비용을 줄일 수 과제가 요구된다. 이를 위해 실시 예는 200㎃ 이상의 고전류 구동 및 17㎚ 이하의 반치폭(FWHM)을 갖고, 발광부(20)로부터 발광된 빛이 원형 타겟 영역(TA)에서 70% 이상의 균일도(Uniformity)를 가질 수 있다. 여기서, 상기 균일도는 타겟 영역에서 조도가 최대가 되는 중심영역과 조도가 최소가 되는 모서리 영역에 대한 것으로 최소 조도(Min)/최대 조도(Max)정의할 수 있다.The medical instrument 70 of another embodiment requires a highly reliable light emitting module for medical treatment with a highly efficient UVB wavelength. In another embodiment, the uniformity of the target area is 70% or more, and the number of the light emitting device packages included in the light emitting module is reduced, thereby reducing the size of the medical device 70 and reducing the manufacturing cost. do. For this, the embodiment has a high current driving of 200 mA or more and a half width (FWHM) of 17 nm or less, and light emitted from the light emitting portion 20 may have a uniformity of 70% or more in the circular target region TA . Here, the uniformity can be defined as a minimum area roughness (Max) / a maximum roughness (Max) for a central area where the illuminance is maximized in the target area and an edge area where the illuminance is minimum.

상기 의료기기(70)는 광 보상부(60)를 포함할 수 있다. 상기 광 보상부(60)는 상기 발광부(20) 상에 배치될 수 있다. 상기 광 보상부(60)는 상기 의료기기(70)의 광 출사영역에 배치될 수 있다. 상기 광 보상부(60)는 제1 내지 제3 보상부(61, 63, 65)를 포함할 수 있다. 상기 제1 보상부(61)는 상기 제2 보상부(63) 위에 배치될 수 있다. 상기 제1 보상부(61)는 광을 확산시키는 기능을 포함할 수 있다. 상기 제1 보상부(61)는 테프론(Teflon)을 포함할 수 있으나, 이에 한정되는 것은 아니다.The medical instrument 70 may include an optical compensator 60. The light compensating unit 60 may be disposed on the light emitting unit 20. The light compensating unit 60 may be disposed in the light output area of the medical device 70. The optical compensator 60 may include first to third compensators 61, 63 and 65. The first compensator 61 may be disposed on the second compensator 63. The first compensator 61 may include a function of diffusing light. The first compensator 61 may include, but is not limited to, Teflon.

상기 제2 보상부(63)는 상기 제1 보상부(61) 아래에 배치되고, 상기 발광부(20) 상에 배치될 수 있다. 상기 제2 보상부(63)는 상기 발광부(20)로부터 발광된 광이 직접 조사될 수 있다. 상기 제2 보상부(63)는 광 투과율일 우수한 물질을 포함할 수 있다. 또한, 상기 제2 보상부(63)는 광을 확산시키는 기능을 포함할 수 있다. 예컨대 상기 제2 보상부(63)는 유리계열 재질을 포함할 수 있다. 상기 제2 보상부(63)는 예컨대, LiF, MgF2, CaF2, BaF2, Al2O3, SiO2 또는 광학유리(N-BK7)의 투명한 물질로 형성될 수 있으며, SiO2의 경우, 쿼즈 결정 또는 UV Fused Silica일 수 있다. 또한, 상기 제2 보상부(63)는 저철분 글라스(low iron glass)일 수 있다.The second compensating unit 63 may be disposed below the first compensating unit 61 and may be disposed on the light emitting unit 20. The light emitted from the light emitting unit 20 may be directly irradiated onto the second compensation unit 63. The second compensator 63 may include a material excellent in light transmittance. In addition, the second compensator 63 may include a function of diffusing light. For example, the second compensation unit 63 may include a glass-based material. The second compensation unit 63 is, for example, LiF, MgF 2, CaF 2 , BaF 2, Al 2 O 3, may be formed of a transparent material of SiO 2 or the optical glass (N-BK7), the case of SiO 2 , Quadrate crystal or UV Fused Silica. Also, the second compensator 63 may be a low iron glass.

상기 제3 보상부(65)는 상기 제1 및 제2 보상부(63)의 외측 가장자리를 감싸고, 확산시키는 기능을 포함할 수 있다. 상기 제3 보상부(65)는 링 타입으로 광을 확산시키는 기능을 포함할 수 있다.The third compensation unit 65 may include a function of wrapping and diffusing the outer edges of the first and second compensation units 63. The third compensation unit 65 may include a function of diffusing light into a ring type.

다른 실시 예는 발광모듈 상에 제1 내지 제3 보상부(61, 63, 65)를 포함하는 광 보상부(60)가 배치되어 상기 발광부(20)로부터 발광된 광을 타겟 영역(TA)으로 확산시켜 균일도(Uniformity)를 향상시킬 수 있다.In another embodiment, an optical compensator 60 including first to third compensators 61, 63 and 65 is disposed on the light emitting module, and the light emitted from the light emitter 20 is guided to the target area TA. So that the uniformity can be improved.

다른 실시 예의 발광부(20)는 복수의 발광소자 패키지(200)를 포함한다. 상기 복수의 발광소자 패키지(200)는 300㎚ 내지 320㎚의 UVB 파장을 발광할 수 있다. . 상기 복수의 발광소자 패키지(200)는 300㎚ 내지 320㎚ 내에서 다양한 파장을 가질 수 있다. 상기 복수의 발광소자 패키지(200)는 광 치료, 실험 등 다양한 파장을 선택적으로 이용할 수 있다. 이를 위해 상기 복수의 발광소자 패키지(200)는 적어도 2 이상 서로 상이한 파장을 가질 수 있다. 예컨대 발광소자 패키지(200)의 일부는 300㎚ 내지 315㎚의 파장을 발광할 수 있고, 발광소자 패키지의 다른 일부는 315㎚ 내지 320㎚의 파장을 발광할 수 있다. 상기 복수의 발광소자 패키지(200)는 100㎃이상의 고전류 구동의 300㎚ 내지 320㎚의 UVB의 파장을 발광할 수 있다. 구체적으로 상기 복수의 발광소자 패키지(200)는 17㎚이하의 반치폭(FWHM)을 갖는 광 치료용 유효 파장(300㎚ 내지 320㎚)을 구현할 수 있다. 일반적으로 20㎚ 이상의 반치폭(FWHM)을 갖는 자외선 발광소자는 300㎚ 이하, 특히 298㎚ 이하에서 DNA, 단백질 등을 파괴하여 아토피 치료 등의 의료기기에 적용이 어렵다. 실시 예의 발광소자 패키지(200)는 17㎚ 이하의 반치폭(FWHM)을 구현하여 광 치료용 발광모듈(200)의 신뢰성을 향상시킬 수 있다.The light emitting portion 20 of another embodiment includes a plurality of light emitting device packages 200. The plurality of light emitting device packages 200 may emit UVB wavelengths of 300 to 320 nm. . The plurality of light emitting device packages 200 may have various wavelengths within 300 nm to 320 nm. The plurality of light emitting device packages 200 can selectively use various wavelengths such as phototherapy and experiments. To this end, the plurality of light emitting device packages 200 may have at least two different wavelengths. For example, a part of the light emitting device package 200 may emit a wavelength of 300 to 315 nm, and another part of the light emitting device package may emit a wavelength of 315 to 320 nm. The plurality of light emitting device packages 200 may emit a wavelength of UVB of 300 to 320 nm which is driven by a high current of 100 mA or more. Specifically, the plurality of light emitting device packages 200 may implement an effective wavelength for optical therapy (300 nm to 320 nm) having a full width at half maximum (FWHM) of 17 nm or less. In general, an ultraviolet light emitting device having a full width at half maximum (FWHM) of 20 nm or less is difficult to apply to medical devices such as atopic treatments by destroying DNA, proteins and the like at 300 nm or less, especially 298 nm or less. The light emitting device package 200 of the embodiment realizes a full width at half maximum (FWHM) of 17 nm or less to improve the reliability of the light therapy light emitting module 200.

다른 실시 예의 발광모듈은 발광된 자외선 파장의 빛이 투사되는 원형 타겟 영역(TA)내에서 70%이상의 균일도(Uniformity)를 구현할 수 있다. 상기 균일도(Uniformity)는 원형 타겟 영역(TA)에서 조도가 최대가 되는 중심영역과 조도가 최소가 되는 모서리 영역에 대한 것으로 최소 조도(Min)/최대 조도(Max)정의할 수 있다. 예컨대 원형 타겟 영역(TA)은 발광모듈(100)의 발광부(20)로부터 20㎜ 이격되고, 30㎜의 직경(W3)를 가질 수 있으나 이에 한정되는 것은 아니다. 상기 원형 타겟 영역(TA)은 10㎜ 내지 40㎜의 직경(W3)를 가질 수 있다.. 구체적으로 상기 원형 타겟 영역(TA)은 광 치료 대상으로 최소 조도(Min)/최대 조도(Max)로 정의되는 균일도(Uniformity)는 70%이상이고, 최소 조도(Min)는 10㎽/㎠ 이상일 수 있다.The light emitting module of another embodiment can achieve a uniformity of 70% or more in the circular target area TA in which light of the emitted ultraviolet wavelength is projected. The uniformity can be defined as a central area where the roughness is maximized in the circular target area TA and a minimum roughness Min and a maximum roughness Max as to the edge areas where the roughness is minimum. For example, the circular target area TA may be 20 mm away from the light emitting part 20 of the light emitting module 100 and have a diameter W3 of 30 mm, but is not limited thereto. The circular target area TA may have a diameter W3 of 10 mm to 40 mm. Specifically, the circular target area TA may have a minimum illuminance Min / a maximum illuminance Max The defined uniformity may be greater than 70% and the minimum illuminance Min may be greater than or equal to 10 mW / cm < 2 >.

상기 균일도(Uniformity)가 70% 미만일 경우, 원형 타겟 영역(TA)의 중심부와 가장자리 영역의 조도 차이에 의해 광 치료의 신뢰성이 저하될 수 있다.If the uniformity is less than 70%, the reliability of phototherapy may be deteriorated due to the difference in illuminance between the center portion and the edge region of the circular target region TA.

상기 복수의 발광소자 패키지(200)의 제1 방향(X-X')으로 제1 피치(P1)를 갖고, 상기 제1 방향(X-X')과 직교하는 제2 방향(Y-Y')으로 제2 피치(P2)를 가질 수 있다. 상기 제1 및 제2 피치(P1, P2)는 상기 원형 타겟 영역(TA)의 직경(W3)의 30% 내지 50%일 수 있다. 상기 제1 및 제2 피치(P1, P2)는 10㎜이상일 수 있다. 상기 제1 및 제2 피치(P1, P2)는 10㎜ 내지 15㎜일 수 있다. 상기 제1 및 제2 피치(P1, P2)는 서로 동일할 수 있으나, 이에 한정되는 것은 아니다. 예컨대 상기 제1 및 제2 피치(P1, P2)는 서로 다를 수 있다. 예컨대 실시 예는 의료기기(70)로부터 20㎜ 이격되고, 30㎜의 직경(W3)을 갖는 원형 타겟 영역(TA)에 70% 이상의 균일도(Uniformity)를 구현하기 위해 10㎜의 제1 및 제2 피치(P1, P2)를 갖는 25개의 발광소자 패키지(200)는 포함할 수 있다. 여기서, 각각의 발광소자 패키지(200)는 10㎽ 이상의 광도(Po)를 가질 수 있다. 상기 발광소자 패키지(200)의 구체적인 설명은 도 6 내지 도 19를 참조하여 상세히 설명하도록 한다.(Y-Y ') having a first pitch (P1) in a first direction (X-X') of the plurality of light emitting device packages (200) and orthogonal to the first direction To the second pitch P2. The first and second pitches P1 and P2 may be 30% to 50% of the diameter W3 of the circular target area TA. The first and second pitches P1 and P2 may be 10 mm or more. The first and second pitches P1 and P2 may be 10 mm to 15 mm. The first and second pitches P1 and P2 may be equal to each other, but the present invention is not limited thereto. For example, the first and second pitches P1 and P2 may be different from each other. For example, the embodiment may include a first and a second 10 mm of 10 mm to achieve a uniformity of 70% or more in a circular target area TA spaced 20 mm from the medical device 70 and having a diameter W3 of 30 mm. 25 light emitting device packages 200 having pitches P1 and P2 may be included. Here, each light emitting device package 200 may have a luminous intensity Po of 10 mW or more. The light emitting device package 200 will be described in detail with reference to FIGS. 6 to 19. FIG.

다른 실시 예는 타겟 영역(TA)으로 제공되는 자외선 파장의 균일도(Uniformity)를 70%이상으로 구현하여 광 치료용 의료기기(70)의 신뢰성을 향상시킬 수 있다.Another embodiment can improve the reliability of the phototherapy device 70 by realizing the uniformity of the ultraviolet wavelength provided in the target area TA to 70% or more.

다른 실시 예는 200㎃이상의 고전류 구동의 광 치료용 유효파장(300㎚ 내지 320㎚)의 자외선 파장을 구현하여 광 치료용 의료기기(70)의 신뢰성을 향상시킬 수 있다.Another embodiment can improve the reliability of the phototherapy device 70 by implementing an ultraviolet wavelength of an effective wavelength (300 to 320 nm) for phototherapy with a high current driving of 200 mA or more.

다른 실시 예는 17㎚이하의 반치폭(FWHM)을 갖는 치료용 자외선 파장의 신뢰성을 향상시킬 수 있는 의료기기(70)를 제공할 수 있다.Other embodiments can provide a medical device 70 that can improve the reliability of the therapeutic ultraviolet wavelength with a half-width (FWHM) of 17 nm or less.

다른 실시 예는 70%이상의 빛의 균일도(Uniformity)를 갖고, 원형 타겟 영역(TA) 직경(W3)의 30% 내지 50%의 피치를 갖는 복수의 발광소자 패키지(200)에 전체 발광소자 패키지(200)의 개수를 줄여 발광모듈의 사이즈를 줄이고, 제조비용을 줄일 수 있다. 따라서, 다른 실시 예는 의료기기(70)의 사이즈 및 제조비용을 줄일 수 있다.Another embodiment is a light emitting device package having a plurality of light emitting device packages 200 having a light uniformity of 70% or more and having a pitch of 30% to 50% of the circular target area TA diameter W3 200 can be reduced, thereby reducing the size of the light emitting module and reducing the manufacturing cost. Thus, another embodiment can reduce the size and manufacturing cost of the medical device 70. [

도 6은 실시 예의 발광소자 패키지를 도시한 평면도이다.6 is a plan view showing a light emitting device package of the embodiment.

도 6에 도시된 바와 같이, 실시 예의 발광소자 패키지(200)는 발광소자(100), 패키지 몸체(201), 방열 프레임(210), 보호소자(260), 제1 및 제2 리드프레임(220, 230)을 포함할 수 있다.6, the light emitting device package 200 of the embodiment includes the light emitting device 100, the package body 201, the heat dissipating frame 210, the protection device 260, the first and second lead frames 220 , 230).

상기 패키지 몸체(201)는 투광성 재질, 반사성 재질, 절연성 재질 중 적어도 하나를 포함할 수 있다. 상기 패키지 몸체(201)는 상기 발광소자(100)로부터 방출된 광에 대해, 반사율이 투과율보다 더 높은 물질을 포함할 수 있다. 상기 패키지 몸체(201)는 수지 계열의 절연 물질일 수 있다. 예컨대 상기 패키지 몸체(201)는 폴리프탈아미드(PPA: Polyphthalamide), 에폭시 또는 실리콘 재질과 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 상기 패키지 몸체(201)는 예컨대 탑뷰 형상이 정사각형 일 수 있으나, 이에 한저오디는 것은 아니다. 상기 패키지 몸체(201)의 탑뷰형상은 원형 또는 다각형 형상일 수 있다. The package body 201 may include at least one of a light-transmitting material, a reflective material, and an insulating material. The package body 201 may include a material having a reflectance higher than that of the light emitted from the light emitting device 100. The package body 201 may be a resin-based insulating material. For example, the package body 201 is a polyphthalamide (PPA: Polyphthalamide), a resin material, a silicone such as an epoxy or silicone (Si), metallic material, PSG (photo sensitive glass), sapphire (Al 2 O 3), printing And a circuit board (PCB). The package body 201 may have a square shape, for example, but the shape thereof may not be audible. The top view shape of the package body 201 may be circular or polygonal.

상기 패키지 몸체(201)는 제1 및 제2 리드 프레임(220, 230)과 결합될 수 있다. 상기 몸체(120)는 상기 제1 및 제2 리드 프레임(220, 230)의 상부면 일부를 노출시키는 캐비티(203)를 포함할 수 있다. 상기 캐비티(203)는 상기 제1 리드 프레임(220)의 상부면 일부를 노출시킬 수 있고, 상기 제2 리드 프레임(230)의 상부면 일부를 노출시킬 수 있다. The package body 201 may be coupled to the first and second lead frames 220 and 230. The body 120 may include a cavity 203 for exposing a portion of the upper surface of the first and second lead frames 220 and 230. The cavity 203 may expose a part of the upper surface of the first lead frame 220 and may expose a part of the upper surface of the second lead frame 230.

상기 제1 및 제2 리드 프레임(220, 230)은 일정 간격 이격되어 상기 패키지 몸체(201)와 결합될 수 있다. 상기 제2 리드 프레임(230)은 상기 발광소자(100) 및 상기 보호소자(260)가 배치될 수 있고, 상기 제1 리드 프레임(220)에는 상기 발광소자(100)의 제1 와이어(100W1) 및 상기 보호소자(260)의 와이어(260W)가 접속될 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 및 제2 리드 프레임(220, 230)은 도전성 물질을 포함할 수 있다. 예컨대 상기 제1 및 제2 리드 프레임(220, 230)은 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 철(Fe), 주석(Sn), 아연(Zn), 알루미늄(Al) 중 적어도 하나를 포함할 수 있으며, 복수의 층으로 형성될 수 있다. 예컨대 실시 예의 제1 및 제2 리드 프레임(220, 230)은 구리(Cu)를 포함하는 베이스층과 상기 베이스층을 덮는 은(Ag)을 포함하는 산화 방지층으로 구성될 수 있으나, 이에 한정되는 것은 아니다.The first and second lead frames 220 and 230 may be spaced apart from each other and coupled with the package body 201. The second lead frame 230 may include the light emitting device 100 and the protection device 260. The first wire 100W1 of the light emitting device 100 may be connected to the first lead frame 220, And the wire 260W of the protection element 260 may be connected, but the present invention is not limited thereto. The first and second lead frames 220 and 230 may include a conductive material. For example, the first and second lead frames 220 and 230 may include at least one of titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta) (Al), tin (Sn), silver (Ag), phosphorous (P), iron (Fe), tin . For example, the first and second lead frames 220 and 230 of the embodiment may be composed of a base layer including copper (Cu) and an antioxidant layer including silver (Ag) covering the base layer, no.

상기 제2 리드 프레임(230)은 상기 캐비티(203)의 중심영역에 노출되는 제1 리드부(231a), 상기 제1 리드 프레임(220)과 대각선으로 대칭되어 상기 제1 리드 프레임(220)의 형상과 대응되는 제2 리드부(231b), 상기 보호소자(260)가 실장되는 캐비티(203)의 모서리 영역 및 대각선 모서리 영역에 배치된 제3 리드부(231c)를 포함할 수 있다. 상기 제1 내지 제3 리드부(231a, 231b, 131c)는 상기 캐비티(203) 바닥면에 노출되는 상기 제2 리드 프레임(230)의 상부면으로 면적 및 너비를 포함하는 형상은 다양하게 변경될 수 있다.The second lead frame 230 includes a first lead portion 231a exposed in a center region of the cavity 203 and a second lead portion 231b symmetrically diagonally intersecting the first lead frame 220, A third lead part 231c disposed in a corner area of the cavity 203 in which the protection element 260 is mounted and a diagonal corner area. The first to third lead portions 231a, 231b and 131c are formed on the upper surface of the second lead frame 230 exposed on the bottom surface of the cavity 203, .

상기 제1 리드 프레임(220)은 상기 제2 리드부(231b)와 대칭되는 대각선에 굴곡구조를 가질 수 있으나, 이에 한정되는 것은 아니다.The first lead frame 220 may have a diagonal bent structure symmetrical to the second lead portion 231b, but the present invention is not limited thereto.

상기 방열 프레임(210)은 제1 및 제2 방열전극(211, 213)을 포함하고, 상기 제1 방열전극(211)은 제1 와이어(100W1)와 연결되는 제1 패드부(211a)를 포함하고, 상기 제2 방열전극(213)은 제2 와이어(100W2)와 연결되는 제2 패드부(213a)를 포함할 수 있다. The heat radiating frame 210 includes first and second radiating electrodes 211 and 213 and the first radiating electrode 211 includes a first pad portion 211a connected to the first wire 100W1 And the second radiation electrode 213 may include a second pad portion 213a connected to the second wire 100W2.

상기 발광소자(100)는 상기 방열 프레임(210) 상에 실장될 수 있다. 상기 발광소자(100)는 도 1 내지 도 13의 기술적 특징을 포함할 수 있다.The light emitting device 100 may be mounted on the heat dissipating frame 210. The light emitting device 100 may include the technical features of FIGS.

상기 보호소자(260)는 상기 제3 리드부(231c) 상에 배치될 수 있다. 상기 보호소자(260)는 상기 패키지 몸체(201)로부터 노출된 상기 제2 리드 프레임(230)의 상부면 상에 배치될 수 있다. 상기 보호소자(260)는 제너 다이오드, 사이리스터(Thyristor), TVS(Transient Voltage Suppression) 등일 수 있으나, 이에 한정되는 것은 아니다. 실시 예의 보호소자(160)는 ESD(Electro Static Discharge)로부터 상기 발광소자(100)를 보호하는 제너 다이오드를 일 예로 설명하도록 한다. 상기 보호소자(260)는 와이어를 통해서 상기 제1 리드 프레임(130)과 연결될 수 있다.The protection element 260 may be disposed on the third lead portion 231c. The protection element 260 may be disposed on the upper surface of the second lead frame 230 exposed from the package body 201. The protection element 260 may be a Zener diode, a thyristor, a TVS (Transient Voltage Suppression), or the like, but is not limited thereto. The protection element 160 of the embodiment will be described as a zener diode that protects the light emitting device 100 from ESD (Electro Static Discharge). The protection element 260 may be connected to the first lead frame 130 through a wire.

도 7은 도 6의 발광소자 패키지에 포함된 자외선 발광소자를 도시한 평면도이고, 도 8은 도 7의 Ⅰ-Ⅰ'라인을 따라 절단한 자외선 발광소자의 단면도이고, 도 9는 도 8의 활성층 및 제2 도전형 반도체층 사이의 EBL을 도시한 단면도이고, 도 10은 실시 예에 따른 활성층의 마지막 양자벽, EBL 및 제2 도전형 반도체층의 에너지 밴드 갭 다이어그램을 나타낸 도면이고, 도 11은 도 8의 AlN 템플릿, 제1 초격자층, 제1 도전형 제1 반도체층, 제2 초격자층 및 제1 도전형 제2 반도체층을 도시한 단면도이다.7 is a plan view showing an ultraviolet light emitting device included in the light emitting device package of FIG. 6, FIG. 8 is a sectional view of the ultraviolet light emitting device cut along the line I-I 'of FIG. 7, 10 is a diagram showing energy band gap diagrams of the last quantum wall of the active layer, the EBL and the second conductivity type semiconductor layer according to the embodiment, and FIG. 11 is a cross- A first superlattice layer, a first conductive type first semiconductor layer, a second superlattice layer, and a first conductive type second semiconductor layer of FIG. 8; FIG.

도 7 내지 도 11에 도시된 바와 같이, 실시 예에 따른 자외선 발광소자(100)는 발광구조물(110)을 포함할 수 있다. 실시 예의 발광구조물(110)은 100㎃ 이상의 고전류 구동을 구현할 수 있다. 실시 예의 발광구조물(110)은 100㎃ 이상의 고전류 구동의 300 내지 320㎚의 UVB를 구현할 수 있다. 실시 예의 발광구조물(110)은 결함을 개선할 수 있고, 발광 효율을 향상시킬 수 있고, 광의 파워를 향상시킬 수 있고, 신뢰성을 향상시킬 수 있다. 이를 위해 실시 예의 발광구조물(110)은 기판(101) 상에 AlN 템플릿(Template, 111), 제1 초격자층(120a), 제1 도전형 제1 반도체층(112a), 제2 초격자층(120b), 제1 도전형 제2 반도체층(112b), 활성층(114), EBL(electron blocking layer, 130), 제2 도전형 제1 반도체층(116a), 제2 도전형 제2 반도체층(116b), 제1 및 제2 전극(151, 153)을 포함할 수 있다.As shown in FIGS. 7 to 11, the ultraviolet light emitting device 100 according to the embodiment may include the light emitting structure 110. The light emitting structure 110 of the embodiment can realize a high current driving of 100 mA or more. The light emitting structure 110 of the embodiment can realize 300 to 320 nm UVB of a high current driving of 100 mA or more. The light emitting structure 110 of the embodiment can improve the defect, improve the light emitting efficiency, improve the light power, and improve the reliability. For this, the light emitting structure 110 of the embodiment includes an AlN template (template) 111, a first superlattice layer 120a, a first conductive type first semiconductor layer 112a, a second superlattice layer The first conductive semiconductor layer 120b, the first conductive semiconductor layer 112b, the active layer 114, the electron blocking layer 130, the first conductive semiconductor layer 116a, A second electrode 116b, first and second electrodes 151 and 153, respectively.

상기 기판(101)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(101)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정되는 것은 아니다.The substrate 101 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, the substrate 101 may use at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 . A concavo-convex structure may be formed on the substrate 101, but the present invention is not limited thereto.

상기 AlN 템플릿(111)은 상기 기판(101) 위에 형성될 수 있다. 상기 AlN 템플릿(111)은 버퍼 기능을 포함할 수 있다. 상기 AlN 템플릿(111)은 상기 AlN 템플릿(111) 위에 형성되는 발광구조물(110)의 재료와 기판(101)의 격자 부정합을 완화시켜 줄 수 있으며, 상기 AlN 템플릿(111)은 AlN외에 3족-5족 또는 2-6족 화합물 반도체 예컨대, GaN, InN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 AlN 템플릿(111)은 기판(101)상에 성장되어 이후 성장되는 AlGaN 계열 반도체층들의 격자 상수 차이에 의한 결함을 개선할 수 있다. 상기 AlN 템플릿(111)은 fully-strain 에피 구조를 가질 수 있고, 이로 인해 자외선 파장의 반도체층 성장에서 발광 효율을 향상시킬 수 있다. 즉, 상기 AlN 템플릿(111)은 이후 성장되는 AlGaN 계열 반도체층들의 결정성을 향상시켜 자외선 발광소자(100)의 발광 효율을 향상시킬 수 있다.The AlN template 111 may be formed on the substrate 101. The AlN template 111 may include a buffer function. The AlN template 111 may alleviate the lattice mismatch between the material of the light emitting structure 110 formed on the AlN template 111 and the substrate 101. The AlN template 111 may include AlN, Group 5 or Group 6 compound semiconductors such as GaN, InN, InGaN, AlGaN, InAlGaN, and AlInN. The AlN template 111 may be grown on the substrate 101 to improve defects due to the difference in lattice constant of the AlGaN-based semiconductor layers to be grown thereafter. The AlN template 111 may have a fully-strained epitaxial structure, thereby improving the luminous efficiency in the growth of a semiconductor layer having an ultraviolet wavelength. That is, the AlN template 111 can improve the crystallinity of the AlGaN-based semiconductor layers to be grown, thereby improving the luminous efficiency of the ultraviolet light-emitting device 100.

상기 제1 초격자층(120a)은 상기 AlN 템플릿(111) 상에 배치될 수 있다. 상기 제1 도전형 제1 반도체층(112a)은 상기 제1 초격자층(120a) 상에 배치될 수 있다. 상기 제2 초격자층(120b)은 상기 제1 도전형 제1 반도체층(112a) 상에 배치될 수 있다. 제1 도전형 제2 반도체층(112b)는 상기 제2 초격자층(120b) 상에 배치될 수 있다. 상기 제1 초격자층(120a), 제1 도전형 제1 반도체층(112a), 제2 초격자층(120b) 및 제1 도전형 제2 반도체층(112b)은 점차 Al 조성이 낮아져 상기 AlN 템플릿(111)과 활성층(114) 사이의 격자불일치 및 결함을 개선할 수 있다.The first superlattice layer 120a may be disposed on the AlN template 111. [ The first conductive type first semiconductor layer 112a may be disposed on the first super lattice layer 120a. The second superlattice layer 120b may be disposed on the first conductive type first semiconductor layer 112a. The first conductive type second semiconductor layer 112b may be disposed on the second superlattice layer 120b. The first superlattice layer 120a, the first conductive semiconductor layer 112a, the second superlattice layer 120b, and the first conductive semiconductor layer 112b gradually decrease in Al composition, The lattice mismatch and defects between the template 111 and the active layer 114 can be improved.

상기 제1 초격자층(120a)은 상기 AlN 템플릿(111) 상에 형성될 수 있다. 상기 제1 초격자층(120a)은 상기 AlN 템플릿(111) 상에 배치되어 AlN 템플릿(111)과 상기 제1 초격자층(120a) 위에 형성되는 발광구조물(110)의 재료 사이의 격자불일치 및 결함을 개선하는 기능을 포함할 수 있다. 즉 상기 제1 초격자층(120a)은 상기 AlN 템플릿(111)보다 상기 제1 도전형 제1 반도체층(112a)과 가까운 Al조성을 포함하여 상기 AlN 템플릿(111) 위의 결함을 개선할 수 있다. The first superlattice layer 120a may be formed on the AlN template 111. The first superlattice layer 120a may be disposed on the AlN template 111 and may have a lattice mismatch between the AlN template 111 and the material of the light emitting structure 110 formed on the first superlattice layer 120a, And may include a function to improve defects. That is, the first superlattice layer 120a may include an Al composition closer to the first conductive type first semiconductor layer 112a than the AlN template 111 to improve defects on the AlN template 111 .

구체적으로 상기 제1 초격자층(120a)은 10 페어 내지 20 페어 교번되게 형성된 AlN(121a) 및 AlGaN(121b)을 포함할 수 있다. 상기 AlGaN(121b)은 AlxGa1-xN (0.5≤x≤0.6)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 AlGaN(121b)은 50% 내지 60%의 Al 조성을 포함할 수 있고, 실시 예의 상기 AlN(121a) 및 상기 AlGaN(121b) 각각의 두께는 1㎚ 내지 5㎚일 수 있다. Specifically, the first superlattice layer 120a may include an AlN 121a and an AlGaN 121b formed in alternating 10 to 20 pairs. The AlGaN 121b may include a semiconductor material having a composition formula of Al x Ga 1-x N (0.5 ? X ? 0.6). The AlGaN 121b may include an Al composition of 50% to 60%, and the thickness of each of the AlN 121a and the AlGaN 121b of the embodiment may be 1 nm to 5 nm.

상기 제1 초격자층(120a)은 AlN(121a) 및 AlGaN(121b)이 10 페어 미만일 경우, 결함 개선 효과가 저하될 수 있다. 상기 제1 초격자층(120a)은 AlN(121a) 및 AlGaN(121b)이 20 페어 초과일 경우, 격자상수 차이에 의해 결정성이 저하될 수 있다. 상기 AlGaN(121b)는 제1 도전형 AlGaN일 수 있다. 상기 AlGaN(121b)는 의도하지 않게 도핑된 질화물 반도체(Unintentionally Doped GaN)일 수 있다. 예컨대 상기 AlGaN(121b)는 성장공정 중에 의도하지 않게 제1 도전형을 갖는 AlGaN일 수 있다.If the AlGaN 121a and the AlGaN 121b are less than 10 pairs, the first superlattice layer 120a may have a defect improving effect. When the number of AlN 121a and AlGaN 121b is more than 20 pairs, the crystallinity of the first superlattice layer 120a may be degraded due to a difference in lattice constant. The AlGaN 121b may be a first conductive AlGaN. The AlGaN 121b may be an unintentionally doped GaN. For example, the AlGaN 121b may be unintentionally AlGaN having a first conductivity type during the growth process.

상기 제1 도전형 제1 반도체층(112a)은 상기 제1 초격자층(120a) 상에 형성될 수 있다. 상기 제1 도전형 제1 반도체층(112a)은 상기 제1 초격자층(120a) 및 제2 초격자층(120b) 사이에 배치될 수 있다. 상기 제1 도전형 제1 반도체층(112a)은 상기 제1 초격자층(120a) 및 제2 초격자층(120b)과 중첩되는 Al 조성을 범위를 가질 수 있다. 상기 제1 도전형 제1 반도체층(112a)은 상기 제1 초격자층(120a) 및 제2 초격자층(120b)과 중첩되는 Al 조성을 범위를 가져 상기 제1 초격자층(120a)로부터의 결함을 흡수 및 제거할 수 있다. 즉, 상기 제1 도전형 제1 반도체층(112a)은 상기 제1 초격자층(120a) 및 제2 초격자층(120b) 사이의 격자불일치 및 결함을 개선하는 기능을 포함할 수 있다. The first conductive type first semiconductor layer 112a may be formed on the first super lattice layer 120a. The first conductive type first semiconductor layer 112a may be disposed between the first superlattice layer 120a and the second superlattice layer 120b. The first conductive type first semiconductor layer 112a may have an Al composition that overlaps the first superlattice layer 120a and the second superlattice layer 120b. The first conductive type first semiconductor layer 112a has an Al composition ranging from the first superlattice layer 120a and the second superlattice layer 120b to overlap the first superlattice layer 120a and the second superlattice layer 120b. Defects can be absorbed and removed. That is, the first conductive type first semiconductor layer 112a may include a function of improving lattice mismatch and defects between the first superlattice layer 120a and the second superlattice layer 120b.

상기 제1 도전형 제1 반도체층(112a)은 3족-5족 또는 2-6족 등의 화합물 반도체로 구현될 수 있다. 예컨대 상기 제1 도전형 제1 반도체층(112a)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 실시 예의 제1 도전형 제1 반도체층(112a)은 AlyGa1-yN (0.5≤y≤0.6)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 제1 도전형 제1 반도체층(112a)은 50% 내지 60%의 Al 조성을 포함할 수 있고, 실시 예의 제1 도전형 제1 반도체층(112a) 두께는 10㎚ 내지 1000㎚일 수 있다. 실시 예에서는 200㎚의 두께를 갖는 제1 도전형 제1 반도체층(112a)을 일예로 설명하도록 한다. 상기 제1 도전형 제1 반도체층(112a)은 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 도펀트가 n형 반도체층인 경우, n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되는 것은 아니다.The first conductive type first semiconductor layer 112a may be formed of a compound semiconductor such as a group III-V element or a group II-VI element. For example, the first conductive type first semiconductor layer 112a may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, . The first conductive type first semiconductor layer 112a of the embodiment may include a semiconductor material having a composition formula of Al y Ga 1-y N (0.5 ? Y ? 0.6). The first conductive type first semiconductor layer 112a of the embodiment may include an Al composition of 50% to 60%, and the thickness of the first conductive type first semiconductor layer 112a of the embodiment may be 10 nm to 1000 nm . In the embodiment, the first conductive type first semiconductor layer 112a having a thickness of 200 nm will be described as an example. The first conductive type first semiconductor layer 112a may be doped with a first conductive type dopant. When the first conductive type dopant is an n-type semiconductor layer, the n-type dopant may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

상기 제2 초격자층(120b)은 상기 제1 도전형 제1 반도체층(112a) 상에 형성될 수 있다. 상기 제2 초격자층(120b)은 상기 제1 도전형 제1 반도체층(112a)과 동일한 Al조성을 갖는 층을 포함할 수 있다. 상기 제2 초격자층(120b)은 상기 제1 도전형 제1 반도체층(112a) 상에 배치되어 상기 제1 도전형 제1 반도체층(112a)과 상기 제2 초격자층(120a) 위에 형성되는 상기 발광구조물(110)의 재료 사이의 격자불일치 및 결함을 개선하는 기능을 포함할 수 있다. 상기 제2 초격자층(120b)은 10 페어 내지 20 페어 교번되게 형성된 제1 도전형 제1 AlGaN(123a) 및 제1 도전형 제2 AlGaN(123b)을 포함할 수 있다.The second superlattice layer 120b may be formed on the first conductive type first semiconductor layer 112a. The second superlattice layer 120b may include a layer having the same Al composition as the first conductive type first semiconductor layer 112a. The second superlattice layer 120b is disposed on the first conductive type first semiconductor layer 112a and is formed on the first conductive type semiconductor layer 112a and the second superlattice layer 120a. And improve the lattice mismatch and defects between the materials of the light emitting structure 110 that are exposed. The second superlattice layer 120b may include a first conductive type first AlGaN 123a and a first conductive type second AlGaN 123b formed to alternate 10 to 20 pairs.

상기 제1 도전형 제1 AlGaN(123a)은 AlaGa1-aN (0.5≤a≤0.6)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 제1 AlGaN(123a)은 50% 내지 60%의 Al 조성을 포함할 수 있고, 실시 예의 상기 제1 도전형 제1 AlGaN(123a) 각각의 두께는 1㎚ 내지 5㎚일 수 있다.The first conductive type first AlGaN 123a may include a semiconductor material having a composition formula of Al a Ga 1-a N (0.5? A? 0.6). The first conductive type first AlGaN 123a may include an Al composition of 50% to 60%, and the first conductive type first AlGaN 123a may have a thickness of 1 nm to 5 nm .

상기 제1 도전형 제2 AlGaN(123b)은 AlbGa1-bN (0.45≤b≤0.55)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 제2 AlGaN(123b)은 45% 내지 55%의 Al 조성을 포함할 수 있고, 실시 예의 상기 제1 도전형 제2 AlGaN(123b) 각각의 두께는 1㎚ 내지 5㎚일 수 있다. 상기 제1 도전형 제2 AlGaN(123b)는 상기 제1 도전형 제1 AlGaN(123a)보다 낮은 Al 조성을 가질 수 있다. 여기서, 상기 제1 도전형 도펀트가 n형 반도체층인 경우, n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되는 것은 아니다. 실시 예는 상기 AlN 템플릿(111)으로부터 활성층(114)으로 갈수록 Al 조성이 점차 낮아져 결정성을 개선할 수 있다.The first conductive type second AlGaN (123b) may include a semiconductor material having a composition formula of Al b Ga 1 -b N (0.45 ? B ? 0.55). The first conductive type second AlGaN (123b) may include an Al composition of 45% to 55%, and the thickness of each of the first conductive type second AlGaN (123b) of the embodiment may be 1 nm to 5 nm . The first conductive type second AlGaN (123b) may have a lower Al composition than the first conductive type first AlGaN (123a). When the first conductive dopant is an n-type semiconductor layer, the n-type dopant may include Si, Ge, Sn, Se, and Te. However, the present invention is not limited thereto. In the embodiment, the Al composition gradually decreases from the AlN template 111 to the active layer 114, thereby improving the crystallinity.

상기 제1 도전형 제2 반도체층(112b)은 상기 제2 초격자층(120b) 상에 형성될 수 있다. 상기 제1 도전형 제2 반도체층(112b)은 3족-5족 또는 2-6족 등의 화합물 반도체로 구현될 수 있다. 예컨대 상기 제1 도전형 제2 반도체층(112b)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 실시 예의 제1 도전형 제2 반도체층(112b)은 AlzGa1-zN (0.45≤z≤0.55)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 제1 도전형 제2 반도체층(112b)은 45% 내지 55%의 Al 조성을 포함할 수 있고, 실시 예의 제1 도전형 제2 반도체층(112b) 두께는 500㎚ 내지 1000㎚일 수 있다. 실시 예에서는 1000㎚의 두께를 갖는 제1 도전형 제2 반도체층(112b)을 일예로 설명하도록 한다. 상기 제1 도전형 제2 반도체층(112b)은 제1 도전형 도펀트가 도핑될 수 있다.The first conductive type second semiconductor layer 112b may be formed on the second super lattice layer 120b. The first conductive type second semiconductor layer 112b may be formed of a compound semiconductor such as a group III-V element or a group II-VI element. For example, the first conductive type second semiconductor layer 112b may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, . The first conductive type second semiconductor layer 112b of the embodiment may include a semiconductor material having a composition formula of Al z Ga 1-z N (0.45 ? Z ? 0.55). The first conductive type second semiconductor layer 112b of the embodiment may include an Al composition of 45% to 55%, and the thickness of the first conductive type second semiconductor layer 112b of the embodiment may be 500 nm to 1000 nm . In the embodiment, the first conductive type second semiconductor layer 112b having a thickness of 1000 nm will be described as an example. The first conductive type second semiconductor layer 112b may be doped with a first conductive type dopant.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 상기 활성층(114)은 상기 제1 도전형 제2 반도체층(112b)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 제1 반도체층(116a)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(114)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. The active layer 114 is formed by injecting electrons (or holes) injected through the first conductive type second semiconductor layer 112b and holes (or electrons) injected through the second conductive type first semiconductor layer 116a And emits light according to a band gap difference of an energy band according to the material of the active layer 114. [

상기 활성층(114)는 화합물 반도체로 구성될 수 있다. 상기 활성층(114)는 예로서 3족-5족 또는 2-6족 등의 화합물 반도체중에서 적어도 하나로 구현될 수 있다. 상기 활성층(114)은 양자우물과 양자벽을 포함할 수 있다. 상기 활성층(114)이 다중 양자 우물 구조로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 AlGaN/GaN, AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, InGaP AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.The active layer 114 may be made of a compound semiconductor. The active layer 114 may be formed of at least one of compound semiconductors such as Group 3-Group 5 or Group 2-6. The active layer 114 may include a quantum well and a quantum wall. When the active layer 114 is implemented as a multiple quantum well structure, quantum wells and quantum wells can be alternately arranged. The quantum well and the quantum wall may be formed of any one or more pairs of AlGaN / GaN, AlGaN / AlGaN, InGaN / InGaN, InAlGaN / GaN, GaAs / AlGaAs, InGaAs / AlGaAs, GaP / AlGaP and InGaP AlGaP But is not limited thereto.

실시 예로 활성층(114)의 양자우물 각각의 두께는 양자벽 각각의 두께의 10% 내지 25%일 수 있다. 즉, 상기 양자벽 각각의 두께는 상기 양자우물 각각의 두께의 4배 내지 10배일 수 있다. 도 12를 참조하면, 실시 예의 활성층(114)은 양자벽의 10% 내지 25%의 두께를 갖는 양자우물 구조에 의해 광의 파워가 향상될 수 있다. 예컨대 상기 양자우물 각각은 1.5㎚ 내지 2.5㎚일 수 있다. 도 12는 10.9㎚의 양자벽을 갖는 활성층(114)의 양자우물의 두께에 따라 광의 파워를 나타낸 그래프로써, 2.1㎚ 두께를 갖는 양자우물에서 가장 높은 광의 파워를 나타낸다. 상기 양자우물 각각의 두께가 상기 양자벽 각각의 두께의 10% 미만이거나, 25%를 초과하는 경우, 결정성이 저하되거나, 캐리어 이동이 저하될 수 있다. 상기 양자우물 각각의 두께가 양자벽 각각의 두께의 10% 내지 25%을 벗어나는 경우, 활성층(114)으로부터의 전자 및 정공 재결합이 저하되어 광의 파워가 저하될 수 있다.The thickness of each of the quantum wells of the active layer 114 may be 10% to 25% of the thickness of each of the quantum wells. That is, the thickness of each of the quantum wells may be four to ten times the thickness of each of the quantum wells. Referring to FIG. 12, the active layer 114 of the embodiment can improve the power of light by a quantum well structure having a thickness of 10% to 25% of the quantum wall. For example, each of the quantum wells may be 1.5 nm to 2.5 nm. 12 is a graph showing the power of light according to the thickness of a quantum well of the active layer 114 having a quantum wall of 10.9 nm, and shows the highest power of light in a quantum well having a thickness of 2.1 nm. If the thickness of each of the quantum wells is less than 10% or more than 25% of the thickness of each of the quantum wells, the crystallinity may deteriorate or the carrier movement may decrease. If the thickness of each of the quantum wells is out of the range of 10% to 25% of the thickness of each of the quantum wells, the recombination of electrons and holes from the active layer 114 may be reduced and the power of light may be lowered.

상기 EBL(130)은 상기 활성층(114) 상에 형성될 수 있다. 상기 EBL(130)은 제2 도펀트를 포함할 수 있다. 실시 예의 EBL(130)은 복수의 배리어(131, 133, 135, 137) 및 복수의 웰(132, 134, 136)을 포함할 수 있다. 상기 EBL(130)은 3족-5족 또는 2-6족 화합물 반도체 예컨대, 상기 EBL(130)은 AlGaN/AlGaN이 3페어 이상 형성될 수 있으나 이에 한정되지 않는다. 상기 EBL(130)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 EBL(130)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 실시 예의 EBL(130)은 100㎃ 이상의 고전류 구동의 300 내지 320㎚의 UVB를 구현하기 위해 활성층(114)에 제공되는 캐리어를 증가시키기 위한 기능을 포함할 수 있다. 또한, 상기 EBL(130)은 전자를 차단하는 전자 차단 기능을 포함하여 발광효율을 향상시킬 수 있다. 이를 위해 실시 예의 제2 도전형 도펀트를 포함하는 EBL(130)은 복수의 배리어(131, 133, 135, 137) 및 복수의 웰(132, 134, 136)은 3페어 교번될 수 있다. 실시 예의 복수의 배리어(131, 133, 135, 137) 및 복수의 웰(132, 134, 136)은 Al 조성 및 두께에 의해 발광 효율을 향상시킬 수 있다.The EBL 130 may be formed on the active layer 114. The EBL 130 may include a second dopant. The EBL 130 of the embodiment may include a plurality of barriers 131, 133, 135, 137 and a plurality of wells 132, 134, 136. For example, the EBL 130 may be formed of three or more pairs of Group III-V or II-VI compound semiconductors, for example, the EBL 130 may be formed of AlGaN / AlGaN. The EBL 130 may be doped with a second conductivity type dopant. For example, when the EBL 130 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant. The EBL 130 of the embodiment may include a function for increasing the carrier provided to the active layer 114 to realize a UVB of 300 to 320 nm at a high current driving of 100 mA or more. In addition, the EBL 130 may include an electron blocking function for blocking electrons, thereby improving the luminous efficiency. For this, the EBL 130 including the second conductivity type dopant of the embodiment may have a plurality of barriers 131, 133, 135, and 137 and a plurality of wells 132, 134, and 136 in three-paired alternation. The plurality of barriers 131, 133, 135, 137 and the plurality of wells 132, 134, 136 of the embodiment can improve the luminous efficiency by the Al composition and the thickness.

상기 EBL(130)은 활성층(114)의 마지막 양자벽을 기준(REF)으로 활성층(114)의 마지막 양자벽보다 높은 Al 조성을 포함할 수 있다. 예컨대 상기 활성층(114)의 마지막 양자벽은 45%의 Al 조성을 포함할 수 있고, 복수의 배리어(131, 133, 135, 137)는 50% 이상의 Al 조성을 포함할 수 있다. 상기 EBL(130)의 Al 조성은 전자를 차단하고, 정공을 가두어 상기 활성층(114)의 캐리어 주입 증가에 의해 발광효율을 향상시킬 수 있다.The EBL 130 may include a higher Al composition than the last quantum wall of the active layer 114 as a reference REF as the final quantum wall of the active layer 114. For example, the last quantum wall of the active layer 114 may include an Al composition of 45%, and the plurality of barriers 131, 133, 135, and 137 may include an Al composition of 50% or more. The Al composition of the EBL 130 may block electrons and confine holes to improve the efficiency of light emission by increasing carrier injection of the active layer 114.

상기 복수의 배리어(131, 133, 135, 137)는 상기 활성층(114)과 접하는 제1 배리어(131), 상기 제2 도전형 제1 반도체층(116a)과 접하는 마지막 배리어(137) 및 상기 제1 배리어(131)와 상기 마지막 배리어(137) 사이에 제1 및 제2 중간 배리어들(133, 135)을 포함할 수 있다. 여기서 상기 제1 및 제2 중간 배리어들(133, 135)은 어느 하나가 생략될 수 있고, 2개 이상의 복수일 수도 있다. 상기 복수의 웰(132, 134, 136)은 상기 제1 배리어(131)와 제1 중간 배리어(133) 사이의 제1 웰(132), 상기 제1 및 제2 중간 배리어(133, 135) 사이의 제2 웰(134), 상기 제2 중간 배리어(135)와 마지막 배리어(137) 사이의 제3 웰(136)을 포함할 수 있다. 실시 예의 EBL(130)은 3페어 구조의 복수의 배리어(131, 133, 135, 137) 및 복수의 웰(132, 134, 136)을 포함하고 있으나, 이에 한정되는 것은 아니다.The plurality of barriers 131, 133, 135, and 137 may include a first barrier 131 in contact with the active layer 114, a last barrier 137 in contact with the second conductive type first semiconductor layer 116a, 1 barrier 131 and the last barrier 137. The first and second intermediate barriers 133, Here, one of the first and second intermediate barriers 133 and 135 may be omitted, or may be a plurality of at least two. The plurality of wells 132,134 and 136 may be located between the first barrier 131 and the first intermediate barrier 133 and between the first and second intermediate barriers 133 and 135, And a third well 136 between the second intermediate barrier 135 and the last barrier 137. The second well 134 may include a second well 136, The EBL 130 of the embodiment includes a plurality of the barriers 131, 133, 135, 137 and the plurality of wells 132, 134, 136 of a three-pair structure, but is not limited thereto.

상기 제1 배리어(131)는 활성층(114)의 마지막 양자벽보다 높은 Al 조성을 가질 수 있다. 예컨대 상기 제1 배리어(131)는 AlpGa1-pN (0.50≤p≤0.74)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제1 배리어(131)는 50% 내지 74%의 Al 조성을 포함할 수 있고, 실시 예의 상기 제1 배리어(131)는 두께(W1)는 상기 제1 웰(132)의 두께(W2)보다 두꺼울 수 있다. 실시 예의 상기 제1 배리어(131)는 두께(W1)는 3㎚ 내지 10㎚일 수 있다.The first barrier layer 131 may have a higher Al composition than the last quantum barrier layer of the active layer 114. For example, the first barrier 131 may include a semiconductor material having a composition formula of Al p Ga 1-p N (0.50 ? P ? 0.74). The first barrier 131 of the embodiment may include an Al composition of 50% to 74%, and the first barrier 131 of the embodiment may have a thickness W1 that is less than the thickness W2 of the first well 132. [ It may be thicker. The thickness (W1) of the first barrier 131 in the embodiment may be 3 nm to 10 nm.

상기 마지막 배리어(137)는 제2 도전형 제1 반도체층(116a) 보다 높은 Al 조성을 가질 수 있다. 예컨대 상기 마지막 배리어(139)는 AlqGa1-qN (0.50≤q≤0.74)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 마지막 배리어(139)는 50% 내지 74%의 Al 조성을 포함할 수 있고, 실시 예의 상기 마지막 배리어(139)는 두께(W7)는 상기 제3 웰(136)의 두께(W6)보다 두꺼울 수 있다. 실시 예의 상기 마지막 배리어(139)는 두께(W7)는 3㎚ 내지 10㎚일 수 있다.The last barrier 137 may have a higher Al composition than the second conductive type first semiconductor layer 116a. For example, the last barrier 139 may include a semiconductor material having a composition formula of Al q Ga 1-q N ( 0.50≤q≤0.74). The last barrier 139 of the embodiment may include an Al composition of 50% to 74% and the last barrier 139 of the embodiment may have a thickness W7 that is thicker than the thickness W6 of the third well 136 . The thickness W7 of the last barrier 139 of the embodiment may be between 3 nm and 10 nm.

상기 제1 및 제2 중간 배리어(133, 135)는 상기 제1 배리어(131) 및 마지막 배리어(137)보다 높은 Al 조성을 가질 수 있다. 실시 예의 EBL(130)은 정공 주입을 향상시킬 수 있다. 예컨대 EBL(130)은 상기 제1 및 제2 중간 배리어(133, 135)에 정공을 가두어 활성층(114)의 캐리어 주입 증가에 의해 발광효율을 향상시킬 수 있다. 상기 제1 및 제2 중간 배리어(133, 135)는 AlrGa1-rN (0.55≤r≤0.74)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제1 및 제2 중간 배리어(133, 135)는 55% 내지 74%의 Al 조성을 포함할 수 있다. 실시 예의 상기 제1 및 제2 중간 배리어(133, 135)의 두께(W3, W5)는 상기 제2 웰(134)의 두께(W4)보다 두꺼울 수 있다. 실시 예의 상기 제1 및 제2 중간 배리어(133, 135)의 두께(W3, W5)는 3㎚ 내지 10㎚일 수 있다. 일 예로 EBL(130)은 54%의 Al 조성을 갖는 제1 배리어(131) 및 마지막 배리어(137)와, 64%의 조성을 갖는 제1 및 제2 중간 배리어(133, 135)를 포함하는 경우, 일반적인 자외선 발광소자보다 30% 이상 출력전압이 향상될 수 있다.The first and second intermediate barriers 133 and 135 may have an Al composition that is higher than the first barrier 131 and the last barrier 137. The EBL 130 of the embodiment can improve hole injection. For example, the EBL 130 may enhance the efficiency of light emission by increasing carrier injection of the active layer 114 by confining holes in the first and second intermediate barriers 133 and 135. The first and second intermediate barriers 133 and 135 may include a semiconductor material having a composition formula of Al r Ga 1 -r N (0.55 r 0.74). The first and second intermediate barriers 133 and 135 of the embodiment may include an Al composition of 55% to 74%. The thicknesses W3 and W5 of the first and second intermediate barriers 133 and 135 may be greater than the thickness W4 of the second well 134 in the embodiment. The thicknesses W3 and W5 of the first and second intermediate barriers 133 and 135 of the embodiment may be 3 nm to 10 nm. For example, when the EBL 130 includes the first barrier 131 and the last barrier 137 having an Al composition of 54% and the first and second intermediate barriers 133 and 135 having a composition of 64% The output voltage can be improved by 30% or more than that of the ultraviolet light emitting device.

상기 복수의 웰(132, 134, 136)은 제1 배리어(131)와 제1 중간 배리어(133) 사이의 제1 웰(132), 제1 및 제2 중간 배리어(133, 135) 사이의 제2 웰(134) 및 상기 제2 중간 배리어(135)와 마지막 배리어(137) 사이의 제3 웰(136)을 포함할 수 있다.The plurality of wells 132,134 and 136 may include a first well 132 between the first barrier 131 and the first intermediate barrier 133 and a second barrier 132 between the first and second intermediate barriers 133 and 135. [ Two wells 134 and a third well 136 between the second intermediate barrier 135 and the last barrier 137.

상기 제1 웰(132)은 활성층(114)의 마지막 양자벽보다 낮은 Al 조성을 포함할 수 있다. 상기 제1 웰(132)은 AleGa1-eN (0.24≤e≤0.45)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제1 웰(132)의 두께(W2)는 제1 배리어(131)의 두께(W2) 및 제1 중간 배리어(133)의 두께(W3)보다 얇을 수 있다. 실시 예의 제1 웰(132)의 두께(W2)는 1㎚ 내지 5㎚일 수 있다.The first well 132 may include a lower Al composition than the last quantum wall of the active layer 114. The first well 132 may include a semiconductor material having a composition formula of Al e Ga 1-e N (0.24 ? E ? 0.45). The thickness W2 of the first well 132 in the embodiment may be thinner than the thickness W2 of the first barrier 131 and the thickness W3 of the first intermediate barrier 133. [ The thickness W2 of the first well 132 in the embodiment may be between 1 nm and 5 nm.

상기 제2 웰(134)은 활성층(114)의 마지막 양자벽보다 낮은 Al 조성을 포함할 수 있다. 상기 제2 웰(134)은 AlfGa1-fN (0.24≤f≤0.48)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제2 웰(132)의 두께(W4)는 제1 및 제2 중간 배리어(133, 135)의 두께(W3, W5)보다 얇을 수 있다. 실시 예의 제2 웰(134)의 두께(W4)는 1㎚ 내지 5㎚일 수 있다.The second well 134 may comprise a lower Al composition than the last quantum wall of the active layer 114. The second well 134 may comprise a semiconductor material having a composition formula of Al f Ga 1 -f N (0.24 ? F ? 0.48). The thickness W4 of the second well 132 in the embodiment may be thinner than the thicknesses W3 and W5 of the first and second intermediate barriers 133 and 135. [ The thickness W4 of the second well 134 in the embodiment may be between 1 nm and 5 nm.

상기 제3 웰(136)은 활성층(114)의 마지막 양자벽보다 낮은 Al 조성을 포함할 수 있다. 상기 제3 웰(136)은 AlgGa1-gN (0.24≤g≤0.48)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제3 웰(136)의 두께(W6)는 제2 중간 배리어(135)의 두께(W5) 및 마지막 배리어(137)의 두께(W7)보다 얇을 수 있다. 실시 예의 제3 웰(136)의 두께(W6)는 1㎚ 내지 5㎚일 수 있다. 제2 및 제3 웰(134, 136)은 서로 같은 Al 조성 및 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.The third well 136 may include a lower Al composition than the last quantum wall of the active layer 114. The third well 136 may comprise a semiconductor material having a compositional formula of Al g Ga 1-g N (0.24 ? G ? 0.48). The thickness W6 of the third well 136 in the embodiment may be thinner than the thickness W5 of the second intermediate barrier 135 and the thickness W7 of the last barrier 137. [ The thickness W6 of the third well 136 in the embodiment may be between 1 nm and 5 nm. The second and third wells 134 and 136 may have the same Al composition and thickness, but are not limited thereto.

실시 예는 상기 활성층(114) 상에 EBL(130)이 배치되어 캐리어 주입 효율을 향상시켜 발광 효율을 향상시킬 수 있다. 실시 예는 100㎃ 이상의 고전류 구동의 300 내지 320㎚의 UVB를 구현할 수 있다.In the embodiment, the EBL 130 may be disposed on the active layer 114 to improve the efficiency of injecting carriers to improve the efficiency of light emission. The embodiment can realize a UVB of 300 to 320 nm with a high current driving of 100 mA or more.

상기 제2 도전형 제1 반도체층(116a)은 상기 EBL(130) 상에 형성될 수 있다. 상기 제2 도전형 제1 반도체층(116a)은 3족-5족 또는 2-6족 등의 화합물 반도체로 구현될 수 있다. 예컨대 상기 제2 도전형 제1 반도체층(116a)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 실시 예의 제2 도전형 제1 반도체층(116a)은 AlsGa1-sN (0.20≤s≤0.45)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 제1 반도체층(116a)은 20% 내지 45%의 Al 조성을 포함할 수 있다. The second conductive type first semiconductor layer 116a may be formed on the EBL 130. The second conductive type first semiconductor layer 116a may be formed of a compound semiconductor such as a group III-V element or a group II-VI element. For example, the second conductive type first semiconductor layer 116a may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, . The second conductive type first semiconductor layer 116a of the embodiment may include a semiconductor material having a composition formula of Al s Ga 1 -s N (0.20 ? S ? 0.45). The second conductive type first semiconductor layer 116a may include an Al composition of 20% to 45%.

상기 제2 도전형 제1 반도체층(116a)의 두께는 40㎚ 이상일 수 있다. 도 13은 실시 예의 제2 도전형 제1 반도체층의 두께에 따른 신뢰성을 도시한 그래프이다. 도 13을 참조하면, 실시 예의 제2 도전형 제1 반도체층(116a)은 40㎚이상의 두께를 가질 경우, 시간에 따른 출력전압의 변화가 일정하여 신뢰성을 향상시킬 수 있다. 실시 예의 제2 도전형 제1 반도체층(116a)의 두께는 40㎚ 내지 300㎚일 수 있다. 상기 제2 도전형 제1 반도체층(116a)은 제2 도전형 도펀트가 도핑될 수 있다. 상기 제2 도전형 제1 반도체층(116a)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 실시 예의 제2 도전형 제1 반도체층(116a)의 두께가 40㎚미만일 경우, 자외선 발광소자(100)의 구동 시간에 따라 점차 낮아지는 출력전압으로 인해 신뢰성이 저하될 수 있다.The thickness of the second conductive type first semiconductor layer 116a may be 40 nm or more. 13 is a graph showing the reliability according to the thickness of the second conductive type first semiconductor layer of the embodiment. Referring to FIG. 13, when the second conductive type first semiconductor layer 116a of the embodiment has a thickness of 40 nm or more, the change of the output voltage with time is constant, and the reliability can be improved. The thickness of the second conductive type first semiconductor layer 116a in the embodiment may be 40 nm to 300 nm. The second conductive type first semiconductor layer 116a may be doped with a second conductive type dopant. When the second conductive type first semiconductor layer 116a is a p-type semiconductor layer, the second conductive type dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant. When the thickness of the second conductive type first semiconductor layer 116a of the embodiment is less than 40 nm, the reliability may be lowered due to an output voltage which gradually decreases according to the driving time of the ultraviolet light emitting element 100.

여기서, 상기 제1 도전형 제2 반도체층(112b) 및 제1 도전형 제2 반도체층(112b)은 n형 반도체층, 상기 제2 도전형 제1 반도체층(116a) 및 제2 도전형 제2 반도체층(116b)은 p형 반도체층으로 설명하고 있지만, 상기 제1 도전형 제2 반도체층(112b) 및 제1 도전형 제2 반도체층(112b)은 p형 반도체층, 기 제2 도전형 제1 반도체층(116a) 및 제2 도전형 제2 반도체층(116b)은 n형 반도체층으로 형성할 수도 있으며, 이에 한정되는 것은 아니다. 기 제2 도전형 제1 반도체층(116a) 및 제2 도전형 제2 반도체층(116b) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.Here, the first conductive type second semiconductor layer 112b and the first conductive type second semiconductor layer 112b may include an n-type semiconductor layer, the second conductive type first semiconductor layer 116a, 2 semiconductor layer 116b is a p-type semiconductor layer, the first conductive type second semiconductor layer 112b and the first conductive type second semiconductor layer 112b may be a p-type semiconductor layer, Type first semiconductor layer 116a and the second conductive type second semiconductor layer 116b may be formed of an n-type semiconductor layer, but the present invention is not limited thereto. A semiconductor, for example, an n-type semiconductor layer (not shown) having a polarity opposite to the second conductivity type may be formed on the first and second semiconductor layers 116a and 116b. have. Accordingly, the light emitting structure 110 may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

상기 제2 도전형 제2 반도체층(116b)은 상기 제2 도전형 제1 반도체층(116a) 상에 형성될 수 있다. 상기 제2 도전형 제2 반도체층(116b)은 상기 제2 도전형 제1 반도체층(116a)과 제2 전극(153) 오믹 콘택을 위해 상기 제2 도전형 제1 반도체층(116a)과 제2 전극(153) 사이에 배치될 수 있다. 상기 제2 도전형 제2 반도체층(116b)은 상기 제2 도전형 제1 반도체층(116a)과 제2 전극(153) 오믹 콘택을 위해 제1 도전형 도펀트를 포함하는 GaN일 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 도전형 제2 반도체층(116b)은 상기 제2 전극(153)과 직접 접하는 표면에 평평할 수 있다. 이를 위해 상기 제2 도전형 제2 반도체층(116b)은 2D 성장 방법으로 형성될 수 있다. 도 14는 실시 예의 제2 도전형 제2 반도체층의 표면을 도시한 도면이다. 실시 예의 상기 제2 도전형 제2 반도체층(116b)은 상기 제2 도전형 제1 반도체층(116a)과 제2 전극(153) 사이의 오믹 콘택을 위해 50㎚ 이하의 두께를 가지며, 표면 거칠기(RMS)를 1㎚이하, 예컨대 0.1㎚ 내지 1.0㎚일 수 있다. 실시 예의 상기 제2 도전형 제2 반도체층(116b)은 1㎚이하의 표면 거칠기(RMS)를 포함하여 이후 형성되는 제2 전극(153)과의 접촉 신뢰도를 향상시킬 수 있다.The second conductive type second semiconductor layer 116b may be formed on the second conductive type first semiconductor layer 116a. The second conductive type second semiconductor layer 116b is formed on the second conductive type first semiconductor layer 116a and the second conductive type first semiconductor layer 116b for ohmic contact of the second conductive type first semiconductor layer 116a and the second electrode 153, Two electrodes 153 may be disposed. The second conductive type second semiconductor layer 116b may be a GaN including a first conductive type dopant for ohmic contact between the second conductive type first semiconductor layer 116a and the second electrode 153, But is not limited thereto. The second conductive type second semiconductor layer 116b may be flat on the surface directly contacting the second electrode 153. For this, the second conductive type second semiconductor layer 116b may be formed by a 2D growth method. 14 is a view showing the surface of the second conductive type second semiconductor layer of the embodiment. The second conductive type second semiconductor layer 116b of the embodiment has a thickness of 50 nm or less for the ohmic contact between the second conductive type first semiconductor layer 116a and the second electrode 153, (RMS) may be 1 nm or less, for example, 0.1 nm to 1.0 nm. The second conductive type second semiconductor layer 116b of the embodiment may include a surface roughness (RMS) of 1 nm or less to improve the reliability of contact with the second electrode 153 formed later.

상기 제1 전극(151)은 상기 제1 도전형 제2 반도체층(112b) 상에 배치될 수 있다. 상기 제1 전극(151)은 상기 제1 도전형 제2 반도체층(112b)와 전기적으로 연결될 수 있다. 상기 제1 전극(151)은 상기 제2 전극(153)과 전기적으로 절연될 수 있다. 상기 제1 전극(151)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있다. 예컨대 상기 접촉층(171)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. The first electrode 151 may be disposed on the first conductive type second semiconductor layer 112b. The first electrode 151 may be electrically connected to the first conductive type second semiconductor layer 112b. The first electrode 151 may be electrically insulated from the second electrode 153. The first electrode 151 may be a conductive oxide, a conductive nitride, or a metal. For example, the contact layer 171 may be formed of ITO (Indium Tin Oxide), ITON (ITO), IZO, IZON, Aluminum Zinc Oxide (AZO) (Indium Zinc Tin Oxide), IZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide) , At least one of ZnO, IrOx, RuOx, NiO, Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe and Mo. .

상기 제2 전극(153)은 상기 제2 도전형 제2 반도체층(116b) 상에 배치될 수 있다. 상기 제2 전극(153)은 상기 제2 도전형 제2 반도체층(116b)와 전기적으로 연결될 수 있다. 상기 제2 전극(153)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있다. 예컨대 상기 접촉층(171)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.The second electrode 153 may be disposed on the second conductive type second semiconductor layer 116b. The second electrode 153 may be electrically connected to the second conductive type second semiconductor layer 116b. The second electrode 153 may be a conductive oxide, a conductive nitride, or a metal. For example, the contact layer 171 may be formed of ITO (Indium Tin Oxide), ITON (ITO), IZO, IZON, Aluminum Zinc Oxide (AZO) (Indium Zinc Tin Oxide), IZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide) , At least one of ZnO, IrOx, RuOx, NiO, Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe and Mo. .

실시 예의 자외선 발광소자(100)는 17㎚ 이하의 FWHM(Full Width at Half Maximum)을 가질 수 있다. 일반적으로 20㎚ 이상의 FWHM를 갖는 자외선 발광소자는 300㎚ 이하, 특히 298㎚ 이하에서 DNA, 단백질 등을 파괴하여 아토피 치료 등의 의료기기에 적용이 어렵다. 실시 예는 활성층(114)의 양자우물 각각이 양자벽 각각의 10% 내지 25% 두께를 포함하여 17㎚ 이하의 FWHM를 구현하여 의료기기에 적용되는 자외선 발광소자의 신뢰성을 향상시킬 수 있다.The ultraviolet light emitting device 100 of the embodiment may have a full width at half maximum (FWHM) of 17 nm or less. In general, an ultraviolet light emitting device having an FWHM of 20 nm or more is difficult to apply to medical equipment such as atopic treatment by destroying DNA, protein, etc. at 300 nm or less, particularly 298 nm or less. The embodiment can realize the FWHM of 17 nm or less including the 10% to 25% thickness of each of the quantum walls of each of the quantum wells of the active layer 114, thereby improving the reliability of the ultraviolet light emitting device applied to the medical device.

실시 예의 자외선 발광소자(100)는 활성층(114) 상에 EBL(130)이 배치되어 캐리어 주입 효율을 향상시켜 100㎃이상의 고전류 구동을 구현할 수 있다. 구체적으로 실시 예는 제1 및 제2 중간 배리어(133, 135)가 제1 배리어(131) 및 마지막 배리어(137)보다 높은 Al 조성을 갖는 EBL(130)의 구조에 의해 100㎃이상의 고전류 구동의 300 내지 320㎚의 UVB를 구현할 수 있다.In the ultraviolet light emitting device 100 of the embodiment, the EBL 130 is disposed on the active layer 114 to improve the carrier injection efficiency, thereby realizing high current driving of 100 mA or more. Specifically, the embodiment is characterized in that the first and second intermediate barriers 133 and 135 are formed by a structure of the EBL 130 having an Al composition higher than that of the first barrier 131 and the last barrier 137, UVB of 320 nm can be realized.

실시 예는 기판(101)과 활성층(114) 사이에 제1 도전형 제1 반도체층(112a), 제1 초격자층(120a), 제1 도전형 제2 반도체층(112b), 제2 초격차층(120b)을 포함하여 결함을 개선하여 발광 효율을 향상시킬 수 있다.The embodiment is characterized in that a first conductive type first semiconductor layer 112a, a first superlattice layer 120a, a first conductive type second semiconductor layer 112b, a second superlattice layer 120b and a second superlattice layer 120b are formed between the substrate 101 and the active layer 114, It is possible to improve the light emitting efficiency by improving defects including the gap layer 120b.

실시 예는 양자벽의 두께의 10% 내지 25%의 두께를 갖는 양자우물을 포함하는 활성층(114)에 의해 광의 파워를 향상시킬 수 있다.The embodiment can improve the power of light by the active layer 114 including a quantum well having a thickness of 10% to 25% of the thickness of the quantum wall.

실시 예는 40㎚이상의 두께를 갖는 제2 도전형 제1 반도체층(116a)에 의해 신뢰성을 향상시킬 수 있다.The embodiment can improve reliability by the second conductive type first semiconductor layer 116a having a thickness of 40 nm or more.

실시 예는 100㎃이상의 300 내지 320㎚의 파장의 자외선 발광소자(100)를 구현하여 아토피 치료 등의 의료기기에 적용될 수 있다.The embodiment can be applied to a medical device such as an atopy treatment by implementing an ultraviolet light emitting device 100 having a wavelength of 300 to 320 nm of 100 mA or more.

도 15 내지 도 19는 실시 예에 따른 자외선 발광소자의 제조방법을 도시한 단면도이다.15 to 19 are cross-sectional views illustrating a method of manufacturing an ultraviolet light-emitting device according to an embodiment.

도 15를 참조하면, 실시 예의 자외선 발광소자의 제조방법은 먼저, 기판(101) 상에 기판(101) 상에 AlN 템플릿(Template, 111), 제1 초격자층(120a), 제1 도전형 제1 반도체층(112a), 제2 초격자층(120b), 제1 도전형 제2 반도체층(112b)이 형성될 수 있다.Referring to FIG. 15, a method of manufacturing an ultraviolet light emitting device according to an embodiment of the present invention includes the steps of: forming an AlN template (template) 111, a first superlattice layer 120a, The first semiconductor layer 112a, the second superlattice layer 120b, and the first conductive type second semiconductor layer 112b may be formed.

상기 기판(101)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예컨대 상기 기판(101)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(101) 상에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 101 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, the substrate 101 may use at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 . A concavo-convex structure may be formed on the substrate 101, but the present invention is not limited thereto.

상기 AlN 템플릿(111), 제1 초격자층(120a), 제1 도전형 제1 반도체층(112a), 제2 초격자층(120b) 및 제1 도전형 제2 반도체층(112b)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법으로 형성될 수 있으나, 이에 한정되는 것은 아니다.The AlN template 111, the first superlattice layer 120a, the first conductive type first semiconductor layer 112a, the second superlattice layer 120b, and the first conductive type second semiconductor layer 112b may be formed of organic A metal organic chemical vapor deposition (MOCVD), a chemical vapor deposition (CVD), a plasma enhanced chemical vapor deposition (PECVD), a molecular beam epitaxy (MBE), a hydride (HVPE), but the present invention is not limited thereto.

상기 AlN 템플릿(111), 제1 초격자층(120a), 제1 도전형 제1 반도체층(112a), 제2 초격자층(120b) 및 제1 도전형 제2 반도체층(112b)은 100mbar 이하의 압력에서 성장될 수 있다. The AlN template 111, the first superlattice layer 120a, the first conductive type first semiconductor layer 112a, the second superlattice layer 120b, and the first conductive type second semiconductor layer 112b have a thickness of 100 mbar Lt; / RTI > or less.

상기 AlN 템플릿(111)은 상기 기판(101) 위에 형성될 수 있다. 상기 AlN 템플릿(111)은 버퍼 기능을 포함할 수 있다. 상기 AlN 템플릿(111)은 상기 AlN 템플릿(111) 위에 형성되는 발광구조물(110)의 재료와 기판(101)의 격자 부정합을 완화시켜 줄 수 있으며, 상기 AlN 템플릿(111)은 AlN외에 3족-5족 또는 2-6족 화합물 반도체 예컨대, GaN, InN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.The AlN template 111 may be formed on the substrate 101. The AlN template 111 may include a buffer function. The AlN template 111 may alleviate the lattice mismatch between the material of the light emitting structure 110 formed on the AlN template 111 and the substrate 101. The AlN template 111 may include AlN, Group 5 or Group 6 compound semiconductors such as GaN, InN, InGaN, AlGaN, InAlGaN, and AlInN.

상기 제1 초격자층(120a)은 상기 AlN 템플릿(111) 상에 배치될 수 있다. 상기 제1 도전형 제1 반도체층(112a)은 상기 제1 초격자층(120a) 상에 배치될 수 있다. 상기 제2 초격자층(120b)은 상기 제1 도전형 제1 반도체층(112a) 상에 배치될 수 있다. 제1 도전형 제2 반도체층(112b)는 상기 제2 초격자층(120b) 상에 배치될 수 있다. 상기 제1 초격자층(120a), 제1 도전형 제1 반도체층(112a), 제2 초격자층(120b) 및 제1 도전형 제2 반도체층(112b)은 점차 Al 조성이 낮아져 상기 AlN 템플릿(111)과 활성층(114) 사이의 격자불일치 및 결함을 개선할 수 있다.The first superlattice layer 120a may be disposed on the AlN template 111. [ The first conductive type first semiconductor layer 112a may be disposed on the first super lattice layer 120a. The second superlattice layer 120b may be disposed on the first conductive type first semiconductor layer 112a. The first conductive type second semiconductor layer 112b may be disposed on the second superlattice layer 120b. The first superlattice layer 120a, the first conductive semiconductor layer 112a, the second superlattice layer 120b, and the first conductive semiconductor layer 112b gradually decrease in Al composition, The lattice mismatch and defects between the template 111 and the active layer 114 can be improved.

상기 제1 초격자층(120a)은 상기 AlN 템플릿(111) 상에 형성될 수 있다. 상기 제1 초격자층(120a)은 상기 AlN 템플릿(111) 상에 배치되어 AlN 템플릿(111)과 상기 제1 초격자층(120a) 위에 형성되는 발광구조물(110)의 재료 사이의 격자불일치 및 결함을 개선하는 기능을 포함할 수 있다. 상기 제1 초격자층(120a)은 10 페어 내지 20 페어 교번되게 형성된 AlN(121a) 및 AlGaN(121b)을 포함할 수 있다. 상기 AlGaN(121b)은 AlxGa1-xN (0.5≤x≤0.6)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 AlGaN(121b)은 50% 내지 60%의 Al 조성을 포함할 수 있고, 실시 예의 상기 AlN(121a) 및 상기 AlGaN(121b) 각각의 두께는 1㎚ 내지 5㎚일 수 있다. 상기 제1 초격자층(120a)은 AlN(121a) 및 AlGaN(121b)이 10 페어 미만일 경우, 결함 개선 효과가 저하될 수 있다. 상기 제1 초격자층(120a)은 AlN(121a) 및 AlGaN(121b)이 20 페어 초과일 경우, 격자상수 차이에 의해 결정성이 저하될 수 있다. 상기 AlGaN(121b)는 제1 도전형 AlGaN일 수 있다. 상기 AlGaN(121b)는 의도하지 않게 도핑된 질화물 반도체(Unintentionally Doped GaN)일 수 있다. 예컨대 상기 AlGaN(121b)는 성장공정 중에 의도하지 않게 제1 도전형을 갖는 AlGaN일 수 있다.The first superlattice layer 120a may be formed on the AlN template 111. The first superlattice layer 120a may be disposed on the AlN template 111 and may have a lattice mismatch between the AlN template 111 and the material of the light emitting structure 110 formed on the first superlattice layer 120a, And may include a function to improve defects. The first superlattice layer 120a may include AlN 121a and AlGaN 121b formed in alternating 10 to 20 pairs. The AlGaN 121b may include a semiconductor material having a composition formula of Al x Ga 1-x N (0.5 ? X ? 0.6). The AlGaN 121b may include an Al composition of 50% to 60%, and the thickness of each of the AlN 121a and the AlGaN 121b of the embodiment may be 1 nm to 5 nm. If the AlGaN 121a and the AlGaN 121b are less than 10 pairs, the first superlattice layer 120a may have a defect improving effect. When the number of AlN 121a and AlGaN 121b is more than 20 pairs, the crystallinity of the first superlattice layer 120a may be degraded due to a difference in lattice constant. The AlGaN 121b may be a first conductive AlGaN. The AlGaN 121b may be an unintentionally doped GaN. For example, the AlGaN 121b may be unintentionally AlGaN having a first conductivity type during the growth process.

상기 제1 도전형 제1 반도체층(112a)은 상기 제1 초격자층(120a) 상에 형성될 수 있다. 상기 제1 도전형 제1 반도체층(112a)은 3족-5족 또는 2-6족 등의 화합물 반도체로 구현될 수 있다. 예컨대 상기 제1 도전형 제1 반도체층(112a)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 실시 예의 제1 도전형 제1 반도체층(112a)은 AlyGa1-yN (0.5≤y≤0.6)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 제1 도전형 제1 반도체층(112a)은 50% 내지 60%의 Al 조성을 포함할 수 있고, 실시 예의 제1 도전형 제1 반도체층(112a) 두께는 10㎚ 내지 1000㎚일 수 있다. 실시 예에서는 200㎚의 두께를 갖는 제1 도전형 제1 반도체층(112a)을 일예로 설명하도록 한다. 상기 제1 도전형 제1 반도체층(112a)은 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 도펀트가 n형 반도체층인 경우, n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되는 것은 아니다.The first conductive type first semiconductor layer 112a may be formed on the first super lattice layer 120a. The first conductive type first semiconductor layer 112a may be formed of a compound semiconductor such as a group III-V element or a group II-VI element. For example, the first conductive type first semiconductor layer 112a may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, . The first conductive type first semiconductor layer 112a of the embodiment may include a semiconductor material having a composition formula of Al y Ga 1-y N (0.5 ? Y ? 0.6). The first conductive type first semiconductor layer 112a of the embodiment may include an Al composition of 50% to 60%, and the thickness of the first conductive type first semiconductor layer 112a of the embodiment may be 10 nm to 1000 nm . In the embodiment, the first conductive type first semiconductor layer 112a having a thickness of 200 nm will be described as an example. The first conductive type first semiconductor layer 112a may be doped with a first conductive type dopant. When the first conductive type dopant is an n-type semiconductor layer, the n-type dopant may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

상기 제2 초격자층(120b)은 상기 제1 도전형 제1 반도체층(112a) 상에 형성될 수 있다. 상기 제2 초격자층(120b)은 상기 제1 도전형 제1 반도체층(112a) 상에 배치되어 상기 제1 도전형 제1 반도체층(112a)과 상기 제2 초격자층(120a) 위에 형성되는 상기 발광구조물(110)의 재료 사이의 격자불일치 및 결함을 개선하는 기능을 포함할 수 있다. 상기 제2 초격자층(120b)은 10 페어 내지 20 페어 교번되게 형성된 제1 도전형 제1 AlGaN(123a) 및 제1 도전형 제2 AlGaN(123b)을 포함할 수 있다.The second superlattice layer 120b may be formed on the first conductive type first semiconductor layer 112a. The second superlattice layer 120b is disposed on the first conductive type first semiconductor layer 112a and is formed on the first conductive type semiconductor layer 112a and the second superlattice layer 120a. And improve the lattice mismatch and defects between the materials of the light emitting structure 110 that are exposed. The second superlattice layer 120b may include a first conductive type first AlGaN 123a and a first conductive type second AlGaN 123b formed to alternate 10 to 20 pairs.

상기 제1 도전형 제1 AlGaN(123a)은 AlaGa1-aN (0.5≤a≤0.6)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 제1 AlGaN(123a)은 50% 내지 60%의 Al 조성을 포함할 수 있고, 실시 예의 상기 제1 도전형 제1 AlGaN(123a) 각각의 두께는 1㎚ 내지 5㎚일 수 있다.The first conductive type first AlGaN 123a may include a semiconductor material having a composition formula of Al a Ga 1-a N (0.5? A? 0.6). The first conductive type first AlGaN 123a may include an Al composition of 50% to 60%, and the first conductive type first AlGaN 123a may have a thickness of 1 nm to 5 nm .

상기 제1 도전형 제2 AlGaN(123b)은 AlbGa1-bN (0.45≤b≤0.55)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 제2AlGaN(123b)은 45% 내지 55%의 Al 조성을 포함할 수 있고, 실시 예의 상기 제1 도전형 제2 AlGaN(123b) 각각의 두께는 1㎚ 내지 5㎚일 수 있다. 상기 제1 도전형 제2 AlGaN(123b)는 상기 제1 도전형 제1 AlGaN(123a)보다 낮은 Al 조성을 가질 수 있다. 여기서, 상기 제1 도전형 도펀트가 n형 반도체층인 경우, n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되는 것은 아니다. 실시 예는 상기 AlN 템플릿(111)으로부터 활성층(114)으로 갈수록 Al 조성이 점차 낮아져 결정성을 개선할 수 있다.The first conductive type second AlGaN (123b) may include a semiconductor material having a composition formula of Al b Ga 1 -b N (0.45 ? B ? 0.55). The first conductive type second AlGaN 123b may include an Al composition of 45% to 55%, and each of the first conductive type second AlGaNs 123b may have a thickness of 1 nm to 5 nm. The first conductive type second AlGaN (123b) may have a lower Al composition than the first conductive type first AlGaN (123a). When the first conductive dopant is an n-type semiconductor layer, the n-type dopant may include Si, Ge, Sn, Se, and Te. However, the present invention is not limited thereto. In the embodiment, the Al composition gradually decreases from the AlN template 111 to the active layer 114, thereby improving the crystallinity.

상기 제1 도전형 제2 반도체층(112b)은 상기 제2 초격자층(120b) 상에 형성될 수 있다. 상기 제1 도전형 제2 반도체층(112b)은 3족-5족 또는 2-6족 등의 화합물 반도체로 구현될 수 있다. 예컨대 상기 제1 도전형 제2 반도체층(112b)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 실시 예의 제1 도전형 제2 반도체층(112b)은 AlzGa1-zN (0.45≤z≤0.55)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 제1 도전형 제2 반도체층(112b)은 45% 내지 55%의 Al 조성을 포함할 수 있고, 실시 예의 제1 도전형 제2 반도체층(112b) 두께는 500㎚ 내지 1000㎚일 수 있다. 실시 예에서는 1000㎚의 두께를 갖는 제1 도전형 제2 반도체층(112b)을 일예로 설명하도록 한다. 상기 제1 도전형 제2 반도체층(112b)은 제1 도전형 도펀트가 도핑될 수 있다.The first conductive type second semiconductor layer 112b may be formed on the second super lattice layer 120b. The first conductive type second semiconductor layer 112b may be formed of a compound semiconductor such as a group III-V element or a group II-VI element. For example, the first conductive type second semiconductor layer 112b may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, . The first conductive type second semiconductor layer 112b of the embodiment may include a semiconductor material having a composition formula of Al z Ga 1-z N (0.45 ? Z ? 0.55). The first conductive type second semiconductor layer 112b of the embodiment may include an Al composition of 45% to 55%, and the thickness of the first conductive type second semiconductor layer 112b of the embodiment may be 500 nm to 1000 nm . In the embodiment, the first conductive type second semiconductor layer 112b having a thickness of 1000 nm will be described as an example. The first conductive type second semiconductor layer 112b may be doped with a first conductive type dopant.

도 16을 참조하면, 활성층(114) 및 EBL(130)은 제1 도전형 제2 반도체층(112b) 상에 형성될 수 있다. 상기 활성층(114) 및 EBL(130)은 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD), 플라즈마 화학 증착법(PECVD), 분자선 성장법(MBE), 수소화물 기상 성장법(HVPE) 등의 방법으로 형성될 수 있으나, 이에 한정되는 것은 아니다.Referring to FIG. 16, the active layer 114 and the EBL 130 may be formed on the first conductive type second semiconductor layer 112b. The active layer 114 and the EBL 130 may be formed by a method such as MOCVD, CVD, PECVD, molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE) But the present invention is not limited thereto.

상기 활성층(114) 및 EBL(130)의 형성조건은 광의 파워를 향상시킬 수 있고, 광 효율을 향상시킬 수 있다.The formation conditions of the active layer 114 and the EBL 130 can improve light power and improve light efficiency.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 상기 활성층(114)은 상기 제1 도전형 제2 반도체층(112b)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 제1 반도체층(116a)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(114)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. The active layer 114 is formed by injecting electrons (or holes) injected through the first conductive type second semiconductor layer 112b and holes (or electrons) injected through the second conductive type first semiconductor layer 116a And emits light according to a band gap difference of an energy band according to the material of the active layer 114. [

상기 활성층(114)는 화합물 반도체로 구성될 수 있다. 상기 활성층(114)는 예로서 3족-5족 또는 2-6족 등의 화합물 반도체중에서 적어도 하나로 구현될 수 있다. 상기 활성층(114)은 양자우물과 양자벽을 포함할 수 있다. 상기 활성층(114)이 다중 양자 우물 구조로 구현된 경우, 양자우물과 양자벽이 교대로 배치될 수 있다. 상기 양자우물과 양자벽은 AlGaN/GaN, AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, InGaP AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.The active layer 114 may be made of a compound semiconductor. The active layer 114 may be formed of at least one of compound semiconductors such as Group 3-Group 5 or Group 2-6. The active layer 114 may include a quantum well and a quantum wall. When the active layer 114 is implemented as a multiple quantum well structure, quantum wells and quantum wells can be alternately arranged. The quantum well and the quantum wall may be formed of any one or more pairs of AlGaN / GaN, AlGaN / AlGaN, InGaN / InGaN, InAlGaN / GaN, GaAs / AlGaAs, InGaAs / AlGaAs, GaP / AlGaP and InGaP AlGaP But is not limited thereto.

실시 예의 활성층(114)은 양자우물 각각의 두께는 양자벽 각각의 두께의 10% 내지 25%일 수 있다. 도 12를 참조하면, 실시 예의 활성층(114)은 양자벽의 10% 내지 25%의 두께를 갖는 양자우물 구조에 의해 광의 파워가 향상될 수 있다. 예컨대 상기 양자우물 각각은 1.5㎚ 내지 2.5㎚일 수 있다. 도 12는 10.9㎚의 양자벽을 갖는 활성층(114)의 양자우물의 두께에 따라 광의 파워를 나타낸 그래프로써, 2.1㎚ 두께를 갖는 양자우물에서 가장 높은 광의 파워를 나타낸다.In the active layer 114 of the embodiment, the thickness of each of the quantum wells may be 10% to 25% of the thickness of each of the quantum wells. Referring to FIG. 12, the active layer 114 of the embodiment can improve the power of light by a quantum well structure having a thickness of 10% to 25% of the quantum wall. For example, each of the quantum wells may be 1.5 nm to 2.5 nm. 12 is a graph showing the power of light according to the thickness of a quantum well of the active layer 114 having a quantum wall of 10.9 nm, and shows the highest power of light in a quantum well having a thickness of 2.1 nm.

상기 EBL(130)은 상기 활성층(114) 상에 형성될 수 있다. 상기 EBL(130)은 제2 도펀트를 포함할 수 있다. 실시 예의 EBL(130)은 복수의 배리어(131, 133, 135, 137) 및 복수의 웰(132, 134, 136)을 포함할 수 있다. 상기 EBL(130)은 3족-5족 또는 2-6족 화합물 반도체 예컨대, 상기 EBL(130)은 AlGaN/AlGaN이 3페어 이상 형성될 수 있으나 이에 한정되지 않는다. 상기 EBL(130)은 제2 도전형 도펀트가 도핑될 수 있다. 예컨대 상기 EBL(130)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 실시 예의 EBL(130)은 100㎃ 이상의 고전류 구동의 300 내지 320㎚의 UVB를 구현하기 위해 활성층(114)에 제공되는 캐리어를 증가시키기 위한 기능을 포함할 수 있다. 또한, 상기 EBL(130)은 전자를 차단하는 전자 차단 기능을 포함하여 발광효율을 향상시킬 수 있다. 이를 위해 실시 예의 제2 도전형 도펀트를 포함하는 EBL(130)은 복수의 배리어(131, 133, 135, 137) 및 복수의 웰(132, 134, 136)은 3페어 교번될 수 있다. 실시 예의 복수의 배리어(131, 133, 135, 137) 및 복수의 웰(132, 134, 136)은 Al 조성 및 두께에 의해 발광 효율을 향상시킬 수 있다.The EBL 130 may be formed on the active layer 114. The EBL 130 may include a second dopant. The EBL 130 of the embodiment may include a plurality of barriers 131, 133, 135, 137 and a plurality of wells 132, 134, 136. For example, the EBL 130 may be formed of three or more pairs of Group III-V or II-VI compound semiconductors, for example, the EBL 130 may be formed of AlGaN / AlGaN. The EBL 130 may be doped with a second conductivity type dopant. For example, when the EBL 130 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant. The EBL 130 of the embodiment may include a function for increasing the carrier provided to the active layer 114 to realize a UVB of 300 to 320 nm at a high current driving of 100 mA or more. In addition, the EBL 130 may include an electron blocking function for blocking electrons, thereby improving the luminous efficiency. For this, the EBL 130 including the second conductivity type dopant of the embodiment may have a plurality of barriers 131, 133, 135, and 137 and a plurality of wells 132, 134, and 136 in three-paired alternation. The plurality of barriers 131, 133, 135, 137 and the plurality of wells 132, 134, 136 of the embodiment can improve the luminous efficiency by the Al composition and the thickness.

상기 EBL(130)은 활성층(114)의 마지막 양자벽을 기준(REF)으로 높은 Al 조성을 포함할 수 있다. 예컨대 상기 활성층(114)의 마지막 양자벽은 50%의 Al 조성을 포함할 수 있고, 복수의 배리어(131, 133, 135, 137)는 적어도 45% 이상의 Al 조성을 포함할 수 있다. 여기서, 상기 복수의 배리어(131, 133, 135, 137)는 상기 복수의 웰(132, 134, 136)보다 높은 Al 조성을 포함하여 상기 활성층(114)의 마지막 양자벽보다 높은 Al 조성을 포함할 수 있다. 상기 EBL(130)의 Al 조성은 전자를 차단하고, 정공을 가두어 상기 활성층(114)의 캐리어 주입 증가에 의해 발광효율을 향상시킬 수 있다. The EBL 130 may include a high Al composition with respect to the final quantum wall of the active layer 114 as a reference (REF). For example, the last quantum wall of the active layer 114 may include an Al composition of 50%, and the plurality of barriers 131, 133, 135, and 137 may include an Al composition of at least 45%. The plurality of barriers 131, 133, 135, and 137 may include an Al composition higher than the plurality of wells 132, 134, and 136 and higher than the last quantum barrier layer of the active layer 114 . The Al composition of the EBL 130 may block electrons and confine holes to improve the efficiency of light emission by increasing carrier injection of the active layer 114.

상기 복수의 배리어(131, 133, 135, 137)는 상기 활성층(114)과 접하는 제1 배리어(131), 상기 제2 도전형 제1 반도체층(116a)과 접하는 마지막 배리어(137) 및 상기 제1 배리어(131)와 상기 마지막 배리어(137) 사이에 제1 및 제2 중간 배리어들(133, 135)을 포함할 수 있다. 여기서 상기 제1 및 제2 중간 배리어들(133, 135)은 어느 하나가 생략될 수 있고, 3개 이상의 복수일 수도 있다. 상기 복수의 웰(132, 134, 136)은 상기 제1 배리어(131)와 제1 중간 배리어(133) 사이의 제1 웰(132), 상기 제1 및 제2 중간 배리어(133, 135) 사이의 제2 웰(134), 상기 제2 중간 배리어(135)와 마지막 배리어(137) 사이의 제3 웰(136)을 포함할 수 있다.The plurality of barriers 131, 133, 135, and 137 may include a first barrier 131 in contact with the active layer 114, a last barrier 137 in contact with the second conductive type first semiconductor layer 116a, 1 barrier 131 and the last barrier 137. The first and second intermediate barriers 133, Here, one of the first and second intermediate barriers 133 and 135 may be omitted, or may be a plurality of three or more. The plurality of wells 132,134 and 136 may be located between the first barrier 131 and the first intermediate barrier 133 and between the first and second intermediate barriers 133 and 135, And a third well 136 between the second intermediate barrier 135 and the last barrier 137. The second well 134 may include a second well 136,

상기 제1 배리어(131)는 활성층(114)의 마지막 양자벽보다 높은 Al 조성을 가질 수 있다. 예컨대 상기 제1 배리어(131)는 AlpGa1-pN (0.50≤p≤0.74)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제1 배리어(131)는 50% 내지 74%의 Al 조성을 포함할 수 있고, 실시 예의 상기 제1 배리어(131)는 두께(W1)는 상기 제1 웰(132)의 두께(W2)보다 두꺼울 수 있다. 실시 예의 상기 제1 배리어(131)는 두께(W1)는 3㎚ 내지 10㎚일 수 있다.The first barrier layer 131 may have a higher Al composition than the last quantum barrier layer of the active layer 114. For example, the first barrier 131 may include a semiconductor material having a composition formula of Al p Ga 1-p N (0.50 ? P ? 0.74). The first barrier 131 of the embodiment may include an Al composition of 50% to 74%, and the first barrier 131 of the embodiment may have a thickness W1 that is less than the thickness W2 of the first well 132. [ It may be thicker. The thickness (W1) of the first barrier 131 in the embodiment may be 3 nm to 10 nm.

상기 마지막 배리어(139)는 제2 도전형 제1 반도체층(116a) 보다 높은 Al 조성을 가질 수 있다. 예컨대 상기 마지막 배리어(139)는 AlqGa1-qN (0.50≤q≤0.74)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 마지막 배리어(139)는 50% 내지 74%의 Al 조성을 포함할 수 있고, 실시 예의 상기 마지막 배리어(139)는 두께(W7)는 상기 제3 웰(136)의 두께(W6)보다 두꺼울 수 있다. 실시 예의 상기 마지막 배리어(139)는 두께(W7)는 3㎚ 내지 10㎚일 수 있다.The last barrier 139 may have a higher Al composition than the second conductive type first semiconductor layer 116a. For example, the last barrier 139 may include a semiconductor material having a composition formula of Al q Ga 1-q N ( 0.50≤q≤0.74). The last barrier 139 of the embodiment may include an Al composition of 50% to 74% and the last barrier 139 of the embodiment may have a thickness W7 that is thicker than the thickness W6 of the third well 136 . The thickness W7 of the last barrier 139 of the embodiment may be between 3 nm and 10 nm.

상기 제1 및 제2 중간 배리어(133, 135)는 상기 제1 배리어(131) 및 마지막 배리어(137)보다 높은 Al 조성을 가질 수 있다. 실시 예의 EBL(130)은 정공 주입을 향상시킬 수 있다. 예컨대 EBL(130)은 상기 제1 및 제2 중간 배리어(133, 135)에 정공을 가두어 활성층(114)의 캐리어 주입 증가에 의해 발광효율을 향상시킬 수 있다. 상기 제1 및 제2 중간 배리어(133, 135)는 AlrGa1-rN (0.55≤r≤0.74)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제1 및 제2 중간 배리어(133, 135)는 55% 내지 74%의 Al 조성을 포함할 수 있다. 실시 예의 상기 제1 및 제2 중간 배리어(133, 135)의 두께(W3, W5)는 상기 제2 웰(134)의 두께(W4)보다 두꺼울 수 있다. 실시 예의 상기 제1 및 제2 중간 배리어(133, 135)의 두께(W3, W5)는 3㎚ 내지 10㎚일 수 있다. 구체적으로 54%의 Al 조성을 갖는 제1 배리어(131) 및 마지막 배리어(137)와, 64%의 조성을 갖는 제1 및 제2 중간 배리어(133, 135)를 포함하는 EBL(130)은 일반적인 자외선 발광소자보다 30% 이상 출력전압이 향상될 수 있다.The first and second intermediate barriers 133 and 135 may have an Al composition that is higher than the first barrier 131 and the last barrier 137. The EBL 130 of the embodiment can improve hole injection. For example, the EBL 130 may enhance the efficiency of light emission by increasing carrier injection of the active layer 114 by confining holes in the first and second intermediate barriers 133 and 135. The first and second intermediate barriers 133 and 135 may include a semiconductor material having a composition formula of Al r Ga 1 -r N (0.55 r 0.74). The first and second intermediate barriers 133 and 135 of the embodiment may include an Al composition of 55% to 74%. The thicknesses W3 and W5 of the first and second intermediate barriers 133 and 135 may be greater than the thickness W4 of the second well 134 in the embodiment. The thicknesses W3 and W5 of the first and second intermediate barriers 133 and 135 of the embodiment may be 3 nm to 10 nm. Specifically, the EBL 130 including the first barrier 131 and the last barrier 137 having an Al composition of 54% and the first and second intermediate barriers 133 and 135 having a composition of 64% has a general ultraviolet light emission The output voltage can be improved by 30% or more than that of the device.

상기 복수의 웰(132, 134, 136)은 제1 배리어(131)와 제1 중간 배리어(133) 사이의 제1 웰(132), 제1 및 제2 중간 배리어(133, 135) 사이의 제2 웰(134) 및 상기 제2 중간 배리어(135)와 마지막 배리어(137) 사이의 제3 웰(136)을 포함할 수 있다.The plurality of wells 132,134 and 136 may include a first well 132 between the first barrier 131 and the first intermediate barrier 133 and a second barrier 132 between the first and second intermediate barriers 133 and 135. [ Two wells 134 and a third well 136 between the second intermediate barrier 135 and the last barrier 137.

상기 제1 웰(132)은 활성층(114)의 마지막 양자벽보다 낮은 Al 조성을 포함할 수 있다. 상기 제1 웰(132)은 AleGa1-eN (0.24≤e≤0.45)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제1 웰(132)의 두께(W2)는 제1 배리어(131)의 두께(W2) 및 제1 중간 배리어(133)의 두께(W3)보다 얇을 수 있다. 실시 예의 제1 웰(132)의 두께(W2)는 1㎚ 내지 5㎚일 수 있다.The first well 132 may include a lower Al composition than the last quantum wall of the active layer 114. The first well 132 may include a semiconductor material having a composition formula of Al e Ga 1-e N (0.24 ? E ? 0.45). The thickness W2 of the first well 132 in the embodiment may be thinner than the thickness W2 of the first barrier 131 and the thickness W3 of the first intermediate barrier 133. [ The thickness W2 of the first well 132 in the embodiment may be between 1 nm and 5 nm.

상기 제2 웰(134)은 활성층(114)의 마지막 양자벽보다 낮은 Al 조성을 포함할 수 있다. 상기 제2 웰(134)은 AlfGa1-fN (0.24≤f≤0.48)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제2 웰(132)의 두께(W4)는 제1 및 제2 중간 배리어(133, 135)의 두께(W3, W5)보다 얇을 수 있다. 실시 예의 제2 웰(134)의 두께(W4)는 1㎚ 내지 5㎚일 수 있다.The second well 134 may comprise a lower Al composition than the last quantum wall of the active layer 114. The second well 134 may comprise a semiconductor material having a composition formula of Al f Ga 1 -f N (0.24 ? F ? 0.48). The thickness W4 of the second well 132 in the embodiment may be thinner than the thicknesses W3 and W5 of the first and second intermediate barriers 133 and 135. [ The thickness W4 of the second well 134 in the embodiment may be between 1 nm and 5 nm.

상기 제3 웰(136)은 활성층(114)의 마지막 양자벽보다 낮은 Al 조성을 포함할 수 있다. 상기 제3 웰(136)은 AlgGa1-gN (0.24≤g≤0.48)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 실시 예의 상기 제3 웰(136)의 두께(W6)는 제2 중간 배리어(135)의 두께(W5) 및 마지막 배리어(137)의 두께(W7)보다 얇을 수 있다. 실시 예의 제3 웰(136)의 두께(W6)는 1㎚ 내지 5㎚일 수 있다. 제2 및 제3 웰(134, 136)은 서로 같은 Al 조성 및 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.The third well 136 may include a lower Al composition than the last quantum wall of the active layer 114. The third well 136 may comprise a semiconductor material having a compositional formula of Al g Ga 1-g N (0.24 ? G ? 0.48). The thickness W6 of the third well 136 in the embodiment may be thinner than the thickness W5 of the second intermediate barrier 135 and the thickness W7 of the last barrier 137. [ The thickness W6 of the third well 136 in the embodiment may be between 1 nm and 5 nm. The second and third wells 134 and 136 may have the same Al composition and thickness, but are not limited thereto.

실시 예는 상기 활성층(114) 상에 EBL(130)이 배치되어 캐리어 주입 효율을 향상시켜 발광 효율을 향상시킬 수 있다. 실시 예는 100㎃ 이상의 고전류 구동의 300 내지 320㎚의 UVB를 구현할 수 있다.In the embodiment, the EBL 130 may be disposed on the active layer 114 to improve the efficiency of injecting carriers to improve the efficiency of light emission. The embodiment can realize a UVB of 300 to 320 nm with a high current driving of 100 mA or more.

도 17을 참조하면, 제2 도전형 제1 반도체층(116a) 및 제2 도전형 제2 반도체층(116b)은 상기 EBL(130) 상에 형성될 수 있다. 상기 제2 도전형 제1 반도체층(116a) 및 제2 도전형 제2 반도체층(116b)은 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD), 플라즈마 화학 증착법(PECVD), 분자선 성장법(MBE), 수소화물 기상 성장법(HVPE) 등의 방법으로 형성될 수 있으나, 이에 한정되는 것은 아니다.Referring to FIG. 17, a second conductive type first semiconductor layer 116a and a second conductive type second semiconductor layer 116b may be formed on the EBL 130. Referring to FIG. The second conductive type first semiconductor layer 116a and the second conductive type second semiconductor layer 116b may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma chemical vapor deposition (PECVD) MBE, hydride vapor phase epitaxy (HVPE), and the like. However, the present invention is not limited thereto.

상기 제2 도전형 제1 반도체층(116a) 및 제2 도전형 제2 반도체층(116b)은 상기 제1 도전형 제2 반도체층(112b)과 EBL(130) 사이의 압력에서 성장될 수 있다. 예컨대 상기 제2 도전형 제1 반도체층(116a) 및 제2 도전형 제2 반도체층(116b)은 450mbar의 압력으로 성장될 수 있으나, 이에 한정되는 것은 아니다.The second conductive type first semiconductor layer 116a and the second conductive type second semiconductor layer 116b may be grown at a pressure between the first conductive type second semiconductor layer 112b and the EBL 130 . For example, the second conductive type first semiconductor layer 116a and the second conductive type second semiconductor layer 116b may be grown at a pressure of 450 mbar, but the present invention is not limited thereto.

상기 제2 도전형 제1 반도체층(116a)은 상기 EBL(130) 상에 형성될 수 있다. 상기 제2 도전형 제1 반도체층(116a)은 3족-5족 또는 2-6족 등의 화합물 반도체로 구현될 수 있다. 예컨대 상기 제2 도전형 제1 반도체층(116a)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 실시 예의 제2 도전형 제1 반도체층(116a)은 AlsGa1-sN (0.20≤s≤0.45)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 제1 반도체층(116a)은 20% 내지 45%의 Al 조성을 포함할 수 있다. 상기 제2 도전형 제1 반도체층(116a)의 두께는 40㎚ 이상일 수 있다. 도 13은 실시 예의 제2 도전형 제1 반도체층의 두께에 따른 신뢰성을 도시한 그래프이다. 도 13을 참조하면, 실시 예의 제2 도전형 제1 반도체층(116a)은 40㎚이상의 두께를 가질 경우, 시간에 따른 출력전압의 변화가 일정하여 신뢰성을 향상시킬 수 있다. 실시 예의 제2 도전형 제1 반도체층(116a)의 두께는 40㎚ 내지 300㎚일 수 있다. 상기 제2 도전형 제1 반도체층(116a)은 제2 도전형 도펀트가 도핑될 수 있다. 상기 제2 도전형 제1 반도체층(116a)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive type first semiconductor layer 116a may be formed on the EBL 130. The second conductive type first semiconductor layer 116a may be formed of a compound semiconductor such as a group III-V element or a group II-VI element. For example, the second conductive type first semiconductor layer 116a may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, . The second conductive type first semiconductor layer 116a of the embodiment may include a semiconductor material having a composition formula of Al s Ga 1 -s N (0.20 ? S ? 0.45). The second conductive type first semiconductor layer 116a may include an Al composition of 20% to 45%. The thickness of the second conductive type first semiconductor layer 116a may be 40 nm or more. 13 is a graph showing the reliability according to the thickness of the second conductive type first semiconductor layer of the embodiment. Referring to FIG. 13, when the second conductive type first semiconductor layer 116a of the embodiment has a thickness of 40 nm or more, the change of the output voltage with time is constant, and the reliability can be improved. The thickness of the second conductive type first semiconductor layer 116a in the embodiment may be 40 nm to 300 nm. The second conductive type first semiconductor layer 116a may be doped with a second conductive type dopant. When the second conductive type first semiconductor layer 116a is a p-type semiconductor layer, the second conductive type dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant.

상기 제2 도전형 제2 반도체층(116b)은 상기 제2 도전형 제1 반도체층(116a) 상에 형성될 수 있다. 상기 제2 도전형 제2 반도체층(116b)은 상기 제2 도전형 제1 반도체층(116a)과 제2 전극(도2의153) 오믹 콘택을 위해 상기 제2 도전형 제1 반도체층(116a)과 제2 전극(도2의153) 사이에 배치될 수 있다. 상기 제2 도전형 제2 반도체층(116b)은 상기 제2 도전형 제1 반도체층(116a)과 제2 전극(도2의153) 오믹 콘택을 위해 제1 도전형 도펀트를 포함하는 GaN일 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 도전형 제2 반도체층(116b)은 상기 제2 전극(도2의153)과 직접 접하는 표면에 평평할 수 있다. 이를 위해 상기 제2 도전형 제2 반도체층(116b)은 2D 성장 방법으로 형성될 수 있다. 도 14는 실시 예의 제2 도전형 제2 반도체층의 표면을 도시한 도면이다. 실시 예의 상기 제2 도전형 제2 반도체층(116b)은 2D 성장으로 평평한 표면을 구현하여 제2 전극(도2의153)과의 접촉 신뢰도를 향상시킬 수 있다.The second conductive type second semiconductor layer 116b may be formed on the second conductive type first semiconductor layer 116a. The second conductive type second semiconductor layer 116b is electrically connected to the second conductive type first semiconductor layer 116a for ohmic contact between the second conductive type first semiconductor layer 116a and the second electrode 153 ) And the second electrode (153 in Fig. 2). The second conductive type second semiconductor layer 116b may be a GaN type semiconductor including a first conductive type dopant for ohmic contact between the second conductive type first semiconductor layer 116a and the second electrode 153 However, the present invention is not limited thereto. The second conductive type second semiconductor layer 116b may be flat on the surface directly contacting the second electrode 153 (FIG. 2). For this, the second conductive type second semiconductor layer 116b may be formed by a 2D growth method. 14 is a view showing the surface of the second conductive type second semiconductor layer of the embodiment. The second conductive type second semiconductor layer 116b of the embodiment realizes a flat surface by 2D growth, thereby improving the reliability of contact with the second electrode 153 (FIG. 2).

도 18을 참조하면, 제1 및 제2 전극(151, 153)은 발광구조물(110) 상에 형성될 수 있다. 상기 발광구조물(110)은 메사 에칭을 통해서 제1 도전형 제2 반도체층(112b)의 일부가 상기 활성층(114), EBL(130), 제2 도전형 제1 반도체층(116a) 및 제2 도전형 제2 반도체층(116b)으로부터 노출될 수 있다.Referring to FIG. 18, the first and second electrodes 151 and 153 may be formed on the light emitting structure 110. The light emitting structure 110 is formed by mesa etching so that a portion of the first conductive type second semiconductor layer 112b is partially removed from the active layer 114, the EBL 130, the second conductive type first semiconductor layer 116a, And may be exposed from the conductive second semiconductor layer 116b.

상기 제1 전극(151)은 노출된 상기 제1 도전형 제2 반도체층(112b) 상에 형성될 수 있다. 상기 제1 전극(151)은 상기 제1 도전형 제2 반도체층(112b)와 전기적으로 연결될 수 있다. 상기 제1 전극(151)은 상기 제2 전극(153)과 전기적으로 절연될 수 있다. The first electrode 151 may be formed on the exposed first conductive type second semiconductor layer 112b. The first electrode 151 may be electrically connected to the first conductive type second semiconductor layer 112b. The first electrode 151 may be electrically insulated from the second electrode 153.

상기 제2 전극(153)은 상기 제2 도전형 제2 반도체층(116b) 상에 형성될 수 있다. 상기 제2 전극(153)은 상기 제2 도전형 제2 반도체층(116b)와 전기적으로 연결될 수 있다.The second electrode 153 may be formed on the second conductive type second semiconductor layer 116b. The second electrode 153 may be electrically connected to the second conductive type second semiconductor layer 116b.

상기 제1 및 제2 전극(151, 153)은 전도성 산화물, 전도성 질화물 또는 금속일 수 있다. 예컨대 상기 제1 및 제2 전극(151, 153)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. The first and second electrodes 151 and 153 may be a conductive oxide, a conductive nitride, or a metal. For example, the first and second electrodes 151 and 153 may be formed of ITO (indium tin oxide), ITON (indium tin oxide), IZO (indium zinc oxide), IZON (indium zinc oxide), AZO Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IZO (Indium Aluminum Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), ATO (Antimony Tin Oxide) , IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO, Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, And may be formed in multiple layers.

도 19를 참조하면, 실시 예는 제1 및 제2 전극(151, 153)이 하부에 배치되는 플립칩 구조일 수 있다. 제1 절연층(161)은 상기 제1 및 제2 전극(151, 153)의 하부면 일부를 노출시키고, 발광구조물(110)과 상에 형성될 수 있다. 상기 제1 절연층(161)은 상기 제1 및 제2 전극(151, 153)이 배치된 상기 발광구조물(110)의 아래와 접할 수 있다. Referring to FIG. 19, the embodiment may be a flip chip structure in which the first and second electrodes 151 and 153 are disposed below. The first insulating layer 161 may be formed on the light emitting structure 110 by exposing a portion of the lower surface of the first and second electrodes 151 and 153. The first insulating layer 161 may be in contact with the bottom of the light emitting structure 110 in which the first and second electrodes 151 and 153 are disposed.

상기 제1 절연층(161)으로부터 노출된 상기 제1 및 제2 전극(151, 153)의 하부면 상에 제1 및 제2 연결전극(171, 173)이 형성될 수 있다. 상기 제1 및 제2 연결전극(171, 173)은 도금공정으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 제1 절연층(161)은 산화물 또는 질화물일 수 있다. 예컨대 상기 제1 절연층(161)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택될 수 있다.First and second connection electrodes 171 and 173 may be formed on the lower surfaces of the first and second electrodes 151 and 153 exposed from the first insulation layer 161. The first and second connection electrodes 171 and 173 may be formed by a plating process, but the present invention is not limited thereto. The first insulating layer 161 may be an oxide or a nitride. For example, the first insulating layer 161 may include at least one of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , TiO 2 , Can be selected.

상기 제1 및 제2 연결전극(171, 173)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다. 상기 제1 및 제2 연결전극(171, 173)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투명 전도성 물질의 단층 또는 다층일 수 있다.The first and second connection electrodes 171 and 173 may be a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, have. The first and second connection electrodes 171 and 173 are formed of a metal or an alloy of ITO (Indium Tin Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin-Oxide) Indium-Aluminum-Zinc-Oxide (IGZO), Indium-Gallium-Tin-Oxide (IGTO), Aluminum-Zinc-Oxide (AZO), and Antimony-Tin-Oxide It may be a single layer or multiple layers of a transparent conductive material.

제2 절연층(163)은 상기 제1 절연층(161) 아래에 형성될 수 있고, 상기 제1 절연층(161)과 직접 접할 수 있다. 상기 제2 절연층(163)은 상기 제1 및 제2 연결전극(171, 173)의 하부를 노출시키고, 상기 제1 및 제2 연결전극(171, 173)의 측부 상에 형성될 수 있다. 상기 제2 절연층(163)은 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 형성될 수 있다. 상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다. 상기 제2 절연층(163)은 생략 될 수도 있다.The second insulating layer 163 may be formed under the first insulating layer 161 and may be in direct contact with the first insulating layer 161. The second insulating layer 163 may be formed on the side of the first and second connection electrodes 171 and 173 while exposing the lower portions of the first and second connection electrodes 171 and 173. The second insulation layer 163 may be formed by adding a thermal diffusion material to the resin material such as silicon or epoxy. The heat spreader may include at least one material selected from the group consisting of oxides, nitrides, fluorides, and sulfides having a material such as Al, Cr, Si, Ti, Zn, and Zr. The heat spreader may be defined as a powder particle, a grain, a filler, or an additive having a predetermined size. The second insulating layer 163 may be omitted.

제1 및 제2 패드(181, 183)은 상기 제2 절연층(163)으로부터 노출된 제1 및 제2 연결전극(171, 173) 상에 형성될 수 있다. 상기 제1 및 제2 패드(181, 183)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다. 상기 제1 및 제2 패드(181, 183)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투명 전도성 물질의 단층 또는 다층일 수 있다.The first and second pads 181 and 183 may be formed on the first and second connection electrodes 171 and 173 exposed from the second insulating layer 163. The first and second pads 181 and 183 may be a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, . The first and second pads 181 and 183 may be formed of a metal or an alloy of ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IZTO (Indium-Zinc-Tin- Transparent, such as Aluminum-Zinc-Oxide (IGZO), Indium-Gallium-Zinc-Oxide (IGZO), IGTO (Indium-Gallium-Tin- Oxide), AZO It may be a single layer or multiple layers of conductive material.

실시 예는 제1 도전형 제2 반도체층(112b) 위에 배치된 기판(101)을 포함하고 있지만, 이에 한정되는 것은 아니다. 예컨대 상기 기판(101)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 여기서, 상기 레이저 리프트 오프 공정(LLO)은 상기 기판(101)의 하부면에 레이저를 조사하여, 상기 기판(101)과 상기 발광구조물(110)을 서로 박리시키는 공정이다.Although the embodiment includes the substrate 101 disposed on the first conductive type second semiconductor layer 112b, the present invention is not limited thereto. For example, the substrate 101 may be removed by a laser lift off (LLO) process. Here, the laser lift-off process (LLO) is a process of irradiating a laser beam to the lower surface of the substrate 101 to peel the substrate 101 and the light emitting structure 110 from each other.

실시 예의 자외선 발광소자(100)는 17㎚ 이하의 FWHM(Full Width at Half Maximum)을 가질 수 있다. 일반적으로 20㎚ 이상의 FWHM를 갖는 자외선 발광소자는 300㎚ 이하, 특히 298㎚ 이하에서 DNA, 단백질 등을 파괴하여 아토피 치료 등의 의료기기에 적용이 어렵다. 실시 예는 활성층(114)의 양자우물 각각이 양자벽 각각의 10% 내지 25% 두께를 포함하여 17㎚ 이하의 FWHM를 구현하여 의료기기에 적용되는 자외선 발광소자의 신뢰성을 향상시킬 수 있다.The ultraviolet light emitting device 100 of the embodiment may have a full width at half maximum (FWHM) of 17 nm or less. In general, an ultraviolet light emitting device having an FWHM of 20 nm or more is difficult to apply to medical equipment such as atopic treatment by destroying DNA, protein, etc. at 300 nm or less, particularly 298 nm or less. The embodiment can realize the FWHM of 17 nm or less including the 10% to 25% thickness of each of the quantum walls of each of the quantum wells of the active layer 114, thereby improving the reliability of the ultraviolet light emitting device applied to the medical device.

실시 예의 상기 활성층(114) 및 EBL(130)은 광의 파워를 향상시킬 수 있고, 광 효율을 향상시킬 수 있다. The active layer 114 and the EBL 130 of the embodiment can improve the light power and improve the light efficiency.

실시 예는 활성층(114) 상에 EBL(130)이 배치되어 캐리어 주입 효율을 향상시켜 100㎃이상의 고전류 구동을 구현할 수 있다. 구체적으로 실시 예는 제1 및 제2 중간 배리어(133, 135)가 제1 배리어(131) 및 마지막 배리어(137)보다 높은 Al 조성을 갖는 EBL(130)의 구조에 의해 100㎃이상의 고전류 구동의 300 내지 320㎚의 UVB를 구현할 수 있다.In the embodiment, the EBL 130 is disposed on the active layer 114 to improve carrier injection efficiency, thereby realizing high current driving of 100 mA or more. Specifically, the embodiment is characterized in that the first and second intermediate barriers 133 and 135 are formed by a structure of the EBL 130 having an Al composition higher than that of the first barrier 131 and the last barrier 137, UVB of 320 nm can be realized.

실시 예는 기판(101)과 활성층(114) 사이에 제1 도전형 제1 반도체층(112a), 제1 초격자층(120a), 제1 도전형 제2 반도체층(112b), 제2 초격차층(120b)을 포함하여 결함을 개선하여 발광 효율을 향상시킬 수 있다.The embodiment is characterized in that a first conductive type first semiconductor layer 112a, a first superlattice layer 120a, a first conductive type second semiconductor layer 112b, a second superlattice layer 120b and a second superlattice layer 120b are formed between the substrate 101 and the active layer 114, It is possible to improve the light emitting efficiency by improving defects including the gap layer 120b.

실시 예는 양자벽의 두께의 10% 내지 25%의 두께를 갖는 양자우물을 포함하는 활성층(114)에 의해 광의 파워를 향상시킬 수 있다.The embodiment can improve the power of light by the active layer 114 including a quantum well having a thickness of 10% to 25% of the thickness of the quantum wall.

실시 예는 40㎚이상의 두께를 갖는 제2 도전형 제1 반도체층(116a)에 의해 신뢰성을 향상시킬 수 있다.The embodiment can improve reliability by the second conductive type first semiconductor layer 116a having a thickness of 40 nm or more.

실시 예에 따른 발광소자 패키지는 의료기기, 조명 유닛, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.The light emitting device package according to the embodiment can be applied to a medical instrument, a lighting unit, a pointing device, a lamp, a streetlight, a vehicle lighting device, a vehicle display device, a smart watch, but is not limited thereto.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

10: 발광모듈
20: 발광부
30: 제1 방열부
40: 제2 방열부
60: 광 보상부
70: 의료기기
111: AlN 템플릿
112a: 제1 도전형 제1 반도체층
112b: 제1 도전형 제2 반도체층
114: 활성층
116a: 제2 도전형 제1 반도체층
116b: 제2 도전형 제2 반도체층
120a: 제1 초격자층
120b: 제2 초격자층
130: EBL
131: 제1 배리어
132: 제1 웰
133: 제1 중간 배리어
134: 제2 웰
135: 제2 중간 배리어
136: 제3 웰
137: 마지막 배리어
200: 발광소자 패키지
10: Light emitting module
20:
30: a first heat-
40: a second heat-
60:
70: Medical devices
111: AlN template
112a: first conductive type first semiconductor layer
112b: a first conductive type second semiconductor layer
114:
116a: a second conductive type first semiconductor layer
116b: a second conductive type second semiconductor layer
120a: first superlattice layer
120b: second superlattice layer
130: EBL
131: 1st barrier
132: first well
133: first intermediate barrier
134: second well
135: second intermediate barrier
136: Third Well
137: The Last Barrier
200: Light emitting device package

Claims (11)

회로기판과, 상기 회로기판 상에 배치된 17㎚ 이하의 반치폭(FWHM)을 갖는 복수의 발광소자 패키지를 포함하는 발광부; 및
상기 발광부 후면에 배치된 방열부를 포함하고,
상기 복수의 발광소자 패키지는 제1 방향으로 제1 피치를 갖고, 상기 제1 방향과 직교하는 제2 방향으로 제2 피치를 갖고, 상기 제1 및 제2 피치는 상기 발광부로부터 빛이 조사되는 타겟 영역의 너비 또는 직경의 30% 내지 50%이 발광모듈.
CLAIMS 1. A light emitting device comprising: a circuit board; a light emitting portion disposed on the circuit board and including a plurality of light emitting device packages having a full width at half maximum (FWHM) of 17 nm or less; And
And a heat dissipation unit disposed on a rear surface of the light emitting unit,
Wherein the plurality of light emitting device packages have a first pitch in a first direction and a second pitch in a second direction orthogonal to the first direction, and the first and second pitches are light emitted from the light emitting portion The light emitting module is 30% to 50% of the width or diameter of the target area.
제1 항에 있어서,
상기 제1 및 제2 피치는 서로 동일한 크기를 갖는 발광모듈.
The method according to claim 1,
Wherein the first and second pitches are the same size as each other.
제2 항에 있어서,
상기 제1 및 제2 피치는 서로 상이한 크기를 갖는 발광모듈.
3. The method of claim 2,
Wherein the first and second pitches have different sizes from each other.
제1 항에 있어서,
상기 제1 및 제2 피치는 10㎜ 내지 15㎜인 발광모듈.
The method according to claim 1,
Wherein the first and second pitches are 10 mm to 15 mm.
제1 항에 있어서,
상기 타겟 영역은 상기 발광소자 패키지로부터 20㎜ 이격되고, 10㎜ 내지 30㎜의 너비를 갖는 사각 형상을 갖는 발광모듈.
The method according to claim 1,
Wherein the target region is spaced 20 mm from the light emitting device package and has a rectangular shape with a width of 10 mm to 30 mm.
제1 항에 있어서,
상기 타겟 영역은 상기 발광소자 패키지로부터 20㎜ 이격되고, 10㎜ 내지 30㎜의 직경을 갖는 원 형상을 갖는 발광모듈.
The method according to claim 1,
Wherein the target region is 20 mm away from the light emitting device package and has a circular shape with a diameter of 10 mm to 30 mm.
제1 항에 있어서,
상기 발광부는 상기 타겟 영역에서 70% 이상의 균일도(Uniformity)를 갖는 300㎚~320㎚ 파장을 발광하는 방열모듈.
The method according to claim 1,
Wherein the light emitting unit emits a wavelength of 300 nm to 320 nm having a uniformity of 70% or more in the target region.
제7 항에 있어서,
상기 균일도는 상기 타겟 영역에서 조도가 최대가 되는 중심영역과 조도가 최소가 되는 모서리 영역에 대한 것으로 최소 조도/최대 조도인 방열모듈.
8. The method of claim 7,
Wherein the uniformity is a minimum roughness / maximum roughness with respect to a central region where the illuminance is maximized in the target region and an edge region where the illuminance is minimum.
제8 항에 있어서,
상기 최소 조도는 10㎽/㎠ 이상인 발광모듈.
9. The method of claim 8,
Wherein the minimum illuminance is 10 mW / cm 2 or more.
제1 항 내지 제9 항 중 어느 하나의 발광모듈; 및
상기 발광모듈 상에 배치된 광 보상부를 포함하는 의료기기.
A light emitting module according to any one of claims 1 to 9, And
And an optical compensator disposed on the light emitting module.
제10 항에 있어서,
상기 광 보상부는 제1 내지 제3 보상부를 포함하고,
상기 제1 보상부는 상기 제2 보상부 상에 배치되고, 테프론(Teflon)을 포함하고,
상기 제2 보상부는 상기 발광부 위에 배치되어 투과율이 높은 유리계열 재질을 포함하고,
상기 제3 보상부는 링 타입으로 상기 제1 및 제2 보상부의 외측을 감싸는 의료기기.
11. The method of claim 10,
Wherein the optical compensation unit includes first to third compensation units,
Wherein the first compensator is disposed on the second compensator and includes Teflon,
Wherein the second compensation unit includes a glass-based material having a high transmittance disposed on the light-emitting unit,
And the third compensating unit surrounds the outer sides of the first and second compensating units in a ring type.
KR1020160049327A 2016-04-15 2016-04-22 Light emitting module and medical apparatus KR20170120878A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020160049327A KR20170120878A (en) 2016-04-22 2016-04-22 Light emitting module and medical apparatus
JP2018554374A JP7003058B2 (en) 2016-04-15 2017-04-14 Light emitting element, light emitting element package and light emitting module
PCT/KR2017/004065 WO2017179944A1 (en) 2016-04-15 2017-04-14 Light-emitting device, light-emitting device package, and light-emitting module
US16/093,795 US10644194B2 (en) 2016-04-15 2017-04-14 Light-emitting device, light-emitting device package, and light-emitting module
CN202211613353.XA CN115881868A (en) 2016-04-15 2017-04-14 Light emitting device
CN201780023885.9A CN109075160B (en) 2016-04-15 2017-04-14 Light emitting device, light emitting device package, and light emitting module
EP17782699.7A EP3444841B1 (en) 2016-04-15 2017-04-14 Light-emitting device
JP2021215211A JP7270300B2 (en) 2016-04-15 2021-12-28 light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160049327A KR20170120878A (en) 2016-04-22 2016-04-22 Light emitting module and medical apparatus

Publications (1)

Publication Number Publication Date
KR20170120878A true KR20170120878A (en) 2017-11-01

Family

ID=60383048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160049327A KR20170120878A (en) 2016-04-15 2016-04-22 Light emitting module and medical apparatus

Country Status (1)

Country Link
KR (1) KR20170120878A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020040435A1 (en) * 2018-08-24 2020-02-27 송인실 Light therapeutic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020040435A1 (en) * 2018-08-24 2020-02-27 송인실 Light therapeutic apparatus

Similar Documents

Publication Publication Date Title
JP7270300B2 (en) light emitting element
CN105576108B (en) Light emitting device
CN115101641A (en) Semiconductor device and semiconductor device package including the same
US10374124B2 (en) Light emitting device, method for manufacturing light emitting device and lighting system having same
JP2011139062A (en) Light-emitting element, light-emitting package, and lighting system
KR102175345B1 (en) Light emitting device and lighting system
EP2365528A2 (en) Two light emitting diodes stacked in an n-p-n arrangement and LED package comprising the same
US8809884B2 (en) Light emitting device including an electrode on a textured surface, light emitting device package and lighting system
TWI814735B (en) Semiconductor device
US20170324004A1 (en) Light-emitting device and lighting system
US10546974B2 (en) Light-emitting device
US10510925B2 (en) Light-emitting device and lighting system comprising same
KR102409201B1 (en) Uv light emitting device and lighting system
KR102359824B1 (en) Uv light emitting device and light emitting device package
KR20170120878A (en) Light emitting module and medical apparatus
KR102200000B1 (en) Light emitting device and lighting system
KR20160115217A (en) Light emitting device, light emitting package having the same and light system having the same
KR102181429B1 (en) Light emitting device and lighting system
KR102486036B1 (en) Uv light emitting device, method of manufacturing uv light emitting device and light emitting device package
KR102200075B1 (en) Uv light emitting device and lighting system
KR102350784B1 (en) Uv light emitting device and lighting system
KR102376672B1 (en) Light emitting device and light emitting device package
KR102304120B1 (en) Light emitting device and method for fabricating the same, and light emitting device package
KR102322696B1 (en) Uv light emitting device and light emitting device package
KR102251238B1 (en) Uv light emitting device and lighting system

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application