KR20170119119A - 반도체 메모리 소자용 커패시터 및 그 제조방법 - Google Patents

반도체 메모리 소자용 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR20170119119A
KR20170119119A KR1020160046868A KR20160046868A KR20170119119A KR 20170119119 A KR20170119119 A KR 20170119119A KR 1020160046868 A KR1020160046868 A KR 1020160046868A KR 20160046868 A KR20160046868 A KR 20160046868A KR 20170119119 A KR20170119119 A KR 20170119119A
Authority
KR
South Korea
Prior art keywords
forming
lower electrode
dielectric layer
capacitor
electrode
Prior art date
Application number
KR1020160046868A
Other languages
English (en)
Inventor
조철진
권범진
백승협
강종윤
최지원
김진상
김성근
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020160046868A priority Critical patent/KR20170119119A/ko
Publication of KR20170119119A publication Critical patent/KR20170119119A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H01L27/1085—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H01L2924/10671—Titanium dioxide, anatase, rutile, brookite [TiO2]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

실시예들은 하부전극, 상기 하부전극 상에 형성되는 유전체층 및 상기 유전체층 상에 형성되는 상부전극을 포함하되, 상기 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함하는, 반도체 메모리 소자용 커패시터 및 그 제조방법에 관련된다.

Description

반도체 메모리 소자용 커패시터 및 그 제조방법{CAPACITOR FOR SEMICONTUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 메모리 소자용 커패시터 및 그 제조방법에 관한 것으로서, 더욱 구체적으로는 주석산화물을 전극층으로하고, 루타일 구조의 티타늄 산화물을 유전체층으로 하는 반도체 메모리 소자용 커패시터 및 그 제조방법에 관한 것이다.
반도체 소자 공정의 비약적인 발전 통해 반도체 소자의 집적도는 급속도로 발전하고 있다. 특히 현재 DRAM 등 메모리 반도체 소자는 디자인룰 20nm 이하의 공정이 사용되는 등 초미세집적 소자 개발이 요구된다. 이러한 DRAM 소자의 미세화에 가장 큰 걸림돌은 DRAM 요소 기술 중 핵심 기술인 커패시터 기술이다. "1"과 "0" 정보의 기록을 담당하는 전하를 저장하는 커패시터는 동작 전압 하에서 낮은 누설전류를 유지함과 동시에 큰 정전 용량 확보가 요구된다. 이러한 조건을 만족하기 위해서는 높은 유전율을 가지는 유전체 소재 및 낮은 누설전류를 확보할 수 있는 전극 소재 개발이 요구된다. 현재까지 주로 이용되어온 유전체는 알루미늄산화물 (Al2O3), 하프늄산화물(HfO2), 지르코늄산화물 (ZrO2) 등등이며, TiN 등의 전극 물질과 함께 사용 혹은 개발되고 있다. 그러나 위에서 언급한 물질들로는 향후 요구되는 10 nm 급 DRAM 소자 개발이 어렵기 때문에 새로운 유전체 및 전극 물질 개발이 요구된다.
새로운 유전체 물질로 주목받고 있는 소재는 100 이상의 유전율을 가질 수 있는 루타일 구조의 티타늄산화물 (TiO2)이다. 이 루타일 구조의 티타늄산화물은 일반적인 제조 방법으로는 형성되지 않으나 RuO2 및 IrO2 등등 산화물 전극을 이용하였을 때 형성되며, 따라서 이와 같은 귀금속산화물 전극과 함께 차세대 커패시터 소자의 소재 물질로 주목받고 있다.
그러나 이와 같은 커패시터 구조는 DRAM 소자 제조 공정 중 환원 분위기에서의 열처리 공정에 매우 취약한 문제를 가지고 있다. RuO2, IrO2 등은 고온에서 쉽게 금속으로 환원되며, 환원 시 발생하는 산소가 소자구조 내에서 이동하며 치명적인 문제를 발생시키게 된다.
우수한 특성을 보이는 루타일 구조의 티타늄산화물과 RuO2, IrO2 등 전극 물질로 구성된 커패시터 구조의 적용을 위해서는, 환원 분위기 열처리 시 전극 물질의 환원은 반드시 해결되어야 하는 문제이다. 환원 저항성이 높은 TiN 및 기타 다른 금속 물질은 루타일 구조의 티타늄산화물 형성이 불가하기 때문에 이 또한 적용이 어려운 문제가 있다. 따라서 루타일 구조의 티타늄산화물을 형성할 수 있는 구조를 가짐과 동시에 환원 저항성이 우수한 새로운 전극 물질의 개발이 요구된다.
미국등록특허 US 8765569 B2
본 발명은 환원 분위기에서의 열처리 공정에 견딜 수 있는 높은 환원 저항성을 갖는 루타일 구조의 전도성 산화물 박막 및 제조방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 메모리 소자용 커패시터는, 하부전극, 상기 하부전극 상에 형성되는 유전체층 및 상기 유전체층 상에 형성되는 상부전극을 포함하되, 상기 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함한다.
일 실시예에 따른 반도체 메모리 소자용 커패시터에 있어서, 상기 상부전극 또는 상기 하부전극은 주석산화물(SnO2)을 포함할 수 있다.
일 실시예에 따른 반도체 메모리 소자용 커패시터에 있어서, 상기 상부전극 또는 상기 하부전극은, 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 적어도 하나가 도핑된 것일 수 있다.
일 실시예에 따른 반도체 메모리 소자용 커패시터에 있어서, 상기 메모리 소자용 커패시터는, DRAM 소자에 적용될 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 소자용 커패시터 제조방법은 기판 상에 하부전극을 형성하는 단계, 하부전극 상에 유전체층을 형성하는 단계; 및 상기 유전체층 상에 상부전극을 형성하는 단계를 포함한다. 여기서 상기 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함할 수도 있다.
일 실시예에 따른 반도체 메모리 소자용 커패시터 제조방법에 있어서, 상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는, 스퍼터링(sputtering), 원자층 증착법(ALD), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자빔증착법(Molecular Beam Epitaxy), 펄스레이저증착법(PLD), 화학증착법(CVD) 중 적어도 하나를 이용하여 주석산화물층을 형성하는 단계를 포함할 수 있다.
일 실시예에 따른 반도체 메모리 소자용 커패시터 제조방법에 있어서, 상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는, 상기 주석산화물층에 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 적어도 하나를 도핑하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면 환원 열처리 공정에 변형되지 않는 주석 산화물계 전도성 박막을 제조하여 반도체 소자에 전극물질로 활용할 수 있다. 이러한 전도성 박막을 메모리소자에 사용함으로써 소자의 특성을 향상시킬 수도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 소자용 커패시터의 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따라 금속원소가 도핑된 이산화 주석의 결정구조(도 2a)와 이산화 루테늄의 결정구조(도 2b)를 나타내는 X-선 회절 패턴이다.
도 3은 본 발명의 일 실시예에 따라 도핑된 이산화 주석 위에 원자층 증착법으로 형성한 티타늄 산화막의 X-선 회절 패턴을 나타낸다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따라, 수소 분위기에서 400 도 열처리 전후 루테늄 산화물 박막(도 4a) 및 이산화주석 박막(도 4b)의 X-선 회절 패턴이다.
도 5a, 도 5b, 도6a 및 도6b는 이산화주석 산화막 및 이산화루테늄의 기판에 형성된 티타늄산화물의 수소 분위기 열처리 전(도 5a), 후(도 5b) 화학적 상태 변화를 파악하기 위한 오제전자분광 결과이다.
도 7은 본 발명의 일 실시예에 따른 반도체 메모리 소자용 커패시터 제조방법의 순서도를 나타낸다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시 된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 소자용 커패시터의 단면도이다. 도 1을 참조하면 반도체 메모리 소자용 커패시터(100)는 하부전극(10), 유전체층(20) 및 상부전극(30)을 포함할 수 있다. 하부전극(10)은 기판상에 위치할 수 있다.
유전체층(20)은 루타일(rutile) 구조의 티타늄 산화물을 포함할 수 있다.
하부전극(10) 또는 상부전극(30)은 주석산화물(SnO2)을 포함할 수 있다. 즉, 하부전극(10)과 상부전극(30) 중 어느 하나 또는 둘다 주석산화물을 포함할 수 있다.
일 실시예에서 전극에 사용되는 주석산화물을 도핑처리하여 전기 전도성을 향상시킬 수 있다. 주석산화물에 도핑되는 재료는 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 적어도 하나를 포함할 수 있으나 이에 제한되는 것은 아니다.
이러한 메모리 소자용 커패시터(100)는 DRAM 소자에 적용될 수 있으나 이에 제한되지는 않는다.
일 실시예에 따른 전극 및 유전체층은 환원 저항성이 우수하여 반도체 제조공정에 수반되는 환원 열처리 공정에 문제없이 적용할 수 있는 이점이 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따라 금속원소가 도핑된 이산화 주석의 결정구조(도 2a)와 이산화 루테늄의 결정구조(도 2b)를 나타내는 X-선 회절 패턴이다. 도 2를 참조하면 두 물질이 각각 루타일 상을 갖는 것을 픽(110)을 통해 확인할 수 있다.
도 3은 본 발명의 일 실시예에 따라 도핑된 이산화 주석 위에 원자층 증착법으로 형성한 티타늄 산화막의 X-선 회절 패턴을 나타낸다. 이산화 주석 박막의 회절 픽(110) 이외에 루타일 티타늄 산화막 회절 픽(110)을 확인할 수 있다. 또한 낮은 유전율을 가지는 아나타제 (anatase) 구조의 티타늄 산화막의 회절 픽은 관찰되지 않았다. 이는 이산화 주석 박막이 높은 유전율의 티타늄산화막을 형성할 수 있는 전극 물질로 사용될 수 있음을 의미한다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따라, 수소 분위기에서 400 도 열처리 전후 루테늄 산화물 박막(도 4a) 및 이산화주석 박막(도 4b)의 X-선 회절 패턴이다. 여기서 아래쪽 검은색으로 표시된 부분은 열처리 전이고, 위쪽 붉은색으로 표시된 부분은 열처리 후이다. 환원 분위기에서의 열처리를 통한 환원저항성을 비교하고자 기존 물질인 루테늄산화물도 동시에 비교하였다.
먼저 도 4a를 참조하면, 루테늄산화물의 열처리 전후 X-선 회절 패턴을 보여준다. 열처리 이전에는 RuO2 로 박막이 형성되어 있으나, 수소 분위기에서 열처리 후 RuO2 회절 픽이 사라진 것으로 보아 RuO2 박막이 환원되었음을 알 수 있다.
반면 이산화주석 박막의 경우, 수소 분위기 열처리 전후에 X-선 회절 패턴에 변화가 없는 것으로부터 수소 분위기에서 열처리에도 환원되지 않는 높은 환원저항성을 확인할 수 있다.
즉, 도 4a 및 4b의 결과는, 본 발명의 일 실시예에 따라서 주석산화물을 이용함으로써 수소 분위기에서 열처리에도 환원되지 않는 높은 환원저항성을 제공할 수 있음을 나타낸다.
도 5a 및 도 5b는 이산화주석 산화막의 기판에 형성된 티타늄산화물의 수소 분위기 열처리 전(도 5a), 후(도 5b) 화학적 상태 변화를 파악하기 위한 오제전자분광 결과이다.
또한 도 6a 및 도 6b는 루테늄 산화막의 기판에 형성된 티타늄산화물의 수소 분위기 열처리 전(도 6a), 후(도 56) 화학적 상태 변화를 파악하기 위한 오제전자분광 결과이다.
도 5a 및 도5b를 참조하면, 도핑된 이산화 주석 박막의 400도 수소 분위기 열처리 전후의 화학적 조성이 거의 변화하지 않았음을 알 수 있다. 이는 도 4b에서 확인한 바와 같이 열처리로 인한 이산화주석의 환원이 거의 없다는 것을 의미한다.
반면, 도 6a 및 도6b를 참조하면, 환원 열처리 후 이산화 루테늄 층의 산소함량이 급격히 감소하였음을 확인할 수 있다. 이는 도 4a에서 확인한 바와 같이 이산화 루테늄이 환원되어 루타일 픽이 감소하였다는 것을 의미한다.
따라서 도 4 내지 도 6에서 확인한 것과 같이 본 발명을 통해 제조한 도핑된 이산화주석 박막은 전도성을 확보함과 동시에 환원 저항성을 높여 반도체 메모리 소자에 사용하기에 적합하다.
도 7은 본 발명의 일 실시예에 따른 반도체 메모리 소자용 커패시터 제조방법의 순서도를 나타낸다. 상기 반도체 메모리 소자용 커패시터 제조방법에 따라 상술한 반도체 메모리 소자용 커패시터가 제조될 수 있다.
반도체 메모리 소자용 커패시터 제조방법은 기판 상에 하부전극을 형성하는 단계(S100), 하부전극 상에 유전체층을 형성하는 단계(S200) 및 상기 유전체층 상에 상부전극을 형성하는 단계(S300)를 포함한다. 여기서 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함할 수 있다. 또한 상부전극을 형성하는 단계(S300) 이후 수소 열처리하는 단계를 더 포함할 수도 있다.
또한 일 실시예에서, 단계(S100) 또는 단계(S300) 중 적어도 한 단계는 스퍼터링(sputtering), 원자층 증착법(ALD), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자빔증착법(Molecular Beam Epitaxy), 펄스레이저증착법(PLD), 화학증착법(CVD) 중 적어도 하나를 이용하여 주석산화물층을 형성하는 단계를 포함할 수 있다.
또한 일 실시예에서, 단계(S100) 또는 단계(S300) 중 적어도 한 단계는 상기 주석산화물층에 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 적어도 하나를 도핑하는 단계를 더 포함할 수도 있다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

Claims (7)

  1. 하부전극;
    상기 하부전극 상에 형성되는 유전체층; 및
    상기 유전체층 상에 형성되는 상부전극을 포함하되,
    상기 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함하는, 반도체 메모리 소자용 커패시터.
  2. 제1항에 있어서,
    상기 상부전극 또는 상기 하부전극은 주석산화물(SnO2)을 포함하는 것을 특징으로 하는 반도체 메모리 소자용 커패시터.
  3. 제1항 또는 제2항에 있어서,
    상기 상부전극 또는 상기 하부전극은,
    불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 적어도 하나가 도핑된 것을 특징으로 하는 반도체 메모리 소자용 커패시터.

  4. 제1항에 있어서,
    상기 메모리 소자용 커패시터는, DRAM 소자에 적용되는 것을 특징으로 하는 반도체 메모리 소자용 커패시터.
  5. 기판 상에 하부전극을 형성하는 단계;
    하부전극 상에 유전체층을 형성하는 단계; 및
    상기 유전체층 상에 상부전극을 형성하는 단계를 포함하되,
    상기 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함하는, 반도체 메모리 소자용 커패시터 제조방법.
  6. 제5항에 있어서,
    상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는,
    스퍼터링(sputtering), 원자층 증착법(ALD), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자빔증착법(Molecular Beam Epitaxy), 펄스레이저증착법(PLD), 화학증착법(CVD) 중 적어도 하나를 이용하여 주석산화물층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자용 커패시터 제조방법.

  7. 제6항에 있어서,
    상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는,
    상기 주석산화물층에 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 적어도 하나를 도핑하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자용 커패시터 제조방법.
KR1020160046868A 2016-04-18 2016-04-18 반도체 메모리 소자용 커패시터 및 그 제조방법 KR20170119119A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160046868A KR20170119119A (ko) 2016-04-18 2016-04-18 반도체 메모리 소자용 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160046868A KR20170119119A (ko) 2016-04-18 2016-04-18 반도체 메모리 소자용 커패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20170119119A true KR20170119119A (ko) 2017-10-26

Family

ID=60301126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160046868A KR20170119119A (ko) 2016-04-18 2016-04-18 반도체 메모리 소자용 커패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20170119119A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002833A (ko) * 2019-07-01 2021-01-11 한국과학기술연구원 전극막 제조 방법 및 이를 이용한 커패시터의 제조 방법
US11398483B2 (en) 2019-07-01 2022-07-26 Korea Institute Of Science And Technology Method of manufacturing electrode layer, method of manufacturing capacitor using the same, capacitor, and memory device including the same
WO2023080346A1 (ko) * 2021-11-05 2023-05-11 서울과학기술대학교 산학협력단 반도체 소자용 커패시터, 반도체 소자용 커패시터의 제조 방법, 및 디램 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002833A (ko) * 2019-07-01 2021-01-11 한국과학기술연구원 전극막 제조 방법 및 이를 이용한 커패시터의 제조 방법
US11398483B2 (en) 2019-07-01 2022-07-26 Korea Institute Of Science And Technology Method of manufacturing electrode layer, method of manufacturing capacitor using the same, capacitor, and memory device including the same
WO2023080346A1 (ko) * 2021-11-05 2023-05-11 서울과학기술대학교 산학협력단 반도체 소자용 커패시터, 반도체 소자용 커패시터의 제조 방법, 및 디램 소자

Similar Documents

Publication Publication Date Title
CN106876583B (zh) 电阻式随机存取存储器
Mueller et al. Incipient ferroelectricity in Al‐doped HfO2 thin films
JP2018536998A (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US7700988B2 (en) Metal-insulator-metal capacitor
KR101368147B1 (ko) 커패시터들을 형성하는 방법
JP5265848B2 (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US20150001674A1 (en) Capacitors Having Dielectric Regions that Include Multiple Metal Oxide-Comprising Materials
JP5572749B2 (ja) 不揮発性記憶素子及びその製造方法
US20190123133A1 (en) Mim capacitor and method of forming the same
KR20170119119A (ko) 반도체 메모리 소자용 커패시터 및 그 제조방법
WO2012174248A1 (en) Molybdenum oxide top electrode for dram capacitors
KR101892632B1 (ko) 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법
WO2009090979A1 (ja) キャパシタ、半導体装置、およびこれらの作製方法
JP2002353422A (ja) 高誘電率材料を有するｍｆｍｏｓキャパシタおよびその製造方法
CN107403822A (zh) 电阻式随机存取内存及其制造方法
KR102614117B1 (ko) 반도체 소자용 커패시터, 반도체 소자용 커패시터의 제조 방법, 및 디램 소자
US20190074438A1 (en) Memory device
US9887258B2 (en) Method for fabricating capacitor
KR102640209B1 (ko) 커패시터, 이를 포함하는 디바이스, 및 이의 제조방법
Ye et al. In Quest of Low‐Leakage Dynamic Random Access Memory Enabled by Doped TiO2 Dielectrics
KR20230045460A (ko) 커패시터, 커패시터를 포함하는 메모리 소자 및 커패시터 제조 방법
US20220406884A1 (en) Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure
US20240155824A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2006269823A (ja) 容量素子および容量素子の製造方法
KR20220169882A (ko) 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment