KR20170118837A

KR20170118837A - 단일 및 복수-층 전자 회로들의 부가적 제조

Info

Publication number: KR20170118837A
Application number: KR1020177026305A
Authority: KR
Inventors: 프란세스코 에드워드 데안젤리스
Original assignee: 옵토멕 인코포레이티드
Priority date: 2015-02-18
Filing date: 2016-02-18
Publication date: 2017-10-25
Also published as: WO2016134167A1; EP3259964A1; CN107873141A; EP3259964A4; US20160242296A1; TW201705834A

Abstract

전도성, 절연성 및/또는 유전성 특징부들을 포함하는 회로 층들로서 층간 비아들 및 매립된 전자 컴포넌트들을 포함하는 회로 층들을 구축하기 위해, 전도성, 절연성 및/또는 유전성 물질들의 제어되는 국부적 증착을 이용함으로써, 단일 및 복수-층 전자 회로들의 부가적 제조를 수행하기 위한 방법 및 장치가 개시된다. 상이한 전도성, 절연성 및/또는 유전성 물질들이 회로 내의 상이한 지점들에서 증착될 수 있고, 이에 따라 회로의 임의의 구역은 특정된 전기적, 열적, 혹은 기계적 특성들에 맞추어져 제조될 수 있게 된다. 이와 같은 것은 전자 회로 구현에서 더 많은 기하학적 및 공간적 유연성을 가능하게 하고, 이것은 공간의 이용을 최적화하며, 이에 따라 더 집약적인 소형 회로들이 제조될 수 있게 된다.

Description

단일 및 복수-층 전자 회로들의 부가적 제조

관련 출원들에 대한 상호-참조

본 출원은 미국 가특허 출원 번호 제62/117,935호(발명의 명칭: "Additive Fabrication of Single and Multi-Layer Electronic Circuits", 출원일: 2015년 2월 18일)의 출원에 대해 우선권을 주장하고 아울러 그 혜택을 주장하며, 이러한 특허문헌의 명세서 및 청구항들은 참조로 본 명세서 참조로 통합된다.

본 발명은 복수의 물질들의 제어되는 부가적 증착(controlled additive deposition)을 사용하여 단일 및 복수-층 전자 회로들의 자동화된 제조를 수행하는 것과 관련된 방법 및 장치이다.

다음의 논의는 다수의 공개문헌들 및 참고문헌들을 참조함에 유의해야 한다. 본 명세서에서의 이러한 공개문헌들에 관한 논의는 과학적 원리에 관한 더 완벽한 배경지식을 위해 제공되는 것이고, 이러한 공개문헌들이 특허가능성을 결정할 목적으로 종래 기술임을 인정하는 것으로 해석돼서는 안 된다.

전기적 회로의 제조는 시간 소모적이고 비용이 많이 소비된다. 전형적으로, 인쇄 회로 기판(Printed Circuit Board, PCB)은 컴퓨터 이용 설계(Computer Aided Design, CAD) 소프트웨어를 이용하여 설계되고, 그 설계가 PCB 제조 시설로 보내지고, 여기서 비용 및 관리적/물류적 노력을 요구하며 제조하는데 수 일(days) 내지 수 주(weeks)가 소요될 수 있다. 일단 제조되면, PCB는 조립 시설로 보내지고, 여기서 전자 컴포넌트(electronic component)들이 배치되고 납땜(solder)된다. 이러한 프로세스는 추가적으로 며칠 내지 몇 주를 부가하고, 그리고 추가적인 비용 및 관리적/물류적 노력을 요구한다. 추가적으로, 현행 PCB 제조 방법들은 전자 회로 설계에 있어 많은 제한사항들을 가지고 있는 데, 이러한 제한사항들에는 트레이스(trace) 폭 최소치들 및 간격들, 구멍 크기들, 비아(via) 기학구조들, 표면 컴포넌트들, 및 물질적인 선택사항들이 포함된다. 특화된 고속 신호 경로들, 임의의 층 내에서의 상이한 전도성 및 절연성 물질 특성들, 매립된 컴포넌트(embedded component)들, 임의의 층의 유전성 구역들, 그리고 다른 진보된 능력들과 같은 특징들은 현재 실용적이지 않다. 전자 회로를 구현하기 위해 상부 및 하부 표면들에만 컴포넌트들을 갖고 모두 동일한 물질로 만들어진 상호연결되는 2차원(2D) 층들로 구성되는 PCB의 사용은 전형적으로 성능(performance), 폼 팩터(form factors), 공간적 구성(spatial configurations), 및 용적 사용(volume usage)에 있어 차선적 결과를 초래한다.

본 발명은 회로를 제조하기 위한 방법이고, 이러한 방법은, 컴퓨터의 제어 하에 하나 이상의 물질들을 증착하는 것(여기서, 컴퓨터는 회로를 나타내는 소프트웨어 회로 모델(software circuit model)에 따라 동작하고, 그리고 이러한 증착을 통해, 소프트웨어 회로 모델에 의해 특정되는 물질 특성들(material properties)을 포함하는 증착물(deposit)이 형성됨); 회로 층의 복수의 구역들(sections)을 생성하는 것(여기서, 각각의 구역은 소프트웨어 회로 모델에 의해 특정되는 하나 이상의 물질 특성들을 포함함); 그리고 하나 이상의 적층된 회로 층들을 생성하는 것을 포함하며, 각각의 층은 소프트웨어 회로 모델에 의해 특정되는 물질 특성들을 포함하고, 각각의 층은 소프트웨어 회로 모델에서의 각각의 층에 대응한다. 회로는 바람직하게는 하나 이상의 전도성(conductive) 또는 절연성(insulating) 또는 유전성(dielectric) 전자 특징부(electronic feature)들을 포함하고, 이러한 전자 특징부들은 선택에 따라서는, 배터리들(batteries), 파워 소스들(power sources), 무선 주파수(Radio Frequency, RF) 신호들을 수신할 수 있음과 아울러 전기적 파워(electric power)를 제공할 수 있는 안테나들(antennas), 매립된 파워 소스들(embedded power sources), RF 파워 소스들, 광학적 파워 소스들(optical power sources), 및 포토다이오드들(photodiodes)로 구성되는 그룹으로부터 선택된다. 전도성 전자 특징부들은 선택에 따라서는, 전도성 신호 트레이스들(traces), 비아들(vias), 및 패드들(pads)로 구성되는 그룹으로부터 선택되고, 그리고 선택에 따라서는, 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함한다. 유전성 전자 특징부들은 선택에 따라서는, 매립된 커패시터들(embedded capacitors) 및 유전성 하위층 구역들(dielectric sublayer sections)로 구성되는 그룹으로부터 선택되고, 그리고 선택에 따라서는, 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함한다. 절연성 특징부들은 선택에 따라서는, 매립된 저항기들(embedded resistors)을 포함하고, 그리고 선택에 따라서는, 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함한다. 각각의 구역은 바람직하게는, 전도성, 절연성, 및 유전성으로 구성되는 그룹으로부터 선택되는 물질 특성을 포함한다. 복수의 전도성 구역들은 바람직하게는, 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함하고; 복수의 절연성 구역들은 바람직하게는, 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함하고; 그리고/또는 복수의 유전성 구역들은 바람직하게는, 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함한다. 본 방법은 선택에 따라서는, 적어도 하나의 열적으로 전도성인 구역을 통해 회로 내부로 열을 전달하거나, 또는 회로 외부로 열을 전달하거나, 또는 회로 주변으로 열을 전달하는 것을 포함한다. 소프트웨어 회로 모델은 바람직하게는, 회로의 전기적 컴퓨터 이용 설계(CAD) 레이아웃(electrical Computer Aided Design (CAD) layout)을 포함하고, 그리고 회로의 층별 3-차원 프린팅 표현(layerwise three-dimensional printing representation)을 포함한다.

본 방법의 일 실시예는 하나 이상의 미리결정된 위치들에서 물질을 증착하지 않음으로써 임의의 생성 단계 동안 오목부(pocket)를 형성하는 것; 그리고 오목부 내에 개별적인 전기적 컴포넌트(electrical component)를 배치하는 것, 예컨대 픽 앤 플레이스 로봇 시스템(pick and place robotic system)에 의해 배치하는 것을 포함한다. 이러한 실시예는 선택에 따라서는, 오목부를 포함하는 층 상에 적층되는 추가적 층을 생성함으로써 개별적인 전기적 컴포넌트를 매립하는 것을 포함한다. 이러한 실시예는 또한 바람직하게는, 개별적인 전기적 컴포넌트의 핀(pin)들 또는 패드(pad)들과 전기적으로 접촉하도록 하기 위해 오목부 내에 제 1 전도성 패드들 및/또는 트레이스들을 증착하는 것을 포함하고, 그리고 바람직하게는 제 1 전도성 패드들 또는 트레이스들을 회로의 다른 부분들에 전기적으로 연결하기 위해 오목부의 수직 벽(vertical wall)들을 따라 제 2 전도성 패드들 및/또는 트레이스들을 증착하는 것을 포함한다. 이러한 실시예는 바람직하게는, 제 1 전도성 패드들 및/또는 트레이스들의 상부(top) 상에 솔더 마스크 물질(solder mask material)을 증착하는 것을 포함하고, 그리고 개별적인 전기적 컴포넌트의 핀들 또는 패드들을 제 1 전도성 패드들 및/또는 트레이스들에 납땜(solder)하기 위해 개별적인 전기적 컴포넌트를 가열하는 것을 포함한다.

본 방법은 선택에 따라서는, 선택적 공급선(feed line)을 통해 복수의 물질 컨테이너들(material containers)에 연결가능 증착 헤드(deposition head)를 사용하여 물질을 증착하는 것, 또는 복수의 증착 노즐들(deposition nozzles)을 포함하는 증착 헤드를 통해 물질을 증착하는 것(여기서, 각각의 증착 노즐은 개별적인 물질 컨테이너에 연결됨), 또는 복수의 증착 헤드들을 통해 물질을 증착하는 것(여기서, 각각의 증착 헤드는 개별적인 물질 컨테이너에 연결됨)을 포함한다. 마지막 경우에 있어서, 증착 헤드들은 선택에 따라서는, 상이한 증착 처리량들(throughputs) 및/또는 해상도들(resolutions)을 포함하고, 여기서 바람직하게는, 하나의 증착 헤드는 신속한 광역 증착(rapid large area deposition)을 위해 사용되고, 그리고 하나의 증착 헤드는 세밀한 정밀 증착(fine detail deposition)을 위해 사용된다. 복수의 물질들은 선택에 따라서는, 순차적으로 또는 동시에 증착될 수 있다.

회로는 선택에 따라서는, 미리결정된 기계적 풋프린트(mechanical footprint)에 맞추어져 제조되는 3-차원 형상을 포함한다. 하나 이상의 물질들의 증착은 바람직하게는, 에어로졸 제트 증착(aerosol jet deposition), 잉크 제트 프린팅(ink jet printing), 분말 증착(powder deposition), 압출형 액체 증착(extruded liquid deposition), 또는 와이어 공급형 고체 증착(wire fed solid deposition)을 사용하여 달성된다. 본 방법은 선택에 따라서는, 하나 이상의 증착물들, 구역들, 및/또는 층들을 가열하여 하나 이상의 가열된 증착물들, 구역들 및/또는 층들의 물질 특성을 소결(sinter)시키거나, 또는 치밀(densify)하게 하거나, 또는 처리(treat)하거나, 또는 변경(change)시키는 것을 포함한다. 하나 이상의 물질들은 바람직하게는, 나노분말들(nanopowders), 나노입자 잉크들(nanoparticle inks), 그래핀(graphene), 전도성 잉크들(conductive inks), 유전선 잉크들(dielectric inks), 절연성 잉크들(insulating inks), 분말들(powders), 및 와이어 공급 원료(wire feed stock)로 구성되는 그룹으로부터 선택된다. 복수의 회로 층들이 선택에 따라서는, 상이한 두께들을 갖는다. 본 방법은 선택에 따라서는, 회로 층 내에 전도성 특징부들, 유전성 특징부들, 및/또는 절연성 특징부들을 증착하는 것을 포함한다. 이러한 전도성 특징부들 중 하나는 선택에 따라서는, 표면 전도성 트레이스(surface conductive trace) 바로 아래에 증착되는 매립된 전도성 트레이스를 포함하고, 트레이스들은 수직 이격거리(vertical separation)를 가지며, 수직 이격거리는 트레이스들이 도파관(waveguide)을 생성하기에 충분히 작다. 하나 이상의 구역들은 선택에 따라서는, 열적으로 절연성인 물질을 포함한다. 바깥쪽 층들이 선택에 따라서는, 회로에 의해 생성된 내부 열을 끌어 모으기 위해 열적으로 절연성인 물질을 포함하여, 회로가 극도로 차가운 온도들에서 동작할 수 있게 한다. 증착하는 단계는 선택에 따라서는, 제어되는 분위기에서 그리고 제어되는 온도들에서 수행된다. 하나 이상의 물질들은 바람직하게는, 초기에 기판 상에 증착되고, 여기서 기판은 가열될 수 있고, 냉각될 수 있고, 그리고 또는 하나 이상의 증착 헤드들에 대해 이동될 수 있다. 기판을 가열하는 것 또는 냉각시키는 것은 바람직하게는, 하나 이상의 회로 층들의 물질 특성들 및/또는 스트레스 프로파일(stress profile)을 변경시킨다. 본 방법은 선택에 따라서는, 기계적 및/또는 구조적 컴포넌트들을 증착하는 것을 포함하고, 이러한 기계적 및/또는 구조적 컴포넌트들은 바람직하게는, 폴리머들(polymers), 금속들(metals), 커넥터 몸체들(connector bodies), 커넥터들(connectors), 베이스들(bases), 하우징들(housings), 플랜지들(flanges), 및 인클로저들(enclosures)로 구성되는 그룹으로부터 선택되고, 그리고 회로와 통합될 수 있다.

본 발명의 목적들, 장점들, 및 신규한 특징들, 그리고 응용가능성의 추가 범위는, 부분적으로는, 첨부되는 도면들과 연계되어 제시되는 후속하는 상세한 설명에서 제공될 것이고, 부분적으로는 다음의 설명 내용을 검토함으로써 본 발명의 기술분야에서 숙련된 자들에게 명백하게 될 것이며, 또는 본 발명을 실시함으로써 학습될 수 있다.

첨부되는 도면들은 본 명세서에 통합되고 본 명세서의 일부를 형성하며, 그리고 본 발명의 하나 이상의 실시예들을 예시하고, 아래의 상세한 설명과 함께 본 발명의 원리들을 설명하는 역할을 한다. 이러한 도면들 및 그 안에서의 치수들은 오로지 본 발명의 특정 실시예들을 예시할 목적만을 가지고 있으며 본 발명을 한정하는 것으로 해석되어서는 안 된다. 도면들에서,
도 1은 본 발명의 일 실시예를 도식적으로 나타낸 도면이다.
도 2는 본 발명의 실시예들에 의해 생성되는 회로의 상면도 및 측면도를 보여준다.
도 3은 본 발명의 실시예들에 따른 회로 층 상의 전도성 물질들의 증착을 나타낸 도식적 상면도들을 보여준다.
도 4는 본 발명의 실시예들에 따라 생성되는 다층 회로의 측면도를 보여준다.
도 5는 물질 공급선이 복수의 물질 컨테이너들을 단일 노즐을 포함하는 물질 증착 헤드에 연결하는 본 발명의 일 실시예를 예시한다.
도 6은 도 5의 실시예를 보여주지만, 복수-노즐 물질 증착 헤드를 갖는 실시예를 보여준다.
도 7은 도 5의 실시예를 보여주지만, 복수의 증착 헤드들을 갖는 실시예를 보여준다.

본 발명의 실시예들은 바람직하게는, 시간, 관리적/물류적 노력을 크게 감소시킴과 아울러 잠재적으로 프로토타입(prototype) PCB를 제조하는 비용을 크게 감소시키고, 회로 설계, 특징들, 및 성능에 관한 현행 제조 방법들의 제한사항들을 경감시키고, 그리고 결과적인 전자 회로들의 더 많은 공간적 및 기하학적 유연성을 제공하고, 이것은 더 최적화된 공간 사용을 가능하게 함과 아울러 더 집약적인 소형 회로들을 가능하게 한다. 본 발명의 실시예들은 전자 회로가 소프트웨어 CAD 파일로부터 자동으로 생성될 수 있게 한다. 회로를 제조하기 위한 장치는 회로 설계자들과 동일한 위치에 있을 수 있고, 그리고 현행 공정들의 되풀이되는 지연들, 관리적/물류적 노력들 및 제조 비용들 없이 상대적으로 즉각적인 제품을 생산할 수 있다. 바람직하게는, 회로의 각각의 부분은 증착되며, 사전에 제조되는 래미네이트들(laminates)로부터 만들어지지 않기 때문에, 전도성 및 절연성 물질들이 변경될 수 있고, 그리고 비아들이 임의의 원하는 방식으로 만들어질 수 있는데, 왜냐하면 드릴링(drilling)이 요구되지 않기 때문이다. 저항성 및 유전성 컴포넌트들은 외부의 별개의 컴포넌트들을 사용하는 대신 층들 내에 직접적으로 증착될 수 있다. 회로 층들은 상이한 지점들에서 상이한 치수들, 물질들 및 두께들로 만들어질 수 있고, 그리고 전기적 회로의 3D 공간 풋프린트는 전기적 성능, 형태 및 적합성(fit), 그리고/또는 용적 최소화를 위해 맞춤제조될 수 있고 최적화될 수 있다. 본 명세서 및 청구항들 전체에 걸쳐 사용되는 바와 같은 용어 "회로(circuit)"는 임의의 회로, 전자 회로, 회로 기판, PCB, 등을 의미한다.

회로 설계를 갖는 CAD 파일은 바람직하게는, 소프트웨어를 통해 처리되어 회로의 층별 표현을 발생시키며, 이것은 부가적 제조 공정을 유도한다. 전도성 및 절연성 특징부들이 모두 각각의 특징부에 대한 외형(contour)들로서 증착된다. 하나 이상의 증착 헤드들이 이용될 수 있고, 각각의 증착 헤드는 하나 이상의 물질들을 증착할 수 있다. 하나 이상의 증착된 외형들은 구역들을 생성하는데 사용될 수 있고, 그리고 하나 이상의 구역들은 바람직하게는, 전자 회로의 층들을 생성하는데 사용된다. 외형들은 또한 바람직하게는, 각각의 구역 및 회로의 층 상에 증착될 수 있는 전도성 트레이스들을 생성하는데 사용된다. 임의의 증착된 외형, 구역, 혹은 층은, 전도성, 유전성, 및/또는 절연성 특성들의 임의의 조합을 부여할 수 있는 하나 이상의 물질들을 포함할 수 있다.

그 다음에, 전기적 회로가 바람직하게는, 층별로 구축되고, 여기서 각각의 층은 하나 이상의 외형들로부터 생성되는 구역들을 포함한다. 층들은 상이한 두께들을 가질 수 있는데, 왜냐하면 층들은 부가적 증착에 의해 생성되기 때문이다. (회로 층들을 가로질러 트레이스들을 연결하는) 비아들이, 수직으로 혹은 대각선으로 진행하도록 만들어질 수 있고, 그리고 임의의 형상들 및 기하구조들을 가질 수 있고, 그리고 상이한 물질들을 포함할 수 있어, 특정 기능을 위한 이들의 전기적 및 신호 전송 특성들이 최적화되게 된다. 회로 층들의 외형들 및 구역들도 또한, 임의의 기하구조들 및 형상을 가질 수 있고, 그리고 상이한 물질들을 포함할 수 있어, 특정된 전도성, 절연성 및 유전성 특성들이 달성되게 되고 아울러 다른 전기적 및 신호 전송 특성들이 최적화되게 된다.

임의의 직접 증착 방법이 사용될 수 있으며, 이러한 직접 증착 방법은 에어로졸 제트, 잉크 제트, 분말 증착, 압출형 액체 증착, 와이어 공급형 고체 증착, 등을 포함하지만 이러한 것으로만 한정되지 않는다. 물질들은, 나노분말들, 나노입자 잉크들, 전도성 잉크들 혹은 분말들, 복수-물질 와이어 공급 원료, 그리고/또는 전기적, 열적 혹은 기계적 특성들의 임의의 조합을 갖는 고체, 액체, 혹은 기체 물질 원료의 임의의 형태를 포함할 수 있다.

본 발명의 일 실시예에서, 각각의 층 내에는 오목부들이 만들어지는데 여기서 오목부들은 개별적 전자 컴포넌트들이 오목부들 내에 배치될 수 있도록 전도성 패드들 혹은 연결부들을 갖고 있다. 매립되는 개별적인 전자 컴포넌트들은 오목부들 내부에 배치되고, 그리고 개별적인 컴포넌트들의 단자들 혹은 연결 지점들이 해당 컴포넌트를 위한 오목부와 관련된 전도성 패드들 혹은 연결부들에 전도가능하게 결합되도록 전도성 물질이 증착된다.

도 1에서 보여지는 바와 같이, 소프트웨어 회로 모델(150)을 갖는 컴퓨터(140)는 3개의 공간 방향들(110) 중 하나 이상의 방향으로 선택적 증착 헤드(100)를 구동한다. 회로 모델(150)에 근거하여, 컴퓨터(14)는 기판(120) 혹은 이전에 증착된 층(125) 상에 전도성, 절연성, 유전성, 혹은 다른 물질(105)을 증착하기 위해 선택적 증착 헤드(100)를 제어한다. 층(125)에서의 상이한 컬러들은 상이한 절연성 및 유전성 구역들에 대응하며, 이러한 구역들의 증착들이 층을 형성한다. 구역(130)은 현재 증착되고 있는 층 상의 완성된 구역의 예이다. 도 2는 회로 층(200)의 상면도를 보여준다. 각각의 하위층 구역(sublayer section)(예를 들어, 구역(210))은 선택에 따라서는, 맞춤제조된 절연성 및 유전성 특성들을 갖고 있는 상이한 증착된 물질을 포함한다. 완성된 다층 회로(220)의 측면도가 도 2에서 보여지며, 여기서 상이 층 두께들(240, 245)이 보여질 수 있다. 하위층 물질 구역(230)이 또한 측면으로부터 보여진다.

도 3은 회로 층(300) 상의 전도성 물질들의 증착을 나타낸 도식적 상면도들을 보여준다. 컴포넌트 패드들(320), 트레이스들(310, 330), 그리고 층간 비아(340)가, 밑에 있는 층(underlying layer)(혹은 하위층)의 절연성 혹은 유전성 구역들 상에 전도성 물질들을 증착함으로써 형성된다. 전도성 트레이스들(310, 330)은 상이한 전도성 물질들을 포함할 수 있고, 이러한 전도성 물질들 각각은 트레이스의 특정된 전기적 특성들에 맞게 제조된 것이다. 증착된 전도성 트레이스들, 패드들, 및 비아들은, 특정된 컨덕턴스(conductance), 임피던스(impedance), 주파수(frequency), 및 다른 특성들을 부여하기 위해 상이한 두께들, 폭들, 및 임의의 형상들을 가질 수 있다. 보여지는 실시예에서, 하위층 구역들(350, 360)은 2개의 상이한 절연성 물질들을 포함하고, 반면 하위층 구역들(370, 380)은 2개의 상이한 유전성 물질들을 포함하는데, 이러한 물질들은 모두 해당하는 구역들에서 회로의 특정된 전기적 및 열적 특성들에 근거하여 선택된다. 예를 들어, 상대적으로 높은 열적 컨덕턴스(thermal conductance)를 갖는 절연성 구역은 고온 회로 컴포넌트(hot circuit component)로부터의 열을 운반하는데 사용될 수 있다.

도 4는 다층 회로(400)의 측면도를 보여준다. 단일 층 비아(410) 및 복수 층 비아(420)가 보여지며, 이러한 비아들은 하나 이상의 층들을 가로질러 전도성 트레이스들을 연결한다. 층 표면 상의 전도성 트레이스(430)와 전도성 트레이스(430) 바로 밑에서 층 내에 매립된 전도성 트레이스(435)는 매우 높은 주파수 신호들을 낮은 손실로 전송하기 위해 매우 좁은 내부 간격(internal spacing)을 갖는 도파관을 형성한다. 개별적인 전자 컴포넌트(450)가 컴포넌트 오목부(440) 내에 배치되고, 이러한 컴포넌트 오목부(440)는 바람직하게는, 해당 위치에서의 증착된 물질이 없게 함으로써 형성된다. 전도성 트레이스(445)는 바람직하게는, 후속적으로 오목부의 경사면 아래로 증착되고, 이에 따라 컴포넌트 오목부(440) 내부의 전도성 패드들(460)에 접촉하게 되며, 전도성 패드들(460) 각각에는 삽입되는 개별적인 전기적 컴포넌트(450)의 핀 혹은 접촉부가 연결된다. 매립되는 컴포넌트 위에 후속 층이 증착될 수 있다. 이러한 오목부 형성 공정은 개별적인 전자 컴포넌트들(예컨대, 매립되는 개별적인 전자 컴포넌트(470))가 회로 층들 내에 매립될 수 있게 하고, 이것은 결과적으로 폼 팩터를 더 작게 할 수 있으며, 컴포넌트 밀도를 더 높일 수 있고, 그리고 배선 경로를 더 짧게 할 수 있다. 본 발명의 일 실시예에서, 픽 앤 플레이스 로봇이 개별적인 전기적 컴포넌트들을 대응하는 컴포넌트 오목부들 내에 배치한다. 컴포넌트들을 제자리에 유지시키기 위해 페이스트(paste) 혹은 플럭스(flux)가 전도성 패드들(460) 상에 증착될 수 있고, 컴포넌트 핀들 혹은 접촉부들을 패드들에 납땜하기 위해 국부적 열 소소(localized heat source)가 사용된다.

도 5는 제안되는 발명의 일 실시예를 예시하며, 여기서 물질 공급선(500)은 선택적 물질 증착 헤드(100)에 연결되고, 아울러 다양한 물질 저장용기(material bin)들에 연결된다. 보여지는 실시예에서, 물질 컨테이너들(510, 520)은 2개의 상이한 절연성 물질들을 포함하고, 물질 컨테이너들(530, 540)은 2개의 상이한 전도체 물질들을 포함하고, 그리고 물질 컨테이너들(550, 560)은 2개의 상이한 유전체들을 포함한다. 물질 컨테이너(570)는 솔더 마스크 물질을 포함하는데, 이러한 솔더 마스크 물질은 개별적인 컴포넌트들과 관련된 패드들 및 트레이스들을 코팅(coating)하는데 사용될 수 있고, 따라서 개별적인 컴포넌트들을 선택사항인 열 소스(heat source)(580)를 사용하여 층 상에 납땜하는 것이 용이하게 된다. 회로 모델(150)에 근거하여, 컴퓨터(140)는 다양한 물질 저장용기들이 적절한 물질을 공급선(500) 및 선택적 물질 증착 헤드(100)로 공급할 수 있게 한다. 그 다음에, 선택적 물질 증착 헤드(100)는 증착 스트림(deposition stream)을 통해 현재 층 상에 물질을 증착하고, 다양한 복수-물질 회로 층들을 효과적으로 프린팅한다. 물질 저장용기들(590)은 폴리머들 혹은 금속들과 같은 물질들을 포함하는데, 이러한 물질들은 전기적 회로 상에 기계적 및 구조적 특징부들(예컨대, 커넥터 몸체들, 하우징들, 플랜지들, 인클로저들, 및 다른 특징부들)을 제조하는데 사용된다.

도 6은 도 5의 실시예를 나타내고 있지만, 복수-노즐 선택적 증착 헤드(600)를 갖는 실시예를 나타낸다. 복수-노즐 선택적 증착 헤드(600)의 각각의 노즐은 바람직하게는, 복수의 공급선을 갖는 공급소(610)에서의 전용 공급선에 의해 공급을 받는데, 여기서 전용 공급선은 물질 컨테이너들 중 하나에 연결되어 있다. 이러한 실시예에서, 컴퓨터(140)는 각각의 노즐을 간단히 제어하여 각각의 노즐의 물질이 적절한 위치에서 증착 스트림들(605)을 통해 증착되게 한다.

도 7은 도 5의 실시예를 나타내고 있는데, 차이점은 복수의 선택적 증착 헤드들(700, 710, 720)을 갖는다는 것이다. 각각의 선택적 증착 헤드는 바람직하게는, 복수의 공급선을 갖는 공급소(730)에서의 전용 공급선에 의해 공급을 받는다. 이러한 실시예에서, 컴퓨터(140)는 물질을 층 상의 적절한 위치들에서 증착하도록 요구되는 바에 따라 각각의 선택적 증착 헤드를 제어한다. 선택적 증착 헤드들(700, 710, 720)은 상이한 증착 속도들을 제공할 수 있는데, 예를 들어, 하나의 헤드는 커다란 절연성 층을 신속하게 증착하는데 사용될 수 있고, 반면 또 하나의 다른 헤드는 매우 작은 그리고/또는 정밀한 전도성 트레이스들을 증착하는데 사용된다.

비록 본 발명이 본 명세서에서 개시되는 실시예들을 특정적으로 참조하여 상세히 설명되었지만, 다른 실시예들이 동일한 결과들을 달성할 수 있다. 본 발명의 변형들 및 수정들은 본 발명의 기술분야에서 숙련된 자들에게는 명백하게 될 것이고, 본 개시내용은 이러한 수정들 및 등가물들을 모두 포괄하도록 의도된 것이다. 앞에서 인용된 모든 특허들, 참고문헌들, 및 공개문헌들의 전체 개시내용은 참조로 본 명세서에 통합된다.

Claims

회로를 제조하기 위한 방법으로서, 상기 방법은,
컴퓨터의 제어 하에 하나 이상의 물질들을 증착하는 단계와, 여기서 상기 컴퓨터는 상기 회로를 나타내는 소프트웨어 회로 모델(software circuit model)에 따라 동작하고, 그리고 상기 증착을 통해, 상기 소프트웨어 회로 모델에 의해 특정되는 물질 특성들(material properties)을 포함하는 증착물(deposit)이 형성되고;
회로 층의 복수의 구역들(sections)을 생성하는 단계와, 여기서 각각의 구역은 상기 소프트웨어 회로 모델에 의해 특정되는 하나 이상의 물질 특성들을 포함하고; 그리고
하나 이상의 적층된 회로 층들을 생성하는 단계를 포함하며,
각각의 층은 상기 소프트웨어 회로 모델에 의해 특정되는 물질 특성들을 포함하고, 각각의 층은 상기 소프트웨어 회로 모델에서의 각각의 층에 대응하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 회로는 하나 이상의 전도성(conductive) 또는 절연성(insulating) 또는 유전성(dielectric) 전자 특징부(electronic feature)들을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제2항에 있어서,
상기 전자 특징부들은, 배터리들(batteries), 파워 소스들(power sources), 무선 주파수(Radio Frequency, RF) 신호들을 수신할 수 있음과 아울러 전기적 파워(electric power)를 제공할 수 있는 안테나들(antennas), 매립된 파워 소스들(embedded power sources), RF 파워 소스들, 광학적 파워 소스들(optical power sources), 및 포토다이오드들(photodiodes)로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제2항에 있어서,
상기 전도성 전자 특징부들은, 전도성 신호 트레이스들(traces), 비아들(vias), 및 패드들(pads)로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제2항에 있어서,
상기 전도성 전자 특징부들은 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제2항에 있어서,
상기 유전성 전자 특징부들은, 매립된 커패시터들(embedded capacitors) 및 유전성 하위층 구역들(dielectric sublayer sections)로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제2항에 있어서,
상기 유전성 전자 특징부들은 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제2항에 있어서,
상기 절연성 특징부들은 매립된 저항기들(embedded resistors)을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제2항에 있어서,
상기 절연성 전자 특징부들은 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
각각의 구역은 전도성, 절연성, 및 유전성으로 구성되는 그룹으로부터 선택되는 물질 특성을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제10항에 있어서,
복수의 전도성 구역들은 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함하고,
복수의 절연성 구역들은 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함하고, 그리고/또는
복수의 유전성 구역들은 상이한 물질들, 상이한 형상들, 상이한 폭들, 및/또는 상이한 두께들을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 방법은 적어도 하나의 열적으로 전도성인 구역을 통해 상기 회로 내부로 열을 전달하거나, 또는 상기 회로 외부로 열을 전달하거나, 또는 상기 회로 주변으로 열을 전달하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 소프트웨어 회로 모델은 상기 회로의 전기적 컴퓨터 이용 설계(CAD) 레이아웃(electrical Computer Aided Design (CAD) layout)을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 소프트웨어 회로 모델은 상기 회로의 층별 3-차원 프린팅 표현(layerwise three-dimensional printing representation)을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 방법은 하나 이상의 미리결정된 위치들에서 물질을 증착하지 않음으로써 임의의 생성 단계 동안 오목부(pocket)를 형성하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제15항에 있어서,
상기 방법은 또한, 상기 오목부 내에 개별적인 전기적 컴포넌트(electrical component)를 배치하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제16항에 있어서,
상기 배치하는 단계는 픽 앤 플레이스 로봇 시스템(pick and place robotic system)에 의해 수행되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제16항에 있어서,
상기 방법은 또한, 상기 오목부를 포함하는 층 상에 적층되는 추가적 층을 생성함으로써 상기 개별적인 전기적 컴포넌트를 매립하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제16항에 있어서,
상기 방법은 또한, 상기 개별적인 전기적 컴포넌트의 핀(pin)들 또는 패드(pad)들과 전기적으로 접촉하도록 하기 위해 상기 오목부 내에 제 1 전도성 패드들 및/또는 트레이스들을 증착하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제19항에 있어서,
상기 방법은 상기 제 1 전도성 패드들 또는 트레이스들을 상기 회로의 다른 부분들에 전기적으로 연결하기 위해 상기 오목부의 수직 벽(vertical wall)들을 따라 제 2 전도성 패드들 및/또는 트레이스들을 증착하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제19항에 있어서,
상기 방법은 상기 제 1 전도성 패드들 및/또는 트레이스들의 상부(top) 상에 솔더 마스크 물질(solder mask material)을 증착하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제21항에 있어서,
상기 방법은 또한, 상기 개별적인 전기적 컴포넌트의 핀들 또는 패드들을 상기 제 1 전도성 패드들 및/또는 트레이스들에 납땜(solder)하기 위해 상기 개별적인 전기적 컴포넌트를 가열하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 방법은 증착 헤드(deposition head)를 통해 물질을 증착하는 단계를 포함하고,
상기 증착 헤드는 선택적 공급선(feed line)을 통해 복수의 물질 컨테이너들(material containers)에 연결가능한 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 방법은 증착 헤드를 통해 물질을 증착하는 단계를 포함하고,
상기 증착 헤드는 복수의 증착 노즐들(deposition nozzles)을 포함하고, 각각의 증착 노즐은 개별적인 물질 컨테이너에 연결되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제24항에 있어서,
상기 방법은 복수의 물질들을 순차적으로 또는 동시에 증착하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 방법은 복수의 증착 헤드들을 통해 물질을 증착하는 단계를 포함하고,
각각의 증착 헤드는 개별적인 물질 컨테이너에 연결되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제26항에 있어서,
상기 방법은 복수의 물질들을 순차적으로 또는 동시에 증착하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제26항에 있어서,
상기 증착 헤드들은 상이한 증착 처리량들(throughputs) 및/또는 해상도들(resolutions)을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제28항에 있어서,
하나의 증착 헤드는 신속한 광역 증착(rapid large area deposition)을 위해 사용되고,
하나의 증착 헤드는 세밀한 정밀 증착(fine detail deposition)을 위해 사용되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 회로는 미리결정된 기계적 풋프린트(mechanical footprint)에 맞추어져 제조되는 3-차원 형상을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
하나 이상의 물질들의 증착은, 에어로졸 제트 증착(aerosol jet deposition), 잉크 제트 프린팅(ink jet printing), 분말 증착(powder deposition), 압출형 액체 증착(extruded liquid deposition), 또는 와이어 공급형 고체 증착(wire fed solid deposition)을 사용하여 달성되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 방법은 하나 이상의 증착물들, 구역들, 및/또는 층들을 가열하여 상기 하나 이상의 가열된 증착물들, 구역들 및/또는 층들의 물질 특성을 소결(sinter)시키거나, 또는 치밀(densify)하게 하거나, 또는 처리(treat)하거나, 또는 변경(change)시키는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 하나 이상의 물질들은, 나노분말들(nanopowders), 나노입자 잉크들(nanoparticle inks), 그래핀(graphene), 전도성 잉크들(conductive inks), 유전선 잉크들(dielectric inks), 절연성 잉크들(insulating inks), 분말들(powders), 및 와이어 공급 원료(wire feed stock)로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
복수의 회로 층들이 상이한 두께들을 갖는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 방법은 회로 층 내에 전도성 특징부들, 유전성 특징부들, 및/또는 절연성 특징부들을 증착하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제35항에 있어서,
상기 전도성 특징부들 중 하나는 표면 전도성 트레이스(surface conductive trace) 바로 아래에 증착되는 매립된 전도성 트레이스를 포함하고,
상기 트레이스들은 수직 이격거리(vertical separation)를 가지며, 상기 수직 이격거리는 상기 트레이스들이 도파관(waveguide)을 생성하기에 충분히 작은 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 하나 이상의 구역들은 열적으로 절연성인 물질을 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제37항에 있어서,
상기 방법은, 상기 회로에 의해 생성된 내부 열을 끌어 모으는 열적으로 절연성인 물질을 포함하는 바깥쪽 층들을 포함하여, 상기 회로가 극도로 차가운 온도들에서 동작할 수 있게 하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 증착하는 단계는 제어되는 분위기에서 그리고 제어되는 온도들에서 수행되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 하나 이상의 물질들은 초기에 기판 상에 증착되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제40항에 있어서,
상기 방법은 또한, 상기 기판을 가열하는 단계와, 상기 기판을 냉각시키는 단계와, 그리고/또는 하나 이상의 증착 헤드들에 대해 상기 기판을 이동시키는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제41항에 있어서,
상기 기판을 가열하는 단계 또는 냉각시키는 단계는 하나 이상의 회로 층들의 물질 특성들 및/또는 스트레스 프로파일(stress profile)을 변경시키는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제1항에 있어서,
상기 방법은 또한, 기계적 및/또는 구조적 컴포넌트들을 증착하는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제43항에 있어서,
상기 기계적 및/또는 구조적 컴포넌트들은, 폴리머들(polymers), 금속들(metals), 커넥터 몸체들(connector bodies), 커넥터들(connectors), 베이스들(bases), 하우징들(housings), 플랜지들(flanges), 및 인클로저들(enclosures)로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 회로를 제조하기 위한 방법.
제43항에 있어서,
상기 방법은 상기 기계적 및/또는 구조적 컴포넌트들을 상기 회로와 통합시키는 단계를 포함하는 것을 특징으로 하는 회로를 제조하기 위한 방법.