CN107873141A - 单层和多层电子电路的附加制造 - Google Patents

单层和多层电子电路的附加制造 Download PDF

Info

Publication number
CN107873141A
CN107873141A CN201680022881.4A CN201680022881A CN107873141A CN 107873141 A CN107873141 A CN 107873141A CN 201680022881 A CN201680022881 A CN 201680022881A CN 107873141 A CN107873141 A CN 107873141A
Authority
CN
China
Prior art keywords
deposition
circuit
different
conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680022881.4A
Other languages
English (en)
Inventor
弗朗西斯科·爱德华·迪安杰利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optomec Inc
Original Assignee
Optomec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optomec Inc filed Critical Optomec Inc
Publication of CN107873141A publication Critical patent/CN107873141A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种用于通过使用导电、绝缘和/或介电材料的定向局部沉积构建并入了导电、绝缘和/或介电特征的电路层(包括层间通孔和嵌入式电子组件)来附加制造单层和多层电子电路的方法和装置。可以将不同的导电、绝缘和/或介电材料沉积在电路中的不同点处，使得电路的任何分区可以适合特定的电气、热或机械属性。这使得能够在电子电路实现中实现更多几何和空间灵活性，这优化了空间的使用，使得可以制造更紧凑的电路。

Description

单层和多层电子电路的附加制造
相关申请的交叉引用
本申请要求于2015年2月18日提交的题为“Additive Fabrication of Singleand Multi-Layer Electronic Circuits”的美国临时专利申请No.62/117,935的优先权和权益,其说明书和权利要求书通过引用并入本文。
技术领域
本发明是一种涉及使用多种材料的受控附加沉积的单层和多层电子电路的自动制造的方法和装置。
背景技术
应该注意的是，以下讨论涉及许多出版物和参考文献。本文对这些出版物的讨论是为了更完整的科学原理背景而给出的，而不应被解释为承认这样的出版物作为可专利性确定目的的现有技术。
电路的制造是耗时且昂贵的。通常，使用计算机辅助设计(CAD)软件来设计印刷电路板(PCB)，并将设计发送到PCB制造车间，在制造车间，这一工艺可能花费数天至数周时间以进行制造，同时招致成本和行政/物流工作量。一旦完成制造，PCB被送到组装车间，在此，电子组件被放置和焊接。该工艺又增加了附加的几天到几周，并招致了附加的成本和行政/物流工作量。此外，当前的PCB制造方法关于电子电路设计有许多限制，这些限制包括迹线宽度最小值和间距、孔尺寸、通孔几何形状、表面组件和材料选项。目前，不能实现以下特征，诸如：特殊化的高速信号路径、层内的不同导电和绝缘材料属性、嵌入式组件、层的介电分区以及其他高级能力。使用包括全部由相同材料制成的互连2D层的仅在顶表面和底表面上具有组件的PCB来实现电子电路通常导致次优的性能、形状因子、空间配置和体积使用。
发明内容
本发明是一种用于制造电路的方法，所述方法包括：在计算机的控制下沉积一种或多种材料，所述计算机根据表示所述电路的软件电路模型进行操作，由此形成包括由所述软件电路模型指定的材料属性的沉积；制作电路层的多个分区，每个分区包括由所述软件电路模型指定的一种或多种材料属性；以及制作一个或多个堆叠电路层，每个层包括由所述软件电路模型指定的材料属性，每个层对应于所述软件电路模型中的相应层。所述电路优选地包括一个或多个导电、绝缘或介电电子特征，所述电子特征可选地选自包括以下各项的组：电池、电源、能够接收射频(RF)信号并提供电力的天线、嵌入式电源、RF电源、光学电源和光电二极管。所述导电电子特征可选地选自包括以下各项的组：导电信号迹线、通孔和焊盘，并且可选地包括不同材料、不同形状、不同宽度和/或不同厚度。所述介电电子特征可选地选自包括以下各项的组：嵌入式电容器和介电子层分区，并且可选地包括不同材料、不同形状、不同宽度和/或不同厚度。所述绝缘特征可选地包括嵌入式电阻器，并且可选地包括不同材料、不同形状、不同宽度和/或不同厚度。每个分区优选地包括选自包括导电、绝缘和介电的组的材料属性。多个导电分区优选地包括不同材料、不同形状、不同宽度和/或不同厚度，多个绝缘分区优选地包括不同材料、不同形状、不同宽度和/或不同厚度，和/或多个介电分区优选地包括不同材料、不同形状、不同宽度和/或不同厚度。所述方法可选地包括：经由至少一个热导分区，将热传入电路、传出电路或在电路周围传送。所述软件电路模型优选地包括：电路的电气计算机辅助设计(CAD)布局和电路的分层三维打印表示。
所述方法的一个实施例包括：通过在一个或多个预定位置不沉积材料，在任一制作步骤期间形成口袋状部，以及诸如通过使用取放机器人系统来执行在所述口袋状部中布置分立电气组件。该实施例可选地包括：通过制作堆叠在包括所述口袋状部的层上的附加层，嵌入所述分立电气组件。该实施例优选地还包括在所述口袋状部中沉积第一导电焊盘和/或迹线，以与所述分立电气组件的管脚或焊盘进行电接触，以及优选地包括沿所述口袋状部的竖直壁沉积第二导电焊盘和/或迹线，以将所述第一导电焊盘或迹线与所述电路的其他部分电连接。该实施例优选地包括：在所述第一导电焊盘和/或迹线的顶部上沉积焊接掩模材料，以及对所述分立电气组件加热，以将其管脚或焊盘焊接到所述第一导电焊盘和/或迹线。
所述方法可选地包括：经由能够通过选择性馈送线连接到多个材料容器的沉积头沉积材料，经由包括多个沉积喷嘴的沉积头沉积材料，每个沉积喷嘴连接到不同的材料容器，或经由多个沉积头沉积材料，每个沉积头连接到不同的材料容器。在最后一种情况中，所述沉积头可选地包括不同的沉积输出量和/或分辨率，优选地，其中，一个沉积头用于快速大面积沉积，以及一个沉积头用于精细细节沉积。多种材料可以可选地是顺序地或同时地沉积的。
所述电路可选地包括适合预定机械占用面积的三维形状。优选地，使用以下方式完成对一种或多种材料的沉积：喷雾沉积、喷墨打印、粉末沉积、挤液沉积或送丝固体沉积。所述方法可选地包括：加热一个或多个沉积物、分区和/或层，以烧结、致密、处理或改变一个或多个加热后的沉积物、分区和/或层的材料属性。所述一种或多种材料优选地选自包括以下各项的组：纳米粉末、纳米颗粒油墨、石墨烯、导电油墨、介电油墨、绝缘油墨、粉末和送丝原料。多个电路层可选地具有不同厚度。所述方法可选地包括：在电路层内沉积导电特征、介电特征和/或绝缘特征。这些导电特征之一可选地包括：直接沉积在表面导电迹线下的嵌入式导电迹线，所述表面导电迹线和所述嵌入式导电迹线具有足够小的垂直间隔以使得它们形成波导。一个或多个分区可选地包括绝热材料。外层可选地包括绝热材料，用于截留由电路产生的内部热量，由此使得所述电路能够在极冷温度下操作。所述沉积步骤可选地是在受控温度下在受控气氛中执行的。所述一种或多种材料优选地初始沉积在衬底上，所述衬底可以被加热、冷却和/或相对于一个或多个沉积头移动。加热或冷却所述衬底优选地改变一个或多个电路层的所述材料属性和/或应力分布。所述方法可选地包括沉积机械和/或结构组件，所述机械和/或结构组件优选地选自包括以下各项的组：聚合物、金属、连接器主体、连接器、基底、外罩、凸缘和外壳，并且能够与电路集成。
本发明的目的、优点和新颖特征以及应用性的进一步范围将在下面结合附图的详细描述中部分阐述，并且在对下文进行检查后部分地将对本领域技术人员来说是显而易见的，或可以通过实践本发明来得知。
附图说明
并入说明书并形成说明书一部分的附图示出了本发明的一个或多个实施例，与说明书一起用于解释本发明的原理。附图以及其中的尺寸只为了说明本发明的特定实施例的目的，而不用来限制本发明。在附图中：
图1是根据本发明实施例的示意图。
图2示出了通过本发明实施例制作的电路的顶视图和侧视图。
图3示出了根据发明实施例在电路层上沉积导电材料的示意顶视图。
图4示出了根据本发明实施例制作的多层电路的侧视图。
图5示出了本发明的实施例，其中材料馈送线将多个材料容器连接到包括单个喷嘴的材料沉积头。
图6示出了图5的实施例，但具有多喷嘴材料沉积头。
图7示出了图5的实施例，但具有多个沉积头。
具体实施方式
本发明的实施例优选地大大减少了制造原型PCB的时间、行政/物流工作量以及潜在地减少了成本，减轻了当前制造方法对电路设计、特征和性能的限制，并提供了所得到的电子电路的更多的空间和几何灵活性，这允许空间的更佳利用和更紧凑的电路。本发明的实施例使得能够根据软件CAD文件自动制作电子电路。制造电路的装置可以与电路设计者位于相同的位置，并且可以制作相对即时的产品，而不会重现当前工艺的延迟、管理/物流工作量和制造成本。由于电路的每个部分优选地被沉积并且不由预制的叠层制成，所以导电和绝缘材料可以改变，并且因为不需要钻孔，所以可以以任何需要的方式制作通孔。电阻和介电组件可以直接沉积在层中，而不是使用外部分立组件。可以在不同的点处制造具有不同尺寸、材料和厚度的电路层，并且可以针对电气性能、形式和配合和/或总体积最小化来调整和优化电路的3D空间占用面积。如在整个说明书和权利要求书中所使用的，术语“电路”是指电路、电子电路、电路板、PCB等。
具有电路设计的CAD文件优选地通过软件来处理，以产生驱动附加制造工艺的电路的分层表示。导电和绝缘特征二者都被沉积，作为每个特征的轮廓。可以利用一个或多个沉积头，并且每个沉积头可以沉积一种或多种材料。可以使用一个或多个沉积的轮廓来创建分区，并且优选地使用一个或多个分区来创建电子电路的层。轮廓还优选用于创建可以沉积在电路的每个分区和层上的导电迹线。任何沉积的轮廓、截面或层可以包括可以赋予导电、介电和/或绝缘属性的任何组合的一种或多种材料。
从而，所述电子电路优选地逐层构建，其中，每个层包括根据一个或多个轮廓创建的分区。层可以具有不同的厚度，这是因为它们是通过附加沉积创建的。(跨电路层的连接迹线的)通孔可以垂直地或对角地延伸，可以具有任意形状和几何结构，并且可以包括不同的材料，以优化其针对特定功能的电气特性和信号传输特性。电路层的轮廓和分区还可以具有任意的几何结构和形状，并且可以包括不同的材料，以实现特定的导电、绝缘和介电属性，并优化其它电气属性和信号传输属性。
可以使用任何直接沉积方法，包括但不限于，喷雾、喷墨、粉末沉积、挤液沉积、送丝固体沉积等。材料可以包括纳米粉末、纳米颗粒油墨、导电油墨或粉末、多材料送丝原料和/或具有电、热或机械属性的任何组合的任何形式的固体、液体或气体材料原料。
在本发明的一个实施例中，在每个层中制成具有导电焊盘或连接的口袋状部，使得分立电子组件可以置于其中。嵌入式分立电子组件被放置在口袋状部内，并且导电材料被沉积为使得分立组件的端子或连接点导电地耦接到与该组件的口袋状部相关联的导电焊盘或连接。
如图1所示，具有软件电路模型150的计算机140在三个空间方向110中的一个或多个方向上驱动选择性沉积头100。基于电路模型150，计算机140指示选择性沉积头100将导电、绝缘、介电或其它材料105沉积到衬底120或先前沉积的层125上。层125中的不同颜色对应于其沉积构成所述层的不同绝缘和介电分区。分区130是当前被沉积的层上的完成分区的示例。图2示出了电路层200的顶视图。每个子层分区(例如，分区210)可选地包括具有调整的绝缘和介电属性的不同沉积材料。图2中示出了完成多层电路220的侧视图，其中可以看到不同层厚度240、245。还可以从侧面看到子层材料分区230。
图3示出了在电路层300上导电材料的沉积的示意顶视图。通过在下层(或子层)的绝缘或介电分区上沉积导电材料来形成组件焊盘320、迹线310、330和层间通孔340。导电迹线310、330可以包括不同的导电材料，每种导电材料适合迹线的指定的电气特性。沉积的导电迹线、焊盘和通孔可以具有不同的厚度、宽度和任意形状，以便赋予指定的电导、阻抗、频率和其它特性。在所示的实施例中，子层分区350、360包括两种不同的绝缘材料，而子层分区370、380包括两种不同的介电材料，它们都是基于这些分区中电路的指定的电气和热特性来选择的。例如，可以使用具有相对较高导热性的绝缘分区来从热电路组件传输热量。
图4示出了多层电路400的侧视图。示出了单层通孔410和多层通孔420，它们连接跨一个或多个层的导电迹线。层表面上的导电迹线430和嵌入刚好在430之下的层中的导电迹线435形成具有非常紧密的内部间隔的波导，用于特高频信号的低损耗传输。分立电子组件450设置在组件口袋状部440中，该口袋状部440优选地由于在该位置处不存在沉积材料而形成。随后，导电迹线445优选地沿着口袋状部的斜面向下沉积，使得它接触组件口袋状部440内的导电焊盘460，其中，插入的分立电气组件450的引脚或触点连接到导电焊盘460中的每一个。后续层可以沉积在嵌入式组件上方。这种口袋状部形成工艺允许将诸如嵌入式分立电子组件470的分立电子组件嵌入电路层内，导致更小的形状因子、更高的组件密度和更短的布线路径。在本发明的一个实施例中，取放机器人将分立电气组件设置到相应的组件口袋状部中。可以在导电焊盘460上沉积焊膏或焊剂，以将组件保持在适当位置，同时使用局部热源将组件管脚或触点焊接到焊盘。
图5示出了所提出的发明的实施例，其中材料馈送线500连接到选择性材料沉积头100和各种材料箱。在所示的实施例中，材料容器510、520包含两种不同的绝缘材料，材料容器530、540包含两种不同的导体材料，并且材料容器550、560包含两种不同的介电材料。材料容器570包含焊接掩模材料，其可用于涂覆与分立组件相关联的焊盘和迹线，从而便于使用可选的热源580将它们焊接到层上。基于电路模型150，计算机140使得各种材料箱能够将适当的材料供应到馈送线500和选择性材料沉积头100中。选择性材料沉积头100然后通过沉积流将材料沉积到当前层上，有效地印刷各种多材料电路层。材料箱590包含诸如聚合物或金属的材料，这些材料用于在电路上制造机械和结构特征，例如连接器主体、外罩、凸缘、外壳和其它特征。
图6描绘了图5的实施例，但具有多喷嘴选择性沉积头600。多喷嘴选择性沉积头600的每个喷嘴优选地通过连接到材料容器之一的多线馈送610中的专用供应线馈送。在该实施例中，计算机140简单地指示每个喷嘴通过沉积流605将其材料沉积在适当的位置。
图7描绘了图5的实施例，除了其中具有多个选择性沉积头700、710、720。每个选择性沉积头优选地通过多线馈送730中的专用供应线馈送。在该实施例中，计算机140根据需要指示每个选择性沉积头以将材料沉积在该层上的适当位置。选择性沉积头700、710、720可以提供不同的沉积速率和分辨率；例如，可以使用一个头来快速沉积大的绝缘层，而另一个头用于沉积非常小的和/或精确的导电迹线。
尽管已经特别参考所公开的实施例详细描述了本发明，但是其他实施例可以实现相同的结果。本发明的变化和修改对于本领域技术人员将是显而易见的，并且旨在覆盖所有这些修改和等同物。以上引用的所有专利、参考文献和出版物的全部公开内容通过引用并入本文。

Claims (45)

1.一种用于制造电路的方法，所述方法包括：
在计算机的控制下，沉积一种或多种材料，所述计算机根据表示所述电路的软件电路模型进行操作，由此形成包括由所述软件电路模型指定的材料属性的沉积物；
制作电路层的多个分区，每个分区包括由所述软件电路模型指定的一种或多种材料属性；以及
制作一个或多个堆叠电路层，每个层包括由所述软件电路模型指定的材料属性，每个层对应于所述软件电路模型中的相应层。
2.根据权利要求1所述的方法，其中，所述电路包括一个或多个导电、绝缘或介电电子特征。
3.根据权利要求2所述的方法，其中，所述电子特征选自包括以下各项的组：电池、电源、能够接收射频(RF)信号并提供电力的天线、嵌入式电源、RF电源、光学电源和光电二极管。
4.根据权利要求2所述的方法，其中，所述导电电子特征选自包括以下各项的组：导电信号迹线、通孔和焊盘。
5.根据权利要求2所述的方法，其中，所述导电电子特征包括不同材料、不同形状、不同宽度和/或不同厚度。
6.根据权利要求2所述的方法，其中，所述介电电子特征选自包括以下各项的组：嵌入式电容器和介电子层分区。
7.根据权利要求2所述的方法，其中，所述介电电子特征包括不同材料、不同形状、不同宽度和/或不同厚度。
8.根据权利要求2所述的方法，其中，绝缘特征包括嵌入式电阻器。
9.根据权利要求2所述的方法，其中，所述绝缘电子特征包括不同材料、不同形状、不同宽度和/或不同厚度。
10.根据权利要求1所述的方法和装置，其中，每个分区包括选自包括导电、绝缘和介电的组的材料属性。
11.根据权利要求10所述的方法，其中，多个导电分区包括不同材料、不同形状、不同宽度和/或不同厚度，多个绝缘分区包括不同材料、不同形状、不同宽度和/或不同厚度，和/或多个介电分区包括不同材料、不同形状、不同宽度和/或不同厚度。
12.根据权利要求1所述的方法，包括：经由至少一个热导分区，将热传入电路、传出电路或在电路周围传送。
13.根据权利要求1所述的方法，其中，所述软件电路模型包括：电路的电气计算机辅助设计(CAD)布局。
14.根据权利要求1所述的方法，其中，所述软件电路模型包括：电路的分层三维打印表示。
15.根据权利要求1所述的方法，包括：通过在一个或多个预定位置不沉积材料，在任一制作步骤期间形成口袋状部。
16.根据权利要求15所述的方法，还包括：在所述口袋状部中布置分立电气组件。
17.根据权利要求16所述的方法，其中，通过取放机器人系统来执行所述布置步骤。
18.根据权利要求16所述的方法，还包括：通过制作堆叠在包括所述口袋状部的层上的附加层，嵌入所述分立电气组件。
19.根据权利要求16所述的方法，还包括：在所述口袋状部中沉积第一导电焊盘和/或迹线，以与所述分立电气组件的管脚或焊盘电接触。
20.根据权利要求19所述的方法，包括：沿所述口袋状部的竖直壁沉积第二导电焊盘和/或迹线，以将所述第一导电焊盘或迹线与所述电路的其他部分电连接。
21.根据权利要求19所述的方法，包括：在所述第一导电焊盘和/或迹线的顶部上沉积焊接掩模材料。
22.根据权利要求21所述的方法，还包括：对所述分立电气组件加热，以将其管脚或焊盘焊接到所述第一导电焊盘和/或迹线。
23.根据权利要求1所述的方法，包括：经由能够通过选择性馈线连接到多个材料容器的沉积头来沉积材料。
24.根据权利要求1所述的方法，包括：经由包括多个沉积喷嘴的沉积头来沉积材料，每个沉积喷嘴连接到分离的材料容器。
25.根据权利要求24所述的方法，包括：顺序地或同时地沉积多种材料。
26.根据权利要求1所述的方法，包括：经由多个沉积头来沉积材料，每个沉积头连接到分离的材料容器。
27.根据权利要求26所述的方法，包括：顺序地或同时地沉积多种材料。
28.根据权利要求26所述的方法，其中，所述沉积头包括不同的沉积输出量和/或分辨率。
29.根据权利要求28所述的方法，其中，一个沉积头用于快速大面积沉积，以及一个沉积头用于精细细节沉积。
30.根据权利要求1所述的方法，其中，所述电路包括适合预定机械占用面积的三维形状。
31.根据权利要求1所述的方法，其中，使用以下方式完成对一种或多种材料的沉积：喷雾沉积、喷墨打印、粉末沉积、挤液沉积或送丝固体沉积。
32.根据权利要求1所述的方法，包括：加热一个或多个沉积物、分区和/或层，以烧结、致密、处理或改变一个或多个经过加热的沉积物、分区和/或层的材料属性。
33.根据权利要求1所述的方法，其中，所述一种或多种材料选自包括以下各项的组：纳米粉末、纳米颗粒油墨、石墨烯、导电油墨、介电油墨、绝缘油墨、粉末和送丝原料。
34.根据权利要求1所述的方法，其中，多个电路层具有不同的厚度。
35.根据权利要求1所述的方法，包括：在电路层内沉积导电特征、介电特征和/或绝缘特征。
36.根据权利要求35所述的方法，其中，所述导电特征之一包括：直接沉积在表面导电迹线下的嵌入式导电迹线，所述表面导电迹线和所述嵌入式导电迹线具有足够小的垂直间隔以使得它们形成波导。
37.根据权利要求1所述的方法，其中，一个或多个分区包括绝热材料。
38.根据权利要求37所述的方法，包括：包括绝热材料的外层，所述绝热材料截留由电路产生的内部热量，由此使得所述电路能够在极冷的温度下操作。
39.根据权利要求1所述的方法，其中，在受控温度下在受控气氛中执行所述沉积步骤。
40.根据权利要求1所述的方法，其中，所述一种或多种材料初始沉积在衬底上。
41.根据权利要求40所述的方法，还包括：加热所述衬底，冷却所述衬底和/或相对于一个或多个沉积头移动所述衬底。
42.根据权利要求41所述的方法，其中，加热或冷却所述衬底改变一个或多个电路层的所述材料属性和/或应力分布。
43.根据权利要求1所述的方法，还包括：沉积机械和/或结构组件。
44.根据权利要求43所述的方法，其中，所述机械和/或结构组件选自包括以下各项的组：聚合物、金属、连接器主体、连接器、基底、外罩、凸缘和外壳。
45.根据权利要求43所述的方法，包括：将所述机械和/或结构组件与所述电路集成。
CN201680022881.4A 2015-02-18 2016-02-18 单层和多层电子电路的附加制造 Pending CN107873141A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562117935P 2015-02-18 2015-02-18
US62/117,935 2015-02-18
PCT/US2016/018507 WO2016134167A1 (en) 2015-02-18 2016-02-18 Additive fabrication of single and multi-layer electronic circuits

Publications (1)

Publication Number Publication Date
CN107873141A true CN107873141A (zh) 2018-04-03

Family

ID=56622655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680022881.4A Pending CN107873141A (zh) 2015-02-18 2016-02-18 单层和多层电子电路的附加制造

Country Status (6)

Country Link
US (1) US20160242296A1 (zh)
EP (1) EP3259964A4 (zh)
KR (1) KR20170118837A (zh)
CN (1) CN107873141A (zh)
TW (1) TW201705834A (zh)
WO (1) WO2016134167A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150197063A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing
US20150197062A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Method, device, and system of three-dimensional printing
WO2017074397A1 (en) * 2015-10-29 2017-05-04 Hewlett-Packard Development Company, L.P. Forming three-dimensional (3d) printed electronics
CN109906671A (zh) * 2016-10-24 2019-06-18 昕诺飞控股有限公司 3d打印方法和产品
WO2018080438A1 (en) * 2016-10-25 2018-05-03 Hewlett-Packard Development Company, L.P. Material sets
WO2018132603A1 (en) * 2017-01-11 2018-07-19 Nano-Dimension Technologies, Ltd. Rigid-flexible printed circuit board fabrication using inkjet printing
DE102017123307A1 (de) * 2017-10-06 2019-04-11 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur
KR20200087196A (ko) 2017-11-13 2020-07-20 옵토멕 인코포레이티드 에어로졸 스트림의 셔터링
EP3716741A4 (en) * 2017-11-21 2020-11-18 Fuji Corporation PROCESS FOR THE PRODUCTION OF A THREE-DIMENSIONAL MULTILAYER ELECTRONIC DEVICE, AND THREE-DIMENSIONAL MULTILAYER ELECTRONIC DEVICE
ES2906638T3 (es) * 2017-12-01 2022-04-19 Airbus Operations Sl Método de fabricación de una herramienta de control de posicionamiento mediante tecnología de impresión 3D
US10537024B2 (en) 2018-01-30 2020-01-14 General Electric Company Process for fabricating printed circuit assembly and printed circuit assembly thereof
US20190319436A1 (en) * 2018-04-12 2019-10-17 Delphi Technologies, Llc Method of manufacturing an electrical assembly by overprinting material using an additive manufacturing process
EP3618584A1 (en) * 2018-08-28 2020-03-04 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Electronic device and method of manufacturing the same
CN109068495B (zh) * 2018-09-21 2023-11-21 北京梦之墨科技有限公司 一种液态金属打印机
US20220007520A1 (en) * 2018-10-25 2022-01-06 Jabil Inc. Printing of multilayer circuits on graphics

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634093A (en) * 1991-01-30 1997-05-27 Kabushiki Kaisha Toshiba Method and CAD system for designing wiring patterns using predetermined rules
WO2000069235A1 (en) * 1999-05-05 2000-11-16 Optomec Design Company Manufacturing electronic components in a direct-write process using precision spraying and laser irradiation
US20030149505A1 (en) * 1998-08-26 2003-08-07 Electronic Materials, L.L.C. Apparatus and method for creating flexible circuits
US20060159899A1 (en) * 2005-01-14 2006-07-20 Chuck Edwards Optimized multi-layer printing of electronics and displays
CN101111129A (zh) * 2006-07-18 2008-01-23 三星电机株式会社 印刷电路板的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175422B1 (en) * 1991-01-31 2001-01-16 Texas Instruments Incorporated Method and apparatus for the computer-controlled manufacture of three-dimensional objects from computer data
US5936627A (en) * 1997-02-28 1999-08-10 International Business Machines Corporation Method and system for performing perspective divide operations on three-dimensional graphical object data within a computer system
US6780368B2 (en) * 2001-04-10 2004-08-24 Nanotek Instruments, Inc. Layer manufacturing of a multi-material or multi-color 3-D object using electrostatic imaging and lamination
US6706234B2 (en) * 2001-08-08 2004-03-16 Nanotek Instruments, Inc. Direct write method for polarized materials
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
JP6335782B2 (ja) * 2011-07-13 2018-05-30 ヌボトロニクス、インク． 電子的および機械的な構造を製作する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634093A (en) * 1991-01-30 1997-05-27 Kabushiki Kaisha Toshiba Method and CAD system for designing wiring patterns using predetermined rules
US20030149505A1 (en) * 1998-08-26 2003-08-07 Electronic Materials, L.L.C. Apparatus and method for creating flexible circuits
WO2000069235A1 (en) * 1999-05-05 2000-11-16 Optomec Design Company Manufacturing electronic components in a direct-write process using precision spraying and laser irradiation
US20060159899A1 (en) * 2005-01-14 2006-07-20 Chuck Edwards Optimized multi-layer printing of electronics and displays
CN101111129A (zh) * 2006-07-18 2008-01-23 三星电机株式会社 印刷电路板的制造方法

Also Published As

Publication number Publication date
TW201705834A (zh) 2017-02-01
KR20170118837A (ko) 2017-10-25
WO2016134167A1 (en) 2016-08-25
US20160242296A1 (en) 2016-08-18
EP3259964A1 (en) 2017-12-27
EP3259964A4 (en) 2018-11-14

Similar Documents

Publication Publication Date Title
CN107873141A (zh) 单层和多层电子电路的附加制造
CN106211622B (zh) 一种埋入式电路板复合3d打印方法
Cai et al. Low-loss 3-D multilayer transmission lines and interconnects fabricated by additive manufacturing technologies
Espalin et al. 3D Printing multifunctionality: structures with electronics
CN105282981B (zh) 一种具有空间立体电路的电路板3d打印方法
US8334464B2 (en) Optimized multi-layer printing of electronics and displays
US20060176350A1 (en) Replacement of passive electrical components
CN106747476A (zh) 一种ltcc滤波器多喷头打印集成制造方法
WO2003084297A1 (en) Wiring structure and its manufacturing method
US20180114703A1 (en) Printing of multi-layer circuits
US11056632B2 (en) Thermoelectric conversion substrate, thermoelectric conversion module and method for producing thermoelectric conversion substrate
Moro et al. Novel inkjet-printed substrate integrated waveguide (SIW) structures on low-cost materials for wearable applications
CN106548985A (zh) 封装载板及其制作方法
EP3574722A1 (de) Verfahren zur herstellung eines elektronischen oder elektrischen systems sowie nach dem verfahren hergestelltes system
CN103874345B (zh) 一种利用陶瓷基片制作多层微波电路的方法
Zhang et al. Applications and future of automated and additive manufacturing for power electronics components and converters
Camarchia et al. Demonstration of inkjet-printed silver nanoparticle microstrip lines on alumina for RF power modules
JP5074577B2 (ja) セラミック多層回路アッセンブリを製造するための方法および相応の多層回路アッセンブリ
Lall et al. Sintering process conditions for additive printing of multi-layer circuitry aerosol-jet process in conjunction with nanoparticle ink
CN111940732B (zh) 一种均匀微滴/聚合物空间电路联合打印装置及方法
CN114953432A (zh) 气溶胶喷射打印制作信号传输线的方法及应用
CN104681534B (zh) 可调式立体电感元件
Lewis et al. Lessons Learned in the Implementation of Aerosol Jet Printing for Fabricating Multilayer Circuit Boards
CN107995783A (zh) 电路板结构及其制造方法
CN206272949U (zh) 一种铜层具有多阶铜厚的基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180403