KR20170117396A - 패키지화된 광-전자 모듈 - Google Patents

패키지화된 광-전자 모듈 Download PDF

Info

Publication number
KR20170117396A
KR20170117396A KR1020177021031A KR20177021031A KR20170117396A KR 20170117396 A KR20170117396 A KR 20170117396A KR 1020177021031 A KR1020177021031 A KR 1020177021031A KR 20177021031 A KR20177021031 A KR 20177021031A KR 20170117396 A KR20170117396 A KR 20170117396A
Authority
KR
South Korea
Prior art keywords
integrated
integrated circuit
optical
circuit
interposer
Prior art date
Application number
KR1020177021031A
Other languages
English (en)
Inventor
히렌 디. 태커
애쇼크 브이. 크리슈나무티
쉐저 정
존 이. 커닝햄
Original Assignee
오라클 인터내셔날 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오라클 인터내셔날 코포레이션 filed Critical 오라클 인터내셔날 코포레이션
Publication of KR20170117396A publication Critical patent/KR20170117396A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/32—Optical coupling means having lens focusing means positioned between opposed fibre ends
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H04B10/803—Free space interconnects, e.g. between circuit boards or chips
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

칩 패키지는 칩 패키지 내에서 서로 근접한 광학 집적 회로(예컨대 하이브리드 집적 회로) 및 집적 회로를 포함한다. 집적 회로는 데이터를 변조하고, 데이터를 통신하고, 그리고 데이터를 직렬화/역직렬화하는 전기 회로들을 포함하고, 광학 집적 회로는 매우 높은 대역폭을 가지는 광학 신호들을 통신한다. 또한, 집적 회로의 전방 표면은 인터포저의 최상부면에 전기적으로 커플링되고, 집적 회로의 최상부면은 광학 집적 회로의 전방 표면에 전기적으로 커플링된다. 또한, 광학 집적 회로의 바닥면은 인터포저의 최상부면에 대향하고, 광학 집적 회로의 전방 표면은 광섬유 리셉터클에 광학적으로 커플링되고, 이는 차례로 광섬유 커넥터에 광학적으로 커플링된다.

Description

패키지화된 광-전자 모듈
발명자들: Hiren D. Thacker, Ashok V. Krishnamoorthy, Xuezhe Zheng 및 John E. Cunningham
본 개시내용은 일반적으로 반도체 칩들을 수용하는 칩 패키지에 관한 것이다. 더 구체적으로, 본 개시내용은 인접한 페이로드 및 포토닉(photonic) 칩을 가지는 인터포저(interposer)를 포함하는 하이브리드-집적 칩 패키지에 관한 것이다.
집적-회로(IC) 기술이 더 작은 임계 디멘젼들로 계속 스케일링함에 따라, 기존의 상호접속 기술들이, 높은 대역폭, 낮은 전력, 신뢰성 및 낮은 비용과 같은 적절한 통신 특성들을 제공하는 것이 점점 더 어려워진다. 엔지니어들 및 연구원들은 이러한 문제점들을 다루고, 미래의 고밀도, 고성능 시스템들을 가능하게 하기 위한 다양한 상호접속 기술들을 연구하고 있다.
진행 중인 연구의 주제인, 이러한 도전과제들을 다루기 위한 한 가지 상호접속 기술은 광학 통신이다. 원리상, 광학 통신은 대량의 데이터를 통신하기 위해 사용될 수 있다. 그러나, 수직 공동 표면-방출 레이저(VCSEL)들 및 광섬유들에 기초하는 포토닉 기술들이 통상적으로 시스템들의 특정 파트들에서(예컨대, 랙들 사이에, 그리고 특정 경우들에서, 랙 내의 보드들 사이에) 적절한 양의 데이터를 통신하기에 편리하고 비용-효과적인 솔루션이지만, 미래 칩들을 위한 입력/출력(I/O) 인터페이스들의 대역폭, 크기, 및 전력 요건들을 만족시키도록 이러한 포토닉 컴포넌트들을 스케일링하는 것은 종종 어렵다.
대안적으로, 실리콘 포노틱들에 기초한 광학 상호접속들 또는 링크들은, 이들이 광학 집적 회로들에 기초하여 용이하게 스케일링될 수 있기 때문에 상호접속 기술에 대한 매력적인 후보들이다. 수직-공동 표면-방출 레이저(VCSEL)-기반 광학 상호접속 모듈들이 컴퓨팅 또는 페이로드 집적 회로들로부터 단지 수 센티미터에 위치되는 마더보드 상에 통합되지만, 기존의 칩 패키지들 내에 종래의 집적 회로들과 광학 집적 회로들을 통합하는 것이 어려울 수 있다.
따라서, 전술된 문제점들을 겪지 않는 칩 패키지가 요구된다.
본 개시내용의 일 실시예는 제1 집적-회로 커넥터 패드들 및 제2 집적-회로 커넥터 패드들을 가지는 전방 표면을 가지는 집적 회로를 포함하는 칩 패키지를 제공하고, 집적 회로는 데이터를 변조하고, 데이터를 통신하고, 데이터를 직렬화/역직렬화한다. 또한, 칩 패키지는 제1 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제1 집적-회로 전기 커넥터들; 및 제1 집적-회로 전기 커넥터들에 전기적으로 커플링되는 제1 인터포저 커넥터 패드들을 가지며, 집적 회로의 전방 표면에 대향하는 최상부면 및 바닥면을 가지는 인터포저를 포함한다. 또한, 칩 패키지는 제2 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제2 집적-회로 전기 커넥터들; 및 인터포저의 최상부면에 대향하는 바닥면, 및 제2 집적-회로 전기 커넥터들에 전기적으로 커플링되는 제1 광학-집적-회로 커넥터 패드들을 가지며, 집적 회로의 전방 표면에 대향하는 최상부면을 가지는 광학 집적 회로를 포함하고, 광학 집적 회로는 광학 신호들을 통신한다. 추가로, 칩 패키지는 제1 표면 및 제2 표면을 가지는 광섬유 리셉터클 ― 제1 표면은 광학 집적 회로의 최상부면에 기계적으로 그리고 광학적으로 커플링됨 ― ; 및 광섬유 리셉터클의 제2 표면에 기계적으로 그리고 광학적으로 커플링되는 광섬유 커넥터를 포함한다.
광학 집적 회로가 광학 집적 회로의 바닥면 상에 제2 광학-집적-회로 커넥터 패드들을 포함할 수 있고, 인터포저는 인터포저의 최상부면 상에 제2 인터포저 커넥터 패드들을 포함할 수 있다는 것에 유의한다. 추가로, 칩 패키지는 제2 광학-집적-회로 커넥터 패드들 및 제2 인터포저 커넥터 패드들에 전기적으로 커플링되는 광학-집적-회로 전기 커넥터들을 포함할 수 있다.
일부 실시예들에서, 인터포저는 표면에 의해 정의되는 공동을 가지고, 광학 집적 회로는 공동에 적어도 부분적으로 포함된다.
또한, 광섬유 리셉터클은 제1 표면 및 제2 표면 중 적어도 하나 상에 렌즈를 포함할 수 있다. 또한, 광섬유 리셉터클은: 광섬유 리셉터클과 광학 집적 회로의 최상부면 사이의 정렬을 용이하게 하기 위한 제1 표면 상의 제1 정렬 피쳐들; 및 광섬유 리셉터클과 광섬유 커넥터 사이의 정렬을 용이하게 하기 위한 제2 표면 상의 제2 정렬 피쳐들을 포함할 수 있다.
추가로, 광섬유 커넥터는 인터포저의 평면에 대해 직교하는 방향을 따라 광섬유에 기계적으로 그리고 광학적으로 커플링시키는 수직 광섬유 커넥터를 포함할 수 있다. 대안적으로, 광섬유 커넥터는 인터포저의 평면의 방향을 따라 광섬유를 기계적으로 그리고 광학적으로 커플링시키는 수평 광섬유 커넥터를 포함할 수 있다.
집적 회로가 데이터를 전송하는 것, 데이터를 수신하는 것, 및 데이터를 전송하고 수신하는 것 중 하나를 수행할 수 있다는 것에 유의한다. 제1 집적 회로가 데이터를 전송하는 실시예들에서, 칩 패키지는 제3 집적-회로 커넥터 패드들 및 제4 집적-회로 커넥터 패드들을 가지는 전방 표면을 가지는 제2 집적 회로 ― 제2 집적 회로는 데이터를 수신함 ― ; 인터포저의 최상부면 상의 제2 인터포저 커넥터 패드들 및 제3 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제3 집적-회로 전기 커넥터들; 및 광학 집적 회로의 최상부면 상의 제2 광학-집적-회로 커넥터 패드들 및 제4 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제4 집적-회로 전기 커넥터들을 포함한다.
또한, 광섬유 커넥터를 제외하고, 칩 패키지는 260C만큼 높은 온도까지 솔더-리플로우 호환가능할 수 있다.
일부 실시예들에서, 칩 패키지는 인터포저의 바닥면에 열적으로 그리고 전기적으로 커플링되는 기판을 포함한다. 인터포저는 인터포저의 바닥면과 인터포저의 최상부면을 전기적으로 커플링시키는 스루-인터포저 비아들을 포함할 수 있다.
또한, 광학 집적 회로는 실리콘-온-절연체 기술을 사용하여 구현될 수 있다.
또한, 인터포저는 유기 재료, 세라믹, 유리 및/또는 반도체를 포함할 수 있다.
또다른 실시예는 프로세서, 프로세서에 커플링되는 메모리, 및 칩 패키지를 포함하는 시스템을 제공한다.
또다른 실시예는 집적 회로와 광학 집적 회로 간에 전기 신호들을 통신하기 위한 방법을 제공한다. 방법 동안, 디지털 전기 신호들은 인터포저의 최상부면 상의 인터포저 접속 패드들로부터 집적 회로의 전방 표면 상의 제1 집적-회로 커넥터 패드들로 커플링된다. 이후, 디지털 전기 신호들은 아날로그 전기 신호들로 변환된다. 또한, 아날로그 전기 신호들은 집적 회로의 전방 표면 상의 제2 집적-회로 커넥터 패드들로부터 광학 집적 회로의 최상부면 상의 광학-집적-회로 커넥터 패드들로 커플링된다. 다음으로, 광학 신호들은 아날로그 전기 신호들에 기초하여 생성된다. 또한, 광학 신호들은 광섬유 리셉터클 및 광섬유 커넥터를 통해 광섬유에 통신된다.
이 요약은 본원에 기술되는 발명 대상의 일부 양태들의 기본적 이해를 제공하기 위해, 단지 일부 예시적인 실시예들을 예시할 목적으로 제공된다. 따라서, 전술된 특징들이 단지 예들이며, 어떤 방식으로든 본원에 기술되는 발명 대상의 범위 또는 사상을 좁히는 것으로 해석되지 않아야 한다는 것이 인식될 것이다. 본원에 기술되는 발명 대상의 다른 특징들, 양태들, 및 장점들은 후속하는 상세한 설명, 도면들 및 청구항들로부터 명백해질 것이다.
도 1은 본 개시내용의 실시예에 따른 패키지화된 광-전자 모듈(POEM)을 가지는 칩 패키지의 측면 뷰를 예시하는 블록도이다.
도 2는 본 개시내용의 실시예에 따른 도 1의 POEM의 다수의 실례들을 가지는 칩 패키지의 최상부 뷰를 예시하는 블록도이다.
도 3은 본 개시내용의 실시예에 따른 POEM을 가지는 칩 패키지의 최상부 뷰를 예시하는 블록도이다.
도 4는 본 개시내용의 실시예에 따른 POEM을 가지는 칩 패키지의 최상부 뷰를 예시하는 블록도이다.
도 5는 본 개시내용의 실시예에 따른 POEM을 가지는 칩 패키지의 측면 뷰를 예시하는 블록도이다.
도 6은 본 개시내용의 실시예에 따른 POEM을 가지는 칩 패키지의 최상부 뷰를 예시하는 블록도이다.
도 7은 본 개시내용의 실시예에 따른 칩 패키지를 포함하는 시스템을 예시하는 블록도이다.
도 8은 본 개시내용의 실시예에 따라 집적 회로와 광학 집적 회로 간에 전기 신호들을 통신하기 위한 방법을 예시하는 흐름도이다.
동일한 참조 번호들이 도면들 전반에 걸쳐 대응하는 파트들을 지칭한다는 것에 유의한다. 또한, 동일한 파트의 다수의 실례들은 점선에 의해 실례 번호(instance number)로부터 분리되는 공통 접두어에 의해 지정된다.
칩 패키지, 칩 패키지를 포함하는 시스템, 및 칩 패키지 내의 광학 집적 회로와 집적 회로 간에 전기 신호들을 통신하기 위한 기법의 실시예들이 기술된다. 이 칩 패키지는 칩 패키지 내에서 서로 근접한 광학 집적 회로(예컨대 하이브리드 집적 회로) 및 집적 회로를 포함한다. 집적 회로는 데이터를 변조하고, 데이터를 통신하고, 데이터를 직렬화/역직렬화하는 전기 회로들을 포함하고, 광학 집적 회로는 매우 높은 대역폭을 가지는 광학 신호들을 통신한다. 또한, 집적 회로의 전방 표면은 인터포저의 최상부면에 전기적으로 커플링되고, 집적 회로의 최상부면은 광학 집적 회로의 전방 표면에 전기적으로 커플링된다. 또한, 광학 집적 회로의 바닥면은 인터포저의 최상부면에 대향하고, 광학 집적 회로의 전방 표면은 광섬유 리셉터클에 전기적으로 커플링되고, 이는 차례로 광섬유 커넥터에 광학적으로 커플링된다.
광학 집적 회로와 집적 회로를 가깝게 집적함으로써, 칩 패키지는 전기 상호접속들을 가지는 칩 패키지들에 비해 개선된 성능을 용이하게 할 수 있다. 특히, 칩 패키지는 높은-트레이스 밀도의 인터포저를 사용하여 집적 회로와 광학 집적 회로를 간접적으로 전기적으로 커플링시킴으로써 고성능 전기 회로들과 함께 초당 수(multi)-테라비트의 광학 통신을 제공할 수 있다. 이러한 방식으로, 칩 패키지는 오프-칩 대역폭의 증가하는 요구들을 만족시키는 동시에, 전기 상호접속들에 비해 더 높은 대역폭 밀도 및 개선된 에너지 효율성을 제공할 수 있다.
이제 칩 패키지가 기술된다. VLSI 칩으로부터의 전체 오프-칩 대역폭이 10 Tbps 및 그 이상에 근접함에 따라, 기존 전기 입력/출력(I/O) 솔루션들의 핀 카운트 및 라인 속도는 기존의 패키징 및 인쇄-회로-보드 상호접속 기술들로부터 전체 데이터 통신 공동 상의 물리적 제한들을 설정한다. 광학 통신은 대량의 데이터를 통신하기 위해 VLSI 칩에 더욱 더 가깝게 시스템들 내에서 점점 더 많이 사용되고 있다. 예를 들어, 현재 및 차세대 시스템들에서의 전기-대-광학 변환은 VLSI 스위치 및/또는 프로세서 칩에 가깝게 위치되는 중간-보드 광학 모듈들에서 발생할 수 있다. 이러한 아키텍처는 인쇄 회로 보드 상에서 속도 및 와이어링 병목들을 제거하는 것을 보조할 수 있고, 통신의 효율성을 증가시킬 수 있다. 그러나, 이러한 시스템들은, VLSI 칩 패키지로부터 전기적 I/O를 이용하여 달성가능한 대역폭-밀도를 제한하는 핀아웃 제한들로 인해, ASIC 패키지 내에서 이러한 전기-대-광학 변환이 발생할 것을 궁극적으로 요구할 수 있다.
후속하는 논의에서, 하나 이상의 광전자 모듈들(이는 때때로 '패키지화된 광-전자 모듈들' 또는 POEM들이라 지칭됨)을 포함하는 칩 패키지가 기술된다. 이러한 칩 패키지는 진짜(true) 멀티-칩 모듈 구성에 비해, 더 양호한 시험성 및 개선된 수율을 가능하게 하는 모듈러 아키텍처를 제공한다. 또한, 이러한 아키텍처를 사용하면, 고속 광학 I/O들이 VLSI 집적 회로에 물리적으로 가깝게 배치되어 오프-칩 대역폭의 상승하는 요구들을 만족시킨다. 결과적으로, 광학 상호접속들은 특히 파장 분할 멀티플렉싱의 사용을 통해, 전기적 상호접속들에 비해 더 높은 대역폭 밀도 및 더 양호한 에너지 효율성을 달성할 수 있다. 칩 패키지가 하이브리드 집적을 사용하여 실리콘 포토닉 디바이스들과 VLSI 회로들을 결합시킬 수 있다는 것에 유의한다. 특히, 칩 패키지는, 전자기기들 및 광학기기들이, 개별적으로 최적화된 기술 플랫폼들 상에 구축되고, 이후 열압축 및 리플로우 본딩과 같은, 낮은-기생 플립-칩-어셈블리 기법을 사용하여 함께 본딩되는, 하이브리드-집적-전자-포토닉 엘리먼트들 또는 컴포넌트들을 포함할 수 있다.
도 1은 POEM을 포함하는 칩 패키지(100)의 측면 뷰를 예시하는 블록도를 제시한다. 칩 패키지(100)에서, 집적 회로(I.C.)(110-1)(이는, 초고 오프-칩 대역폭을 요구하는 칩 패키지 내의 스위치 칩, 고밀도 메모리 스택 또는 고성능 프로세서에 인접하거나 근접하게 통합될 수 있고, 때때로 '페이로드' 또는 '페이로드 IC'라 지칭됨)는 인터포저(118-1)에 본딩되는(회로-측 아래) 플립-칩일 수 있다. 추가로, 집적 회로(110-1)는 광학 집적 회로(126-1)(이는 때때로 '포토닉 브리지 칩' 또는 '포토닉 IC'라 지칭됨)(의 능동 측)에 전기적으로 커플링될 수 있다. 광학 집적 회로(126-1)가 광학 신호들을 통신한다는 것에 유의한다(이는, 광학 신호들을 전송하는 것, 광학 신호들을 수신하는 것, 또는 둘 모두를 수반할 수 있다). 예를 들어, 광학 집적 회로(126-1)는 변조기들, 멀티플렉서들, 디멀티플렉서들, 광검출기들, 광학 도파관들, 광섬유 커플러들 등을 포함할 수 있다. 추가로, 집적 회로(110-1)는 데이터를 변조하고, 데이터를 (드라이버 및 수신 회로들을 사용하여) 통신하고, 그리고 데이터를 직렬화/역직렬화한다. 또한, 집적 회로(110-1)는 에너지-효율적인 포토닉 드라이버 및 수신기 회로들을 포함할 수 있다. 예를 들어, 집적 회로(110-1)는 병렬 데이터를 수용하고, 데이터를 직렬화하고, 데이터를 포토닉-변조기 드라이버 신호로 인코딩할 수 있다. 반면, 집적 회로(110-1)는 광학 집적 회로(126-1) 상의 광검출기들로부터 직렬 전기 데이터를 수용할 수 있고, 전기 데이터를 병렬 데이터로 변환시킬 수 있다. 일부 실시예들에서, 집적 회로(110-1)는 병렬 데이터를 통신하는 다수의 중간(moderate)-속도의 전기 링크들(예를 들어, 채널 당 1-5 Gbps), 및 광학 집적 회로(126-1)에 대한 더 적은개수의 고속 직렬 링크들(예를 들어, 채널 당 14 Gbps 초과)을 포함한다. 따라서, 집적 회로(110-1)는 광학 집적 회로(126-1)에 의해 제공되는 광학 통신을 가장 잘 사용하기 위해 병렬 채널들을 직렬 데이터 스트림들 내로 결합시킬 수 있다. 이러한 결합은 통신되는 전기 신호들 내의 데이터의 통신-프로토콜 포맷을 변경하는 것을 수반할 수 있다.
도 1에 도시된 바와 같이, 칩 패키지(100)는 집적-회로 커넥터 패드들(I.C.C.P.)(114)을 가지는 표면(112)을 가지는 집적 회로(110-1); 표면(112)에 대향하는, 그리고 집적-회로 커넥터 패드들(114)에 전기적으로 커플링되는 집적-회로 전기 커넥터들(I.C.E.C.)(116); 집적-회로 전기 커넥터들(116-1)에 전기적으로 커플링되는 인터포저 커넥터 패드들(I.C.P.)(124)을 가지며, 표면들(120 및 122)을 가지는 인터포저(118-1); 표면들(122 및 112)에 대향하며, 집적-회로 전기 커넥터들(116-2)에 전기적으로 커플링되는 광학-집적-회로 커넥터 패드들(O.I.C.C.P.)(132)을 가지며, 표면들(128 및 130)을 가지는 광학 집적 회로(126-1)을 포함할 수 있다. 또한, 칩 패키지(100)는 집적 회로(110-1)와의 오버랩으로부터 떨어져 광학 집적 회로(126-1)에 기계적으로 그리고 광학적으로 커플링되는, 그리고 다이빙-보드(diving-board) 구성인, 표면(130)에 대향하는, 표면들(136 및 138)을 가지는 광섬유 리셉터클(134-1)을 포함할 수 있다. 또한, 칩 패키지(100)는 광섬유 리셉터클(O.F.R.)(134-1)의 표면(136)에 기계적으로 그리고 광학적으로 커플링되는 광섬유 커넥터(O.F.C.)(140-1)를 포함할 수 있다. 광섬유 커넥터(140-1)를 예외로 하고, 칩 패키지(100) 내의 패키지화된 광-전자 모듈(POEM)은 260 C만큼 높은 온도들까지 솔더-리플로우 호환가능할 수 있다. 또한, 광학 집적 회로(126-1)가 인터포저(118-1)의 동일한 측면 상의 집적 회로(110-1)에 근접하다는 것에 유의한다.
예시적인 실시예에서, 광학 집적 회로(126-1)는 실리콘-온-절연체 기판(예컨대, 0.1-0.5 ㎛ 또는 3 ㎛ 실리콘-온-절연체 기술 플랫폼) 상에 제조된다. 또한, 인터포저(118-1)는 세라믹, 유기 재료, 유리, 및/또는 반도체(예컨대, 실리콘, 실리콘-온-절연체 또는 실리콘 게르마늄)를 포함할 수 있다. 일반적으로, 인터포저(118-1)는 실리콘에 매우 가까운 열 팽창 계수를 가질 수 있다. 이는 칩들 상에 더 짧고 더 높은 밀도의 범프들을 사용할 뿐만 아니라, 칩들을 매우 가깝게 함께 본딩시키기 위한 열-기계적 위도(latitude)를 제공한다. 예시적인 실시예에서, 인터포저(118-1)는 100 ㎛와 1 mm 사이의 두께를 가진다. 일반적으로, 칩 패키지(100) 내의 컴포넌트들 간의 커넥터들은: 패드들, 범프들, 땜납 볼들 및/또는 필러(pillar)들(예컨대, 구리 필러들)을 포함할 수 있다.
광섬유 리셉터클(134-1)이 광학 집적 회로(126-1)와 광섬유 커넥터(140-1) 사이에서 광기계적 인터페이스로서 역할을 하는 빔-팽창 광학 어댑터로서 기능할 수 있다는 것에 유의한다. 특히, 광섬유 리셉터클(134-1)의 빔-팽창 특성은 광섬유 리셉터클(134-1) 상의 단일-모드 출력과 광섬유 커넥터(140-1)인 단일-모드 광섬유 사이의 물리적 정렬 요건들을 용이하게 할 수 있다. 광섬유 리셉터클(134-1)은, 낮은 열팽창 계수를 가지는 유리, 실리콘 등과 같은, 다양한 재료들로 만들어질 수 있다.
또한, 광학 집적 회로(126-1)가 인터포저(118-1) 상으로 하이브리드 집적될 수 있다. 이러한 하이브리드 집적은 열압축 또는 리플로우-본딩 마이크로범프 기술을 사용하는 플립-칩 부착 기법을 사용하여 달성될 수 있다. 범프 및 하이브리드 본드-패드 크기들은 C4-타입 땜납 상호접속들(예를 들어, C4 범프들, 무납(lead-free) 범프들, 구리-필러 범프들 등)과 같이, 기생 커패시턴스를 최소화하도록 설계될 수 있다. 대안적으로, 순응적인, 다시 짝을 이룰 수 있는(rematable) 상호접속들이 C4-타입 상호접속들 대신 사용될 수 있다. 이는 재작업 및/또는 더 높은 수율을 용이하게 할 수 있다. 시험 이후, 일시적 접속은 저온 땜납 및/또는 접착 언더필을 사용하여 영구적으로 만들어질 수 있다. 광학 집적 회로(126-1)가 전기적 칩-대-칩 상호접속 와이어 길이를 최소화하기 위해 둘 간에 작은 또는 최소 갭을 가지고 인터포저(118-1)에 플립-칩 부착될 수 있다는 것에 유의한다. 집적 회로(110-1)는 인터포저(118-1)에 또한 플립-칩 부착될 수 있다. 일반적으로, 플립-칩 상호접속들의 밀도는 패키지-기판 제조 프로세스에서의 물리적 제한들에 의해 궁극적으로 제한될 수 있다. 광학 집적 회로(126-1)와 인터포저(118-1) 사이의 인터페이스에서 사용되는 재료들이 광학 집적 회로(126-1)로부터 열을 확산시키기 위해 열전도성일 수 있다는 것에 유의한다.
추가로, 칩 패키지(100)는 광학 기판(142)(예컨대, 인쇄-회로 보드, 세라믹, 유기재, 및/또는 유리)을 포함할 수 있고, 이는 후방면에 전력, 접지, 제어, 모니터링 등을 제공할 수 있고, 이는 히트싱크로서 기능할 수 있다(즉, 선택적 기판(142)은 인터포저(118-1)에 열적으로 커플링될 수 있다). 인터포저(118-1)는 인터포저(118-1)의 표면(120) 상의 인터포저 커넥터 패드들(144)을 포함할 수 있다(이는, 표면(122)으로부터 인터포저(118-1)의 반대 측면 상에 있음). 인터포저 커넥터 패드들(I.C.P.)(144)은 TSV(168)와 같은 스루-기판 비아들 또는 TSV들(또는 인터포저(118-1)가 유리를 포함하는 경우 스루-글래스 비아들)에 의해 인터포저 커넥터 패드들(124)에 전기적으로 커플링될 수 있다. (간략함을 위해, 인터포저(118-1)를 통과하는 하나의 TSV만이 도 1에 도시된다). 이러한 TSV들은 50-200 ㎛의 폭들을 가질 수 있다. 인터포저 커넥터 패드들(144)이 인터포저 커넥터 패드들(124)의 피치보다 더 낮은 피치를 가질 수 있다는 것에 유의한다. 따라서, 인터포저(118-1)는 인터포저(118-1)의 두 측면들 간의 패드/범프 피치의 물리적 변환을 용이하게 할 수 있다. 또한, 인터포저 커넥터 패드들(144)은 기판 전기 커넥터들(S.E.C.)에 의해 선택적 기판(142)의 표면(150) 상의 기판 커넥터 패드들(S.C.P.)(146)에 전기적으로 커플링될 수 있다.
광학 집적 회로(126-1)가 광학 집적 회로(126-1)의 표면(128) 상의 광학-집적-회로 전기 커넥터 패드들(O.I.C.E.C.P.)(152)을 포함할 수 있고, 인터포저(118-1)가 인터포저(118-1)의 표면(122) 상에 인터포저 커넥터 패드들(I.C.P.)(154)을 포함할 수 있다는 것에 유의한다. 선택적으로, 칩 패키지(100)는 광학-집적-회로 커넥터 패드들(152) 및 인터포저 커넥터 패드들(154)에 전기적으로 커플링되는 광학-집적-회로 전기 커넥터들(O.I.C.E.C.)(156)을 포함할 수 있다. 이러한 전기적 커플링은 인터포저(118-1)가 광학 집적 회로(126-1)에 전력 및 접지를 제공하도록 할 수 있다.
일부 실시예들에서, 인터포저(118-1)는 표면(160)에 의해 정의되는 선택적 공동(158)을 포함하고, 광학 집적 회로(126-1)는 선택적 공동(158) 내에 적어도 부분적으로 포함된다. 이러한 실시예들에서, 더 짧은 범프들이 집적 회로(110-1)와 인터포저(118-1) 사이의 전기 인터페이스에서 사용될 수 있다. 대안적으로, 인터포저(118-1)의 표면(122)은 평면일 수 있다. 이러한 실시예들에서, 인터포저(118-1)에 대한 집적-회로 전기 커넥터들(116)은 광학 집적 회로(126-1)의 두께, 집적 회로(110-1)와 광학 집적 회로(126-1) 간의 본드라인, 및 광학 집적 회로(126-1)와 인터포저(118-1) 사이의 본드라인의 합산과 동일한 크기를 가질 필요가 있을 수 있다. 이는 높은 필러들, 듀얼 펌프들 및/또는 범프 더하기 슈퍼 패드와 같은, 특수한 전기적 범프 구조체들의 사용을 요구할 수 있다.
또한, 광섬유 리셉터클(134-1)은 표면(136 및 138) 중 적어도 하나 상에 렌즈(162)(예컨대, 마이크로-렌즈) 및/또는 또다른 광학 컴포넌트(예컨대, 거울)를 포함할 수 있다. 또한, 광섬유 리셉터클(134-1)는: 광섬유 리셉터클(134-1)과 광학 집적 회로(126-1)의 표면(130) 사이의 정렬을 용이하게 하기 위한 표면(136) 상의 정렬 피쳐들(A.F.)(164); 및 광섬유 리셉터클(134-1)와 광섬유 커넥터(140-1) 간의 정렬을 용이하게 하기 위한 표면(138) 상의 정렬 피쳐들(164)을 포함할 수 있다. 예를 들어, 정렬 피쳐들(164)은 볼들 및 피트들, 및/또는 핀들 및 홀들과 같은, 양의 그리고/또는 음의 특징들을 포함할 수 있다. 광섬유 리셉터클(134-1) 및/또는 광섬유 커넥터(140-1)가 높은 정확도의 픽을 사용하여 광학 집적 회로(126-1)에 대해 정렬 및 부착되고, 동작을(다이 또는 웨이퍼 레벨에서) 배치할 수 있다는 것에 유의한다. 이러한 동작이 집적 회로(110-1)와 광학 집적 회로(126-1)의 하이브리드 집적 이전 또는 이후에 발생할 수 있다는 것에 유의한다.
칩 패키지(200)의 최상부 뷰를 예시하는 블록도를 제시하는 도 2에 도시된 바와 같이, POEM의 다수의 실례들이 존재할 수 있다. 일부 실시예들에서, 교번적인 POEM들이 전송 또는 수신을 위해 사용된다. 예를 들어, 집적 회로들(110)의 홀수 실례들은 전송할 수 있고, 집적 회로들(110)의 짝수 실례들은 수신할 수 있다. 이러한 아키텍처는 칩 패키지(200)의 컴퓨팅 성능 및 I/O 대역폭을 증가시킬 수 있다. 이러한 실시예들에서, 전기 신호들은 인터포저(118-1)를 사용하여 칩들 사이에 라우팅될 수 있다. 칩 패키지(200)의 모듈러 구성이, POEM 유닛들이 칩 패키지(200)내로의 어셈블리 이전에 완전히 시험될 수 있도록 한다는 것에 유의한다. 멀티-칩 모듈에서 이러한 알려진-양호한 컴포넌트들을 사용하는 능력은 전체 수율에 대한 상당한 영향을 가질 수 있다.
추가로, POEM을 가지는 칩 패키지(300)의 최상부 뷰를 예시하는 블록도를 제시하는 도 3에 도시된 바와 같이, 집적 회로(110-1)가 데이터를 전송할 때, 칩 패키지(300)는 집적 회로(110-2)를 포함할 수 있다. 이러한 집적 회로는 데이터를 수신할 수 있다. 또한, 집적 회로(110-2)는 집적-회로 커넥터 패드들의 2개 세트들(이는 도 1의 집적-회로 커넥터 패드들(114)과 유사할 수 있음)을 가지는 전방 표면(이는 도 1의 표면(112)과 유사함)을 가질 수 있고, 이는 집적-회로 전기 커넥터들(이는 도 1의 집적-회로 전기 커넥터들(116)과 유사할 수 있음)에 의해, 최상부면(이는 도 1의 표면(122)과 유사함) 상의 대응하는 인터포저 커넥터 패드들(이는 도 1의 인터포저 커넥터 패드들(124)과 유사할 수 있음) 및 최상부면(이는 도 1의 표면(130)과 유사함) 상의 광학-집적-회로 커넥터 패드들(이는 도 1의 광학-집적-회로 커넥터 패드들(132)과 유사할 수 있음)에 커플링된다. 대안적으로, POEM을 가지는 칩 패키지(400)의 최상부 뷰를 예시하는 블록도를 제시하는 도 4에 도시된 바와 같이, 단일 집적 회로(110-1) 및/또는 단일 광학 집적 회로(126-1)는 데이터를 전송하고 수신할 수 있다.
광섬유 커넥터가 광섬유에 수평으로(또는 에지에) 커플링될 수 있다는 것에 유의한다. 특히, 도 1에 도시된 바와 같이, 광섬유 커넥터(140-1)는 인터포저(118-1)의 면의 방향(166)을 따라 광섬유에 기계적으로 그리고 광학적으로 커플링하는 수평 광섬유 커넥터일 수 있다. 대안적으로, 광섬유 커넥터는 광섬유에 수직으로 커플링될 수 있다. 이는, POEM을 가지는 칩 패키지(500)의 측면 뷰를 예시하는 블록도를 제시하는 도 5에 도시된다. 특히, 광섬유 커넥터(140-1)는 인터포저(118-1)에 대해 직교하는 방향(510)을 따라 광섬유에 기계적으로 그리고 광학적으로 커플링하는 수직 광섬유 커넥터일 수 있다.
추가로, 일부 실시예들에서, 칩 패키지는 광학 집적 회로(126-1)에 광학적으로 커플링되는, 광섬유 리셉터클(134-1)과 광섬유 커넥터(140-1)의 다수의 실례들을 포함한다. 이는, POEM을 가지는 칩 패키지(600)의 최상부 뷰를 예시하는 블록도를 제시하는 도 6에 도시된다.
광섬유가 오프-패키지 광원(예를 들어, 하나 이상의 레이저들)로부터 광을 가져오기 위해 사용될 수 있다는 것에 유의한다. 대안적으로, 광원은 광학 집적 회로(126-1)에 포함될 수 있다. 일부 실시예들에서, 칩 패키지는 표면(112)으로부터 집적 회로(110-1)의 반대 측면 상의 집적 회로(110-1)의 표면 상에 열-냉각 메커니즘을 포함할 수 있다. 이러한 선택적 열-냉각 메커니즘은 히트 싱크를 포함할 수 있다. 또한, 히트 싱크는 칩 패키지 상의 다른 칩들에 인터페이싱하도록 집적 회로(110-1)를 넘어 확장할 수 있다. 추가로, 칩이 상이한 높이들을 가지는 경우 그것은 일부 토폴로지를 가질 수 있다. 그러나, 일부 실시예들에서, 선택적 열-냉각 메커니즘은 선택적 기판(142)을 사용하여 구현될 수 있다. 더 일반적으로, 칩 패키지에서의 열 관리는 열-확산기들, 패키지 뚜껑들 및/또는 히트 싱크들을 포함할 수 있다.
칩 패키지의 실시예들은 광범위한 응용예들에서 사용될 수 있다. 도 7은 칩 패키지의 이전 실시예들 중 하나와 같은 칩 패키지(710)를 포함하는 시스템(700)을 예시하는 블록도를 제시한다. 이 시스템은 버스(미도시됨)에 의해 서로 그리고 칩 패키지(710)에 커플링될 수 있는, 선택적 프로세서(712) 및/또는 선택적 메모리(714)를 포함할 수 있다. 선택적 프로세서(또는 프로세서 코어)(712)가 병렬 프로세싱 및/또는 멀티-스레드형 동작을 지원할 수 있다는 것에 유의한다.
시스템(700) 내의 선택적 메모리(714)는 휘발성 메모리 및/또는 비휘발성 메모리를 포함할 수 있다. 더 구체적으로, 선택적 메모리(714)는 ROM, RAM, EPROM, EEPROM, 플래시, 하나 이상의 스마트 카드들, 하나 디상의 자기 디스크 저장 디바이스들, 및/또는 하나 이상의 광학 저장 디바이스들을 포함할 수 있다. 또한, 선택적 메모리(714)는 하드웨어-종속적 작업들을 수행하기 위한 다양한 기본 시스템 서비스들을 핸들링하기 위한 절차들(또는 명령들의 세트)을 포함하는 운영 체제를 저장할 수 있다. 또한, 선택적 메모리(714)는 통신 모듈 내에 통신 절차들(또는 명령들의 세트)를 또한 저장할 수 있다. 이러한 통신 절차들은, 시스템(700)에 대해 원격으로 위치되는 컴퓨터들, 디바이스들 및/또는 서버들을 포함하는, 하나 이상의 컴퓨터들, 디바이스들 및/또는 서버들과 통신하기 위해 사용될 수 있다.
또한, 선택적 메모리(714)는 하나 이상의 프로그램 모듈들(또는 명령들의 세트들)을 또한 포함할 수 있다. 하나 이상의 프로그램 모듈들이 컴퓨터-프로그램 메커니즘을 구성할 수 있다는 것에 유의한다. 선택적 메모리(714) 내의 다양한 모듈들 내의 명령들은: 하이-레벨 절차 언어, 객체-지향 프로그래밍 언어, 및/또는 어셈블리어 또는 기계어로 구현될 수 있다. 프로그래밍 언어는 선택적 프로세서(또는 프로세서 코어)(712)에 의해 실행되도록 컴파일되거나 분석될 수 있는데, 즉, 구성가능하거나, 구성될 수 있다.
시스템(700)은 서버, 랩톱 컴퓨터, 통신 디바이스 또는 시스템, 개인용 컴퓨터, 워크스테이션, 메인프레임 컴퓨터, 블레이드, 기업 컴퓨터, 데이터 센터, 휴대용-컴퓨팅 디바이스, 태블릿 컴퓨터, 셀룰러 전화, 슈퍼컴퓨터, 네트워크-연결형-저장(NAS) 시스템, 저장-영역-네트워크(SAN) 시스템, 전자 디바이스, 및/또는 또다른 전자 컴퓨팅 디바이스를 포함할 수 있지만, 이에 제한되지 않는다.
칩 패키지의 실시예들이, VLSI 회로들, 통신 시스템들(예컨대, 파장 분할 멀티플렉싱에서), 저장 영역 네트워크들, 데이터 센터들, 네트워크들(예컨대, 로컬 영역 네트워크들), 메모리 시스템들 및/또는 컴퓨터 시스템들(예컨대, 멀티-코어 프로세서 컴퓨터 시스템들)을 포함하는, 다양한 응용예들에서 사용될 수 있다는 것에 유의한다. 예를 들어, 칩 패키지는 다수의 프로세서 블레이드들에 커플링되는 후방면에 포함될 수 있거나, 또는 칩 패키지는 상이한 타입들의 컴포넌트들(예컨대, 프로세서들, 메모리, 입력/출력 디바이스들, 및/또는 주변 디바이스들)을 커플링시킬 수 있다. 따라서, 칩 패키지는 스위치, 허브, 브리지, 및/또는 라우터의 기능을 수행할 수 있다.
일반적으로, 시스템(700)은 하나의 위치에 있을 수 있거나, 또는, 다수의, 지리적으로 분산된 위치들에 걸쳐 분배될 수 있다. 또한, 시스템(700)의 기능성의 일부 또는 전부는 하나 이상의 응용-특정적 집적 회로(ASIC)들 및/또는 하나 이상의 디지털 신호 프로세서(DSP)들에서 구현될 수 있다. 또한, 본 기술분야에 알려진 바와 같이, 이전 실시예들의 기능성은 하드웨어에서 더 많이 그리고 소프트웨어에서 더 적게, 또는 하드웨어에서 더 적게 그리고 소프트웨어에서 더 많이 구현될 수 있다.
이전의 실시예들은 더 적은 컴포넌트들 또는 추가적인 컴포넌트들을 포함할 수 있다. 예를 들어, 칩 패키지 내의 컴포넌트들은 용량성 PxC 커넥터들, 유도성 PxC 커넥터들, 전도성 PxC 커넥터들 및/또는 광학 PxC 커넥터들과 같은, 컴포넌트들의 표면들 상의 근접성-통신(PxC )을 사용하여 서로 전기적으로 커플링될 수 있다. 대안적으로 또는 추가로, 커넥터들은 압축-순응형 마이크로스프링 커넥터들을 포함할 수 있다. 또한, 일 실시예에서의 컴포넌트들 또는 특징들은 또다른 실시예들에서 사용될 수 있다.
일부 실시예들에서, 이전 실시예들에서의 인터포저는 전기 신호들을 디커플링시키기 위한 수동 컴포넌트들(예컨대, 커패시터들, 전력 및 접지면들 등)을 포함한다. 그러나, 다른 실시예들에서, 인터포저는 신호 컨디셔닝을 위해 사용되는 것과 같은, 능동 회로들을 포함한다.
칩 패키지는 어셈블리를 용이하게 하는, 그리고 컴포넌트들의 면내(in-plane) (XY) 정렬을 유지하는데 유용할 수 있는 추가적인 특징들을 또한 포함할 수 있다. 특히, 컴포넌트들(예컨대, 도 1의 집적 회로(110-1) 및/또는 광학 집적 회로(126-1))은 표면들 상의 음의 특징들 및 음의 특징들의 대응하는 쌍들과 짝을 이루는 양의 특징들의 쌍들에 의해 서로 기계적으로 커플링될 수 있다. 예를 들어, 음의 특징들은 도 1의 표면들(112 및 122) 아래로 함몰되는 피트들을 포함할 수 있고, 양의 특징들은 음의 특징들과 짝을 이루는 구형 볼들(예컨대, 볼-및-에치-피트 구조체)을 포함하여, 이에 의해 컴포넌트들을 정렬할 수 있다. (대안적으로 또는 추가로, 칩 패키지 내의 정렬은 도 1의 표면들(112 및 122) 상의 양의 특징들을 사용하여 용이해질 수 있으며, 여기서 이러한 양의 특징들은 이러한 표면들 위로 돌출된다.) 일부 실시예들에서, 음의 특징들의 쌍들은 컴포넌트들의 코너들에 근접한다.
위에서 논의된 바와 같이, 음의 특징들과 양의 특징들을 짝짓는 것은 컴포넌트들의 XY 면에서의 매우 정확한 자가-정렬, 뿐만 아니라 어셈블리 동안 공면성(coplanarity) 제어를 제공할 수 있다. 예를 들어, 도 1의 표면들(112 및 122) 위의 정렬은 XY 면에서 ±0.5 ㎛ 내에 있을 수 있다.
일부 실시예들에서, 칩 패키지 내의 컴포넌트들은, 예를 들어, 칩-대-칩 정렬을 영구히 고정하기 위해 사후-정렬 기법을 사용함으로써, 다시 짝지을 수 있는 정렬 이후 영구히 부착된다. 특히, 땜납은 상승한 온도에서 부분적으로 용융되거나 리플로우되어 칩 패키지 내의 컴포넌트들을 융합(fuse)시켜서 더 영구적인 본드를 생성할 수 있다. 그러나, 다른 실시예들에서, 칩 패키지 내의 컴포넌트들은 다시 짝지을 수 있는 방식으로 커플링되고, 이에 의해 칩 패키지의 재작업을 용이하게 한다.
또한, 칩 패키지 및 시스템이 다수의 이산 항목들을 가지는 것으로서 예시되지만, 이러한 실시예들은 본원에 기술되는 실시예들의 구조적 개략도들보다는, 존재할 수 있는 다양한 특징들의 기능적 기재들인 것으로 의도된다. 결과적으로, 이러한 실시예들에서, 둘 이상의 컴포넌트들이 단일 컴포넌트로 결합될 수 있고 그리고/또는 하나 이상의 컴포넌트들의 위치가 변경될 수 있다. 또한, 이전 실시예들 중 둘 이상에서의 특징들은 서로 조합될 수 있다.
컴포넌트들 상의 표면들이 기판들의 표면들 또는 이러한 기판들 상에 퇴적되는 층들(예컨대, 기판 상에 퇴적되는 유전층)의 표면들을 포함하는 것으로 이해되어야 한다는 것에 유의한다. 추가로, 본 기술분야의 통상의 기술자에게 알려진 바와 같이, 광범위한 기법들을 사용하여, 칩 패키지 내의 컴포넌트들이 제조될 수 있으며, 칩 패키지가 조립될 수 있다는 것에 유의한다.
이제 방법이 기술된다. 도 8은 칩 패키지의 이전 실시예들 중 하나에서의 집적 회로와 광학 집적 회로와 같은, 집적 회로와 광학 집적 회로 간에 전기 신호들을 통신하기 위한 방법을 예시하는 흐름도를 제시한다. 방법 동안, 디지털 전기 신호들은 인터포저의 최상부면 상의 인터포저 접속 패드들로부터 집적 회로의 전방 표면 상의 제1 집적-회로 커넥터 패드들로 커플링된다(동작 810). 이후, 디지털 전기 신호들이 아날로그 전기 신호들로 변환된다(동작 812). 또한, 아날로그 전기 신호들은 집적 회로의 전방 표면 상의 제2 집적-회로 커넥터 패드들로부터 광학 집적 회로의 최상부면 상의 광학-집적-회로 커넥터 패드들로 커플링된다(동작 814). 다음으로, 광학 신호들이 아날로그 전기 신호들에 기초하여 생성된다(동작 816). 또한, 광학 신호들은 광섬유 리셉터클 및 광섬유 커넥터를 통해 광섬유에 통신된다(동작 818).
일부 실시예들에서, 방법(800)은 추가적인 또는 더 적은 동작들을 포함한다. 또한, 동작들의 순서는 변경될 수 있고, 그리고/또는 둘 이상의 동작들은 단일 동작으로 조합될 수 있다.
이전 기재에서, '일부 실시예들'이 참조되었다. '일부 실시예들'이 모든 가능한 실시예들의 서브세트를 기술하지만, 실시예들의 동일한 서브세트를 항상 특정하지는 않는다는 것에 유의한다.
이전 기재는, 본 기술분야의 통상의 기술자가 개시내용을 제작하고 사용할 수 있게 하도록 의도되며, 특정 응용예 및 그 요건들의 상황에서 제공된다. 또한, 본 개시내용의 이전 기재들은 단지 예시 및 기재의 목적으로 제시되었다. 이들은 완전한 것으로 의도되지 않거나, 또는 본 개시내용을 개시된 형태들로 제한하도록 의도되지 않는다. 따라서, 많은 수정들 및 변형들이 본 기술분야의 통상의 기술자에게 명백할 것이며, 본원에 정의되는 일반적인 원리들은 본 개시내용의 사상 및 범위로부터 벗어나지 않고 다른 실시예들 및 응용예들에 적용될 수 있다. 추가로, 이전 실시예들의 논의는 본 개시내용을 제한하도록 의도되지 않는다. 따라서, 본 개시내용은 도시된 실시예들로 제한되도록 의도되는 것이 아니라, 본원에 개시되는 원리들 및 특징들에 부합하는 가장 넓은 범위에 따라야 한다.

Claims (21)

  1. 칩 패키지로서,
    제1 집적-회로 커넥터 패드들 및 제2 집적-회로 커넥터 패드들을 가지는 전방 표면을 가지는 집적 회로 ― 상기 집적 회로는 데이터를 변조하고, 데이터를 통신하고, 데이터를 직렬화/역직렬화하도록 구성됨 ― ;
    상기 제1 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제1 집적-회로 전기 커넥터들;
    상기 제1 집적-회로 전기 커넥터들에 전기적으로 커플링되는 제1 인터포저 커넥터 패드들을 가지며, 상기 집적 회로의 전방 표면에 대향하는 최상부면 및 바닥면을 가지는 인터포저;
    상기 제2 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제2 집적-회로 전기 커넥터들;
    상기 제2 집적-회로 전기 커넥터들에 전기적으로 커플링되는 제1 광학-집적-회로 커넥터 패드들을 가지며, 상기 인터포저의 최상부면에 대향하는 바닥면, 및 상기 집적-회로의 전방 표면에 대향하는 최상부면을 가지는 광학 집적 회로 ― 상기 광학 집적 회로는 광학 신호들을 통신하도록 구성됨 ― ;
    제1 표면 및 제2 표면을 가지는 광섬유 리셉터클 ― 상기 제1 표면은 상기 광학 집적 회로의 최상부면에 기계적으로 그리고 광학적으로 커플링됨 ― ; 및
    상기 광섬유 리셉터클의 상기 제2 표면에 기계적으로 그리고 광학적으로 커플링되는 광섬유 커넥터
    를 포함하는 칩 패키지.
  2. 제1항에 있어서,
    상기 광학 집적 회로는 상기 광학 집적 회로의 바닥면 상의 제2 광학-집적-회로 커넥터 패드들을 포함하고;
    상기 인터포저는 상기 인터포저의 최상부면 상의 제2 인터포저 커넥터 패드들을 포함하고;
    상기 칩 패키지는 상기 제2 광학-집적-회로 커넥터 패드들 및 상기 제2 인터포저 커넥터 패드들에 전기적으로 커플링되는 광학-집적-회로 전기 커넥터들을 더 포함하는 칩 패키지.
  3. 제1항 또는 제2항에 있어서,
    상기 인터포저는 표면에 의해 정의되는 공동을 포함하고;
    상기 광학 집적 회로는 상기 공동에 적어도 부분적으로 포함되는 칩 패키지.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 광섬유 리셉터클은 상기 제1 표면 및 상기 제2 표면 중 적어도 하나 상의 렌즈를 포함하는 칩 패키지.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 광섬유 리셉터클과 상기 광학 집적 회로의 최상부면 사이의 정렬을 용이하게 하기 위해 상기 광섬유 리셉터클은 상기 제1 표면 상에 제1 정렬 피쳐들을 포함하고;
    상기 광섬유 리셉터클과 상기 광섬유 커넥터 사이의 정렬을 용이하게 하기 위해 상기 광섬유 리셉터클은 상기 제2 표면 상에 제2 정렬 피쳐들을 포함하는 칩 패키지.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 광섬유 커넥터는 상기 인터포저의 평면에 대해 직교하는 방향을 따라 광섬유에 기계적으로 그리고 광학적으로 커플링하도록 구성되는 수직 광섬유 커넥터를 포함하는 칩 패키지.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 광섬유 커넥터는 상기 인터포저의 평면의 방향을 따라 광섬유에 기계적으로 그리고 광학적으로 커플링하도록 구성되는 수평 광섬유 커넥터를 포함하는 칩 패키지.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 집적 회로는 데이터를 전송하는 것, 데이터를 수신하는 것, 및 데이터를 전송하고 수신하는 것 중 하나를 수행하도록 구성되는 칩 패키지.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    제1 집적 회로는 데이터를 전송하도록 구성되고;
    상기 칩 패키지는:
    제3 집적-회로 커넥터 패드들 및 제4 집적-회로 커넥터 패드들을 가지는 전방 표면을 가지는 제2 집적 회로 ― 상기 제2 집적 회로는 데이터를 수신하도록 구성됨 ― ;
    상기 인터포저의 최상부면 상의 제2 인터포저 커넥터 패드들 및 상기 제3 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제3 집적-회로 전기 커넥터들; 및
    상기 광학 집적 회로의 최상부면 상의 제2 광학-집적-회로 커넥터 패드들 및 상기 제4 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제4 집적-회로 전기 커넥터들
    을 포함하는 칩 패키지.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 칩 패키지는 상기 인터포저의 바닥면에 열적으로 그리고 전기적으로 커플링되는 기판을 더 포함하는 칩 패키지.
  11. 제10항에 있어서,
    상기 인터포저는 상기 인터포저의 바닥면과 상기 인터포저의 최상부면을 전기적으로 커플링시키는 스루-인터포저 비아들을 포함하는 칩 패키지.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 광학 집적 회로는 실리콘-온-절연체 기술을 사용하여 구현되는 칩 패키지.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 인터포저는 유기 재료, 세라믹, 유리 및 반도체 중 하나를 포함하는 칩 패키지.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 광섬유 커넥터를 제외하고, 상기 칩 패키지는 260 C까지 솔더-리플로우 호환가능한 칩 패키지.
  15. 시스템으로서,
    프로세서;
    상기 프로세서에 커플링되는 메모리; 및
    제1항 내지 제14항 중 어느 한 항에 따른 칩 패키지
    를 포함하는 시스템.
  16. 시스템으로서,
    프로세서;
    상기 프로세서에 커플링되는 메모리; 및
    칩 패키지
    를 포함하고, 상기 칩 패키지는:
    제1 집적-회로 커넥터 패드들 및 제2 집적-회로 커넥터 패드들을 가지는 전방 표면을 가지는 집적 회로 ― 상기 집적 회로는 데이터를 변조하고, 데이터를 통신하고, 데이터를 직렬화/역직렬화하도록 구성됨 ― ;
    상기 제1 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제1 집적-회로 전기 커넥터들;
    상기 제1 집적-회로 전기 커넥터들에 전기적으로 커플링되는 제1 인터포저 커넥터 패드들을 가지며, 상기 집적 회로의 전방 표면에 대향하는 최상부면 및 바닥면을 가지는 인터포저;
    상기 제2 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제2 집적-회로 전기 커넥터들;
    상기 제2 집적-회로 전기 커넥터들에 전기적으로 커플링되는 제1 광학-집적-회로 커넥터 패드들을 가지며, 상기 인터포저의 최상부면에 대향하는 바닥면, 및 상기 집적-회로의 전방 표면에 대향하는 최상부면을 가지는 광학 집적 회로 ― 상기 광학 집적 회로는 광학 신호들을 통신하도록 구성됨 ― ;
    제1 표면 및 제2 표면을 가지는 광섬유 리셉터클 ― 상기 제1 표면은 상기 광학 집적 회로의 최상부면에 기계적으로 그리고 광학적으로 커플링됨 ― ; 및
    상기 광섬유 리셉터클의 상기 제2 표면에 기계적으로 그리고 광학적으로 커플링되는 광섬유 커넥터
    를 포함하는 시스템.
  17. 제16항에 있어서,
    상기 광학 집적 회로는 상기 광학 집적 회로의 바닥면 상의 제2 광학-집적-회로 커넥터 패드들을 포함하고;
    상기 인터포저는 상기 인터포저의 최상부면 상의 제2 인터포저 커넥터 패드들을 포함하고;
    상기 칩 패키지는 상기 제2 광학-집적-회로 커넥터 패드들 및 상기 제2 인터포저 커넥터 패드들에 전기적으로 커플링되는 광학-집적-회로 전기 커넥터들을 더 포함하는 시스템.
  18. 제16항 또는 제17항에 있어서,
    상기 인터포저는 표면에 의해 정의되는 공동을 포함하고;
    상기 광학 집적 회로는 상기 공동에 적어도 부분적으로 포함되는 시스템.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 제1 집적 회로는 데이터를 전송하도록 구성되고;
    상기 칩 패키지는:
    제3 집적-회로 커넥터 패드들 및 제4 집적-회로 커넥터 패드들을 가지는 전방 표면을 가지는 제2 집적 회로 ― 상기 제2 집적 회로는 데이터를 수신하도록 구성됨 ― ;
    상기 인터포저의 최상부면 상의 제2 인터포저 커넥터 패드들 및 상기 제3 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제3 집적-회로 전기 커넥터들; 및
    상기 광학 집적 회로의 최상부면 상의 제2 광학-집적-회로 커넥터 패드들 및 상기 제4 집적-회로 커넥터 패드들에 전기적으로 커플링되는 제4 집적-회로 전기 커넥터들
    을 포함하는 시스템.
  20. 제16항 내지 제19항 중 어느 한 항에 있어서,
    상기 칩 패키지는 상기 인터포저의 바닥면에 열적으로 그리고 전기적으로 커플링되는 기판을 더 포함하는 시스템.
  21. 집적 회로와 광학 집적 회로 간에 데이터를 통신하기 위한 방법으로서,
    인터포저의 최상부면 상의 인터포저 접속 패드들로부터 상기 집적 회로의 전방 표면 상의 제1 집적-회로 커넥터 패드들로 디지털 전기 신호들을 커플링시키는 단계;
    상기 디지털 전기 신호들을 아날로그 전기 신호들로 변환시키는 단계;
    상기 집적 회로의 전방 표면 상의 제2 집적-회로 커넥터 패드들로부터 상기 광학 집적 회로의 최상부면 상의 광학-집적-회로 커넥터 패드들로 상기 아날로그 전기 신호들을 커플링시키는 단계;
    상기 아날로그 전기 신호들에 기초하여 광학 신호들을 생성하는 단계; 및
    광섬유 리셉터클 및 광섬유 커넥터를 통해 광섬유에 상기 광학 신호들을 통신하는 단계
    를 포함하는 방법.
KR1020177021031A 2015-01-26 2016-01-12 패키지화된 광-전자 모듈 KR20170117396A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/605,650 US9678271B2 (en) 2015-01-26 2015-01-26 Packaged opto-electronic module
US14/605,650 2015-01-26
PCT/US2016/013081 WO2016122870A1 (en) 2015-01-26 2016-01-12 Packaged opto-electronic module

Publications (1)

Publication Number Publication Date
KR20170117396A true KR20170117396A (ko) 2017-10-23

Family

ID=55236935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177021031A KR20170117396A (ko) 2015-01-26 2016-01-12 패키지화된 광-전자 모듈

Country Status (7)

Country Link
US (1) US9678271B2 (ko)
EP (1) EP3250954A1 (ko)
JP (1) JP6766049B2 (ko)
KR (1) KR20170117396A (ko)
CN (1) CN107111086A (ko)
TW (1) TWI671560B (ko)
WO (1) WO2016122870A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022039453A1 (ko) * 2020-08-18 2022-02-24 삼성전자 주식회사 회로 기판 모듈 및 이를 포함하는 전자 장치

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140119738A1 (en) * 2012-11-01 2014-05-01 Oracle International Corporation Single-layer optical point-to-point network
US10026723B2 (en) * 2016-01-04 2018-07-17 Infinera Corporation Photonic integrated circuit package
US9835809B2 (en) * 2016-03-28 2017-12-05 Cisco Technology, Inc. Alignment of optical components using nanomagnets
US10880994B2 (en) * 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
US10012809B2 (en) * 2016-06-20 2018-07-03 Mellanox Technologies, Ltd. Printed circuit board assembly with a photonic integrated circuit for an electro-optical interface
US10242976B2 (en) * 2016-12-31 2019-03-26 Intel Corporation In-package photonics integration and assembly architecture
CN110235241A (zh) * 2017-01-30 2019-09-13 慧与发展有限责任合伙企业 硅光子可回流焊接组件
CN211826618U (zh) 2017-03-07 2020-10-30 康宁光电通信有限责任公司 用于在光学格式与电气格式之间转换数据的光学子组件
WO2018190952A1 (en) * 2017-04-14 2018-10-18 Google Llc Integration of silicon photonics ic for high data rate
US10025047B1 (en) 2017-04-14 2018-07-17 Google Llc Integration of silicon photonics IC for high data rate
JP2018200924A (ja) * 2017-05-25 2018-12-20 富士通株式会社 光モジュール
US10267988B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US10338329B2 (en) * 2017-08-02 2019-07-02 Nokia Solutions And Networks Oy Arrangement for connecting photonic and electronic components
US10490458B2 (en) 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
US10748844B2 (en) * 2017-12-30 2020-08-18 Intel Corporation Stress isolation for silicon photonic applications
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration
IT201800005106A1 (it) * 2018-05-07 2019-11-07 Dispositivo, procedimento e sistema elettro-ottico corrispondenti
FR3082354B1 (fr) * 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
US10823921B2 (en) * 2018-08-15 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Photonics package integration
KR102477355B1 (ko) * 2018-10-23 2022-12-15 삼성전자주식회사 캐리어 기판 및 이를 이용한 기판 처리 장치
US11024617B2 (en) * 2018-10-26 2021-06-01 Micron Technology, Inc. Semiconductor packages having photon integrated circuit (PIC) chips
US10928585B2 (en) 2018-10-26 2021-02-23 Micron Technology, Inc. Semiconductor devices having electro-optical substrates
US11031381B2 (en) * 2018-10-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
FR3089344B1 (fr) 2018-11-30 2021-01-22 Commissariat Energie Atomique Test de circuit photonique intégré
CN113169234A (zh) * 2018-12-03 2021-07-23 艾尤纳公司 高密度光学互连组件
TWI672480B (zh) * 2018-12-03 2019-09-21 財團法人工業技術研究院 光學量測裝置與方法
FR3089310A1 (fr) * 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US10598875B2 (en) * 2018-12-14 2020-03-24 Intel Corporation Photonic package with a bridge between a photonic die and an optical coupling structure
US11036002B2 (en) * 2019-03-06 2021-06-15 Lightmatter, Inc. Photonic communication platform
US10681832B1 (en) 2019-06-06 2020-06-09 Hewlett Packard Enterprise Development Lp High-density universally-configurable system board architecture with dual-use modular mid-board optics (MBOs)
US11107770B1 (en) * 2019-06-27 2021-08-31 Xilinx, Inc. Integrated electrical/optical interface with two-tiered packaging
US11886023B2 (en) * 2019-08-15 2024-01-30 Ii-Vi Delaware, Inc. Photonic optoelectronic module packaging
US11493689B2 (en) 2019-09-19 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
WO2021158500A1 (en) * 2020-02-03 2021-08-12 Lightmatter, Inc. Photonic wafer communication systems and related packages
US11217573B2 (en) * 2020-03-04 2022-01-04 Intel Corporation Dual-sided co-packaged optics for high bandwidth networking applications
US11054593B1 (en) * 2020-03-11 2021-07-06 Palo Alto Research Center Incorporated Chip-scale optoelectronic transceiver with microspringed interposer
US11621795B2 (en) 2020-06-01 2023-04-04 Nubis Communications, Inc. Polarization-diversity optical power supply
US11677472B2 (en) * 2020-08-28 2023-06-13 Avicenatech Corp. Hybrid integration of microLED interconnects with ICs
TW202232163A (zh) 2020-09-18 2022-08-16 美商紐比斯通訊股份有限公司 包括光通訊模組的資料處理系統及裝置及其方法
TW202232157A (zh) 2020-10-07 2022-08-16 美商紐比斯通訊股份有限公司 資料處理系統、資料處理裝置及使用光通訊模組的系統、裝置及方法
US20220263586A1 (en) * 2021-02-03 2022-08-18 Nubis Communications, Inc. Communication systems having optical power supplies
US11923269B2 (en) 2021-04-07 2024-03-05 International Business Machines Corporation Co-packaged optical module
CN113179131A (zh) * 2021-04-22 2021-07-27 青岛海信宽带多媒体技术有限公司 一种光模块
US11894354B2 (en) * 2021-05-13 2024-02-06 Advanced Semiconductor Engineering, Inc. Optoelectronic device package and method of manufacturing the same
CN113035858B (zh) * 2021-05-31 2021-09-14 杭州光智元科技有限公司 半导体装置及其制造方法
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
US11906802B2 (en) * 2022-05-10 2024-02-20 Avago Technologies International Sales Pte. Limited Photonics integration in semiconductor packages
CN116646346A (zh) * 2023-06-12 2023-08-25 Nano科技(北京)有限公司 一种光电混合集成的光电封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749345B1 (en) * 2002-05-24 2004-06-15 National Semiconductor Corporation Apparatus and method for electro-optical packages that facilitate the coupling of optical cables to printed circuit boards
US7084496B2 (en) 2004-01-14 2006-08-01 International Business Machines Corporation Method and apparatus for providing optoelectronic communication with an electronic device
US7133429B2 (en) * 2004-03-05 2006-11-07 Finisar Corporation Laser driver circuit with signal transition enhancement
US8041221B2 (en) * 2009-11-11 2011-10-18 Elbex Video Ltd. Method and apparatus for coupling optical signal with packaged circuits via optical cables and lightguide couplers
US9310553B2 (en) 2011-11-16 2016-04-12 Intel Corporation Optical connection techniques and configurations
US20130230272A1 (en) * 2012-03-01 2013-09-05 Oracle International Corporation Chip assembly configuration with densely packed optical interconnects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022039453A1 (ko) * 2020-08-18 2022-02-24 삼성전자 주식회사 회로 기판 모듈 및 이를 포함하는 전자 장치
US11832389B2 (en) 2020-08-18 2023-11-28 Samsung Electronics Co., Ltd. Printed circuit module and electronic device including the same

Also Published As

Publication number Publication date
JP6766049B2 (ja) 2020-10-07
TW201643488A (zh) 2016-12-16
EP3250954A1 (en) 2017-12-06
TWI671560B (zh) 2019-09-11
JP2018509753A (ja) 2018-04-05
WO2016122870A1 (en) 2016-08-04
US20160216445A1 (en) 2016-07-28
US9678271B2 (en) 2017-06-13
CN107111086A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
US9678271B2 (en) Packaged opto-electronic module
US9256026B2 (en) Hybrid integrated photonic chip package
US9250403B2 (en) Hybrid-integrated photonic chip package with an interposer
US9297971B2 (en) Hybrid-integrated photonic chip package with an interposer
US9671572B2 (en) Integrated chip package with optical interface
US10523337B2 (en) Method and system for large silicon photonic interposers by stitching
US9435967B2 (en) Optical connection techniques and configurations
EP3159721B1 (en) Method and system for a chip-on-wafer-on-substrate assembly
KR101831275B1 (ko) 램프-스택 칩 패키지의 광 통신
US8998509B2 (en) Stackable photonic interconnect module
US9391708B2 (en) Multi-substrate electro-optical interconnection system
CN110261974B (zh) 一种光互连模块以及包含光互连模块的系统
US11886023B2 (en) Photonic optoelectronic module packaging
US20230299854A1 (en) Hybrid integration of microled interconnects with ics
US10120148B2 (en) Devices with optical ports in fan-out configurations
US20230305244A1 (en) High density optical/electrical interconnection arrangement with high thermal efficiency
Hibbs-Brenner et al. Packaging of VCSEL arrays for cost-effective interconnects at< 10 meters
De Dobbelaere Optoelectronic integration for reduced power dissipation in optical interconnect

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application