TWI671560B - 封裝光電模組 - Google Patents

封裝光電模組 Download PDF

Info

Publication number
TWI671560B
TWI671560B TW104143160A TW104143160A TWI671560B TW I671560 B TWI671560 B TW I671560B TW 104143160 A TW104143160 A TW 104143160A TW 104143160 A TW104143160 A TW 104143160A TW I671560 B TWI671560 B TW I671560B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
optical
interposer
connection pad
chip package
Prior art date
Application number
TW104143160A
Other languages
English (en)
Other versions
TW201643488A (zh
Inventor
席倫 沙克
亞夏克 克里奇納摩西
學哲 鄭
約翰 康寧罕
Original Assignee
美商奧瑞可國際公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商奧瑞可國際公司 filed Critical 美商奧瑞可國際公司
Publication of TW201643488A publication Critical patent/TW201643488A/zh
Application granted granted Critical
Publication of TWI671560B publication Critical patent/TWI671560B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/32—Optical coupling means having lens focusing means positioned between opposed fibre ends
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H04B10/803—Free space interconnects, e.g. between circuit boards or chips
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一種晶片封裝包括在該晶片封裝中彼此接近的光學積體電路(諸如混合積體式電路)及積體電路。該積體電路包括調變資料、通訊資料、及序列化/解序列化資料的電路，且該光學積體電路以非常高的頻寬來通訊光學信號。此外，該積體電路的前表面被電耦合至中介層的頂表面，且該積體電路的頂表面被電耦合至該光學積體電路的前表面。此外，該光學積體電路的底表面面對該中介層的該頂表面，且該光學積體電路的該前表面被光學耦合至光纖插座，其接著被光學耦合至光纖連接器。

Description

封裝光電模組 政府授權
本發明是在由DARPA所授予的協議第HR0011-08-9-0001號下藉由美國政府支援加以進行。美國政府在本發明中具有某些權利。
本揭示一般關於容納半導體晶片的晶片封裝。較具體而言，本揭示關於一種混合積體式晶片封裝，其包括具有相鄰的酬載與光子晶片的中介層。
隨著積體電路(IC)技術持續縮小至較小的關鍵尺寸，對現有的互連技術而言愈來愈難以提供合適通訊特性，諸如：高頻寬、低功率、可靠性及低成本。工程師及研究人員正研究各種各樣的互連技術以解決這些問題、及致能未來的高密度、高性能系統。
用以解決這些挑戰(其為正在進行的研究主題)的一個互連技術為光學通訊。原則上，光學通訊可被 用來通訊大量的資料。然而，儘管根據垂直腔面發射雷射(VCSEL)及光纖的光子技術通常為一種對於在系統的某些部份中(諸如在機架之間以及在某些情況中在機架內的板之間)通訊適量資料而言方便和有成本效益的解決方案，通常難以縮小這些光子組件以符合用於未來晶片的輸入/輸出(I/O)介面的頻寬、大小、及功率要求。
替代地，根據矽光子的光學互連或鏈接對於互連技術而言是有吸引力的候選者，因為它們可在光學積體電路上被輕易縮小。儘管基於垂直腔面發射雷射(VCSEL)的光學互連模組被整合於距離運算或酬載積體電路僅幾公分處的母板上，可能難以將光學積體電路與傳統積體電路整合於現有晶片封裝中。
因此，所需要的是一種不會遭受上述問題的晶片封裝。
本揭示的一個實施例提供一種晶片封裝，其包括具有前表面的積體電路，該前表面具有第一積體電路連接墊及第二積體電路連接墊，此處該積體電路調變資料、通訊資料、及序列化/解序列化資料。此外，該晶片封裝包括：第一積體電路電連接器，電耦合至該第一積體電路連接墊；及中介層，具有底表面及頂表面，該頂表面面對該積體電路的該前表面、具有電耦合至該第一積體電路電連接器的第一中介層連接墊。此外，該晶片封裝包 括：第二積體電路電連接器，電耦合至該第二積體電路連接墊；及光學積體電路，具有底表面及頂表面，該底表面面對該中介層的該頂表面，該頂表面面對該積體電路的該前表面、具有電耦合至該第二積體電路電連接器的第一光學積體電路連接墊，此處該光學積體電路通訊光學信號。此外，該晶片封裝包括：光纖插座，具有第一表面及第二表面，此處該第一表面被機械及光學耦合至該光學積體電路的該頂表面；及光纖連接器，機械及光學耦合至該光纖插座的該第二表面。
注意到該光學積體電路可包括在該光學積體電路的該底表面上的第二光學積體電路連接墊，且該中介層可包括在該中介層的該頂表面上的第二中介層連接墊。額外地，該晶片封裝可包括光學積體電路電連接器，電耦合至該第二光學積體電路連接墊及該第二中介層連接墊。
在一些實施例中，該中介層包括由表面所定義的空腔，且該光學積體電路至少部份被包括於該空腔中。
此外，該光纖插座可包括在下列的至少一者上的透鏡：該第一表面、及該第二表面。此外，該光纖插座可包括：在該第一表面上的第一對準特徵，用以促進該光纖插座與該光學積體電路的該頂表面間的對準；及在該第二表面上的第二對準特徵，用以促進該光纖插座與該光纖連接器間的對準。
額外地，該光纖連接器可包括垂直光纖連接 器，其沿著垂直於該中介層的平面之方向而機械及光學耦合至光纖。替代地，該光纖連接器可包括水平光纖連接器，其沿著該中介層的平面中之方向而機械及光學耦合至光纖。
注意到該積體電路可施行下列的一者：發送資料、接收資料、及發送與接收資料。在該第一積體電路發送資料的實施例中，該晶片封裝可包括：具有前表面的第二積體電路，該前表面具有第三積體電路連接墊及第四積體電路連接墊，此處該第二積體電路被配置以接收資料；第三積體電路電連接器，電耦合至該第三積體電路連接墊及該中介層的該頂表面上的第二中介層連接墊；及第四積體電路電連接器，電耦合至該第四積體電路連接墊及該光學積體電路的該頂表面上的第二光學積體電路連接墊。
此外，該光纖連接器除外，該晶片封裝可為焊料回流相容於高達260C的溫度。
在一些實施例中，該晶片封裝包括基板，熱及電耦合至該中介層的該底表面。該中介層可包括通中介層穿孔，電耦合該中介層的該底表面與該中介層的該頂表面。
此外，該光學積體電路可使用絕緣層上覆矽技術加以實施。
此外，該中介層可包括下列的一者：有機材料、陶瓷、玻璃、及/或半導體。
另一實施例提供一種系統，其包括處理器、耦合至該處理器的記憶體、及該晶片封裝。
另一實施例提供一種用於在該積體電路與該光學積體電路間通訊電信號的方法。在該方法期間，將數位電信號從該中介層的該頂表面上的該中介層連接墊耦合至該積體電路的該前表面上的該第一積體電路連接墊。接著，該數位電信號被轉換至類比電信號。此外，將該類比電信號從該積體電路的該前表面上的該第二積體電路連接墊耦合至該光學積體電路的該頂表面上的該光學積體電路連接墊。其次，光學信號根據該類比電信號加以產生。此外，該光學信號經由該光纖插座及該光纖連接器通訊至該光纖。
此發明內容僅為了示出一些範例性實施例之目的加以提供，以便提供此處所述標的之一些態樣的基本理解。因此，將被理解的是，上述特徵僅為實例且不應被詮釋成以任何方式縮小此處所述標的之範圍或精神。此處所述標的之其他特徵、態樣、及優點將從下列的實施方式、圖、及申請專利範圍而變得明確。
100‧‧‧晶片封裝
110-1‧‧‧積體電路
110-2‧‧‧積體電路
112‧‧‧表面
114‧‧‧積體電路連接墊
116‧‧‧積體電路電連接器
116-1‧‧‧積體電路電連接器
116-2‧‧‧積體電路電連接器
118-1‧‧‧中介層
120‧‧‧表面
122‧‧‧表面
124‧‧‧中介層連接墊
126-1‧‧‧光學積體電路
128‧‧‧表面
130‧‧‧表面
132‧‧‧光學積體電路連接墊
134-1‧‧‧光纖插座
136‧‧‧表面
138‧‧‧表面
140-1‧‧‧光纖連接器
142‧‧‧任選基板
144‧‧‧中介層連接墊
146‧‧‧基板連接墊
148‧‧‧基板電連接器
150‧‧‧表面
152‧‧‧光學積體電路電連接墊
154‧‧‧中介層連接墊
156‧‧‧光學積體電路電連接器
158‧‧‧任選空腔
160‧‧‧表面
162‧‧‧透鏡
164‧‧‧對準特徵
166‧‧‧方向
168‧‧‧通基板穿孔
200‧‧‧晶片封裝
300‧‧‧晶片封裝
400‧‧‧晶片封裝
500‧‧‧晶片封裝
510‧‧‧方向
600‧‧‧晶片封裝
700‧‧‧系統
710‧‧‧晶片封裝
712‧‧‧任選處理器
714‧‧‧任選記憶體
第1圖為示出具有封裝光電模組(POEM)的晶片封裝的側視圖的方塊圖，依據本揭示的實施例。
第2圖為示出具有第1圖的POEM的多個例子的晶片封裝的俯視圖的方塊圖，依據本揭示的實施例。
第3圖為示出具有POEM的晶片封裝的俯視圖的方塊圖，依據本揭示的實施例。
第4圖為示出具有POEM的晶片封裝的俯視圖的方塊圖，依據本揭示的實施例。
第5圖為示出具有POEM的晶片封裝的側視圖的方塊圖，依據本揭示的實施例。
第6圖為示出具有POEM的晶片封裝的俯視圖的方塊圖，依據本揭示的實施例。
第7圖為示出包括晶片封裝的系統的方塊圖，依據本揭示的實施例。
第8圖為示出一種用於在積體電路與光學積體電路間通訊電信號的方法之流程圖，依據本揭示的實施例。
注意到相似元件符號意指該圖式各處的對應部件。此外，相同部件的多個例子藉由以破折號與例子編號分開的共用字首加以標示。
晶片封裝、包括該晶片封裝的系統、及用於在該晶片封裝中的積體電路與光學積體電路間通訊電信號的技術之實施例被描述。此晶片封裝包括在該晶片封裝中彼此接近的光學積體電路(諸如混合積體式電路)及積體電路。該積體電路包括調變資料、通訊資料、及序列化/解序列化資料的電路，且該光學積體電路以非常高的頻寬 來通訊光學信號。此外，該積體電路的前表面被電耦合至中介層的頂表面，且該積體電路的頂表面被電耦合至該光學積體電路的前表面。此外，該光學積體電路的底表面面對該中介層的該頂表面，且該光學積體電路的該前表面被光學耦合至光纖插座，其接著被光學耦合至光纖連接器。
藉由整合緊密接近的該光學積體電路與該積體電路，該晶片封裝可促進改善的性能，相較於具有電連接的晶片封裝。尤其，該晶片封裝可藉由使用高走線密度中介層間接地電耦合該積體電路與該光學積體電路來提供與高性能電路配合的每秒多個兆位元的光學通訊。以此方式，該晶片封裝可滿足晶片外頻寬的逐步上升需求，同時相較於電連接提供較高的頻寬密度及改善的能源效率。
現在描述該晶片封裝。隨著來自VLSI晶片的總晶片外頻寬接近10Tbps及之後，現有電輸入/輸出(I/O)解決方案的接腳數及線速對來自現有封裝與印刷電路板互連技術的總資料通訊容量設立物理限制。光學通訊愈來愈多被使用於愈來愈靠近該VLSI晶片的系統的內部以供通訊大量的資料。例如，目前及下一代系統中的電對光轉換可能發生在位於靠近該VLSI交換及/或處理器晶片的中板(rmid-board)光學模組中。此架構可幫助移除對該印刷電路板的速率及佈線瓶頸，且可增加通訊的效率。然而，這些系統可能最終需要此種電對光轉換發生在該ASIC封裝內，因為限制藉由來自該VLSI晶片封裝的電I/O可達成的頻寬密度之接腳佈局(pinout)限制。
在下列的討論中，包括一或更多光電模組(其有時被稱為「封裝光電模組」或POEM)的晶片封裝被描述。此晶片封裝提供一種模組化架構，其相較於真正的多晶片模組配置致能較好的可測試性及改善的產率。此外，使用此架構，高速光學I/O被放置於實體上較靠近該VLSI積體電路處以滿足晶片外頻寬的逐步上升需求。結果，該光學互連相較於電互連可達成較高的頻寬密度及較好的能源效率，特別是藉由使用波長分割多工。注意到該晶片封裝可使用混合積體來結合矽光子裝置與VLSI電路。尤其，該晶片封裝可包括混合積體式電子光子元件或組件，在其中電子裝置及光子裝置被建立於個別優化技術平台上且接著藉由使用低寄生覆晶組合技術(諸如熱壓或回焊接合)被接合在一起。
第1圖呈現示出包括POEM的晶片封裝100的側視圖之方塊圖。在晶片封裝100中，積體電路(I.C.)110-1(其可被積體相鄰或接近於需要超高晶片外頻寬的該晶片封裝中的交換晶片、高密度記憶體堆疊或高性能處理器，其有時被稱為「酬載」或「酬載IC」)可被覆晶接合(電路側朝下)至中介層118-1。此外，積體電路110-1可被電耦合至光電積體電路126-1(的主動側)(其有時被稱為「光子橋晶片」或「光子IC」)。注意到光學積體電路126-1通訊光學信號(其可包含發送該光學信號、接收該光學信號、或兩者)。例如，光學積體電路126-1可包括調變器、多工器、解多工器、光偵測 器、光學波導、光纖耦合器等。此外，積體電路110-1調變資料、通訊資料(藉由使用驅動及接收電路)、及序列化/解序列化資料。因此，積體電路110-1可包括能源效率的光子驅動及接收電路。例如，積體電路110-1可接受並行資料、序列化該資料及編碼該資料成為光子調變器驅動信號。相反地，積體電路110-1可接受來自光學積體電路126-1上的光偵測器的串列電資料，且可將該電資料轉換成並行資料。在一些實施例中，積體電路110-1包括通訊並行資料的多個中速電鏈接(例如，每頻道1-5Gbps)、及對光學積體電路126-1的小量高速串列鏈接(例如，大於每頻道14Gbps)。因此，積體電路110-1可結合並行頻道成為串列資料流以充分使用由光學積體電路126-1所提供的光學通訊。此結合可包含改變已通訊的電信號中的資料的通訊協定格式。
如第1圖中所示，晶片封裝100可包括：具有表面112的積體電路110-1，該表面112具有積體電路連接墊(I.C.C.P.)114；積體電路電連接器(I.C.E.C.)116，電耦合至積體電路連接墊114；中介層118-1，具有表面120及122，該表面122面對表面112及具有電耦合至積體電路電連接器116-1的中介層連接墊(I.C.P.)124；光學積體電路126-1，具有表面128及130(面對表面122及112)，及該表面130具有電耦合至積體電路電連接器116-2的光學積體電路連接墊(O.I.C.C.P.)132。此外，晶片封裝100可包括光纖光纖插座134-1，具有表 面136及138，該表面136面對表面130，其被機械及光學耦合至遠離與積體電路110-1的重疊的光學積體電路126-1以及呈現跳板配置。此外，晶片封裝100可包括光纖連接器(O.F.C.)140-1，機械及光學耦合至光纖插座(O.F.R.)134-1的表面136。光纖連接器140-1除外，晶片封裝100中的封裝光電模組(POEM)可為焊料回流相容於高達260C的溫度。此外，注意到光學積體電路126-1在中介層118-1的相同側上接近積體電路110-1。
在範例性實施例中，光學積體電路126-1被製造於絕緣層上覆矽基板上(諸如0.1-0.5μm或3μm絕緣層上覆矽技術平台)。此外，中介層118-1可包括：陶瓷、有機材料、玻璃、及/或半導體(諸如矽、絕緣層上覆矽或矽鍺)。一般而言，中介層118-1可具有非常接近矽的熱膨脹係數。這可提供熱機械寬容度以使用較短及較高密度的凸塊於晶片上，但也將晶片非常緊靠地接合在一起。在範例性實施例中，中介層118-1具有在100μm與1mm間的厚度。一般而言，晶片封裝100中的組件間的連接器可包括：墊、凸塊、焊料球及/或柱(諸如銅柱)。
注意到光纖插座134-1可用作束擴張光學轉接器，其當作光學積體電路126-1與光纖連接器140-1間的光機械介面。尤其，光纖插座134-1的束擴張特性可減輕光纖插座134-1上的單模式輸出與單模式光纖(其為光纖連接器140-1)間的實體對準要求。光纖插座134-1可 由各種各樣的材料所製成，諸如：具有低熱膨脹係數的玻璃、矽等。
此外，光學積體電路126-1可被混合積體至中介層118-1上。此混合積體可藉由使用利用熱壓或回焊接合微凸塊科技的覆晶附接技術加以達成。該凸塊及混合接合墊大小可被設計成使寄生電容減到最小，諸如C4型焊料互連(例如，C4凸塊、無鉛凸塊、銅柱凸塊、等等)。替代地，適用、可重配(rematable)的互連可被使用而代替C4型互連。這可促進重製及/或較高的產率。在測試以後，可以藉由使用低溫焊料及/或底層填料讓暫時性連接成為永久性。注意到光學積體電路126-1可被覆晶附接至中介層118-1而在兩者之間具有小或最小的間隙以將電晶片對晶片互連線長度減到最小。積體電路110-1也可被覆晶附接至中介層118-1。一般而言，覆晶互連的密度可能最終由該封裝基板製造程序中的物理限制所限制。注意到光學積體電路126-1與中介層118-1間的介面中所使用的材料可為導熱性以傳播來自光學積體電路126-1的熱。
額外地，晶片封裝100可包括任選基板142(諸如印刷電路板、陶瓷、有機材料、及/或玻璃)，其可提供具有電源、接地、控制、監測等的背板，且其可用作散熱器(即，任選基板142可被熱耦合至中介層118-1)。中介層118-1可包括在中介層118-1的表面120上的中介層連接墊144(其在中介層118-1的與表面122相 對的側上)。中介層連接墊(I.C.P.)144可被電耦合至中介層連接墊124，藉由通基板穿孔或TSV，諸如TSV 168(或者若中介層118-1包括玻璃時是通玻璃穿孔)。(為了簡明，僅一個通過中介層118-1的TSV被顯示於第1圖中)這些TSV可具有50-200μm的寬度。注意到中介層連接墊144可具有比該中介層連接墊124的節距更低的節距。因此，中介層118-1可促進中介層118-1的二側間的墊/凸塊節距的實體轉換。此外，中介層連接墊144可由基板電連接器(S.E.C.)148被電耦合至任選基板142的表面150上的基板連接墊(S.C.P.)146。
注意到光學積體電路126-1可包括在光學積體電路126-1的表面128上的光學積體電路電連接墊(O.I.C.E.C.P.)152，且中介層118-1可包括在中介層118-1的表面122上的中介層連接墊(I.C.P.)154。額外地，晶片封裝100可包括光學積體電路電連接器(O.I.C.E.C.)156，電耦合至光學積體電路連接墊152及中介層連接墊154。此電耦合可容許中介層118-1提供電源及接地給光學積體電路126-1。
在一些實施例中，中介層118-1包括由表面160所定義的任選空腔158，且光學積體電路126-1至少部份被包括於任選空腔158中。在這些實施例中，較短的凸塊可被使用在積體電路110-1與中介層118-1間的電介面。替代地，中介層118-1的表面122可為平面。在這些實施例中，積體電路電連接器116對中介層118-1可能需 要具有等於光學積體電路126-1的厚度、積體電路110-1與光學積體電路126-1間的接合線、及光學積體電路126-1與中介層118-1間的接合線之總和的大小。這可能需要使用特殊電凸塊結構，諸如：高柱、雙凸塊及/或凸塊加超級墊。
此外，光纖插座134-1可包括在表面136及138的至少一者上的透鏡162(諸如微透鏡)及/或另一光學組件(諸如反射鏡)。此外，光纖插座134-1可包括：在表面136上的對準特徵(A.F.)164，用以促進光纖插座134-1與光學積體電路126-1的表面130間的對準；及在表面138上的對準特徵164，用以促進光纖插座134-1與該光纖連接器140-1間的對準。例如，對準特徵164可包括正及/或負特徵，諸如：球與坑、及/或針與洞。注意到光纖插座134-1及/或光纖連接器140-1可藉由使用高精密度取放操作(無論在晶粒或晶圓級)被對準及附接至光學積體電路126-1。注意到此操作可發生在積體電路110-1與光學積體電路126-1的混合積體以前或以後。
如第2圖中所示，其呈現示出晶片封裝200的俯視圖的方塊圖，可能有該POEM的多個例子。在一些實施例中，替代POEM被使用於發送或接收。例如，積體電路110的奇數例子可發送且積體電路110的偶數例子可接收。此架構可增加晶片封裝200的運算性能及I/O頻寬。在這些實施例中，電信號可在使用中介層118-1的晶片之間被路由。注意到晶片封裝200的模組化配置容許該 POEM單元在組合成晶片封裝200以前是完全可測試。使用多晶片模組中的此種已知良好的組件的能力可能具有對總體產率的顯著影響。
此外，如第3圖中所示，其呈現示出具有POEM的晶片封裝300的俯視圖的方塊圖，當積體電路110-1發送資料時，晶片封裝300可包括積體電路110-2。此積體電路可接收資料。此外，積體電路110-2可具有具二組積體電路連接墊(其可類似於第1圖中的積體電路連接墊114)的前表面(其類比於第1圖中的表面112)，其由積體電路電連接器(其可類似於第1圖中的積體電路電連接器116)被耦合至頂表面(其類比於第1圖中的表面122)上的對應中介層連接墊(其可類似於第1圖中的中介層連接墊124)以及頂表面(其可類比於第1圖中的表面130)上的光學積體電路連接墊(其可類似於第1圖中的光學積體電路連接墊132)。替代地，如第4圖中所示，其呈現示出具有POEM的晶片封裝400的俯視圖的方塊圖，單一積體電路110-1及/或單一光學積體電路126-1可發送及接收資料。
注意到該光纖連接器可水平(或邊緣)耦合至光纖。尤其，如第1圖中所示，光纖連接器140-1可為水平光纖連接器，其沿著中介層118-1的平面中之方向166而機械及光學耦合至該光纖。替代地，該光纖連接器可被垂直耦合至該光纖。這被顯示於第5圖中，其呈現示出具有POEM的晶片封裝500的側視圖的方塊圖。尤其， 光纖連接器140-1可為垂直光纖連接器，其沿著垂直於中介層118-1的平面之方向510而機械及光學耦合至該光纖
額外地，在一些實施例中該晶片封裝包括光纖插座134-1及光纖連接器140-1的多個例子，其被光學耦合至光學積體電路126-1。這被顯示於第6圖中，其呈現示出具有POEM的晶片封裝600的俯視圖的方塊圖。
注意到該光纖可被用來將來自封裝外光源(例如，一或更多雷射)的光帶進。替代地，光源可被包括於光學積體電路126-1上。在一些實施例中，該晶片封裝包括熱冷卻機制，在積體電路110-1的與表面112相對的側上之積體電路110-1的表面上。此任選的熱冷卻機制可包括散熱器。此外，該散熱器可延伸超越積體電路110-1以介接該晶片封裝上的其他晶片。此外，若該晶片具有不同高度，它可能具有一些拓樸。然而，在一些實施例中該任選的熱冷卻機制可藉由使用任選基板142加以實施。較一般而言，該晶片封裝中的熱管理可包括：熱散播器、封裝蓋及/或散熱器。
該晶片封裝的實施例可被使用於各種各樣的應用中。第7圖呈現示出包括晶片封裝710(諸如該晶片封裝的前述實施例的一者)的系統700的方塊圖。此系統可包括任選處理器712及/或任選記憶體714，其可由匯流排(未顯示)被耦合至彼此及晶片封裝710。注意到任選處理器(或處理器核心)712可支援並行處理及/或多緒操作。
系統700中的任選記憶體714可包括揮發性記憶體及/或非揮發性記憶體。較具體而言，任選記憶體714可包括：ROM、RAM、EPROM、EEPROM、快閃、一或更多智慧卡、一或更多磁碟儲存裝置、及/或一或更多光學儲存裝置。此外，任選記憶體714可儲存作業系統，其包括用於處理各種基本系統服務以供施行硬體相依工作的程序(或一組指令)。此外，任選記憶體714也可儲存通訊模組中的通訊程序(或一組指令)。這些通訊程序可被使用於與一或更多電腦、裝置及/或伺服器通訊，包括相對於系統700座落於遠端的電腦、裝置及/或伺服器。
此外，任選記憶體714也可包括一或更多程式模組(或幾組指令)。注意到該一或更多程式模組可構成電腦程式機制。在任選記憶體714中的各種模組中的指令可能以下列加以實施：高階程序語言、物件導向程式語言、及/或以組合或機器語言。該程式語言可被編譯或直譯(即，可配置或被配置)而被任選處理器(或處理器核心)712執行。
系統700可包括但不限於：伺服器、膝上型電腦、通訊裝置或系統、個人電腦、工作站、主機電腦、刀鋒(blade)、企業電腦、資料中心、可攜式運算裝置、平板電腦、蜂巢式電話、超級電腦、網路附接儲存(NAS)系統、儲存區域網路(SAN)系統、電子裝置、及/或另一電子運算裝置。
注意到該晶片封裝的實施例可被使用於各種 應用中，包括：VLSI電路、通訊系統(諸如在波長分割多工中)、儲存區域網路、資料中心、網路(諸如本地區域網路)、記憶體系統及/或電腦系統(諸如多核心處理器電腦系統)。例如，該晶片封裝可被包括於被耦合至多個處理器刀鋒的背板中，或該晶片封裝可耦合不同類型的組件(諸如處理器、記憶體、輸入/輸出裝置、及/或周邊裝置)。因此，該晶片封裝可施行下列的功能：開關、集線器、橋接器、及/或路由器。
一般而言，系統700可在一個位置或可被分佈遍及多個地理上分散的位置。此外，系統700的功能的一些或全部可被實施於一或更多應用特定積體電路(ASIC)及/或一或更多數位信號處理器(DSP)中。此外，前述實施例中的功能可被實施較多於硬體中且較少於軟體中、或者較少於硬體中且較多於軟體中，如本技藝中已知。
前述實施例可包括較少組件或額外組件。例如，該晶片封裝中的組件可藉由使用該組件的表面上的鄰近通訊(PxC)連接器而彼此電耦合，諸如：電容式PxC連接器、電感式PxC連接器、導電PxC連接器及/或光學PxC連接器。替代地或額外地，該連接器可包括壓縮順應微彈簧連接器。此外，在一個實施例中的組件或特徵可被使用於該實施例的另一者中。
在一些實施例中，前述實施例中的中介層包括被動元件(諸如電容器、電源及接地面等)以解耦合該 電信號。然而，在其他實施例中該中介層包括主動電路，諸如那些用於信號調節者。
該晶片封裝也可包括額外特徵，其促進組裝及其可幫助維持組件的平面內(XY)對準。尤其，組件(諸如第1圖中的積體電路110-1及/或光學積體電路126-1)可藉由幾對的負特徵(在表面上)與正特徵(與對應的幾對負特徵配對)而彼此機械耦合。例如，該負特徵可包括凹陷低於第1圖中的表面112及122的坑，且該正特徵可包括與該負特徵配對的球形球(諸如球與蝕刻坑結構)，藉此對準該組件。(替代地或額外地，該晶片封裝中的對準可藉由使用第1圖中的表面112及122上的正特徵加以促進，此處這些正特徵突出超過這些表面)。在一些實施例中，該對的負特徵接近該組件的角落。
如以上所陳述，配對該負特徵與該正特徵可提供該組件的XY平面中的高準確自對準，以及在組裝期間的共面性控制。例如，第1圖中的表面112及122之上的對準可能是在該XY平面中的±0.5μm內。
在一些實施例中，該晶片封裝中的組件在可重配對準以後被永久附接，例如藉由使用對準後技術以永久固定該晶片對晶片對準。尤其，焊料可在升溫被部份熔化或回流以熔合該晶片封裝中的組件而產生較永久的接合。然而，在其他實施例中，該晶片封裝中的組件被可重配地耦合，藉此促進該晶片封裝的重製。
此外，儘管該晶片封裝及該系統被示出為具 有數個分離物件，這些實施例意圖為可能存在的各種特徵的功能性說明而非此處所述實施例的結構性示意圖。所以，在這些實施例中，二或更多組件可被結合成單一組件及/或一或更多組件的位置可被改變。此外，前述實施例的二或更多者中的特徵可被彼此結合。
注意到組件上的表面應被理解成包括基板的表面或者這些基板上所沈積的層的表面(諸如基板上所沈積的介電層)。額外地，注意到該晶片封裝中的組件可被製造，且該晶片封裝可被組裝，藉由使用各種各樣的技術，如熟習本技藝之人士已知者。
現在描述該方法。第8圖呈現示出一種用於在積體電路與光學積體電路間通訊電信號的方法之流程圖，諸如在該晶片封裝的前述實施例的一者中的積體電路及光學積體電路。在該方法期間，來自中介層的頂表面上的中介層連接墊的數位電信號被耦合(操作810)至該積體電路的前表面上的第一積體電路連接墊。接著，該數位電信號被轉換至類比電信號(操作812)。此外，來自該積體電路的該前表面上的第二積體電路連接墊的該類比電信號被耦合(操作814)至該光學積體電路的頂表面上的光學積體電路連接墊。其次，光學信號根據該類比電信號而被產生(操作816)。此外，該光學信號經由光纖插座及光纖連接器被通訊(操作818)至光纖。
在一些實施例中，方法800包括額外或較少操作。此外，該操作的順序可被改變，及/或二或更多操 作可被結合成單一操作。
在前述說明中，提到「一些實施例」。注意到「一些實施例」描述可能實施例的全部的子集，但非總是指明相同子集的實施例。
前述說明意圖使任何熟習本技藝之人士做到及使用本揭示，且在上下文中提供有具體應用及它的要求。此外，本揭示的實施例的前述說明僅為了例示及說明之目的而已經被呈現。它們未意圖為窮舉性或將本揭示限制於所揭示的形式。因此，許多修改及變型將對熟習本技藝之從業者而言顯而易見，且此處所定義的通用原理可被應用至其他實施例及申請案而沒有背離本揭示的精神與範圍。額外地，前述實施例的討論未意圖限制本揭示。因此，本揭示未意圖受限於所示實施例，但被給予符合此處所揭示原理及特徵的最廣範圍。

Claims (20)

  1. 一種晶片封裝，包含：具有前表面的積體電路，該前表面具有第一積體電路連接墊及第二積體電路連接墊，其中該積體電路被配置以：調變資料、通訊資料、及序列化/解序列化資料；第一積體電路電連接器，電耦合至該第一積體電路連接墊；中介層，具有底表面及頂表面，該頂表面面對該積體電路的該前表面、具有電耦合至該第一積體電路電連接器的第一中介層連接墊；第二積體電路電連接器，電耦合至該第二積體電路連接墊；光學積體電路，具有底表面及頂表面，該底表面面對該中介層的該頂表面，該頂表面面對該積體電路的該前表面、具有電耦合至該第二積體電路電連接器的第一光學積體電路連接墊，其中該光學積體電路被配置以通訊光學信號；光纖插座，具有第一表面及第二表面，其中該第一表面被機械及光學耦合至該光學積體電路的該頂表面；及光纖連接器，機械及光學耦合至該光纖插座的該第二表面。
  2. 如申請專利範圍第1項的晶片封裝，其中該光學積體電路包括在該光學積體電路的該底表面上的第二光學積體電路連接墊；其中該中介層包括在該中介層的該頂表面上的第二中介層連接墊；及其中該晶片封裝進一步包括光學積體電路電連接器，電耦合至該第二光學積體電路連接墊及該第二中介層連接墊。
  3. 如申請專利範圍第1項的晶片封裝，其中該中介層包括由表面所定義的空腔；及其中該光學積體電路至少部份被包括於該空腔中。
  4. 如申請專利範圍第1項的晶片封裝，其中該光纖插座包括在下列的至少一者上的透鏡：該第一表面、及該第二表面。
  5. 如申請專利範圍第1項的晶片封裝，其中該光纖插座包括在該第一表面上的第一對準特徵以促進該光纖插座與該光學積體電路的該頂表面間的對準；及其中該光纖插座包括在該第二表面上的第二對準特徵以促進該光纖插座與該光纖連接器間的對準。
  6. 如申請專利範圍第1項的晶片封裝，其中該光纖連接器包括垂直光纖連接器，配置以沿著垂直於該中介層的平面之方向而機械及光學耦合至光纖。
  7. 如申請專利範圍第1項的晶片封裝，其中該光纖連接器包括水平光纖連接器，配置以沿著該中介層的平面中之方向而機械及光學耦合至光纖。
  8. 如申請專利範圍第1項的晶片封裝，其中該積體電路被配置以施行下列的一者：發送資料、接收資料、及發送與接收資料。
  9. 如申請專利範圍第1項的晶片封裝，其中該第一積體電路被配置以發送資料；及其中該晶片封裝包括：具有前表面的第二積體電路，該前表面具有第三積體電路連接墊及第四積體電路連接墊，其中該第二積體電路被配置以接收資料；第三積體電路電連接器，電耦合至該第三積體電路連接墊及該中介層的該頂表面上的第二中介層連接墊；及第四積體電路電連接器，電耦合至該第四積體電路連接墊及該光學積體電路的該頂表面上的第二光學積體電路連接墊。
  10. 如申請專利範圍第1項的晶片封裝，其中該晶片封裝進一步包含基板，熱及電耦合至該中介層的該底表面。
  11. 如申請專利範圍第10項的晶片封裝，其中該中介層包括通中介層穿孔，電耦合該中介層的該底表面與該中介層的該頂表面。
  12. 如申請專利範圍第1項的晶片封裝，其中該光學積體電路使用絕緣層上覆矽技術加以實施。
  13. 如申請專利範圍第1項的晶片封裝，其中該中介層包括下列的一者：有機材料、陶瓷、玻璃、及半導體。
  14. 如申請專利範圍第1項的晶片封裝，其中該光纖連接器除外，該晶片封裝為焊料回流相容於高達260C。
  15. 一種系統，包含：處理器；記憶體，耦合至該處理器；及晶片封裝，其中該晶片封裝包括：具有前表面的積體電路，該前表面具有第一積體電路連接墊及第二積體電路連接墊，其中該積體電路被配置以：調變資料、通訊資料、及序列化/解序列化資料；第一積體電路電連接器，電耦合至該第一積體電路連接墊；中介層，具有底表面及頂表面，該頂表面面對該積體電路的該前表面、具有電耦合至該第一積體電路電連接器的第一中介層連接墊；第二積體電路電連接器，電耦合至該第二積體電路連接墊；光學積體電路，具有底表面及頂表面，該底表面面對該中介層的該頂表面，該頂表面面對該積體電路的該前表面、具有電耦合至該第二積體電路電連接器的第一光學積體電路連接墊，其中該光學積體電路被配置以通訊光學信號；光纖插座，具有第一表面及第二表面，其中該第一表面被機械及光學耦合至該光學積體電路的該頂表面；及光纖連接器，機械及光學耦合至該光纖插座的該第二表面。
  16. 如申請專利範圍第15項的系統，其中該光學積體電路包括在該光學積體電路的該底表面上的第二光學積體電路連接墊；其中該中介層包括在該中介層的該頂表面上的第二中介層連接墊；及其中該晶片封裝進一步包括光學積體電路電連接器，電耦合至該第二光學積體電路連接墊及該第二中介層連接墊。
  17. 如申請專利範圍第15項的系統，其中該中介層包括由表面所定義的空腔；及其中該光學積體電路至少部份被包括於該空腔中。
  18. 如申請專利範圍第15項的系統，其中該第一積體電路被配置以發送資料；及其中該晶片封裝包括：具有前表面的第二積體電路，該前表面具有第三積體電路連接墊及第四積體電路連接墊，其中該第二積體電路被配置以接收資料；第三積體電路電連接器，電耦合至該第三積體電路連接墊及該中介層的該頂表面上的第二中介層連接墊；及第四積體電路電連接器，電耦合至該第四積體電路連接墊及該光學積體電路的該頂表面上的第二光學積體電路連接墊。
  19. 如申請專利範圍第15項的系統，其中該晶片封裝進一步包含基板，熱及電耦合至該中介層的該底表面。
  20. 一種用於在積體電路與光學積體電路間通訊資料的方法，其中該方法包含：將來自中介層的頂表面上的中介層連接墊的數位電信號耦合至該積體電路的前表面上的第一積體電路連接墊；將該數位電信號轉換至類比電信號；將來自該積體電路的該前表面上的第二積體電路連接墊的該類比電信號耦合至該光學積體電路的頂表面上的光學積體電路連接墊；根據該類比電信號產生光學信號；經由光纖插座及光纖連接器將該光學信號通訊至光纖；及將來自該中介層的該頂表面上的第二中介層連接墊的額外電信號耦合至該光學積體電路的頂表面上的第二光學積體電路連接墊。
TW104143160A 2015-01-26 2015-12-22 封裝光電模組 TWI671560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/605,650 US9678271B2 (en) 2015-01-26 2015-01-26 Packaged opto-electronic module
US14/605,650 2015-01-26

Publications (2)

Publication Number Publication Date
TW201643488A TW201643488A (zh) 2016-12-16
TWI671560B true TWI671560B (zh) 2019-09-11

Family

ID=55236935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143160A TWI671560B (zh) 2015-01-26 2015-12-22 封裝光電模組

Country Status (7)

Country Link
US (1) US9678271B2 (zh)
EP (1) EP3250954A1 (zh)
JP (1) JP6766049B2 (zh)
KR (1) KR20170117396A (zh)
CN (1) CN107111086A (zh)
TW (1) TWI671560B (zh)
WO (1) WO2016122870A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140119738A1 (en) * 2012-11-01 2014-05-01 Oracle International Corporation Single-layer optical point-to-point network
US10026723B2 (en) * 2016-01-04 2018-07-17 Infinera Corporation Photonic integrated circuit package
US9835809B2 (en) * 2016-03-28 2017-12-05 Cisco Technology, Inc. Alignment of optical components using nanomagnets
US10880994B2 (en) * 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
US10012809B2 (en) * 2016-06-20 2018-07-03 Mellanox Technologies, Ltd. Printed circuit board assembly with a photonic integrated circuit for an electro-optical interface
US10242976B2 (en) * 2016-12-31 2019-03-26 Intel Corporation In-package photonics integration and assembly architecture
CN110235241A (zh) * 2017-01-30 2019-09-13 慧与发展有限责任合伙企业 硅光子可回流焊接组件
CN211826618U (zh) 2017-03-07 2020-10-30 康宁光电通信有限责任公司 用于在光学格式与电气格式之间转换数据的光学子组件
WO2018190952A1 (en) * 2017-04-14 2018-10-18 Google Llc Integration of silicon photonics ic for high data rate
US10025047B1 (en) 2017-04-14 2018-07-17 Google Llc Integration of silicon photonics IC for high data rate
JP2018200924A (ja) * 2017-05-25 2018-12-20 富士通株式会社 光モジュール
US10267988B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US10338329B2 (en) * 2017-08-02 2019-07-02 Nokia Solutions And Networks Oy Arrangement for connecting photonic and electronic components
US10490458B2 (en) 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
US10748844B2 (en) * 2017-12-30 2020-08-18 Intel Corporation Stress isolation for silicon photonic applications
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration
IT201800005106A1 (it) * 2018-05-07 2019-11-07 Dispositivo, procedimento e sistema elettro-ottico corrispondenti
FR3082354B1 (fr) * 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
US10823921B2 (en) * 2018-08-15 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Photonics package integration
KR102477355B1 (ko) * 2018-10-23 2022-12-15 삼성전자주식회사 캐리어 기판 및 이를 이용한 기판 처리 장치
US11024617B2 (en) * 2018-10-26 2021-06-01 Micron Technology, Inc. Semiconductor packages having photon integrated circuit (PIC) chips
US10928585B2 (en) 2018-10-26 2021-02-23 Micron Technology, Inc. Semiconductor devices having electro-optical substrates
US11031381B2 (en) * 2018-10-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
FR3089344B1 (fr) 2018-11-30 2021-01-22 Commissariat Energie Atomique Test de circuit photonique intégré
CN113169234A (zh) * 2018-12-03 2021-07-23 艾尤纳公司 高密度光学互连组件
TWI672480B (zh) * 2018-12-03 2019-09-21 財團法人工業技術研究院 光學量測裝置與方法
FR3089310A1 (fr) * 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US10598875B2 (en) * 2018-12-14 2020-03-24 Intel Corporation Photonic package with a bridge between a photonic die and an optical coupling structure
US11036002B2 (en) * 2019-03-06 2021-06-15 Lightmatter, Inc. Photonic communication platform
US10681832B1 (en) 2019-06-06 2020-06-09 Hewlett Packard Enterprise Development Lp High-density universally-configurable system board architecture with dual-use modular mid-board optics (MBOs)
US11107770B1 (en) * 2019-06-27 2021-08-31 Xilinx, Inc. Integrated electrical/optical interface with two-tiered packaging
US11886023B2 (en) * 2019-08-15 2024-01-30 Ii-Vi Delaware, Inc. Photonic optoelectronic module packaging
US11493689B2 (en) 2019-09-19 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
WO2021158500A1 (en) * 2020-02-03 2021-08-12 Lightmatter, Inc. Photonic wafer communication systems and related packages
US11217573B2 (en) * 2020-03-04 2022-01-04 Intel Corporation Dual-sided co-packaged optics for high bandwidth networking applications
US11054593B1 (en) * 2020-03-11 2021-07-06 Palo Alto Research Center Incorporated Chip-scale optoelectronic transceiver with microspringed interposer
US11621795B2 (en) 2020-06-01 2023-04-04 Nubis Communications, Inc. Polarization-diversity optical power supply
KR20220022242A (ko) 2020-08-18 2022-02-25 삼성전자주식회사 회로 기판 모듈 및 이를 포함하는 전자 장치
US11677472B2 (en) * 2020-08-28 2023-06-13 Avicenatech Corp. Hybrid integration of microLED interconnects with ICs
TW202232163A (zh) 2020-09-18 2022-08-16 美商紐比斯通訊股份有限公司 包括光通訊模組的資料處理系統及裝置及其方法
TW202232157A (zh) 2020-10-07 2022-08-16 美商紐比斯通訊股份有限公司 資料處理系統、資料處理裝置及使用光通訊模組的系統、裝置及方法
US20220263586A1 (en) * 2021-02-03 2022-08-18 Nubis Communications, Inc. Communication systems having optical power supplies
US11923269B2 (en) 2021-04-07 2024-03-05 International Business Machines Corporation Co-packaged optical module
CN113179131A (zh) * 2021-04-22 2021-07-27 青岛海信宽带多媒体技术有限公司 一种光模块
US11894354B2 (en) * 2021-05-13 2024-02-06 Advanced Semiconductor Engineering, Inc. Optoelectronic device package and method of manufacturing the same
CN113035858B (zh) * 2021-05-31 2021-09-14 杭州光智元科技有限公司 半导体装置及其制造方法
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
US11906802B2 (en) * 2022-05-10 2024-02-20 Avago Technologies International Sales Pte. Limited Photonics integration in semiconductor packages
CN116646346A (zh) * 2023-06-12 2023-08-25 Nano科技(北京)有限公司 一种光电混合集成的光电封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749345B1 (en) * 2002-05-24 2004-06-15 National Semiconductor Corporation Apparatus and method for electro-optical packages that facilitate the coupling of optical cables to printed circuit boards
US20050196177A1 (en) * 2004-03-05 2005-09-08 Finisar Corporation Laser driver circuit with signal transition enhancement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084496B2 (en) 2004-01-14 2006-08-01 International Business Machines Corporation Method and apparatus for providing optoelectronic communication with an electronic device
US8041221B2 (en) * 2009-11-11 2011-10-18 Elbex Video Ltd. Method and apparatus for coupling optical signal with packaged circuits via optical cables and lightguide couplers
US9310553B2 (en) 2011-11-16 2016-04-12 Intel Corporation Optical connection techniques and configurations
US20130230272A1 (en) * 2012-03-01 2013-09-05 Oracle International Corporation Chip assembly configuration with densely packed optical interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749345B1 (en) * 2002-05-24 2004-06-15 National Semiconductor Corporation Apparatus and method for electro-optical packages that facilitate the coupling of optical cables to printed circuit boards
US20050196177A1 (en) * 2004-03-05 2005-09-08 Finisar Corporation Laser driver circuit with signal transition enhancement

Also Published As

Publication number Publication date
KR20170117396A (ko) 2017-10-23
JP6766049B2 (ja) 2020-10-07
TW201643488A (zh) 2016-12-16
EP3250954A1 (en) 2017-12-06
JP2018509753A (ja) 2018-04-05
WO2016122870A1 (en) 2016-08-04
US20160216445A1 (en) 2016-07-28
US9678271B2 (en) 2017-06-13
CN107111086A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
TWI671560B (zh) 封裝光電模組
US9256026B2 (en) Hybrid integrated photonic chip package
US9297971B2 (en) Hybrid-integrated photonic chip package with an interposer
US9250403B2 (en) Hybrid-integrated photonic chip package with an interposer
US9671572B2 (en) Integrated chip package with optical interface
KR101831275B1 (ko) 램프-스택 칩 패키지의 광 통신
US9435967B2 (en) Optical connection techniques and configurations
US10591689B2 (en) Reflow-compatible optical I/O assembly adapter
US9829626B2 (en) Hybrid-integrated multi-chip module
Doany et al. Terabit/s-class optical PCB links incorporating 360-Gb/s bidirectional 850 nm parallel optical transceivers
US8998509B2 (en) Stackable photonic interconnect module
US20180180808A1 (en) Wafer-level packaged optoelectronic module
Ho et al. Silicon photonic interconnects for large-scale computer systems
US10014654B2 (en) Optoelectronic packaging assemblies
US11886023B2 (en) Photonic optoelectronic module packaging
TWI721112B (zh) 光電子收發器總成
TWI559637B (zh) 經封裝垂直腔面射型雷射中之熱管理技術
Mitchell et al. Integrating novel packaging technologies for large scale computer systems
US20230305244A1 (en) High density optical/electrical interconnection arrangement with high thermal efficiency
De Dobbelaere Optoelectronic integration for reduced power dissipation in optical interconnect