KR20170108734A - Patterning process of circuit substrate and circuit substrate - Google Patents
Patterning process of circuit substrate and circuit substrate Download PDFInfo
- Publication number
- KR20170108734A KR20170108734A KR1020160047120A KR20160047120A KR20170108734A KR 20170108734 A KR20170108734 A KR 20170108734A KR 1020160047120 A KR1020160047120 A KR 1020160047120A KR 20160047120 A KR20160047120 A KR 20160047120A KR 20170108734 A KR20170108734 A KR 20170108734A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mounting portions
- groove
- circuits
- activation
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
본 발명은 회로기판 패턴화 공정 및 회로기판에 관한 것으로, 특히 접착제(예를 들면, 비도전성 페이스트, 도전성 페이스트 등의 충전 페이스트)의 접착력을 향상시킬 수 있는 회로기판 패턴화 공정 및 회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board patterning process and a circuit board, and particularly relates to a circuit board patterning process capable of improving the adhesive force of an adhesive (for example, a filling paste such as a nonconductive paste or a conductive paste) will be.
기존의 회로기판 제조 공정에서는, 먼저 기재의 표면을 활성화 처리하여, 후속 공정에서 회로의 형성에 유리하게 했으나, 활성화 처리된 상기 표면에 불순물이 흡착되므로, 접착제(예를 들면, 비도전성 페이스트, 도전성 페이스트 등의 충전 페이스트)가 상기 기재의 상기 표면에 접착하기 어렵게 되어, 상기 회로기판과 유리 기판의 결합 강도를 저하시키므로, 기재 표면에서의 접착제의 접착력을 향상시키는 것은 본 분야에서 시급히 해결해야 할 문제가 되었다.In the conventional circuit board manufacturing process, the surface of the substrate is first subjected to the activation treatment, which is advantageous in the formation of a circuit in a subsequent process. However, since impurities are adsorbed on the activated surface, an adhesive (for example, Paste or the like) hardly adheres to the surface of the substrate to lower the bonding strength between the circuit board and the glass substrate. Therefore, it is an object of the present invention to improve the adhesive force of the adhesive agent on the surface of the substrate, .
본 발명의 주요 목적은 회로기판 패턴화 공정 및 회로기판을 제공하여, 기재가 불순물을 흡착하여 접착제(예를 들면, 비도전성 페이스트, 도전성 페이스트 등의 충전 페이스트)와 기재 사이의 접합 강도에 영향을 미쳐 패키지 구조의 신뢰성이 떨어지는 것을 방지하는 것이다.It is a main object of the present invention to provide a circuit board patterning process and a circuit board, in which a substrate adsorbs impurities and affects the bonding strength between an adhesive (for example, a filling paste such as a nonconductive paste or a conductive paste) Thereby preventing the reliability of the crazy package structure from deteriorating.
본 발명의 회로기판 패턴화 공정은, 기재, 결합층 및 회로층을 구비하고, 상기 결합층은 상기 기재와 상기 회로층 사이에 위치하고, 상기 기재는 활성화층 및 비활성화층을 구비하고, 상기 기재는 활성화 처리를 거쳐 상기 활성화층을 형성하고, 상기 결합층의 일부는 상기 활성화층에 삽입되어 상기 결합층이 삽입된 상기 활성화층이 혼합층으로 형성되게 한 패턴화 대상 회로기판을 제공하는 단계; 상기 회로층을 피복하는 포토레지스트층을 형성하는 단계; 복수의 개구를 형성하여 상기 복수의 개구가 상기 회로층을 노출시키도록 상기 포토레지스트층을 패턴화하는 단계; 상기 포토레지스트층을 마스크로 하여, 상기 복수의 개구에 의해 노출된 상기 회로층을 제거함으로써, 상기 회로층이 복수의 회로를 형성하고, 서로 인접한 2개의 상기 회로 사이에 제1 홈을 구비하고, 상기 제1 홈이 상기 결합층을 노출시키도록, 상기 회로층을 패턴화하는 단계; 상기 포토레지스트층을 제거하는 단계; 상기 복수의 회로를 마스크하여, 상기 복수의 제1 홈에 의해 노출되고 상기 활성화층에 삽입되지 않은 상기 결합층을 제거함으로써, 상기 복수의 회로 하부에 위치한 상기 결합층이 복수의 제1 탑재부를 형성하고, 서로 인접한 2개의 상기 제1 탑재부 사이에 제2 홈을 구비하고, 상기 제2 홈이 상기 혼합층을 노출시키도록, 상기 결합층을 패턴화하는 단계; 및 상기 복수의 제1 탑재부를 마스크로 하여, 상기 복수의 제2 홈에 의해 노출된 상기 혼합층을 제거함으로써, 상기 복수의 제1 탑재부 하부에 위치한 상기 혼합층이 복수의 제2 탑재부를 형성하고, 서로 인접한 2개의 상기 제2 탑재부 사이에 제3 홈을 구비하고, 상기 제3 홈이 상기 비활성화층을 노출시키도록 상기 기재를 패턴화하는 단계를 포함한다.The circuit board patterning process of the present invention comprises a substrate, a bonding layer and a circuit layer, the bonding layer being located between the substrate and the circuit layer, the substrate having an activation layer and an inactive layer, Providing an activating layer through an activating process and a part of the bonding layer inserted into the activating layer so that the activating layer into which the bonding layer is inserted is formed into a mixed layer; Forming a photoresist layer overlying the circuit layer; Patterning the photoresist layer to form a plurality of openings such that the plurality of openings expose the circuit layer; Removing the circuit layer exposed by the plurality of openings using the photoresist layer as a mask so that the circuit layer forms a plurality of circuits and has a first groove between two adjacent circuits, Patterning the circuit layer such that the first groove exposes the bonding layer; Removing the photoresist layer; The plurality of circuits are masked to remove the bonding layer exposed by the plurality of first grooves and not inserted into the activation layer so that the bonding layer located under the plurality of circuits forms a plurality of first mounting portions And patterning the bonding layer such that the second groove exposes the mixed layer, the second groove having a second groove between two adjacent first mounting portions; And the mixed layer exposed by the plurality of second grooves is removed using the plurality of first mounting portions as a mask so that the mixed layer positioned under the plurality of first mounting portions forms a plurality of second mounting portions, And patterning the substrate so as to expose the inactive layer, wherein the third groove has a third groove between two adjacent second mounting portions.
본 발명은 상기 복수의 제2 홈이 노출시킨 상기 혼합층을 제거하는 것에 의해, 쉽게 불순물이 흡착되는 상기 혼합층이 접착제(예를 들면, 비도전성 페이스트, 도전성 페이스트 등의 충전 페이스트)의 접착력에 영향을 미치는 것을 방지하므로, 회로기판과 유리 기판을 패키징할 때, 접착제과 회로기판 사이의 접합 강도가 나빠서 패키지 구조의 수율이 떨어지는 것을 방지할 수 있다.By removing the mixed layer from which the plurality of second grooves are exposed, the mixed layer easily adsorbs impurities and affects the adhesive force of the adhesive (for example, a filling paste such as a nonconductive paste or a conductive paste) Therefore, when the circuit board and the glass substrate are packaged, it is possible to prevent the yield strength of the package structure from deteriorating due to the poor bonding strength between the adhesive and the circuit board.
도 1은 본 발명의 일실시예에 따른 회로기판 패턴화 공정의 흐름도이다.
도 2 내지 13은 본 발명의 일실시예에 따른 회로기판 패턴화 공정의 개략도이다.
도 14는 본 발명의 일실시예에 따른 회로기판과 유리 기판의 접합 개략도이다.1 is a flowchart of a circuit board patterning process according to an embodiment of the present invention.
2 to 13 are schematic views of a circuit board patterning process according to an embodiment of the present invention.
14 is a schematic view showing a junction of a circuit board and a glass substrate according to an embodiment of the present invention.
도 1을 참고하면, 본 발명의 일실시예로서, 회로기판 패턴화 공정(10)은, 패턴화 대상 회로기판을 제공하는 단계(11), 포토레지스트층을 형성하는 단계(12), 포토레지스트층을 패턴화하는 단계(13), 회로층을 패턴화하는 단계(14), 포토레지스트층를 제거하는 단계(15), 결합층을 패턴화하는 단계(16) 및 기재를 패턴화하는 단계(17)를 포함한다.Referring to FIG. 1, in one embodiment of the present invention, a circuit
도 1 및 도 5를 참고하면, 패턴화 대상 회로기판을 제공하는 단계(11)에서는, 패턴화 대상 회로기판(100)을 제공하고, 상기 패턴화 대상 회로기판(100)은 기재(110), 결합층(120) 및 회로층(130)을 구비하고, 상기 결합층(120)은 상기 기재(110)와 상기 회로층(130) 사이에 위치하고, 본 실시예에서, 상기 기재(110)의 재질은 폴리이미드(Polyimide, PI)이고, 상기 결합층(120)의 재질은 니켈-크롬 합금이고, 상기 회로층(130)의 재질은 구리이다.1 and 5, in a step 11 of providing a circuit board to be patterned, a
도 2 내지 도 4를 참고하면, 상기 패턴화 대상 회로기판(100)의 제조 흐름을 나타낸 도면으로서, 먼저 도 3을 참고하면, 상기 기재(110)는 활성화 처리를 거쳐 활성화층(111) 및 비활성화층(112)을 형성하고, 상기 활성화층(111)은 상기 결합층(120)의 접착력을 향상시킬 수 있으며, 도 2를 참고하면, 본 실시예에서 상기 활성화 처리는 플라즈마로 상기 기재(110)의 활성화 대상 영역(110a)을 활성화시켜, 상기 활성화 대상 영역(110a)에 상기 활성화층(111)이 형성되게 한다. 이어서, 도 4를 참고하면, 상기 결합층(120)을 상기 기재(110) 상에 형성하되, 상기 결합층(120)은 상기 활성화층(111)을 피복하고, 상기 결합층(120)의 일부는 상기 활성화층(111)에 삽입되어, 상기 결합층(120)이 삽입된 상기 활성화층(111)이 혼합층(113)으로 형성되게 하고, 본 실시예에서, 상기 결합층(120)은 복수의 금속 입자를 상기 활성화층(111)에 스퍼터링하여 형성되고, 상기 복수의 금속 입자의 일부는 상기 활성화층(111)에 삽입되어, 상기 혼합층(113)으로 형성되게 한다. 마지막으로, 도 5를 참고하면, 상기 회로층(130)을 상기 결합층(120) 상에 형성하여, 상기 패턴화 대상 회로기판(100)을 형성한다.Referring to FIG. 3, the
도 1 및 도 6을 참고하면, 포토레지스트층을 형성하는 단계(12)에서는, 포토레지스트층(200)을 상기 회로층(130) 상에 형성하고, 상기 포토레지스트층(200)은 상기 회로층(130)을 피복한다.1 and 6, in a
도 1 및 도 7을 참고하면, 포토레지스트층을 패턴화하는 단계(13)에서는, 노광 및 현상 등 공정에 의해 상기 포토레지스트층(200)에 복수의 개구(210)가 형성되게 하고, 상기 복수의 개구(210)는 상기 회로층(130)을 노출시킨다.Referring to FIGS. 1 and 7, in
도 1 및 도 8을 참고하면, 회로층을 패턴화하는 단계(14)에서는, 상기 포토레지스트층(200)을 마스크로 하여, 상기 복수의 개구(210)에 의해 노출된 상기 회로층(130)을 제거함으로써, 상기 회로층(130)이 복수의 회로(131)를 형성하고, 서로 인접한 2개의 상기 회로(131) 사이에 제1 홈(132)을 구비하고, 상기 제1 홈(132)은 상기 결합층(120)을 노출시키도록 한다. 본 실시예에서, 제1 식각액으로 상기 회로층(130)을 식각하여, 상기 복수의 개구(210)에 의해 노출된 상기 회로층(130)을 제거하고, 상기 제1 식각액의 주요성분은 염화수소 및 염화구리를 포함한다.1 and 8, in a
도 1 및 도 9를 참고하면, 포토레지스트층를 제거하는 단계(15)에서는, 상기 포토레지스트층(200)을 제거하여, 상기 복수의 회로(131)를 노출시킨다. 본 실시예에서는, 수산화칼륨을 함유하는 페이스트 제거액으로 상기 포토레지스트층(200)을 제거한다.Referring to FIGS. 1 and 9, in
도 1 및 도 10을 참고하면, 결합층을 패턴화하는 단계(16)에서는, 상기 복수의 회로(131)를 마스크로 하여, 상기 복수의 제1 홈(132)에 의해 노출되고 상기 활성화층(111)에 삽입되지 않은 상기 결합층(120)을 제거함으로써, 상기 복수의 회로(131)의 하부에 위치한 상기 결합층(120)이 복수의 제1 탑재부(121)를 형성하고, 서로 인접한 2개의 상기 제1 탑재부(121) 사이에 제2 홈(122)을 구비하고, 상기 제2 홈(122)이 상기 혼합층(113)을 노출시키도록 한다. 본 실시예에서는, 제2 식각액으로 상기 결합층(120)을 식각하여, 상기 복수의 제1 홈(132)에 의해 노출되고 상기 활성화층(111)에 삽입되지 않은 상기 결합층(120)을 제거한다. 상기 제2 식각액의 주요성분은 염화수소, 구리 화합물, 질산 유도체, 지방산 유도체 및 알킬렌 글리콜 유도체를 포함한다.Referring to FIGS. 1 and 10, in
도 1 및 도 11을 참고하면, 기재를 패턴화하는 단계(17)에서는, 상기 복수의 제1 탑재부(121)를 마스크하여, 상기 복수의 제2 홈(122)에 의해 노출된 상기 혼합층(113)을 제거함으로써, 상기 복수의 제1 탑재부(121) 하부에 위치한 상기 혼합층(113)이 복수의 제2 탑재부(114)를 형성하여, 상기 기재(110)가 패턴화 기재(110')로 형성되게 한다. 서로 인접한 2개의 상기 제2 탑재부(114) 사이에 제3 홈(115)이 구비되고, 상기 제3 홈(115)은 상기 기재(110)의 상기 비활성화층(112)을 노출시킨다. 본 실시예에서는, 등방성 식각액으로 상기 기재(110)를 식각하여, 상기 복수의 제2 홈(122)에 의해 노출된 상기 혼합층(113)을 식각하고, 상기 등방성 식각액은 과망간산칼륨 또는 수산화나트륨으로부터 선택된다.Referring to FIGS. 1 and 11, in
도 11을 참고하면, 상기 패턴화 대상 회로기판(100)은 단계 11 내지 17의 처리를 거쳐 회로기판(100')으로 형성되고, 상기 회로기판(100')은 상기 패턴화 기재(110'), 상기 복수의 제1 탑재부(121) 및 상기 복수의 회로(131)를 포함하고, 상기 복수의 제1 탑재부(121)는 상기 패턴화 기재(110')와 상기 복수의 회로(131) 사이에 위치하고, 상기 복수의 회로(131)는 상기 복수의 제1 탑재부(121) 상에 설치되고, 상기 패턴화 기재(110')는 상기 복수의 제2 탑재부(114) 및 상기 비활성화층(112)을 포함하고, 상기 복수의 제2 탑재부(114)는 각각 상기 복수의 제1 탑재부(121)와 상기 비활성화층(112) 사이에 위치하고, 상기 복수의 제2 탑재부(114)는 상기 비활성화층(112) 상에 형성된다.11, the
도 11을 참고하면, 본 실시예에서, 각각의 상기 제1 탑재부(121)는 제1 외환면(121a)을 가지고, 각각의 상기 제2 탑재부(114)는 제2 외환면(114a)을 가지며, 상기 기재(110)를 패턴화하는 과정에서, 등방성 식각으로 인해 상기 제2 외환면(114a)과 상기 제1 외환면(121a)에 따른 세로방향 연장선(L) 사이에 측면 식각홈(S)이 형성되고, 상기 측면 식각홈(S)은 상기 제1 탑재부(121) 하부에 위치하고 상기 제3 홈(115)과 연통되며, 상기 제2 외환면(114a)과 상기 세로방향 연장선(L) 사이에 제1 수평 거리(D1)가 있으며, 상기 제1 수평 거리(D1)는 상기 제2 외환면(114a)과 상기 세로방향 연장선(L)의 최단 거리다.11, in this embodiment, each of the
도 1 및 도 12를 참고하면, 본 실시예에서는, 상기 기재(110)를 패턴화한 후 별도로 회로를 식각하는 단계(18)를 포함하고, 회로를 식각하는 단계(18)에서는, 상기 복수의 회로(131)를 식각하여, 상기 제1 홈(132)을 확대시켜 상기 제1 탑재부(121)의 표면(121b)이 노출되게 한다. 식각 후의 각 상기 회로(131)는 제3 외환면(131a) 및 상면(131b)을 가진다. 본 실시예에서는, 제3 식각액으로 상기 복수의 회로(131)를 식각하고, 상기 제3 식각액의 주요성분은 황산수소칼륨, 과산화이중황산칼륨 및 무기 염산을 포함하거나, 또는 다른 실시예서 상기 제3 식각액은 황산 또는 과산화수소로부터 선택될 수 있다.Referring to Figures 1 and 12, this embodiment includes a
도 1 및 도 13을 참고하면, 본 실시예에서는, 상기 복수의 회로(131)를 식각한 후 별도로 연결층을 형성하는 단계(19)를 포함하고, 연결층을 형성하는 단계(19)에서는 연결층(140)을 각 상기 회로(131)에 형성하고, 상기 연결층(140)은 각 상기 회로(131)의 상기 제3 외환면(131a) 및 상기 상면(131b)을 피복하고, 상기 연결층(140)은 상기 제1 탑재부(121)의 상기 표면(121b)에 접촉하여, 각 상기 회로(131)가 상기 제1 탑재부(121)와 상기 연결층(140)으로 구성된 공간 내에 피복되게 함으로써, 상기 복수의 회로(131)의 산화를 방지한다. 본 실시예에서, 상기 연결층(140)의 재질은 주석-구리 합금이다.Referring to FIGS. 1 and 13, this embodiment includes a
도 13을 참고하면, 상기 제3 외환면(131a)을 피복하는 상기 연결층(140)은 제4 외환면(141)을 가지며, 상기 제4 외환면(141)과 상기 세로방향 연장선(L) 사이에 제2 수평 거리(D2)가 있으며, 상기 제2 수평 거리(D2)는 상기 제4 외환면(141)과 상기 세로방향 연장선(L)의 최단 거리다. 본 실시예에서는, 상기 측면 식각홈(S)에 축적된 물기가 상기 결합층(120)을 거처 상기 회로층(130)으로 침투되어 단락 현상이 발생하는 것을 방지하도록, 상기 제2 수평 거리(D2)는 상기 제1 수평 거리(D1)보다 크며, 바람직하게 상기 제2 수평 거리(D2)와 상기 제1 수평 거리(D1)의 차이 값은 28 ~ 158nm이다.13, the
도 14를 참고하면, 본 발명의 상기 회로기판(100')은 접착제(300)(예를 들면, 비도전성 페이스트, 도전성 페이스트 등의 충전 페이스트)에 의해 유리 기판(400)과 패키징된다. 본 실시예에서, 상기 접착제(300)는 이방성 도전성 페이스트(ACF)이므로, 상기 접착제(300)는 상기 회로기판(100')과 상기 유리 기판(400)을 접합하고, 상기 회로기판(100')의 상기 복수의 회로(131)와 상기 유리 기판(400)의 전극(미도시)을 전기적으로 연결할 수 있고, 상기 접착제(300)의 접착력이 패키지 구조의 신뢰성에 영향을 미치므로, 본 발명은 상기 기재(110)를 패턴화하여 노출된 상기 혼합층(113)을 제거함으로써, 상기 혼합층(113)이 불순물을 흡착하여 상기 접착제(300)와 상기 회로기판(100') 사이의 접합 강도에 영향을 주는 것을 방지하고, 또한 본 발명에서 등방성 식각에 의해 생기는 상기 측면 식각홈(S)은 상기 접착제(300)를 수용함으로써, 상기 접착제(300)의 접착력을 추가적으로 향상시킬 수 있다.Referring to FIG. 14, the circuit board 100 'of the present invention is packaged with a
본 발명의 보호 범위는 후술하는 청구범위에 의해 정의되며, 본 분야에서 통상의 지식을 가진 자라면 본 발명의 정신을 벗어나지 않은 범위 내에서 행한 모든 변화 및 수정이 모두 본 발명의 보호 범위에 속함을 이해할 것이다.It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and alternative arrangements included within the spirit and scope of the appended claims. I will understand.
Claims (15)
상기 회로층을 피복하는 포토레지스트층을 형성하는 단계;
복수의 개구를 형성하여 상기 복수의 개구가 상기 회로층을 노출시키도록 상기 포토레지스트층을 패턴화하는 단계;
상기 포토레지스트층을 마스크로 하여, 상기 복수의 개구에 의해 노출된 상기 회로층을 제거함으로써, 상기 회로층이 복수의 회로를 형성하고, 서로 인접한 2개의 상기 회로 사이에 제1 홈을 구비하고, 상기 제1 홈이 상기 결합층을 노출시키도록, 상기 회로층을 패턴화하는 단계;
상기 포토레지스트층을 제거하는 단계;
상기 복수의 회로를 마스크하여, 상기 복수의 제1 홈에 의해 노출되고 상기 활성화층에 삽입되지 않은 상기 결합층을 제거함으로써, 상기 복수의 회로 하부에 위치한 상기 결합층이 복수의 제1 탑재부를 형성하고, 서로 인접한 2개의 상기 제1 탑재부 사이에 제2 홈을 구비하고, 상기 제2 홈이 상기 혼합층을 노출시키도록, 상기 결합층을 패턴화하는 단계; 및
상기 복수의 제1 탑재부를 마스크로 하여, 상기 복수의 제2 홈에 의해 노출된 상기 혼합층을 제거함으로써, 상기 복수의 제1 탑재부 하부에 위치한 상기 혼합층이 복수의 제2 탑재부를 형성하고, 서로 인접한 2개의 상기 제2 탑재부 사이에 제3 홈을 구비하고, 상기 제3 홈이 상기 비활성화층을 노출시키도록 상기 기재를 패턴화하는 단계;
를 포함하는 회로기판 패턴화 공정.A substrate, a coupling layer and a circuit layer, the coupling layer being located between the substrate and the circuit layer, the substrate having an activation layer and an inactive layer, the substrate being subjected to activation treatment to form the activation layer A part of the bonding layer is inserted into the activation layer so that the activation layer in which the bonding layer is inserted is formed as a mixed layer;
Forming a photoresist layer overlying the circuit layer;
Patterning the photoresist layer to form a plurality of openings such that the plurality of openings expose the circuit layer;
Removing the circuit layer exposed by the plurality of openings using the photoresist layer as a mask so that the circuit layer forms a plurality of circuits and has a first groove between two adjacent circuits, Patterning the circuit layer such that the first groove exposes the bonding layer;
Removing the photoresist layer;
The plurality of circuits are masked to remove the bonding layer exposed by the plurality of first grooves and not inserted into the activation layer so that the bonding layer located under the plurality of circuits forms a plurality of first mounting portions And patterning the bonding layer such that the second groove exposes the mixed layer, the second groove having a second groove between two adjacent first mounting portions; And
The mixed layer exposed by the plurality of second grooves is removed using the plurality of first mounting portions as a mask so that the mixed layer positioned under the plurality of first mounting portions forms a plurality of second mounting portions, Patterning the substrate so as to expose the inactive layer, wherein the third groove has a third groove between the two second mounts;
Wherein the circuit board patterning process comprises:
각 상기 제1 탑재부는 제1 외환면을 가지고, 각 상기 제2 탑재부는 제2 외환면을 가지며, 상기 제2 외환면과 상기 제1 외환면을 따른 세로방향 연장선 사이에 측면 식각홈이 형성되며, 상기 측면 식각홈은 상기 제1 탑재부 하부에 위치하고 상기 제3 홈과 연통되며, 상기 제2 외환면과 상기 세로방향 연장선 사이에 제1 수평 거리가 있는, 회로기판 패턴화 공정.The method according to claim 1,
Each of the first mounting portions has a first outward surface, each of the second mounting portions has a second outward surface, and a lateral etch groove is formed between the second outward surface and a longitudinal extension line along the first outward surface, Wherein the side etch groove is located below the first mount and communicates with the third groove and has a first horizontal distance between the second outward surface and the longitudinal extension.
상기 기재를 패턴화한 후, 상기 복수의 회로를 식각하여, 상기 제1 홈을 확대시켜 상기 제1 탑재부의 표면이 노출되게 하는, 회로기판 패턴화 공정.3. The method of claim 2,
Wherein the plurality of circuits are etched after the substrate is patterned to enlarge the first groove to expose the surface of the first mounting portion.
상기 복수의 회로를 식각한 후, 각 상기 회로에 연결층을 형성하고, 식각 후의 각 상기 회로는 제3 외환면 및 상면을 가지며, 상기 연결층은 상기 제3 외환면 및 상기 상면을 피복하고, 상기 연결층은 상기 제1 탑재부의 상기 표면에 접촉하여, 각 상기 회로가 상기 제1 탑재부와 상기 연결층으로 구성된 공간 내에 피복되게 하는, 회로기판 패턴화 공정.The method of claim 3,
Each of said circuits having a third foreign-exchange surface and an upper surface, said connection layer covering said third foreign-exchange surface and said upper surface, Wherein the connecting layer contacts the surface of the first mounting portion so that each of the circuits is covered in a space formed by the first mounting portion and the connection layer.
상기 제3 외환면을 피복하는 상기 연결층은 제4 외환면을 가지며, 상기 제4 외환면과 상기 세로방향 연장선 사이에 제2 수평 거리가 있는, 회로기판 패턴화 공정.5. The method of claim 4,
Wherein the connecting layer covering the third outer surface has a fourth outer surface and a second horizontal distance between the fourth outer surface and the longitudinal extension.
상기 제2 수평 거리는 상기 제1 수평 거리보다 큰, 회로기판 패턴화 공정.6. The method of claim 5,
Wherein the second horizontal distance is larger than the first horizontal distance.
상기 제2 수평 거리와 상기 제1 수평 거리의 차이 값은 28 ~ 158nm인, 회로기판 패턴화 공정.The method according to claim 6,
Wherein the difference between the second horizontal distance and the first horizontal distance is 28 to 158 nm.
상기 활성화 처리는 플라즈마로 상기 기재의 활성화 대상 영역을 활성화시켜, 상기 활성화 대상 영역에 상기 활성화층이 형성되게 하는, 회로기판 패턴화 공정.The method according to claim 1,
Wherein the activation process activates the activation target region of the substrate with a plasma so that the activation layer is formed in the activation target region.
상기 결합층은 복수의 금속 입자를 상기 활성화층에 스퍼터링하여 형성되고, 상기 복수의 금속 입자의 일부는 상기 활성화층에 삽입되어, 상기 혼합층으로 형성되게 하는, 회로기판 패턴화 공정.The method according to claim 1 or 8,
Wherein the bonding layer is formed by sputtering a plurality of metal particles on the activation layer, and a part of the plurality of metal particles is inserted into the activation layer to be formed into the mixed layer.
상기 패턴화 기재는 복수의 제2 탑재부 및 비활성화층을 구비하고, 상기 복수의 제2 탑재부는 상기 복수의 제1 탑재부와 상기 비활성화층 사이에 위치하고, 상기 복수의 제2 탑재부는 상기 비활성화층 상에 형성되고, 상기 복수의 제2 탑재부는 기재의 혼합층을 패턴화하여 형성되고, 상기 혼합층은 상기 기재의 활성화층과 상기 활성화층에 삽입된 일부 결합층에 의해 형성되고, 서로 인접한 2개의 상기 제2 탑재부 사이에 홈이 있으며, 상기 홈은 상기 비활성화층을 노출시키는 것을 특징으로 하는, 회로기판.A patterning substrate, a plurality of first mounting portions, and a plurality of circuits, wherein the plurality of first mounting portions are positioned between the patterned substrate and the plurality of circuits, and the plurality of circuits are mounted on the plurality of first mounting portions In the circuit board to be installed,
Wherein the patterned substrate has a plurality of second mounting portions and an inactive layer, the plurality of second mounting portions are located between the plurality of first mounting portions and the inactive layer, and the plurality of second mounting portions are formed on the inactive layer Wherein the plurality of second mounting portions are formed by patterning a mixed layer of a base material and the mixed layer is formed by an activation layer of the substrate and some bonding layers inserted into the activation layer, And a groove is formed between the mounting portions, the groove exposing the inactive layer.
각 상기 제1 탑재부는 제1 외환면을 가지고, 각 상기 제2 탑재부는 제2 외환면을 가지며, 상기 제2 외환면과 상기 제1 외환면을 따른 세로방향 연장선 사이에 측면 식각홈이 형성되며, 상기 측면 식각홈은 상기 제1 탑재부 하부에 위치하고 상기 홈과 연통되며, 상기 제2 외환면과 상기 세로방향 연장선 사이에 제1 수평 거리가 있는, 회로기판.11. The method of claim 10,
Each of the first mounting portions has a first outward surface, each of the second mounting portions has a second outward surface, and a lateral etch groove is formed between the second outward surface and a longitudinal extension line along the first outward surface, Wherein the side etch groove is located below the first mount and communicates with the groove and has a first horizontal distance between the second outward surface and the longitudinal extension.
연결층을 별도로 포함하고, 상기 연결층은 각 상기 회로에 형성되고, 각 상기 회로는 제3 외환면 및 상면을 가지며, 상기 연결층은 상기 제3 외환면 및 상기 상면을 피복하고, 상기 연결층은 상기 제1 탑재부의 표면에 접촉하여, 각 상기 회로가 상기 제1 탑재부와 상기 연결층으로 구성된 공간 내에 피복되게 하는, 회로기판.12. The method of claim 11,
Wherein the connection layer is formed on each of the circuits, each of the circuits has a third foreign side and an upper side, the connection layer covers the third foreign side and the upper side, Contact the surface of the first mounting portion so that each of the circuits is covered in a space formed by the first mounting portion and the connection layer.
상기 제3 외환면을 피복하는 상기 연결층은 제4 외환면을 가지며, 상기 제4 외환면과 상기 세로방향 연장선 사이에 제2 수평 거리가 있는, 회로기판.13. The method of claim 12,
Wherein the connecting layer covering the third outer surface has a fourth outer surface and a second horizontal distance between the fourth outer surface and the longitudinal extension.
상기 제2 수평 거리는 상기 제1 수평 거리보다 큰, 회로기판.14. The method of claim 13,
Wherein the second horizontal distance is greater than the first horizontal distance.
상기 제2 수평 거리와 상기 제1 수평 거리의 차이 값은 28 ~ 158nm인, 회로기판.15. The method of claim 14,
Wherein the difference between the second horizontal distance and the first horizontal distance is 28 to 158 nm.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105108350 | 2016-03-17 | ||
TW105108350A TWI595820B (en) | 2016-03-17 | 2016-03-17 | Pattering process of circuit substrate and circuit substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170108734A true KR20170108734A (en) | 2017-09-27 |
KR101836298B1 KR101836298B1 (en) | 2018-03-08 |
Family
ID=59904638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160047120A KR101836298B1 (en) | 2016-03-17 | 2016-04-18 | Patterning process of circuit substrate and circuit substrate |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6255054B2 (en) |
KR (1) | KR101836298B1 (en) |
CN (1) | CN107205320B (en) |
TW (1) | TWI595820B (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951163A (en) * | 1995-05-31 | 1997-02-18 | Mitsui Toatsu Chem Inc | Flexible circuit board |
JP4585807B2 (en) * | 2003-12-05 | 2010-11-24 | 三井金属鉱業株式会社 | Method for manufacturing printed wiring board |
TWI432110B (en) * | 2008-03-28 | 2014-03-21 | Unimicron Technology Corp | Circuit board and fabricating process thereof |
TWI425895B (en) * | 2008-12-11 | 2014-02-01 | Unimicron Technology Corp | Manufacturing process of circuit substrate |
TWI417018B (en) * | 2010-07-29 | 2013-11-21 | Unimicron Technology Corp | Circuit board and manufacturing method thereof |
CN103052268B (en) * | 2011-10-11 | 2016-03-02 | 欣兴电子股份有限公司 | The manufacture method of line construction |
JP2013153051A (en) * | 2012-01-25 | 2013-08-08 | Tokuyama Corp | Metallized ceramic via substrate and manufacturing method thereof |
TWI577257B (en) * | 2014-12-24 | 2017-04-01 | 綠點高新科技股份有限公司 | Method of forming conductive lines on an insulating surface of a substrate |
-
2016
- 2016-03-17 TW TW105108350A patent/TWI595820B/en active
- 2016-04-13 CN CN201610227095.XA patent/CN107205320B/en active Active
- 2016-04-18 KR KR1020160047120A patent/KR101836298B1/en active IP Right Grant
- 2016-04-25 JP JP2016086926A patent/JP6255054B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201735753A (en) | 2017-10-01 |
CN107205320B (en) | 2020-03-17 |
JP6255054B2 (en) | 2017-12-27 |
JP2017168794A (en) | 2017-09-21 |
KR101836298B1 (en) | 2018-03-08 |
TWI595820B (en) | 2017-08-11 |
CN107205320A (en) | 2017-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101585554B1 (en) | Embedded trace substrate and method manufacturing bump of the same | |
JP7113757B2 (en) | DISPLAY SUBSTRATE, DISPLAY SUBSTRATE MANUFACTURING METHOD, AND DISPLAY DEVICE | |
WO2018205604A1 (en) | Display device, array substrate, and method for manufacturing same | |
JP5784280B2 (en) | Electronic device package and manufacturing method | |
KR100930642B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
KR101079394B1 (en) | Manufacturing method of circuit board | |
KR101836298B1 (en) | Patterning process of circuit substrate and circuit substrate | |
US9468108B2 (en) | Method and structure for forming contact pads on a printed circuit board using zero under cut technology | |
TW201618622A (en) | Circuit board and manufacturing method for same | |
TW201507564A (en) | Printed circuit board and method for manufacturing same | |
TWI420992B (en) | Method for manufacturing printed circuit board | |
TW201635876A (en) | Circuit board and manufacturing method thereof | |
KR101407494B1 (en) | Method for structuring conductive pattern and structure with conductive pattern | |
JP2004087862A (en) | Tape carrier for semiconductor device | |
JP2000054164A (en) | Method for working insulating material and resist material used for worked insulating material by the method | |
JP2006108352A (en) | Wiring board and manufacturing method thereof | |
JP5223634B2 (en) | Method for manufacturing film carrier tape for mounting electronic component and method for designing photoresist pattern | |
KR101674538B1 (en) | Method of forming metal pattern | |
TWI602483B (en) | Method and structure for forming contact pads on a printed circuit board using zero under cut technology | |
CN115643681A (en) | Circuit board and manufacturing method thereof | |
JP4971960B2 (en) | Manufacturing method of semiconductor device | |
TWI435424B (en) | Substrate, semiconductor package using the same and manufacturing method thereof | |
JP2002324967A (en) | Method for manufacturing substrate | |
JPH02105494A (en) | Printed wiring board and manufacture thereof | |
CN112638054A (en) | Manufacturing method of circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |