KR20170107598A

KR20170107598A - 반도체 테스트 소켓 및 그 제조방법

Info

Publication number: KR20170107598A
Application number: KR1020160030683A
Authority: KR
Inventors: 이은주; 신광수
Original assignee: 주식회사 이노글로벌
Priority date: 2016-03-15
Filing date: 2016-03-15
Publication date: 2017-09-26
Also published as: KR101793962B1

Abstract

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것이다. 본 발명의 실시예에 따른 반도체 테스트 소켓은 탄성을 갖는 절연성 재질의 절연성 본체와, 상기 절연성 본체 내부에 상호 전기적으로 절연된 상태로 각각 상하 방향으로 도전 라인을 형성하는 복수의 도전 패턴부를 포함하고, 하나의 상기 도전 패턴부는 가로 방향으로 상호 이격된 한 쌍의 제1 도전핀과, 상기 제1 도전핀과 깊이 방향으로 이격되고 가로 방향으로 상호 이격된 한 쌍의 제2 도전핀을 포함하고; 한 쌍의 상기 제1 도전핀은 상기 가로 방향으로 휘어진 형상을 가지며; 한 쌍의 상기 제2 도전핀은 상기 가로 방향으로 휘어진 형상을 가지되, 상기 제1 도전핀과 반대 방향으로 휘어진 형상을 갖는 것을 특징으로 한다. 이에 따라, 휘어진 형상의 한 쌍씩의 제1 도전핀과 한 쌍씩의 제2 도전핀이 하나의 도전 패턴부를 형성하여 상하 방향으로 하나의 도전 라인을 형성하고, 이를 실리콘과 같은 탄성 재질이 절연성 본체를 형성함으로써, 상하 방향으로 보다 안정적인 도전 라인을 형성할 수 있게 된다.

Description

반도체 테스트 소켓 및 그 제조방법{SEMICONDUCTOR TEST SOCKET AND MENUFACTURING METHOD THEREOF}

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓 및 그 제조방법에 관한 것이다.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다.

그런데, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다. 도 1 내지 도 3은 한국공개특허 제10-2011-0065047호에 개시된 종래의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓의 예를 나타낸 도면이다.

도 1 내지 도 3을 참조하여 설명하면 기존이 반도체 테스트 소켓(100)은 반도체 디바이스(130)의 단자(131)와 대응되는 위치에 상하방향으로 관통공(111)이 형성된 하우징(110)과, 하우징(110)의 관통공(111) 내에 장착되어 반도체 디바이스(130)의 단자(131) 및 테스트 장치(140)의 패드(141)를 전기적으로 연결시키는 포고-핀(Pogo-pin)(120)으로 이루어진다.

포고-핀(Pogo-pin)(120)의 구성은, 포고-핀(Pogo-pin) 본체로 사용되며 내부가 비어있는 원통형 형태를 가지는 배럴(124)과, 배럴(124)의 하측에 형성되는 접촉팁(123)과, 배럴(124) 내부에서 접촉팁(123)과 연결되어 수축과 팽창 운동을 하는 스프링(122) 및 접촉팁(123)과 연결된 스프링(122) 반대편에 연결되어 반도체 디바이스(130)와의 접촉에 따라 상하운동을 수행하는 접촉핀(121)으로 구성된다.

이때, 스프링(122)은 수축 및 팽창을 하면서 접촉핀(121)과 접촉팁(123)에 전달되는 기계적인 충격을 흡수하면서 반도체 디바이스(130)의 단자(131)와 테스트 장치(140)의 패드(141)를 전기적으로 접속시켜 전기적인 불량여부를 검사하게 한다.

그런데, 상기와 같은 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓은 상하 방향으로의 탄성을 유지하기 위해 물리적인 스프링을 사용하게 되고, 배럴 내부에 스프링과 핀을 삽입하고, 배럴을 다시 하우징의 관통공 내부에 삽입하여야 하므로 그 공정이 복잡할 뿐만 아니라 공정의 복잡성으로 인해 제조 가격이 상승하는 문제가 있다.

뿐만 아니라, 상하 방향으로 탄성을 갖는 전기적 접촉 구조의 구현을 위한 물리적인 구성 자체가 미세 피치를 구현하는데 한계가 있으며, 근래에 집적화된 반도체 소자에는 적용하는데 이미 한계치까지 도달해 있는 실정이다.

포고-핀(Pogo-pin) 타입의 반도체 소자의 한계를 극복하고자 제한된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입의 반도체 테스트 소켓이다.

그러나, PCR 타입의 반도체 테스트 소켓은 내부에 충진되는 도전성 분말의 이탈로 인한 수명의 단축 문제 등과 같이 PCR 타입의 반도체 테스트 소켓의 구조적 한계로 인해 갖는 문제점 또한 가지고 있다.

따라서, 미세 피치의 구현이 가능하면서도 높이의 제한이나 PCR 타입의 반도체 테스트 소켓과 같은 다른 방식의 반도체 테스트 소켓이 갖는 문제점을 해소할 후 있는 다른 형태의 반도체 테스트 소켓의 개발이 요구되고 있다.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입과 PCR 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 피치의 구현이 가능하면서도 상하 방향으로 높이를 길게 또는 짧게 구현하더라도 안정적인 전기적 접촉을 보장할 수 있는 반도체 테스트 소켓 및 그 제조방법을 제공하는데 그 목적이 있다.

상기 목적은 본 발명에 따라, 반도체 테스트 소켓에 있어서, 탄성을 갖는 절연성 재질의 절연성 본체와, 상기 절연성 본체 내부에 상호 전기적으로 절연된 상태로 각각 상하 방향으로 도전 라인을 형성하는 복수의 도전 패턴부를 포함하고, 하나의 상기 도전 패턴부는 가로 방향으로 상호 이격된 한 쌍의 제1 도전핀과, 상기 제1 도전핀과 깊이 방향으로 이격되고 가로 방향으로 상호 이격된 한 쌍의 제2 도전핀을 포함하고; 한 쌍의 상기 제1 도전핀은 상기 가로 방향으로 휘어진 형상을 가지며; 한 쌍의 상기 제2 도전핀은 상기 가로 방향으로 휘어진 형상을 가지되, 상기 제1 도전핀과 반대 방향으로 휘어진 형상을 갖는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.

여기서, 하나의 상기 도전 패턴부는 한 쌍의 상기 제1 도전핀이 전기적으로 연결되도록 한 쌍의 상기 제1 도전핀을 상기 가로 방향으로 연결하는 적어도 하나의 제1 연결부와; 한 쌍의 상기 제2 도전핀이 전기적으로 연결되도록 한 쌍의 상기 제2 도전핀을 상기 가로 방향으로 연결하는 적어도 하나의 제2 연결부를 더 포함할 수 있다.

그리고, 상기 가로 방향으로 배열되는 복수의 상기 도전 패턴부를 구성하는 상기 제1 도전핀들은 상기 가로 방향으로 동일한 방향으로 휘어진 형상을 가지며; 상기 가로 방향으로 배열되는 복수의 상기 도전 패턴부를 구성하는 상기 제2 도전핀들은 상기 가로 방향으로 동일한 방향으로 휘어진 형상을 가질 수 있다.

또한 상기 가로 방향으로 배열되는 복수의 상기 도전 패턴부를 구성하는 상기 제1 도전핀들은 도전성을 갖는 하나의 금속 박판의 에칭 공정 또는 스탬핑 공정을 통해 형성되고; 상기 가로 방향으로 배열되는 복수의 상기 도전 패턴부를 구성하는 상기 제2 도전핀들은 도전성을 갖는 하나의 금속 박판의 에칭 공정 또는 스탬핑 공정을 통해 형성될 수 있다.

그리고, 상기 제1 도전핀 및 상기 제1 도전핀은 구리 재질의 베이스에 니켈 및 금이 순차적으로 도금되어 형성될 수 있다.

그리고, 상기 절연성 본체는 탄성을 갖는 실리콘 재질로 마련될 수 있다.

한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓의 제조방법에 있어서, (a) 도전성을 갖는 금속 재질의 금속 박판을 가공하여, 가로 방향으로 이격되되 상기 가로 방향으로 휜 형상을 갖는 복수의 제1 도전핀과 복수의 상기 제1 도전핀을 지지하는 제1 지지판으로 구성된 제1 베이스 가공판을 형성하는 단계와, (b) 도전성을 갖는 금속 재질의 금속 박판을 가공하여, 상기 가로 방향으로 이격되되 상기 가로 방향으로 휜 형상을 갖는 복수의 제2 도전핀과 복수의 상기 제2 도전핀을 지지하는 제2 지지판으로 구성된 제2 베이스 가공판을 형성하는 단계와, (c) 상기 제1 베이스 가공판과 상기 제2 베이스 가공판을 금형에 깊이 방향으로 상호 이격된 상태로 마주하게 삽입하되 상기 제1 베이스 가공판과 상기 제2 베이스 가공판을 상기 깊이 방향으로 교대로 삽입하는 단계로, 상호 인접한 상기 제1 가공판의 복수의 상기 제1 도전핀과 상기 제2 베이스 가공판의 복수의 상기 제2 도전핀은 상기 가로 방향으로 반대 방향으로 휜 형태를 갖도록 삽입되는 단계와, (d) 상기 금형에 경화시 탄성을 갖는 절연성 재질을 주입하여 경화시켜 절연성 본체를 형성하는 단계로, 복수의 상기 제1 도전핀과 복수의 상기 제2 도전핀의 상부 및 하부가 상기 절연성 본체의 상부 및 하부로 각각 노출되도록 상기 절연성 본체를 형성하는 단계와, (e) 상기 제1 베이스 가공판 및 상기 제2 베이스 가공판에서 각각 상기 제1 지지판 및 상기 제2 지지판을 제거하는 단계를 포함하며; 상기 가로 방향으로 상호 인접한 한 쌍씩의 상기 제1 도전핀과, 한 쌍씩의 상기 제1 도전핀과 상기 깊이 방향으로 마주하는 한 쌍씩의 상기 제2 도전핀이 상하 방향으로 하나의 도전 라인을 형성하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법에 의해서도 달성된다.

여기서, 상기 (a) 단계에서 상기 제1 베이스 가공판에는 한 쌍씩의 상기 제1 도전핀을 전기적으로 연결하는 적어도 하나의 제1 연결부가 형성되며; 상기 (b) 단계에서 상기 제2 베이스 가공판에는 한 쌍씩의 상기 제2 도전핀을 전기적으로 연결하는 적어도 하나의 제2 연결부가 형성될 수 있다.

그리고, 상기 (a) 단계에서는 상기 금속 박판의 에칭 공정 또는 스탬핑 공정에 의해 상기 제1 베이스 가공판이 형성되며; 상기 (b) 단계에서는 상기 금속 박판의 에칭 공정 또는 스탬핑 공정에 의해 상기 제2 베이스 가공판이 형성될 수 있다.

또한, 상기 (a) 단계 및 상기 (b) 단계에서 상기 금속 박판은 구리 재질로 마련되며; 상기 (a) 단계 및 상기 (b) 단계를 통해 형성된 상기 제1 도전핀 및 상기 제2 도전핀에 니킬 및 금이 순차적으로 도금되는 단계를 더 포함할 수 있다.

그리고, 상기 절연성 재질은 실리콘 재질로 마련될 수 있다.

상기와 같은 구성에 따라 본 발명에 따르면, 휘어진 형상의 한 쌍씩의 제1 도전핀과 한 쌍씩의 제2 도전핀이 하나의 도전 패턴부를 형성하여 상하 방향으로 하나의 도전 라인을 형성하고, 이를 실리콘과 같은 탄성 재질이 절연성 본체를 형성함으로써, 상하 방향으로 보다 안정적인 도전 라인을 형성할 수 있게 된다.

또한, 제1 도전핀과 제2 도전핀이 가로 방향으로 휜 형상을 가짐으로써, 반도체 소자의 테스트 과정에서 하부 방향으로 가해지는 압력에 복원력을 가지게 되어 보다 안정적인 접촉이 가능하게 된다.

또한, 금속 박판의 가공, 예를 들어, 스탬핑이나 에칭으로 다수의 제1 도전핀과 제2 도전핀을 형성하고, 금형을 통해 절연성 본체를 형성함으로써 미세 피치를 구현하면서도 제조 과정이 간소화되어 제조원가 점감의 효과를 제공할 수 있게 된다.

도 1 내지 도 3은 종래의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓을 설명하기 위한 도면이고,
도 4는 본 발명의 실시예에 따른 반도체 테스트 소켓의 사시도이고,
도 5 내지 도 9는 본 발명의 실시예에 따른 반도체 테스트 소켓의 제조방법을 설명하기 위한 도면이다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다.

도 4는 본 발명의 실시예에 따른 반도체 테스트 소켓(100)의 사시도이다. 도 4를 참조하여 설명하면, 본 발명에 따른 반도체 테스트 소켓(100)은 절연성 본체(110)와, 복수의 도전 패턴부(130)를 포함한다.

절연성 본체(110)는 탄성을 갖는 절연성 재질로 마련된다. 본 발명에서는 절연성 본체(110)가 실리콘 재질로 마련되는 것을 예로 한다.

복수의 도전 패턴부(130)는 절연성 본체(110) 내부에 상호 전기적으로 절연된 상태로 각각 상하 방향으로 도전 라인을 형성한다. 즉, 각각의 도전 패턴부(130)의 상부는 절연성 본체(110)의 상부 표면에 노출되고, 하부는 절연성 본체(110)의 하부 표면에 노출되어 각각 반도체 소자와 검사회로기판에 접촉된다.

도 4에서는 도전 패턴부(130)가 가로 방향(W) 및 깊이 방향(D)으로 순차적으로 배열된 매트릭스 형태를 갖는 것을 예로 하고 있으나, 검사대상인 반도체 소자의 단자의 패턴 형상에 대응하도록 마련될 수 있다.

여기서, 본 발명이 실시예에 따른 하나의 도전 패턴부(130)는 한 쌍의 제1 도전핀(311,312)과 한 쌍의 제2 도전핀(511,512)을 포함할 수 있다.

한 쌍의 제1 도전핀(311,312)은 가로 방향(W)으로 상호 이격된 상태를 갖는다. 마찬가지로, 한 쌍의 제2 도전핀(511,512)은 가로 방향(W)으로 상호 이격된 상태를 갖는다. 그리고, 한 쌍의 제1 도전핀(311,312)과 한 쌍의 제2 도전핀(511,512)은 깊이 방향(D)으로 상호 이격된 상태를 갖는다.

도 5를 참조하여 설명하면, 한 쌍의 제1 도전핀(311,312)은 가로 방향(W)으로 휘어진 형상을 가지며, 한 쌍의 제2 도전핀(511,512)은 가로 방향(W)으로 휘어진 형상을 갖는다. 이 때, 제1 도전핀(311,312)과 제2 도전핀(511,512)이 가로 방향(W)으로 휘어지는 방향은 서로 반대 방향으로 휘어진 형상을 갖도록 마련된다.

또한, 가로 방향(W)으로 배열되는 복수의 도전 패턴부(130)를 구성하는 제1 도전핀(311,312)들은, 도 5에 도시된 바와 같이, 가로 방향(W)으로 동일한 방향으로 휘어진 형상을 가지고, 마찬가지로 가로 방향(W)으로 배열되는 복수의 제2 도전핀(511,512)들은 가로 방향(W)으로 동일한 방향으로 휘어진 형상을 가지게 된다. 이와 같은 패턴이, 깊이 방향(D)으로 배열됨으로써, 도 4에 도시된 바와 같은 복수의 도전 패턴부(130)를 형성하게 된다.

한편, 하나의 도전 패턴부(130)를 구성하는 한 쌍의 제1 도전핀(311,312)은 적어도 하나의 제1 연결부(313)에 의해 전기적으로 연결된다. 도 5에서는 하나의 제1 연결부(313)가 한 쌍의 제1 도전핀(311,312)을 전기적으로 연결하는 것을 예로 하고 있으나, 그 위치나 개수가 이에 국한되지 않음은 물론이다.

마찬가지로, 하나의 도전 패턴부(130)를 구성하는 한 쌍이 제2 도전핀(511,512)은 적어도 하나의 제2 연결부(513)에 의해 전기적으로 연결된다. 도 5에서는 하나의 제2 연결부(513)가 한 쌍의 제2 도전핀(511,512)을 전기적으로 연결하는 것을 예로 하고 있으나, 그 위치나 개수에 가에 국한되지 않음은 물론이다.

상기와 같은 구성을 통해, 하나의 도전 패턴부(130)를 구성하는 한 쌍의 제1 도전핀(311,312)들이 상호 전기적으로 연결된 상태를 유지하고, 한 쌍의 제2 도전핀(511,512)들이 상호 전기적으로 연결된 상태를 유지하게 되는데, 반도체 소자의 단자가 한 쌍의 제1 도전핀(311,312)이나 한 쌍의 제2 도전핀(511,512) 중 어느 하나와 접촉되더라도 2 이상의 도전핀을 통해 전기적인 연결이 가능하게 된다.

이하에서는 도 5 내지 도 9를 참조하여 본 발명의 실시예에 따른 반도체 테스트 소켓(100)의 제조방법에 대해 상세히 설명한다.

먼저, 도전성을 갖는 금속 재질의 금속 박판을 가공하여, 도 5에 도시된 바와 같은 제1 베이스 가공판(300)을 형성한다. 본 발명에서는 금속 박판으로 구리 재질의 금속 박판이 적용되는 것을 예로 한다. 또한, 금속 박판의 가공으로는 에칭 공정이나 스탬핑 공정이 적용되는 것을 예로 한다.

금속 박판의 가공을 통해 형성되는 제1 베이스 가공판(300)은, 도 5에 도시된 바와 같이, 복수의 제1 도전핀(311,312)과, 복수의 제1 도전핀(311,312)을 지지하는 제1 지지판(320)을 포함할 수 있다.

복수의 제1 도전핀(311,312)은 가로 방향(W)으로 이격된 상태로 형성되는데, 가로 방향(W)으로 휜 형상을 갖는다. 그리고, 제1 지지판(320)은 복수의 제1 도전핀(311,312)이 서로 분리되지 않도록 복수의 제1 도전핀(311,312)의 일측 가장자리 영역에 연결된 형상을 갖는다.

여기서, 제1 베이스 가공판(300)을 형성할 때, 가로 방향(W)으로 인접한 한 쌍씩의 제1 도전핀(311,312)을 전기적으로 연결하는 제1 연결부(313)가 함께 형성될 수 있다. 이를 통해, 한 쌍씩의 제1 도전핀(311,312)은 상호 전기적으로 연결된 상태로 하나의 도전 패턴부(130)의 일부를 형성하게 된다.

마찬가지로, 도전성을 갖는 금속 재질의 금속 박판을 가공하여, 도 5에 도시된 바와 같은 제2 베이스 가공판(500)을 형성한다. 본 발명에서는 금속 박판으로 구리 재질의 금속 박판이 적용되는 것은 제1 베이스 가공판(300)의 형성 방법과 동일하며, 금속 박판의 가공으로는 에칭 공정이나 스탬핑 공정이 적용되는 것을 예로 한다.

금속 박판의 가공을 통해 형성되는 제2 베이스 가공판(500)은, 제1 베이스 가공판(300)과 마찬가지로, 복수의 제2 도전핀(511,512)과, 복수의 제2 도전핀(511,512)을 지지하는 제2 지지판(5220)을 포함할 수 있다.

복수의 제2 도전핀(511,512)은 가로 방향(W)으로 이격된 상태로 형성되는데, 가로 방향(W)으로 휜 형상을 갖는다. 여기서, 제2 도전핀(511,512)의 휜 방향은 제1 도전핀(311,312)의 휜 방향과 반대 방향인 것은 상술한 바와 같다. 그리고, 제2 지지판(5220)은 복수의 제2 도전핀(511,512)이 서로 분리되지 않도록 복수의 제2 도전핀(511,512)의 일측 가장자리 영역에 연결된 형상을 갖는다.

그리고, 제2 베이스 가공판(500)을 형성할 때, 가로 방향(W)으로 인접한 한 쌍씩의 제2 도전핀(511,512)을 전기적으로 연결하는 제2 연결부(513)가 함께 형성될 수 있다. 이를 통해, 한 쌍씩의 제1 도전핀(311,312)이 상호 전기적으로 연결되고, 한 쌍씩의 제2 도전핀(511,512)이 상호 전기적으로 연결된 상태로 하나의 도전 패턴부(130)를 형성하게 된다.

여기서, 제1 베이스 가공판(300)과 제2 베이스 가공판(500)의 제작 과정이, 상술한 바와 같이, 서로 독립적인 것으로 설명되었으나, 도 5에 도시된 바와 같이, 제1 베이스 가공판(300)을 가로 방향(W)으로 뒤집는 경우 제2 베이스 가공판(500)의 형상을 가짐을 알 수 있다. 즉, 제1 베이스 가공판(300)과 제2 베이스 가공판(500)의 제작 과정을 분리하지 않고 어느 하나의 제작 과정을 통해 제작한 후 이를 뒤집어 사용할 수 있음은 물론이다.

상기와 같은 과정을 통해 제1 베이스 가공판(300)과 제2 베이스 가공판(500)이 제작되면, 제1 도전핀(311,312)과 제2 도전핀(511,512)의 도전성을 높이기 위해 제1 도전핀(311,312)과 제2 도전핀(511,512)을, 도 6에 도시된 바와 같이, 니켈과 금을 순차적으로 도금(C)할 수 있다.

그런 다음, 도 7에 도시된 바와 같이, 제1 베이스 가공판(300)과 제2 베이스 가공판(500)을 금형(700)에 깊이 방향(D)으로 상호 이격된 상태로 마주하게 삽입한다. 여기서 금형(700)에는 가로 방향(W) 양측에 다수의 슬릿(710)이 형성될 수 있는데, 각각의 슬릿(710)에 제1 베이스 가공판(300)의 제1 지지판(320)의 양측 가장자리가 삽입되고, 제2 베이스 가공판(500)의 제2 지지판(5220)의 양측 가장자리가 삽입되어 제1 베이스 가공판(300)과 제2 베이스 가공판(500)이 상호 이격된 상태로 교대로 금형(700)에 삽입 가능하게 된다.

이 때, 도 8의 확대 영역에 도시된 바와 같이, 복수의 제1 도전핀(311,312)의 휜 방향과 복수의 제2 도전핀(511,512)의 휜 방향이 가로 방향(W)으로 서로 반대 방향이 되고 깊이 방향(D)으로 서로 이격된 상태가 되도록 삽입니다.

그런 다음, 금형(700)에 액상의 실리콘을 주입하여 경화시켜 절연성 본체(110)를 형성하게 된다. 이 때 제1 도전핀(311,312)과 제2 도전핀(511,512)의 상부 및 하부가 절연성 본체(110)의 상부 및 하부로 각각 노출되도록 절연성 본체(110)가 형성된다.

그리고, 액상의 실리콘의 경화에 의해 절연성 본체(110)가 형성되면, 도 8에 도시된 바와 같이, 절연성 본체(110)를 금형(700)으로부터 빼내고 제1 베이스 가공판(300) 및 제2 베이스 가공판(500)에서 각각 제1 지지판(320) 및 제2 지지판(5220)을 제거함으로써, 도 4에 도시된 바와 같은 반도체 테스트 소켓(100)의 제작이 완료된다.

상기와 같은 과정을 통해 반도체 테스트 소켓(100)이 제작되면, 상술한 바와 같이, 가로 방향(W)으로 상호 인접한 한 쌍씩의 제1 도전핀(311,312)과, 한 쌍식의 제1 도전핀(311,312)과 깊이 방향(D)으로 마주하는 한 쌍씩의 제2 도전핀(511,512)이 상하 방향으로 하나의 도전 라인을 형성하는 하나의 도전 패턴부(130)가 형성 가능하게 된다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

100 : 반도체 테스트 소켓 110 : 절연성 본체
130 : 도전 패턴부 300 : 제1 베이스 가공판
311,312 : 제1 도전핀 313 : 제1 연결부
320 : 제1 지지판 500 : 제2 베이스 가공판
511,512 : 제2 도전핀 513 : 제2 연결부
520 : 제2 지지판 700 : 금형
710 : 슬릿

Claims

반도체 테스트 소켓에 있어서,
탄성을 갖는 절연성 재질의 절연성 본체와,
상기 절연성 본체 내부에 상호 전기적으로 절연된 상태로 각각 상하 방향으로 도전 라인을 형성하는 복수의 도전 패턴부를 포함하고,
하나의 상기 도전 패턴부는
가로 방향으로 상호 이격된 한 쌍의 제1 도전핀과,
상기 제1 도전핀과 깊이 방향으로 이격되고 가로 방향으로 상호 이격된 한 쌍의 제2 도전핀을 포함하고;
한 쌍의 상기 제1 도전핀은 상기 가로 방향으로 휘어진 형상을 가지며;
한 쌍의 상기 제2 도전핀은 상기 가로 방향으로 휘어진 형상을 가지되, 상기 제1 도전핀과 반대 방향으로 휘어진 형상을 갖는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
하나의 상기 도전 패턴부는
한 쌍의 상기 제1 도전핀이 전기적으로 연결되도록 한 쌍의 상기 제1 도전핀을 상기 가로 방향으로 연결하는 적어도 하나의 제1 연결부와;
한 쌍의 상기 제2 도전핀이 전기적으로 연결되도록 한 쌍의 상기 제2 도전핀을 상기 가로 방향으로 연결하는 적어도 하나의 제2 연결부를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 가로 방향으로 배열되는 복수의 상기 도전 패턴부를 구성하는 상기 제1 도전핀들은 상기 가로 방향으로 동일한 방향으로 휘어진 형상을 가지며;
상기 가로 방향으로 배열되는 복수의 상기 도전 패턴부를 구성하는 상기 제2 도전핀들은 상기 가로 방향으로 동일한 방향으로 휘어진 형상을 갖는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 가로 방향으로 배열되는 복수의 상기 도전 패턴부를 구성하는 상기 제1 도전핀들은 도전성을 갖는 하나의 금속 박판의 에칭 공정 또는 스탬핑 공정을 통해 형성되고;
상기 가로 방향으로 배열되는 복수의 상기 도전 패턴부를 구성하는 상기 제2 도전핀들은 도전성을 갖는 하나의 금속 박판의 에칭 공정 또는 스탬핑 공정을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제4항에 있어서,
상기 제1 도전핀 및 상기 제1 도전핀은 구리 재질의 베이스에 니켈 및 금이 순차적으로 도금되어 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 절연성 본체는 탄성을 갖는 실리콘 재질로 마련되는 것을 특징으로 하는 반도체 테스트 소켓.
반도체 테스트 소켓의 제조방법에 있어서,
(a) 도전성을 갖는 금속 재질의 금속 박판을 가공하여, 가로 방향으로 이격되되 상기 가로 방향으로 휜 형상을 갖는 복수의 제1 도전핀과 복수의 상기 제1 도전핀을 지지하는 제1 지지판으로 구성된 제1 베이스 가공판을 형성하는 단계와,
(b) 도전성을 갖는 금속 재질의 금속 박판을 가공하여, 상기 가로 방향으로 이격되되 상기 가로 방향으로 휜 형상을 갖는 복수의 제2 도전핀과 복수의 상기 제2 도전핀을 지지하는 제2 지지판으로 구성된 제2 베이스 가공판을 형성하는 단계와,
(c) 상기 제1 베이스 가공판과 상기 제2 베이스 가공판을 금형에 깊이 방향으로 상호 이격된 상태로 마주하게 삽입하되 상기 제1 베이스 가공판과 상기 제2 베이스 가공판을 상기 깊이 방향으로 교대로 삽입하는 단계로, 상호 인접한 상기 제1 가공판의 복수의 상기 제1 도전핀과 상기 제2 베이스 가공판의 복수의 상기 제2 도전핀은 상기 가로 방향으로 반대 방향으로 휜 형태를 갖도록 삽입되는 단계와,
(d) 상기 금형에 경화시 탄성을 갖는 절연성 재질을 주입하여 경화시켜 절연성 본체를 형성하는 단계로, 복수의 상기 제1 도전핀과 복수의 상기 제2 도전핀의 상부 및 하부가 상기 절연성 본체의 상부 및 하부로 각각 노출되도록 상기 절연성 본체를 형성하는 단계와,
(e) 상기 제1 베이스 가공판 및 상기 제2 베이스 가공판에서 각각 상기 제1 지지판 및 상기 제2 지지판을 제거하는 단계를 포함하며;
상기 가로 방향으로 상호 인접한 한 쌍씩의 상기 제1 도전핀과, 한 쌍씩의 상기 제1 도전핀과 상기 깊이 방향으로 마주하는 한 쌍씩의 상기 제2 도전핀이 상하 방향으로 하나의 도전 라인을 형성하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제7항에 있어서,
상기 (a) 단계에서 상기 제1 베이스 가공판에는 한 쌍씩의 상기 제1 도전핀을 전기적으로 연결하는 적어도 하나의 제1 연결부가 형성되며;
상기 (b) 단계에서 상기 제2 베이스 가공판에는 한 쌍씩의 상기 제2 도전핀을 전기적으로 연결하는 적어도 하나의 제2 연결부가 형성되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제7항에 있어서,
상기 (a) 단계에서는 상기 금속 박판의 에칭 공정 또는 스탬핑 공정에 의해 상기 제1 베이스 가공판이 형성되며;
상기 (b) 단계에서는 상기 금속 박판의 에칭 공정 또는 스탬핑 공정에 의해 상기 제2 베이스 가공판이 형성되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제7항에 있어서,
상기 (a) 단계 및 상기 (b) 단계에서 상기 금속 박판은 구리 재질로 마련되며;
상기 (a) 단계 및 상기 (b) 단계를 통해 형성된 상기 제1 도전핀 및 상기 제2 도전핀에 니킬 및 금이 순차적으로 도금되는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제7항에 있어서,
상기 절연성 재질은 실리콘 재질로 마련되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.