KR20170102430A - 반도체 프로세스 챔버 슬릿 밸브 개구를 퍼지하기 위한 장치 - Google Patents

반도체 프로세스 챔버 슬릿 밸브 개구를 퍼지하기 위한 장치 Download PDF

Info

Publication number
KR20170102430A
KR20170102430A KR1020170025546A KR20170025546A KR20170102430A KR 20170102430 A KR20170102430 A KR 20170102430A KR 1020170025546 A KR1020170025546 A KR 1020170025546A KR 20170025546 A KR20170025546 A KR 20170025546A KR 20170102430 A KR20170102430 A KR 20170102430A
Authority
KR
South Korea
Prior art keywords
insert
wall
recessed
wafer transfer
axis
Prior art date
Application number
KR1020170025546A
Other languages
English (en)
Inventor
판야 웡세나쿰
피터 크로토브
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20170102430A publication Critical patent/KR20170102430A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32743—Means for moving the material to be treated for introducing the material into processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 프로세싱 챔버가 제공되고 반도체 프로세싱 챔버는 챔버 벽을 통해 연장하고 개구를 규정하는 내측 통로 표면을 가진 웨이퍼 이송 통로, 인서트 개구를 규정하는 인서트 내측 표면을 포함하는 인서트, 및 가스 유입부를 포함할 수도 있다. 적어도 부분적으로 내측 통로 표면 주위에서 연장하고 그리고 내측 통로 표면으로부터 외측으로 오프셋되는 웨이퍼 이송 통로의 제 1 리세스된 표면, 적어도 부분적으로 인서트 내측 표면 주위에서 연장하고 그리고 인서트 내측 표면으로부터 외측으로 오프셋되는 제 1 인서트 외측 표면, 및 내측 통로 표면과 제 1 리세스된 표면 사이에서 연장하는 제 1 벽 표면은, 적어도 부분적으로 가스 유입부에 유체적으로 연결된 가스 분배 채널을 규정하고, 제 1 리세스된 표면은 제 1 거리만큼 제 1 인서트 외측 표면으로부터 이격되고 그리고 인서트 프런트 표면은 제 1 벽 표면과 대면하고 그리고 제 1 갭 거리만큼 제 1 벽 표면으로부터 이격된다.

Description

반도체 프로세스 챔버 슬릿 밸브 개구부를 퍼지하기 위한 장치{APPARATUS FOR PURGING SEMICONDUCTOR PROCESS CHAMBER SLIT VALVE OPENING}
일부 반도체 프로세싱 툴들은 프로세싱 챔버 벽을 통해 프로세싱 챔버 외부의 영역으로부터 프로세싱 챔버의 내부로 연장하는 통로를 통해 프로세싱 챔버들 내외로 웨이퍼들을 이동시킨다. 이러한 통로들은 프로세싱 챔버의 내부가 프로세싱 챔버 외부의 영역으로부터 격리되도록, 웨이퍼가 통로를 통과하게 하도록 개방될 수도 있고 그리고 통로를 폐쇄 및/또는 시일 (예를 들어, 압력 또는 유체 시일) 할 수도 있는 통로의 단부 상에 게이트 밸브, 즉, 슬릿 밸브를 가질 수도 있다.
일 실시예에서, 반도체 프로세싱 챔버가 제공될 수도 있다. 반도체 프로세싱 챔버는 반도체 프로세싱을 위한 내부 볼륨, 반도체 프로세싱 챔버의 외부 및 내부 볼륨과 적어도 부분적으로 경계를 이루는 챔버 벽, 및 가스 유입부를 포함할 수도 있다. 반도체 프로세싱 챔버는 또한 챔버 벽을 통해 제 1 축을 따라 반도체 프로세싱 챔버의 외부로부터 내부 볼륨으로 연장하고 그리고 제 1 축에 대해 수직인 실질적으로 직사각형인 제 1 단면 영역을 가진 개구부를 규정하는 내측 통로 표면, 적어도 부분적으로 내측 통로 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 내측 통로 표면으로부터 외측으로 오프셋되는 제 1 리세스된 표면, 및 내측 통로 표면과 제 1 리세스된 표면 사이에서 연장하는 제 1 벽 표면을 가진, 웨이퍼 이송 통로를 포함할 수도 있다. 반도체 프로세싱 챔버는 또한 제 1 축에 대해 수직인 실질적으로 직사각형인 제 2 단면 영역을 가진 인서트 개구부를 규정하는 인서트 내측 표면, 적어도 부분적으로 인서트 내측 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 인서트 내측 표면으로부터 외측으로 오프셋되는 제 1 인서트 외측 표면, 및 제 1 벽 표면과 대면하는 인서트 프런트 표면을 포함하는, 인서트를 포함할 수도 있다. 제 1 리세스된 표면, 제 1 인서트 외측 표면, 및 제 1 벽 표면은 적어도 부분적으로 가스 분배 채널을 규정할 수도 있고, 가스 분배 채널은 가스 유입부에 유체적으로 연결될 수도 있고, 제 1 리세스된 표면은 제 1 거리만큼 제 1 인서트 외측 표면으로부터 이격될 수도 있고, 그리고 인서트 프런트 표면은 제 1 갭 거리만큼 제 1 벽 표면으로부터 이격될 수도 있다.
일 이러한 실시예에서, 인서트는, 적어도 부분적으로 제 1 인서트 외측 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 제 1 인서트 외측 표면으로부터 외측으로 오프셋되는 제 2 인서트 외측 표면을 더 포함할 수도 있다.
추가의 이러한 실시예들에서, 제 2 인서트 외측 표면은 제 1 리세스된 표면과 근접할 수도 있다.
일 추가의 이러한 실시예에서, 인서트는 제 2 인서트 외측 표면과 제 1 인서트 외측 표면 사이에서 연장하는 제 2 벽 표면을 더 포함할 수도 있고, 그리고 가스 분배 채널은 적어도 부분적으로 제 2 벽 표면에 의해 더 규정될 수도 있다.
일부 추가의 이러한 실시예들에서, 웨이퍼 이송 통로는 내측 통로 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 제 1 리세스된 표면으로부터 내측으로 오프셋되는 제 2 리세스된 표면을 더 포함할 수도 있고, 웨이퍼 이송 통로는 제 2 리세스된 표면과 제 1 리세스된 표면 사이에서 연장하는 제 3 벽 표면을 더 포함할 수도 있고, 그리고 가스 분배 채널은 적어도 부분적으로 제 3 벽 표면에 의해 더 규정될 수도 있다.
일 이러한 실시예에서, 웨이퍼 이송 통로는 내측 통로 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 제 1 리세스된 표면으로부터 내측으로 오프셋되는 제 2 리세스된 표면을 더 포함할 수도 있다.
추가의 이러한 실시예들에서, 제 1 인서트 외측 표면은 제 2 리세스된 표면과 근접할 수도 있다.
추가의 이러한 실시예들에서, 웨이퍼 이송 통로는 제 2 리세스된 표면과 제 1 리세스된 표면 사이에서 연장하는 제 3 벽 표면을 더 포함할 수도 있고, 그리고 가스 분배 채널은 적어도 부분적으로 제 3 벽 표면에 의해 더 규정될 수도 있다.
일 이러한 실시예에서, 가스 분배 채널은 적어도 부분적으로 인서트 내측 표면 둘레로 연장하는 제 1 경로를 따를 수도 있고 그리고 제 1 경로에 대해 수직인 제 3 단면 영역을 가질 수도 있다.
추가의 이러한 실시예들에서, 제 1 경로는 인서트 내측 표면 둘레로 완전히 연장할 수도 있다.
추가의 이러한 실시예들에서, 제 3 단면 영역은 제 1 경로를 따라 실질적으로 일정하게 남아 있을 수도 있다.
추가의 이러한 실시예들에서, 제 3 단면 영역은 제 1 경로를 따라 가변할 수도 있다.
추가의 이러한 실시예들에서, 제 1 지점이 제 2 지점보다 제 1 경로를 따른 가스 유입부에 보다 가깝도록 제 1 경로는 제 1 지점 및 제 2 지점을 가질 수도 있고, 그리고 제 3 단면 영역은 제 1 지점에서보다 제 2 지점에서 보다 클 수도 있다.
일부 실시예들에서, 인서트는 어셈블될 때, 인서트 내측 표면, 제 1 인서트 외측 표면, 및 인서트 프런트 표면을 모두 합쳐 형성하는 2 개 이상의 부품들로 이루어질 수도 있다.
일부 실시예들에서, 제 1 리세스된 표면은 내측 통로 표면 둘레로 완전히 연장할 수도 있다.
일부 실시예들에서, 제 1 인서트 외측 표면은 인서트 내측 표면 둘레로 완전히 연장할 수도 있다.
일 이러한 실시예에서, 인서트는 제 1 갭 거리만큼 제 1 벽 표면으로부터 이격되어 인서트 프런트 표면과 간격을 두도록 제 1 벽 표면과 콘택트하는 하나 이상의 스페이서들을 포함할 수도 있다.
추가의 이러한 실시예들에서, 하나 이상의 스페이서들은 인서트 프런트 표면으로부터 연장할 수도 있다.
일부 실시예들에서, 인서트 프런트 표면은 제 1 벽 표면에 대해 실질적으로 평행할 수도 있다.
일부 실시예들에서, 인서트 프런트 표면은 제 1 벽 표면에 대해 빗각 (oblique angle) 으로 있을 수도 있다.
일부 실시예들에서, 제 1 단면 영역은 제 2 단면 영역과 사이즈와 형상이 실질적으로 동일할 수도 있다.
일부 실시예들에서, 내측 통로 표면은 인서트 내측 표면과 정렬될 수도 있다.
일 실시예에서, 키트가 제공될 수도 있다. 키트는 a) 반도체 프로세싱 챔버로서, 반도체 프로세싱을 위한 내부 볼륨, 반도체 프로세싱 챔버의 외부 및 내부 볼륨과 적어도 부분적으로 경계를 이루는 챔버 벽, 웨이퍼 이송 통로로서, 챔버 벽을 통해 제 1 축을 따라 반도체 프로세싱 챔버의 외부로부터 내부 볼륨으로 연장하고 그리고 제 1 축에 대해 수직인 실질적으로 직사각형인 제 1 단면 영역을 가진 개구부를 규정하는 내측 통로 표면, 적어도 부분적으로 내측 통로 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 내측 통로 표면으로부터 외측으로 오프셋되는 제 1 리세스된 표면, 및 내측 통로 표면과 제 1 리세스된 표면 사이에서 연장하는 제 1 벽 표면을 가진, 웨이퍼 이송 통로, 및 제 1 리세스된 표면에 유체적으로 연결된 가스 유입부를 포함하는, 반도체 프로세싱 챔버를 포함할 수도 있다. 키트는 또한 b) 인서트로서, 제 1 축에 대해 수직인 실질적으로 직사각형인 제 2 단면 영역을 가진 인서트 개구부를 규정하는 인서트 내측 표면, 적어도 부분적으로 인서트 내측 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 인서트 내측 표면으로부터 외측으로 오프셋되는 제 1 인서트 외측 표면, 및 인서트 프런트 표면을 포함하는, 인서트를 포함할 수도 있다. 인서트의 적어도 일부는 웨이퍼 이송 통로 내로 삽입되도록 구성되고, 챔버 벽은 웨이퍼 이송 통로 내로 삽입된 인서트의 적어도 일부를 갖도록 구성된다. 인서트의 적어도 일부가 웨이퍼 이송 통로 내에 설치될 때, 제 1 리세스된 표면, 제 1 인서트 외측 표면, 및 제 1 벽 표면은 적어도 부분적으로 가스 분배 채널을 규정하고, 가스 분배 채널은 가스 유입부에 유체적으로 연결되고, 제 1 리세스된 표면은 제 1 거리만큼 제 1 인서트 외측 표면으로부터 이격되고, 그리고 인서트 프런트 표면은 제 1 갭 거리만큼 제 1 벽 표면으로부터 이격된다.
도 1은 예시적인 프로세싱 챔버의 등각도를 도시한다.
도 2 내지 도 5는 도 1의 예시적인 프로세싱 챔버의 웨이퍼 이송 통로를 통과하는 웨이퍼를 도시한다.
도 6은 프로세싱 챔버의 섹션과 함께 도 1의 프로세싱 챔버의 평면도를 도시한다.
도 7은 도 6의 프로세싱 챔버의 섹션의 평면 정면도를 도시한다.
도 8은 도 7의 프로세싱 챔버의 섹션의 등각도를 도시한다.
도 9는 도 7의 프로세싱 챔버의 섹션의 후면의 비스듬한 각도에서 본 도면을 도시한다.
도 10은 도 7의 프로세싱 챔버의 섹션의 후면의 입면도를 도시한다.
도 11은 도 7의 프로세싱 챔버의 섹션의 상이한 비스듬한 각도에서 본 도면을 도시한다.
도 12는 예시적인 인서트의 등각도를 도시한다.
도 13은 도 12의 인서트를 도시한다.
도 14는 도 13에 도시된 인서트의 정면도를 도시한다.
도 15는 도 6으로부터의 챔버 벽의 섹션의 웨이퍼 이송 통로 내로의 인서트의 삽입의 2 개의 비스듬한 각도에서 본 도면들을 도시한다.
도 16은 도 15에 도시된 프로세싱 챔버 벽의 섹션의 단면의 비스듬한 각도에서 본 도면을 도시한다.
도 17은 도 16의 프로세싱 챔버 벽의 섹션의 측단면도를 도시한다.
도 18은 가스 분배 채널의 볼륨 표현의 등각도를 도시한다.
도 19는 인서트 내측 표면 둘레로 부분적으로 연장하는 제 1 경로를 따르는 가스 분배 채널의 측면도를 도시한다.
도 20은 도 18의 가스 분배 채널의 볼륨 표현의 단면의 비스듬한 각도에서 본 도면을 도시한다.
도 21은 도 12의 인서트의 등각도를 도시한다.
도 22는 도 17에 도시된 챔버 벽 및 인서트와 유사한 챔버 벽 및 인서트의 일 예시적인 섹션의 부분적인 측단면도를 도시한다.
도 23은 도 22에 도시된 챔버 벽과 유사한 챔버 벽의 섹션의 부분적인 측단면도를 도시한다.
도 24는 도 17에 도시된 챔버 벽 및 인서트의 일부분의 확대된 측단면도를 도시한다.
도 25는 도 17에 도시된 챔버 벽 및 인서트와 유사한 챔버 벽 및 인서트의 일부분의 확대된 측단면도를 도시한다.
도 26은 도 17에 도시된 챔버 벽 및 인서트와 유사한 챔버 벽 및 인서트의 일부분의 확대된 단면도를 도시한다.
도 27은 도 13 및 도 14의 인서트의 평면 정면도와 함께 도 10의 프로세싱 챔버의 섹션의 후면의 입면도를 도시한다.
도 28은 도 18과 유사한 가스 분배 채널의 볼륨 표현의 등각도를 도시한다.
도 29는 도 28의 가스 분배 채널의 볼륨 표현의 비스듬한 각도에서 본 단면도를 도시한다.
다음의 기술에서, 수많은 구체적인 상세들이 제공된 개념들의 완전한 이해를 제공하도록 제시된다. 제공된 개념들은 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 기술된 개념들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 일부 개념들은 구체적인 실시예들과 함께 기술될 것이지만, 이들 실시예들을 제한하도록 의도되지 않음이 이해될 것이다.
본 명세서에 기술되고 예시된 많은 개념들 및 구현예들이 있다. 본 명세서에 논의된 구현예들의 특정한 특징들, 속성들 및 이점들이 기술되고 예시되지만, 본 개시의 많은 다른 것들, 뿐만 아니라 상이한 그리고/또는 유사한 구현예들, 특징들, 속성들 및 이점들이 기술 및 예시들로부터 분명하다는 것이 이해되어야 한다. 이와 같이, 이하의 구현예들은 단지 예시적이다. 구현예들은 총망라한 것으로 또는 개시된 정확한 형태들, 기법들, 재료들 및/또는 구성들에 본 개시를 제한하도록 의도되지 않는다. 많은 수정들 및 변동들이 이 개시를 고려하여 가능하다. 다른 구현예들이 활용될 수도 있고 그리고 동작 상의 변화들이 본 개시의 범위로부터 벗어나지 않고 행해질 수도 있다는 것이 이해된다. 이와 같이, 본 개시의 범위는 이하의 구현예들의 기술이 예시 및 기술의 목적들을 위해 제공되기 때문에 이하의 기술에만 제한되지 않는다.
본 개시는 임의의 단일의 양태 또는 구현예에, 또는 이러한 양태들 및/또는 구현예들의 임의의 단일의 조합 및/또는 치환에 제한되지 않는다. 게다가, 본 개시의 양태들, 및/또는 본 개시의 구현예들 각각은, 단독으로 또는 본 개시의 다른 양태들 및/또는 구현예들의 하나 이상의 조합으로 채용될 수도 있다. 간결성을 위해, 많은 이러한 치환들 및 조합들이 본 명세서에 별도로 논의되지 않고 그리고/또는 예시되지 않을 것이다.
예를 들어, 반도체 프로세싱에 의해 수반된 프로세스 화학반응과 같은, 프로세싱 챔버의 역효과들로부터 반도체 프로세스 챔버의 게이트 밸브 (또는 슬릿 밸브, 본 명세서에 게이트 밸브로서 집합적으로 지칭됨) 를 보호하기 위한 실시예들, 구현예들, 방법들, 기법들, 및 장치들이 명세서에 개시된다.
많은 반도체 프로세싱 툴들 (이하에 "툴들") 은 ALD (atomic layer deposition), CFD (conformal film deposition), 및 CVD (chemical vapor deposition) 를 포함하는 증착 기법들, 뿐만 아니라 ALE (atomic layer etching) 와 같은 에칭 기법들과 같은, 웨이퍼 상의 하나 이상의 프로세싱 타입들을 사용하여, 반도체 웨이퍼 또는 기판 (이하에 "웨이퍼") 을 프로세싱하도록 하나 이상의 프로세싱 챔버들을 활용한다. 이러한 웨이퍼 프로세싱은 통상적으로 불활성 액체들 및/또는 증기들; 휘발성 액체들, 증기들, 및/또는 화합물들; 복사; 및/또는 프로세싱 챔버 내부의 플라즈마의 도입 및 사용을 수반하고; 모든 이들 아이템들은 "집합적으로 프로세스 화학물질"로서 간주될 수도 있다. 또한 웨이퍼 프로세싱 동안 생성된 입자들 또는 잔해들이 프로세싱 챔버 내에 존재할 수도 있다. 일부 웨이퍼 프로세싱은 또한 대기압 분위기 및 저압 분위기를 포함한 다양한 압력들뿐만 아니라 고온들을 포함한 상이한 온도들에서 발생할 수도 있다.
많은 툴들은 프로세싱 챔버 벽을 통해 연장하는 웨이퍼 이송 통로 ("통로" 또는 "웨이퍼 이송 통로" 양자로서 이하에 지칭됨) 를 통해 프로세싱 챔버들 내외로 웨이퍼들을 이송한다. 게이트 밸브는 챔버 외부에 있는 이 웨이퍼 이송 통로의 단부에 배치될 수도 있고 그리고 이러한 게이트 밸브는 웨이퍼로 하여금 프로세싱 챔버로 또는 프로세싱 챔버로부터 도중에 웨이퍼 이송 통로를 통과하게 하도록 개방 및 폐쇄될 수도 있다. 게이트 밸브는 또한 프로세스 화학물질이 통로를 통해 프로세싱 챔버를 나가는 것을 방지할 뿐만 아니라 프로세싱 챔버가 감압되고 가압되는 것을 방지하도록 프로세싱 챔버 외부의 분위기로부터 프로세싱 챔버를 시일링할 수도 있다.
도 1은 예시적인 프로세싱 챔버의 등각도를 도시한다. 보이는 바와 같이, 예시적인 프로세싱 챔버 (100) 는 4 개의 웨이퍼 프로세싱 스테이션들 (102) (단순성을 위해 단 하나의 웨이퍼 프로세싱 스테이션이 식별되고 둘러싸임), 챔버 벽 (104), 및 내부 볼륨 (106) 을 포함한다. 프로세싱 챔버 (100) 는 프로세싱 챔버 (100) 의 내부의 관찰을 제공하도록 상단부 또는 커버 없이 도시된다. 프로세싱 스테이션 (102) 각각은 프로세싱 챔버 (100) 의 하단에 리세스된 홀로서 표현되고; 페데스탈, 샤워헤드, 냉각 및/또는 전기 도관과 같은, 프로세싱 챔버 내에 통상적으로 포함된 많은 아이템들은 본 명세서에 도시되지 않는다. 챔버 벽 (104) 은 일반적으로 이점 쇄선 내에 있는 내부 볼륨 (106) 둘레로 연장하고 그리고 내부 볼륨 (106) 을 에워싸는 것으로 보일 수 있고; 챔버 벽 (104) 의 외측 표면은 또한 프로세싱 챔버 (100) 의 외부와 부분적으로 경계를 이루고 그리고 챔버 벽 (104) 의 내측 표면은 또한 내부 볼륨 (106) 과 부분적으로 경계를 이룬다. 내부 볼륨 (106) 은 반도체 프로세싱이 발생하는 곳이다. 예시적인 프로세싱 챔버 (100) 는 또한 일반적으로 점선 내에 도시되는 웨이퍼 이송 통로 (108) 를 포함한다. 웨이퍼 이송 통로 (108) 는 프로세싱 챔버 (100) 의 외부에서 챔버 벽 (104) 에 음영으로 도시된 개구부 (110) 를 포함하고, 그리고 챔버 벽 (104) 을 통해 개구부 (110) 로부터 내부 볼륨 (106) 으로 제 1 축 (112) 을 따라 연장한다. 도시되지 않은 게이트 밸브는 챔버 벽 (104) 의 프런트 플레이트 (114) 상에서 프로세싱 챔버 (100) 에 부착될 수도 있다. 프런트 플레이트 (114) 는 프로세싱 챔버 (100) 에 부착되는 개별적인 컴포넌트 (component) 에 의해 제공될지라도, 챔버 벽 (104) 의 일부로 간주될 수도 있다.
도 2 내지 도 5는 도 1의 예시적인 프로세싱 챔버의 웨이퍼 이송 통로를 통과하는 웨이퍼를 도시한다. 보이는 바와 같이, 웨이퍼 (116) 는 개구부 (110) 를 통해, 그리고 내부 볼륨 (미식별됨; 웨이퍼 이송 통로 및 개구부는 명료성 목적들을 위해 도 2에서만 식별됨) 내로를 포함하는, 웨이퍼 이송 통로 (108) 를 통과할 수도 있고; 웨이퍼는 또한 웨이퍼 이송 통로 (108) 를 통과함으로써 내부 볼륨을 나갈 수도 있다. 많은 툴들은 도 3 내지 도 5에 도시되지 않은 웨이퍼 이송 통로 (108) 를 통해 웨이퍼를 이송하도록 로봇 암을 사용한다. 개구부 (110) 및 웨이퍼 이송 통로 (108) 는 웨이퍼 및 로봇 암으로 하여금 웨이퍼 이송 통로 (108) 를 통과하게 하도록 구성될 수도 있다.
본 발명자들은 게이트 밸브가 프로세스 화학물질 (예를 들어, 상기에 논의된 바와 같이 웨이퍼 프로세싱에서 사용된 화학물질들) 에 의해 부정적으로 영향을 받을 수도 있다는 것을 발견하였다. 예를 들어, 게이트 밸브의 일부 부품들 (예를 들어 고무 시일들) 은 이러한 프로세스 화학물질에 의해 손상 및/또는 파괴될 수도 있고, 이에 따라 비용을 증가시킬 수도 있고, 프로세싱 챔버의 다운시간을 증가시킬 수도 있고, 노동을 증가시킬 수도 있고, 그리고 웨이퍼 쓰루풋을 감소시킬 수도 있는 유지보수 및/또는 교체를 요구할 수도 있다. 프로세스 화학반응은 또한 게이트 밸브의 부분들, 예컨대, 내부 표면들 상의, 화학물질의 응결, 예를 들어, 재료의 증착을 유발할 수도 있고, 이는 게이트 밸브의 기능 및 유효성을 감소시킬 수도 있고 그리고 게이트 밸브의 부적절한 동작 및/또는 불량한 시일링을 유발할 수도 있다. 이들 부정적인 응결 효과들은 또한 다시 비용을 증가시킬 수도 있고, 프로세싱 챔버의 다운시간을 증가시킬 수도 있고, 노동을 증가시킬 수도 있고, 그리고 웨이퍼 쓰루풋을 감소시킬 수도 있는 유지보수 및 교체를 요구할 수도 있다.
프로세스 화학반응이 게이트 밸브에 영향을 주는 것을 방지하기 위한 일 현재의 기법은 프로세싱 챔버 벽 (즉, 개구부의 외부 상) 과 게이트 밸브 사이에 퍼지 가스 연장부를 배치하는 것이다. 이들 퍼지 가스 연장부들 중 일부는 퍼지 가스 연장부 내의 오리피스들 (예를 들어, 홀들) 을 통해 웨이퍼 이송 통로 내로 퍼지 가스를 공급하고 분배하도록 구성된다. 이 퍼지 가스의 도입은 프로세스 화학물질과 게이트 밸브 사이에 부분적인 배리어 또는 부분적인 가스 커튼을 생성할 수도 있다.
그러나, 수많은 단점들이 이 현재의 기법에 존재한다. 예를 들어, 현재의 기법은 프로세싱 챔버의 풋프린트, 즉, 길이를 증가시킨다. 일 예에서, 퍼지 가스 연장부는 대략 1.25 인치의 두께이고 이는 프로세싱 챔버의 길이의 2.5 % 증가를 발생시킨다. 보다 긴 프로세싱 챔버는 웨이퍼를 이동시키도록 보다 긴 로봇 암의 사용을 요구할 수도 있고 이는 증가된 로봇 암 비용, 로봇 암의 보다 큰 변형, 웨이퍼의 증가된 이동 거리를 보상하기 위한 감소된 쓰루풋, 및/또는 로봇 암 유닛의 보다 큰 풋프린트를 발생시킬 수도 있다. 게다가, 이 현재의 기법은 퍼지 가스 연장부와 프로세싱 챔버 사이에 시일링 O-링을 사용하고 이는 결국 챔버 누설율을 증가시킬 수도 있고 그리고/또는 프로세싱 챔버의 신뢰도를 감소시킬 수도 있다.
본 명세서에 논의된 바와 같이, 본 개시의 발명자들은 프로세싱 챔버의 역효과들 (예를 들어, 프로세싱 화학반응) 로부터 프로세스 챔버의 게이트 밸브를 보호하기 위한 신규한 실시예들, 구현예들, 방법들, 기법들, 및 장치들을 개발하였다. 본 개시의 일 실시예에서, 웨이퍼 이송 통로 내로의 인서트의 결합이 가스 분배 채널뿐만 아니라 웨이퍼 이송 통로의 제 1 벽 표면과 인서트 사이의 갭을 생성하도록, 적어도 부분적으로 웨이퍼 이송 통로의 개구부 둘레로 연장하는 인서트를 사용하여, 프로세싱 챔버는 게이트 밸브와 내부 볼륨 사이의 웨이퍼 이송 통로의 적어도 일부 내로의 인서트의 삽입을 허용하도록 수정된다. 가스가 가스 분배 채널 내로 공급될 때, 갭은 웨이퍼 이송 통로 내로 일반적으로 균일한 가스의 평면 제트를 분배한다. 이 가스의 평면 제트는 프로세싱 챔버와 게이트 밸브 사이에 일관된 가스 배리어를 생성할 수도 있다. 설명을 위해, 프로세싱 챔버의 부분적인 섹션 뷰들 (views) 이 도시되고 논의될 것이다.
도 6은 프로세싱 챔버의 섹션과 함께 도 1의 프로세싱 챔버의 평면도를 도시한다. 완전한, 컷팅되지 않은 프로세싱 챔버가 좌측에 있고, 그리고 웨이퍼 이송 통로를 포함하는 프로세싱 챔버의 부분적인 "섹션"이 우측에 있다. 이 섹션은 이하에서 더 논의될 것이다.
도 7은 도 6의 프로세싱 챔버의 섹션의 평면 정면도를 도시한다. 프런트 플레이트 (114) 및 챔버 벽 (104) 의 일부분이 식별되고, 그리고 웨이퍼 이송 통로 (108) 의 개구부 (110) 가 음영으로 식별된다. 개구부 (110) 는 제 1 축 (112) 에 대해 수직인 실질적으로 직사각형인 제 1 단면 영역을 가질 수도 있다. 실질적으로 직사각형인 단면 영역은 하나 이상의 라운딩된 코너들 및/또는 반대편의 측면에 대해 정확하게 평행이 아닌, 예컨대, 평행의 10 % 이내일 수도 있는 하나 이상의 측면들을 가진 직사각형을 포함할 수도 있다. 일부 경우들에서, 개구부는 오브라운딩된 (obround) 개구부일 수도 있고, 예를 들어, 레이스트랙 (racetrack) (2 개의 직선들이 반원의 엔드캡들 (endcaps) 에 의해 연결됨) 과 유사할 수도 있고; 이 개시의 목적들을 위해, 오브라운딩된 개구부는 "실질적으로 직사각형인" 것으로 간주될 수도 있다.
도 8은 도 7의 프로세싱 챔버의 섹션의 등각도를 도시한다. 챔버 벽 (104), 프런트 플레이트 (114), 및 제 1 축 (112) 이 다시 보일 수 있지만, 웨이퍼 이송 통로의 개구부 (110) 는 웨이퍼 이송 통로 주변에서 식별된다. 일반적으로 점선 내의 웨이퍼 이송 통로 (108) 는 제 1 축 (112) 을 따라 챔버 벽 (104) 을 통해 연장하고, 그리고 내측 통로 표면 (118) 및 제 1 리세스된 표면 (120) 을 포함하고, 내측 통로 표면 (118) 및 제 1 리세스된 표면 (120) 양자는 부분적으로 도시된다.
내측 통로 표면 (118) 은 웨이퍼 이송 통로 (108) 의 개구부 (110) 를 규정할 수도 있다. 도 8에 부분적으로 도시된 바와 같이, 내측 통로 표면 (118) 은 프로세싱 챔버 벽 (104) 내에서 개구부 (110) 의 경계 (미식별) 를 형성한다. 개구부 (110) 는 또한 일부 실시예들에서, 도 8에 도시된 것과 비슷하게, 챔버 벽 (104) 의 일부인 프런트 플레이트 (114) 를 통해 연장할 수도 있다.
도 8에서 부분적으로만 보일지라도, 제 1 리세스된 표면 (120) 은 적어도 부분적으로 내측 통로 표면 (118) 둘레로 연장할 수도 있다. 도 9는 도 7의 프로세싱 챔버의 섹션의 후면의 비스듬한 각도에서 본 도면을 도시한다. 여기서, 제 1 리세스된 표면 (120) 이 성형되고 그리고 제 1 리세스된 표면 (120) 주변에서 식별되는 내측 통로 표면 (118) 둘레로 적어도 부분적으로 연장하는 것으로 보일 수 있다. 제 1 리세스된 표면 (120) 은 또한 제 1 축 (112) 을 따라 볼 때 내측 통로 표면 (118) 으로부터 외측으로 오프셋될 수도 있다. 도 10은 도 7의 프로세싱 챔버의 섹션의 후면의 입면도를 도시한다. "X"로 나타낸 제 1 축 (112) 을 따르는, 도 10의 시야각으로부터, 내측 통로 표면 (118) 및 제 1 리세스된 통로 (120) 의 프로파일이 보일 수 있고; 이들 식별된 프로파일 부분들은 표면 각각의 주변으로 간주될 수도 있다. 예시 목적들을 위해, 내측 통로 표면 (118) 은 파선으로 도시되지만, 제 1 리세스된 표면 (120) 은 점선으로 도시된다. 도 10에 도시된 바와 같이, 제 1 축 (112) 을 따라 볼 때, 제 1 리세스된 통로 (120) 는 내측 통로 표면 (118) 으로부터 외측으로 오프셋된다. 본 명세서에서 사용된 바와 같이, 달리 명시되거나 맥락으로부터 분명하지 않는 한, "외측으로"는 제 1 축 (112) 으로부터 이격된 방향을 의미한다. 도 10에 도시된 실시예에서, 제 1 축 (112) 을 따라 볼 때, 내측 통로 표면 (118) 둘레로 완전히 연장하는 제 1 리세스된 통로 (120) 가 또한 보일 수 있다. 일부 다른 실시예들에서, 제 1 리세스된 통로 (120) 는 제 1 축 (112) 을 따라 볼 때, 내측 통로 표면 (118) 둘레를 완전히가 아닌, 내측 통로 표면 (118) 의 부분 또는 부분들 둘레만 연장할 수도 있다.
일부 실시예들에서, 내측 통로 표면 (118) 및 제 1 리세스된 통로 표면 (120) 은 서로 평행할 수도 있다. 예를 들어, 도 10에 도시된 바와 같이, 내측 통로 표면 (118) 및 제 1 리세스된 통로 표면 (120) 은 서로 평행할 뿐만 아니라 제 1 축 (112) 과 평행하다. 일부 이러한 실시예들에서, 이들 2 개의 표면들은 서로 그리고/또는 제 1 축 (112) 과 실질적으로 평행할 수도 있고, 이는 평행의 10 % 이내일 수도 있다.
웨이퍼 이송 통로 (108) 는 또한 내측 통로 표면 (118) 과 제 1 리세스된 표면 (120) 사이에서 연장하는 제 1 벽 표면 (122) 을 포함할 수도 있다. 도 9에서, 내측 통로 표면 (118) 과 제 1 리세스된 표면 (120) 사이에서 연장하는 제 1 벽 표면 (122) 이 보일 수 있다. 도 10에서, 내측 통로 표면 (118) 과 제 1 리세스된 표면 (120) 사이에서 연장하는 제 1 벽 표면 (122) 이 다시 보일 수 있다. 도 10에서, 제 1 벽 표면 (122) 은 제 1 축 (112) 에 대해 직교한다. 일부 실시예들에서, 제 1 벽 표면 (122) 은 제 1 축 (112) 에 대해 실질적으로 직교할 수도 있고, 이는 제 1 축 (112) 에 대한 직교의 10 % 이내일 수도 있다. 일부 다른 실시예들에서, 제 1 벽 표면 (122) 의 하나 이상의 부분들은 제 1 축 (112) 으로부터 빗각으로 있을 수도 있다.
도 11은 도 7의 프로세싱 챔버의 섹션의 상이한 비스듬한 각도에서 본 도면을 도시한다. 보이는 바와 같이, 프로세싱 챔버 벽 (104) 에 의해 시야가 차단되는 웨이퍼 이송 통로 (108) 의 적어도 일부 피처들이 파선들로 도시된다. 개구부 (110), 내측 통로 표면 (118), 제 1 리세스된 표면 (120), 및 제 1 벽 표면이 모두 도면에서 식별된다. 보다 분명히 보이는 바와 같이, 내측 통로 표면 (118) 은 개구부 (110) 와 경계를 이루고 그리고 개구부 (110) 를 규정하고, 제 1 리세스된 표면 (120) 은 내측 통로 표면 (118) 둘레로 연장하고, 그리고 제 1 벽 표면 (122) 은 이들 2 개의 표면들 둘레로 연장한다.
반도체 프로세싱 챔버 (100) 는 또한 웨이퍼 이송 통로 (108) 의 적어도 일부분 내로 삽입될 수도 있는 인서트를 포함할 수도 있다. 도 12는 예시적인 인서트의 등각도를 도시한다. 인서트 (124) 는 인서트 내측 표면 (126), 인서트 개구부 (128), 제 1 인서트 외측 표면 (130), 및 인서트 프런트 표면 (132) 을 포함한다. 인서트 내측 표면은 인서트 개구부 (128) 를 규정할 수도 있다. 인서트 개구부 (128) 는 제 1 축 (112) 에 대해 수직일 수도 있는 실질적으로 직사각형인 제 2 단면 영역을 가질 수도 있다. 실질적으로 직사각형인 제 1 단면 영역과 유사하게, 실질적으로 직사각형인 제 2 단면 영역은 라운딩된 코너들을 가질 수도 있고 그리고 평행의 10 % 이내와 같이, 서로 실질적으로 평행한 에지들을 가질 수도 있거나, 오브라운딩될 수도 있다. 인서트 개구부 (128) 는 또한 웨이퍼 및 로봇 암으로 하여금 인서트 개구부 (128) 를 통과하게 하도록 사이징될 수도 있다.
제 1 인서트 외측 표면 (130) 은 제 1 축 (112) 을 따라 볼 때 인서트 내측 표면 (126) 둘레로 적어도 부분적으로 연장할 수도 있다. 도 13은 도 12의 인서트의 등각도를 도시한다. 인서트 내측 표면 (126) 둘레로 연장하는 제 1 인서트 외측 표면 (130) 이 보일 수 있다. 일부 실시예들에서, 제 1 인서트 외측 표면 (130) 은 인서트 내측 표면 (126) 둘레로 완전히 연장한다. 일부 다른 실시예들에서, 제 1 인서트 외측 표면 (130) 은 인서트 내측 표면 (126) 둘레로 부분적으로만 연장할 수도 있다. 일부 이러한 다른 실시예들에서, 제 1 인서트 외측 표면 (130) 의 하나 이상의 부분들은 인서트 내측 표면 (126) 둘레로 부분적으로 연장할 수도 있다. 예를 들어, 제 1 인서트 외측 표면 (130) 은 하나 이상의 파티션들과 같은 또 다른 표면 또는 피처가 제 1 인서트 외측 표면 (130) 에서 중단 또는 불연속성을 유발할 수도 있는 경우에, 연속된 표면이 아닐 수도 있다.
또한 도 13에서 보이는 바와 같이, 제 1 인서트 외측 표면 (130) 은 제 1 축 (112) 을 따라 볼 때 인서트 내측 표면 (126) 으로부터 외측으로 오프셋될 수도 있다. 일부 실시예들에서, 제 1 인서트 외측 표면 (130) 은 인서트 내측 표면 (126) 둘레로 실질적으로 일정한 간격만큼 인서트 내측 표면 (126) 으로부터 오프셋될 수도 있고 그리고 일부 다른 실시예들에서, 오프셋된 간격은 인서트 내측 표면 (126) 둘레로 가변될 수도 있다. 예를 들어, 도 12 및 도 13에 도시된 인서트 (124) 는 제 1 축 (112) 을 따라 볼 때, 가변된 간격만큼 인서트 내측 표면 (126) 으로부터 오프셋된 제 1 인서트 외측 표면 (130) 을 포함한다. 본 명세서의 아래에서 논의되는 도 14를 또한 참조하라.
상기에 언급된 바와 같이, 인서트는 도 13에서 식별된 프런트 표면 (132) 을 포함할 수도 있다. 인서트 프런트 표면 (132) 은 제 1 축 (112) 에 대해 직교하여 배향될 수도 있지만, 다른 구현예들에서, 인서트 프런트 표면(들)은 제 1 축 (112) 에 대해 일정 각으로 비스듬히 놓일 수도 있다 (예를 들어, 도 23 참조). 일부 실시예들에서, 도 13 및 도 21에 도시된 바와 같이, 인서트 프런트 표면 (132) 은 단일의 연속된 표면이 아닐 수도 있지만, 대신에 하나 이상의, 예를 들어, 4 개의, 서브섹션들을 포함할 수도 있다. 일부 다른 실시예들에서, 인서트 프런트 표면 (132) 은 하나의 연속된 표면일 수도 있다. 이하에 보다 상세히 논의되는 바와 같이, 인서트 프런트 표면 (132) 은 또한 인서트 (124) 가 챔버 벽 (104) 내로 삽입될 때 제 1 벽 표면 (122) 과 대면할 수도 있다. 이 맥락에서 "대면하다"는 표면에 대해 직교한 방향으로 표면들 중 일 표면 상의 적어도 하나의 지점으로부터 연장하는 선이 다른 표면 상의 일 지점과 교차하도록 2 개의 표면들이 서로를 향하여 배향된다는 것을 의미한다. 이 맥락에서 "대면하다"는 또한 서로 평행하거나 실질적으로 평행한 2 개의 표면들을 포함할 수도 있다 (여기서 실질적으로는 평행의 10 % 이내, 예를 들어, 평행의 +/- 9°를 의미함).
일부 실시예들에서, 도 12 및 도 13에 더 도시된 바와 같이, 인서트 (124) 는 또한 적어도 부분적으로 제 1 인서트 외측 표면 (130) 둘레로 연장할 수도 있고 그리고 또한 인서트 내측 표면 (126) 에 대한 제 1 인서트 외측 표면 (130) 의 방식과 유사한 방식으로 제 1 축 (112) 을 따라 볼 때, 제 1 인서트 외측 표면 (130) 으로부터 외측으로 오프셋될 수도 있는 제 2 인서트 외측 표면 (134) 을 포함할 수도 있다. 일부 이러한 실시예들에서, 상기에 언급된 바와 같이, 제 2 인서트 외측 표면 (134) 의 하나 이상의 부분들은 부분적으로 제 1 인서트 외측 표면 (130) 둘레로 연장할 수도 있고 그리고 제 2 인서트 외측 표면 (134) 에서 하나 이상의 중단들 및/또는 불연속성들을 유발하는 다른 피처들 또는 표면들이 있을 수도 있다. 그렇지 않으면 제 2 인서트 외측 표면은 제 1 축 (112) 을 따라 볼 때 제 1 인서트 외측 표면 (130) 둘레로 완전히 연장할 수도 있다.
일부 실시예들에서, 그리고 또한 도 12 및 도 13에 도시된 바와 같이, 인서트 (124) 는 또한 제 2 인서트 외측 표면 (134) 과 제 1 인서트 외측 표면 (130) 사이를 걸치는 제 2 벽 표면 (136) 을 포함할 수도 있다. 일반적으로 말하면, 제 2 벽 표면 (136) 은 제 2 인서트 외측 표면 (134) 과 동일한 정도로 제 1 인서트 내측 표면 (130) 둘레로 연장한다. 일부 이러한 실시예들에서, 예를 들어, 제 2 인서트 외측 표면 (134) 이 제 1 인서트 내측 표면 (130) 둘레로 완전히 연장하는 실시예들에서, 제 2 벽 표면 (136) 은 제 1 인서트 외측 표면 (130) 둘레로 완전히 연장한다.
도 13은 또한 제 1 축 (112) 을 따라 볼 때, 제 2 인서트 외측 표면 (134) 이 제 1 인서트 외측 표면 (130) 으로부터 외측으로 오프셋된다는 것을 도시한다. 상기에 언급된 바와 같이, "외측으로"는 제 1 축 (112) 으로부터 이격된 방향을 의미한다. 일부 실시예들에서, 제 2 인서트 외측 표면 (134) 은 실질적으로 일정한 간격만큼 제 1 인서트 외측 표면 (130) 으로부터 오프셋될 수도 있고, 그리고 일부 다른 실시예들에서, 오프셋된 간격은 제 1 인서트 외측 표면 (130) 둘레로 가변될 수도 있다. 예를 들어, 도 13에 도시된 인서트 (124) 는 제 1 축 (112) 을 따라 볼 때, 가변된 간격만큼 제 1 인서트 외측 표면 (130) 으로부터 오프셋된 제 2 인서트 외측 표면 (134) 을 포함한다.
도 14는 도 13에 도시된 인서트의 정면도를 도시한다. 도 14의 뷰 (view) 는 "X"로 식별되는 제 1 축 (112) 을 따른 뷰이다. 인서트 개구부 (128) 가 식별되고 그리고 인서트 개구부 (128) 는 제 1 축 (112) 에 대해 수직이다. 인서트 내측 표면 (126), 제 1 인서트 외측 표면 (130), 및 제 2 인서트 외측 표면 (134) 모두의 프로파일이 보이고, 예를 들어, 에지 위에 있고 (edge-on), 제 1 인서트 외측 표면 (130) 은 인서트 내측 표면 (126) 둘레로 완전히 연장하고 그리고 인서트 내측 표면 (126) 으로부터 외측으로 오프셋되고, 제 2 인서트 외측 표면 (134) 은 제 1 인서트 외측 표면 (130) 둘레로 완전히 연장하고 그리고 제 1 인서트 외측 표면 (130) 으로부터 외측으로 오프셋된다. 상기에 언급된 바와 같이, 도 14는 또한 제 1 축 (112) 을 따라 볼 때, 가변된 간격만큼 인서트 내측 표면 (126) 으로부터 오프셋된 제 1 인서트 외측 표면 (130) 을 도시한다. 마찬가지로, 제 2 인서트 외측 표면 (134) 은 제 1 축 (112) 을 따라 볼 때, 가변된 간격만큼 제 1 인서트 외측 표면 (130) 으로부터 오프셋된다.
상기에 언급된 바와 같이, 인서트 (124) 는 챔버 벽 (104) 의 웨이퍼 이송 통로 (108) 의 적어도 일부분 내로 삽입된다. 도 15는 도 6으로부터의 챔버 벽의 섹션의 웨이퍼 이송 통로 내로의 인서트의 삽입의 2 개의 비스듬한 각도에서 본 도면들을 도시한다. 도 15의 상단 부분은 챔버 벽 (104) 의 웨이퍼 이송 통로 (미식별) 와 정렬되지만 외부에 있는 인서트 (124) 의 분해도를 도시한다. 하단 부분은 챔버 벽 (104) 의 웨이퍼 이송 채널 (미식별) 내부에 위치된 인서트 (124) 를 도시한다. 일부 실시예들에서, 인서트 (124) 의 하나 이상의 부분들은 웨이퍼 이송 통로 (108) 외부에 그리고/또는 챔버 벽 (104) 외부에 위치될 수도 있다.
웨이퍼 이송 통로의 적어도 일부분 내에 삽입된 인서트를 가진 챔버 벽의 부가적인 피처들이 이제 논의될 것이다. 도 16은 도 15에 도시된 프로세싱 챔버 벽의 섹션의 단면의 비스듬한 각도에서 본 도면을 도시하고; 부가적인 피처들이 논의될 수도 있도록 챔버 벽의 내부 부분, 웨이퍼 이송 통로, 및 인서트를 노출시키게 프로세싱 챔버 벽의 섹션을 통해 절단이 이루어진다. 보이는 바와 같이, 인서트 (124) 는 웨이퍼 이송 통로 (미식별) 내에 설치되고 그리고 보이는 피처들의 일부는 내측 통로 표면 (118), 제 1 리세스된 표면 (120), 인서트 내측 표면 (126), 제 1 인서트 외측 표면 (130), 및 가스 유입부 (138) 의 부분들을 포함한다. 가스 유입부 (138) 는 챔버 벽 (104) 의 부분을 통해 연장할 수도 있고 그리고 도 16에 도시된 바와 같이 제 1 리세스된 표면 (120) 을 통해 연장할 수도 있다. 일부 실시예들에서, 가스 유입부 (138) 는 퍼지 가스 공급부를 포함할 수도 있는 가스 공급부에 연결될 수도 있다. 일부 실시예들에서, 인서트 (124) 는 게이트 밸브 (미도시) 와 내부 볼륨 (106) 사이의 웨이퍼 이송 통로 (108) 내에 위치된다.
도 17은 도 16의 프로세싱 챔버 벽의 섹션의 측단면도를 도시한다. 도 17에서, 가스 유입부 (138) 는 제 1 리세스된 표면 (120), 제 1 벽 표면 (122), 제 1 인서트 외측 표면 (130), 제 2 벽 표면 (136), 및 인서트 내측 표면 (126) 의 부분들과 함께 식별된다. 이하에 보다 상세히 논의되는 바와 같이, 가스 분배 채널 (여기서 미식별됨) 은 적어도 부분적으로 제 1 리세스된 표면 (120), 제 1 인서트 외측 표면 (130), 및 제 1 벽 표면 (122) 에 의해 규정된다. 일부 실시예들에서 그리고 도 17에 도시된 바와 같이, 가스 분배 채널은 제 2 벽 표면 (136) 에 의해 또한 부분적으로 규정된다. 가스 분배 채널은 또한 가스가 가스 유입부 (138) 로부터 가스 분배 채널 내로 흐를 수도 있도록 가스 유입부 (138) 에 유체적으로 연결될 수도 있다. 가스 유입부 (138) 는 임의의 적합한 가스 또는 액체를 가스 분배 채널 내로 흘리도록 구성될 수도 있다는 것이 이해되어야 한다.
도 18은 가스 분배 채널의 볼륨 표현의 등각도를 도시한다. 도 18에서, 가스 분배 채널 (1840) 의 볼륨 표현이 일반적으로 도시되고 그리고 가스 분배 채널 (1840) 과 적어도 부분적으로 경계를 이룬 표면들이 식별된다. 도시된 바와 같이, 제 1 벽 표면 (122) 은 가스 분배 채널 (1840) 의 정면과 경계를 이루고, 제 1 리세스된 표면 (120) 은 가스 분배 채널 (1840) 의 외측, 원주 부분과 경계를 이루고, 그리고 제 1 인서트 외측 표면 (130) 은 가스 분배 채널 (1840) 의 내측, 원주 부분과 경계를 이룬다.
일부 실시예들에서, 가스 분배 채널 (1840) 은 적어도 부분적으로 인서트 내측 표면 둘레로 연장하는 제 1 경로 (1842) 를 따를 수도 있다. 도 18은 이점 쇄선으로 도시되는 제 1 경로 (1842) 를 더 도시한다. 일부 실시예들에서, 도 18에 도시된 바와 같이, 가스 분배 채널 (1840) 을 위한 제 1 경로 (1842) 는 인서트 내측 표면 (126) (도 18에서 미도시됨) 둘레로 완전히 연장한다. 제 1 경로가 인서트 내측 표면 둘레로 부분적으로 연장하는 일부 다른 실시예들에서, 제 1 경로가 인서트 내측 표면 둘레로 완전히 연장하는 것을 방지하는 하나 이상의 중단부들이 제 1 경로 내에 있을 수도 있다. 예를 들어, 일 위치에서 가스 분배 통로를 차단하는 하나 이상의 표면들 또는 피처들이 있을 수도 있어서, 제 1 경로를 차단하고 그리고 가스 분배 통로의 2 개의 개별적인 섹션들을 생성한다. 이것은 "C-형상의" 가스 분배 채널을 생성할 수도 있다. 또 다른 예에서, 제 1 경로 내의 중단은 가스 유입부에서 동일한 거리에 있을 수도 있는 제 1 경로의 중간지점에서 발생할 수도 있다. 도 19는 인서트 내측 표면 둘레로 부분적으로 연장하는 제 1 경로를 따르는 가스 분배 채널의 측면도를 도시한다. 보이는 바와 같이, 가스 분배 채널 (1940) 은 제 1 경로 (1944) 로 하여금 인서트 내측 표면 둘레로 완전히 연장하지 않게 하는, 점선 원으로 식별된, 중단부를 가진 제 1 경로 (1944) 를 따른다. 이 중단은 예를 들어, 제 1 인서트 외측 표면을 가로막는 벽에 의해 유발될 수도 있고; 이러한 벽의 상단은 제 2 인서트 외측 표면과 같은 높이에 있을 수도 있고, 그리고 벽은 인서트 프런트 표면으로부터 제 2 벽 표면으로 연장할 수도 있다.
가스 분배 채널 (1840) 은 제 1 경로 (1842) 에 대해 수직인 제 3 단면 영역을 가질 수도 있다. 도 20은 도 18의 가스 분배 채널의 볼륨 표현의 단면의 비스듬한 각도에서 본 도면을 도시한다. 가스 분배 채널 (1840) 과 경계를 이루는 4 개의 표면들, 제 1 벽 표면 (122), 제 1 리세스된 표면 (120), 제 1 인서트 외측 표면 (130), 및 제 2 벽 표면 (136) 이 가스 유입부 (138) 와 함께 식별된다. 가스 분배 채널 (1840) 의 제 3 단면 영역 (1844) 을 또한 도 20에서 볼 수 있고 그리고 제 1 경로 (1842) 에 대해 수직이다. 일부 실시예들에서, 제 3 단면 영역 (1844) 은 제 1 경로 (1842) 를 따라 실질적으로 일정하게 남아 있다. 실질적으로는 제 1 경로 (1842) 를 따른 평균 제 3 단면 영역의 10 % 이내를 의미한다. 일부 다른 실시예들에서, 제 3 단면 영역 (1844) 은 제 1 경로 (1842) 를 따라 가변할 수도 있다. 일부 이러한 실시예들에서, 제 3 단면 영역 (1844) 은 2 개 이상의 상이한 단면 영역들을 가질 수도 있거나, 2 개 이상의 상이한 단면 영역들 사이에서 부드럽게 전이할 수도 있다. 일부 실시예들에서, 제 3 단면 영역 (1844) 은 또한 하나 이상의 코너들이 라운딩될 수도 있다는 점에서, 제 1 및 제 2 단면 영역들과 유사하게, 실질적으로 직사각형일 수도 있다. 예를 들어, 도 20의 제 3 단면 영역 (1844) 은 하나의 라운딩된 코너를 갖는다. 일부 다른 실시예들에서, 제 3 단면 영역 (1844) 은 예를 들어, 사다리꼴을 포함하여, 다른 기하학적 형상들일 수도 있다.
일부 실시예들에서, 제 3 단면 영역은 제 1 경로를 따른 적어도 일 지점에서 제 1 경로를 따른 또 다른 지점에서보다 클 수도 있다. 예를 들어, 제 1 경로는 제 1 지점이 제 2 지점보다 제 1 경로를 따른 가스 유입부에 보다 가깝도록 제 1 지점 및 제 2 지점을 가질 수도 있다. 일부 이러한 실시예들에서, 제 1 지점은 가스 유입부에 대해 가장 가까운 지점일 수도 있지만 제 2 지점은 제 1 경로를 따르는, 가스 유입부로부터 가장 먼 지점이다. 일부 실시예들에서, 제 2 지점에서의 제 3 단면 영역은 제 1 지점에서의 제 3 단면 영역보다 클 수도 있다.
도 20을 다시 참조하면, 제 1 경로 (1842) 의 제 1 지점 (1846) 및 제 1 경로 (1842) 의 제 2 지점 (1848) 이 식별되고 그리고 도면에 도시되지 않았지만, 가스 유입부는 가스가 제 1 지점 (1846) 으로부터 검은 화살표들의 방향으로 제 2 지점 (1848) 을 향하여 흐를 수도 있도록 제 1 경로 (1842) 를 따라 제 2 지점 (1848) 보다 제 1 지점 (1846) 에 보다 가깝다. 도 20에 보이는 바와 같이, 제 2 지점 (1848) 에서의 제 3 단면 영역 (1844) 은 제 1 지점 (1846) 에서의 제 3 단면 영역 (1844) 보다 크다. 일부 실시예들에서, 제 1 경로 (1842) 는 제 3 단면 영역 (1844) 이 하나 이상의 다른 지점들에서 보다 크거나, 보다 작거나, 실질적으로 동일한 부가적인 지점들을 가질 수도 있다. 예를 들어, 제 3 단면 영역 (1844) 은 제 1 경로 (1842) 를 따라 섹션에 대해 실질적으로 일정할 수도 있고 (예를 들어, 단면 영역의 10 % 이내), 이어서 제 1 경로 (1842) 를 따라 사이즈가 점진적으로 증가될 수도 있고, 그리고 이어서 제 1 경로 (1842) 를 따라 상이한 섹션에 대해 실질적으로 일정하게 남아있을 수도 있다.
인서트가 웨이퍼 이송 통로의 적어도 일부분 내에 삽입될 때, 인서트 및/또는 웨이퍼 이송 통로는 웨이퍼 이송 통로의 제 1 벽 표면과 인서트의 프런트 표면 사이에 갭을 생성하도록 구성된다. 도 21은 도 12의 인서트의 등각도를 도시한다. 일부 실시예들에서, 인서트 (124) 는 도 21에서와 같이, 하나 이상의 스페이서들을 포함할 수도 있다. 여기서, 인서트 (2124) 는 점선 타원들 내에 식별되는 4 개의 스페이서들 (2150) 을 포함한다. 스페이서들 (2150) 은 제 1 갭 거리만큼 제 1 벽 표면으로부터 이격되어 인서트 프런트 표면 (2132) 과 간격을 두도록 웨이퍼 이송 통로 (미도시) 의 제 1 벽 표면과 콘택트할 수도 있다. 제 1 갭 거리는 약 0.005 인치 내지 약 0.040 인치 범위일 수도 있다. 예를 들어, 제 1 갭 거리는 약 0.010 인치일 수도 있다. 일부 실시예들에서, 제 1 갭 거리는 실질적으로 일정할 수도 있지만 (다른 제 1 갭 거리들의 10 % 이내) 일부 다른 실시예들에서, 제 1 갭 거리는 인서트 프런트 표면 (2132) 을 따라 가변할 수도 있다.
도 21에서와 같이, 일부 실시예들에서, 스페이서들 (2150) 은 인서트 프런트 표면 (2132) 으로부터 연장한다. 도 21은 도 12의 인서트를 도시한다. 일부 이러한 실시예들에서, 스페이서들은 또한 또는 대안적으로 웨이퍼 이송 통로의 표면으로부터 연장할 수도 있다.
도 22는 도 17에 도시된 챔버 벽 및 인서트와 유사한 챔버 벽 및 인서트의 일 예시적인 섹션의 부분적인 측단면도를 도시한다. 보이는 바와 같이, 챔버 벽 (2204) 의 부분 및 인서트 (2224) 의 부분은 인서트 프런트 표면 (2232) 이 제 1 갭 거리 (2252) 만큼 제 1 벽 표면 (2222) 으로부터 이격되도록 배향된다. 제 1 갭 거리 (2252) 는 인서트 프런트 표면 (2232) 을 따르는 임의의 지점으로부터 측정될 수도 있다. 상기에 언급된 바와 같이, 인서트 프런트 표면 (2232) 및 제 1 벽 표면 (2222) 은 도 22에서 보이는 바와 같이, 서로 실질적으로 평행할 수도 있다. 일부 실시예들에서, 인서트 프런트 표면 (2232) 및 제 1 벽 표면 (2222) 은 제 1 축 (미도시) 에 대해 직교하거나 실질적으로 직교할 수도 있다. 인서트 프런트 표면 (2232) 및 제 1 벽 표면 (2222) 은 또한 서로 빗각으로 있을 수도 있다. 일부 이러한 실시예들에서, 제 1 벽 표면 (2222) 은 제 1 축에 대해 직교할 수도 있지만 예를 들어, 도 23에 도시된 바와 같이, 프런트 벽 표면 (2232) 은 제 1 벽 표면 (2222) 에 대해 빗각으로 있다. 도 23은 도 22에 도시된 챔버 벽과 유사한 챔버 벽의 섹션의 부분적인 측단면도를 도시한다. 일부 다른 실시예들에서, 프런트 벽 표면 (2232) 은 제 1 축에 대해 직교할 수도 있지만 제 1 벽 표면 (2222) 은 프런트 벽 표면 (2232) 에 대해 빗각으로 있다. 일부 다른 실시예들에서, 어느 표면도 제 1 축에 대해 직교하지 않을 수도 있지만, 이러한 표면들은 여전히 서로 빗각으로 있을 수도 있다. 모든 이러한 실시예들에서, 제 1 벽 표면 (2222) 및 프런트 벽 표면 (2232) 은 서로에 대해 평행한 것을 포함하여, 서로 대면한다고 간주될 수도 있다.
제 1 리세스된 표면은 또한 예를 들어, 도 22에 도시된 바와 같이, 제 1 거리만큼 제 1 인서트 외측 표면으로부터 이격될 수도 있다. 제 1 거리 (2266) 는 제 1 리세스된 표면 (2220) 과 제 1 인서트 외측 표면 (2230) 사이에서 보일 수 있다. 이하에 논의된 바와 같이, 이 거리는 가변할 수도 있지만, 일부 구현예들에서 거리는 약 0.010 인치 내지 약 0.50 인치 범위일 수도 있고, 그리고 또한 약 0.200 인치일 수도 있다. 도 22와 관련하여 논의될지라도, 적어도 도 16 및 도 17에 도시된 것과 같이, 본 명세서에 논의되고 그리고 도시된 다른 실시예들 중 임의의 다른 실시예에서 제 1 거리는 제 1 리세스된 표면 (2220) 과 제 1 인서트 외측 표면 (2230) 을 분리할 수도 있다. 게다가, 제 1 거리는 본 명세서에 논의된 제 3 단면 영역의 일 치수를 제공할 수도 있다.
인서트 프런트 표면과 인서트 내측 표면이 만나는 제 1 에지는 샤프하거나, 라운딩되거나, 챔퍼처리될 (chamfered) 수도 있다. 다시 도 22를 참조하면, 인서트 프런트 표면 (2232) 과 인서트 내측 표면 (2226) 이 만나는 제 1 에지 (2254) 는 점선 원 내에 식별된다. 도시된 바와 같이, 제 1 에지 (2254) 는 실질적으로 90 도 각이고, 즉, "샤프하다" (실질적으로는 수직의 +/- 5 도 내를 의미함). 일부 실시예들에서, 제 1 에지 (2254) 는 또한 둔각이거나 예각으로 있을 수도 있고, 그리고 일부 다른 실시예들에서, 라운딩되거나 챔퍼처리될 수도 있다. 마찬가지로, 제 1 벽 표면 (2222) 과 내측 통로 표면 (2218) 이 만나는 제 2 에지 (2256) 는 제 1 에지 (2254) 와 유사하게 구성될 수도 있다.
일부 실시예들에서, 인서트가 웨이퍼 이송 통로의 적어도 일부분 내로 삽입될 때, 제 2 인서트 외측 표면은 제 1 리세스된 표면에 근접할 수도 있다. 도 24는 도 17에 도시된 챔버 벽 및 인서트의 일부분의 확대된 측단면도를 도시한다. 보이는 바와 같이, 챔버 벽 (104) 의 부분 및 웨이퍼 이송 통로 (미식별) 의 부분은 명료성 목적들을 위해 크로스-해칭 (cross-hatching) 대신에 어두운 음영으로 도시되고, 그리고 인서트 (124) 는 명료성 목적들을 위해 크로스-해칭 대신에 밝은 음영으로 식별되고, 웨이퍼 이송 통로의 적어도 일부분 내로 삽입된다. 제 1 리세스된 표면 (120) 및 제 2 인서트 외측 표면 (134) 은 서로 근접하게 보인다. 일부 실시예들에서, 제 1 리세스된 표면 (120) 및 제 2 인서트 외측 표면 (134) 이 서로 유체적으로 시일링되도록 제 1 리세스된 표면 (120) 및 제 2 인서트 외측 표면 (134) 은 서로 터치할 수도 있다. 일부 다른 실시예들에서, 일부 재료 또는 스페이서는 제 1 리세스된 표면 (120) 과 제 2 인서트 외측 표면 (134) 사이에 배치될 수도 있다. 일부 실시예들에서, 웨이퍼 이송 통로를 포함한 챔버 벽 (124) 및 인서트 (104) 는, 가스 분배 채널 (가스 분배 채널의 단면은 2440으로서 식별됨) 내의 가스 및/또는 유체가 제 1 리세스된 표면 (120) 과 제 2 인서트 외측 표면 (134) 사이에 존재할 수도 있는 공간 사이를 이동하지 않도록 구성된다.
일부 실시예들에서, 웨이퍼 이송 통로는 내측 통로 표면 둘레를 연장하고 그리고 제 1 축을 따라 볼 때 제 1 리세스된 표면으로부터 내측으로 오프셋되는 제 2 리세스된 표면을 포함할 수도 있다. 어구 "내측으로"는 제 1 축에 보다 가깝다는 것을 의미한다. 도 25는 도 17에 도시된 챔버 벽 및 인서트와 유사한 챔버 벽 및 인서트의 일부분의 확대된 측단면도를 도시한다. 도 25에서 보이는 바와 같이, 챔버 벽 (2504) 의 웨이퍼 이송 통로는 제 2 리세스된 표면 (2558) 및 제 1 리세스된 표면 (2520) 과 제 2 리세스된 표면 (2558) 사이에서 연장하는 제 3 벽 표면 (2560) 을 포함한다. 일부 이러한 구성들에서, 도 25에 도시된 것과 같이, 인서트 (2524) 는 제 2 인서트 외측 표면을 포함하지 않을 수도 있고 그리고 제 1 인서트 외측 표면 (2530) 만을 가질 수도 있다. 인서트 (2524) 및 웨이퍼 이송 통로는 도 25에 도시된 것과 같이, 제 2 리세스된 표면 (2558) 이 제 1 인서트 외측 표면 (2530) 에 근접하도록 구성될 수도 있다. 상기의 논의와 유사하게, 일부 실시예들에서 스페이서 또는 재료가 이들 2 개의 표면들 사이에 배치될 수도 있다. 게다가, 일부 이러한 실시예들에서, 가스 분배 통로 (가스 분배 통로의 단면은 2540으로 식별됨) 는 적어도 제 3 벽 표면 (2560), 제 1 인서트 외측 표면 (2530) 및 제 1 벽 표면 (2522) 에 의해 부분적으로 규정될 수도 있고, 그리고 이러한 가스 분배 채널은 상기 논의와 유사하게 구성될 수도 있다.
웨이퍼 이송 통로가 내측 통로 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 제 1 리세스된 표면으로부터 내측으로 오프셋되는 제 2 리세스된 표면을 포함할 수도 있는 일부 이러한 실시예들에서, 인서트는 또한 이전에 논의된 바와 같이 제 2 외측 표면을 포함할 수도 있다. 도 26은 도 17에 도시된 챔버 벽 및 인서트와 유사한 챔버 벽 및 인서트의 일부분의 확대된 단면도를 도시한다. 보이는 바와 같이, 챔버 벽 (2604) 의 웨이퍼 이송 통로는 제 2 리세스된 표면 (2658) 및 제 1 리세스된 표면 (2620) 과 제 2 리세스된 표면 (2658) 사이에서 연장하는 제 3 벽 표면 (2660) 을 포함한다. 이전에 논의된 것과 유사하게, 인서트 (2624) 는 인서트 내측 표면 (124) 에 대한 제 1 인서트 외측 표면의 방식과 유사한 방식으로, 제 1 인서트 외측 표면 (미도시) 둘레로 적어도 부분적으로 연장할 수도 있고 그리고 또한 제 1 인서트 외측 표면으로부터 외측으로 오프셋될 수도 있는 제 2 인서트 외측 표면 (2634) 을 포함하고, 그리고 제 2 인서트 외측 표면 (2634) 과 제 1 인서트 외측 표면 (2630) 사이에서 연장하는 제 2 벽 표면 (2636) 을 포함한다. 일부 이러한 실시예들에서, 제 2 리세스된 표면 (2658) 은 상기에 이전에 논의된 바와 같이, 제 2 인서트 외측 표면 (2634) 에 근접할 수도 있다.
부가적으로, 일부 이러한 실시예들에서, 가스 분배 통로 (가스 분배 통로의 단면은 2640으로 식별됨) 는 적어도 제 3 벽 표면 (2660), 제 2 벽 표면 (2636), 제 1 인서트 외측 표면 (2630), 제 1 리세스된 표면 (2620) 및 제 1 벽 표면 (2622) 에 의해 부분적으로 규정될 수도 있고, 그리고 이러한 가스 분배 채널은 상기 논의와 유사하게 구성될 수도 있다.
일부 실시예들에서, 인서트는 2 개 이상의 부품들이 어셈블될 때, 2 개 이상의 부품들이 인서트 내측 표면, 제 1 인서트 외측 표면, 인서트 프런트 표면, 제 2 인서트 외측 표면, 및 제 2 벽 표면을 포함할 수도 있는 인서트의 적어도 하나 이상의 표면들을 모두 합쳐 형성하도록 2 개 이상의 부품들로 이루어질 수도 있다. 일부 실시예들에서, 인서트는 이로 제한되지 않지만, 세라믹, 니켈 도금된 알루미늄, 및 스테인리스 강을 포함한 다양한 재료들로 이루어질 수도 있다.
일부 실시예들에서, 제 1 단면 영역은 제 2 단면 영역과 사이즈가 실질적으로 동일할 수도 있다. 실질적으로 동일한은 제 2 단면 영역의 10 % 이내를 의미한다. 일부 이러한 실시예들에서, 제 1 단면 영역은 제 2 단면 영역과 사이즈 및 형상이 실질적으로 동일할 수도 있다. 도 27은 도 13 및 도 14의 인서트의 평면 정면도와 함께 도 10의 프로세싱 챔버의 섹션의 후면의 입면도를 도시한다. 제 1 단면 영역 (2762) 을 가진 개구부를 규정하는, 파선으로 식별되는 내측 통로 표면 (118), 및 제 2 단면 영역 (2764) 을 가진 인서트 개구부를 규정하는 인서트 내측 표면 (126) 이 도 27에서 식별된다. 도 27의 시야각은 다시 "X"로 식별되는 제 1 축 (112) 을 따른 시야각이다. 제 1 단면 영역 (2762) 및 제 2 단면 영역 (2764) 양자는 제 1 축 (112) 에 대해 수직일 수도 있다. 또한 도 27의 시야각으로부터 보이는 바와 같이, 개구부 (110) 는 제 1 단면 영역 (2762) 과 동일한 영역이고 그리고 인서트 개구부는 제 2 단면 영역 (2764) 과 동일한 영역이다. 도 27에서, 제 1 단면 영역 (2762) 및 제 2 단면 영역 (2764) 은 또한 사이즈와 형상이 실질적으로 동일하다. 제 1 단면 영역 및/또는 제 2 단면 영역은 일부 실시예들에서, 제 1 축을 따라 사이즈가 가변할 수도 있고, 그리고 일부 실시예들에서, 제 1 축을 따라 일정하게 남아 있을 수도 있다.
일부 실시예들에서, 내측 통로 표면은 인서트 내측 표면과 정렬될 수도 있다. 다시 도 17을 참조하면, 내측 통로 표면 (118) 및 인서트 내측 표면 (126) 양자가 보일 수 있고, 그리고 도시된 바와 같이, 이들 2 개의 표면들은 서로 정렬된다. 도 16은 또한 서로 정렬된 내측 통로 표면 (118) 및 인서트 내측 표면 (126) 을 도시한다. 이러한 정렬은 제 1 축에 대한 정렬 그리고/또는 서로에 대한 정렬일 수도 있다.
상기에 기술된 바와 같이, 인서트가 웨이퍼 이송 통로 내로 삽입될 때, 가스 분배 채널이 웨이퍼 이송 통로 및 인서트의 적어도 일부 표면들에 의해 규정, 즉, 생성된다. 가스 분배 채널은 또한 가스가 가스 유입부로부터 그리고 가스 분배 통로 내로 흐를 수도 있도록 가스 유입부에 유체적으로 연결된다. 인서트 및 웨이퍼 이송 통로는 또한 가스 분배 통로 내의 가스가 제 1 벽 표면과 인서트 프런트 표면 사이에 생성된 갭을 통해 흐르게 인에이블하도록 구성된다. 인서트 및 웨이퍼 이송 통로는 가스가 일반적으로 균일하고 그리고/또는 고르게 분배되는 방식으로 문제의 갭을 통해 흐르게 인에이블하도록 구성될 수도 있다. 일부 이러한 구현예들에서, 플로우는 균일한 시트의 플로우일 수도 있다. 가스는 가스 분배 채널로부터 임의의 노즐들을 통해 흐르지 않지만, 오히려 선형 갭을 통해 흐르고, 이는 불균일한 플로우 효과들을 발생시킬 수도 있는 점-제트들의 생성을 방지한다는 것이 주의되어야 한다.
도 28은 도 18과 유사한 가스 분배 채널의 볼륨 표현의 등각도를 도시한다. 가스 분배 채널 (1840) 이 제 1 벽 표면 (122) (미도시) 과 인서트 프런트 표면 (132) (미도시) 사이의 갭을 통해 흐르는 가스를 나타낸 어두운 볼륨 (2868) 과 함께 보인다. 도 29는 도 28의 가스 분배 채널의 볼륨 표현의 비스듬한 각도에서 본 단면도를 도시한다. 보이는 바와 같이, 갭 (2868) 을 통해 흐르는 가스를 나타낸 어두운 영역은 가스의 얇은 평면 제트이다. 화살표들로 나타낸 바와 같은, 이 표현 영역은 평면 제트 또는 "시트"로 간주될 수도 있는, 문제의 갭을 통해 흐르는 가스의 적어도 일반적인 방향을 도시하도록 의도되고, 그리고 실제 가스 플로우 경로들을 도시하도록 의도되지 않는다. 일부 실시예들에서, 인서트와 웨이퍼 이송 통로 사이의 스페이서들은 갭 사이의 일부 가스 플로우를 차단할 수도 있다. 예를 들어, 도 28에서, 가스가 가스 분배 통로로부터 흐르지 않는 영역들, 예를 들어, 코너들은 스페이서들이 인서트 (124) 내에 위치되는 영역들이다. 일부 이러한 실시예들에서, 인서트 및 웨이퍼 이송 통로는 가스가 웨이퍼 이송 통로 내에서 고르게 분배되게 인에이블하도록 구성될 수도 있다.
제 3 단면 영역, 즉, 가스 분배 채널의 단면 영역, 및/또는 갭은 또한 가스가 가스 분배 채널 내로 흐르게 그리고 내측 인서트 표면 둘레로 상대적으로 고른 플로우 레이트로 갭을 통해 나가게 인에이블하도록 구성될 수도 있다. 이러한 구성들은 이로 제한되지 않지만, 제 3 단면 영역, 제 1 갭 거리, 인서트 프런트 표면의 각, 및 제 1 경로를 따른 제 3 단면 영역의 변동의 하나 이상의 치수들을 포함한, 본 명세서에서 논의된 실시예들의 수많은 양태들을 가변할 수도 있다. 이러한 구성들은 또한 이로 제한되지 않지만, 퍼지 가스의 온도 및 압력, 프로세스 화학물질, 프로세스 가스들의 온도 및 압력, 및 프로세싱 챔버의 온도 및 압력을 포함한 수많은 요인들에 기초할 수도 있다.
본 개시의 일부 구현예들에서, 인서트는 납땜 또는 나사들과 같은 기계적 수단에 의해서와 같이, 챔버 벽에 삽입 및 부착될 수도 있다. 예를 들어, 도 17에서, 챔버 벽 및 인서트는 챔버 벽에 인서트를 부착할 수도 있는 나사를 수용하도록, 점선 원을 사용하여 식별되는 고정 영역들 (1770) 을 포함한다.
이 문제의 프로세싱 챔버를 포함할 수도 있는 반도체 프로세싱 툴은 가스로 하여금 반도체 프로세싱의 하나 이상의 스테이지들 동안 가스 분배 채널 내로 흐르게 할 수도 있다. 일부 이러한 구현예들에서, 가스는 문제의 갭을 통해 끊임없이 흐를 수도 있지만, 일부 다른 이러한 구현예들에서, 가스는 프로세스 화학물질이 프로세싱 챔버 내에 존재할 때, 그리고/또는 가능하게는 웨이퍼 이송 통로를 통한 웨이퍼 이송 동안 갭을 통해 흐를 수도 있다.
본 개시의 또 다른 실시예는 반도체 프로세싱 챔버 및 인서트를 포함하는 키트이다. 키트의 반도체 프로세싱 챔버는 반도체 프로세싱을 위한 내부 볼륨, 내부 볼륨 및 반도체 프로세싱 챔버의 외부와 적어도 부분적으로 경계를 이룬 챔버 벽, 및 챔버 벽을 통해 제 1 축을 따라 반도체 프로세싱 챔버의 외부로부터 내부 볼륨으로 연장하는 웨이퍼 이송 통로를 포함할 수도 있다. 웨이퍼 이송 통로는 제 1 축에 대해 수직인 실질적으로 직사각형인 제 1 단면 영역을 가진 내측 통로 표면, 내측 통로 표면 둘레로 연장하고 그리고 제 1 축을 따라 볼 때 내측 통로 표면으로부터 외측으로 오프셋되는 제 1 리세스된 표면, 및 내측 통로 표면과 제 1 리세스된 표면 사이에서 연장하는 제 1 벽 표면, 및 제 1 리세스된 표면과 유체적으로 연결된 가스 유입부를 가질 수도 있다. 키트의 인서트는 인서트 내측 표면에 의해 규정되는 제 2 축에 대해 수직인 제 2 직사각형인 단면 영역을 가진 개구부, 인서트 내측 표면 둘레로 적어도 부분적으로 연장하고 그리고 제 1 축을 따라 볼 때 인서트 내측 표면으로부터 외측으로 오프셋되는 제 1 인서트 외측 표면, 및 인서트 프런트 표면을 포함할 수도 있다. 키트의 반도체 프로세싱 챔버 및 인서트는, 웨이퍼 이송 통로 내로 적어도 부분적으로 삽입된 적어도 인서트의 부분이 설치되도록 구성되고, 챔버 벽이 적어도 부분적으로 웨이퍼 이송 통로 내로 삽입된 설치된 인서트의 부분을 적어도 갖도록 구성되고, 그리고 적어도 인서트의 부분이 적어도 웨이퍼 이송 통로의 부분에 설치될 때: 제 1 리세스된 표면, 제 1 인서트 외측 표면, 및 제 1 벽 표면이 적어도 부분적으로 가스 분배 채널을 규정하고, 가스 유입부, 제 1 리세스된 표면에 유체적으로 연결되는 가스 분배 채널이 제 1 거리만큼 제 1 인서트 외측 표면으로부터 이격되고, 그리고 인서트 프런트 표면이 제 1 갭 거리만큼 제 1 벽 표면으로부터 이격되도록 구성될 수도 있다.
키트의 인서트 및 반도체 프로세싱 챔버는 모든 특징들 및 제한들을 포함할 수도 있고, 그리고 임의의 다른 인서트들 및 반도체 프로세싱 챔버들에 대해 상기의 본 명세서에 논의되고 도시된 바와 같이 구성될 수도 있고 그리고 이러한 논의들 및 도면들은 이러한 아이템들에 대한 참조로서 본 명세서에 인용되고 적용된다는 것이 주의되어야 한다.
발명자들은 현재의 기법들에 대한 이 장치의 수많은 이점들을 발견하였다. 예를 들어, 본 명세서에 논의된 장치들 및 방법들은 챔버 풋 프린트를 증가시키지 않고, 부가적인 시일링 O-링들을 필요로 하지 않고, 일단 인서트가 웨이퍼 이송 통로 내에 설치된다면 제한된 서비스를 요구하거나 서비스를 요구하지 않고, 그리고 갭을 통해 흐르는 가스는 프로세스 챔버 및 밸브 내의 고온들 사이에서 열 전달 배리어를 생성할 수도 있다. 부가적으로, 본 장치는 반도체 프로세싱 동안 생성된 잔해들 및 미립자들이 웨이퍼 이송 통로를 통해 프로세스 챔버를 나가는 것을 방지할 수도 있다.
이 개시의 맥락이 달리 명확히 요구되지 않더라도, 기술 및 실시예들 전반에 걸쳐, 단어들 "포함하다", "포함하는", 등은 배제적이거나 총망라한 의미와 반대되는 것으로서 포괄적인 의미로; 즉, "이로 제한되지 않지만 포함하는"의 의미로 해석된다. 단수 또는 복수를 사용한 단어들은 또한 일반적으로 단수 또는 복수를 각각 포함한다. 부가적으로, 단어들 "본 명세서에", "아래에", "상기에", "이하에", 및 유사한 의미의 단어들은 이 출원의 임의의 특정한 부분들이 아닌 이 출원의 전체를 지칭한다. 단어 "또는"이 2 이상의 아이템들의 리스트에 관하여 사용될 때, 상기 단어는 단어의 모든 다음의 해석들을 포함한다: 리스트 내의 임의의 아이템들, 리스트 내의 모든 아이템들, 및 리스트 내의 아이템들의 임의의 조합. 용어 "구현예"는 본 명세서에 기술된 기법들 및 방법들의 구현예들뿐만 아니라 본 명세서에 기술된 기법들 및/또는 방법들을 포함하고 그리고/또는 구조들을 구현하는 물리적 객체들을 지칭한다. 달리 명시되지 않는다면, 용어 "실질적으로"는 명시된 값의 +/- 5 % 이내를 지칭한다. 예를 들어, "실질적으로 평행한"은 0° 내지 90°의 각 범위의 +/- 5 %를 의미한다.

Claims (21)

  1. 반도체 프로세싱을 위한 내부 볼륨;
    반도체 프로세싱 챔버의 외부 및 상기 내부 볼륨과 적어도 부분적으로 경계를 이루는 챔버 벽;
    웨이퍼 이송 통로로서, 상기 챔버 벽을 통해 제 1 축을 따라 상기 반도체 프로세싱 챔버의 외부로부터 상기 내부 볼륨으로 연장하고 그리고
    상기 제 1 축에 대해 수직인 실질적으로 직사각형인 제 1 단면 영역을 가진 개구부를 규정하는 내측 통로 표면,
    적어도 부분적으로 상기 내측 통로 표면 둘레로 연장하고 그리고 상기 제 1 축을 따라 볼 때 상기 내측 통로 표면으로부터 외측으로 오프셋되는 제 1 리세스된 표면, 및
    상기 내측 통로 표면과 상기 제 1 리세스된 표면 사이에서 연장하는 제 1 벽 표면을 가진, 상기 웨이퍼 이송 통로;
    인서트로서,
    상기 제 1 축에 대해 수직인 실질적으로 직사각형인 제 2 단면 영역을 가진 인서트 개구부를 규정하는 인서트 내측 표면,
    적어도 부분적으로 상기 인서트 내측 표면 둘레로 연장하고 그리고 상기 제 1 축을 따라 볼 때 상기 인서트 내측 표면으로부터 외측으로 오프셋되는 제 1 인서트 외측 표면, 및
    상기 제 1 벽 표면과 대면하는 인서트 프런트 표면을 포함하는, 상기 인서트; 및
    가스 유입부를 포함하고,
    상기 제 1 리세스된 표면, 상기 제 1 인서트 외측 표면, 및 상기 제 1 벽 표면은 적어도 부분적으로 가스 분배 채널을 규정하고,
    상기 가스 분배 채널은 상기 가스 유입부에 유체적으로 연결되고,
    상기 제 1 리세스된 표면은 제 1 거리만큼 상기 제 1 인서트 외측 표면으로부터 이격되고, 그리고
    상기 인서트 프런트 표면은 제 1 갭 거리만큼 상기 제 1 벽 표면으로부터 이격되는, 반도체 프로세싱 챔버.
  2. 제 1 항에 있어서,
    상기 인서트는, 적어도 부분적으로 상기 제 1 인서트 외측 표면 둘레로 연장하고 그리고 상기 제 1 축을 따라 볼 때 상기 제 1 인서트 외측 표면으로부터 외측으로 오프셋되는 제 2 인서트 외측 표면을 더 포함하는, 반도체 프로세싱 챔버.
  3. 제 2 항에 있어서,
    상기 제 2 인서트 외측 표면은 상기 제 1 리세스된 표면과 근접한, 반도체 프로세싱 챔버.
  4. 제 2 항에 있어서,
    상기 인서트는 상기 제 2 인서트 외측 표면과 상기 제 1 인서트 외측 표면 사이에서 연장하는 제 2 벽 표면을 더 포함하고, 그리고
    상기 가스 분배 채널은 적어도 부분적으로 상기 제 2 벽 표면에 의해 더 규정되는, 반도체 프로세싱 챔버.
  5. 제 4 항에 있어서,
    상기 웨이퍼 이송 통로는 상기 내측 통로 표면 둘레로 연장하고 그리고 상기 제 1 축을 따라 볼 때 상기 제 1 리세스된 표면으로부터 내측으로 오프셋되는 제 2 리세스된 표면을 더 포함하고,
    상기 웨이퍼 이송 통로는 상기 제 2 리세스된 표면과 상기 제 1 리세스된 표면 사이에서 연장하는 제 3 벽 표면을 더 포함하고, 그리고
    상기 가스 분배 채널은 적어도 부분적으로 상기 제 3 벽 표면에 의해 더 규정되는, 반도체 프로세싱 챔버.
  6. 제 1 항에 있어서,
    상기 웨이퍼 이송 통로는 상기 내측 통로 표면 둘레로 연장하고 그리고 상기 제 1 축을 따라 볼 때 상기 제 1 리세스된 표면으로부터 내측으로 오프셋되는 제 2 리세스된 표면을 더 포함하는, 반도체 프로세싱 챔버.
  7. 제 6 항에 있어서,
    상기 제 1 인서트 외측 표면은 상기 제 2 리세스된 표면과 근접한, 반도체 프로세싱 챔버.
  8. 제 6 항에 있어서,
    상기 웨이퍼 이송 통로는 상기 제 2 리세스된 표면과 상기 제 1 리세스된 표면 사이에서 연장하는 제 3 벽 표면을 더 포함하고, 그리고
    상기 가스 분배 채널은 적어도 부분적으로 상기 제 3 벽 표면에 의해 더 규정되는, 반도체 프로세싱 챔버.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 가스 분배 채널은 적어도 부분적으로 상기 인서트 내측 표면 둘레로 연장하는 제 1 경로를 따르고 그리고 상기 제 1 경로에 대해 수직인 제 3 단면 영역을 갖는, 반도체 프로세싱 챔버.
  10. 제 9 항에 있어서,
    상기 제 1 경로는 상기 인서트 내측 표면 둘레로 완전히 연장하는, 반도체 프로세싱 챔버.
  11. 제 9 항에 있어서,
    상기 제 3 단면 영역은 상기 제 1 경로를 따라 실질적으로 일정하게 남아 있거나 상기 제 1 경로를 따라 가변하는, 반도체 프로세싱 챔버.
  12. 제 9 항에 있어서,
    상기 제 1 경로는 제 1 지점 및 제 2 지점을 갖고, 상기 제 1 지점은 상기 제 2 지점보다 상기 제 1 경로를 따른 상기 가스 유입부에 보다 가깝고 그리고 상기 제 3 단면 영역은 상기 제 1 지점에서보다 상기 제 2 지점에서 보다 큰, 반도체 프로세싱 챔버.
  13. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 인서트는 어셈블될 때, 상기 인서트 내측 표면, 상기 제 1 인서트 외측 표면, 및 상기 인서트 프런트 표면을 모두 합쳐 형성하는 2 개 이상의 부품들로 이루어지는, 반도체 프로세싱 챔버.
  14. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 리세스된 표면은 상기 내측 통로 표면 둘레로 완전히 연장하는, 반도체 프로세싱 챔버.
  15. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 인서트 외측 표면은 상기 인서트 내측 표면 둘레로 완전히 연장하는, 반도체 프로세싱 챔버.
  16. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 인서트는 상기 제 1 갭 거리만큼 상기 제 1 벽 표면으로부터 이격되어 상기 인서트 프런트 표면과 간격을 두도록 상기 제 1 벽 표면과 콘택트하는 하나 이상의 스페이서들을 포함하는, 반도체 프로세싱 챔버.
  17. 제 16 항에 있어서,
    상기 하나 이상의 스페이서들은 상기 인서트 프런트 표면으로부터 연장하는, 반도체 프로세싱 챔버.
  18. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 인서트 프런트 표면은: 상기 제 1 벽 표면에 대해 실질적으로 평행하거나 상기 제 1 벽 표면에 대해 빗각 (oblique angle) 으로 있는, 반도체 프로세싱 챔버.
  19. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 단면 영역은 상기 제 2 단면 영역과 사이즈와 형상이 실질적으로 동일한, 반도체 프로세싱 챔버.
  20. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 내측 통로 표면은 상기 인서트 내측 표면과 정렬되는, 반도체 프로세싱 챔버.
  21. a) 반도체 프로세싱 챔버로서,
    반도체 프로세싱을 위한 내부 볼륨;
    상기 반도체 프로세싱 챔버의 외부 및 상기 내부 볼륨과 적어도 부분적으로 경계를 이루는 챔버 벽;
    웨이퍼 이송 통로로서, 상기 챔버 벽을 통해 제 1 축을 따라 상기 반도체 프로세싱 챔버의 외부로부터 상기 내부 볼륨으로 연장하고 그리고
    상기 제 1 축에 대해 수직인 실질적으로 직사각형인 제 1 단면 영역을 가진 개구부를 규정하는 내측 통로 표면,
    적어도 부분적으로 상기 내측 통로 표면 둘레로 연장하고 그리고 상기 제 1 축을 따라 볼 때 상기 내측 통로 표면으로부터 외측으로 오프셋되는 제 1 리세스된 표면, 및
    상기 내측 통로 표면과 상기 제 1 리세스된 표면 사이에서 연장하는 제 1 벽 표면을 가진, 상기 웨이퍼 이송 통로;
    상기 제 1 리세스된 표면에 유체적으로 연결된 가스 유입부를 포함하는, 상기 반도체 프로세싱 챔버; 및
    b) 인서트로서,
    상기 제 1 축에 대해 수직인 실질적으로 직사각형인 제 2 단면 영역을 가진 인서트 개구부를 규정하는 인서트 내측 표면,
    적어도 부분적으로 상기 인서트 내측 표면 둘레로 연장하고 그리고 상기 제 1 축을 따라 볼 때 상기 인서트 내측 표면으로부터 외측으로 오프셋되는 제 1 인서트 외측 표면, 및
    인서트 프런트 표면을 포함하는, 상기 인서트를 포함하고,
    상기 인서트의 적어도 일부는 상기 웨이퍼 이송 통로 내로 삽입되도록 구성되고,
    상기 챔버 벽은 상기 웨이퍼 이송 통로 내로 삽입된 상기 인서트의 적어도 일부를 갖도록 구성되고, 그리고
    상기 인서트의 적어도 일부가 상기 웨이퍼 이송 통로 내에 설치될 때:
    상기 제 1 리세스된 표면, 상기 제 1 인서트 외측 표면, 및 상기 제 1 벽 표면은 적어도 부분적으로 가스 분배 채널을 규정하고,
    상기 가스 분배 채널은 상기 가스 유입부에 유체적으로 연결되고,
    상기 제 1 리세스된 표면은 제 1 거리만큼 상기 제 1 인서트 외측 표면으로부터 이격되고, 그리고
    상기 인서트 프런트 표면은 제 1 갭 거리만큼 상기 제 1 벽 표면으로부터 이격되는, 키트.
KR1020170025546A 2016-03-01 2017-02-27 반도체 프로세스 챔버 슬릿 밸브 개구를 퍼지하기 위한 장치 KR20170102430A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/058,052 US10090174B2 (en) 2016-03-01 2016-03-01 Apparatus for purging semiconductor process chamber slit valve opening
US15/058,052 2016-03-01

Publications (1)

Publication Number Publication Date
KR20170102430A true KR20170102430A (ko) 2017-09-11

Family

ID=59722290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170025546A KR20170102430A (ko) 2016-03-01 2017-02-27 반도체 프로세스 챔버 슬릿 밸브 개구를 퍼지하기 위한 장치

Country Status (4)

Country Link
US (2) US10090174B2 (ko)
KR (1) KR20170102430A (ko)
CN (2) CN112117214A (ko)
TW (2) TWI742047B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090174B2 (en) * 2016-03-01 2018-10-02 Lam Research Corporation Apparatus for purging semiconductor process chamber slit valve opening
USD924825S1 (en) * 2018-01-24 2021-07-13 Applied Materials, Inc. Chamber inlet

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997588A (en) * 1995-10-13 1999-12-07 Advanced Semiconductor Materials America, Inc. Semiconductor processing system with gas curtain
US6045620A (en) * 1997-07-11 2000-04-04 Applied Materials, Inc. Two-piece slit valve insert for vacuum processing system
US6673198B1 (en) * 1999-12-22 2004-01-06 Lam Research Corporation Semiconductor processing equipment having improved process drift control
JP4422295B2 (ja) * 2000-05-17 2010-02-24 キヤノンアネルバ株式会社 Ｃｖｄ装置
US6602346B1 (en) * 2000-08-22 2003-08-05 Novellus Systems, Inc. Gas-purged vacuum valve
US6630053B2 (en) * 2000-08-22 2003-10-07 Asm Japan K.K. Semiconductor processing module and apparatus
US6672864B2 (en) * 2001-08-31 2004-01-06 Applied Materials, Inc. Method and apparatus for processing substrates in a system having high and low pressure areas
US6800172B2 (en) * 2002-02-22 2004-10-05 Micron Technology, Inc. Interfacial structure for semiconductor substrate processing chambers and substrate transfer chambers and for semiconductor substrate processing chambers and accessory attachments, and semiconductor substrate processor
US8794896B2 (en) * 2005-12-14 2014-08-05 Tokyo Electron Limited Vacuum processing apparatus and zonal airflow generating unit
US8100082B2 (en) * 2007-05-18 2012-01-24 Tokyo Electron Limited Method and system for introducing process fluid through a chamber component
US20080315141A1 (en) * 2007-06-25 2008-12-25 Greene, Tweed Of Delaware, Inc. Slit Valve Door
US8377213B2 (en) * 2008-05-05 2013-02-19 Applied Materials, Inc. Slit valve having increased flow uniformity
US8011381B2 (en) 2008-10-02 2011-09-06 Applied Material, Inc. Balanced purge slit valve
KR20140048752A (ko) * 2012-10-16 2014-04-24 삼성전자주식회사 슬릿 밸브 유닛 및 이를 구비하는 성막 장치
US9435025B2 (en) 2013-09-25 2016-09-06 Applied Materials, Inc. Gas apparatus, systems, and methods for chamber ports
US20150118012A1 (en) * 2013-10-31 2015-04-30 Lam Research Corporation Wafer entry port with gas concentration attenuators
US10090174B2 (en) 2016-03-01 2018-10-02 Lam Research Corporation Apparatus for purging semiconductor process chamber slit valve opening

Also Published As

Publication number Publication date
TWI742047B (zh) 2021-10-11
TW202146698A (zh) 2021-12-16
CN107146766A (zh) 2017-09-08
US10872787B2 (en) 2020-12-22
TW201741494A (zh) 2017-12-01
US10090174B2 (en) 2018-10-02
US20170256424A1 (en) 2017-09-07
CN112117214A (zh) 2020-12-22
US20190019696A1 (en) 2019-01-17
TWI793748B (zh) 2023-02-21
CN107146766B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
US8066815B2 (en) Multi-workpiece processing chamber
US7754014B2 (en) Gas-purged vacuum valve
US7806383B2 (en) Slit valve
US20080315141A1 (en) Slit Valve Door
US10872787B2 (en) Apparatus for purging semiconductor process chamber slit valve opening
KR20200029056A (ko) 처리 챔버를 위한 다중-판 면판
WO2024017303A1 (zh) 匀气装置及半导体工艺设备
KR102644257B1 (ko) 차단 밸브
TWI576462B (zh) A reaction gas delivery device and a chemical vapor deposition or an epitaxial layer growth reactor
KR102471048B1 (ko) 저입자 보호 플래퍼 밸브
KR102045373B1 (ko) 로드 록 챔버, 로드 록 챔버를 갖는 진공 프로세싱 시스템, 및 로드 록 챔버를 진공배기하기 위한 방법
US6821378B1 (en) Pump baffle and screen to improve etch uniformity
CN109964331B (zh) 薄膜封装处理系统和工艺配件
KR20220035488A (ko) 반도체 처리 챔버들 및 이를 세정하기 위한 방법들
US20190351433A1 (en) Multi-zone showerhead
TW202212614A (zh) 用於反應製程氣體隔離及隔離期間促進淨化之閥門設備及相關方法
KR102138675B1 (ko) 기판처리장치
KR101326386B1 (ko) 반도체 공정챔버
JP6957576B2 (ja) ロードロックチャンバ、ロードロックチャンバを有する真空処理システム及びロードロックチャンバを排気する方法
KR20240064762A (ko) 하류 잔류물 관리 하드웨어

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal