KR20170100993A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20170100993A
KR20170100993A KR1020160023604A KR20160023604A KR20170100993A KR 20170100993 A KR20170100993 A KR 20170100993A KR 1020160023604 A KR1020160023604 A KR 1020160023604A KR 20160023604 A KR20160023604 A KR 20160023604A KR 20170100993 A KR20170100993 A KR 20170100993A
Authority
KR
South Korea
Prior art keywords
column
down mat
column line
mat
driver
Prior art date
Application number
KR1020160023604A
Other languages
English (en)
Other versions
KR102468863B1 (ko
Inventor
이정준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160023604A priority Critical patent/KR102468863B1/ko
Priority to US15/251,053 priority patent/US9704548B1/en
Publication of KR20170100993A publication Critical patent/KR20170100993A/ko
Application granted granted Critical
Publication of KR102468863B1 publication Critical patent/KR102468863B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

업 매트 컬럼 라인을 구비한 업 매트; 다운 매트 컬럼 라인을 구비한 다운 매트; 업/다운 매트 선택 신호 및 컬럼 디코딩 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 컬럼 드라이버; 및 상기 업/다운 매트 선택 신호에 응답하여 상기 업 매트 컬럼 라인 및 상기 다운 매트 컬럼 라인을 연결 및 분리시키는 연결부를 포함한다.

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 고속화, 대용량화, 및 저전력화를 구현하기 위하여 개발되고 있다.
반도체 메모리 장치는 고속화를 위해, 높은 주파수의 클럭에 동작하도록 구성되기도 하고, 대용량화를 위해 반도체 다이를 적층시켜 구성되기도 하며, 저전력화를 위해 낮은 동작 전압에서도 동작하도록 구성되기도 한다.
또한, 저전력화를 구현을 위해 반도체 메모리 장치가 포함하는 내부 회로에서 소모하는 전력을 줄이기 위해, 반도체 메모리 장치는 개발 중이다.
본 발명은 소모 전력을 줄이기 위한 반도체 메모리 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 업 매트 컬럼 라인을 구비한 업 매트; 다운 매트 컬럼 라인을 구비한 다운 매트; 업/다운 매트 선택 신호 및 컬럼 디코딩 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 컬럼 드라이버; 및 상기 업/다운 매트 선택 신호에 응답하여 상기 업 매트 컬럼 라인 및 상기 다운 매트 컬럼 라인을 연결 및 분리시키는 연결부를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 업 매트 컬럼 라인을 구비한 업 매트; 다운 매트 컬럼 라인을 구비한 다운 매트; 로우 어드레스에 응답하여 상기 업 매트 컬럼 라인과 상기 다운 매트 컬럼 라인을 연결 및 분리시키는 연결부; 및 컬럼 어드레스 및 상기 로우 어드레스에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 컬럼 드라이버를 포함한다.
본 발명에 따른 반도체 메모리 장치는 전력 소모를 줄이는 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도,
도 2는 도 1의 컬럼 드라이버의 구성도,
도 3은 도 1의 연결부의 구성도이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 1에 도시된 바와 같이, 로우 디코더(100), 컬럼 디코더(200), 컬럼 드라이버(300) 및 데이터 저장 영역(400)을 포함할 수 있다.
상기 로우 디코더(100)는 로우 어드레스(R_add)에 응답하여 복수개의 로우 디코딩 신호(Dec_R<0:n>)를 생성할 수 있다. 예를 들어, 상기 로우 디코더(100)는 상기 로우 어드레스(R_add)를 디코딩하여 상기 복수개의 로우 디코딩 신호(Dec_R<0:n>)를 선택적으로 인에이블시킬 수 있다. 이때, 상기 복수개의 로우 디코딩 신호(Dec_R<0:n>) 중 하나의 로우 디코딩 신호(Dec_R<i>)는 다운 매트(410)와 업 매트(410)를 선택하는 신호를 포함할 수 있다. 상기 다운 매트(410)와 상기 업 매트(410) 중 하나를 선택하는 상기 로우 디코딩 신호(Dec_R<i>)를 업/다운 매트 선택 신호(Dec_R<i>)로 정의한다.
상기 컬럼 디코더(200)는 컬럼 어드레스(C_add)에 응답하여 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)를 생성할 수 있다. 예를 들어, 상기 컬럼 디코더(200)는 상기 컬럼 어드레스(C_add)를 디코딩하여 상기 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)를 선택적으로 인에이블시킬 수 있다.
상기 컬럼 드라이버(300)는 상기 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>) 및 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 다운 매트 컬럼 라인(YI_LD)을 구동시킨다. 예를 들어, 상기 컬럼 드라이버(300)는 상기 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD)을 구동시키며, 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD)을 구동하는 구동력을 결정한다. 더욱 상세히 설명하면, 상기 컬럼 드라이버(300)는 상기 업/다운 매트 선택 신호(Dec_R<i>)가 인에이블되면 디스에이블되었을 때보다 상기 다운 매트 컬럼 라인(YI_LD)을 더 큰 구동력으로 구동시킬 수 있다.
상기 데이터 저장 영역(400)은 다운 매트(410), 업 매트(420), 및 연결부(430)를 포함할 수 있다.
상기 다운 매트(410) 및 상기 업 매트(420)는 상기 복수개의 로우 디코딩 신호(Dec_R<0:n>)에 응답하여 선택적으로 활성화되는 복수개의 워드라인(WL)을 포함할 수 있다. 상기 다운 매트(410)는 상기 다운 매트 컬럼 라인(YI_LD)를 포함하며, 상기 업 매트(420)는 업 매트 컬럼 라인(YI_LU)을 포함할 수 있다. 상기 다운 매트(410) 및 상기 업 매트(420)는 인에이블된 워드라인(WL)과 구동된 상기 다운 매트 컬럼 라인(YI_LD) 또는 상기 업 매트 컬럼 라인(YI_LU)이 겹치는 위치의 메모리 셀에 데이터를 저장하거나 저장된 데이터를 출력하도록 구성될 수 있다. 상기 다운 매트(410) 및 상기 업 매트(420)가 포함하는 복수개의 워드라인(WL)은 상기 복수개의 로우 디코딩 신호(Dec_R<0:n>)에 응답하여 선택적으로 인에이블될 수 있다.
상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD) 및 상기 업 매트 컬럼 라인(YI_LU)을 연결 또는 분리시킬 수 있다. 예를 들어, 상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)가 인에이블되면 상기 다운 매트 컬럼 라인(YI_LD)과 상기 업 매트 컬럼 라인(YI_LU)을 연결시키고, 상기 업/다운 매트 선택 신호(Dec_R<i>)가 디스에이블되면 상기 다운 매트 컬럼 라인(YI_LD)과 상기 업 매트 컬럼 라인(YI_LU)을 분리시킬 수 있다. 상기 연결부(430)는 스위치 또는 패스 게이트로 구성될 수 있다.
상기 컬럼 드라이버(300)는 도 2에 도시된 바와 같이, 드라이버 활성화 판단부(310), 고정 드라이버(320), 및 가변 드라이버(330)를 포함할 수 있다.
상기 드라이버 활성화 판단부(310)는 상기 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)에 응답하여 드라이빙 인에이블 신호(DR_en)를 생성할 수 있다. 이때, 상기 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)는 제 1 내지 제 3 컬럼 디코딩 신호(Dec_Y<0:n>)를 포함할 수 있다. 예를 들어, 상기 드라이버 활성화 판단부(310)는 상기 제 1 내지 제 3 컬럼 디코딩 신호(Dec_Y<0:2>)가 모두 인에이블되면 상기 드라이빙 인에이블 신호(DR_en)를 인에이블시킨다. 상기 드라이버 활성화 판단부(310)는 상기 제 1 내지 제 3 컬럼 디코딩 신호(Dec_Y<0:2>) 중 하나라도 디스에이블되면 상기 드라이빙 인에이블 신호(DR_en)를 디스에이블시킨다.
상기 드라이버 활성화 판단부(310)는 낸드 게이트(ND1) 및 제 1 및 제 2 트랜지스터(P1, N1)를 포함할 수 있다. 상기 낸드 게이트(ND1)는 상기 제 2 및 제 3 컬럼 디코딩 신호(Dec_Y<1:2>)를 입력 받는다. 상기 제 1 트랜지스터(P1)는 게이트에 상기 제 1 컬럼 디코딩 신호(Dec_Y<0>)를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 2 트랜지스터(N1)는 게이트에 상기 제 1 컬럼 디코딩 신호(Dec_Y<0>)를 입력 받고, 드레인에 상기 제 1 트랜지스터(P1)의 드레인이 연결되며, 소오스에 상기 낸드 게이트(ND1)의 출력단이 연결된다. 이때, 상기 제 1 및 제 2 트랜지스터(P1, N1)가 연결된 노드에서 상기 드라이빙 인에이블 신호(DR_en)가 출력된다.
이와 같이 구성된 상기 드라이버 활성화 판단부(310)의 동작은 다음과 같다. 상기 제 2 내지 제 3 컬럼 디코딩 신호(Dec_Y<1:2>)가 모두 하이 레벨로 인에이블되어 상기 낸드 게이트(ND1)가 로우 레벨의 출력 신호를 출력하면, 상기 제 1 컬럼 디코딩 신호(Dec_Y<0>)에 응답하여 상기 드라이빙 인에이블 신호(DR_en)를 생성한다. 더욱 상세히 설명하면, 상기 제 2 내지 제 3 컬럼 디코딩 신호(Dec_Y<1:2>)가 모두 하이 레벨로 인에이블되어 상기 낸드 게이트(ND1)가 로우 레벨의 출력 신호를 출력하고 상기 제 1 컬럼 디코딩 신호(Dec_Y<0>)가 하이 레벨로 인에이블되면 상기 드라이빙 인에이블 신호(DR_en)를 로우 레벨로 인에이블시킨다. 또한 상기 제 2 내지 제 3 컬럼 디코딩 신호(Dec_Y<1:2>)가 모두 하이 레벨로 인에이블되어 상기 낸드 게이트(ND1)가 로우 레벨의 출력 신호를 출력하고, 상기 제 1 컬럼 디코딩 신호(Dec_Y<0>)가 로우 레벨로 디스에이블되면 상기 드라이빙 인에이블 신호(DR_en)를 하이 레벨로 디스에이블시킨다.
상기 고정 드라이버(320)는 상기 드라이빙 인에이블 신호(DR_en)가 인에이블되면 상기 다운 매트 컬럼 라인(YI_LD)을 외부 전압(VDD)의 전압 레벨로 구동시킬 수 있다. 예를 들어, 상기 고정 드라이버(320)는 상기 드라이빙 인에이블 신호(DR_en)가 로우 레벨로 인에이블되면 상기 다운 매트 컬럼 라인(YI_LD)을 외부 전압(VDD)의 전압 레벨로 구동시킨다.
상기 고정 드라이버(320)는 제 3 및 제 4 트랜지스터(P2, N2)를 포함할 수 있다. 상기 제 3 트랜지스터(P2)는 게이트에 상기 드라이빙 인에이블 신호(DR_en)를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 4 트랜지스터(N2)는 게이트에 상기 드라이빙 인에이블 신호(DR_en)를 입력 받고, 드레인에 상기 제 3 트랜지스터(P2)의 드레인이 연결되며, 소오스에 접지단(VSS)이 연결된다. 이때, 상기 제 3 및 제 4 트랜지스터(P2,N2)의 각 드레인이 연결된 노드에 상기 다운 매트 컬럼 라인(YI_LD)이 연결된다.
상기 가변 드라이버(330)는 상기 업/다운 매트 선택 신호(Dec_R<i>) 및 상기 드라이빙 인에이블 신호(DR_en)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD)을 외부 전압(VDD)의 전압 레벨로 구동시킬 수 있다. 예를 들어, 상기 가변 드라이버(330)는 상기 업/다운 매트 선택 신호(Dec_R<i>) 및 상기 드라이빙 인에이블 신호(DR_en)가 모두 인에이블되면 상기 다운 매트 컬럼 라인(YI_LD)을 외부 전압(VDD)의 전압 레벨로 구동시킨다. 상기 가변 드라이버(330)는 상기 업/다운 매트 선택 신호(Dec_R<i>) 및 상기 드라이빙 인에이블 신호(DR_en) 중 하나라도 디스에이블되면 상기 다운 매트 컬럼 라인(YI_LD)을 구동시키지 않는다.
상기 가변 드라이버(330)는 제 5 내지 제 7 트랜지스터(P3, P4, N3)를 포함할 수 있다. 상기 제 5 트랜지스터(P3)는 게이트에 상기 업/다운 매트 선택 신호(Dec_R<i>)를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 6 트랜지스터(P4)는 게이트에 상기 드라이빙 인에이블 신호(DR_en)를 입력 받고, 소오스에 상기 제 5 트랜지스터(P3)의 드레인이 연결되고. 드레인에 상기 다운 매트 컬럼 라인(YI_LD)이 연결된다. 상기 제 7 트랜지스터(N3)는 게이트에 상기 드라이빙 인에이블 신호(DR_en)를 입력 받고, 드레인에 상기 다운 매트 컬럼 라인(YI_LD)이 연결되며, 소오스에 접지단(VSS)이 연결된다.
상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD) 및 상기 업 매트 컬럼 라인(YI_LU)을 연결 또는 분리시킨다. 이때, 상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 상기 업 매트 컬럼 라인(YI_LU)을 초기화시킬 수 즉 접지 전압(VSS) 레벨로 낮출 수 있다. 예를 들어, 상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)가 인에이블되면 상기 다운 매트 컬럼 라인(YI_LD)과 상기 업 매트 컬럼 라인(YI_LU)을 연결시킨다. 상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)가 디스에이블되면 상기 다운 매트 컬럼 라인(YI_LD)과 상기 업 매트 컬럼 라인(YI_LU)을 분리시키고, 상기 업 매트 컬럼 라인(YI_LU)을 초기화시킨다.
상기 연결부(430)는 도 3에 도시된 바와 같이, 인버터(IV), 제 8트랜지스터(N4) 및 패스 게이트(PG)를 포함할 수 있다. 상기 인버터(IV)는 입력단에 상기 업/다운 매트 선택 신호(Dec_R<i>)를 입력 받는다. 상기 패스 게이트(PG)는 입력단과 출력단에 각각 상기 다운 매트 컬럼 라인(YI_LD) 및 상기 업 매트 컬럼 라인(YI_LU)이 연결되고, 제 1 제어단에 상기 업/다운 매트 선택 신호(Dec_R<i>)를 입력 받으며 제 2 제어단에 인버터(IV1)의 출력 신호를 입력 받는다. 상기 제 8 트랜지스터(N4)는 게이트에 상기 업/다운 매트 선택 신호(Dec_R<i>)를 입력 받으며, 드레인에 상기 업 매트 컬럼 라인(YI_LU)이 연결되고, 소오스에 접지단(VSS)이 연결된다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치는 다음과 같이 동작한다.
반도체 메모리 장치에 로우 어드레스(R_add) 및 컬럼 어드레스(C_add)가 입력된다.
상기 로우 어드레스(R_add)는 로우 디코더(100)에 입력된다.
상기 로우 디코더(100)는 상기 로우 어드레스(R_add)를 디코딩하여 복수개의 로우 디코딩 신호(Dec_R<0:n>)를 생성한다. 이때, 상기 복수개의 로우 디코딩 신호(Dec_R<0:n>)는 다운 매트(410) 및 업 매트(420)에 포함된 워드라인들을 선택적으로 인에이블시킬 수 있다. 예를 들어, 상기 다운 매트(410) 및 상기 업 매트(420)에 각각 4개의 워드라인이 배치된다고 가정하고, 상기 복수개의 로우 디코딩 신호(Dec_R<0:n>)는 제 1 내지 제 3 로우 디코딩 신호(Dec_R<0:2>)를 포함한다고 가정한다.
제 1 워드라인(업 매트) Dec_R<0:2>: 0,0,0
제 2 워드라인(업 매트) Dec_R<0:2>: 0,0,1
제 3 워드라인(업 매트) Dec_R<0:2>: 0,1,0
제 4 워드라인(업 매트) Dec_R<0:2>: 0,1,1
제 5 워드라인(다운 매트) Dec_R<0:2>: 1,0,0
제 6 워드라인(다운 매트) Dec_R<0:2>: 1,0,1
제 7 워드라인(다운 매트) Dec_R<0:2>: 1,1,0
제 8 워드라인(다운 매트) Dec_R<0:2>: 1,1,1
상기 표와 같이, 상기 제 1 내지 제 8 워드라인(WL)은 상기 제 1 내지 제 3 로우 디코딩 신호(Dec_R<0:2>)에 의해 맵핑(mapping)될 수 있고, 상기 제 1 내지 제3 로우 디코딩 신호(Dec_R<0:2>) 중 제 1 로우 디코딩 신호(Dec_R<0>)에 의해 다운 매트(410)의 워드라인이 선택되었는지 업 매트(420)의 워드라인이 선택되었는지를 알 수 있다. 그러므로, 이때는 상기 제 1 로우 디코딩 신호(Dec_R<0>)를 업/다운 매트 선택 신호(Dec_R<i>)로서 이용할 수 있다.
상기 컬럼 어드레스(C_add)는 컬럼 디코더(200)에 입력된다.
상기 컬럼 디코더(200)는 상기 컬럼 어드레스(C_add)를 디코딩하여 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)를 생성할 수 있다. 예를 들어, 상기 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)는 제 1 내지 제 3 컬럼 디코딩 신호(Dec_Y<0:2>)를 포함할 수 있다.
컬럼 드라이버(300)는 상기 제 1 내지 제 3 컬럼 디코딩 신호(Dec_Y<0:2>)가 모두 인에이블될 때만 다운 매트 컬럼 라인(YI_LD)을 외부 전압(VDD)의 전압 레벨로 구동시킨다. 이때, 상기 컬럼 드라이버(300)는 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD)을 구동시킬 구동력을 결정한다. 상기 컬럼 드라이버(300)는 상기 업/다운 매트 선택 신호(Dec_R<i>, 상기 표에서 Dec_R<0>)가 인에이블되면 디스에이블되었을 때보다 더 큰 구동력으로 상기 다운 매트 컬럼 라인(YI_LD)을 구동시킨다. 도 2를 참조하여 설명하면, 상기 컬럼 드라이버(300)는 드라이버 활성화 판단부(310), 고정 드라이버(320), 및 가변 드라이버(330)를 포함한다. 상기 드라이버 활성화 판단부(310)는 상기 제 1 내지 제 3 컬럼 디코딩 신호(Dec_Y<0:2>)가 모두 하이 레벨로 인에이블되면 드라이빙 인에이블 신호(DR_en)를 로우 레벨로 인에이블시킨다. 상기 드라이빙 인에이블 신호(DR_en)가 로우 레벨로 인에이블되면 상기 고정 드라이버(320)는 상기 다운 매트 컬럼 라인(YI_LD)을 외부 전압(VDD)의 전압 레벨로 구동시킨다. 이때, 상기 가변 드라이버(330)는 상기 드라이빙 인에이블 신호(DR_en)가 인에이블되더라도, 상기 업/다운 매트 선택 신호(Dec_R<i>)가 인에이블되지 않으면 상기 다운 매트 컬럼 라인(YI_LD)을 구동시키지 않는다. 상기 가변 드라이버(330)는 상기 드라이버 활성화 신호(DR_en)가 인에이블되고 상기 업/다운 매트 선택 신호(Dec_R<i>)가 인에이블되어야만 상기 다운 매트 컬럼 라인(YI_LD)을 구동시킨다.
도 1을 참조하면, 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD)을 업 매트 컬럼 라인(YI_LU)과 연결시키거나 분리시킨다. 예를 들어, 상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)가 로우 레벨로 인에이블될 때만 상기 다운 매트 컬럼 라인(YI_LD)과 상기 업 매트 컬럼 라인(YI_LU)을 연결시킨다. 상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)가 하이 레벨로 디스에이블되면 상기 다운 매트 컬럼 라인(YI_LD)과 상기 업 매트 컬럼 라인(YI_LU)을 분리시킨다.
본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 정리하면 다음과 같다.
상기 로우 어드레스(R_add)를 디코딩한 결과가 다운 매트(410)에 포함된 워드라인을 활성화시키는 것인지 업 매트(420)에 포함된 워드라인을 활성화시키는지는 상기 복수개의 로우 디코딩 신호(Dec_R<0:n>) 중 하나의 로우 디코딩 신호(Dec_R<i>)로 알 수 있고, 이렇게 상기 다운 매트(410) 또는 상기 업 매트(420)를 활성화시키는(매트에 포함된 워드라인이 인에이블되면 매트는 활성화되었다고 정의함) 로우 디코딩 신호(Dec_R<i>)를 상기 업/다운 매트 선택 신호(Dec_R<i>)라고 명칭한다.
컬럼 디코더(200)에서 생성된 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)가 컬럼 드라이버(300)에 입력되고, 상기 복수개의 컬럼 디코딩 신호(Dec_Y<0:2>)가 모두 인에이블되면 상기 컬럼 드라이버(300)는 상기 다운 매트 컬럼 라인(YI_LD)를 외부 전압(VDD)의 전압 레벨로 구동시킨다. 이때, 상기 컬럼 드라이버(300)는 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD)를 구동시킬 때 구동력을 결정할 수 있다. 즉, 상기 업/다운 매트 선택 신호(Dec_R<i>)가 디스에이블될 때 즉, 상기 다운 매트(410) 및 상기 업 매트(420) 중 상기 다운 매트(410)가 활성화 될 때(상기 다운 매트(410)에 포함된 워드라인들 중 하나가 활성화 될 때)보다 상기 업 매트(420)가 활성화될 때(상기 업 매트(420)에 포함된 워드라인들 중 하나가 활성화될 때) 더 큰 구동력으로 상기 다운 매트 컬럼 라인(YI_LD)이 구동된다.
이때, 상기 연결부(430)는 상기 업/다운 매트 선택 신호(Dec_R<i>)에 응답하여 상기 다운 매트 컬럼 라인(YI_LD)을 상기 업 매트 컬럼 라인(YI_LU)과 연결 또는 분리시킨다.
상기 업/다운 매트 선택 신호(Dec_R<i>)가 인에이블되어 상기 업 매트(420)가 활성화되면 상기 연결부(430)는 상기 다운 매트 컬럼 라인(YI_LD)을 상기 업 매트 컬럼 라인(YI_LU)과 연결시키고, 상기 컬럼 드라이버(300)는 상기 다운 매트 컬럼 라인(YI_LD)을 상기 업/다운 매트 선택 신호(Dec_R<i>)가 디스에이블될 때보다 더 큰 구동력으로 구동시킨다. 따라서, 상기 업 매트 컬럼 라인(YI_LU)은 더 큰 구동력으로 구동되는 상기 다운 매트 컬럼 라인(YI_LD)에 의해 구동된다. 이때, 상기 컬럼 드라이버(300)는 고정 드라이버(320)와 가변 드라이버(330)가 모두 상기 다운 매트 컬럼 라인(YI_LD)을 구동시킨다.
상기 업/다운 매트 선택 신호(Dec_R<i>)가 디스에이블되어 상기 다운 매트(410)가 활성화되면 상기 연결부(430)는 상기 다운 매트 컬럼 라인(YI_LD)을 상기 업 매트 컬럼 라인(YI_LU)과 분리시키고, 상기 컬럼 드라이버(300)는 상기 다운 매트 컬럼 라인(YI_LD)을 상기 업/다운 매트 선택 신호(Dec_R<i>)가 인에이블될 때보다 더 작은 구동력으로 구동시킨다. 따라서 상기 업 매트 컬럼 라인(YI_LU)은 상기 다운 매트 컬럼 라인(YI_LD)과 분리되어 구동되지 않고, 상기 다운 매트 컬럼 라인(YI_LD)만이 구동된다. 이때, 상기 컬럼 드라이버(300)는 상기 고정 드라이버(320) 및 상기 가변 드라이버(330) 중 상기 고정 드라이버(320)만이 상기 다운 매트 컬럼 라인(YI_LD)을 구동시킨다.
결국, 본 발명의 실시예에 따른 반도체 메모리 장치는 업 매트와 다운 매트에 모두 연결된 컬럼 선택 라인을 업 매트와 다운 매트의 활성화 여부에 따라 업 매트 쪽 컬럼 선택 라인과 다운 매트 쪽 컬럼 선택 라인을 연결 및 분리시키고, 업 매트 쪽 컬럼 선택 라인과 다운 매트 쪽 컬럼 선택 라인이 모두 구동되어야 할 경우 두 개의 드라이버(고정 드라이버 및 가변 드라이버)가 모두 컬럼 선택 라인을 구동시킨다. 또한 다운 매트 쪽 컬럼 선택 라인 및 업 매트 쪽 컬럼 선택 라인 중 하나의 컬럼 선택 라인만이 구동될 때는 하나의 드라이버(고정 드라이버)가 컬럼 선택 라인을 구동시킨다. 그러므로, 구동되어야 하는 컬럼 선택 라인의 길이에 따라 컬럼 선택 라인의 구동력을 결정하여 구동시키기 때문에 반도체 메모리 장치의 전력 소모를 줄일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 업 매트 컬럼 라인을 구비한 업 매트;
    다운 매트 컬럼 라인을 구비한 다운 매트;
    업/다운 매트 선택 신호 및 컬럼 디코딩 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 컬럼 드라이버; 및
    상기 업/다운 매트 선택 신호에 응답하여 상기 업 매트 컬럼 라인 및 상기 다운 매트 컬럼 라인을 연결 및 분리시키는 연결부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    로우 어드레스를 디코딩하여 로우 디코딩 신호를 생성하는 로우 디코더, 및
    컬럼 어드레스를 디코딩하여 상기 컬럼 디코딩 신호를 생성하는 컬럼 디코더를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 업/다운 매트 선택 신호는
    상기 로우 디코딩 신호 중 하나의 신호인 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 업/다운 매트 선택 신호는
    상기 업 매트 및 상기 다운 매트 중 하나의 매트를 활성화시키는 신호이고,
    상기 업/다운 매트 선택 신호가 인에이블되면 상기 업 매트를 활성화시키고,
    상기 업/다운 매트 선택 신호가 디스에이블되면 상기 다운 매트를 활성화시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 컬럼 드라이버는
    상기 컬럼 디코딩 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키고, 상기 업/다운 매트 선택 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시킬 구동력을 결정하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 컬럼 드라이버는
    상기 업/다운 매트 선택 신호가 인에이블되면 상기 업/다운 매트 선택 신호가 디스에이블될 때보다 더 큰 구동력으로 상기 다운 매트 컬럼 라인을 구동시키는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 컬럼 드라이버는
    상기 컬럼 디코딩 신호에 응답하여 드라이빙 인에이블 신호를 생성하는 드라이버 활성화 판단부,
    상기 드라이빙 인에이블 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 고정 드라이버, 및
    상기 드라이빙 인에이블 신호 및 상기 업/다운 매트 선택 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 가변 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 고정 드라이버는
    상기 드라이빙 인에이블 신호가 인에이블되면 상기 다운 매트 컬럼 라인을 구동시키고,
    상기 가변 드라이버는
    상기 드라이빙 인에이블 신호 및 상기 업/다운 매트 선택 신호가 모두 인에이블되면 상기 다운 매트 컬럼 라인을 구동시키는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 1 항에 있어서,
    상기 연결부는
    상기 업/다운 매트 선택 신호가 인에이블되면 상기 업 매트 컬럼 라인과 상기 다운 매트 컬럼 라인을 연결시키고,
    상기 업/다운 매트 선택 신호가 디스에이블되면 상기 업 매트 컬럼 라인과 상기 다운 매트 컬럼 라인을 분리시키는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 다운 매트 컬럼 라인과 상기 업 매트 컬럼 라인이 연결될 경우 상기 컬럼 드라이버에 의해 상기 다운 매트 컬럼 라인 및 상기 업 매트 컬럼 라인이 구동되는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 연결부는
    상기 업/다운 매트 선택 신호가 디스에이블되면 상기 업 매트 컬럼 라인을 초기화시키는 것을 특징으로 하는 반도체 메모리 장치.
  12. 업 매트 컬럼 라인을 구비한 업 매트;
    다운 매트 컬럼 라인을 구비한 다운 매트;
    로우 어드레스에 응답하여 상기 업 매트 컬럼 라인과 상기 다운 매트 컬럼 라인을 연결 및 분리시키는 연결부; 및
    컬럼 어드레스 및 상기 로우 어드레스에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 컬럼 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 로우 어드레스를 디코딩하여 로우 디코딩 신호를 생성하는 로우 디코더,
    상기 컬럼 어드레스를 디코딩하여 컬럼 디코딩 신호를 생성하는 컬럼 디코더를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 연결부는
    상기 로우 디코딩 신호 중 하나에 응답하여 상기 업 매트 컬럼 라인과 상기 다운 매트 컬럼 라인을 연결 및 분리시키는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 컬럼 드라이버는
    상기 컬럼 디코딩 신호 및 상기 연결부에 입력되는 로우 디코딩 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 컬럼 드라이버는
    상기 연결부에 입력되는 로우 디코딩 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 구동력을 결정하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 16 항에 있어서,
    상기 컬럼 드라이버는
    상기 컬럼 디코딩 신호에 응답하여 드라이빙 인에이블 신호를 생성하는 드라이버 활성화 판단부,
    상기 드라이빙 인에이블 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 고정 드라이버, 및
    상기 연결부에 입력되는 로우 디코딩 신호 및 상기 드라이빙 인에이블 신호에 응답하여 상기 다운 매트 컬럼 라인을 구동시키는 가변 드라이버를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020160023604A 2016-02-26 2016-02-26 반도체 메모리 장치 KR102468863B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160023604A KR102468863B1 (ko) 2016-02-26 2016-02-26 반도체 메모리 장치
US15/251,053 US9704548B1 (en) 2016-02-26 2016-08-30 Semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160023604A KR102468863B1 (ko) 2016-02-26 2016-02-26 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20170100993A true KR20170100993A (ko) 2017-09-05
KR102468863B1 KR102468863B1 (ko) 2022-11-18

Family

ID=59257587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160023604A KR102468863B1 (ko) 2016-02-26 2016-02-26 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US9704548B1 (ko)
KR (1) KR102468863B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142962B1 (ko) * 1995-05-12 1998-08-17 김광호 계급적 컬럼선택라인구조를 가지는 반도체 메모리 장치
US6243317B1 (en) * 1998-10-14 2001-06-05 Kabushiki Kaisha Toshiba Semiconductor memory device which activates column lines at high speed
KR20030058509A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 칼럼 디코딩 정보를 이용하여 워드 라인을 인에이블시키는반도체 메모리 장치 및 그 구동 방법
KR20030091765A (ko) * 2002-05-23 2003-12-03 엘피다 메모리, 아이엔씨. 반도체 메모리 장치 및 그 제어 방법
KR100695288B1 (ko) * 2006-03-07 2007-03-16 주식회사 하이닉스반도체 반도체 메모리의 컬럼 디코딩 장치
KR20090047993A (ko) * 2007-11-09 2009-05-13 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 어드레스 디코딩 회로
KR20110076321A (ko) * 2009-12-29 2011-07-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법
KR20140029841A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101733A (ja) * 2011-11-09 2013-05-23 Elpida Memory Inc 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142962B1 (ko) * 1995-05-12 1998-08-17 김광호 계급적 컬럼선택라인구조를 가지는 반도체 메모리 장치
US6243317B1 (en) * 1998-10-14 2001-06-05 Kabushiki Kaisha Toshiba Semiconductor memory device which activates column lines at high speed
KR20030058509A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 칼럼 디코딩 정보를 이용하여 워드 라인을 인에이블시키는반도체 메모리 장치 및 그 구동 방법
KR20030091765A (ko) * 2002-05-23 2003-12-03 엘피다 메모리, 아이엔씨. 반도체 메모리 장치 및 그 제어 방법
KR100695288B1 (ko) * 2006-03-07 2007-03-16 주식회사 하이닉스반도체 반도체 메모리의 컬럼 디코딩 장치
KR20090047993A (ko) * 2007-11-09 2009-05-13 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 어드레스 디코딩 회로
KR20110076321A (ko) * 2009-12-29 2011-07-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법
KR20140029841A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
US9704548B1 (en) 2017-07-11
KR102468863B1 (ko) 2022-11-18

Similar Documents

Publication Publication Date Title
US20140369149A1 (en) Word line drivers and semiconductor memory devices including the same
JP2011165307A (ja) 回路デバイス及びワード線ドライバ
US9214210B2 (en) Semiconductor memory apparatus, block decoder therefor, and decoding method thereof
US7227806B2 (en) High speed wordline decoder for driving a long wordline
US10020048B2 (en) Integrated circuit including embedded memory device for performing dual-transient word line assist using triple power source and device having the same
US7652934B2 (en) Semiconductor memory device
US7366038B2 (en) Circuit and method of driving a word line of a memory device
US10867666B2 (en) Memory unit
JP3967064B2 (ja) ローデコーダ及びカラムデコーダを有する半導体メモリ装置
JP2010009737A (ja) サブワードラインドライバーを含む半導体メモリ装置
CN110148433B (zh) 一种dram全局字线驱动电路及其降低漏电的方法
US8767500B2 (en) Buffer circuit and word line driver using the same
KR20170100993A (ko) 반도체 메모리 장치
US7944275B2 (en) VPP pumping circuit and VPP pumping method using the same
US9530471B1 (en) Semiconductor memory apparatus
US20110211398A1 (en) Memory device and associated main word line and word line driving circuit
US10410702B2 (en) Address decoder and semiconductor memory device including the same
JP2005353204A (ja) 半導体記憶装置
KR102036918B1 (ko) 반도체메모리장치
KR100399975B1 (ko) 포지티브 챠지 펌핑 전압 스위칭 회로 및 그를 이용한플래쉬 메모리의 로우 디코더 회로
CN108735258B (zh) 地址译码器电路
US9190123B2 (en) Semiconductor devices and semiconductor systems including the same
US8351272B2 (en) Apparatuses and methods to reduce power consumption in digital circuits
KR100307638B1 (ko) 반도체 메모리 장치의 칼럼 디코더
US8068377B2 (en) Semiconductor memory device to reduce off-current in standby mode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant