KR20170098239A - Hole plug for thin laminate - Google Patents

Hole plug for thin laminate Download PDF

Info

Publication number
KR20170098239A
KR20170098239A KR1020177018501A KR20177018501A KR20170098239A KR 20170098239 A KR20170098239 A KR 20170098239A KR 1020177018501 A KR1020177018501 A KR 1020177018501A KR 20177018501 A KR20177018501 A KR 20177018501A KR 20170098239 A KR20170098239 A KR 20170098239A
Authority
KR
South Korea
Prior art keywords
hole
dielectric layer
less
conductive foil
laminate structure
Prior art date
Application number
KR1020177018501A
Other languages
Korean (ko)
Other versions
KR102594179B1 (en
Inventor
신이치 이케타니
데일 커스틴
Original Assignee
산미나 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산미나 코포레이션 filed Critical 산미나 코포레이션
Publication of KR20170098239A publication Critical patent/KR20170098239A/en
Application granted granted Critical
Publication of KR102594179B1 publication Critical patent/KR102594179B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0713Plating poison, e.g. for selective plating or for preventing plating on resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Abstract

라미네이트 구조체에 홀 플러그를 형성하기 위한 방법이 제공된다. 적어도 유전층 및 유전층의 제1 측면 상의 제1 도전성 호일을 포함하는 라미네이트 구조체가 형성된다. 유전층의 제2 측면으로부터 제1 도전성 호일을 향하고 유전층을 적어도 부분적으로 관통하여 연장되는 비관통된 또는 블라인드 홀이 라미네이트 구조체에 형성되며, 홀은 10 대 1 미만의 홀 깊이 대 홀 직경 종횡비를 갖는다. 더 다른 예에서, 홀 종횡비는 1 대 1 미만일 수 있다. 그 다음, 비아 필 잉크는 홀에 증착될 수 있다. 그 다음, 비아 필 잉크는 홀 플러그를 형성하기 위해 건조되고/되거나 경화된다.A method for forming a hole plug in a laminate structure is provided. A laminate structure is formed that includes at least a dielectric layer and a first conductive foil on a first side of the dielectric layer. A non-perforated or blind hole is formed in the laminate structure that extends from the second side of the dielectric layer at least partially through the dielectric layer and toward the first conductive foil, the hole having a hole depth to hole diameter aspect ratio of less than 10 to 1. In yet another example, the hole aspect ratio may be less than one to one. The via fill ink can then be deposited in the hole. The via fill ink is then dried and / or cured to form a hole plug.

Description

얇은 라미네이트를 위한 홀 플러그{HOLE PLUG FOR THIN LAMINATE}[0001] HOLE PLUG FOR THIN LAMINATE FOR THIN LAMINATE [0002]

본 출원은 2014년 12월 23일에 출원된 미국 가출원 번호 제62/096011호, 및 2014년 12월 24일에 출원된 미국 가출원 번호 제62/096817에 대한 우선권을 주장한다.This application claims priority to U.S. Provisional Application No. 62/096011, filed December 23, 2014, and U.S. Provisional Application No. 62/096817, filed December 24,

다양한 특징들은 라미네이트 구조체들에 관한 것으로서, 보다 구체적으로는 얇은 라미네이트 구조체들 내에 홀 플러그들을 형성하는 방법에 관한 것이다.Various features relate to laminate structures, and more particularly to methods of forming hole plugs in thin laminate structures.

인쇄 회로 기판들과 같은 라미네이트 구조체들은 전형적으로 추가적인 외부 시트들/층들을 갖는 서브-복합 구조체 및/또는 다른 서브-복합 구조체들을 먼저 적층함으로써 제조된다. 하나 이상의 홀들은 비아 홀들을 위해 서브-복합체 내에 형성된다(예를 들어, 드릴링). 라미네이트들이 더 얇아지고 홀들의 직경이 더 커지는 경우, 전통적인 홀 충전 재료들 및 공정들을 사용하는 것이 부적합해진다. Laminate structures such as printed circuit boards are typically fabricated by first depositing sub-composite structures and / or other sub-composite structures with additional external sheets / layers. One or more holes are formed in the sub-composite (e. G., Drilling) for via holes. If the laminations are thinner and the diameters of the holes are larger, it becomes inappropriate to use conventional hole filling materials and processes.

그 결과, 얇은 라미네이트 구조체들에 홀 플러그들을 효율적이고 비용 효율적인 방식으로 생성하는 방법이 요구된다.As a result, there is a need for a way to create hole plugs in thin, laminate structures in an efficient and cost-effective manner.

제1 양태는 라미네이트 구조체에 홀 플러그를 형성하는 방법을 제공한다. 적어도 유전층 및 유전층의 제1 측면 상의 제1 도전성 호일을 포함하는 라미네이트 구조체가 형성된다. 유전층의 제2 측면으로부터 제1 도전성 호일을 향하고 유전층을 적어도 부분적으로 관통하여 연장되는 비관통된 또는 블라인드 홀이 라미네이트 구조체에 형성되며, 홀은 10 대 1의 홀 깊이 대 홀 직경 종횡비를 갖는다. 다른 예에서, 홀 종횡비(예를 들어, 홀 깊이 대 홀 직경 비율)는 3 대 1 미만이다. 더 다른 예에서, 홀 종횡비는 1 대 1 미만일 수 있다. 그 다음, 비아 필 잉크는 홀에 증착될 수 있다. 그 다음, 비아 필 잉크는 홀 플러그를 형성하기 위해 건조되고/되거나 경화된다.The first aspect provides a method of forming a hole plug in a laminate structure. A laminate structure is formed that includes at least a dielectric layer and a first conductive foil on a first side of the dielectric layer. A non-perforated or blind hole is formed in the laminate structure that extends from the second side of the dielectric layer at least partially through the dielectric layer to the first conductive foil and the holes have a hole depth to hole diameter aspect ratio of 10 to 1. In another example, the hole aspect ratio (e.g., hole depth to hole diameter ratio) is less than three to one. In yet another example, the hole aspect ratio may be less than one to one. The via fill ink can then be deposited in the hole. The via fill ink is then dried and / or cured to form a hole plug.

라미네이트 구조체는 유전층의 제2 측면 상에 제2 도전성 호일을 더 포함할 수 있으며, 여기서 제2 도전성 호일은 홀에 의해 관통된다. 추가적으로, 라미네이트 구조체는 제2 도전성 호일 상에 일회용 층을 더 포함할 수 있다.The laminate structure may further comprise a second conductive foil on the second side of the dielectric layer, wherein the second conductive foil is penetrated by the holes. Additionally, the laminate structure may further comprise a disposable layer on the second conductive foil.

그 다음, 다층 인쇄 회로 기판은 라미네이트 구조체로 형성될 수 있다.The multilayer printed circuit board may then be formed of a laminate structure.

추가적으로, 도금된 스루 홀은 홀 플러그된 재료를 통해 형성될 수 있다. 홀은 125도 이상인 포인트 각도를 갖는 드릴로 형성될 수 있다.Additionally, plated through holes may be formed through the hole plug material. The hole may be formed with a drill having a point angle of 125 degrees or more.

하나의 경우에서, 홀은 155도 이상인 포인트 각도를 갖는 드릴로 형성될 수 있다. 즉, 홀은 155도 이상인 포인트 각도를 갖는 코너를 갖는 하단 부분을 가질 수 있다. 이러한 방식으로, 드릴은 홀 내에 트리밍된 하단 코너를 형성하도록 구성될 수 있다. 홀의 하단은 트리밍된 하단 코너 사이에서 평탄할 수 있다(즉, 포인트 아님).In one case, the hole may be formed with a drill having a point angle of greater than 155 degrees. That is, the hole may have a lower portion with a corner having a point angle of greater than 155 degrees. In this way, the drill can be configured to form a bottomed corner trimmed in the hole. The bottom of the hole may be flat (i.e. not a point) between the trimmed bottom corners.

일부 예들에서, 비아 필 잉크는:(a) 스크린 인쇄,(b) 스텐실 인쇄, 또는 (c) 비아 필 잉크를 홀로 스퀴징하는 것 중 적어도 하나에 의해 증착될 수 있다. 일부 경우들에서, 비아 필 잉크 증착은 진공에 의해 보조될 수 있다. 더 다른 경우들에서, 비아 필 잉크는 (예를 들어, 경화전에) 진공 챔버에서 탈포(debubbled)될 수 있다.In some instances, the via fill ink may be deposited by at least one of: (a) screen printing, (b) stencil printing, or (c) holoscoping the via fill ink. In some cases, non-peel ink deposition can be assisted by vacuum. In yet other cases , the via fill ink may be debubbled in the vacuum chamber (e.g., before curing).

일부 경우들에서, 비아 필 잉크는 오븐 내에서 건조되고/되거나 경화될 수 있다. 일부 구현예들에서, 진공 건조 및 열 경화 처리들은 비아 필 잉크를 경화하기 위해 동시에 수행될 수 있다.In some cases, the via fill ink may be dried and / or cured in an oven. In some embodiments, vacuum drying and heat curing treatments may be performed simultaneously to cure the non-fill ink.

일부 구현예들에서, 제1 도전성 호일은 12 온스(ounce) 이하, 2 온스 이하, 또는 1 온스 이하의 두께를 가질 수 있다. 다른 구현예들에서, 유전층은 20 밀(mil) 이하, 16 밀 이하, 또는 12 밀 이하의 두께를 가질 수 있다.In some embodiments, the first conductive foil may have a thickness of less than 12 ounces, less than 2 ounces, or less than 1 ounce. In other embodiments, the dielectric layer may have a thickness of less than 20 mils, less than 16 mils, or less than 12 mils.

홀 플러그는 금속 도금을 방지하는 도금 레지스트 또는 재료로부터 이루어질 수 있다.The hole plug can be made of a plating resist or material that prevents metal plating.

제2 양태는 홀 플러그를 갖는 라미네이트 구조체를 제공한다. 라미네이트 구조체는 적어도 유전층 및 유전층의 제1 측면 상의 제1 도전성 호일을 포함할 수 있다. 라미네이트 구조체 내의 비관통된 또는 블라인드 홀은 유전층의 제2 측면으로부터 제1 도전성 호일을 향해 연장될 수 있으며, 홀은 10 대 1 미만의 홀 깊이 대 홀 직경 종횡비를 갖는다. 비아 필 잉크는 홀 플러그를 형성하기 위해 홀에 증착될 수 있다. 라미네이트는 제2 도전성 호일을 더 포함할 수 있으며, 여기서 제2 도전성 호일은 홀에 의해 관통된다. 다수의 도전성 및 유전층들은 다층 인쇄 회로 기판을 구성하기 위해 라미네이트 구조체에 결합된다.The second aspect provides a laminate structure having a hole plug. The laminate structure may include at least a dielectric layer and a first conductive foil on a first side of the dielectric layer. The non-perforated or blind holes in the laminate structure may extend from the second side of the dielectric layer toward the first conductive foil and the holes have a hole depth to hole diameter aspect ratio of less than 10 to 1. The via fill ink may be deposited in the hole to form a hole plug. The laminate may further comprise a second conductive foil, wherein the second conductive foil is penetrated by the holes. The plurality of conductive and dielectric layers are bonded to the laminate structure to form a multilayer printed circuit board.

추가적으로, 라미네이트 구조체는 홀 플러그된 재료를 통해 도금된 스루 홀을 포함할 수 있다. 다양한 예들에서, 홀 종횡비는 3 대 1 미만, 또는 1 대 1 미만일 수 있다. 홀은 트리밍된 하단 코너를 가질 수 있다. 일 예에서, 비아 홀의 트리밍된 하단 코너는 125도 이상인 포인트 각도를 가질 수 있다. 다른 예에서, 비아 홀의 트리밍된 하단 코너는 155도 이상인 포인트 각도를 가질 수 있다.Additionally, the laminate structure may include plated through holes through the hole plug material. In various examples, the hole aspect ratio may be less than 3 to 1, or less than 1 to 1. The holes may have a trimmed bottom corner. In one example, the trimmed bottom corner of the via hole may have a point angle of greater than 125 degrees. In another example, the trimmed bottom corner of the via hole may have a point angle of greater than 155 degrees.

일부 경우들에서, 제1 도전성 호일은 12 온스 이하, 2 온스 이하, 또는 3 미크론 이하의 두께를 가질 수 있다. 다른 경우들에서, 유전층은 20 밀 이하, 16 밀 이하, 또는 12 밀 이하의 두께를 가질 수 있다.In some cases, the first conductive foil may have a thickness of 12 ounces or less, 2 ounces or less, or 3 microns or less. In other instances, the dielectric layer may have a thickness of 20 mils or less, 16 mils or less, or 12 mils or less.

홀 플러그는 금속 도금을 방지하는 도금 레지스트 또는 재료일 수 있다.The hole plug may be a plating resist or material that prevents metal plating.

제3 양태는 라미네이트 구조체에 홀 플러그를 형성하기 위한 방법을 제공한다. 유전층, 유전층의 제1 측면 상의 제1 도전성 호일, 및 유전층의 제2 측면 상의 제2 도전성 호일을 포함하는 라미네이트 구조체가 형성될 수 있다. 제2 도전성 호일은 제2 도전성 호일 상에 유전층의 부분을 노출시키는 구멍을 형성하기 위해 마스킹되고 에칭될 수 있다. 레이저 드릴링은 제1 도전성 호일을 향하고 유전층을 적어도 부분적으로 관통하여 연장되는 비관통된 또는 블라인드 홀을 형성하기 위해 라미네이트 구조체의 노출된 부분을 통해 수행될 수 있으며, 홀은 10 대 1 미만의 홀 깊이 대 홀 직경 종횡비를 갖는다. 비아 필 잉크는 홀 플러그를 형성하기 위해 홀에 증착되고 경화된다. 제2 도전성 호일은 홀에 의해 관통될 수 있다.The third aspect provides a method for forming a hole plug in a laminate structure. A laminate structure including a dielectric layer, a first conductive foil on a first side of the dielectric layer, and a second conductive foil on a second side of the dielectric layer. The second conductive foil may be masked and etched to form holes that expose portions of the dielectric layer on the second conductive foil. Laser drilling may be performed through the exposed portion of the laminate structure to form a non-penetrating or blind hole that extends through at least partially through the dielectric layer and faces the first conductive foil, wherein the hole has a hole depth of less than 10 to 1 And a large hole diameter aspect ratio. The via fill ink is deposited and cured in the hole to form a hole plug. The second conductive foil may be penetrated by the hole.

라미네이트 구조체는 제2 도전성 호일 상에 일회용 층을 포함할 수 있다.The laminate structure may comprise a disposable layer on the second conductive foil.

도 1은 충전된 비아 홀을 갖는 비관통된 라미네이트 구조체의 구성의 단면도를 예시한다.
도 2는 홀 플러그를 갖는 비관통된 얇은 라미네이트 구조체를 형성하는 방법을 예시하는 흐름도이다.
도 3은 레이저-드릴링된 충전된 비아 홀을 갖는 비관통된 라미네이트 구조체의 구성의 단면도를 예시한다.
도 4는 홀 플러그를 갖는 얇은 라미네이트 구조체를 형성하는 방법을 예시하는 흐름도이다.
도 5는 도 1 및 도 2에 따른 홀에 대해 사용될 수 있는 예시적인 드릴을 예시한다.
Figure 1 illustrates a cross-sectional view of the configuration of a non-penetrating laminate structure having filled via holes.
Figure 2 is a flow chart illustrating a method of forming a non-perforated thin laminate structure having a hole plug.
Figure 3 illustrates a cross-sectional view of the construction of a non-penetrating laminate structure having laser-drilled filled via holes.
Figure 4 is a flow chart illustrating a method of forming a thin laminate structure having a hole plug.
Figure 5 illustrates an exemplary drill that may be used for the holes according to Figures 1 and 2.

이하의 설명에서, 특정 상세들은 본 개시의 다양한 양태들의 완전한 이해를 제공하기 위해 주어진다. 그러나, 양태들은 이들 특정 상세들 없이 실시될 수 있다는 점에 당업자에 의해 이해될 것이다. 예를 들어, 회로들은 불필요한 상세로 양태들을 모호하게 하는 것을 회피하기 위해 블록도로 도시될 수 있다. 다른 경우들에서, 공지된 회로들, 구조들 및 기술들은 본 개시의 양태들을 모호하게 하지 않도록 상세히 도시되지 않을 수 있다.In the following description, specific details are given to provide a thorough understanding of various aspects of the disclosure. However, it will be understood by those skilled in the art that aspects may be practiced without these specific details. For example, circuits may be shown in block diagrams to avoid obscuring aspects with unnecessary detail. In other instances, well-known circuits, structures, and techniques may not be shown in detail in order not to obscure aspects of the present disclosure.

단어 "예시적인"은 본원에서 "예, 경우, 또는 예시"의 역할을 하는 것을 의미하기 위해 사용된다. "예시적인"으로서 본원에서 설명되는 임의의 구현예 또는 양태는 본 개시의 다른 양태들에 대해 바람직하거나 장점이 있는 것으로 반드시 해석되지 않는다. 또한, 용어 "양태들"은 본 개시의 모든 양태들이 동작의 논의된 특징, 장점 또는 모드를 포함하는 것을 요구하지 않는다.The word "exemplary" is used herein to mean serving as an example, instance, or illustration. Any embodiment or aspect described herein as "exemplary " is not necessarily to be construed as preferred or advantageous over other aspects of the disclosure. Furthermore, the term "aspects" does not require all aspects of the present disclosure to include the discussed features, advantages or modes of operation.

충전된 Charged 비아Via 홀을 갖는 예시적인  Exemplary with holes 비관통된Non-perforated 얇은 라미네이트 구조체 Thin laminate structure

도 1은 충전된 비아 홀을 갖는 비관통된(unpierced) 라미네이트 구조체(100)의 구성의 단면도를 예시한다. 제1 단계(A 단계)에서, 라미네이트 구조체(100)는 제1 도전층 또는 호일(106)(예를 들어, 구리 호일) 및/또는 제2 도전층 또는 호일(104) 사이에 끼여있는 유전층(102)을 포함하는 것에 의해 형성될 수 있다. 양면 라미네이트(100)가 예시되었지만, 단면 라미네이트(즉, 하나의 유전층 및 하나의 도전층 또는 호일) 및/또는 언클래드 라미네이트가 또한 사용되도록 고려된다. 일 예에서, 제1 도전층 또는 호일(106) 및 제2 도전층 또는 호일(104)은 통상적으로 이용 가능한 구리 호일 두께, 예를 들어 대략 12 온스(oz)(대략.. 420 미크론(micron) 두께 이하)와 3 미크론 두께 이하 사이에서 선택될 수 있다. 일 예에서, 유전층(102)은 20 밀(mil) 이하의 두께를 가질 수 있다.1 illustrates a cross-sectional view of the configuration of a unpierced laminate structure 100 having filled via holes. In step 1 (step A), the laminate structure 100 includes a first conductive layer or foil 106 (e.g., a copper foil) and / or a dielectric layer sandwiched between the second conductive layer or foil 104 102). ≪ / RTI > Although a double-sided laminate 100 is illustrated, cross-sectional laminates (i.e., one dielectric layer and one conductive layer or foil) and / or an unclad laminate are also contemplated for use. In one example, the first conductive layer or foil 106 and the second conductive layer or foil 104 are formed using a conventionally available copper foil thickness, for example, approximately 12 oz (approximately 420 microns) Thickness) and 3 microns or less in thickness. In one example, the dielectric layer 102 may have a thickness of 20 mils or less.

제2 단계(B 단계)에서, 드릴(108)은 제2 도전층 또는 호일(104) 및 유전층(102)을 관통하여 비관통된 또는 블라인드 홀(110)을 형성하기 위해 사용될 수 있지만, 제1 도전층 또는 호일(106)을 관통하거나 이를 관통하여 부분적으로만 드릴링하지 않는다. 제1 도전층 또는 호일(106)을 관통하는 것 없이 적어도 제2 도전층 또는 호일(104)을 관통하는 비관통된 또는 블라인드 홀(110)을 만들기 위해, 드릴 포인트 각도는 125도 이상일 수 있다. 대안적으로, 사용되는 드릴링 머신은 라미네이트 구조체(100)의 표면 또는 드릴 깊이로부터 깊이 센서를 가질 수 있다. 더 다른 구현예에서, 드릴 머신은 드릴이 제1 및/또는 제2 도전성층 또는 호일을 접촉하는 때를 감지하기 위해 센서들을 가질 수 있다.In the second step (step B), the drill 108 may be used to form the non-penetrating or blind hole 110 through the second conductive layer or foil 104 and the dielectric layer 102, But does not penetrate or penetrate the conductive layer or foil 106 and only partially drill. The drill point angle may be greater than 125 degrees to create a non-penetrating or blind hole (110) through at least the second conductive layer or foil (104) without penetrating the first conductive layer or foil (106). Alternatively, the drilling machine used may have a depth sensor from the surface or drill depth of the laminate structure 100. In yet another embodiment, the drill machine may have sensors to sense when the drill contacts the first and / or second conductive layer or foil.

제3 단계(C 단계)에서, 홀(110)은 비관통된 라미네이트 구조체(100) 내에 형성되었다. 얇은 라미네이트(100)가 사용되었기 때문에, 홀 깊이 대 홀 직경의 종횡비는 10:1 이하, 5:1 이하, 4:1 이하, 3:1 이하, 2:1 이하, 1:1 이하, 1:2 이하, 1:3 이하, 또는 1:10 이하일 수 있다는 점이 주목된다. 예를 들어, 홀 깊이가 100 미크론 깊이이고, 홀 직경이 1 밀리미터 폭이라면, 이때, 종횡비(즉, 홀 깊이 대 홀 직경 비율)는 1:10 또는 0.1일 수 있다. 종래 비아 필 잉크 및 홀 필러 머신들은 5:1 이상의 종횡비들을 갖는 스루 홀들을 대상으로 하기 위해 설계된다.In the third step (step C), the hole 110 is formed in the non-penetrating laminate structure 100. The aspect ratio of the hole depth to the hole diameter is preferably 10: 1 or less, 5: 1 or less, 4: 1 or less, 3: 1 or less, 2: 1 or less, 1: 2 or less, 1: 3 or less, or 1:10 or less. For example, if the hole depth is 100 microns deep and the hole diameter is 1 millimeter wide, then the aspect ratio (i.e., hole depth to hole diameter ratio) may be 1:10 or 0.1. Conventional via fill ink and hole filler machines are designed to target through holes having aspect ratios of 5: 1 or greater.

제4 단계(D 단계)에서, 비아 필 잉크(112)(또는 유사한 점도의 다른 유사 비아 필 재료)는 홀 필러 머신을 사용하여 홀(110) 안으로 증착된다. 일 예에서, 홀 필러 머신은 비아 필 잉크 내의 기포들을 방지하기 위해 진공 보조 공정을 특징으로 할 수 있다. 일단 홀(110)에 삽입되면, 비아 필 잉크(112)는 홀 플러그를 형성할 수 있다. 일 예에서, 비아 필 잉크(112)는 도금 레지스트 재료일 수 있다. 다양한 접근법들에 따르면, 비아 필 잉크(112)는 스크린 또는 스텐실 인쇄에 의해, 잉크 디스펜서에 의해, 표면 상에서의 스퀴징 인에 의해 증착될 수 있고 이들 공정은 진공에 의해 보조될 수 있다. 일부 구현예들에서, 라미네이트 기판(100)의 표면 상에 형성되는 비아는 일회용 층으로 제조될 수 있어서, 비아 필 잉크가 홀(110)에 증착된 후에, 일회용 층은 라미네이트 구조체(100)의 표면을 세정하기 위해 제거될 수 있다.In the fourth step (step D), the via fill ink 112 (or other similar via fill material of similar viscosity) is deposited into the hole 110 using a hole filler machine. In one example, the hole filler machine may feature a vacuum assisted process to prevent bubbles in the non-fill ink. Once inserted into the hole 110, the via fill ink 112 may form a hole plug. In one example, the via fill ink 112 may be a plating resist material. According to various approaches, via-fill ink 112 may be deposited by screen or stencil printing, by ink dispenser, by squeegeeing on the surface, and these processes may be assisted by vacuum. In some embodiments, the vias formed on the surface of the laminate substrate 100 may be made of a disposable layer so that after the non-peel ink is deposited in the hole 110, the disposable layer is removed from the surface of the laminate structure 100 Lt; / RTI >

홀 깊이 대 홀 직경의 낮은 종횡비(예를 들어, 10:1 이하, 5:1 이하, 4:1 이하, 3:1 이하, 2:1 이하, 1:1 이하, 1:2 이하, 또는 1:10 이하의 종횡비) 때문에, 종래 비아 필 재료들 및/또는 공정들은 잘 작동하지 않는다. 종래 비아 필 재료는 홀(110)을 적절하게 충전할 수 없고 종래 필러 머신은 홀 플러그 내의 기포들에 대한 원인일 수 있다는 점이 이해되어야 한다. 제안된 접근법에서, 비아 필 잉크가 홀(110)에 유동하여 이를 충전하는 것을 허용하는 적절한 점도 및 요변성 특성(thixotropic property) 조합된 비아 필 잉크가 사용된다. 다양한 예들에서, 비아 필 잉크(112)는 섭씨 25도에서 100-10000 데시파스칼-초(deciPascal-second)(dps-s), 섭씨 25도에서 200-1000 데시파스칼-초, 및/또는 섭씨 25도에서 200-500 데시파스칼-초(dps-s) 등의 점도를 가질 수 있다. 정적 점도 대 동적 점도의 비율인 요변성 지수(thixotropic index)는 2 이상, 바람직하게는 3 이상일 수 있다. 일부 구현들에서, 비아 필 잉크(112)는 또한 스크린 인쇄가능하고/하거나, 스텐실 인쇄가능하고/하거나, 스퀴즈 충전가능할 수 있다. 잉크 필러 머신은 잉크 내의 기포들을 방지하기 위해 진공 어시스트 및/또는 히터를 특징으로 할 수 있다.1: 1 or less, 1: 2 or less, or 1: 2 or less) of the hole depth to the hole diameter (for example, 10: 1 or less, 5: 1 or less, : Aspect ratio of 10 or less), conventional via fill materials and / or processes do not work well. It should be appreciated that conventional via fill materials can not adequately fill holes 110 and conventional filler machines can be responsible for bubbles in the hole plug. In the proposed approach, a combination of non-peel ink with suitable viscosity and thixotropic properties is used to allow non-filled ink to flow into hole 110 to fill it. In various examples, the via fill ink 112 has a viscosity of from 100 to 10000 decipascal-seconds (dps-s) at 25 degrees Celsius, 200 to 1000 decipascal-seconds at 25 degrees Celsius, and / (Dps-s) in the range of 200 to 500 decafascal-seconds. The thixotropic index, which is the ratio of static viscosity to dynamic viscosity, may be 2 or more, preferably 3 or more. In some implementations, the non-peel ink 112 may also be screen printable and / or stencil printable and / or squeezable. The ink filler machine may feature a vacuum assist and / or a heater to prevent bubbles in the ink.

후속 도금 공정 동안에, 비아 필 잉크가 도금 레지스트 재료이면, 비아 필 잉크(112)는 도전성 재료가 제1 도전층 또는 호일(106)과 제2 도전층 또는 호일(104) 사이에 도금되는 것을 방지할 수 있다.During the subsequent plating process, if the via fill ink is a plating resist material, the via fill ink 112 prevents the conductive material from being plated between the first conductive layer or foil 106 and the second conductive layer or foil 104 .

비아 필 잉크(112)는 경화되거나 반 경화될 수 있다. 진공 건조 공정은 비아 필 잉크(112) 열 경화 공정 전에 적용될 수 있다. 열은 비아 필 잉크 탈포(debubbling)을 보조하기 위해 진공 건조 동안에 적용될 수 있다. 예를 들어, 용매로 제조된 비아 필 잉크(112)는 진공 건조될 수 있다. 일 예에서, 진공 건조 조건들은 설정 압력에서 30초보다 더 큰 시간 또는 설정 압력에서 90초보다 더 큰 시간의 길이 동안에, 360 밀리미터 수은(mmHg) 이하, 또는 150 mmHg 이하의 압력일 수 있다. 또는 열은 경화를 위해 비아 필 잉크에 적용될 수 있다. 진공 및 열 경화 공정들은 비아 필 잉크의 탈포 및 경화를 수행하기 위해 동시에 수행될 수 있다.The via fill ink 112 may be cured or semi-cured. The vacuum drying process may be applied prior to the via fill ink 112 thermal curing process. Heat can be applied during vacuum drying to aid in debubbling vial fill. For example, the non-fired ink 112 made of a solvent can be vacuum dried. In one example, the vacuum drying conditions may be less than 360 millimeters mercury (mmHg), or 150 mmHg or less, for a time greater than 30 seconds at the set pressure or a length of time greater than 90 seconds at the set pressure. Or heat can be applied to the via fill ink for curing. Vacuum and thermal curing processes can be performed simultaneously to perform defoaming and curing of the via fill ink.

선택적인 제5 단계(E 단계)에서, 라미네이트 구조체(100)는 다층 구조체(130)를 형성하기 위해 라미네이트 구조체(100)의 일 측면 또는 양 측면들 상에서, 추가적인 층들(120 및 122), 예컨대 하나 이상의 코어 구조체 및/또는 프리프레그를 갖는 라미네이트 구조체들 상으로 추가되거나 적층될 수 있다. 일 예에서, 추가적인 라미네이트 구조체들은 유전층 및 도전층들 또는 호일들을 포함할 수 있다. 도전층들(예를 들어, 도전성 호일들)은 전기 경로들 또는 트레이스들을 형성하기 위해 패턴화될 수 있다.In an optional fifth step (Step E), the laminate structure 100 is provided with additional layers 120 and 122, such as one, on one or both sides of the laminate structure 100 to form the multi- Or may be added or laminated onto the laminate structures having the core structure and / or the prepreg. In one example, the additional laminate structures may include a dielectric layer and conductive layers or foils. Conductive layers (e.g., conductive foils) may be patterned to form electrical paths or traces.

선택적인 제6 단계(F 단계)에서, 스루-홀(124)은 다층 구조체(130)를 관통하여 드릴링될 수 있으며, 비아 필 잉크(112)를 관통하는 것을 포함한다. 스루-홀(124)은 제1 형성 홀(110) 및/또는 비아 필 잉크(112)의 직경보다 더 작은 직경을 가질 수 있다. 그 다음, 스루-홀(124)은 예를 들어, 패널을 시드 욕조 안으로 배치시키고, 무전해 구리 욕조에서의 침지가 이어지고, 전해 도금이 이어짐으로써 도금될 수 있다.In the optional sixth step (step F), the through-holes 124 can be drilled through the multilayer structure 130 and include passing through the via-fill ink 112. The through-hole 124 may have a smaller diameter than the diameter of the first forming hole 110 and / or the via-fill ink 112. The through-holes 124 can then be plated, for example, by disposing the panel into the seed bath, followed by immersion in an electroless copper bath, and subsequent electrolytic plating.

도 2는 비아 필 홀 플러그를 갖는 비관통된 얇은 라미네이션 구조체를 형성하는 방법을 예시하는 흐름도이다. 적어도 유전층 및 유전층의 제1 측면 상의 제1 도전성 호일을 포함하는 라미네이트 구조체가 형성된다(202).Figure 2 is a flow chart illustrating a method of forming a non-perforated thin lamination structure having a via-hole plug. A laminate structure comprising at least a dielectric layer and a first conductive foil on a first side of the dielectric layer is formed (202).

제1 도전성 호일을 향하고 유전층을 적어도 부분적으로 관통하여 연장되는 비관통된 또는 블라인드 홀이 라미네이트 구조체에 형성되며, 홀은 10(10) 대 1(1) 미만의 홀 깊이 대 홀 직경 종횡비를 갖는다(204). 종횡비(즉, 홀 깊이 대 홀 직경)는 예를 들어, 10:1 이하, 5:1 이하, 4:1 이하, 3:1 이하, 2:1 이하, 1:1 이하, 1:2 이하, 또는 1:10 이하일 수 있다. 일 예에서, 드릴은 홀을 형성하기 위해 사용되며, 드릴은 125도 이상 또는 155도 이상과 같거나 더 큰 포인트 각도를 갖는다. 그 다음, 비아 필 잉크가 홀에 증착될 수 있다(206). 비아 필 잉크는 홀 플러그를 형성하기 위해 건조되고/되거나 경화될 수 있다(208). 도금된 스루 홀은 홀 플러그된 재료를 통해 이후에 형성될 수 있다. 홀 플러그는 금속 도금을 방지하는 도금 레지스트 또는 재료일 수 있다.A non-perforated or blind hole is formed in the laminate structure that faces the first conductive foil and extends at least partially through the dielectric layer, and the hole has a hole depth to hole diameter aspect ratio of less than 10 (10) to 1 (1) 204). 1: 1 or less, 5: 1 or less, 4: 1 or less, 3: 1 or less, 2: 1 or less, 1: 1 or less, 1: 2 or less, Or 1:10 or less. In one example, the drill is used to form the hole, and the drill has a point angle equal to or greater than 125 degrees or equal to or greater than 155 degrees. A via fill ink may then be deposited 206 on the hole. The via fill ink may be dried and / or cured (208) to form a hole plug. Plated through holes can be formed later through the hole plug material. The hole plug may be a plating resist or material that prevents metal plating.

추가적으로, 라미네이트 구조체는 유전층의 제2 측면 상에 제2 도전성 호일을 더 포함할 수 있으며, 여기서 제2 도전성 호일은 홀에 의해 관통된다. 일 예에서, 라미네이트 구조체는 제2 도전성 호일 상에 일회용층을 더 포함할 수 있다. 일 구현예에서, 다층 인쇄 회로 기판은 라미네이트 구조체로 형성될 수 있다.Additionally, the laminate structure may further comprise a second conductive foil on the second side of the dielectric layer, wherein the second conductive foil is penetrated by the hole. In one example, the laminate structure may further comprise a disposable layer on the second conductive foil. In one embodiment, the multilayer printed circuit board may be formed of a laminate structure.

일 구현예에서, 홀은 125도 이상의 포인트 각도를 갖는 드릴로 형성될 수 있다. 대안적으로, 홀은 155도 이상의 포인트 각도를 갖는 드릴로 형성될 수 있다. 드릴은 홀 내에 트리밍된 하단 코너를 형성하도록 구성될 수 있다.In one embodiment, the holes may be formed with drills having a point angle of greater than 125 degrees. Alternatively, the hole may be formed with a drill having a point angle of greater than 155 degrees. The drill can be configured to form a bottomed corner trimmed in the hole.

일 예에서, 비아 필 잉크는: (a) 스크린 인쇄, (b) 스텐실 인쇄, 또는 (c) 비아 필 잉크를 홀 안으로 스퀴징 하는 것 중 적어도 하나에 의해 증착될 수 있다.In one example, the via fill ink may be deposited by at least one of: (a) screen printing, (b) stencil printing, or (c) squeegeing the via fill ink into the hole.

일부 구현예들에서, 비아 필 잉크 증착은 비아 필 잉크를 탈포하기(debubble) 위해(즉, 비아 필 잉크로부터 기포들을 제거하기 위해), (예를 들어, 진공 챔버에서) 진공에 의해 보조될 수 있다.In some embodiments, the non-peel ink deposition can be assisted by a vacuum (e.g., in a vacuum chamber) to debravel the non-peel ink (i.e., to remove bubbles from the non-peel ink) have.

비아 필 잉크의 건조 및/또는 경화는 예를 들어 오븐 내에서 수행될 수 있다.Drying and / or curing of the via fill ink can be performed, for example, in an oven.

일 예에서, 열 경화 공정은 동시에 진행된다.In one example, the thermal curing process proceeds simultaneously.

다양한 구현예들에서, 제1 도전성 호일은 12 온스 이하, 2 온스 이하, 또는 1 온스(oz) 이하의 두께를 가질 수 있다.In various embodiments, the first conductive foil may have a thickness of less than 12 ounces, less than 2 ounces, or less than 1 ounce (oz).

일부 구현예들에서, 유전층은 20 밀 이하, 16 밀 이하, 또는 12 밀 이하의 두께를 가질 수 있다.In some embodiments, the dielectric layer may have a thickness of 20 mils or less, 16 mils or less, or 12 mils or less.

레이저-laser- 드릴링된Drilled 충전된  Charged 비아Via 홀을 갖는 예시적  Example with holes 비관통된Non-perforated 얇은 라미네이트 구조체 Thin laminate structure

도 3은 레이저-드릴링된 충전된 비아 홀을 갖는 비관통된 라미네이트 구조체(300)의 구성의 단면도를 예시한다. 제1 단계(A 단계)에서, 라미네이트 구조체(300)는 제1 도전층 또는 호일(306)(예를 들어, 구리 호일) 및/또는 제2 도전층 또는 호일(304) 사이에 끼여있는 유전층(302)을 포함하는 것에 의해 형성될 수 있다. 양면 라미네이트(300)가 예시되었지만, 단면 라미네이트(즉, 하나의 유전층 및 하나의 도전층 또는 호일) 및/또는 언클래드 라미네이트가 또한 사용되도록 고려된다. 일 예에서, 제1 도전층 또는 호일(306) 및 제2 도전층 또는 호일(304)은 통상적으로 이용 가능한 구리 호일 두께, 예를 들어 대략 12 온스(420 미크론) 두께 이하, 2 온스(70 미크론) 두께 이하, 또는 1 온스(35 미크론) 두께 이하로부터 선택될 수 있다. 일 예에서, 유전층(302)은 20 밀 이하(예를 들어, 16 밀 이하, 12 밀 이하, 8 밀 이하)의 두께를 가질 수 있다.3 illustrates a cross-sectional view of the configuration of a non-perforated laminate structure 300 having laser-drilled filled via holes. In the first step (step A), the laminate structure 300 includes a first conductive layer or foil 306 (e.g., a copper foil) and / or a dielectric layer sandwiched between the second conductive layer or foil 304 302 as shown in FIG. Although a double-sided laminate 300 is illustrated, cross-sectional laminates (i.e., one dielectric layer and one conductive layer or foil) and / or an unclad laminate are also contemplated for use. In one example, the first conductive layer or foil 306 and the second conductive layer or foil 304 are formed using a conventionally available copper foil thickness, e.g., about 12 ounces (420 microns) ) Or less, or one ounce (35 microns) or less in thickness. In one example, the dielectric layer 302 may have a thickness of 20 mils or less (e.g., 16 mils or less, 12 mils or less, 8 mils or less).

제2 단계(B 단계)에서, 컨포멀 마스크 형성 공정이 제2 도전층 또는 호일(304) 상에 유전층(302)을 노출시키는 구멍(308)을 형성하기 위해 화학적 에천트에 의한 에칭 공정 또는 레이저 마모에 의해 달성될 수 있다.In the second step (step B), the conformal mask forming process is performed by a chemical etchant etch process or laser to form a hole 308 exposing the dielectric layer 302 on the second conductive layer or foil 304 Can be achieved by abrasion.

제3 단계(C 단계)에서, 레이저 드릴링은 라미네이트 구조체(300)의 유전층(302)을 관통하는 비관통된 또는 블라인드 홀(310)을 형성하기 위해 사용될 수 있다. 일부 예들에서, 레이저는 C02 레이저, UV 레이저, 또는 복합 C02 및 UV 레이저일 수 있다. 레이저 개구가 홀 사이즈에 대해 충분하지 않으면, 공통 트리패닝 방법(common trepanning method)이 사용될 수 있다. 레이저 드릴은 인접한 구리 호일에 의해 정지될 것이고 이는 홀이 비관통된 또는 블라인드인 것으로 만든다.In the third step (step C), laser drilling can be used to form a non-penetrating or blind hole 310 through the dielectric layer 302 of the laminate structure 300. In some embodiments, the laser may be a C0 2 laser, UV laser, or a composite C0 2 and a UV laser. If the laser aperture is not sufficient for the hole size, a common trepanning method can be used. The laser drill will be stopped by the adjacent copper foil, which makes the hole non-perforated or blind.

제4 단계(D 단계)에서, 비아 필 잉크(312)(또는 유사한 점도의 다른 유사 비아 필 재료)는 홀 필러 머신을 사용하여 홀(310) 안으로 증착된다. 일 예에서, 홀 필러 머신은 비아 필 잉크에서 기포들을 방지하기 위해 진공 보조 공정을 특징으로 할 수 있다. 일단 홀(310)에 삽입되면, 비아 필 잉크(312)는 홀 플러그를 형성할 수 있다. 일 예에서, 비아 필 잉크(312)는 도금 레지스트 재료일 수 있다. 다양한 접근법들에 따르면, 비아 필 잉크(312)는 스크린 또는 스텐실 인쇄에 의해, 잉크 디스펜서에 의해, 표면 상에서의 스퀴징 인에 의해 증착될 수 있고 이들 공정은 진공의 사용에 의해 보조될 수 있다. 일부 구현예들에서, 비아가 형성되는 라미네이트 기판(300)의 표면은 일회용 층으로 제조될 수 있으므로, 비아 필 잉크(312)가 홀(310)에 증착된 이후에, 일회용 층은 라미네이트 구조체(300)의 표면을 세정하기 위해 제거될 수 있다.In the fourth step (step D), the via fill ink 312 (or other similar via fill material of similar viscosity) is deposited into the hole 310 using a hole filler machine. In one example, the hole filler machine may feature a vacuum assisted process to prevent bubbles in the via-fill ink. Once inserted into the hole 310, the via-fill ink 312 can form a hole plug. In one example, the via fill ink 312 may be a plating resist material. According to various approaches, the non-peel ink 312 can be deposited by screen or stencil printing, by an ink dispenser, by a squeegee on the surface, and these processes can be assisted by the use of vacuum. In some embodiments, the surface of the laminate substrate 300 on which the vias are formed can be made of a disposable layer such that after the non-fired ink 312 is deposited in the hole 310, the disposable layer is laminated to the laminate structure 300 ). ≪ / RTI >

홀 깊이 대 홀 직경의 낮은 종횡비(예를 들어, 10:1 이하, 5:1 이하, 4:1 이하, 3:1 이하, 2:1 이하, 1:1 이하, 1:2 이하, 1:10 이하의 종횡비) 때문에, 종래 비아 필 재료들 및/또는 공정들은 잘 작동하지 않는다.1: 1 or less, 1: 2 or less, 1: 2 or less, 1: 2 or less, 10 or less aspect ratio), conventional via fill materials and / or processes do not work well.

종래/더 두꺼운 비아 필 재료는 홀(310)을 적절하게 충전할 수 없고 종래 필러 머신은 홀 플러그 내의 기포들에 대한 원인일 수 있다는 점이 주목되어야 한다. 여기서, 비아 필 잉크가 홀(310)에 유동하고 이를 충전하는 것을 허용하는 적절한 점도 및 요변성 특성 조합된 비아 필 잉크가 사용된다. 다양한 예들에서, 비아 필 잉크(312)는 섭씨 25도에서 100-10000 데시파스칼-초(dps-s), 섭씨 25도에서 200-1000 데시파스칼-초(dps-s), 및/또는 섭씨 25도에서 200-500 데시파스칼-초(dps-s) 등의 점도를 가질 수 있다. 일부 구현들에서, 비아 필 잉크(312)는 또한 스크린 인쇄가능하고/하거나, 스텐실 인쇄가능하고/하거나, 스퀴즈 충전가능할 수 있다. 잉크 필러 머신은 잉크 내의 기포들을 방지하기 위해 진공 어시스트 및/또는 히터를 특징으로 할 수 있다.It should be noted that conventional / thicker via fill material can not adequately fill holes 310 and conventional filler machines may be responsible for bubbles in the hole plug. Here, a combination of non-peel inks is used that has appropriate viscosity and thixotropic properties to allow non-peel ink to flow into hole 310 and fill it. In various examples, the via fill ink 312 has a viscosity of from 100 to 10000 decipers-sec (dps-s) at 25 degrees Celsius, 200-1000 decipers-sec (dps-s) at 25 degrees Celsius, and / (Dps-s) in the range of 200 to 500 decafascal-seconds. In some implementations, the non-peel ink 312 may also be screen printable and / or stencil printable and / or squeezable. The ink filler machine may feature a vacuum assist and / or a heater to prevent bubbles in the ink.

후속 도금 프로세스 동안에, 비아 필 잉크가 도금 레지스트 재료이면, 보이드 필 잉크(312)는 도전성 재료가 제2 도전층 또는 호일(304)과 제1 도전층 또는 호일(306) 사이에서 도금되는 것을 방지할 수 있다.During the subsequent plating process, if the via fill ink is a plating resist material, the void fill ink 312 prevents the conductive material from being plated between the second conductive layer or foil 304 and the first conductive layer or foil 306 .

그 다음, 비아 필 잉크(312)는 경화되거나 반 경화될 수 있다. 진공 건조 공정은 비아 필 잉크(312) 열 경화 프로세스 이전에 적용될 수 있다. 열은 비아 필 잉크 탈포를 보조하기 위해 진공 건조 동안에 적용될 수 있다. 예를 들어, 비아 필 잉크(312)는 진공 건조될 수 있다. 일 예에서, 진공 건조 조건들은 설정 압력에서 30초보다 더 큰 또는 설정 압력에서 90초보다 더 큰 시간의 길이 동안에, 360 밀리미터 수은(mmHg) 이하, 또는 150 mmHg 이하의 압력일 수 있다. 비아 필 잉크에는 추가 경화를 위한 열이 적용될 수 있다. 진공 건조 및 열 경화 공정은 동시에 진행될 수 있다.The via-fill ink 312 may then be cured or semi-cured. The vacuum drying process may be applied prior to the via fill ink 312 thermal curing process. The heat can be applied during vacuum drying to assist in defoaming the via fill ink. For example, the via-fill ink 312 may be vacuum dried. In one example, the vacuum drying conditions may be less than or equal to 360 millimeters of mercury (mmHg), or less than or equal to 150 mmHg, for a length of time greater than 30 seconds at the set pressure or greater than 90 seconds at the set pressure. Heat can be applied to the via fill ink for additional curing. Vacuum drying and thermosetting processes can proceed simultaneously.

선택적인 제5 단계(E 단계)에서, 라미네이트 구조체(300)는 다층 구조체(330)를 형성하기 위해 라미네이트 구조체(300)의 일 측면 또는 양 측면 상에서, 추가적인 층들(320 및 322), 예컨대 코어 구조체 및/또는 추가적인 라미네이트 구조체들 상으로 추가되거나 적층 될 수 있다. 일 예에서, 추가적인 라미네이트 구조체들은 유전성 및 도전층들 또는 호일들을 포함할 수 있다. 도전층들(예를 들어, 도전성 호일들)은 전기 경로들 또는 트레이스들을 형성하기 위해 패턴화될 수 있다.In an optional fifth step (Step E), the laminate structure 300 may include additional layers 320 and 322 on one or both sides of the laminate structure 300 to form the multilayer structure 330, And / or on additional laminate structures. In one example, the additional laminate structures may comprise dielectric and conductive layers or foils. Conductive layers (e.g., conductive foils) may be patterned to form electrical paths or traces.

선택적인 제6 단계(F 단계)에서, 스루-홀(324)은 다층 구조체(330)를 관통하여 드릴링될 수 있으며, 비아 필 잉크(312)를 관통하는 것을 포함한다. 스루-홀(324)은 제1 형성된 홀(310) 및 또는 비아 필 잉크(312)의 직경보다 더 작은 직경을 가질 수 있다. 일 예에서, 그 다음, 스루-홀(324)은 예를 들어, 패널을 시드 욕조 안으로 배치시키고, 무전해 구리 욕조에서의 침지가 이어지고, 전해 도금이 이어짐으로써 도금될 수 있다.In the optional sixth step (step F), the through-hole 324 can be drilled through the multi-layer structure 330 and includes penetrating the via-fill ink 312. The through-hole 324 may have a diameter smaller than the diameter of the first formed hole 310 and / or the via fill ink 312. In one example, the through-holes 324 can then be plated, for example, by disposing the panel into the seed bath, followed by immersion in an electroless copper bath, followed by electrolytic plating.

도 4는 충전된 홀 플러그를 갖는 얇은 라미네이트 구조체를 형성하는 방법을 예시하는 흐름도이다. 유전층, 유전층의 제1 측면 상의 제1 도전성 호일, 및 유전층의 제2 측면 상의 제2 도전성 호일을 포함하는 라미네이트 구조체가 형성된다(402). 그 다음, 제2 도전성 호일은 제2 도전성 호일 상에 유전층의 부분을 노출시키는 구멍을 형성하기 위해 부분적으로 제거된다(예를 들어, 마스킹되고 에칭된다)(404). 그 다음, 라미네이트 구조체의 노출된 부분은 제1 도전성 호일을 향하고 유전체 층을 적어도 부분적으로 관통하여 연장되는 비관통된 또는 블라인드 홀을 형성하기 위해 레이저 드릴링될 수 있으며, 홀은 10 대 1 미만의 홀 깊이 대 홀 직경 종횡비를 갖는다(406). 그 다음, 비아 필 잉크는 홀 플러그를 형성하기 위해 홀에 증착되고(408) 경화될 수 있다(410). 제2 도전성 호일은 홀에 의해 관통된다. 도금된 스루 홀은 홀 플러그된 재료를 통해 형성될 수 있다. 홀 플러그는 금속 도금을 방지하는 도금 레지스트 또는 재료일 수 있다.Figure 4 is a flow chart illustrating a method of forming a thin laminate structure with a filled hole plug. A laminate structure is formed 402 comprising a dielectric layer, a first conductive foil on a first side of the dielectric layer, and a second conductive foil on a second side of the dielectric layer. The second conductive foil is then partially removed (e.g., masked and etched) 404 to form holes that expose portions of the dielectric layer on the second conductive foil. The exposed portions of the laminate structure may then be laser drilled to form non-perforated or blind holes that extend through and at least partially penetrate the dielectric layer towards the first conductive foil, Depth-to-hole diameter aspect ratio (406). The via fill ink may then be deposited (408) and cured (410) in the hole to form a hole plug. The second conductive foil is penetrated by the holes. Plated through holes can be formed through the hole plug material. The hole plug may be a plating resist or material that prevents metal plating.

추가적으로, 라미네이트 구조체는 제2 도전성 호일 상에 일회용 층을 더 포함할 수 있다. 일 예에서, 다층 인쇄 회로 기판은 라미네이트 구조체로 형성될 수 있다.Additionally, the laminate structure may further comprise a disposable layer on the second conductive foil. In one example, the multilayer printed circuit board may be formed of a laminate structure.

다양한 예들에서, 홀 종횡비(비아 홀 깊이 대 직경 비율)는 예를 들어 10 대 1 이하, 5 대 1 이하, 4 대 1 이하, 3 대 1 이하, 또는 2 대 1 이하, 또는 1 대 1 이하, 또는 1 대 2 이하일 수 있다. 다른 구현들에서, 홀 종횡비(비아 홀 깊이 대 직경 비율)는 예를 들어 10 대 1과 1 대 1 사이, 10 대 1과 1 대 1 사이, 5 대 1과 1 대 1 사이, 4 대 1과 1 대 1 사이, 3 대 1과 1 대 2 사이, 또는 2 대 1과 1 대 1 또는 1 대 2 사이 일 수 있다. 다양한 구현들에서, 비아 필 잉크는: (a) 스크린 인쇄, (b) 스텐실 인쇄, 및 (c) 비아 필 잉크를 홀 안으로 스퀴징하는 것 중 적어도 하나에 의해 증착될 수 있다. In various examples, the aspect ratio of the holes (via hole depth to diameter ratio) may be, for example, less than 10 to 1, less than 5 to 1, less than 4 to 1, less than 3 to 1, or less than 2 to 1, Or 1: 2 or less. In other implementations, the hole aspect ratio (via hole depth to diameter ratio) may be, for example, between 10: 1 and 1: 1, between 10: 1 and 1: 1, between 5: 1 and 1: 1, One to one, three to one and one to two, or two to one and one to one or one to two. In various implementations, via fill ink may be deposited by at least one of: (a) screen printing, (b) stencil printing, and (c) squeegeing the via fill ink into the hole.

일부 구현예들에서, 비아 필 잉크 증착은 비아 필 잉크를 탈포하기 위하여(즉, 비아 필 잉크로부터 기포들을 제거하기 위하여) 진공에 의해 보조될 수 있다(예를 들어, 진공 챔버 내에서 수행될 수 있다).In some embodiments, the non-peel ink deposition can be assisted by a vacuum (e.g., to remove bubbles from the non-peel ink) to degrade the non-peel ink (e.g., have).

일 예에서, 비아 필 잉크는 오븐 내에서 경화될 수 있다. 열 경과 공정은 동시에 진행될 수 있다.In one example, the via fill ink can be cured in an oven. The heat conduction process can proceed at the same time.

다양한 예들에서, 제1 도전성 호일 및 제2 도전성 호일들 각각은 12 온스 이하, 2 온스 이하, 또는 1 온스 이하의 두께를 가질 수 있다.In various examples, each of the first conductive foil and the second conductive foil may have a thickness of 12 ounces or less, 2 ounces or less, or 1 ounce or less.

다른 예들에서, 유전체 층은 20 밀 이하, 16 밀 이하, 또는 12 밀 이하의 두께를 갖는다.In other examples, the dielectric layer has a thickness of 20 mils or less, 16 mils or less, or 12 mils or less.

홀 형성을 위한 예시적인 드릴 Exemplary drill for hole formation

도 5는 도 1 및 2에 따른 홀에 대해 사용될 수 있는 예시적인 드릴을 예시한다. 여기서, 라미네이트 구조체(502)(예를 들어, 유전층을 포함하고 도전층들을 포함하지 않거나, 또는 유전층 및 하나 이상의 도전층들 또는 호일들을 포함함)는 홀 내에 트리밍된 하단 코너를 형성하도록 형상화되거나 구성되는 드릴(504)에 의해 형성되는 홀을 가질 수 있다. 트리밍된 하단 코너는 잠재적인 기포 트랩을 최소화한다. 예를 들어, 드릴은 125도 이상인 포인트 각도 β 또는 155도 이상인 포인트 각도 β를 가질 수 있다. 홀 깊이가 (홀 직경에 비해) 다소 얕을 수 있기 때문에, 이와 같은 드릴 포인트 각도는 비아 필 잉크를 수용할 수 있는 홀을 형성하기 위해 필요할 수 있다.Figure 5 illustrates an exemplary drill that may be used for the holes according to Figures 1 and 2. Here, the laminate structure 502 (e.g., including a dielectric layer and not including conductive layers, or including a dielectric layer and one or more conductive layers or foils) may be shaped or configured to form a bottomed corner in the hole The hole formed by the drill 504 may be formed. The trimmed bottom corner minimizes potential bubble traps. For example, the drill may have a point angle? Greater than 125 degrees or a point angle? Greater than 155 degrees. Since the hole depth may be somewhat shallow (relative to the hole diameter), such a drill point angle may be necessary to form a hole capable of accommodating non-peel ink.

본 개시의 양태들은 본원에서 플로우차트, 흐름도, 구조도, 또는 블록도로서 도시되는 공정으로 설명될 수 있다는 점을 주목한다. 플로우차트가 동작들을 순차 공정으로 설명할 수 있지만, 많은 동작들은 병렬도 또는 동시에 수행될 수 있다. 게다가, 동작들의 순서들은 재정렬될 수 있다. 공정은 그것의 공정들이 완료될 때 종료된다. 공정은 방법, 함수, 절차, 서브루틴, 서브프로그램 등에 대응할 수 있다. 공정이 함수에 대응하는 경우, 그것의 종료는 호출 함수 또는 메인 함수에 대한 함수의 복귀에 대응한다.It is noted that aspects of the present disclosure may be described herein as a flow chart, a flow diagram, a structure diagram, or a process depicted as a block diagram. Although a flowchart can describe operations in a sequential process, many operations can be performed in parallel or concurrently. In addition, the order of operations may be reordered. The process is terminated when its processes are complete. A process may correspond to a method, a function, a procedure, a subroutine, a subprogram, and the like. If the process corresponds to a function, its termination corresponds to the return of the function to the calling function or main function.

본원에서 설명되는 본 개시의 다양한 특징들은 본 개시로부터 벗어나는 것 없이 상이한 시스템들 및 장치들에서 구현될 수 있다. 본 개시의 전술한 양태들은 단지 예이고 본 개시를 제한하는 것으로 해석되지 않는다는 점이 주목되어야 한다. 본 개시의 양태들의 설명은 예시적이고, 특허청구범위의 범위를 제한하지 않도록 의도된다. 따라서, 본 교시들은 다른 유형들의 장치들에 용이하게 적용될 수 있고 많은 대안들, 수정들, 및 변형들은 당업자에게 명백할 것이다. The various features of the present disclosure set forth herein may be implemented in different systems and devices without departing from the present disclosure. It should be noted that the above-described aspects of the present disclosure are merely examples and are not to be construed as limiting the present disclosure. The description of aspects of the disclosure is illustrative and is not intended to limit the scope of the claims. Accordingly, these teachings can readily be applied to other types of devices, and many alternatives, modifications, and variations will be apparent to those skilled in the art.

Claims (21)

홀 플러그를 형성하기 위한 방법으로서,
적어도 하나의 유전층 및 상기 유전층의 제1 측면 상의 제1 도전성 호일을 포함하는 라미네이트 구조체를 형성하는 단계;
상기 유전층의 제2 측면으로부터 상기 제1 도전성 호일을 향하고 상기 유전층을 적어도 부분적으로 관통하여 연장되는 비관통된 또는 블라인드 홀을 상기 라미네이트 구조체에 형성하는 단계;
상기 홀에 비아 필 잉크를 증착시키는 단계; 및
홀 플러그를 형성하기 위해 상기 비아 필 잉크를 건조하고/하거나 경화시키는 단계를 포함하며,
상기 홀은 10 대 1 미만의 홀 깊이 대 홀 직경 종횡비를 가지는 것을 특징으로 하는 방법.
A method for forming a hole plug,
Forming a laminate structure comprising at least one dielectric layer and a first conductive foil on a first side of the dielectric layer;
Forming a non-perforated or blind hole in the laminate structure that extends from the second side of the dielectric layer at least partially through the dielectric layer toward the first conductive foil;
Depositing a via fill ink in the hole; And
Drying and / or curing the via-fill ink to form a hole plug,
Wherein the holes have a hole depth to hole diameter aspect ratio of less than 10 to 1.
제1항에 있어서,
상기 유전층의 상기 제2 측면 상에 제2 도전성 호일을 더 포함하는 상기 라미네이트 구조체를 형성하는 단계를 더 포함하며, 상기 제2 도전성 호일은 상기 홀에 의해 관통되는 방법.
The method according to claim 1,
Further comprising forming a second conductive foil on the second side of the dielectric layer, wherein the second conductive foil is penetrated by the hole.
제1항에 있어서,
상기 제2 도전성 호일 상에 일회용층을 더 포함하는 상기 라미네이트 구조체를 형성하는 단계를 더 포함하는 방법.
The method according to claim 1,
Further comprising the step of forming the laminate structure further comprising a disposable layer on the second conductive foil.
제1항에 있어서,
상기 라미네이트 구조체를 갖는 다층 인쇄 회로 기판을 형성하는 단계를 더 포함하는 방법.
The method according to claim 1,
Further comprising forming a multilayer printed circuit board having the laminate structure.
제1항에 있어서,
상기 홀 플러그된 재료를 통해 도금된 스루 홀을 형성하는 단계를 더 포함하는 방법.
The method according to claim 1,
And forming a plated through hole through the hole plugped material.
제1항에 있어서,
상기 홀 종횡비는:
(a) 10 대 1,
(b) 5 대 1,
(c) 3 대 1, 또는
(d) 1 대 1 미만인 방법.
The method according to claim 1,
The hole aspect ratio is:
(a) Ten to one,
(b) five to one,
(c) 3 to 1, or
(d) less than one to one.
제1항에 있어서,
상기 홀은: (a) 125도, 또는 (b) 155도 이상인 포인트 각도를 갖는 드릴로 형성되는 방법.
The method according to claim 1,
Wherein the hole is formed by drilling: (a) 125 degrees, or (b) a point angle of 155 degrees or greater.
제1항에 있어서,
상기 드릴은 상기 홀 내에 트리밍된 하단 코너를 형성하도록 구성되는 방법.
The method according to claim 1,
Wherein the drill is configured to form a bottomed corner trimmed in the hole.
제1항에 있어서, 상기 비아 필 잉크는:
(a) 스크린 인쇄,
(b) 스텐실 인쇄, 또는
(c) 상기 비아 필 잉크를 상기 홀 안으로 스퀴징하는 것 중 적어도 하나에 의해 증착되는 방법.
The ink jet recording method according to claim 1,
(a) screen printing,
(b) stencil printing, or
(c) squeezing the via fill ink into the hole.
제1항에 있어서, 상기 비아 필 잉크 증착은 진공에 의해 보조되는 방법.The method of claim 1, wherein the non-peel ink deposition is assisted by vacuum. 제1항에 있어서, 상기 비아 필 잉크 내의 탈포(debubbling)는 진공 챔버에서 수행되는 방법.The method of claim 1, wherein debubbling in the non-peel ink is performed in a vacuum chamber. 제1항에 있어서, 상기 비아 필 잉크의 상기 건조 및 경화는 오븐 내에서 수행되는 방법.The method of claim 1, wherein the drying and curing of the non-fired ink is performed in an oven. 제1항에 있어서, 상기 열 경화 공정은 동시에 수행되는 방법.The method of claim 1, wherein the thermosetting process is performed simultaneously. 제1항에 있어서, 상기 제1 도전성 호일은 12 온스 이하, 2 온스 이하, 또는 1 온스 이하의 두께를 갖는 방법.The method of claim 1, wherein the first conductive foil has a thickness of 12 ounces or less, 2 ounces or less, or 1 ounce or less. 제1항에 있어서, 상기 유전층은 20 밀 이하, 16 밀 이하, 또는 12 밀 이하의 두께를 갖는 방법.The method of claim 1 wherein the dielectric layer has a thickness of less than or equal to 20 mils, less than or equal to 16 mils, or less than or equal to 12 mils. 제1항에 있어서, 상기 홀 플러그는 금속 도금을 방지하는 도금 레지스트 또는 재료인 방법.The method of claim 1, wherein the hole plug is a plating resist or material that prevents metal plating. 홀 플러그를 갖는 라미네이트 구조체로서,
적어도 하나의 유전층 및 상기 유전층의 제1 측면 상의 제1 도전성 호일을 포함하는 라미네이트 구조체;
상기 유전층의 제2 측면으로부터 상기 제1 도전성 호일을 향해 연장되는 상기 라미네이트 구조체의 비관통된 또는 블라인드 홀; 및
홀 플러그를 형성하기 위해 상기 홀에 증착된 비아 필 잉크를 포함하며,
상기 홀은 10 대 1의 홀 깊이 대 홀 직경 종횡비를 가지는 것을 특징으로 하는 라미네이트 구조체.
A laminated structure having a hole plug,
A laminate structure comprising at least one dielectric layer and a first conductive foil on a first side of the dielectric layer;
A non-perforated or blind hole of the laminate structure extending from a second side of the dielectric layer toward the first conductive foil; And
And a non-peel ink deposited on the hole to form a hole plug,
Wherein the holes have a hole depth to hole diameter aspect ratio of 10 to 1. < RTI ID = 0.0 > 11. < / RTI >
제17항에 있어서,
제2 도전성 호일을 더 포함하며, 상기 제2 도전성 호일은 상기 홀에 의해 관통되는 라미네이트 구조체.
18. The method of claim 17,
Further comprising a second conductive foil, said second conductive foil being penetrated by said hole.
제17항에 있어서,
다층 인쇄 회로 기판을 형성하기 위해 상기 라미네이트 구조체에 결합되는 다수의 도전성 및 유전층들을 더 포함하는 라미네이트 구조체.
18. The method of claim 17,
Further comprising a plurality of conductive and dielectric layers coupled to the laminate structure to form a multilayer printed circuit board.
제19항에 있어서,
상기 홀 플러그된 재료를 통해 도금된 스루 홀을 더 포함하는 라미네이트 구조체.
20. The method of claim 19,
And a plated through hole through the hole plug material.
홀 플러그를 형성하기 위한 방법으로서,
유전층, 상기 유전층의 제1 측면 상의 제1 도전성 호일, 및 상기 유전층의 제2 측면 상의 제2 도전성 호일을 포함하는 라미네이트 구조체를 형성하는 단계;
상기 제2 도전성 호일 상에 상기 유전층의 부분을 노출시키는 구멍을 형성하기 위해 상기 제2 도전성 호일을 부분적으로 제거하는 단계;
상기 제1 도전성 호일을 향하고 상기 유전체 층을 적어도 부분적으로 관통하여 연장되는 비관통된 또는 블라인드 홀을 형성하기 위해 상기 라미네이트 구조체의 상기 노출된 부분을 통해 레이저 드릴링을 수행하는 단계;
상기 홀에 비아 필 잉크를 증착시키는 단계; 및
홀 플러그를 형성하기 위해 상기 비아 필 잉크를 경화시키는 단계를 포함하며,
상기 홀은 10 대 1의 홀 깊이 대 홀 직경 종횡비를 가지는 것을 특징으로 하는 방법.
A method for forming a hole plug,
Forming a laminate structure comprising a dielectric layer, a first conductive foil on a first side of the dielectric layer, and a second conductive foil on a second side of the dielectric layer;
Partially removing the second conductive foil to form an opening exposing a portion of the dielectric layer on the second conductive foil;
Performing laser drilling through the exposed portion of the laminate structure to form a non-perforated or blind hole that extends toward at least partially through the dielectric layer toward the first conductive foil;
Depositing a via fill ink in the hole; And
And curing the via-fill ink to form a hole plug,
Wherein the holes have a hole depth to hole diameter aspect ratio of 10 to 1.
KR1020177018501A 2014-12-23 2015-12-28 Hole plug for thin laminate KR102594179B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462096011P 2014-12-23 2014-12-23
US62/096,011 2014-12-23
US201462096817P 2014-12-24 2014-12-24
US62/096,817 2014-12-24
PCT/US2015/067736 WO2016106428A1 (en) 2014-12-23 2015-12-28 Hole plug for thin laminate

Publications (2)

Publication Number Publication Date
KR20170098239A true KR20170098239A (en) 2017-08-29
KR102594179B1 KR102594179B1 (en) 2023-10-26

Family

ID=56151554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177018501A KR102594179B1 (en) 2014-12-23 2015-12-28 Hole plug for thin laminate

Country Status (5)

Country Link
EP (1) EP3238512A4 (en)
JP (1) JP2018500770A (en)
KR (1) KR102594179B1 (en)
CN (1) CN107211539A (en)
WO (1) WO2016106428A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113964613B (en) * 2021-12-16 2022-04-22 苏州浪潮智能科技有限公司 Method, device and equipment for reducing stub of high-speed connector and readable medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228396A (en) * 1990-02-01 1991-10-09 Toshiba Corp Manufacture of multilayer printed circuit board
JP2001274204A (en) * 2000-03-24 2001-10-05 Hitachi Cable Ltd Bimetal substrate and bga structure
JP2002319763A (en) * 2001-04-24 2002-10-31 Matsushita Electric Ind Co Ltd Multilayer wiring board and its producing method
JP2002344144A (en) * 2001-03-14 2002-11-29 Toppan Printing Co Ltd Wiring board, method of multilayer the same and surface protective film
JP2008103548A (en) * 2006-10-19 2008-05-01 Sumitomo Electric Ind Ltd Multilayer printed wiring board, and its manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198193A (en) * 1989-01-27 1990-08-06 Hitachi Seiko Ltd Method of holing printed board
JP2012195389A (en) * 2011-03-15 2012-10-11 Fujitsu Ltd Wiring board, wiring board unit, electronic equipment and wiring board manufacturing method
CN103687342B (en) * 2013-12-02 2016-08-31 广州美维电子有限公司 A kind of printed circuit board with disconnected hole and preparation method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228396A (en) * 1990-02-01 1991-10-09 Toshiba Corp Manufacture of multilayer printed circuit board
JP2001274204A (en) * 2000-03-24 2001-10-05 Hitachi Cable Ltd Bimetal substrate and bga structure
JP2002344144A (en) * 2001-03-14 2002-11-29 Toppan Printing Co Ltd Wiring board, method of multilayer the same and surface protective film
JP2002319763A (en) * 2001-04-24 2002-10-31 Matsushita Electric Ind Co Ltd Multilayer wiring board and its producing method
JP2008103548A (en) * 2006-10-19 2008-05-01 Sumitomo Electric Ind Ltd Multilayer printed wiring board, and its manufacturing method

Also Published As

Publication number Publication date
CN107211539A (en) 2017-09-26
EP3238512A1 (en) 2017-11-01
EP3238512A4 (en) 2018-08-22
KR102594179B1 (en) 2023-10-26
JP2018500770A (en) 2018-01-11
WO2016106428A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
US11246226B2 (en) Laminate structures with hole plugs and methods of forming laminate structures with hole plugs
US9674967B2 (en) Via in a printed circuit board
KR100701353B1 (en) Multi-layer printed circuit board and manufacturing method thereof
US20080119041A1 (en) Method for fabricating closed vias in a printed circuit board
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
JPH05218618A (en) Manufacture of printed wiring board
KR20160090625A (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
US7557304B2 (en) Printed circuit board having closed vias
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
KR102594179B1 (en) Hole plug for thin laminate
JP4972753B2 (en) Method for manufacturing printed circuit board
JP5134194B2 (en) Component built-in device and manufacturing method
KR100734049B1 (en) Manufacturing method of cavity typed printed circuit board
KR20100109699A (en) Method of manufacturing a printed circuit board
JP2004281437A (en) Double-sided metal-clad laminated board with filled via hole and its manufacturing method
WO2022257525A1 (en) Printed circuit board, printed circuit board preparation method, and electronic device
KR100745520B1 (en) Multi-layered printed circuit board and the manufacturing method thereof
KR100722742B1 (en) Printed circuit board and the manufacturing method thereof
JP4963495B2 (en) Laminated wiring board and manufacturing method thereof
JP2018107172A (en) Manufacturing method of inner layer wiring board, inner layer wiring board and semiconductor package substrate
KR20090106723A (en) Manufacturing method of build-up multi pcb using CO2 laser direct method
KR100783459B1 (en) PCB and method of manufacturing thereof
JP2002043741A (en) Manufacturing method of printed wiring board
KR20050112364A (en) Manufacturing a build-up printed circuit board
KR20090050451A (en) Manufacturing method of printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right