KR20170079200A - 표시 장치 및 그의 구동 방법 - Google Patents

표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20170079200A
KR20170079200A KR1020150189509A KR20150189509A KR20170079200A KR 20170079200 A KR20170079200 A KR 20170079200A KR 1020150189509 A KR1020150189509 A KR 1020150189509A KR 20150189509 A KR20150189509 A KR 20150189509A KR 20170079200 A KR20170079200 A KR 20170079200A
Authority
KR
South Korea
Prior art keywords
data
voltage
digital video
video data
positive
Prior art date
Application number
KR1020150189509A
Other languages
English (en)
Other versions
KR102526356B1 (ko
Inventor
정윤식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150189509A priority Critical patent/KR102526356B1/ko
Publication of KR20170079200A publication Critical patent/KR20170079200A/ko
Application granted granted Critical
Publication of KR102526356B1 publication Critical patent/KR102526356B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예에 따른 표시 장치는 표시패널, 데이터 구동부, 및 데이터 보정부를 구비한다. 본 발명의 실시예에 따른 표시 장치는 문제 패턴에 따라 복수의 룩-업 테이블들 중 대응하는 룩-업 테이블을 선택하여 포지티브 데이터전압 및 네거티브 데이터전압을 변화시킬 수 있다. 이에 따라, 본 발명의 실시예에 따른 표시 장치는 제P 수평 라인의 정극성 전압과 부극성 전압의 차이가 발생하는 것을 방지할 수 있다.

Description

표시 장치 및 그의 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명의 실시예는 표시 장치 및 그의 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기전계발광 표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 평판표시장치가 활용되고 있다. 평판표시장치 중에서 액정표시장치는 액정층에 인가되는 전계를 제어하여 백라이트 유닛으로부터 입사되는 빛을 변조함으로써 화상을 표시한다.
구체적으로, 액정표시장치는 게이트 라인들, 데이터 라인들, 공통 라인 및 피드백 라인이 형성되고, 화상을 표시하는 화소들을 포함하는 표시패널, 게이트 라인들에 게이트 신호들을 공급하는 게이트 구동회로, 데이터 라인들에 데이터 전압들을 공급하는 소스 구동회로, 공통 라인에 보상 공통전압을 공급하는 공통전압 보상부를 포함한다. 화소들 각각은 화소전극에 공급되는 데이터 전압과 공통 라인에 공급되는 공통전압 간의 전계에 의해 액정층의 액정을 구동함으로써 백라이트 유닛으로부터 입사되는 빛을 변조한다. 액정을 구동할 때 일정 도트마다 포지티브 전압과 네거티브 전압을 인가하여 액정의 쏠림 현상을 방지한다. 이에 따라 액정표시장치에는 포지티브 전압과 공통전압의 전압 레벨 차이로 인한 정극성 전압과, 공통전압과 네거티브 전압의 전압 레벨 차이로 인한 부극성 전압이 있다.
공통전압은 표시패널 내에서 발생하는 불특정 노이즈에 의해 영향을 받을 수 있다. 공통전압 보상부는 이러한 노이즈에 의해 영향을 받은 공통전압을 보상하기 위해 피드백 라인을 통해 표시패널 내에서 발생하는 노이즈에 의해 영향을 받은 피드백 공통전압을 입력받고, 전원 공급원으로부터 입력된 기준 공통전압에 피드백 공통전압을 반영하여 보상 공통전압을 생성한다. 공통전압 보상부는 보상 공통전압을 표시패널의 공통 라인에 공급하며, 이로 인해 표시패널의 공통전압은 보상될 수 있다.
공통전압 보상부는 표시패널의 베젤(bezel)부에 공통전압 라인과 공통전압 피드백 라인을 포함한다. 공통전압 피드백 라인은 표시패널의 공통전압 라인의 임의의 지점에서 발생하는 공통전압의 리플(ripple)을 피드백 전압으로서 입력받는다. 예를 들어, 공통전압 보상부는 상부 블록과 하부 블록의 경계에서 분기된 피드백 라인으로부터 피드백 전압을 입력받을 수 있다. 피드백 전압은 공통전압 보상부 내부에 배치되는 연산 증폭기를 이용한 반전 증폭 회로에 입력된다. 반전 증폭 회로는 반전 증폭 회로의 보상비에 따라 피드백 전압을 반전 증폭시켜 공통전압 라인으로 출력한다.
한편, 공통전압 피드백 라인은 라인 로드에 영향을 받는다. 라인 로드가 큰 경우 공통전압의 리플이 입력되는 라인에서의 피드백 전압과 연산 증폭기에서의 피드백 전압 사이에 왜곡이 발생한다. 또한 라인 로드가 큰 경우 피드백 전압을 반전 증폭시켜 출력하더라도 로드 라인에서 먼 곳에는 동일한 출력을 받지 못한다. 로드 라인에서 먼 곳에서 발생하는 공통전압의 리플은 제거하지 못하게 된다. 특히, 베젤의 사이즈를 축소하는 경우 라인 로드가 증가하는데 최근 표시패널의 베젤의 사이즈를 축소하고 있어 공통전압의 리플이 발생하는 경우가 발생하고 있다. 이에 따라, 공통전압의 리플에 의해 액정을 일정 도트마다 포지티브 및 네거티브 인버전 시킬 때 정극성 전압과 부극성 전압의 차이가 발생하는 문제가 발생하고 있다.
본 발명의 실시예는 정극성 전압과 부극성 전압의 차이를 방지할 수 있는 표시 장치 및 그의 구동 방법을 제공하고자 한다.
본 발명의 실시예는 데이터 라인들을 포함하는 표시패널, 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 라인들에 공급하는 데이터 구동부 및 데이터 보정부를 포함한다. 본 발명의 실시예의 데이터 보정부는 디지털 비디오 데이터 중에서 제P(P는 2 이상의 양의 정수) 수평 라인의 디지털 비디오 데이터와 제P-1 수평 라인의 디지털 비디오 데이터가 미리 정해진 문제 패턴들을 포함한다고 판단하는 경우, 제P 수평 라인의 디지털 비디오 데이터를 변조한다.
본 발명의 실시예는 제P 수평 라인의 디지털 비디오 데이터를 변조하는 데이터 보정부를 포함한다. 본 발명의 실시예는 문제 패턴에 따라 복수의 룩-업 테이블들 중 대응하는 룩-업 테이블을 선택하여 포지티브 데이터전압 및 네거티브 데이터전압을 변화시킬 수 있다. 이에 따라, 본 발명의 실시예는 제P 수평 라인의 정극성 전압과 부극성 전압의 차이가 발생하는 것을 방지할 수 있다.
본 발명의 실시예는 복수의 룩-업 테이블들 각각이 제P 수평 라인의 정극성 전압과 부극성 전압의 충전(charging) 불균형 정도에 비례하는 보상을 수행한다. 이에 따라, 본 발명의 실시예는 기존의 공통전압 보상회로로 개선이 불가능한 형태의 충전 불균형을 보상하여 화상의 품질을 개선할 수 있다.
본 발명의 실시예는 데이터 보정부를 구비하여, 공통전압을 변화시키기 위해 필요한 기존의 공통전압 보상부의 역할을 축소할 수 있다. 이에 따라, 본 발명의 실시예는 공통전압 보상회로를 설계할 때 회로 집적화(circuit integration, CI)를 용이하게 할 수 있다.
본 발명의 실시예는 공통전압의 변화를 감소시켜 공통 라인의 물리적 크기를 감소시킬 수 있다. 이에 따라, 본 발명의 실시예는 표시패널을 디자인할 때의 자유도를 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치의 블록도.
도 2는 도 1의 화소의 일 예시도면.
도 3은 본 발명의 실시예에 따른 공통전압 보상부의 회로도.
도 4는 본 발명의 실시예에 따른 표시 장치의 데이터 구동부 및 룩업 테이블의 블록도.
도 5는 기존의 표시 장치의 구동 방법에 따른 제P 수평 라인의 포지티브 데이터전압, 공통전압, 및 네거티브 데이터전압의 파형도.
도 6은 기존의 표시 장치의 구동 방법에 따른 제P-1 수평 라인의 포지티브 데이터전압, 공통전압, 및 네거티브 데이터전압의 파형도.
도 7은 본 발명의 실시예에 따른 표시 장치의 구동 방법에 따른 제P 수평 라인의 포지티브 데이터전압, 공통전압, 및 네거티브 데이터전압의 파형도.
도 8 및 도 9는 본 발명의 실시예에 따른 표시 장치의 구동 방법에 따른 제P-1 수평 라인의 포지티브 데이터전압, 공통전압, 및 네거티브 데이터전압의 파형도.
도 10는 본 발명의 실시예에 따른 표시 장치의 구동 방법의 흐름도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예에 따른 표시 장치는 액정 표시 장치(liquid crystal display, LCD)인 경우를 중심으로 설명하기로 한다. 도 1을 참조하면, 본 발명의 실시예에 따른 표시 장치는 표시패널(10), 게이트 구동부(20), 데이터 구동부(30), 공통전압 보상부(60), 및 타이밍 제어회로(70)를 포함한다.
표시패널(10)은 상부기판과 하부기판을 포함한다. 하부기판에는 데이터 라인들(D1~Dm, m은 2 이상의 양의 정수), 게이트 라인들(G1~Gn, n은 2 이상의 양의 정수), 공통 라인(CL), 및 피드백 라인(FL)이 형성된다. 또한, 하부 기판에는 데이터 라인들(D1~Dm)과 게이트 라인들(G1~Gn)의 교차 영역에 매트릭스 형태로 배치되는 화소(P)들을 포함하는 표시영역(PA)이 형성된다. 화소(P)들 각각은 데이터 라인들(D1~Dm) 중 어느 하나, 게이트 라인들(G1~Gn) 중 어느 하나, 및 공통 라인(CL)에 접속될 수 있다. 화소(P)는 게이트 라인에 게이트 신호가 공급될 때 데이터 라인의 데이터전압을 공급받는다. 화소(P)는 공급된 데이터 전압에 따라 소정의 밝기로 발광한다. 이에 따라, 복수의 화소(P)들은 표시영역(PA) 상에 화상을 표시할 수 있다.
예를 들어, 화소(P)들 각각은 도 2와 같이 트랜지스터(T), 화소 전극(PE), 공통 전극(CE) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 트랜지스터(T)는 제k(k는 1≤k≤n을 만족하는 양의 정수) 게이트 라인(Gk)의 게이트 신호에 응답하여 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터 라인(Dj)의 데이터 전압을 화소 전극(PE)에 공급한다. 이로 인해, 화소(P)들 각각은 화소 전극(PE)에 공급된 데이터 전압과 공통 전극(CE)에 공급된 공통전압의 전위차에 의해 발생되는 전계에 의해 액정층(LC)의 액정을 구동하여 백라이트 유닛으로부터 입사되는 빛의 투과량을 조정할 수 있다. 공통 전극(CE)은 공통 라인(CL)으로부터 공통전압을 공급받는다. 또한, 스토리지 커패시터(Cst)는 화소 전극(PE)과 공통 전극(CE) 사이에 마련되어 화소 전극(PE)과 공통 전극(CE) 간의 전압 차를 일정하게 유지한다.
공통 전극(CE)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식인 경우에는 상부기판상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식의 경우에는 화소 전극(PE)과 함께 하부 기판상에 형성될 수 있다. 본 발명의 실시예에 따른 표시 장치는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 표시패널(10)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.
표시패널(10)의 아래에는 표시패널(10)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치된다. 백라이트 유닛은 직하형(dire type) 또는 에지형(edge type)으로 구현될 수 있다.
게이트 구동부(20)는 타이밍 제어회로(70)로부터 게이트 제어신호(GCS)를 입력받는다. 게이트 구동부(20)는 게이트 제어신호(GCS)에 따라 게이트 신호들을 생성하여 게이트 라인들(G1~Gn)에 공급한다.
게이트 구동부(20)는 복수의 게이트 드라이브 집적회로들(integrated circuit, 이하 "IC"라 칭함)을 포함할 수 있다. 게이트 드라이브 IC들 각각은 구동 칩(chip)으로 제작될 수 있다. 게이트 드라이브 IC들 각각은 게이트 연성필름 상에 실장될 수 있다. 게이트 연성필름들 각각은 테이프 캐리어 패키지(tape carrier package) 또는 칩 온 필름(chip on film, COF)으로 구현될 수 있다. 칩 온 필름은 폴리이미드(polyimide)와 같은 베이스 필름과 베이스 필름 상에 마련된 복수의 도전성 리드선들을 포함할 수 있다. 게이트 연성필름들 각각은 휘어지거나 구부러질 수 있다. 게이트 연성필름들은 이방성 도전 필름(anisotropic conductive flim, ACF)을 이용하여 TAB(tape automated bonding) 방식으로 하부기판 상에 부착될 수 있으며, 이로 인해 게이트 드라이브 IC들은 게이트 라인들(G1~Gn)에 연결될 수 있다.
또는, 게이트 구동부(20)는 게이트 드라이브 인 패널(gate driver in panel, GIP) 방식으로 하부 기판의 비표시영역에 형성될 수도 있다. 비표시영역은 표시영역(PA)의 주변부로 화상을 표시하지 않는 영역을 가리킨다.
데이터 구동부(30)는 데이터 라인들(D1~Dm)에 접속된다. 데이터 구동부(30)는 타이밍 제어회로(70)로부터 디지털 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 입력받고, 데이터 제어신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터전압들로 변환한다. 데이터 구동부(30)는 데이터전압들을 데이터 라인들(D1~Dm)에 공급한다. 데이터 구동부(30)는 데이터 라인들(D1~Dm)에 공통전압(Vcom)의 전압 레벨 보다 높은 전압 레벨을 갖는 포지티브 데이터전압(Vpos)들과, 공통전압(Vcom)의 전압 레벨보다 낮은 전압 레벨을 갖는 네거티브 데이터전압(Vneg)들을 일정 도트(dot)마다 교대로 공급한다.
데이터 구동부(30)는 복수의 소스 드라이브 IC들을 포함할 수 있다. 소스 드라이브 IC들 각각은 구동 칩으로 제작되어 소스 연성필름 상에 실장될 수 있다. 소스 연성필름들 각각은 테이프 캐리어 패키지 또는 칩 온 필름으로 구현될 수 있다. 소스 연성필름들은 폴리이미드와 같은 베이스 필름과 베이스 필름 상에 마련된 복수의 도전성 리드선들을 포함할 수 있다. 소스 연성필름들 각각은 휘어지거나 구부러질 수 있다. 소스 연성필름들은 이방성 도전 필름을 이용하여 TAB 방식으로 하부 기판상에 부착될 수 있다. 소스 연성필름들은 회로보드 상에 부착될 수 있다.
데이터 보정부(40)는 데이터 구동부(30)로부터 수평 라인의 디지털 비디오 데이터(DATA)를 입력받는다. 수평 라인의 디지털 비디오 데이터(DATA)는 데이터 라인들(D1~Dm)과 수직으로 교차하는 가상의 라인 상 배열된 화소(P)들에 데이터전압으로 공급될 디지털 비디오 데이터를 가리킨다. 데이터 보정부(40)는 제P(P는 2 이상의 양의 정수) 수평 라인의 디지털 비디오 데이터와 제P-1 수평 라인의 디지털 비디오 데이터가 미리 정해진 문제 패턴들을 포함한다고 판단하는 경우, 제P 수평 라인의 디지털 비디오 데이터를 변조한다. 제P 수평 라인의 디지털 비디오 데이터는 제P 수평 라인에 배열된 화소(P)들에 데이터전압들로 공급될 디지털 비디오 데이터를 가리킨다. 데이터 보정부(40)에 대한 보다 자세한 설명은 도 4를 결부하여 후술하기로 한다.
공통전압 보상부(60)는 피드백 라인(FL)으로부터 피드백 전압(Vfb)을 입력받고, 피드백 전압(Vfb)을 반전 증폭하여 공통 라인(CL)에 보상 공통전압(Vcomp)을 출력한다. 표시패널(10)의 불특정 노이즈에 의해 리플(ripple)이 발생한 공통전압(Vcom)은 보상 공통전압(Vcomp)을 입력받아 안정될 수 있다. 공통전압 보상부(60)는 구동 칩으로 제작되어 회로보드 상에 실장될 수 있다.
예를 들어, 공통전압 보상부(60)는 도 3과 같이 연산 증폭기(61)를 포함하는 반전 증폭 회로로 구현될 수 있다. 연산 증폭기(61)에 연결된 피드백 라인(FL)으로부터 피드백 전압(Vfb)을 입력받고, 이를 제1 저항(R1)에 대한 제2 저항(R2)의 비율로 반전 증폭하여 공통 라인(CL)에 보상 공통전압(Vcomp)을 출력할 수 있다. 기준 전압(Vref)은 연산 증폭기(61)의 입력 및 출력을 안정화시킨다.
공통전압 보상부(60)는 포지티브 데이터전압(Vpos)과 공통전압(Vcom) 사이의 차이와, 공통전압(Vcom)과 네거티브 데이터전압(Vneg) 사이의 차이가 같도록 공통전압(Vcom)을 공급한다. 이하에서는 설명의 편의를 위해, 포지티브 데이터전압(Vpos)과 공통전압(Vcom) 사이의 차이를 정극성 전압(VC1), 공통전압(Vcom)과 네거티브 데이터전압(Vneg) 사이의 차이를 부극성 전압(VC2)으로 정의하여 설명하기로 한다.
타이밍 제어회로(70)는 외부의 시스템 보드로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들(TS)을 입력받는다. 타이밍 신호들(TS)은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다. 타이밍 제어회로(70)는 타이밍 신호들(TS)에 기초하여 게이트 구동부(20)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성한다. 타이밍 제어회로(70)는 게이트 제어신호(GCS)를 게이트 구동부(20)에 공급한다. 타이밍 제어회로(70)는 디지털 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 데이터 구동부(30)에 공급한다. 타이밍 제어회로(70)는 구동 칩으로 제작되어 회로보드 상에 실장될 수 있다.
도 4와 같이, 본 발명의 실시예에 따른 표시 장치의 데이터 보정부(40)는 입력부(41), 제1 및 제2 메모리(42, 43), 문제패턴 판단부(44), 및 데이터 ㅂus조부(45)를 포함한다.
입력부(41)는 디지털 비디오 데이터(DATA)를 수신한다. 입력부(41)는 수신한 디지털 비디오 데이터(DATA)를 제1 메모리(42)로 출력한다.
제1 메모리(42)는 입력부(41)로부터 제 P 수평 라인의 디지털 비디오 데이터(DATA)를 입력받는다. 제1 메모리(42)는 기 저장되어 있던 제P-1 수평 라인의 디지털 비디오 데이터를 이전 디지털 비디오 데이터(PDATA)로 변환시킨다. 제1 메모리(42)는 제P 수평 라인의 디지털 비디오 데이터(DATA)를 저장한다. 제1 메모리(42)는 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 제2 메모리(43)로 출력한다. 제1 메모리(42)는 제P 수평 라인의 디지털 비디오 데이터(DATA)를 문제패턴 판단부(44)로 출력한다.
제2 메모리(43)는 제1 메모리(42)로부터 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 입력받는다. 제2 메모리(43)는 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 저장한다. 제2 메모리(42)는 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 문제패턴 판단부(44)로 출력한다. 제1 및 제2 메모리(42, 43)는 라인 메모리일 수 있다.
문제패턴 판단부(44)는 제1 메모리(42)로부터 제P 수평 라인의 디지털 비디오 데이터(DATA)를 입력받고, 제2 메모리(43)로부터 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 입력받는다. 문제패턴 판단부(44)는 제P 수평 라인의 디지털 비디오 데이터(DATA)와 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 비교한다. 문제패턴 판단부(44)는 제P 수평 라인의 디지털 비디오 데이터(DATA)와 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 이용하여 문제패턴(Pa)을 생성한다. 문제패턴 판단부(44)는 문제패턴(Pa)을 룩-업 테이블들(50)로 출력한다. 문제패턴 판단부(44)는 제P 수평 라인의 디지털 비디오 데이터(DATA)를 데이터 변조부(45)로 출력한다.
문제패턴(Pa)은 정극성 전압(VC1)과 부극성 전압(VC2)의 차이를 이용하여 생성한다. 정극성 전압(VC1)과 부극성 전압(VC2)의 차이가 없는 경우, 문제패턴(Pa)을 생성하지 않는다. 정극성 전압(VC1)과 부극성 전압(VC2)의 차이가 발생하는 경우, 정극성 전압(VC1)과 부극성 전압(VC2)의 차이에 비례하여 미리 설정된 문제패턴들 중 각각의 경우에 대응하는 문제패턴(Pa)을 생성한다. 이에 따라, 정극성 전압(VC1)과 부극성 전압(VC2)의 차이가 큰 경우와 작은 경우에 모두 대응하여 그 차이를 상쇄시킬 수 있는 데이터 변조를 수행할 수 있다.
데이터 변조부(45)는 문제패턴 판단부(44)로부터 제P 수평 라인의 디지털 비디오 데이터(DATA)를 입력받고, 룩-업 테이블들(50)로부터 룩-업 테이블 데이터(LUD)를 입력받는다. 데이터 변조부(45)는 제P 수평 라인의 디지털 비디오 데이터(DATA)와 룩-업 테이블 데이터(LUD)를 이용하여 보정 디지털 비디오 데이터(CDATA)를 생성한다. 데이터 변조부(45)는 보정 디지털 비디오 데이터(CDATA)를 데이터 구동부(30)로 출력한다.
본 발명의 실시예에 따른 데이터 보정부(40)는 제1 및 제2 메모리(42, 43)을 이용하여 두 개의 수평 라인의 데이터전압을 이용하여 이상 여부를 판단할 수 있다. 데이터 보정부(40)는 문제패턴 판단부(44)에서 판단한 문제패턴(Pa)을 이용하여 데이터 변조부(45)에서 디지털 비디오 데이터(DATA)를 변조할 수 있다. 이에 따라, 다양한 문제패턴 및 데이터전압의 이상에 대응하여 디지털 비디오 데이터(DATA)를 변조할 수 있다.
또한, 본 발명의 실시예에 따른 데이터 보정부(40)는 도 9와 같이 디지털 비디오 데이터(DATA)를 변조하여 정극성 전압(VC1) 및 부극성 전압(VC2)을 제어할 수 있다. 이에 따라, 도 5와 같이 공통전압(Vcom)만으로 정극성 전압(V1) 및 부극성 전압(V2)을 제어하는 경우보다 공통전압 보상부(60)가 공통전압(Vcom)을 제어하여야 하는 정도가 완화된다. 따라서, 기존의 보상회로를 축소할 수 있어, 회로 집적화(circuit integration, CI) 효과를 가질 수 있다.
또한, 본 발명의 실시예에 따른 데이터 보정부(40)를 구비하여 공통전압 보상부(60)의 공통전압(Vcom) 변화 기능을 축소하면, 공통 라인(CL)의 물리적인 크기를 감소시킬 수 있다. 이에 따라, 최근의 경향에 따른 내로우 베젤(Narrow Bezel) 등의 구현을 자유롭게 할 수 있어 표시패널(10)의 디자인의 자유도를 증가시킬 수 있다.
룩-업 테이블들(50)은 문제패턴 판단부(44)로부터 문제패턴(Pa)을 입력받는다. 룩-업 테이블들(50)은 문제패턴(Pa)에 따른 룩-업 테이블을 선택한다. 룩-업 테이블들(50)은 선택한 룩-업 테이블에서 디지털 비디오 데이터를 변조할 수 있는 룩-업 테이블 데이터(LUD)를 생성한다. 룩-업 테이블들(50)은 룩-업 테이블 데이터(LUD)를 데이터 변조부(45)로 출력한다.
룩-업 테이블들(50) 각각은 포지티브 룩-업 테이블(51)과 네거티브 룩-업 테이블(52)을 포함할 수 있다.
포지티브 룩-업 테이블(51)은 포지티브 데이터전압(Vpos)으로 변환될 디지털 비디오 데이터(DATA)를 저장한다. 포지티브 룩-업 테이블(51)은 표지티브 데이터전압(Vpos)을 변화시킬 수 있다. 표지티브 룩-업 테이블(51)은 정극성 전압(VC1)의 크기를 제어할 수 있다.
네거티브 룩-업 테이블(51)은 네거티브 데이터전압(Vneg)으로 변환될 디지털 비디오 데이터(DATA)를 저장한다. 네거티브 룩-업 테이블(52)은 네거티브 데이터전압(Vneg)을 변화시킬 수 있다. 네거티브 룩-업 테이블(52)은 부극성 전압(VC2)의 크기를 제어할 수 있다.
포지티브 룩-업 테이블(51) 및 네거티브 룩-업 테이블(52)은 별개로 포지티브 데이터전압(Vpos) 및 네거티브 데이터전압(Vneg)을 제어한다. 이에 따라, 포지티브 데이터전압(Vpos) 및 네거티브 데이터전압(Vneg)을 하나의 룩-업 테이블을 이용하여 제어할 때보다 다양한 문제패턴(Pa)에 대응하여 포지티브 데이터전압(Vpos) 및 네거티브 데이터전압(Vneg)을 변화시킬 수 있다.
포지티브 룩-업 테이블(51) 및 네거티브 룩-업 테이블(52)은 도 7 내지 도 9와 같이 공통전압(Vcom)의 변화에 대응하여 정극성 전압과 부극성 전압을 동일한 크기(VC)로 만들 수 있다.
예를 들어, 도 7과 같이, 포지티브 데이터전압(Vpos)이 상승하고, 네거티브 데이터전압(Vneg)이 하강하는 경우, 공통전압(Vcom)이 외부의 노이즈 등에 의해 변화하면서 정극성 전압(VC1)과 부극성 전압(VC2)에 차이가 발생할 수 있다. 또는 도 8과 같이, 공통전압(Vcom)만 변화하면서 정극성 전압(VC3)과 부극성 전압(VC4)에 차이가 발생할 수 있다.
이 때, 도 9와 같이, 포지티브 룩-업 테이블(51)에서는 포지티브 데이터전압(Vpos)을 공통전압(Vcom)과 동일한 레벨만큼 변화시키고, 네거티브 룩-업 테이블(52)에서는 네거티브 데이터전압(Vneg)을 공통전압(Vcom)과 동일한 레벨만큼 변화시킨다. 이에 따라, 공통전압(Vcom)의 변동이나 리플(ripple)에 관계 없이 정극성 전압과 부극성 전압의 크기를 일정 크기(VC)로 유지할 수 있다.
기존의 경우 도 5와 같이 정극성 전압(V1) 및 부극성 전압(V2)의 충전 불균형이 발생한 경우 모든 수평 라인에 동일한 보상 공통전압(Vcomp)을 공급하였다. 이 경우 도 6과 같이 정상적인 수평 라인의 정극성 전압(V3)과 부극성 전압(V4)에 차이가 발생하는 문제가 발생한다.
본 발명의 실시예에 따른 표시 장치의 경우 룩-업 테이블들(50)은 제P 수평 라인의 정극성 전압(VC1)과 부극성 전압(VC2)의 충전(charging) 불균형 정도에 비례하는 보상을 수행한다. 이에 따라 도 7 및 도 8과 같이 공통전압(Vcom)의 변화를 최소화할 수 있다. 또한 도 9와 같이 포지티브 및 네거티브 데이터전압(Vcom)을 수평 라인마다 변화시킬 수 있어, 정상적인 수평 라인의 정극성 전압과 부극성 전압의 크기(VC)를 동일하게 유지할 수 있다. 이에 따라, 기존의 경우 보상이 불가능한 공통전압(Vcom)의 일부 구간에서의 리플(ripple)등에 대한 보상이 가능하게 되어 보다 우수한 품질의 화상을 표시할 수 있다.
이하에서는 도 10을 바탕으로 본 발명의 실시예에 따른 표시 장치의 구동 방법에 대하여 설명하기로 한다.
첫 번째로, 제P 수평 라인의 디지털 비디오 데이터(DATA)를 입력받는다. 제P 수평 라인의 디지털 비디오 데이터(DATA)는 제1 메모리(42)에 저장된다. 제1 메모리에 기 저장되어 있던 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)는 제2 메모리(43)에 저장된다. (도 10의 S101)
두 번째로, 상기 제P 수평 라인의 디지털 비디오 데이터(DATA)와 기 저장되어 있던 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 이용하여 문제패턴(Pa)을 생성한다. 문제패턴(Pa)은 정극성 전압(VC1)과 부극성 전압(VC2)의 차이를 이용하여 생성한다.
예를 들어, 도 7과 같이 포지티브 데이터전압(Vpos)과 네거티브 데이터전압(Vneg)의 변화 폭이 다른 경우 정극성 전압(VC1)과 부극성 전압(VC2)의 차이에 비례하여 미리 설정된 문제패턴들 중 이에 대응하는 문제패턴(Pa)을 생성한다. 도 8과 같이 공통전압(Vcom)의 변화로 인하여 정극성 전압(VC3)과 부극성 전압(VC4) 간의 차이가 발생하는 경우 정극성 전압(VC1)과 부극성 전압(VC2)의 차이에 비례하여 미리 설정된 문제패턴들 중 각각의 경우에 대응하는 문제패턴(Pa)을 생성한다. 이에 따라, 정극성 전압(VC1)과 부극성 전압(VC2)의 차이가 큰 경우와 작은 경우에 모두 대응하여 그 차이를 상쇄시킬 수 있는 데이터 변조를 수행할 수 있다. (도 10의 S102, S103)
세 번째로, 복수의 룩-업 테이블들(50) 중 상기 문제패턴(Pa)에 대응하는 룩-업 테이블을 선택한다. 각각의 룩-업 테이블은 디지털 비디오 데이터를 입력받았을 때의 출력값이 다르다. 정극성 전압(VC1)과 부극성 전압(VC2)의 차이가 작은 경우에는 입력받은 디지털 비디오 데이터와 차이가 작은 값을 출력하는 룩-업 테이블을 선택한다. 정극성 전압(VC1)과 부극성 전압(VC2)의 차이가 큰 경우에는 입력받은 디지털 비디오 데이터와 차이가 큰 값을 출력하는 룩-업 테이블을 선택한다. (도 10의 S104)
네 번째로, 선택한 룩-업 테이블을 이용하여 제P 수평 라인의 디지털 비디오 데이터(DATA)를 변조한다. 룩-업 테이블을 이용하면 룩-업 테이블 데이터(LUD)를 데이터 변조부(45)에 공급할 수 있다. 룩-업 테이블들(50) 각각은 포지티브 룩-업 테이블(51)과 네거티브 룩-업 테이블(52)을 포함할 수 있다.
포지티브 룩-업 테이블(51)은 포지티브 데이터전압(Vpos)으로 변환될 디지털 비디오 데이터(DATA)를 저장한다. 포지티브 룩-업 테이블(51)은 표지티브 데이터전압(Vpos)을 변화시킬 수 있다. 표지티브 룩-업 테이블(51)은 정극성 전압(VC1)의 크기를 제어할 수 있다.
네거티브 룩-업 테이블(51)은 네거티브 데이터전압(Vneg)으로 변환될 디지털 비디오 데이터(DATA)를 저장한다. 네거티브 룩-업 테이블(52)은 네거티브 데이터전압(Vneg)을 변화시킬 수 있다. 네거티브 룩-업 테이블(52)은 부극성 전압(VC2)의 크기를 제어할 수 있다.
포지티브 룩-업 테이블(51) 및 네거티브 룩-업 테이블(52)은 별개로 포지티브 데이터전압(Vpos) 및 네거티브 데이터전압(Vneg)을 제어한다. 이에 따라, 포지티브 데이터전압(Vpos) 및 네거티브 데이터전압(Vneg)을 하나의 룩-업 테이블을 이용하여 제어할 때보다 다양한 문제패턴(Pa)에 대응하여 포지티브 데이터전압(Vpos) 및 네거티브 데이터전압(Vneg)을 변화시킬 수 있다.
예를 들어, 도 9와 같이, 공통전압(Vcom)의 상승하는 경우 정극성 전압(VC) 및 부극성 전압(VC)이 변화하는 것을 방지하기 위해 포지티브 및 네거티브 데이터전압(Vpos, Vneg)들이 공통전압(Vcom)의 전압 레벨 변화와 동일한 전압 레벨만큼 변화시킬 수 있다. 이에 따라, 공통전압(Vcom)의 전압 레벨 변화와 관계 없이 정극성 전압의 크기(VC)와 부극성 전압의 크기(VC)를 동일하게 할 수 있다. (도 10의 S105)
다섯 번째로, 변조한 보정 디지털 비디오 데이터(CDATA)를 출력한다. 디지털 변조부(45)는 보정 디지털 비디오 데이터(CDATA)를 데이터 구동부(30)로 출력한다. (도 10의 S106)
본 발명의 실시예는 제P 수평 라인의 디지털 비디오 데이터를 변조하는 데이터 보정부를 포함한다. 본 발명의 실시예는 문제 패턴에 따라 복수의 룩-업 테이블들 중 대응하는 룩-업 테이블을 선택하여 포지티브 데이터전압 및 네거티브 데이터전압을 변화시킬 수 있다. 이에 따라, 본 발명의 실시예는 제P 수평 라인의 정극성 전압과 부극성 전압의 차이가 발생하는 것을 방지할 수 있다.
본 발명의 실시예는 복수의 룩-업 테이블들 각각이 제P 수평 라인의 정극성 전압과 부극성 전압의 충전(charging) 불균형 정도에 비례하는 보상을 수행한다. 이에 따라, 본 발명의 실시예는 기존의 공통전압 보상회로로 개선이 불가능한 형태의 충전 불균형을 보상하여 화상의 품질을 개선할 수 있다.
본 발명의 실시예는 데이터 보정부를 구비하여, 공통전압을 변화시키기 위해 필요한 기존의 공통전압 보상부의 역할을 축소할 수 있다. 이에 따라, 본 발명의 실시예는 공통전압 보상회로를 설계할 때 회로 집적화(circuit integration, CI)를 용이하게 할 수 있다.
본 발명의 실시예는 공통전압의 변화를 감소시켜 공통 라인의 물리적 크기를 감소시킬 수 있다. 이에 따라, 본 발명의 실시예는 표시패널을 디자인할 때의 자유도를 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 20: 게이트 구동부
30: 데이터 구동부 40: 데이터 보정부
41: 입력부 42, 43: 제1 및 제2 메모리
44: 문제패턴 판단부 45: 데이터 변조부
50: 룩-업 테이블들 51: 포지티브 룩-업 테이블
52: 네거티브 룩-업 테이블 60: 공통전압 보상부
61: 연산 증폭기 70: 타이밍 제어회로
CL: 공통 라인 D1~Dm: 데이터 라인들
FL: 피드백 라인 G1~Gn: 게이트 라인들
DA: 표시영역 P: 화소

Claims (9)

  1. 데이터 라인들(D1~Dm, m은 2 이상의 정수)을 포함하는 표시패널(10);
    디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 상기 데이터 라인들(D1~Dm)에 공급하는 데이터 구동부(30); 및
    상기 디지털 비디오 데이터(DATA) 중에서 제P(P는 2 이상의 양의 정수) 수평 라인의 디지털 비디오 데이터와 제P-1 수평 라인의 디지털 비디오 데이터가 미리 정해진 문제 패턴들을 포함한다고 판단하는 경우, 상기 제P 수평 라인의 디지털 비디오 데이터를 변조하는 데이터 보정부(40)를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 문제패턴(Pa)은 포지티브 데이터전압(Vpos)과 공통전압(Vcom) 사이의 차이인 정극성 전압(VC1) 및 공통전압(Vcom)과 네거티브 데이터전압(Vneg) 사이의 차이인 부극성 전압(VC2) 간의 차이를 이용하여 생성하는 표시 장치.
  3. 제 1 항에 있어서, 상기 데이터 보정부(40)는,
    상기 제P 수평 라인의 디지털 비디오 데이터를 저장하는 제1 메모리(42);
    상기 제P-1 수평 라인의 디지털 비디오 데이터를 저장하는 제2 메모리(43);
    상기 제P 수평 라인의 디지털 비디오 데이터와 상기 제P-1 수평 라인의 디지털 비디오 데이터가 상기 미리 정해진 문제패턴들을 포함하는지를 판단하는 문제패턴 판단부(44); 및
    상기 제P 수평 라인의 디지털 비디오 데이터와 상기 제P-1 수평 라인의 디지털 비디오 데이터가 상기 미리 정해진 문제패턴들 중 적어도 하나의 문제패턴을 포함하는 경우, 상기 적어도 하나의 문제패턴에 따라 복수의 룩-업 테이블들(50) 중 어느 하나의 룩-업 테이블을 선택하고, 상기 어느 하나의 룩-업 테이블에 따라 상기 제P 수평 라인의 디지털 비디오 데이터를 변조하는 데이터 변조부(45)를 포함하는 표시 장치.
  4. 제 3 항에 있어서,
    상기 복수의 룩-업 테이블들(50) 각각은
    포지티브 데이터전압들(Vpos)로 변환될 디지털 비디오 데이터(DATA)를 저장하는 포지티브 룩-업 테이블(51); 및
    네거티브 데이터전압들(Vneg)로 변환될 디지털 비디오 데이터(DATA)를 저장하는 네거티브 룩-업 테이블(52)을 포함하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 포지티브 룩-업 테이블(51) 및 상기 네거티브 룩-업 테이블(52)은 공통전압(Vcom)의 변화에 대응하여 정극성 전압과 부극성 전압을 동일한 크기(VC)로 만드는 표시 장치.
  6. 제 3 항에 있어서, 상기 복수의 룩-업 테이블들(50) 각각은 제P 수평 라인의 정극성 전압(VC1)과 부극성 전압(VC2)의 충전(charging) 불균형 정도에 비례하는 보상을 수행하는 표시 장치.
  7. 제P 수평 라인의 디지털 비디오 데이터(DATA)를 입력받는 단계;
    상기 제P 수평 라인의 디지털 비디오 데이터(DATA)와 기 저장되어 있던 제P-1 수평 라인의 디지털 비디오 데이터(PDATA)를 이용하여 문제패턴(Pa)을 생성 및 선택하는 단계;
    복수의 룩-업 테이블들(50) 중 상기 문제패턴(Pa)에 대응하는 룩-업 테이블을 선택하는 단계; 및
    상기 룩업 테이블을 이용하여 제P 수평 라인의 디지털 비디오 데이터(DATA)를 변조하는 단계를 포함하는 표시 장치의 구동 방법.
  8. 제 7 항에 있어서, 상기 문제패턴(Pa)을 생성하는 단계는,
    포지티브 데이터전압(Vpos)과 공통전압(Vcom) 사이의 차이인 정극성 전압(VC1) 및 공통전압(Vcom)과 네거티브 데이터전압(Vneg) 사이의 차이인 부극성 전압(VC2) 간의 차이를 이용하여 상기 문제패턴(Pa)을 생성하는 표시 장치의 구동 방법.
  9. 제 7 항에 있어서, 상기 제P 수평 라인의 디지털 비디오 데이터(DATA)를 변조하는 단계는,
    포지티브 데이터전압들(Vpos)로 변환될 디지털 비디오 데이터(DATA)를 저장하는 포지티브 룩-업 테이블(51)과, 네거티브 데이터전압들(Vneg)로 변환될 디지털 비디오 데이터(DATA)를 저장하는 네거티브 룩-업 테이블(52)을 이용하는 표시 장치의 구동 방법.
KR1020150189509A 2015-12-30 2015-12-30 표시 장치 및 그의 구동 방법 KR102526356B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150189509A KR102526356B1 (ko) 2015-12-30 2015-12-30 표시 장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150189509A KR102526356B1 (ko) 2015-12-30 2015-12-30 표시 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20170079200A true KR20170079200A (ko) 2017-07-10
KR102526356B1 KR102526356B1 (ko) 2023-04-28

Family

ID=59355194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150189509A KR102526356B1 (ko) 2015-12-30 2015-12-30 표시 장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR102526356B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109389950A (zh) * 2017-08-03 2019-02-26 乐金显示有限公司 有机发光显示装置和有机发光显示装置的数据处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005424A (ko) * 2007-07-09 2009-01-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
KR20110061438A (ko) * 2009-12-01 2011-06-09 엘지디스플레이 주식회사 발광 다이오드 표시장치의 구동장치 및 구동방법
KR20140095926A (ko) * 2013-01-25 2014-08-04 엘지디스플레이 주식회사 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005424A (ko) * 2007-07-09 2009-01-14 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
KR20110061438A (ko) * 2009-12-01 2011-06-09 엘지디스플레이 주식회사 발광 다이오드 표시장치의 구동장치 및 구동방법
KR20140095926A (ko) * 2013-01-25 2014-08-04 엘지디스플레이 주식회사 액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109389950A (zh) * 2017-08-03 2019-02-26 乐金显示有限公司 有机发光显示装置和有机发光显示装置的数据处理方法
CN109389950B (zh) * 2017-08-03 2021-07-27 乐金显示有限公司 有机发光显示装置和有机发光显示装置的数据处理方法

Also Published As

Publication number Publication date
KR102526356B1 (ko) 2023-04-28

Similar Documents

Publication Publication Date Title
US9911391B2 (en) Liquid crystal display having common voltage compensator
CN107886910B (zh) 显示装置
KR102329233B1 (ko) 표시장치
US20140340431A1 (en) Control unit, display device including control unit, and control method
KR101818247B1 (ko) 액정표시장치 및 그 구동방법
KR101367134B1 (ko) 표시 장치의 구동 장치
KR20170011674A (ko) 영상 처리 방법, 영상 처리 회로와, 그를 이용한 표시 장치
KR102185696B1 (ko) 디스플레이 장치 및 그 제어 방법
KR20080024863A (ko) 액정 표시 장치 및 그 구동 회로
KR102145280B1 (ko) 디스플레이 장치
KR101549291B1 (ko) 표시장치
KR102526356B1 (ko) 표시 장치 및 그의 구동 방법
KR20110072116A (ko) 액정 표시장치 및 그의 구동방법
KR102555186B1 (ko) 표시장치, 컨트롤러
US10089951B2 (en) Display apparatus and a method of driving the same
KR102644896B1 (ko) 표시 장치 및 그의 구동 방법
US11222608B2 (en) Display device
KR102439121B1 (ko) 액정표시장치
KR20170032579A (ko) 액정표시장치
US10290270B2 (en) Display apparatus
US11830447B2 (en) Liquid crystal display drive device and method of driving the same, and image processor
KR102353273B1 (ko) 액정표시장치와 그 구동방법
KR102467878B1 (ko) 액정 표시 장치
US8836685B2 (en) Liquid crystal display device
KR102411041B1 (ko) 전압 생성부를 포함한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant