KR102411041B1 - 전압 생성부를 포함한 표시장치 - Google Patents

Abstract

본 발명의 실시예는 회로 크기를 줄일 수 있는 전압 생성부를 포함한 표시장치에 관한 것이다. 본 발명의 실시예에 따른 표시장치에서 전압 생성부는 감마기준전압 공급부로부터 감마기준전압들 중 정극성 감마기준전압과 부극성 감마기준전압을 입력받고, 정극성 감마기준전압과 부극성 감마기준전압을 이용하여, 정극성 감마기준전압과 부극성 감마기준전압 사이의 레벨을 갖는 복수의 구동전압을 생성하고, 생성된 복수의 구동전압 중 어느 하나를 선택하여, 데이터 구동부에 포함된 정극성 출력버퍼들 및 부극성 출력버퍼들을 구동하는 제1 구동전압으로 공급할 수 있다.

Description

전압 생성부를 포함한 표시장치{DISPLAY DEVICE INCLUDING VOLTAGE GENERATOR}

본 발명의 실시예는 전압 생성부를 포함한 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 표시장치가 활용되고 있다.

표시장치는 표시패널, 게이트 구동부, 데이터 구동부, 타이밍 콘트롤러, 및전원 공급부를 구비한다. 표시패널은 데이터라인들, 게이트라인들, 데이터라인들과 게이트라인들의 교차부에 형성되어 게이트라인들에 게이트신호들이 공급될때 데이터라인들의 데이터전압들을 공급받는 다수의 화소들을 포함한다. 화소들은 데이터전압들에 따라 소정의 밝기로 발광한다. 게이트 구동부는 게이트라인들에 게이트신호들을 공급한다. 데이터 구동부는 데이터라인들에 데이터전압들을 공급하는 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)들을 포함한다. 타이밍 콘트롤러는 게이트 구동부와 데이터 구동부의 동작 타이밍을 제어한다. 전원 공급부는 게이트 구동부, 데이터 구동부, 및 타이밍 콘트롤러의 구동에 필요한 전압들을 공급한다.

데이터 구동부는 쉬프트 레지스터, 래치, 디지털-아날로그 변환부(digital analog converter), 및 출력버퍼를 포함한다. 출력회로는 정극성 데이터전압들을 출력하는 정극성 출력회로들과 부극성 데이터전압들을 출력하는 부극성 출력회로들을 포함한다. 정극성 데이터전압들은 공통전압 대비 높은 데이터전압들이고, 부극성 데이터전압들은 공통전압 대비 낮은 데이터전압들이다.

정극성 출력회로들과 부극성 출력회로들은 전원 공급부로부터 구동 전압들로 VDD 전압, VDD 전압보다 낮은 VSS 전압, 및 VDD 전압과 VSS 전압 사이의 HVDD(Half VDD) 전압을 입력받는다. 전원 공급부는 VDD 전압을 입력받아 HVDD 전압을 생성하는 벅 컨버터(buck converter)를 포함할 수 있다. 하지만, 벅 컨버터는 적어도 하나의 커패시터, 인덕터, 및 다이오드를 필요로 하므로, 회로 크기가 큰 문제가 있다.

본 발명의 실시예는 회로 크기를 줄일 수 있는 전압 생성부를 포함한 표시장치를 제공한다.

본 발명의 실시예에 따른 표시장치는 표시패널, 데이터 구동부, 게이트 구동부, 및 전압 생성부를 구비한다. 표시패널은 데이터 라인들, 게이트 라인들, 및 데이터 라인들과 게이트 라인들에 접속된 화소들을 포함한다. 데이터 구동부는 감마기준전압들을 이용하여 디지털 비디오 데이터를 데이터전압들로 변환하여 데이터 라인들에 공급한다. 게이트 구동부는 게이트 라인들에 게이트 신호들을 공급한다. 감마기준전압 공급부는 데이터 구동부에 상기 감마기준전압들을 공급한다. 전압 생성부는 감마기준전압 공급부로부터 감마기준전압들 중 정극성 감마기준전압과 부극성 감마기준전압을 입력받고, 정극성 감마기준전압과 부극성 감마기준전압을 이용하여, 정극성 감마기준전압과 부극성 감마기준전압 사이의 레벨을 갖는 복수의 구동전압을 생성하고, 생성된 복수의 구동전압 중 어느 하나를 선택하여, 데이터 구동부에 포함된 정극성 출력버퍼들 및 부극성 출력버퍼들을 구동하는 제1 구동전압으로 공급할 수 있다.

삭제

본 발명의 실시예는 정극성 감마기준전압과 부극성 감마기준전압를 이용하여 제1 구동전압을 간단히 생성할 수 있다. 구체적으로, 본 발명의 실시예는 N 비트 디지털 아날로그 변환부 또는 저항열을 이용하여 정극성 감마기준전압과 부극성 감마기준전압 사이의 레벨을 갖는 복수의 전압들을 출력하고, 멀티플렉서를 이용하여 복수의 전압들 중 어느 하나를 제1 구동전압으로 선택하여 출력하므로, 종래 벅 컨버터를 이용하여 제1 구동전압을 생성할 때보다 회로의 크기를 줄일 수 있다. 따라서, 본 발명의 실시예는 비용을 절감할 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 일 예시도면.
도 2는 본 발명의 실시예에 따른 표시장치의 하부기판, 소스 드라이브 IC들, 소스 연성필름들, 소스 회로보드, 제어 회로보드, 및 타이밍 콘트롤러, 전압 공급부, 및 감마기준전압 공급부를 보여주는 일 예시도면.
도 3은 도 1의 화소의 일 예를 보여주는 예시도면.
도 4는 도 2의 소스 드라이브 IC를 상세히 보여주는 블록도.
도 5는 도 4의 출력 버퍼를 상세히 보여주는 회로도.
도 6은 도 1의 전압 공급부의 제1 구동전압 생성부의 일 예를 상세히 보여주는 블록도.
도 7은 계조별 감마기준전압들을 보여주는 그래프.
도 8은 도 1의 전압 공급부의 제1 구동전압 생성부의 또 다른 예를 상세히 보여주는 블록도.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 일 예시도면이다. 도 2는 본 발명의 실시예에 따른 표시장치의 하부기판, 소스 드라이브 IC들, 소스 연성필름들, 소스 회로보드, 제어 회로보드, 및 타이밍 콘트롤러, 전압 공급부, 및 감마기준전압 공급부를 보여주는 일 예시도면이다.

본 발명의 실시예에 따른 표시장치는 게이트 신호들을 게이트 라인들(G1~Gn)에 공급하는 라인 스캐닝 방식으로 화소들에 데이터전압들을 공급하는 어떠한 표시장치도 포함될 수 있다. 예를 들어, 본 발명의 실시예에 따른 표시장치는 액정표시장치(Liquid Crystal Display), 유기발광 표시장치(Organic Light Emitting Display), 전계 방출 표시장치(Field Emission Display), 전기영동 표시장치(Electrophoresis display) 중에 어느 하나로 구현될 수도 있다. 본 발명은 아래의 실시예에서 표시장치가 액정표시장치로 구현된 것을 중심으로 예시하였지만, 이에 한정되지 않는 것에 주의하여야 한다.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(10), 게이트 구동부(11), 데이터 구동부(20), 타이밍 콘트롤러(30), 전원 공급부(40), 및 감마기준전압 공급부(50)를 구비한다.

표시패널(10)은 화소들을 이용하여 화상을 표시한다. 표시패널(10)은 하부기판, 상부기판, 및 하부기판과 상부기판 사이에 개재된 액정층을 포함한다. 표시패널(10)의 하부기판에는 데이터라인(D)들, 게이트라인(G)들이 형성된다. 데이터라인(D)들은 게이트라인(G)들과 교차될 수 있다.

화소(P)들은 도 3과 같이 데이터라인(D)들과 게이트라인(G)들의 교차부들에 형성될 수 있다. 화소(P)들 각각은 데이터라인(D)과 게이트라인(G)에 접속될 수 있다. 화소(P)들 각각은 도 3과 같이 트랜지스터(T), 화소전극(11), 공통전극(12), 액정층(13) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 트랜지스터(T)는 게이트라인(G)의 게이트신호에 의해 턴-온되어 데이터라인(D)의 데이터전압을 화소전극(11)에 공급한다. 공통전극(12)은 공통라인에 접속되어 공통라인으로부터 공통전압을 공급받는다. 이로 인해, 화소(P)들 각각은 화소전극(11)에 공급된 데이터전압과 공통전극(12)에 공급된 공통전압의 전위차에 의해 발생되는 전계에 의해 액정층(13)의 액정을 구동하여 백라이트 유닛으로부터 입사되는 빛의 투과량을 조정할 수 있다. 그 결과, 화소(P)들은 화상을 표시할 수 있다. 또한, 스토리지 커패시터(Cst)는 화소전극(11)과 공통전극(12) 사이에 마련되어 화소전극(11)과 공통전극(12) 간의 전위차를 일정하게 유지한다.

공통전극(12)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서 상부기판상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식에서 화소 전극과 함께 하부기판상에 형성된다. 표시패널(10)의 액정 모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.

표시패널(10)의 상부기판에는 블랙 매트릭스(black matrix)와 컬러필터들(color filter) 등이 형성될 수 있다. 컬러필터들은 블랙 매트릭스에 의해 가려지지 않는 개구부에 형성될 수 있다. 표시패널(10)이 COT(Color filter On TFT) 구조로 형성되는 경우, 블랙 매트릭스와 컬러필터들은 표시패널(10)의 하부기판에 형성될 수 있다.

표시패널(10)의 하부기판과 상부기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성될 수 있다. 표시패널(10)의 하부기판과 상부기판 사이에는 액정층의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서가 형성될 수 있다.

표시패널(10)은 대표적으로 백라이트 유닛으로부터의 빛을 변조하는 투과형 액정표시패널이 선택될 수 있다. 백라이트 유닛은 백라이트 구동부로부터 공급되는 구동전류에 따라 점등하는 광원, 도광판(또는 확산판), 다수의 광학시트 등을 포함한다. 백라이트 유닛은 직하형(direct type) 또는 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원들은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode), OLED(Organic Light Emitting Diode) 중 어느 하나의 광원 또는 두 종류 이상의 광원들을 포함할 수 있다.

백라이트 구동부는 백라이트 유닛의 광원들을 점등시키기 위한 구동전류를 발생한다. 백라이트 구동부는 백라이트 제어부의 제어 하에 광원들에 공급되는 구동전류를 온/오프(ON/OFF)한다. 백라이트 제어부는 호스트 시스템 또는 타이밍 콘트롤러(30)로부터 입력되는 글로벌/로컬 디밍(global/local dimming) 신호에 따라 PWM(Pulse Width Modulation) 신호의 듀티비 조정값을 포함한 백라이트 제어 데이터를 SPI(Serial Peripheral Interface) 데이터 포맷으로 백라이트 구동부에 전송한다.

게이트 구동부(11)는 타이밍 콘트롤러(30)로부터 게이트 제어신호(GCS)를 입력받고, 전원 공급부(40)로부터 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 입력받는다. 게이트 하이 전압(VGH)은 표시패널(10)의 화소(P)들의 트랜지스터들을 턴-온시킬 수 있는 전압으로, 게이트 로우 전압(VGL)은 표시패널(10)의 화소(P)들의 트랜지스터들을 턴-오프시킬 수 있는 전압으로 설정될 수 있다. 게이트 구동부(11)는 게이트 제어신호(GCS)에 따라 게이트 로우 전압(VGL)에서 게이트 하이 전압(VGH)으로 스윙하는 게이트 신호들을 생성하여 게이트 라인들(G1~Gn)에 공급한다.

게이트 구동부(11)는 게이트 드라이브 인 패널(gate driver in panel, GIP) 방식으로 비표시영역(NDA)에 배치될 수 있다. 도 1에서는 게이트 구동부(11)가 표시영역(DA)의 일 측 바깥쪽의 비표시영역(NDA)에 배치된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 게이트 구동부(11)는 표시영역(DA)의 양 측 바깥쪽의 비표시영역(NDA)에 배치될 수 있다.

또는, 게이트 구동부(11)는 복수의 게이트 드라이브 직접회로(이하 "IC"라 칭함)들을 포함할 수 있으며, 게이트 드라이브 IC들은 게이트 연성필름들 상에 실장될 수 있다. 게이트 연성필름들 각각은 테이프 캐리어 패키지(tape carrier package) 또는 칩온 필름(chip on film)일 수 있다. 게이트 연성필름들은 이방성 도전 필름(anisotropic conductive flim)을 이용하여 TAB(tape automated bonding) 방식으로 표시패널(10)의 비표시영역(NDA)에 부착될 수 있으며, 이로 인해 게이트 드라이브 IC들은 게이트 라인들(G1~Gn)에 연결될 수 있다.

데이터 구동부(20)는 타이밍 콘트롤러(30)로부터 디지털 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 입력받는다. 데이터 구동부(20)는 전원 공급부(40)로부터 제1 내지 제3 구동전압들(HVDD, VDD, VSS)을 입력받는다. 데이터 구동부(20)는 감마기준전압 공급부(50)로부터 감마기준전압들(PGMAs, NGMAs)을 입력받는다.

데이터 구동부(20)는 적어도 하나의 소스 드라이브 IC(21)를 포함할 수 있다. 소스 드라이브 IC(21)는 감마기준전압들(PGMAs, NGMAs)을 분압하여 감마계조전압들을 생성한다. 소스 드라이브 IC(21)는 데이터 제어신호(DCS)에 따라 감마계조전압들을 이용하여 디지털 비디오 데이터(DATA)를 아날로그 데이터전압들로 변환한다. 소스 드라이브 IC(21)는 아날로그 데이터전압들을 데이터라인들(D1~Dm)에 공급한다. 소스 드라이브 IC(21)에 대한 자세한 설명은 도 4를 결부하여 후술한다.

소스 드라이브 IC(21)들 각각은 구동 칩으로 제작될 수 있다. 소스 드라이브 IC(21)들 각각은 소스 연성필름(60) 상에 실장될 수 있다. 소스 연성필름(60)들 각각은 테이프 캐리어 패키지 또는 칩온 필름으로 구현될 수 있으며, 휘어지거나 구부러질 수 있다. 소스 연성필름(60)들 각각은 이방성 도전 필름을 이용하여 TAB 방식으로 표시패널(10)의 비표시영역에 부착될 수 있으며, 이로 인해 소스 드라이브 IC(21)들은 데이터라인들(D1~Dm)에 연결될 수 있다.

또는, 소스 드라이브 IC(21)들 각각은 COG(chip on glass) 방식 또는 COP(chip on plastic) 방식으로 하부기판 상에 직접 접착되어 데이터라인들(D1~Dm)에 연결될 수 있다.

소스 연성필름(60)들은 소스 회로보드(circuit board, 70) 상에 부착될 수 있다. 소스 회로보드(70)들은 휘어지거나 구부러질 수 있는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다. 소스 회로보드(70)들은 하나 또는 복수 개로 마련될 수 있다.

타이밍 콘트롤러(30)는 외부의 시스템 보드(미도시)로부터 비디오 데이터(DATA)와 타이밍 신호들(TS)을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다.

타이밍 콘트롤러(30)는 타이밍 신호(TS)들과 EEPROM(electrically erasable programmable read-only memory)과 같은 메모리에 저장된 구동 타이밍 정보에 기초하여 게이트 구동부(11)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)를 생성하고, 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성한다. 타이밍 콘트롤러(30)는 게이트 제어신호(GCS)를 게이트 구동부(11)에 공급한다. 타이밍 콘트롤러(30)는 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 데이터 구동부(20)에 공급한다.

전원 공급부(40)는 게이트 구동부(11), 데이터 구동부(20), 및 타이밍 콘트롤러(30)의 구동에 필요한 전압들을 생성하여 그들에 공급한다. 전원 공급부(40)는 게이트 구동부(11)에 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 공급한다. 게이트 하이 전압(VGH)은 표시패널(10)의 화소(P)들의 트랜지스터들을 턴-온시킬 수 있는 전압으로, 게이트 로우 전압(VGL)은 표시패널(10)의 화소(P)들의 트랜지스터들을 턴-오프시킬 수 있는 전압으로 설정될 수 있다. 전원 공급부(40)는 데이터 구동부(20)에 제1 내지 제3 구동전압들(HVDD, VDD, VSS)를 공급한다. 제1 구동전압(HVDD)은 제2 구동전압(VDD)보다 낮은 레벨의 전압이고 제3 구동전압(VSS)보다 높은 레벨의 전압이다. 전원 공급부(40)는 타이밍 콘트롤러(30)에도 소정의 구동전압을 공급한다.

한편, 전원 공급부(40)는 감마기준전압 공급부(50)로부터 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA)를 입력받고, 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA)를 이용하여 제1 구동전압(HVDD)을 생성할 수 있다. 이 경우, 제1 구동전압(HVDD)을 생성하기 위한 회로 사이즈를 줄일 수 있으므로, 비용을 절감할 수 있다. 전원 공급부(40)의 제1 구동전압 생성부에 대한 자세한 설명은 도 7 및 도 9를 결부하여 후술한다.

감마기준전압 공급부(50)는 타이밍 콘트롤러(30)로부터 감마기준전압 데이터(Dgma)를 입력받고, 감마기준전압 데이터(Dgma)에 따라 감마기준전압들(PGMAs, NGMAs)을 생성할 수 있다. 감마기준전압들은 정극성 감마기준전압들(PGMAs)과 부극성 감마기준전압들(NGMAs)을 포함한다. 표시장치가 액정표시장치인 경우, 정극성 감마기준전압들(PGMAs)은 공통전압 대비 높은 레벨의 전압을 나타내고, 부극성 감마기준전압들(NGMAs)은 공통전압 대비 낮은 레벨의 전압을 나타낸다.

타이밍 콘트롤러(30), 전원 공급부(40), 및 감마전압 공급부(50)는 도 2와 같이 제어 회로보드(90) 상에 실장될 수 있다. 제어 회로보드(90)와 소스 회로보드(70)는 FFC(flexible flat cable)나 FPC(flexible printed circuit)와 같은 연성회로기판(80)을 통해 연결될 수 있다.

도 4는 도 2의 소스 드라이브 IC를 상세히 보여주는 블록도이다. 도 4를 참조하면, 소스 드라이브 IC(21)는 쉬프트 레지스터(121), 래치부(122), 디지털 아날로그 변환부(123), 출력 버퍼(124), 및 분압 회로(125)를 포함한다.

소스 드라이브 IC(21)는 타이밍 콘트롤러(30)로부터 데이터 제어신호(DCS)를 입력받으며, 전원 공급부(40)로부터 제1 내지 제3 구동전압들(HVDD, VDD, VSS)을 입력받으며, 감마기준전압 공급부(50)로부터 정극성 감마기준전압들(PGMAs)과 부극성 감마기준전압들(NGMAs)을 공급받는다.

데이터 제어신호(DCS)는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 및 극성제어신호(POL) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이브 IC(21)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC(21) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 소스 드라이브 IC(21)의 출력을 제어한다. 극성제어신호(POL)는 데이터전압들의 극성을 제어한다.

쉬프트 레지스터(121)는 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)에 응답하여 샘플링신호(Sampling Signal, SAM)를 출력한다. 래치부(123)는 쉬프트 레지스터(121)로부터 출력된 샘플링신호(SAM)에 응답하여 비디오 데이터(DATA)를 순차적으로 샘플링하고 소스 출력 인에이블신호(SOE)에 대응하여 샘플링된 1 수평 라인의 비디오 데이터(DATA)를 동시에 출력한다. 래치부(123)는 2 개 이상으로 구성되는 것이 바람직하나, 설명의 편의상 하나만 도시하여 설명하였다.

디지털 아날로그 변환부(123)는 분압 회로(125)로부터 감마계조전압들(GV)을 입력받는다. 디지털 아날로그 변환부(123)는 감마계조전압들(GV)을 이용하여 1 수평 라인의 비디오 데이터(DATA)를 정극성 및 부극성 데이터전압들(PDV, NDV)로 변환한다. 즉, 디지털 아날로그 변환부(123)는 디지털 데이터인 비디오 데이터(DATA)를 아날로그 데이터전압들로 변환할 수 있다.

출력 버퍼(124)는 정극성 데이터전압(PDV)을 증폭 또는 보상하여 출력하기 위한 정극성 출력 버퍼들과 부극성 데이터전압들(NDV)을 증폭 또는 보상하여 출력하기 위한 부극성 출력 버퍼들을 포함할 수 있다. 정극성 출력 버퍼들은 제1 구동전압(HVDD)과 제2 구동전압(VDD) 사이에서 정극성 데이터전압들(PDV)을 증폭 또는 보상하여 출력한다. 부극성 출력 버퍼들은 제3 구동전압(VSS)과 제1 구동전압(HVDD) 사이에서 부극성 데이터전압들(NDV)을 증폭 또는 보상하여 출력한다. 또한, 출력 버퍼(124)는 데이터 라인들(D1~Dm) 각각에 정극성 출력 버퍼로부터 출력되는 정극성 데이터전압(PDV)과 부극성 출력 버퍼로부터 출력되는 부극성 데이터전압(NDV) 중에 어느 하나를 선택하여 출력한다. 출력 버퍼(124)에 대한 자세한 설명은 도 5를 결부하여 후술한다.

분압 회로(125)는 정극성 감마기준전압들(PGMA)과 부극성 감마기준전압들(NGMA)을 입력받는다. 분압 회로(125)는 저항열(R-strings)을 포함할 수 있다. 분압 회로(125)는 저항열(R-strings)을 이용하여 정극성 감마기준전압들(PGMA)과 부극성 감마기준전압들(NGMA)을 분압하여 감마계조전압들(GV)을 생성한다. 감마계조전압들(GV)은 정극성 감마계조전압들과 부극성 감마계조전압들을 포함한다. 정극성 데이터전압들(PDV)은 정극성 감마계조전압들을 이용하여 생성되고, 부극성 데이터전압들(NDV)은 부극성 감마계조전압들을 이용하여 생성된다.

도 5는 도 4의 출력 버퍼를 상세히 보여주는 회로도이다. 도 5에서는 설명의 편의를 위해 제j 데이터 라인(Dj)에 데이터전압을 출력하기 위한 제j 정극성 출력 버퍼(PBj), 제j 부극성 출력 버퍼(NBj), 및 제j 멀티플렉서(MUXj)만을 도시하였다.

도 5를 참조하면, 제j 정극성 출력 버퍼(PBj)의 입력 단자(i)는 제j 정극성 데이터전압 라인(PDLj)이 접속되고, 출력 단자(o)는 제j 멀티플렉서(MUXj)에 접속된다. 제j 정극성 데이터 라인(PDLj)은 디지털 아날로그 변환부(123)에 접속되며, 디지털 아날로그 변환부(123)로부터 출력되는 제j 정극성 데이터전압을 출력하는 라인이다. 제j 정극성 출력 버퍼(PBj)는 제j 정극성 데이터전압을 증폭 또는 보상하여 제j 멀티플렉서(MUXj)로 출력한다.

또한, 제j 정극성 출력 버퍼(PBj)의 제1 기준전압 단자(RV1)에는 제2 구동전압(VDD)이 입력되고, 제2 기준전압 단자(RV2)에는 제1 구동전압(HVDD)이 입력된다. 그러므로, 제j 정극성 출력 버퍼(PBj)는 제1 구동전압(HVDD)과 제2 구동전압(VDD) 사이의 전압을 출력할 수 있다.

제j 부극성 출력 버퍼(NBj)의 입력 단자(i)는 제j 부극성 데이터전압 라인(NDLj)이 접속되고, 출력 단자(o)는 제j 멀티플렉서(MUXj)에 접속된다. 제j 부극성 데이터 라인(NDLj)은 디지털 아날로그 변환부(123)에 접속되며, 디지털 아날로그 변환부(123)로부터 출력되는 제j 부극성 데이터전압을 출력하는 라인이다. 제j 부극성 출력 버퍼(NBj)는 제j 부극성 데이터전압을 증폭 또는 보상하여 제j 멀티플렉서(MUXj)로 출력한다.

또한, 제j 부극성 출력 버퍼(NBj)의 제1 기준전압 단자(RV1)에는 제1 구동전압(HVDD)이 입력되고, 제2 기준전압 단자(RV2)에는 제3 구동전압(VSS)이 입력된다. 그러므로, 제j 부극성 출력 버퍼(NBj)는 제1 구동전압(HVDD)과 제3 구동전압(VSS) 사이의 전압을 출력할 수 있다.

제1 구동전압(HVDD)은 제j 정극성 출력 버퍼(PBj)의 제2 기준전압 단자(RV2)에 입력되므로, 제j 정극성 출력 버퍼(PBj)가 출력할 수 있는 최소 전압으로 입력된다. 또한, 제1 구동전압(HVDD)은 제j 부극성 출력 버퍼(NBj)의 제1 기준전압 단자(RV1)에 입력되므로, 제j 부극성 출력 버퍼(NBj)가 출력할 수 있는 최대 전압으로 입력된다. 그러므로, 제1 구동전압(HVDD)은 정극성 데이터전압들의 최소값과 부극성 데이터전압들의 최대값을 모두 만족할 수 있는 전압으로 설계되어야 한다. 예를 들어, 제1 구동전압(HVDD)은 정극성 데이터전압들의 최소값과 부극성 데이터전압들의 최대값 사이의 전압으로 설계될 수 있다. 이에 대한 자세한 설명은 도 6 내지 도 8을 결부하여 후술한다.

제j 멀티플렉서(MUXj)는 제j 정극성 출력 버퍼(PBj)로부터 출력된 제j 정극성 데이터전압과 제j 부극성 출력 버퍼(NBj)로부터 출력된 제j 부극성 데이터전압을 입력받는다. 또한, 제j 멀티플렉서(MUXj)는 극성제어신호(POL)를 입력받는다. 제j 멀티플렉서(MUXj)는 극성제어신호(POL)에 따라 제j 정극성 데이터전압과 제j 부극성 데이터전압 중 어느 하나를 선택하여 제j 데이터 라인(Dj)에 출력한다. 예를 들어, 제j 멀티플렉서(MUXj)는 제1 로직 레벨 전압을 갖는 극성제어신호(POL)가 입력되는 경우 제j 정극성 데이터전압을 선택하여 제j 데이터 라인(Dj)에 출력하고, 제2 로직 레벨 전압을 갖는 극성제어신호(POL)가 입력되는 경우 제j 부극성 데이터전압을 선택하여 제j 데이터 라인(Dj)에 출력한다.

도 6은 도 1의 전압 공급부의 제1 구동전압 생성부의 일 예를 상세히 보여주는 블록도이다. 이하에서는 도 6을 결부하여 제1 구동전압 생성부(41)를 상세히 설명한다.

도 6을 참조하면, 제1 구동전압 생성부(41)는 구동전압 생성부(DAC), 멀티플렉서(MUX), 및 버퍼(BUF)를 포함할 수 있다. 구동전압 생성부(DAC)는 감마기준전압 공급부(50)로부터 정극성 감마기준전압들(PGMAs) 중 어느 하나의 정극성 감마기준전압(PGMA)과 부극성 감마기준전압들(NGMAs) 중 어느 하나의 부극성 감마기준전압(NGMA)를 입력받는다. 구동전압 생성부(DAC)는 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA) 사이의 레벨을 갖는 복수의 전압들을 생성하여 출력한다.

구동전압 생성부(DAC)는 N(N은 2 이상의 정수) 비트 디지털 아날로그 변환부로 구현될 수 있다. 구동전압 생성부(DAC)가 N 비트 디지털 아날로그 변환부인 경우, 2^N 개의 전압들을 생성하여 출력할 수 있다. N이 커질수록 많은 전압들을 생성할 수 있으나 구동전압 생성부(DAC)의 크기가 커지므로, N은 이를 고려하여 적절하게 설정될 수 있다.

멀티플렉서(MUX)는 구동전압 생성부(DAC)로부터 복수의 전압들을 입력받으며, 타이밍 콘트롤러(30) 또는 전원 공급부(40)로부터 선택 데이터(SD)를 입력받는다. 멀티플렉서(MUX)는 선택 데이터(SD)에 따라 복수의 전압들 중 어느 하나를 제1 구동전압(HVDD)으로 선택하여 출력한다.

버퍼부(BUF)는 멀티플렉서(MUX)로부터 출력된 제1 구동전압(HVDD)을 증폭 또는 보상하여 데이터 구동부(20)로 출력한다.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA)를 이용하여 제1 구동전압(VDD)을 간단히 생성할 수 있다. 특히, 본 발명의 실시예는 N 비트 디지털 아날로그 변환부를 이용하여 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA) 사이의 레벨을 갖는 복수의 전압들을 출력하고, 멀티플렉서(MUX)를 이용하여 복수의 전압들 중 어느 하나를 제1 구동전압(VDD)으로 선택하여 출력하므로, 종래 벅 컨버터를 이용하여 제1 구동전압(VDD)을 생성할 때보다 회로의 크기를 줄일 수 있다.

도 7은 계조별 감마기준전압들을 보여주는 그래프이다. 도 7에서 x 축은 계조(gray level)를 나타내고, y 축은 감마기준전압들을 나타낸다. 도 7에서는 제1 내지 제18 감마기준전압들(GMA1~GMA18)을 예시하였으나, 이에 한정되지 않으며, 감마기준전압들의 개수는 설계에 따라 달라질 수 있다. 또한, 도 7에서는 설명의 편의를 위해 제1 내지 제18 감마기준전압들(GMA1~GMA18) 중 제1, 제5, 제9, 제10, 제14 및 제18 감마기준전압들(GMA1, GMA5, GMA9, GMA10, GMA14, GMA18)만을 예시하였다.

도 7을 참조하면, 제1 내지 제9 감마기준전압들(GMA1~GMA9)은 정극성 감마기준전압들(PGMAs)에 해당하고, 제10 내지 제18 감마기준전압들(GMA10~GMA18)은 부극성 감마기준전압들(PGMAs)에 해당한다. 제1 감마기준전압(GMA1)이 가장 높은 전압 레벨을 가지고, 제18 감마기준전압(GMA18)이 가장 낮은 전압 레벨을 가지며, 제1 감마기준전압(GMA1)으로부터 제18 감마기준전압(GMA18)으로 갈수록 전압 레벨은 순차적으로 낮아진다.

정극성 감마기준전압들(PGMAs)은 감마기준전압의 전압 레벨이 높을수록 높은 계조를 표현한다. 예를 들어, 전압 레벨이 가장 높은 제1 감마기준전압(GMA1)이 가장 높은 계조를 표현하고, 전압 레벨이 가장 낮은 제9 감마기준전압(GMA9)이 가장 낮은 계조를 표현할 수 있다.

이에 비해, 부극성 감마기준전압들(NGMAs)은 감마기준전압의 전압 레벨이 낮을수록 높은 계조를 표현한다. 예를 들어, 전압 레벨이 가장 높은 제10 감마기준전압(GMA10)이 가장 낮은 계조를 표현하고, 전압 레벨이 가장 낮은 제18 감마기준전압(GMA18)이 가장 높은 계조를 표현할 수 있다.

한편, 도 5에서 설명한 바와 같이 제1 구동전압(HVDD)은 제j 정극성 출력 버퍼(PBj)와 제j 부극성 출력 버퍼(NBj) 모두에서 기준전압으로 이용되므로, 정극성 데이터전압들의 최소값과 부극성 데이터전압들의 최대값 사이의 전압으로 설계되는 것이 바람직하다. 도 7과 같이 제9 감마기준전압(GMA9)은 정극성 데이터전압들의 최소값에 해당하고, 제10 감마기준전압(GMA10)은 부극성 데이터전압들의 최대값에 해당한다. 그러므로, 제1 구동전압(HVDD)은 정극성 감마기준전압들(PGMAs) 중에 가장 낮은 제9 감마기준전압(GMA9)과 부극성 감마기준전압들(NGMAs) 중에 가장 높은 제10 감마기준전압(GMA10) 사이의 전압으로 설계될 수 있다. 따라서, 구동전압 생성부(DAC)는 정극성 감마기준전압들(PGMAs) 중에 가장 낮은 제9 감마기준전압(GMA9)과 부극성 감마기준전압들(NGMAs) 중에 가장 높은 제10 감마기준전압(GMA10)을 입력받고, 제9 감마기준전압(GMA9)과 제10 감마기준전압(GMA10) 사이의 레벨을 갖는 복수의 전압들을 생성할 수 있다. 이 경우, 구동전압 생성부(DAC)는 N 비트 디지털 아날로그 변환부의 비트 수를 최소화할 수 있다. 예를 들어, 구동전압 생성부(DAC)는 2 비트 또는 3 비트 디지털 아날로그 변환부로 구현될 수 있다. 그러므로, 본 발명의 실시예는 종래 벅 컨버터를 이용하여 제1 구동전압(VDD)을 생성할 때보다 회로의 크기를 줄일 수 있다.

도 8은 도 1의 전압 공급부의 제1 구동전압 생성부의 또 다른 예를 상세히 보여주는 블록도이다. 이하에서는 도 8을 결부하여 제1 구동전압 생성부(41)를 상세히 설명한다.

도 8을 참조하면, 제1 구동전압 생성부(41)는 구동전압 생성부(RS), 멀티플렉서(MUX), 및 버퍼(BUF)를 포함할 수 있다. 도 8에 도시된 멀티플렉서(MUX)와 버퍼부(BUF)는 도 6을 결부하여 설명한 바와 실질적으로 동일하므로, 이들에 대한 자세한 설명은 생략한다.

구동전압 생성부(RS)는 감마기준전압 공급부(50)로부터 정극성 감마기준전압들(PGMAs) 중 어느 하나의 정극성 감마기준전압(PGMA)과 부극성 감마기준전압들(NGMAs) 중 어느 하나의 부극성 감마기준전압(NGMA)를 입력받는다. 구동전압 생성부(RS)는 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA) 사이의 레벨을 갖는 복수의 전압들을 생성하여 출력한다.

구동전압 생성부(RS)는 복수의 저항들을 포함하는 저항열(RS)로 구현될 수 있다. 구동전압 생성부(RS)는 저항열(RS)을 이용하여 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA)을 분압하여 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA) 사이의 레벨을 갖는 복수의 전압들을 생성할 수 있다.

구동전압 생성부(RS)가 저항열(RS)로 구현되는 경우, 제1 구동전압 생성부(41)는 전원 공급부(40) 내에 포함되지 않고, 소스 회로보드(70) 또는 제어 회로보드(90) 상에 형성될 수 있다.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA)를 이용하여 제1 구동전압(VDD)을 간단히 생성할 수 있다. 특히, 본 발명의 실시예는 저항열을 이용하여 정극성 감마기준전압(PGMA)과 부극성 감마기준전압(NGMA) 사이의 레벨을 갖는 복수의 전압들을 출력하고, 멀티플렉서(MUX)를 이용하여 복수의 전압들 중 어느 하나를 제1 구동전압(VDD)으로 선택하여 출력하므로, 종래 벅 컨버터를 이용하여 제1 구동전압(VDD)을 생성할 때보다 회로의 크기를 줄일 수 있다.

이상, 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시패널 11: 게이트 구동부
20: 데이터 구동부 21: 소스 드라이브 IC
30: 타이밍 콘트롤러 40: 전원 공급부
41: 제1 구동전압 생성부 50: 감마기준전압 공급부
60: 소스 연성필름 70: 소스 인쇄회로보드
80: 제어 인쇄회로보드 90: 연성회로기판
121: 쉬프트 레지스터 122: 래치부
123: 디지털 아날로그 변환부 124: 출력 버퍼
125: 분압 회로

Claims (11)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 데이터 라인들, 게이트 라인들, 및 상기 데이터 라인들과 상기 게이트 라인들에 접속된 화소들을 포함하는 표시패널;
   감마기준전압들을 이용하여 디지털 비디오 데이터를 데이터전압들로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동부;
   상기 게이트 라인들에 게이트 신호들을 공급하는 게이트 구동부;
   상기 데이터 구동부에 상기 감마기준전압들을 공급하는 감마기준전압 공급부; 및
   상기 감마기준전압 공급부로부터 상기 감마기준전압들 중 정극성 감마기준전압과 부극성 감마기준전압을 입력받고, 상기 정극성 감마기준전압과 상기 부극성 감마기준전압을 이용하여, 상기 정극성 감마기준전압과 상기 부극성 감마기준전압 사이의 레벨을 갖는 복수의 구동전압을 생성하고, 생성된 복수의 구동전압 중 어느 하나를 선택하여, 상기 데이터 구동부에 포함된 정극성 출력버퍼들 및 부극성 출력버퍼들을 구동하는 제1 구동전압으로 공급하는 전압 생성부를 구비하는 표시장치.
6. 제 5 항에 있어서,
   상기 정극성 감마기준전압은 정극성 감마기준전압들 중 가장 낮은 정극성 감마기준전압이고,
   상기 부극성 감마기준전압은 부극성 감마기준전압들 중 가장 높은 부극성 감마기준전압인 표시장치.
7. 제 5 항에 있어서,
   상기 전압 생성부는,
   상기 정극성 감마기준전압과 상기 부극성 감마기준전압을 이용하여, 상기 정극성 감마기준전압과 상기 부극성 감마기준전압 사이의 레벨을 갖는 상기 복수의 구동전압을 생성하는 구동전압 생성부;
   상기 복수의 구동전압 중 어느 하나를 상기 제1 구동전압으로 선택하여 출력하는 멀티플렉서; 및
   상기 제1 구동전압을 증폭 또는 보상하여 출력하는 버퍼부를 포함하는 표시장치.
8. 제 7 항에 있어서,
   상기 구동전압 생성부는,
   상기 정극성 감마기준전압과 상기 부극성 감마기준전압을 이용하는 N(N은 2 이상의 정수) 비트 디지털 아날로그 컨버터인 표시장치.
9. 제 7 항에 있어서,
   상기 구동전압 생성부는,
   상기 정극성 감마기준전압과 상기 부극성 감마기준전압을 상기 복수의 구동전압으로 분압하는 저항열인 표시장치.
10. 제 5 항에 있어서,
    상기 데이터 구동부는,
    데이터 제어신호에 따라 샘플링 신호를 출력하는 쉬프트 레지스터;
    상기 샘플링 신호에 따라 상기 디지털 비디오 데이터를 순차적으로 샘플링하고, 1 수평 라인의 디지털 비디오 데이터를 동시에 출력하는 래치;
    상기 감마기준전압들을 분압하여 복수 개의 감마계조전압들을 생성하는 분압 회로;
    상기 감마계조전압들을 이용하여 상기 1 수평 라인의 디지털 비디오 데이터를 정극성 및 부극성의 데이터전압들로 변환하는 디지털 아날로그 컨버터; 및
    상기 데이터 라인들 각각에 상기 정극성 및 부극성의 데이터전압들 중 어느 하나를 출력하기 위하여 상기 정극성 출력버퍼들 및 상기 부극성 출력버퍼들을 포함하는 출력 버퍼부를 포함하는 표시장치.
11. 제 10 항에 있어서,
    상기 제1 구동전압보다 높은 레벨을 갖는 제2 구동전압과 상기 제1 구동전압보다 낮은 레벨을 갖는 제3 구동전압을 상기 출력 버퍼부로 공급하는 전원 공급부를 더 구비하고,
    상기 출력 버퍼부에서,
    상기 정극성 출력버퍼들 각각은 상기 제2 구동전압과 상기 제1 구동전압을 공급받아, 상기 제2 구동전압과 상기 제1 구동전압 사이의 정극성 데이터전압을 출력하고,
    상기 부극성 출력버퍼들 각각은 상기 제1 구동전압과 상기 제3 구동전압을 공급받아, 상기 제1 구동전압과 상기 제3 구동전압 사이의 부극성 데이터전압을 출력하는 표시장치.

Images