KR101773195B1 - 표시장치와 그 구동방법 - Google Patents

표시장치와 그 구동방법 Download PDF

Info

Publication number
KR101773195B1
KR101773195B1 KR1020100134579A KR20100134579A KR101773195B1 KR 101773195 B1 KR101773195 B1 KR 101773195B1 KR 1020100134579 A KR1020100134579 A KR 1020100134579A KR 20100134579 A KR20100134579 A KR 20100134579A KR 101773195 B1 KR101773195 B1 KR 101773195B1
Authority
KR
South Korea
Prior art keywords
serial
host system
serial communication
timing controller
transistor
Prior art date
Application number
KR1020100134579A
Other languages
English (en)
Other versions
KR20120072707A (ko
Inventor
류성빈
이철권
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100134579A priority Critical patent/KR101773195B1/ko
Publication of KR20120072707A publication Critical patent/KR20120072707A/ko
Application granted granted Critical
Publication of KR101773195B1 publication Critical patent/KR101773195B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명은 표시장치와 그 구동방법에 관한 것이다. 본 발명의 표시장치는 영상 데이터와, 타이밍 신호들을 출력하는 호스트 시스템; 상기 호스트 시스템으로부터 상기 영상 데이터와 상기 타이밍 신호들을 입력받고, 표시패널의 구동을 제어하는 타이밍 제어신호들을 출력하는 타이밍 콘트롤러; 및 표시장치의 구동 정보, 및 상기 표시장치의 구동을 위한 옵션 정보를 저장하고, 상기 호스트 시스템과 직렬 통신하여 상기 표시장치의 구동 정보를 상기 호스트 시스템으로 출력하고, 상기 타이밍 콘트롤러와 직렬 통신하여 상기 옵션 정보를 상기 타이밍 콘트롤러로 출력하는 메모리 소자 포함하고, 상기 호스트 시스템이 상기 메모리 소자와 직렬 통신하는 시간과 상기 호스트 시스템이 상기 타이밍 콘트롤러에 상기 영상 데이터와 상기 타이밍 신호들을 출력하기는 시간 사이에, 상기 타이밍 콘트롤러가 상기 메모리 소자와 직렬 통신하는 것을 특징으로 한다.

Description

표시장치와 그 구동방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시장치와 그 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다.
표시장치는 영상을 표시하는 표시패널, 표시패널의 데이터 라인들에 데이터 전압을 공급하기 위한 데이터 구동회로, 표시패널의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급하기 위한 게이트 구동회로, 및 상기 구동회로들의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러 등을 구비한다. 타이밍 콘트롤러는 호스트 시스템으로부터 영상 데이터(RGB), 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭 신호(CLK) 등을 입력받고, 구동회로들의 동작 타이밍을 제어하는 신호를 발생하여 출력한다.
호스트 시스템은 인터페이스 보드에 위치하는 메모리 소자와 직렬 통신하여 메모리 소자에 저장되어 있는 EDID(Extended Display Identification Data) 정보를 입력받는다. 이때, 메모리 소자는 ROM(Read Only Memory), 특히 EEPROM(Electrically Erasable Programmable ROM)이 사용될 수 있다. EDID 정보는 표시장치의 해상도, 수직동기신호(Vsync)의 주파수, 수평동기신호(Hsync)의 주파수 등 표시장치를 구동하기 위한 정보를 의미한다. 호스트 시스템은 EEPROM으로부터 입력받은 EDID 정보에 기초하여, 영상 데이터(RGB), 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭 신호(CLK) 등을 타이밍 콘트롤러로 출력한다.
타이밍 콘트롤러는 인쇄회로보드에 위치하는 EEPROM과 직렬 통신하여 메모리 소자에 저장되어 있는 표시장치 구동을 위한 옵션(option) 정보를 입력받는다. 옵션 정보는 오버 드라이빙 회로(Over Driving Circuit) 구동을 위한 룩-업 테이블 등을 포함한다. 타이밍 콘트롤러는 EEPROM으로부터 입력받은 옵션 정보를 반영하여 타이밍 제어신호들을 출력한다.
종합해보면, 호스트 시스템은 인터페이스 보드에 위치하는 EEPROM으로부터 EDID 정보를 입력받고, 타이밍 콘트롤러는 인쇄회로보드에 위치하는 EEPROM으로부터 표시장치 구동을 위한 옵션 정보를 입력받는다. 종래에는 호스트 시스템과 타이밍 콘트롤러가 따로 EEPROM을 사용하고 있으므로, 비용 손실이 발생하는 문제가 있다.
본 발명은 하나의 EEPROM을 사용하여 비용을 절감할 수 있는 표시장치와 그 구동방법을 제공한다.
본 발명의 표시장치는 영상 데이터와, 타이밍 신호들을 출력하는 호스트 시스템; 상기 호스트 시스템으로부터 상기 영상 데이터와 상기 타이밍 신호들을 입력받고, 표시패널의 구동을 제어하는 타이밍 제어신호들을 출력하는 타이밍 콘트롤러; 및 표시장치의 구동 정보, 및 상기 표시장치의 구동을 위한 옵션 정보를 저장하고, 상기 호스트 시스템과 직렬 통신하여 상기 표시장치의 구동 정보를 상기 호스트 시스템으로 출력하고, 상기 타이밍 콘트롤러와 직렬 통신하여 상기 옵션 정보를 상기 타이밍 콘트롤러로 출력하는 메모리 소자 포함한다. 타이밍 콘트롤러와 호스트 시스템 각각은 직렬 클럭 라인과 직렬 데이터 라인을 이용하여 메모리 소자와 양방향 통신한다. 호스트 시스템의 직렬 클럭 라인은 제1 트랜지스터의 스위칭에 의해 메모리 소자와 연결되고, 호스트 시스템의 직렬 데이터 라인은 제2 트랜지스터의 스위칭에 의해 상기 메모리 소자와 연결된다. 타이밍 콘트롤러의 직렬 클럭 라인은 제3 트랜지스터의 스위칭에 의해 메모리 소자와 연결되고, 타이밍 콘트롤러의 직렬 데이터 라인은 제4 트랜지스터의 스위칭에 의해 메모리 소자와 연결된다. 제1 및 제2 트랜지스터들은 직렬통신 제어신호에 의해서 턴-온되고, 제3 및 제4 트랜지스터들은 직렬통신 제어신호가 반전된 신호에 의해서 턴-온된다.
삭제
본 발명은 호스트 시스템이 EEPROM과 직렬 통신을 하는 시간과 호스트 시스템이 타이밍 콘트롤러에 영상 데이터와 타이밍 신호들을 출력하기는 시간 사이에 존재하는 여분의 시간에 타이밍 콘트롤러가 EEPROM과 직렬 통신한다. 그 결과, 본 발명은 하나의 EEPROM을 사용하여 비용을 절감할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 개략적으로 나타내는 블록도이다.
도 2는 본 발명의 실시예에 따른 호스트 시스템, 타이밍 콘트롤러, 및 EEPROM을 보여주는 블록도이다.
도 3은 직렬 통신 인터페이스인 직렬 클럭과 직렬 데이터를 보여주는 파형도이다.
도 4a 및 도 4b는 본 발명의 제1 및 제2 실시예에 따른 직렬통신 제어신호를 보여주는 파형도들이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 직렬 클럭을 보여주는 시뮬레이션 결과 도면들이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 개략적으로 나타내는 블록도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 표시패널(10), 게이트 구동부(110), 데이터 구동부(120), 타이밍 콘트롤러(130), 및 호스트 시스템(140) 등을 포함한다. 표시패널(10)은 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시소자의 표시패널로 구현될 수 있다. 이하에서, 표시패널(10)은 액정표시소자로 구현된 것을 중심으로 설명하기로 한다.
표시패널(10)은 타이밍 콘트롤러(130)의 제어 하에 영상을 표시한다. 표시패널(10)은 박막트랜지스터(Thin Film Transistor: 이하, "TFT"라 함) 기판과 컬러필터 기판을 포함한다. TFT 기판과 컬러필터 기판 사이에는 액정층이 형성된다. TFT 기판 상에는 하부 유리기판 상에 데이터 라인(D)들과 게이트 라인(G)들(또는 스캔 라인들)이 상호 교차되도록 형성되고, 데이터 라인(D)들과 게이트 라인(G)들에 의해 정의된 셀영역들에 액정셀들이 매트릭스 형태로 배치된다. 데이터 라인(D)들과 게이트 라인(G)들의 교차부에 형성된 TFT는 게이트 라인(G)으로부터의 게이트 펄스에 응답하여 데이터 라인(D)들을 경유하여 공급되는 데이터전압을 액정셀의 화소 전극에 전달하게 된다. 이를 위하여, TFT의 게이트 전극은 게이트 라인(G)에 접속되며, 소스 전극은 데이터 라인(D)에 접속된다. TFT의 드레인 전극은 액정셀의 화소 전극 및 스토리지 캐패시터(Storage Capacitor)에 접속된다. 스토리지 캐패시터는 화소 전극에 전달된 데이터 전압을 다음 데이터 전압이 들어올 때까지 일정시간 동안 유지해주는 기능을 한다. 화소 전극과 대향하는 공통 전극에는 공통전압이 공급된다.
컬러필터 기판은 상부 유리기판 상에 형성된 블랙매트릭스, 컬러필터를 포함한다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성된다.
표시패널(10)의 상부 유리기판에는 상부 편광판이 부착되고, 하부 유리기판에는 하부 편광판이 부착된다. 상부 편광판의 광투과축과 하부 편광판의 광투과축은 직교된다. 또한, 상부 유리기판과 하부 유리기판에는 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 표시패널(10)의 상부 유리기판과 하부 유리기판 사이에는 액정층의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성된다. 표시패널(10)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다.
표시패널(10)이 액정표시소자로 구현되는 경우, 백라이트 유닛이 필요하다. 백라이트 유닛은 백라이트 유닛 구동부로부터 공급되는 구동전류에 따라 점등하는 광원, 도광판(또는 확산판), 다수의 광학시트 등을 포함한다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛, 또는 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛의 광원들은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나의 광원 또는 두 종류 이상의 광원들을 포함할 수 있다.
백라이트 유닛 구동부는 백라이트 유닛의 광원들을 점등시키기 위한 구동전류를 발생한다. 백라이트 유닛 구동부는 타이밍 콘트롤러(130)의 제어 하에 광원들에 공급되는 구동전류를 온/오프(ON/OFF)한다. 타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 입력되는 글로벌/로컬 디밍신호(DIM)에 따라 백라이트 휘도와 점등 타이밍을 조정한 백라이트 제어 데이터를 SPI(Serial Peripheral Interface) 데이터 포맷으로 백라이트 유닛 구동부에 출력한다.
데이터 구동부(120)는 다수의 소스 드라이브 집적회로(Integrated Circuit, IC)들을 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(130)로부터 입력되는 영상 데이터(RGB)를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압들을 발생한다. 소스 드라이브 IC들로부터 출력되는 정극성/부극성 아날로그 데이터전압들은 표시패널(10)의 데이터 라인들에 공급된다.
게이트 구동부(110)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 IC들로 구성된다. 게이트 구동부(110)는 타이밍 콘트롤러의 제어 하에 데이터 전압에 동기되는 게이트 펄스를 표시패널(10)의 게이트라인(G)들에 순차적으로 공급한다.
타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 출력된 영상 데이터(RGB)와 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호들에 기초하여 게이트 구동부 제어신호를 게이트 구동부(110)로 출력하고, 데이터 구동부 제어신호를 데이터 구동부(120)로 출력한다. 게이트 구동부 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 및 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트 펄스의 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동부(110)의 출력 타이밍을 제어한다.
데이터 구동부 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(120)의 샘플링 동작을 제어하는 클럭신호이다. 데이터 구동부(120)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다. 극성제어신호(POL)는 데이터 구동부(120)로부터 출력되는 데이터전압의 극성을 L(L은 자연수) 수평기간 주기로 반전시킨다. 소스 출력 인에이블신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다.
호스트 시스템(140)은 영상 데이터(RGB)와 타이밍 신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(130)에 공급한다.
도 2는 본 발명의 실시예에 따른 호스트 시스템, 타이밍 콘트롤러, 및 EEPROM을 보여주는 블록도이다. 도 3은 직렬 통신 인터페이스인 직렬 클럭과 직렬 데이터를 보여주는 파형도이다. 도 2에 대하여는 도 3을 결부하여 설명한다.
도 2를 참조하면, 타이밍 콘트롤러(130), 및 호스트 시스템(140) 각각은 I2C(Inter-Integrated Circuit)와 같은 직렬 통신 수단을 통해 메모리 소자와 데이터를 주고 받는다. 이때, 메모리 소자는 ROM(Read Only Memory), 특히 EEPROM(Electrically Erasable Programmable ROM)(150)이 사용될 수 있다. 또한, I2C는 직렬 데이터(Serial Data, SDA), 직렬 클럭(Serial Clock, SCL)을 이용하여 데이터를 주고 받는 방식이다.
타이밍 콘트롤러(130)와 호스트 시스템(140) 각각은 직렬 클럭(SCL)과 직렬 데이터(SDA)를 통해 EEPROM(150)과 양방향 통신한다. 구체적으로, 호스트 시스템(140)은 직렬 통신을 통해 EEPROM(150)에 저장되어 있는 EDID(Extended Display Identification Data) 정보를 입력받는다. EDID 정보는 표시장치의 해상도, 수직동기신호(Vsync)의 주파수, 수평동기신호(Hsync)의 주파수 등 표시장치의 구동 정보를 의미한다. 타이밍 콘트롤러(130)는 직렬 통신을 통해 EEPROM(150)에 저장되어 있는 표시장치 구동을 위한 옵션(option) 정보를 입력받는다. 옵션 정보는 오버 드라이빙 회로(Over Driving Circuit) 구동을 위한 룩-업 테이블 정보, 듀얼 게이트 스타트 펄스(GSP) 구동시 타이밍 신호 정보 등을 포함한다.
도 3을 참조하면, 직렬 클럭(SCL)은 소정의 주파수를 가지는 클럭 신호이고, 직렬 데이터(SDA)는 소정의 비트(bits)를 갖는 데이터들을 전송하는 신호이다. 소정의 비트는 8 비트(bits)로 구현될 수 있다. 직렬 데이터(SDA)의 데이터 전송은 직렬 클럭(SCL)과 직렬 데이터(SDA)에 의해 제어된다. 도 3과 같이 직렬 클럭(SCL)이 하이 로직 레벨(H)인 구간에서 직렬 데이터(SDA)가 라이징되면, 직렬 데이터(SDA)의 데이터 전송이 시작된다(START). 직렬 클럭(SCL)이 하이 로직 레벨(H)인 구간에서 직렬 데이터(SDA)가 폴링되면, 직렬 데이터(SDA)의 데이터 전송이 스톱된다(STOP). 또한, 한 쌍의 직렬 클럭(SCL)과 직렬 데이터(SDA)에 의해 하나의 데이터 정보가 전송된다. 한 쌍의 직렬 클럭(SCL)과 직렬 데이터(SDA)를 병렬로 연결함으로써, 여러 개의 데이터 정보들을 한 번에 전송할 수 있다.
호스트 시스템(140)의 직렬 클럭(SCL) 라인은 제1 트랜지스터(T1)의 스위칭에 의해 EEPROM(150)과 연결되고, 직렬 데이터(SDA) 라인은 제2 트랜지스터(T2)의 스위칭에 의해 EEPROM(150)과 연결된다. 타이밍 콘트롤러(130)의 직렬 클럭(SCL) 라인은 제3 트랜지스터(T3)의 스위칭에 의해 EEPROM(150)과 연결되고, 타이밍 콘트롤러(130)의 직렬 데이터(SDA) 라인은 제4 트랜지스터(T4)의 스위칭에 의해 EEPROM(150)과 연결된다.
호스트 시스템(140)은 직렬 데이터(SDA) 라인의 직렬 데이터(SDA)와 직렬 클럭(SCL) 라인의 직렬 클럭(SCL)을 통해 EEPROM(150)과 양방향 통신한다. 호스트 시스템(140)의 직렬 클럭(SCL) 라인은 제1 트랜지스터(T1)와 연결되어 제1 트랜지스터(T1)가 하이 로직 레벨의 직렬통신 제어신호(CSC)에 응답하여 턴-온된 경우에만 EEPROM(150)과 직렬 통신한다. 제1 트랜지스터(T1)의 게이트 전극은 직렬통신 제어신호(CSC) 라인에 접속되고, 소스 전극(또는 드레인 전극)은 제1 노드(N1)에 접속되고, 드레인 전극(또는 소스 전극)은 호스트 시스템(140)의 직렬 클럭(SCL) 라인에 접속된다. 호스트 시스템(140)의 직렬 데이터(SDA) 라인은 제2 트랜지스터(T2)와 연결되어 제2 트랜지스터(T2)가 직렬통신 제어신호(CSC)에 응답하여 턴-온된 경우에만 EEPROM(150)과 직렬 통신한다. 제2 트랜지스터(T2)의 게이트 전극은 직렬통신 제어신호(CSC) 라인에 접속되고, 소스 전극(또는 드레인 전극)은 제2 노드(N2)에 접속되고, 드레인 전극(또는 소스 전극)은 호스트 시스템(140)의 직렬 데이터(SDA) 라인에 접속된다.
타이밍 콘트롤러(130)은 직렬 데이터(SDA) 라인의 직렬 데이터(SDA)와 직렬 클럭(SCL) 라인의 직렬 클럭(SCL)을 통해 EEPROM(150)과 양방향 통신한다. 타이밍 콘트롤러(130)의 직렬 클럭(SCL) 라인은 제3 트랜지스터(T3)와 연결되어 제3 트랜지스터(T3)가 직렬통신 제어신호(CSC)에 응답하여 턴-온된 경우에만 EEPROM(150)과 직렬 통신한다. 제3 트랜지스터(T3)의 게이트 전극은 직렬통신 제어신호(CSC) 라인에 접속되고, 소스 전극(또는 드레인 전극)은 타이밍 콘트롤러(130)의 직렬 클럭(SCL) 라인에 접속되고, 드레인 전극(또는 소스 전극)은 제1 노드(N1)에 접속된다. 타이밍 콘트롤러(130)의 직렬 데이터(SDA) 라인은 제4 트랜지스터(T4)와 연결되어 제4 트랜지스터(T4)가 직렬통신 제어신호(CSC)에 응답하여 턴-온된 경우에만 EEPROM(150)과 직렬 통신한다. 제4 트랜지스터(T4)의 게이트 전극은 직렬통신 제어신호(CSC) 라인에 접속되고, 소스 전극(또는 드레인 전극)은 타이밍 콘트롤러(130)의 직렬 데이터(SDA) 라인에 접속되고, 드레인 전극(또는 소스 전극)은 제2 노드(N2)에 접속된다.
직렬통신 제어신호(CSC)는 타이밍 콘트롤러(130)로부터 발생하여, 제1 내지 제4 트랜지스터(T1 내지 T4)의 온오프를 스위칭함으로써, 호스트 시스템(140)과 EEPROM(150) 간의 직렬 통신, 및 타이밍 콘트롤러(130)와 EEPROM(150) 간의 직렬 통신을 제어한다. 제1 및 제2 트랜지스터(T1, T2)의 게이트 전극에는 직렬통신 제어신호(CSC)가 그대로 입력되고, 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극에는 직렬통신 제어신호(CSC)의 반전 신호가 입력된다. 인버터(Inv)는 타이밍 콘트롤러(130)로부터 발생된 직렬통신 제어신호(CSC)를 반전시킨 신호를 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극에 출력한다.
타이밍 콘트롤러(130)는 콘트롤-인쇄회로보드(Control-Printed Circuit Board)에 실장되고, 호스트 시스템(140)은 시스템 보드에 실장된다. EEPROM(150)은 인터페이스 보드(Interface Board)에 실장된다. 인터페이스 보드(Interface Board)는 호스트 시스템(140)에 연결되어 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 영상 데이터(RGB)를 타이밍 콘트롤러(130)에 공급한다. 인터페이스 보드는 시스템 보드에 포함될 수도 있다.
이하에서, 도 4a 및 도 4b를 참조하여, 타이밍 콘트롤러(130)와 호스트 시스템(140)이 EEPROM(150)과 직렬 통신하는 방법을 살펴본다.
도 4a 및 도 4b는 본 발명의 제1 및 제2 실시예에 따른 직렬통신 제어신호를 보여주는 파형도들이다. 도 4a 및 도 4b를 참조하면, t1은 호스트 시스템(140)이 EEPROM(150)과 직렬 통신하는 시간, t2는 타이밍 콘트롤러(130)가 EEPROM(150)과 직렬 통신하는 시간, t3는 호스트 시스템(140)이 타이밍 콘트롤러(130)로 영상 데이터(RGB)와 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE), 및 클럭 신호(CLK) 등의 타이밍 신호들을 출력하는 시간이다. 본 발명은 호스트 시스템(140)이 EEPROM(150)과 직렬 통신을 하는 시간(t1)과 호스트 시스템(140)이 타이밍 콘트롤러(130)에 영상 데이터(RGB)와 타이밍 신호들을 출력하기는 시간(t3) 사이에 존재하는 여분의 시간(t2 시간)을 이용하여 타이밍 콘트롤러(130)가 EEPROM(150)과 직렬 통신한다.
도 4a를 참조하면, 본 발명의 제1 실시예에 따른 직렬통신 제어신호(CSC)는 t1 시간 동안 하이 로직 레벨(H)로 발생하고, t2 및 t3 시간 동안 로우 로직 레벨(L)로 발생한다.
t1 시간 동안, 하이 로직 레벨(H)의 직렬통신 제어신호(CSC)가 제1 및 제2 트랜지스터(T1, T2)의 게이트 전극에 입력되고, 로우 로직 레벨(L)의 직렬통신 제어신호(CSC)가 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극에 입력된다. 따라서, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 하이 로직 레벨(H)의 직렬통신 제어신호(CSC)에 응답하여 턴-온되므로, 호스트 시스템(140)은 직렬 클럭(SCL) 및 직렬 데이터(SDA)를 통해 EEPROM(150)과 직렬 통신한다. 하지만, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 로우 로직 레벨(L)의 직렬통신 제어신호(CSC)에 응답하여 턴-오프되므로, 타이밍 콘트롤러(130)는 직렬 클럭(SCL) 및 직렬 데이터(SDA)를 통해 EEPROM(150)과 직렬 통신하지 못한다.
t2 시간 동안, 로우 로직 레벨(L)의 직렬통신 제어신호(CSC)가 제1 및 제2 트랜지스터(T1, T2)의 게이트 전극에 입력되고, 하이 로직 레벨(H)의 직렬통신 제어신호(CSC)가 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극에 입력된다. 따라서, 제3 트랜지스터(T3)와 제2 트랜지스터(T4)는 하이 로직 레벨(H)의 직렬통신 제어신호(CSC)에 응답하여 턴-온되므로, 타이밍 콘트롤러(130)는 직렬 클럭(SCL) 및 직렬 데이터(SDA)를 통해 EEPROM(150)과 직렬 통신한다. 하지만, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 로우 로직 레벨(L)의 직렬통신 제어신호(CSC)에 응답하여 턴-오프되므로, 호스트 시스템(140)은 직렬 클럭(SCL) 및 직렬 데이터(SDA)를 통해 EEPROM(150)과 직렬 통신하지 못한다.
t3 시간 동안, 호스트 시스템(140)이 타이밍 콘트롤러(130)로 영상 데이터(RGB)와 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE), 및 클럭 신호(CLK) 등의 타이밍 신호들을 출력하고, 타이밍 콘트롤러(130)는 입력된 타이밍 신호들에 기초하여 게이트 구동부(110)와 데이터 구동부(120)의 타이밍을 제어하는 신호들을 출력한다. 따라서, 직렬통신 제어신호(CSC)에 관계없이 타이밍 콘트롤러(130)와 호스트 시스템(140)은 EEPROM(150)과 직렬 통신하지 않는다.
도 4b를 참조하면, 본 발명의 제2 실시예에 따른 직렬통신 제어신호(CSC)는 t1 및 t3 시간 동안 하이 로직 레벨(H)로 발생하고, t2 시간 동안 로우 로직 레벨(L)로 발생한다.
t1 시간 동안, 하이 로직 레벨(H)의 직렬통신 제어신호(CSC)가 제1 및 제2 트랜지스터(T1, T2)의 게이트 전극에 입력되고, 로우 로직 레벨(L)의 직렬통신 제어신호(CSC)가 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극에 입력된다. 따라서, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 하이 로직 레벨(H)의 직렬통신 제어신호(CSC)에 응답하여 턴-온되므로, 호스트 시스템(140)은 직렬 클럭(SCL) 및 직렬 데이터(SDA)를 통해 EEPROM(150)과 직렬 통신한다. 하지만, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 로우 로직 레벨(L)의 직렬통신 제어신호(CSC)에 응답하여 턴-오프되므로, 타이밍 콘트롤러(130)는 직렬 클럭(SCL) 및 직렬 데이터(SDA)를 통해 EEPROM(150)과 직렬 통신하지 못한다.
t2 시간 동안, 로우 로직 레벨(L)의 직렬통신 제어신호(CSC)가 제1 및 제2 트랜지스터(T1, T2)의 게이트 전극에 입력되고, 하이 로직 레벨(H)의 직렬통신 제어신호(CSC)가 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극에 입력된다. 따라서, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 하이 로직 레벨(H)의 직렬통신 제어신호(CSC)에 응답하여 턴-온되므로, 타이밍 콘트롤러(130)는 직렬 클럭(SCL) 및 직렬 데이터(SDA)를 통해 EEPROM(150)과 직렬 통신한다. 하지만, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 로우 로직 레벨(L)의 직렬통신 제어신호(CSC)에 응답하여 턴-오프되므로, 호스트 시스템(140)은 직렬 클럭(SCL) 및 직렬 데이터(SDA)를 통해 EEPROM(150)과 직렬 통신하지 못한다.
t3 시간 동안, 호스트 시스템(140)이 타이밍 콘트롤러(130)로 영상 데이터(RGB)와 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE), 및 클럭 신호(CLK) 등의 타이밍 신호들을 출력하고, 타이밍 콘트롤러(130)는 입력된 타이밍 신호들에 기초하여 게이트 구동부(110)와 데이터 구동부(120)의 타이밍을 제어하는 신호들을 출력한다. 따라서, 직렬통신 제어신호(CSC)에 관계없이 타이밍 콘트롤러(130)와 호스트 시스템(140)은 EEPROM(150)과 직렬 통신하지 않는다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 직렬 클럭을 보여주는 시뮬레이션 결과 도면들이다. 도 5b는 도 5a의 t2 시간에서 타이밍 콘트롤러(130)가 EEPROM(150)과 직렬 통신하는 시간을 보여주는 확대도이다.
t1은 호스트 시스템(140)이 EEPROM(150)과 직렬 통신하는 시간, t2는 타이밍 콘트롤러(130)가 EEPROM(150)과 직렬 통신하는 시간, t3는 호스트 시스템(140)이 타이밍 콘트롤러(130)로 영상 데이터(RGB)와 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE), 및 클럭 신호(CLK) 등의 타이밍 신호들을 출력하는 시간이다.
t1 시간에, 호스트 시스템(140)이 EEPROM(150)과 직렬 통신하므로, 호스트 시스템(140)과 EEPROM(150) 간에 도 5a와 같이 직렬 클럭(SCL)이 발생한다.
t2 시간에, 타이밍 콘트롤러(130)가 EEPROM(150)과 직렬 통신하므로, 타이밍 콘트롤러(130)와 EEPROM(150) 간에 도 5b와 같이 직렬 클럭(SCL)이 발생한다.
t3 시간에, 타이밍 콘트롤러(130)와 호스트 시스템(140) 모두 EEPROM(150)과직렬 통신하지 않으므로, 도 5a와 같이 직렬 클럭(SCL)이 발생하지 않는다.
이상에서 살펴본 바와 같이, 본 발명은 호스트 시스템(140)이 EEPROM(150)과 직렬 통신을 하는 시간(t1)과 호스트 시스템(140)이 타이밍 콘트롤러(130)에 영상 데이터(RGB)와 타이밍 신호들을 출력하기는 시간(t3) 사이에 존재하는 여분의 시간(t2 시간)을 이용하여 타이밍 콘트롤러(130)가 EEPROM(150)과 직렬 통신한다. 그 결과, 본 발명은 하나의 EEPROM을 사용하여 비용을 절감할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 110: 게이트 구동부
120: 데이터 구동부 130: 타이밍 콘트롤러
140: 호스트 시스템 150: EEPROM

Claims (8)

  1. 영상 데이터와, 타이밍 신호들을 출력하는 호스트 시스템;
    상기 호스트 시스템으로부터 상기 영상 데이터와 상기 타이밍 신호들을 입력받고, 표시패널의 구동을 제어하는 타이밍 제어신호들을 출력하는 타이밍 콘트롤러; 및
    표시장치의 구동 정보, 및 상기 표시장치의 구동을 위한 옵션 정보를 저장하고, 상기 호스트 시스템과 직렬 통신하여 상기 표시장치의 구동 정보를 상기 호스트 시스템으로 출력하고, 상기 타이밍 콘트롤러와 직렬 통신하여 상기 옵션 정보를 상기 타이밍 콘트롤러로 출력하는 메모리 소자 포함하고,
    상기 타이밍 콘트롤러와 상기 호스트 시스템 각각은 직렬 클럭 라인과 직렬 데이터 라인을 이용하여 상기 메모리 소자와 양방향 통신하고,
    상기 호스트 시스템의 직렬 클럭 라인은 제1 트랜지스터의 스위칭에 의해 상기 메모리 소자와 연결되고, 상기 호스트 시스템의 직렬 데이터 라인은 제2 트랜지스터의 스위칭에 의해 상기 메모리 소자와 연결되며,
    상기 타이밍 콘트롤러의 직렬 클럭 라인은 제3 트랜지스터의 스위칭에 의해 상기 메모리 소자와 연결되고, 상기 타이밍 콘트롤러의 직렬 데이터 라인은 제4 트랜지스터의 스위칭에 의해 상기 메모리 소자와 연결되되,
    상기 제1 및 제2 트랜지스터들은 직렬통신 제어신호에 의해서 턴-온되고, 상기 제3 및 제4 트랜지스터들은 상기 직렬통신 제어신호가 반전된 신호에 의해서 턴-온되는 표시장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 제1 내지 제4 트랜지스터의 온오프를 스위칭하여, 상기 호스트 시스템과 상기 메모리 소자 간의 직렬 통신, 및 상기 타이밍 콘트롤러와 상기 메모리 소자 간의 직렬 통신을 제어하는 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 직렬통신 제어신호는,
    상기 호스트 시스템이 상기 메모리 소자와 직렬 통신하는 시간에 하이 로직 레벨로 발생하고, 상기 타이밍 콘트롤러가 상기 메모리 소자와 직렬 통신하는 시간에 로우 로직 레벨로 발생하는 것을 특징으로 하는 표시장치.
  6. 제 5 항에 있어서,
    상기 호스트 시스템은,
    상기 제1 트랜지스터가 상기 직렬 통신 제어신호의 하이 로직 레벨에 응답하여 턴-온된 경우에만 상기 메모리 소자와 직렬 클럭을 이용하여 직렬 통신하고,
    상기 제2 트랜지스터가 상기 직렬 통신 제어신호의 하이 로직 레벨에 응답하여 턴-온된 경우에만 상기 메모리 소자와 직렬 데이터를 이용하여 직렬 통신하는 것을 특징으로 하는 표시장치.
  7. 제 5 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 제3 트랜지스터가 상기 직렬 통신 제어신호의 하이 로직 레벨에 응답하여 턴-온된 경우에만 상기 메모리 소자와 직렬 클럭을 이용하여 직렬 통신하고,
    상기 제4 트랜지스터가 상기 직렬 통신 제어신호의 하이 로직 레벨에 응답하여 턴-온된 경우에만 상기 메모리 소자와 직렬 데이터를 이용하여 직렬 통신하는 것을 특징으로 하는 표시장치.
  8. 삭제
KR1020100134579A 2010-12-24 2010-12-24 표시장치와 그 구동방법 KR101773195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100134579A KR101773195B1 (ko) 2010-12-24 2010-12-24 표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100134579A KR101773195B1 (ko) 2010-12-24 2010-12-24 표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20120072707A KR20120072707A (ko) 2012-07-04
KR101773195B1 true KR101773195B1 (ko) 2017-08-31

Family

ID=46707347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134579A KR101773195B1 (ko) 2010-12-24 2010-12-24 표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR101773195B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102242351B1 (ko) * 2015-04-29 2021-04-20 엘지디스플레이 주식회사 표시장치
KR102568650B1 (ko) * 2018-10-18 2023-08-23 삼성디스플레이 주식회사 통신 장치, 그것을 이용한 표시 장치 검사 시스템 및 검사 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007079173A (ja) 2005-09-14 2007-03-29 Seiko Epson Corp 電源回路並びにそれを用いた半導体集積回路装置及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007079173A (ja) 2005-09-14 2007-03-29 Seiko Epson Corp 電源回路並びにそれを用いた半導体集積回路装置及び電子機器

Also Published As

Publication number Publication date
KR20120072707A (ko) 2012-07-04

Similar Documents

Publication Publication Date Title
US8786538B2 (en) Display device and method for controlling gate pulse
CN111210775B (zh) 显示设备及其驱动方法
KR20080003096A (ko) 데이터 구동 ｉｃ 내에 레지스터 방식의 감마전압발생기를구비한 액정표시장치
KR20120015009A (ko) 입체영상 표시장치와 그 구동방법
US20120146980A1 (en) Timing controller, display device using the same, and method for driving timing controller
KR101653006B1 (ko) 액정표시장치와 그 소비전력 저감방법
KR101696458B1 (ko) 액정표시장치
KR101633103B1 (ko) 액정표시장치
KR101917168B1 (ko) 표시장치와 그 구동방법
KR20120008149A (ko) 액정표시장치
KR20100076590A (ko) 액정표시장치와 그 구동방법
KR101773195B1 (ko) 표시장치와 그 구동방법
KR101777868B1 (ko) 액정표시장치와 그 저전력 구동 방법
KR20160083368A (ko) 액정표시장치
CN102376240B (zh) 图像显示设备
KR101773609B1 (ko) 입체 영상 표시장치와 그 구동 방법
KR101633119B1 (ko) 백라이트유닛과 이를 이용한 액정표시장치
KR101588897B1 (ko) 액정표시장치
KR101289645B1 (ko) 액정표시장치와 그 색온도 보상 방법
CN107799047B (zh) 显示装置及其驱动方法
KR101667048B1 (ko) 액정표시장치
KR101777869B1 (ko) 액정표시장치와 그 구동방법
KR101885788B1 (ko) 입체영상 표시장치
KR20110041266A (ko) 액정표시장치와 그 잔상 제거방법
KR101778097B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant