KR20170062587A - Horizontal electric field type liquid crystal display device - Google Patents

Horizontal electric field type liquid crystal display device Download PDF

Info

Publication number
KR20170062587A
KR20170062587A KR1020150167385A KR20150167385A KR20170062587A KR 20170062587 A KR20170062587 A KR 20170062587A KR 1020150167385 A KR1020150167385 A KR 1020150167385A KR 20150167385 A KR20150167385 A KR 20150167385A KR 20170062587 A KR20170062587 A KR 20170062587A
Authority
KR
South Korea
Prior art keywords
pixel electrode
line
electrode
common
pixel
Prior art date
Application number
KR1020150167385A
Other languages
Korean (ko)
Other versions
KR102371386B1 (en
Inventor
신승환
정영민
서대영
이소영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150167385A priority Critical patent/KR102371386B1/en
Publication of KR20170062587A publication Critical patent/KR20170062587A/en
Application granted granted Critical
Publication of KR102371386B1 publication Critical patent/KR102371386B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G02F2001/134318—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 투과율을 높일 수 있는 수평 전계형 액정 표시장치에 관한 것으로, 게이트 라인, 공통라인, 데이터 라인, 박막 트랜지스터, 제 1 화소전극, 제 1 공통전극, 제 2 화소전극 및 제 2 공통전극을 포함한다. 게이트 라인 및 공통라인은 기판 상에 서로 분리되어 제 1 방향으로 배열된다. 데이터 라인은 제 1 방향과 교차하는 제 2 방향으로 배열된다. 제 1 화소전극은 상기 게이트 라인 및 상기 데이터 라인에 의해 정의되는 화소영역의 일부인 제 1 개구영역에 배치되며, 상기 데이터 라인으로부터 데이터 전압을 공급받는다. 제 1 공통전극은 상기 공통라인에 연결되며, 상기 제 1 개구영역에서 상기 제 1 화소전극과 수평전계를 형성하도록 배치된다. 제 2 화소전극은 상기 게이트 라인의 일부분이 제거된 제 2 개구영역에 배치되며, 상기 제 1 화소전극에 연결된다. 제 2 공통전극은 상기 제 1 공통전극에 연결되며, 상기 제 2 개구영역에서 상기 제 2 화소전극과 수평전계를 형성하도록 배치된다. The present invention relates to a horizontal electric field type liquid crystal display device capable of increasing the transmissivity and includes a gate line, a common line, a data line, a thin film transistor, a first pixel electrode, a first common electrode, a second pixel electrode and a second common electrode do. The gate lines and the common lines are arranged on the substrate in a first direction separated from each other. The data lines are arranged in a second direction that intersects the first direction. A first pixel electrode is disposed in a first opening region that is a part of a pixel region defined by the gate line and the data line, and receives a data voltage from the data line. A first common electrode is connected to the common line and is arranged to form a horizontal electric field with the first pixel electrode in the first opening region. The second pixel electrode is disposed in a second opening region where a portion of the gate line is removed, and is connected to the first pixel electrode. A second common electrode is connected to the first common electrode and is arranged to form a horizontal electric field with the second pixel electrode in the second opening region.

Description

수평 전계형 액정 표시장치{HORIZONTAL ELECTRIC FIELD TYPE LIQUID CRYSTAL DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a horizontal electric field type liquid crystal display device,

본 발명은 수평 전계형 액정 표시장치 및 그 제조방법에 관한 것으로, 특히 투과율을 높일 수 있는 수평 전계형 액정 표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal electric field type liquid crystal display device and a manufacturing method thereof, and more particularly to a horizontal electric field type liquid crystal display device capable of increasing the transmissivity.

액정 표시 장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such a liquid crystal display device is divided into a vertical electric field type and a horizontal electric field type in accordance with the direction of the electric field for driving the liquid crystal.

수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nematic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In a vertical electric field type liquid crystal display device, a common electrode formed on an upper substrate and a pixel electrode formed on a lower substrate are opposed to each other to drive a liquid crystal of a TN (twisted nematic) mode by a vertical electric field formed therebetween. Such a vertical electric field type liquid crystal display device has a disadvantage that the aperture ratio is large, but the viewing angle is as narrow as 90 degrees.

수평 전계형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정을 구동하게 된다. 이러한 수평 전계형 액정 표시 장치는 시야각이 170도 이상 넓다는 장점과, 수평 상태에서 스위칭 되므로 빠른 응답속도를 갖는 장점을 가진다.The horizontal electric field type liquid crystal display device drives the liquid crystal by the horizontal electric field between the pixel electrode and the common electrode arranged in parallel to the lower substrate. Such a horizontal electric field type liquid crystal display device has an advantage of having a wide viewing angle of 170 degrees or more and a fast response speed since it is switched in a horizontal state.

이하, 도 1 및 도 2를 참조하여 종래의 수평 전계형 액정 표시장치에 대해 보다 설명하기로 한다. Hereinafter, a conventional horizontal electric field type liquid crystal display device will be described with reference to FIGS. 1 and 2. FIG.

도 1은 종래의 수평 전계형 액정 표시장치를 도시한 평면도이고, 도 2는 도 1의 I-I'라인을 따라 취한 단면도이다. FIG. 1 is a plan view showing a conventional horizontal electric field type liquid crystal display device, and FIG. 2 is a sectional view taken along the line I-I 'of FIG.

도 1 및 도 2를 참조하면, 종래의 수평 전계형 액정 표시장치는 기판(SUB) 상에 서로 교차하도록 배열되는 복수의 게이트 라인들(GL) 및 데이터 라인들(DL)과, 복수의 게이트 라인들(GL)과 데이터 라인들(DL)의 교차부에 배치되는 박막 트랜지스터들(TFT)과, 복수의 게이트 라인들(GL)과 데이터 라인들(DL)의 교차에 의해 정의되는 화소 영역들에 배치되며, 박막 트랜지스터들(TFT)을 통해 데이터 라인들(DL)과 연결되며, 각 화소 영역에 배치되는 화소전극들(Px), 게이트　라인(GL)과 평행하게 배열되는 공통라인(SL)에 연결되며 화소전극들(P)과 수평전계를 형성하도록 배치되는 공통전극(COM)을 포함한다. 1 and 2, a conventional horizontal electric field type liquid crystal display includes a plurality of gate lines GL and data lines DL arranged to cross each other on a substrate SUB, (TFT) arranged at the intersection of the data lines GL and the data lines DL and the pixel regions defined by the intersection of the plurality of gate lines GL and the data lines DL Connected to the data lines DL through the thin film transistors TFT and connected to the common lines SL arranged in parallel with the pixel electrodes Px and the gate lines GL arranged in the respective pixel regions, And a common electrode (COM) arranged to form a horizontal electric field with the pixel electrodes (P).

공통라인(SL)은 게이트　라인(GL)과 동일층에서 게이트　라인(GL)과 나란하게 배치된다. The common line SL is arranged in parallel with the gate line GL in the same layer as the gate line GL.

공통전극(C)은 공통전극 줄기부(Ca)와, 공통전극 줄기부(Ca)로부터 분기되어 화소영역으로 연장되는 복수의 공통전극 가지부들(Cb)을 포함한다. 공통전극 줄기부(Ca)는 화소영역을 사이에 두고 공통라인의 반대측에 배치된다. 공통전극 가지부들(Cb)은 일정 간격을 두고 서로 나란하게 배치된다. The common electrode C includes a common electrode line portion Ca and a plurality of common electrode fringes Cb branched from the common electrode line portion Ca and extending to the pixel region. The common electrode line portion Ca is disposed on the opposite side of the common line with the pixel region therebetween. The common electrode fringes Cb are arranged side by side at regular intervals.

화소전극(P)은 화소전극 줄기부(Pa)와, 화소전극 줄기부(Pa)로부터 분기되어 화소영역으로 연장되는 복수의 화소전극 가지부들(Pb)을 포함한다. 화소전극 줄기부(Pa)는 공통라인(CL)과 중첩되도록 배치되어 스토리지 캐패시터를 형성한다. 화소전극 줄기부(Pa)는 또한 박막　트랜지스터(TFT)의 드레인　전극(DE)에 연결되어 데이터　라인(DL)으로부터 공급되는 데이터 전압을 공급받는다. 화소전극(P)은 공통전극(C)과 동일층에 배치된다. 복수의 화소전극 가지부들(Pb)과 복수의 공통전극 가지부들(Cb)은 화소영역 내에서 번갈아 배치되어 수평전계를 형성한다. The pixel electrode P includes a pixel electrode line portion Pa and a plurality of pixel electrode branch portions Pb branched from the pixel electrode line portion Pa and extending to the pixel region. The pixel electrode line portions Pa are arranged to overlap with the common line CL to form a storage capacitor. The pixel electrode line portion Pa is also connected to the drain electrode DE of the thin film transistor TFT and supplied with the data voltage supplied from the data line DL. The pixel electrode (P) is disposed on the same layer as the common electrode (C). The plurality of pixel electrode branch portions Pb and the plurality of common electrode branch portions Cb are alternately arranged in the pixel region to form a horizontal electric field.

상술한 종래의 수평 전계형 액정 표시장치에서, 게이트 전극(GE)을 포함하는 게이트　라인(GL), 및 공통라인(CL)은 기판(SUB) 상에 배치된다. 기판(SUB) 상에는 게이트　라인(GL) 및 공통라인(CL)을 커버하도록 게이트　절연막(GI)이 배치된다. 게이트　절연막(GI) 상에는 후술하는 소스/드레인 전극과 데이터 라인이 형성될 위치에 반도체 활성층(A)이 배치된다. 박막　트랜지스터(TFT)가 배치될 반도체 활성층(A) 상에는 반도체 활성층의 일부 영역을 노출시키도록 서로 분리된 소스전극(SE) 및 드레인　전극(DE)이 배치되고, 데이터　라인(DL)이 배치될 반도체 활성층(A2) 상에는 데이터　라인(DL)이 배치된다. 게이트　절연막(GI) 상에는 소스전극(SE), 드레인　전극(DE) 및 데이터　라인(DL)을 커버하도록 제　1　절연막(INS1)이 배치된다. 제　2　절연막(INS2) 상에는 평탄화를 위한 제　2　절연막(INS2)이 배치된다. 제　2　절연막(INS2) 상에는 공통전극(C)과 화소전극(P)이 수평전계를 형성하도록 배치된다. 화소전극(P)은 제　2　절연막(INS2)과 제　1　절연막(INS1)을 관통하는 드레인 콘택홀(CH1)을 통해 노출된 박막　트랜지스터(TFT)의 드레인　전극(DE)에 연결된다. 공통전극(COM)은 제　2　절연막(INS2), 제　1　절연막(INS1) 및 게이트　절연막(GI)을 관통하는 공통라인 콘택홀(CH2)을 통해 노출된 공통라인(CL)에 접속된다. In the conventional horizontal electric field type liquid crystal display device described above, the gate line GL including the gate electrode GE and the common line CL are arranged on the substrate SUB. A gate insulating film GI is disposed on the substrate SUB so as to cover the gate line GL and the common line CL. On the gate insulating film GI, a semiconductor active layer A is disposed at a position where a source / drain electrode and a data line to be described later are to be formed. A source electrode SE and a drain electrode DE separated from each other so as to expose a part of the semiconductor active layer are disposed on the semiconductor active layer A on which the thin film transistor TFT is to be disposed, A data line DL is disposed on the active layer A2. A first insulating film INS1 is disposed on the gate insulating film GI so as to cover the source electrode SE, the drain electrode DE and the data line DL. A second insulating film INS2 for planarization is disposed on the second insulating film INS2. The common electrode C and the pixel electrode P are arranged on the second insulating film INS2 so as to form a horizontal electric field. The pixel electrode P is connected to the drain electrode DE of the thin film transistor TFT exposed through the second insulating film INS2 and the drain contact hole CH1 passing through the first insulating film INS1. The common electrode COM is connected to the common line CL exposed through the second insulating film INS2, the first insulating film INS1 and the common line contact hole CH2 penetrating the gate insulating film GI.

이와 같은 종래의 수평 전계형 액정 표시장치를 초대형 대면적으로 구성할 경우 배선들의 부하를 줄이기 위해 게이트 라인이나 데이터 라인의 두께가 증가하는 추세에 있다. 그러나, 게이트 라인과 데이터 라인의 두께를 증가시킬 경우 그에 인접한 박막 트랜지스터의 소자 신뢰성을 확보할 수 있도록 게이트 절연막의 두께도 점차 증가하고 있다. 게이트 절연막의 두께가 증가하면, 게이트 절연막 하부의 공통라인과 게이트 절연막 상부의 소스전극 및 드레인 전극에 의해 형성되는 스토리지 캐패시터의 값은 더욱 작아지게 된다. 따라서, 적절한 정전용량의 확보를 위해서는 더욱 넓은 면적이 필요하게 되나, 이는 개구율의 감소를 초래하여 투과율을 저하시키는 문제점이 있었다. When such a conventional horizontal electric field type liquid crystal display device is constructed with an extremely large area, the thickness of the gate line or the data line is increasing to reduce the load of the wirings. However, when the thickness of the gate line and the data line is increased, the thickness of the gate insulating film is gradually increased to secure the reliability of the thin film transistor adjacent thereto. As the thickness of the gate insulating film increases, the value of the storage capacitor formed by the common line under the gate insulating film and the source electrode and the drain electrode above the gate insulating film becomes smaller. Therefore, a larger area is required for securing an appropriate capacitance, but this results in a decrease in the aperture ratio and a problem of lowering the transmittance.

본 발명의 목적은 상술한 기술적 과제를 해결하기 위한 것으로, 게이트 라인 중 저항 감소에 크게 영향을 미치지 않는 게이트 라인의 일부 영역을 이용하여 투과율을 향상시킬 수 있는 수평 전계형 액정 표시장치를 제공하는 것에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a horizontal electric field type liquid crystal display device capable of improving the transmissivity by using a part of a gate line which does not greatly affect resistance reduction among gate lines .

본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명에 따르는 수평 전계형 액정 표시장치는 게이트 라인, 공통라인, 데이터 라인, 박막 트랜지스터, 제 1 화소전극, 제 1 공통전극, 제 2 화소전극 및 제 2 공통전극을 포함한다. 게이트 라인 및 공통라인은 기판 상에 서로 분리되어 제 1 방향으로 배열된다. 데이터 라인은 제 1 방향과 교차하는 제 2 방향으로 배열된다. 제 1 화소전극은 상기 게이트 라인 및 상기 데이터 라인에 의해 정의되는 화소영역의 일부인 제 1 개구영역에 배치되며, 상기 데이터 라인으로부터 데이터 전압을 공급받는다. 제 1 공통전극은 상기 공통라인에 연결되며, 상기 제 1 개구영역에서 상기 제 1 화소전극과 수평전계를 형성하도록 배치된다. 제 2 화소전극은 상기 게이트 라인의 일부분이 제거된 제 2 개구영역에 배치되며, 상기 제 1 화소전극에 연결된다. 제 2 공통전극은 상기 제 1 공통전극에 연결되며, 상기 제 2 개구영역에서 상기 제 2 화소전극과 수평전계를 형성하도록 배치된다.According to an aspect of the present invention, there is provided a horizontal electric field type liquid crystal display device including a gate line, a common line, a data line, a thin film transistor, a first pixel electrode, a first common electrode, And a second common electrode. The gate lines and the common lines are arranged on the substrate in a first direction separated from each other. The data lines are arranged in a second direction that intersects the first direction. A first pixel electrode is disposed in a first opening region that is a part of a pixel region defined by the gate line and the data line, and receives a data voltage from the data line. A first common electrode is connected to the common line and is arranged to form a horizontal electric field with the first pixel electrode in the first opening region. The second pixel electrode is disposed in a second opening region where a portion of the gate line is removed, and is connected to the first pixel electrode. A second common electrode is connected to the first common electrode and is arranged to form a horizontal electric field with the second pixel electrode in the second opening region.

또한, 본 발명의 수평 전계형 액정 표시장치는 상기 데이터 전압을 상기 제 1 화소전극과 상기 제 2 화소전극에 공급하는 박막 트랜지스터를 더 포함한다.In addition, the horizontal electric field type liquid crystal display device of the present invention further includes a thin film transistor for supplying the data voltage to the first pixel electrode and the second pixel electrode.

또한, 상기 게이트 라인 및 상기 공통라인은 투명 기판 상에 배치되고, 상기 박막 트랜지스터 및 상기 데이터 라인은 상기 게이트 라인을 커버하는 게이트 절연막 상에 배치되며, 상기 제 1 화소전극, 상기 제 2 화소전극, 상기 제 1 공통전극 및 상기 제 2 공통전극은 상기 박막 트랜지스터와 상기 데이터 라인을 커버하는 절연막 상에 배치되고, 상기 제 1 화소전극은 상기 절연막을 관통하는 제 1 콘택홀을 통해 노출된 상기 드레인 전극에 접속되며, 상기 제 1 공통전극은 상기 절연막과 상기 게이트 절연막을 통해 노출된 제 2 콘택홀을 통해 노출된 공통라인에 접속된다.The thin film transistor and the data line are disposed on a gate insulating film that covers the gate line, and the first pixel electrode, the second pixel electrode, and the common line are disposed on a transparent substrate, Wherein the first common electrode and the second common electrode are disposed on an insulating film covering the thin film transistor and the data line and the first pixel electrode is electrically connected to the drain electrode exposed through the first contact hole passing through the insulating film, And the first common electrode is connected to a common line exposed through the insulating film and the second contact hole exposed through the gate insulating film.

또한, 상기 게이트 라인 및 상기 공통라인은 투명 기판 상에 배치되고, 상기 박막 트랜지스터 및 상기 데이터 라인은 상기 게이트 라인을 커버하는 게이트 절연막 상에 배치되며, 상기 제 1 공통전극 및 상기 제 2 공통전극은 상기 박막 트랜지스터와 상기 데이터 라인을 커버하는 제 1 절연막 상에 배치되고, 상기 제 1 화소전극 및 상기 제 2 화소전극은 상기 제 1 공통전극 및 상기 제 2 공통전극을 커버하는 제 2 절연막 상에 배치되며, 상기 제 1 화소전극은 상기 제 1 및 제 2 절연막을 관통하는 제 1 콘택홀을 통해 노출된 상기 드레인 전극에 접속되며, 상기 제 1 공통전극은 상기 제 1 및 제 2 절연막들과 상기 게이트 절연막을 통해 노출된 제 2 콘택홀을 통해 노출된 공통라인에 접속된다.The thin film transistor and the data line are arranged on a gate insulating film covering the gate line, and the first common electrode and the second common electrode are arranged on the gate insulating film, Wherein the first pixel electrode and the second pixel electrode are disposed on a second insulating film covering the first common electrode and the second common electrode, Wherein the first pixel electrode is connected to the drain electrode exposed through the first contact hole passing through the first and second insulating films, the first common electrode is connected to the first and second insulating films, And is connected to the common line exposed through the second contact hole exposed through the insulating film.

본 발명에 따르는 다른 수평 전계형 액정 표시장치는 게이트 라인 및 공통라인, 데이터 라인, 제 1 화소전극, 제 1 공통전극, 제 2 화소전극, 및 제 2 공통전극을 포함한다. 게이트 라인 및 공통라인은 기판 상에 서로 분리되어 제 1 방향으로 배열된다. 데이터 라인은 상기 제 1 방향과 교차하는 제 2 방향으로 배열된다. 제 1 화소전극은 상기 게이트 라인 및 상기 데이터 라인에 의해 정의되는 화소영역의 일부인 제 1 개구영역에 배치되며, 상기 데이터 라인으로부터 데이터 전압을 공급받는다. 제 1 공통전극은 상기 공통라인에 연결되며, 상기 제 1 개구영역에서 상기 제 1 화소전극과 수평전계를 형성하도록 배치된다. 제 2 화소전극은 상기 게이트 라인의 일부분이 제거된 제 2 개구영역에 배치되며, 상기 보조 데이터 라인에 연결된다. 제 2 공통전극은 상기 제 1 공통전극에 연결되며, 상기 제 2 개구영역에서 상기 제 2 화소전극과 수평전계를 형성하도록 배치된다. Another horizontal electric field type liquid crystal display device according to the present invention includes a gate line and a common line, a data line, a first pixel electrode, a first common electrode, a second pixel electrode, and a second common electrode. The gate lines and the common lines are arranged on the substrate in a first direction separated from each other. And the data lines are arranged in a second direction intersecting with the first direction. A first pixel electrode is disposed in a first opening region that is a part of a pixel region defined by the gate line and the data line, and receives a data voltage from the data line. A first common electrode is connected to the common line and is arranged to form a horizontal electric field with the first pixel electrode in the first opening region. The second pixel electrode is disposed in a second opening area where a part of the gate line is removed, and is connected to the auxiliary data line. A second common electrode is connected to the first common electrode and is arranged to form a horizontal electric field with the second pixel electrode in the second opening region.

또한, 수평 전계형 액정 표시장치는 상기 데이터 전압을 상기 제 1 화소전극과 상기 제 2 화소전극에 공급하는 제 1 박막 트랜지스터, 및 최대 휘도 피크치에 대응하는 전압을 상기 보조 데이터 라인을 통해 상기 제 2 화소전극에 공급하는 제 2 박막 트랜지스터를 더 포함한다. The horizontal electric field type liquid crystal display device further includes a first thin film transistor for supplying the data voltage to the first pixel electrode and the second pixel electrode and a second thin film transistor for supplying a voltage corresponding to the maximum luminance peak to the second pixel And a second thin film transistor for supplying the thin film transistor with an electrode.

상기 구성에서, 상기 제 1 화소전극과 상기 제 1 공통전극은 서로 동일 층에 형성되어 상기 제 1 개구영역에 수평전계를 형성하고, 상기 제 2 화소전극과 상기 제 2 공통전극은 서로 동일 층에 형성되어 상기 제 2 개구영역에 수평전계를 형성한다. The first pixel electrode and the first common electrode are formed on the same layer to form a horizontal electric field in the first opening region, and the second pixel electrode and the second common electrode are formed on the same layer And forms a horizontal electric field in the second opening region.

또한, 상기 제 1 화소전극과 상기 제 1 공통전극은 서로 다른 층에 형성되어 상기 제 1 개구영역에 수평전계를 형성하고, 상기 제 2 화소전극과 상기 제 2 공통전극은 서로 다른 층에 형성되어 상기 제 2 개구영역에 수평전계를 형성한다. The first pixel electrode and the first common electrode are formed in different layers to form a horizontal electric field in the first opening region, and the second pixel electrode and the second common electrode are formed in different layers And a horizontal electric field is formed in the second opening region.

또한, 상기 게이트 라인 및 상기 공통라인은 투명 기판 상에 배치되고, 상기 제 1 및 제 2 박막 트랜지스터들과 상기 데이터 라인 및 상기 보조 데이터 라인은 상기 게이트 라인 및 상기 공통라인을 커버하는 게이트 절연막 상에 배치되며, 상기 제 1 화소전극, 상기 제 2 화소전극, 상기 제 1 공통전극 및 상기 제 2 공통전극은 상기 제 1 및 제 2 박막 트랜지스터들과 상기 데이터 라인 및 상기 보조 데이터 라인들을 커버하는 절연막 상에 배치되고, 상기 제 1 화소전극은 상기 절연막을 관통하는 제 1 콘택홀을 통해 노출된 상기 드레인 전극에 접속되며, 상기 제 1 공통전극은 상기 절연막과 상기 게이트 절연막을 통해 노출된 제 2 콘택홀을 통해 노출된 공통라인에 접속된다. The first and second thin film transistors, the data line and the auxiliary data line are formed on a gate insulating film covering the gate line and the common line, Wherein the first pixel electrode, the second pixel electrode, the first common electrode, and the second common electrode are disposed on an insulating film covering the first and second thin film transistors, the data line, and the auxiliary data lines Wherein the first pixel electrode is connected to the drain electrode exposed through the first contact hole passing through the insulating film, the first common electrode is connected to the second contact hole exposed through the insulating film and the gate insulating film, To the exposed common line.

상기 구성에서 게이트 라인은 각 화소영역마다 상기 데이터 라인과 교차하는 2개의 가지부를 포함할 수 있다.In the above structure, the gate line may include two branches crossing the data lines for each pixel region.

또한, 상기 게이트 라인과 상기 데이터 라인의 적어도 하나는 서로 교차하는 교차부 영역의 폭이 비교차부 영역의 폭보다 좁게 형성될 수 있다. Also, at least one of the gate line and the data line may be formed such that the width of the intersection region intersecting with each other is narrower than the width of the comparison difference region.

본 발명에 따르는 수평 전계형 액정 표시장치에서는 게이트 라인의 일부 영역에 매 화소영역마다 개구영역이 추가적으로 형성되므로 그 영역만큼 개구율을 증가시킬 수 있다. 따라서, 게이트 라인의 일부 영역을 개구 영역으로 이용할 수 있기 때문에 투과율을 높여 표시품질을 향상시킬 수 있는 효과를 얻을 수 있다. In the horizontal electric field type liquid crystal display device according to the present invention, since an opening region is additionally formed for every pixel region in a part of the gate line, the opening ratio can be increased by that region. Therefore, since a part of the gate line can be used as an opening region, the display quality can be improved by increasing the transmittance.

또한, 데이터 라인과 교차하는 영역에서 게이트 라인의 선폭을 줄이고 각 화소당 교차하는 게이트 라인의 가지부들의 수를 복수로 설정함으로써 저항감소와 함께 개구율을 증가시킬 수 있는 효과를 얻을 수 있다.Further, by reducing the line width of the gate line in the region intersecting the data line and setting the number of the branches of the gate line crossing each pixel to a plurality of, the resistance can be reduced and the aperture ratio can be increased.

도 1은 종래의 수평 전계형 액정 표시장치를 도시한 평면도,
도 2는 도 1의 I-I'라인을 따라 취한 단면도,
도 3은 본 발명의 실시예에 따르는 수평 전계형 액정 표시장치를 개략적으로 도시한 블록도,
도 4는 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치의 1화소영역을 개략적으로 도시한 평면도,
도 5는 도 4의 I-I'라인을 따라 취한 단면도,
도 6은 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치의 1화소영역을 개략적으로 도시한 평면도,
도 7은 도 6의 I-I'라인을 따라 취한 단면도,
도 8은 본 발명의 제 3 실시예에 따르는 수평 전계형 액정 표시장치의 1화소영역을 개략적으로 도시한 평면도,
도 9는 도 8의 I-I'라인을 따라 취한 단면도.1 is a plan view of a conventional horizontal electric field type liquid crystal display device,
FIG. 2 is a cross-sectional view taken along the line I-I 'of FIG. 1,
3 is a block diagram schematically showing a horizontal electric field type liquid crystal display device according to an embodiment of the present invention.
4 is a plan view schematically showing one pixel region of a horizontal electric field type liquid crystal display device according to the first embodiment of the present invention,
5 is a cross-sectional view taken along line I-I 'of FIG. 4,
6 is a plan view schematically showing one pixel region of a horizontal electric field type liquid crystal display device according to a second embodiment of the present invention,
FIG. 7 is a cross-sectional view taken along the line I-I 'of FIG. 6,
8 is a plan view schematically showing one pixel region of a horizontal electric field type liquid crystal display device according to a third embodiment of the present invention,
9 is a cross-sectional view taken along line I-I 'of FIG.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, the component names used in the following description may be selected in consideration of easiness of specification, and may be different from the parts names of actual products.

우선, 도 3를 참조하여 본 발명의 실시예들에 따르는 액정 표시장치에 대해 설명하기로 한다. First, a liquid crystal display according to embodiments of the present invention will be described with reference to FIG.

도 3은 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치를 개략적으로 도시한 블록도이다.3 is a block diagram schematically showing a horizontal electric field type liquid crystal display according to embodiments of the present invention.

도 3을 참조하면, 본 발명의 실시예들에 따르는 수평 전계형 액정 표시장치는 화소 어레이(PA)가 형성된 액정 표시패널(10), 소스 드라이브 집적회로(Integrated Circuit, 혹은 'IC'라 칭함)(12)들, 게이트 구동회로(13), 및 타이밍 콘트롤러(11)를 구비한다. 액정 표시패널(10)의 아래에는 액정 표시패널(10)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.3, a horizontal electric field type liquid crystal display according to embodiments of the present invention includes a liquid crystal display panel 10 having a pixel array PA, a source drive integrated circuit (IC) 12, a gate drive circuit 13, and a timing controller 11. [ A backlight unit for uniformly irradiating light to the liquid crystal display panel 10 may be disposed below the liquid crystal display panel 10.

액정 표시패널(10)은 박막 트랜지스터 어레이와 컬러필터 어레이를 포함한다. The liquid crystal display panel 10 includes a thin film transistor array and a color filter array.

박막 트랜지스터 어레이는 화소 어레이(PA)를 포함한다. 화소 어레이(PA)의 제 1 기판에는 제 1 방향(예를 들면, x방향)으로 나란하게 배열된 복수의 게이트 라인들(GL), 복수의 게이트 라인들(GL)과 서로 교차하도록 제 2 방향(예를 들면, y방향)으로 나란하게 배열된 데이터 라인들(DL), 게이트 라인들(GL)과 데이터 라인들(DL)의 교차부에 인접 배치되는 박막 트랜지스터들, 게이트 라인들(GL)과 데이터 라인들(DL)에 의해 정의되는 영역에 위치하는 제 1 액정 셀들과, 게이트 라인의 일부 영역에 배치되는 제 2 액정 셀들과, 제 1 및 제 2 액정 셀들에 데이터전압을 충전시키기 위한 복수의 화소전극들, 및 복수의 화소전극들과 전계를 형성하도록 공통전극들이 배치된다. The thin film transistor array includes a pixel array PA. A plurality of gate lines GL arranged in a first direction (e.g., x direction) and a plurality of gate lines GL arranged in a second direction (e.g., x direction) are formed on the first substrate of the pixel array PA, The data lines DL arranged in parallel with the gate lines GL, the thin film transistors arranged adjacent to the intersections of the gate lines GL and the data lines DL, the gate lines GL, And second liquid crystal cells arranged in a part of the gate line, and a plurality of second liquid crystal cells arranged in a region defined by the plurality of data lines, And common electrodes are arranged to form an electric field with the plurality of pixel electrodes.

컬러필터 어레이는 액정층을 사이에 두고 제 1 기판과 대향하는 제 2 기판 상에 형성되는 블랙 매트릭스 및 컬러필터를 포함한다. 액정 표시패널(10)의 제 1 기판과 제 2 기판의 외면에는 각각 편광판이 부착되고, 액정층과 접하는 제 1 및 제 2 기판들의 내면에는 액정의 프리틸트각을 설정하기 위한 배향막이 각각 형성된다. 액정 표시패널(10)의 컬러필터 어레이(CFA)와 박막 트랜지스터 어레이(TFTA) 사이에는 액정 셀의 셀갭(cell gap)을 유지하기 위한 컬럼 스페이서(coluumn spacer)가 형성될 수 있다. The color filter array includes a black matrix and a color filter formed on a second substrate facing the first substrate with a liquid crystal layer interposed therebetween. Polarizing plates are attached to the outer surfaces of the first substrate and the second substrate of the liquid crystal display panel 10 respectively and alignment films for setting the pretilt angle of the liquid crystal are formed on the inner surfaces of the first and second substrates in contact with the liquid crystal layer . A column spacer may be formed between the color filter array CFA and the thin film transistor array TFTA of the liquid crystal display panel 10 to maintain a cell gap of the liquid crystal cell.

한편, 공통전극들은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 제 2 기판에 배치되며, IPS(In Plane Switching) 모드와 FFS(FrinGE Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극과 함께 제 1 기판 상에 배치된다.　　이하의　본　발명의　실시예에서는　수평전계　구동방식의　예를　들어　설명한다．　Meanwhile, the common electrodes are arranged on the second substrate in a vertical electric field driving method such as TN (Twisted Nematic) mode and VA (Vertical Alignment) mode. The common electrodes are horizontally arranged in the IPS (In Plane Switching) mode and the FFS And is arranged on the first substrate together with the pixel electrode in the electric field driving method. In the following embodiments of the present invention, an example of a horizontal electric field driving method will be described.

화소 어레이(PA)는 박막 트랜지스터를 통해 데이터전압이 충전되는 화소 전극들과 공통전압이 인가되는 공통전극들의 전압 차에 의해 액정층의 액정을 구동시켜 빛의 투과량을 조정함으로써 화상을 표시한다.The pixel array PA displays an image by driving the liquid crystals of the liquid crystal layer by adjusting the amount of light transmitted by the voltage difference between the pixel electrodes through which the data voltage is charged through the thin film transistor and the common electrodes to which the common voltage is applied.

액정 표시장치는 투과형 액정 표시장치, 반투과형 액정 표시장치, 반사형 액정 표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정 표시장치와 반투과형 액정 표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edGE type) 백라이트 유닛으로 구현될 수 있다.The liquid crystal display device can be implemented in any form such as a transmissive liquid crystal display device, a transflective liquid crystal display device, and a reflective liquid crystal display device. In a transmissive liquid crystal display device and a transflective liquid crystal display device, a backlight unit is required. The backlight unit may be implemented as a direct type backlight unit or an edge type (edGE type) backlight unit.

소스 드라이브 IC들(12)은 TCP(Tape Carrier PackaGE, 15) 상에 실장되고, TAB(Tape Automated Bonding) 공정에 의해 액정표시패널(10)의 유리기판에 접합되며, 소스 PCB(Printed Circuit Board)(14)에 접속된다. 소스 드라이브 IC들(12)은 COG(Chip On GLass) 공정에 의해 액정 표시패널(10)의 투명 기판 상에 접착될 수도 있다.The source drive ICs 12 are mounted on a TCP (Tape Carrier PackaGE) 15 and bonded to the glass substrate of the liquid crystal display panel 10 by a TAB (Tape Automated Bonding) (14). The source drive ICs 12 may be bonded onto the transparent substrate of the liquid crystal display panel 10 by a COG (Chip On Glass) process.

소스 드라이브 IC들(12) 각각은 타이밍 콘트롤러(11)로부터 디지털 비디오 데이터와 소스 타이밍 제어신호를 입력받는다. 소스 드라이브 IC들(12)은 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터를 정극성/부극성 데이터 전압들로 변환하여 화소 어레이(PA)의 데이터 라인들에 공급한다. 소스 드라이브 IC들(12)은 타이밍 콘트롤러(11)의 제어 하에 데이터 전압들을 데이터 라인들에 출력한다. Each of the source drive ICs 12 receives the digital video data and the source timing control signal from the timing controller 11. The source drive ICs 12 convert the digital video data into positive / negative data voltages in response to the source timing control signal and supply them to the data lines of the pixel array PA. The source drive ICs 12 output the data voltages to the data lines under the control of the timing controller 11. [

게이트 구동회로(13)는 타이밍 콘트롤러(11)로부터 게이트 타이밍 제어신호를 입력받는다. 게이트 구동회로(13)는 게이트 타이밍 제어신호에 응답하여 화소 어레이의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급한다. 게이트 구동회로(13)는 TCP 상에 실장되고, TAB 공정에 의해 액정표시패널(10)의 하부 유리기판에 접합될 수 있다. 또는, 게이트 구동회로(13)는 GIP(Gate In Panel) 공정에 의해 화소 어레이(PA)와 동시에 투명 기판 상에 직접 형성될 수 있다. 게이트 구동회로(13)는 도 2에 도시된 바와 같이 화소 어레이(PA)의 일측에 배치되거나 화소 어레이(PA)의 양측에 배치될 수 있다.The gate drive circuit 13 receives the gate timing control signal from the timing controller 11. [ The gate driving circuit 13 sequentially supplies gate pulses (or scan pulses) to the gate lines of the pixel array in response to the gate timing control signal. The gate drive circuit 13 is mounted on the TCP and can be bonded to the lower glass substrate of the liquid crystal display panel 10 by the TAB process. Alternatively, the gate drive circuit 13 may be formed directly on the transparent substrate simultaneously with the pixel array PA by a GIP (Gate In Panel) process. The gate drive circuit 13 may be disposed on one side of the pixel array PA or on both sides of the pixel array PA as shown in Fig.

타이밍 콘트롤러(11)는 외부의 시스템 보드로부터 디지털 비디오 데이터와 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 및 도트 클럭과 같은 타이밍 신호들을 입력받는다. 타이밍 콘트롤러(11)는 디지털 비디오 데이터와 타이밍 신호들에 기초하여 소스 드라이브 IC들(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(11)는 디지털 비디오 데이터와 소스 타이밍 제어신호를 소스 드라이브 IC들(12)에 공급한다. 타이밍 콘트롤러(11)는 게이트 타이밍 제어신호를 소스 드라이브 IC들(12)에 공급한다. 타이밍 콘트롤러(11)는 콘트롤 PCB(16) 상에 실장된다. 콘트롤 PCB(16)와 소스 PCB(14)는 FFC(flexible flat cable)나 FPC(flexible printed circuit)와 같은 연성회로기판(17)을 통해 연결될 수 있다.The timing controller 11 receives digital video data, a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, and timing signals such as a dot clock from an external system board. The timing controller 11 generates a timing control signal for controlling the operation timing of the source drive ICs 12 based on the digital video data and timing signals and a gate timing control signal for controlling the operation timing of the gate drive circuit 13 And generates a control signal. The timing controller 11 supplies digital video data and a source timing control signal to the source drive ICs 12. [ The timing controller 11 supplies a gate timing control signal to the source drive ICs 12. [ The timing controller 11 is mounted on the control PCB 16. The control PCB 16 and the source PCB 14 may be connected via a flexible circuit board 17 such as a flexible flat cable (FFC) or a flexible printed circuit (FPC).

다음으로, 도 4를 참조하여 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치의 화소 어레이의 화소구조에 대해 보다 개략적으로 설명하기로 한다. 　Next, the pixel structure of the pixel array of the horizontal electric field type liquid crystal display according to the first embodiment of the present invention will be schematically described with reference to FIG.

도 4는 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치의 1화소영역을 개략적으로 도시한 평면도이다.4 is a plan view schematically showing one pixel region of a horizontal electric field type liquid crystal display device according to the first embodiment of the present invention.

도 4　를 참조하면, 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치의　화소　어레이는 서로 교차하도록 배열되는 복수의 게이트 라인들(GL) 및 데이터 라인들(DL)에 의해 정의되는 복수의 화소영역을 포함한다.Referring to FIG. 4, the pixel array of the horizontal electric field type liquid crystal display according to the first embodiment of the present invention includes a plurality of gate lines GL and data lines DL, Pixel region.

각각의　게이트　라인(GL)은　데이터　라인(DL)과　교차하는　영역에서　분기되며　게이트　라인(GL)의　폭보다　좁게　형성된　적어도　２개의　게이트　라인　가지부들（Gb1, Gb2）을　갖는다．　데이터　라인(DL)　또한　게이트　라인(GL)과　교차하는　영역에서　좁은 폭을 갖도록 구성될 수　있다．　　이와　같이，서로　교차하는　영역에서　데이터　라인(DL)과　게이트　라인(GL)의　폭을　좁게　함으로써　기생　정전용량에　의한　저항을　줄일　수 있으며，투과율　또한　향상시킬　수　있는　효과를　얻을　수　있다．Each of the gate lines GL has at least two gate line branches Gb1 and Gb2 that are branched at an area intersecting the data line DL and formed to be narrower than the width of the gate line GL. The data line DL may also be configured to have a narrow width in an area intersecting the gate line GL. As described above, by narrowing the widths of the data line DL and the gate line GL in the regions crossing each other, the resistance due to parasitic capacitance can be reduced and the transmittance can also be improved.

화소　어레이는 또한　게이트　라인(GL)으로부터 이격되어 게이트　라인(GL)과 나란하게 배치되는　공통라인(CL)을　포함한다． The pixel array also includes a common line CL spaced from the gate line GL and arranged in parallel with the gate line GL.

각 화소영역은 광이 투과되는 제　１　개구영역(OA1)과 제　2　개구영역(OA2)을 포함한다. Each pixel region includes a first opening region OA1 and a second opening region OA2 through which light is transmitted.

제　１　개구영역(OA1)에는 제　１　화소전극(P1)과 제　1　공통전극(C1)이 배치된다. The first pixel electrode P1 and the first common electrode C1 are disposed in the first opening region OA1.

제　１　화소전극(P1)은 공통라인(CL)과 중첩되는 제 1 화소전극 줄기부(Pa1)와, 제 1 화소전극 줄기부(Pa1)로부터 제　１　개구영역(OA1)으로 나란하게 연장되는 복수의 제 1 화소전극 가지부들(Pb1)을 포함한다. 제 1 화소전극 줄기부(Pa1)는 제 1 콘택홀(CH1)을 통해 노출된 박막　트랜지스터(TFT)의 드레인　전극(DE)에 접속된다. The first pixel electrode P1 includes a first pixel electrode stripe portion Pa1 overlapping the common line CL and a plurality of second pixel electrode stripe portions Pa1 extending from the first pixel electrode stripe portion Pa1 to the first opening region OA1 And the first pixel electrode branch portions Pb1. The first pixel electrode strip portion Pa1 is connected to the drain electrode DE of the thin film transistor TFT exposed through the first contact hole CH1.

제　1　공통전극(C1)은 제　１　개구영역(OA1) 내에서 제　１　화소전극(P1)의 제 1 화소 줄기부(Pa1)와 반대측에 배치되는 제 1 공통전극 줄기부(Ca1)와, 제 1 공통전극 줄기부(Ca1)로부터 제　１　개구영역(OA1)으로 나란하게 연장되는 복수의 제 1 공통전극 가지부들(Cb1)을 포함한다. 최외측에 배치되는 제 1 공통전극 가지부(Cb1)는 제 2 콘택홀(CH2)을 통해 노출된 공통라인(CL)에 접속된다. 복수의 제 1 화소전극 가지부들(Pb1)과 복수의 제 1 공통전극 가지부들(Cb1)은 제　１　개구영역(OA1) 내에서 번갈아 배치된다. The first common electrode C1 includes a first common electrode line portion Ca1 arranged on the opposite side of the first pixel line portion Pa1 of the first pixel electrode P1 in the first opening region OA1, And a plurality of first common electrode fringes Cb1 extending in parallel from the first common electrode line portion Ca1 to the first opening region OA1. The first common electrode branch Cb1 disposed on the outermost side is connected to the common line CL exposed through the second contact hole CH2. The plurality of first pixel electrode fringe portions Pb1 and the plurality of first common electrode fringe portions Cb1 are arranged alternately in the first opening region OA1.

제　2　개구영역(OA2)은 게이트　라인(GL)의 일부분을 제거한 개구부에 배치되는 영역이다. 제　2　개구영역(OA2)에는 제　2　화소전극(P2)과 제　２　공통전극(C2)이 배치된다. The second opening area OA2 is an area disposed in the opening where a part of the gate line GL is removed. And the second pixel electrode P2 and the second common electrode C2 are disposed in the second opening region OA2.

제　2　화소전극(P2)은 제 1 화소전극 줄기부(Pa1)로 연장되는 연결부(Pc)에 의해 제 1 화소전극 줄기부(Pa1)에 접속되는 제 2 화소전극 줄기부(Pa2)와, 제 2 화소전극 줄기부(Pa2)로부터 제　2　개구영역(OA2)으로 나란하게 연장되는 복수의 제 2 화소전극 가지부들(Pb2)을 포함한다. 제 2 화소전극 줄기부(Pa2)는 제 1 화소전극 줄기부(Pa1)와 제 1 콘택홀(CH1)을 통해 노출된 박막　트랜지스터(TFT)의 드레인　전극(DE)에 접속된다. The second pixel electrode P2 includes a second pixel electrode line portion Pa2 connected to the first pixel electrode line portion Pa1 by a connection portion Pc extending to the first pixel electrode line portion Pa1, And a plurality of second pixel electrode branch portions Pb2 extending in parallel from the two pixel electrode stripe portion Pa2 to the second opening region OA2. The second pixel electrode line portion Pa2 is connected to the drain electrode DE of the thin film transistor TFT exposed through the first pixel electrode line portion Pa1 and the first contact hole CH1.

제　２　공통전극(C2)은 제　2　개구영역(OA2) 내에서 제　2　화소전극(P2)의 제 2 화소 줄기부(Pa2)와 반대측에 배치되는 제 2 공통전극 줄기부(Ca2)와, 제 2 공통전극 줄기부(Ca2)로부터 제 2 개구영역(OA1)으로 나란하게 연장되는 복수의 제 2 공통전극 가지부들(Cb2)을 포함한다. 제 2 공통전극 줄기부(Ca2)는 제 2 공통전극 줄기부(Ca2)로부터 연장되는 제 2 연결부(C2C)와 제 2 콘택홀(CH2)을 통해 노출된 공통라인(CL)에 접속된다. 복수의 제 2 화소전극 가지부들(Pb2)과 복수의 제 2 공통전극 가지부들(Cb2)은 제　2　개구영역(OA2) 내에서 번갈아 배치된다.The second common electrode C2 includes a second common electrode line portion Ca2 disposed on the opposite side of the second pixel line portion Pa2 of the second pixel electrode P2 in the second opening region OA2, And a plurality of second common electrode fringes Cb2 extending in parallel from the second common electrode line portion Ca2 to the second opening region OA1. The second common electrode line portion Ca2 is connected to the second connecting portion C2C extending from the second common electrode line portion Ca2 and the common line CL exposed through the second contact hole CH2. The plurality of second pixel electrode fringes Pb2 and the plurality of second common electrode fringes Cb2 are alternately arranged in the second opening region OA2.

다음으로, 도 ４　및　도　5를 참조하여 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치의 화소 어레이의 화소구조의 단면구조에 대해 설명하기로 한다． 도 5는 도 4의 I-I'라인을 따라 취한 단면도이다.Next, the sectional structure of the pixel structure of the pixel array of the horizontal electric field type liquid crystal display device according to the first embodiment of the present invention will be described with reference to FIGS. 4 and 5. FIG. 5 is a cross-sectional view taken along line I-I 'of FIG.

도 ４　및　도　5를　참조하면，기판(SUB) 상에는 게이트　라인(GL)과　공통라인(CL)이　서로　이격되어　나란히　배치된다.4 and 5, on the substrate SUB, the gate line GL and the common line CL are disposed side by side apart from each other.

기판(SUB) 상에는 게이트　전극（GE）을　포함하는　게이트　라인(GL)과　공통라인(CL)을　커버하도록　게이트　절연막(GI)이　배치된다.A gate insulating film GI is disposed on the substrate SUB so as to cover the gate line GL including the gate electrode GE and the common line CL.

게이트　절연막(GI)　상에는　데이터　라인(DL)과　박막　트랜지스터(TFT)의　소스전극(SE)　및　드레인　전극(DE)이　배치된다. 드레인　전극(DE)은　데이터　라인(DL)으로부터　연장될　수　있다.A data line DL and a source electrode SE and a drain electrode DE of the thin film transistor TFT are arranged on the gate insulating film GI. The drain electrode DE may extend from the data line DL.

게이트　절연막(GI)　상에는　데이터　라인(DL)과　박막　트랜지스터(TFT)의　소스전극(SE)　및　드레인　전극(DE)커버하도록　제　1　절연막(INS1)과　평탄화를　위한　제　2　절연막(INS2)이　배치된다. 제　1　절연막(INS1)과　제　2　절연막(INS2)　중의　한　절연막은　생략될　수도　있다.A first insulating film INS1 and a second insulating film INS2 for planarization are disposed on the gate insulating film GI so as to cover the data line DL and the source electrode SE and the drain electrode DE of the thin film transistor TFT . One of the first insulating film INS1 and the second insulating film INS2 may be omitted.

제　2　절연막(INS2)　상의　제　１　개구영역(OA1)에는　제　１　화소전극(P1)과　제　1　공통전극(C1)이　배치되며，　제　１　개구영역(OA1)에는 제　2　화소전극(P2)과　제　２　공통전극(C2)이　배치된다.The first pixel electrode P1 and the first common electrode C1 are arranged in the first opening area OA1 on the second insulating film INS2 and the second pixel electrode P2 and the second pixel electrode P2 are formed in the first opening area OA1. And a second common electrode C2 is disposed.

제 1 화소전극 줄기부(Pa1)는 제 1 및 제 2 절연막들(INS1, INS2)를 관통하는 제 1 콘택홀(CH1)을 통해 노출된 박막 트랜지스터의 드레인 전극(DE)에 접속된다. 또한, 최외측 공통전극 가지부(Cb1)는 제 1 및 제 2 절연막들(INS1, INS2)를 관통하는 제 2 콘택홀(CH2)을 통해 노출된 공통라인(CL)에 접속된다. The first pixel electrode line portion Pa1 is connected to the drain electrode DE of the thin film transistor exposed through the first contact hole CH1 passing through the first and second insulating films INS1 and INS2. The outermost common electrode branch portion Cb1 is connected to the common line CL exposed through the second contact hole CH2 passing through the first and second insulating films INS1 and INS2.

상술한 본 발명의 제 1 실시예에 따르는 수평 전계형 액정 표시장치에 의하면, 게이트　라인(GL)이 배치된 제　2　개구영역(OA2)의 제　２　공통전극(C2)과 제　2　화소전극(P2) 사이의 전압차에 의해 액정에 전계가 인가되고, 그 전계에 의해 액정의 거동에 변화가 생겨 빛이 투과할 수 있으므로 투과율을 높일 수 있는 효과를 얻을 수 있다.The second common electrode C2 and the second pixel electrode P2 of the second opening region OA2 in which the gate line GL is disposed are formed in the horizontal direction of the liquid crystal display device according to the first embodiment of the present invention, The electric field is applied to the liquid crystal by the voltage difference between the liquid crystal molecules, and the light transmission can be achieved because the electric field can change the behavior of the liquid crystal and transmit the light.

다음으로, 도 6을 참조하여 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치의 화소 어레이의 화소구조에 대해 개략적으로 설명하기로 한다. Next, the pixel structure of the pixel array of the horizontal electric field type liquid crystal display according to the second embodiment of the present invention will be schematically described with reference to FIG.

도 6은 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치의 1화소영역을 개략적으로 도시한 평면도이다.6 is a plan view schematically showing one pixel region of a horizontal electric field type liquid crystal display device according to a second embodiment of the present invention.

도 6을 참조하면, 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치는 서로 교차하도록 배열되는 복수의 게이트 라인들(GL) 및 데이터 라인들(DL)에 의해 정의되는 복수의 화소영역을 포함한다. Referring to FIG. 6, the horizontal electric field type liquid crystal display according to the second embodiment of the present invention includes a plurality of pixel regions defined by a plurality of gate lines GL and data lines DL arranged to intersect with each other .

각각의　게이트　라인(GL)은　데이터　라인(DL)과　교차하는　영역에서　분기되며　게이트　라인(GL)의　폭보다　좁게　형성된　적어도　２개의　게이트　라인　가지부들（Gb1, Gb2）을　갖는다．　데이터　라인(DL)　또한　게이트　라인(GL)과　교차하는　영역에서　좁은 폭을 갖도록 구성될 수　있다．　　이와　같이，서로　교차하는　영역에서　데이터　라인(DL)과　게이트　라인(GL)의　폭을　좁게　함으로써　기생　정전용량에　의한　저항을　줄일　수 있으며，투과율　또한　향상시킬　수　있는　효과를　얻을　수　있다．Each of the gate lines GL has at least two gate line branches Gb1 and Gb2 that are branched at an area intersecting the data line DL and formed to be narrower than the width of the gate line GL. The data line DL may also be configured to have a narrow width in an area intersecting the gate line GL. As described above, by narrowing the widths of the data line DL and the gate line GL in the regions crossing each other, the resistance due to parasitic capacitance can be reduced and the transmittance can also be improved.

화소　어레이는 또한　게이트　라인(GL)으로부터 이격되어 게이트　라인(GL)과 나란하게 배치되는　공통라인(CL)을　포함한다． The pixel array also includes a common line CL spaced from the gate line GL and arranged in parallel with the gate line GL.

각 화소영역은 광이 투과되는 제　１　개구영역(OA1)과 제　2　개구영역(OA2)을 포함한다. Each pixel region includes a first opening region OA1 and a second opening region OA2 through which light is transmitted.

제　１　개구영역(OA1)에는 제　１　화소전극(P1)과 제　1　공통전극(C1)이 배치된다. The first pixel electrode P1 and the first common electrode C1 are disposed in the first opening region OA1.

제　1　공통전극(C1)은 제　１　개구영역(OA1)을 커버하도록 배치된다. The first common electrode C1 is arranged to cover the first opening area OA1.

제　１　화소전극(P1)은 공통라인(CL)과 중첩되는 제 1 화소전극 줄기부(Pa1)와, 제 1 화소전극 줄기부(Pa1)로부터 제　１　개구영역(OA1)으로 나란하게 연장되는 복수의 제 1 화소전극 가지부들(Pb1)을 포함한다. 제　１　화소전극(P1)은 제 1 화소전극 줄기부(Pa1)의 반대쪽에서 복수의 제 1 화소전극 가지부들(Pb1)의 단부들을 연결하는 제 1 화소전극 가지 연결부(Pb1c)를 더 포함할 수 있다. The first pixel electrode P1 includes a first pixel electrode stripe portion Pa1 overlapping the common line CL and a plurality of second pixel electrode stripe portions Pa1 extending from the first pixel electrode stripe portion Pa1 to the first opening region OA1 And the first pixel electrode branch portions Pb1. The first pixel electrode P1 may further include a first pixel electrode branch connecting portion Pb1c connecting the ends of the first pixel electrode branch portions Pb1 on the opposite side of the first pixel electrode stripe portion Pa1 have.

제 1 화소전극 줄기부(Pa1)는 제 1 콘택홀(CH1)을 통해 노출된 박막　트랜지스터(TFT)의 드레인　전극(DE)에 접속된다. 복수의 제 1 화소전극 가지부들(Pb1)은 그 하층에 배치된 제　1　공통전극(C1)과 중첩되도록 배치된다. The first pixel electrode strip portion Pa1 is connected to the drain electrode DE of the thin film transistor TFT exposed through the first contact hole CH1. The plurality of first pixel electrode fringe portions Pb1 are arranged so as to overlap the first common electrode C1 disposed on the lower layer thereof.

제　2　개구영역(OA2)은 게이트　라인(GL)의 일부분을 제거한 개구부에 배치되는 영역이다. 제　2　개구영역(OA2)에는 제　2　화소전극(P2)과 제　２　공통전극(C2)이 배치된다. The second opening area OA2 is an area disposed in the opening where a part of the gate line GL is removed. And the second pixel electrode P2 and the second common electrode C2 are disposed in the second opening region OA2.

제　２　공통전극(C2)은 제　2　개구영역(OA2)을 커버하도록 배치된다. The second common electrode C2 is arranged to cover the second opening region OA2.

제　2　화소전극(P2)은 제 1 화소전극 줄기부(Pa1)로 연장되는 화소전극 연결부(Pc)에 의해 제 1 화소전극 줄기부(Pa1)에 접속되는 제 2 화소전극 줄기부(Pa2)와, 제 2 화소전극 줄기부(Pa2)로부터 제　2　개구영역(OA2)으로 나란하게 연장되는 복수의 제 2 화소전극 가지부들(Pb2)을 포함한다. 제　2　화소전극(P2)은 제 2 화소전극 줄기부(Pa2)의 반대쪽에서 복수의 제 2 화소전극 가지부들(Pb2)의 단부들을 연결하는 제 2 화소전극 가지 연결부(Pb2c)를 더 포함할 수 있다. 제 2 화소전극 줄기부(Pa2)는 화소전극 연결부(Pc)를 통해 제 1 화소전극 줄기부(Pa1)에 연결되며, 제 1 화소전극 줄기부(Pa1)는 제 1 콘택홀(CH1)을 통해 노출된 박막　트랜지스터(TFT)의 드레인　전극(DE)에 접속된다. 복수의 제 2 화소전극 가지부들(Pb2)은 그 하층에 배치된 제　２　공통전극(C2)과 중첩되도록 배치된다. The second pixel electrode P2 includes a second pixel electrode line portion Pa2 connected to the first pixel electrode line portion Pa1 by a pixel electrode connection portion Pc extending to the first pixel electrode line portion Pa1, And a plurality of second pixel electrode branch portions Pb2 extending in parallel from the second pixel electrode stripe portion Pa2 to the second opening region OA2. The second pixel electrode P2 may further include a second pixel electrode branch Pb2c connecting the ends of the plurality of second pixel electrode fringes Pb2 on the opposite side of the second pixel electrode stripe Pa2 have. The second pixel electrode line portion Pa2 is connected to the first pixel electrode line portion Pa1 through the pixel electrode connection portion Pc and the first pixel electrode line portion Pa1 is connected to the first pixel electrode line portion Pa1 through the first contact hole CH1 And is connected to the drain electrode DE of the exposed thin film transistor TFT. The plurality of second pixel electrode branch portions Pb2 are arranged so as to overlap with the second common electrode C2 arranged in the lower layer.

본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치에서는 제 1 및 제 2 화소전극들(P1, P2)이 제 1 및 제 2 공통전극들(C1, C2)의 상층에 배치되는 예를 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제 1 및 제 2 공통전극들(C1, C2)이 제 1 및 제 2 화소전극들(P1, P2)의 상층에 배치될 수도 있다. 이 경우, 제 1 및 제 2 화소전극들(P1, P1)은 가지부들을 구비하지 않는 전극패턴으로 형성되고, 제 1 및 제 2 공통전극들(C1, C2)은 가지부들을 갖도록 형성된다. 즉, 제 1 및 제 2 공통전극에 인가되는 공통전압과 제 1 및 제 2 화소전극들에 인가되는 데이터 전압의 전압차에 의해 발생되는 전계를 이용하여 액정층에 배치된 액정들이 구동될 수 있도록, 제 1 및 제 2 공통전극과 제 1 및 제 2 화소전극들 중 상측에 위치한 전극들이 가지부들을 갖도록 형성된다. In the horizontal electric field type liquid crystal display device according to the second embodiment of the present invention, the first and second pixel electrodes P1 and P2 are arranged on the first and second common electrodes C1 and C2 However, the present invention is not limited thereto. For example, the first and second common electrodes C1 and C2 may be disposed on the first and second pixel electrodes P1 and P2. In this case, the first and second pixel electrodes P1 and P1 are formed to have electrode patterns that do not have branches, and the first and second common electrodes C1 and C2 are formed to have branches. That is, liquid crystals arranged in the liquid crystal layer can be driven by using an electric field generated by a voltage difference between a common voltage applied to the first and second common electrodes and a data voltage applied to the first and second pixel electrodes The first and second common electrodes, and the upper electrodes of the first and second pixel electrodes are formed to have branches.

다음으로, 도 6 및 도 7을 참조하여 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치의 화소 어레이의 화소의 단면구조에 대해 설명하기로 한다. 도 7은 도 6의 I-I'라인을 따라 취한 단면도이다.Next, a cross-sectional structure of a pixel array pixel of a horizontal electric field type liquid crystal display device according to a second embodiment of the present invention will be described with reference to FIGS. 6 and 7. FIG. 7 is a cross-sectional view taken along line I-I 'of FIG.

기판(SUB) 상에는 게이트　전극(GE)을　포함하는　게이트　라인(GL)과　공통라인(CL)이 배치된다. 게이트　라인(GL)과　공통라인(CL)이 배치된 기판(SUB) 상에는 게이트　라인(GL)과　공통라인(CL)을　커버하도록　게이트　절연막(GI)이　배치된다.On the substrate SUB, a gate line GL including a gate electrode GE and a common line CL are arranged. A gate insulating film GI is disposed on the substrate SUB on which the gate line GL and the common line CL are disposed so as to cover the gate line GL and the common line CL.

게이트　절연막(GI)　상에는　데이터　라인(DL)과　박막　트랜지스터(TFT)의　소스전극(SE)　및　드레인　전극(DE)이　배치된다．　드레인　전극(DE)은　데이터　라인(DL)으로부터　연장될　수　있다.A data line DL and a source electrode SE and a drain electrode DE of the thin film transistor TFT are arranged on the gate insulating film GI. The drain electrode DE may extend from the data line DL.

게이트　절연막(GI)　상에는　데이터　라인(DL)과　박막　트랜지스터(TFT)의　소스전극(SE)　및　드레인　전극(DE)커버하도록　제　1　절연막(INS1)과　평탄화를　위한　제　2　절연막(INS2)이　배치된다．　제　1　절연막(INS1)과　제　2　절연막(INS2)　중의　한　절연막은　생략될　수도　있다．　A first insulating film INS1 and a second insulating film INS2 for planarization are disposed on the gate insulating film GI so as to cover the data line DL and the source electrode SE and the drain electrode DE of the thin film transistor TFT . One of the first insulating film INS1 and the second insulating film INS2 may be omitted.

제　2　절연막(INS2)　상의　제　１　개구영역(OA1)에는　제　１　공통전극(C1)이 배치되며, 제 2 개구영역(OA2)에는 공통전극 연결부(Cc)에 의해 제 1 공통전극(C1)에 연결되는 제 2 공통전극(C2)이 배치된다. The first common electrode C1 is disposed in the first opening region OA1 on the second insulating layer INS2 and the first common electrode C1 is connected to the second opening region OA2 by the common electrode connecting portion Cc. And a second common electrode C2 connected thereto is disposed.

제 1 공통전극(C1)과 제 2 공통전극(C2)이 배치된 제 2 절연막(INS2) 상에는 제 1 공통전극(C1)과 제 2 공통전극(C2)을 커버하도록 제 3 절연막(INS3)이 배치된다. A third insulating film INS3 is formed on the second insulating film INS2 on which the first common electrode C1 and the second common electrode C2 are disposed so as to cover the first common electrode C1 and the second common electrode C2 .

제 3 절연막(INS3) 상에는 제 1 화소전극(P1)과 제 2 화소전극(P2)이 배치된다. 제 1 화소전극(P1)의 제 1 화소전극 가지부들(Pb1)은 제 1 개구영역(OA1)에서 제 1 공통전극(C1)과 중첩되도록 배치되며, 제 2 화소전극(P2)의 제 2 화소전극 가지부들(Pb2)은 제 2 개구영역(OA2)에서 제 2 공통전극(C2)과 중첩되도록 배치된다. A first pixel electrode P1 and a second pixel electrode P2 are disposed on the third insulating film INS3. The first pixel electrode branch portions Pb1 of the first pixel electrode P1 are arranged to overlap the first common electrode C1 in the first opening region OA1 and the second pixel electrode branch portions Pb1 of the second pixel electrode P2 overlap the first common electrode C1, The electrode fringes Pb2 are arranged to overlap the second common electrode C2 in the second opening area OA2.

제 1 화소전극 줄기부(Pa1)는 제 1 내지 제 3 절연막들(INS1, INS2, INS3)를 관통하는 제 1 콘택홀(CH1)을 통해 노출된 박막 트랜지스터의 드레인 전극(DE)에 접속된다. 또한, 공통전극 연결부(Cc)는 제 1 및 제 2 절연막들(INS1, INS2)를 관통하는 제 2 콘택홀(CH2)을 통해 노출된 공통라인(CL)에 접속된다. The first pixel electrode strip portion Pa1 is connected to the drain electrode DE of the thin film transistor exposed through the first contact hole CH1 passing through the first to third insulating films INS1, INS2 and INS3. The common electrode connection part Cc is connected to the common line CL exposed through the second contact hole CH2 passing through the first and second insulating films INS1 and INS2.

상술한 본 발명의 제 2 실시예에 따르는 수평 전계형 액정 표시장치에 의하면, 게이트　라인(GL)이 배치된 제　2　개구영역(OA2)의 제　２　공통전극(C2)과 제　2　화소전극(P2) 사이의 전압차에 의해 액정에 전계가 인가되고, 그 전계에 의해 액정의 거동에 변화가 생겨 빛이 투과할 수 있으므로 투과율을 높일 수 있는 효과를 얻을 수 있다.The second common electrode C2 and the second pixel electrode P2 of the second opening region OA2 in which the gate line GL is disposed are formed in the horizontal direction in the horizontal direction. The electric field is applied to the liquid crystal by the voltage difference between the liquid crystal molecules, and the light transmission can be achieved because the electric field can change the behavior of the liquid crystal and transmit the light.

다음으로, 도 8을 참조하여 본 발명의 제 3 실시예에 따르는 수평 전계형 액정 표시장치에 대해 개략적으로 설명하기로 한다. Next, a horizontal electric field type liquid crystal display device according to a third embodiment of the present invention will be schematically described with reference to FIG.

도 8은 본 발명의 제 3 실시예에 따르는 수평 전계형 액정 표시장치의 1화소영역을 개략적으로 도시한 평면도이다.8 is a plan view schematically showing one pixel region of a horizontal electric field type liquid crystal display device according to the third embodiment of the present invention.

도 8을 참조하면, 본 발명의 제 3 실시예에 따르는 수평 전계형 액정 표시장치의　화소　어레이는 서로 교차하도록 배열되는 복수의 게이트 라인들(GL)과, 복수의 데이터 라인들(DL)에 의해 정의되는 복수의 화소영역을 포함한다. 각 데이터 라인에 인접해서는 보조 데이터 라인(DLs)이 배치된다. Referring to FIG. 8, the pixel array of the horizontal electric field type liquid crystal display according to the third embodiment of the present invention includes a plurality of gate lines GL arranged to intersect with each other, and a plurality of data lines DL And a plurality of pixel regions. An auxiliary data line DLs is disposed adjacent to each data line.

각각의　게이트　라인(GL)은　데이터　라인(DL) 및 보조 데이터 라인(DLs)과　교차하는　영역에서　분기되며　게이트　라인(GL)의　폭보다　좁게　형성된　적어도　２개의　게이트　라인　가지부들（Gb1, Gb2）을　갖는다．　데이터　라인(DL) 및 보조 데이터 라인(DLs) 또한　게이트　라인(GL)과　교차하는　영역에서　좁은 폭을 갖도록 구성될 수　있다．　　이와　같이，서로　교차하는　영역에서　데이터　라인(DL)과　게이트　라인(GL)의　폭을　좁게　함으로써　기생　정전용량에　의한　저항을　줄일　수 있으며，투과율　또한　향상시킬　수　있는　효과를　얻을　수　있다．Each of the gate lines GL branches at an area intersecting the data line DL and the auxiliary data line DLs and includes at least two gate line branches Gb1 and Gb2 formed to be narrower than the width of the gate line GL . The data line DL and the auxiliary data line DLs may also be configured to have a narrow width in a region that intersects the gate line GL. As described above, by narrowing the widths of the data line DL and the gate line GL in the regions crossing each other, the resistance due to parasitic capacitance can be reduced and the transmittance can also be improved.

화소　어레이는 또한　게이트　라인(GL)으로부터 이격되어 게이트　라인(GL)과 나란하게 배치되는　공통라인(CL)을　포함한다． The pixel array also includes a common line CL spaced from the gate line GL and arranged in parallel with the gate line GL.

각 화소영역은 광이 투과되는 제　１　개구영역(OA1)과 제　2　개구영역(OA2)을 포함한다. Each pixel region includes a first opening region OA1 and a second opening region OA2 through which light is transmitted.

제　１　개구영역(OA1)에는 제　１　화소전극(P1)과 제　1　공통전극(C1)이 배치된다.The first pixel electrode P1 and the first common electrode C1 are disposed in the first opening region OA1.

제　１　화소전극(P1)은 공통라인(CL)과 중첩되는 제 1 화소전극 줄기부(Pa1)와, 제 1 화소전극 줄기부(Pa1)로부터 제　１　개구영역(OA1)으로 나란하게 연장되는 복수의 제 1 화소전극 가지부들(Pb1)을 포함한다. 제 1 화소전극 줄기부(Pa1)는 제 1 콘택홀(CH1)을 통해 노출된 제 1 박막　트랜지스터(TFT1)의 제 1 드레인　전극(DE)에 접속된다. 제 1 박막 트랜지스터(TFT1)는 제 1 게이트 전극(GE1), 제 1 소스전극(SE1) 및 제 1 드레인 전극(DE1)을 포함한다. 제 1 소스전극(SE1)은 데이터 라인(DL)으로부터 연장되고, 제 1 드레인 전극(DE1)은 제 1 콘택홀(CH1)을 통해 노출된 제 1 화소전극 줄기부(Pa1)에 연결된다. The first pixel electrode P1 includes a first pixel electrode stripe portion Pa1 overlapping the common line CL and a plurality of second pixel electrode stripe portions Pa1 extending from the first pixel electrode stripe portion Pa1 to the first opening region OA1 And the first pixel electrode branch portions Pb1. The first pixel electrode line portion Pa1 is connected to the first drain electrode DE of the first thin film transistor TFT1 exposed through the first contact hole CH1. The first thin film transistor TFT1 includes a first gate electrode GE1, a first source electrode SE1, and a first drain electrode DE1. The first source electrode SE1 extends from the data line DL and the first drain electrode DE1 is connected to the first pixel electrode strip portion Pa1 exposed through the first contact hole CH1.

제　1　공통전극(C1)은 제　１　개구영역(OA1) 내에서 제　１　화소전극(P1)의 제 1 화소 줄기부(Pa1)와 반대측에 배치되는 제 1 공통전극 줄기부(Ca1)와, 제 1 공통전극 줄기부(Ca1)로부터 제　１　개구영역(OA1)으로 나란하게 연장되는 복수의 제 1 공통전극 가지부들(Cb1)을 포함한다. 최외측에 배치되는 제 1 공통전극 가지부(Cb1)는 제 2 콘택홀(CH2)을 통해 노출된 공통라인(CL)에 접속된다. The first common electrode C1 includes a first common electrode line portion Ca1 arranged on the opposite side of the first pixel line portion Pa1 of the first pixel electrode P1 in the first opening region OA1, And a plurality of first common electrode fringes Cb1 extending in parallel from the first common electrode line portion Ca1 to the first opening region OA1. The first common electrode branch Cb1 disposed on the outermost side is connected to the common line CL exposed through the second contact hole CH2.

복수의 제 1 화소전극 가지부들(Pb1)과 복수의 제 1 공통전극 가지부들(Cb1)은 제　１　개구영역(OA1) 내에서 번갈아 배치된다. The plurality of first pixel electrode fringe portions Pb1 and the plurality of first common electrode fringe portions Cb1 are arranged alternately in the first opening region OA1.

제　2　개구영역(OA2)은 게이트　라인(GL)의 일부분을 제거한 개구부에 배치되는 영역이다. 제　2　개구영역(OA2)에는 제　2　화소전극(P2)과 제　２　공통전극(C2)이 배치된다. The second opening area OA2 is an area disposed in the opening where a part of the gate line GL is removed. And the second pixel electrode P2 and the second common electrode C2 are disposed in the second opening region OA2.

제　2　화소전극(P2)은 제 2 박막 트랜지스터(TFT2)의 제 2 드레인 전극(DE2)에 접속되는 제 2 화소전극 줄기부(Pa2)와, 제 2 화소전극 줄기부(Pa2)로부터 제　2　개구영역(OA2)으로 나란하게 연장되는 복수의 제 2 화소전극 가지부들(Pb2)을 포함한다. 제 2 화소전극 줄기부(Pa2)는 제 3 콘택홀(CH3)을 통해 노출된 제 2 박막　트랜지스터(TFT2)의 제 2 드레인　전극(DE)에 접속된다. The second pixel electrode P2 has a second pixel electrode line portion Pa2 connected to the second drain electrode DE2 of the second thin film transistor TFT2 and a second pixel electrode line portion Pa2 connected to the second pixel electrode line portion Pa2. And a plurality of second pixel electrode branch portions Pb2 extending in parallel to the region OA2. And the second pixel electrode line portion Pa2 is connected to the second drain electrode DE of the second thin film transistor TFT2 exposed through the third contact hole CH3.

제 2 박막 트랜지스터(TFT2)는 제 2 게이트 전극(GE2), 제 2 소스전극(SE2) 및 제 2 드레인 전극(DE2)을 포함한다. 제 2 소스전극(SE2)은 인접한 화소영역에 대응하는 데이터 라인에 이웃하는 보조 데이터 라인(DLs)으로부터 연장된다. The second thin film transistor TFT2 includes a second gate electrode GE2, a second source electrode SE2 and a second drain electrode DE2. The second source electrode SE2 extends from the auxiliary data line DLs adjacent to the data line corresponding to the adjacent pixel region.

제　２　공통전극(C2)은 제　2　개구영역(OA2) 내에서 제　2　화소전극(P2)의 제 2 화소 줄기부(Pa2)와 반대측에 배치되는 제 2 공통전극 줄기부(Ca2)와, 제 2 공통전극 줄기부(Ca2)로부터 제 2 개구영역(OA1)으로 나란하게 연장되는 복수의 제 2 공통전극 가지부들(Cb2)을 포함한다. 제 2 공통전극 줄기부(Ca2)는 제 2 공통전극 줄기부(Ca2)로부터 연장되는 제 2 연결부(C2C)와 제 2 콘택홀(CH2)을 통해 노출된 공통라인(CL)에 접속된다. 복수의 제 2 화소전극 가지부들(Pb2)과 복수의 제 2 공통전극 가지부들(Cb2)은 제　2　개구영역(OA2) 내에서 번갈아 배치된다. The second common electrode C2 includes a second common electrode line portion Ca2 disposed on the opposite side of the second pixel line portion Pa2 of the second pixel electrode P2 in the second opening region OA2, And a plurality of second common electrode fringes Cb2 extending in parallel from the second common electrode line portion Ca2 to the second opening region OA1. The second common electrode line portion Ca2 is connected to the second connecting portion C2C extending from the second common electrode line portion Ca2 and the common line CL exposed through the second contact hole CH2. The plurality of second pixel electrode fringes Pb2 and the plurality of second common electrode fringes Cb2 are alternately arranged in the second opening region OA2.

다음으로, 도 8　및　도　9를 참조하여 본 발명의 제 3 실시예에 따르는 수평 전계형 액정 표시장치의 화소 어레이의 화소구조의 단면구조에 대해 설명하기로 한다． 도 9는 도 8의 I-I'라인을 따라 취한 단면도이다．Next, the sectional structure of the pixel structure of the pixel array of the horizontal electric field type liquid crystal display device according to the third embodiment of the present invention will be described with reference to FIGS. 8 and 9. FIG. 9 is a cross-sectional view taken along line I-I 'of FIG.

도 8　및　도　9를　참조하면，기판(SUB) 상에는 게이트　라인(GL)과　공통라인(CL)이　서로　이격되어　나란히　배치된다．　8 and 9, on the substrate SUB, the gate line GL and the common line CL are arranged side by side apart from each other.

기판(SUB) 상에는 게이트　전극들(GE1, GE2)을　포함하는　게이트　라인(GL)과　공통라인(CL)을　커버하도록　게이트　절연막(GI)이　배치된다．　A gate insulating film GI is disposed on the substrate SUB so as to cover the gate line GL including the gate electrodes GE1 and GE2 and the common line CL.

게이트　절연막(GI)　상에는　서로 인접하여 나란하게 배치되는 데이터　라인(DL) 및 보조 데이터 라인(DLs)과, 데이터 라인(DL)에 연결되는 제 1 박막　트랜지스터(TFT1)와 이웃하는 화소영역의 데이터 라인(DL)에 인접한 보조 데이터 라인(DLs)에 연결되는 제 2 박막 트랜지스터(TFT2)가 배치된다. 제 1 박막 트랜지스터(TFT1)의 제 1 소스전극(SE1)은 데이터 라인(DL)으로부터 연장되고, 제 2 박막 트랜지스터(TFT2)의 제 2 소스전극(SE2)은 보조 데이터 라인(DLs)으로부터 연장된다. A data line DL and an auxiliary data line DLs are arranged on the gate insulating film GI in parallel to each other and a first thin film transistor TFT1 connected to the data line DL, And a second thin film transistor TFT2 connected to the auxiliary data line DLs adjacent to the data line DL. The first source electrode SE1 of the first thin film transistor TFT1 extends from the data line DL and the second source electrode SE2 of the second thin film transistor TFT2 extends from the auxiliary data line DLs .

제 1 화소전극(P1)에는 데이터 라인(DL)을 통해 데이터 전압이 공급되고, 을 제 2 화소전극(P2)에는 보조 데이터 라인(DLs)을 통해 피크 휘도를 나타낼 수 있는 전압이 공급된다. 이에 따라, 보조 데이터 라인(DLs)은 데이터 라인(DL)보다 좁은 폭을 갖도록 형성될 수 있다.A data voltage is supplied to the first pixel electrode P1 through a data line DL and a voltage capable of exhibiting peak luminance through the auxiliary data line DLs is supplied to the second pixel electrode P2. Accordingly, the auxiliary data lines DLs can be formed to have a narrower width than the data lines DL.

게이트　절연막(GI)　상에는　데이터　라인(DL) 및 보조 데이터 라인(DLs)과, 제 1 및 제 2 박막　트랜지스터들(TFT1, TFT2)을 커버하도록　제　1　절연막(INS1)과　평탄화를　위한　제　2　절연막(INS2)이　배치된다．　제　1　절연막(INS1)과　제　2　절연막(INS2)　중의　한　절연막은　생략될　수도　있다．　A first insulating film INS1 is formed on the gate insulating film GI so as to cover the data line DL and the auxiliary data lines DLs and the first and second thin film transistors TFT1 and TFT2 and a second insulating film INS2. One of the first insulating film INS1 and the second insulating film INS2 may be omitted.

제　2　절연막(INS2)　상의　제　１　개구영역(OA1)에는　제　１　화소전극(P1)과　제　1　공통전극(C1)이　배치되며，　제　１　개구영역(OA1)에는 제　2　화소전극(P2)과　제　２　공통전극(C2)이　배치된다．　The first pixel electrode P1 and the first common electrode C1 are arranged in the first opening area OA1 on the second insulating film INS2 and the second pixel electrode P2 and the second pixel electrode P2 are formed in the first opening area OA1. And a second common electrode C2 is disposed.

제 1 화소전극 줄기부(Pa1)는 제 1 및 제 2 절연막들(INS1, INS2)을 관통하는 제 1 콘택홀(CH1)을 통해 노출된 제 1 박막 트랜지스터(TFT1)의 제 1 드레인 전극(DE1)에 연결되고, 제 2 화소전극 줄기부(Pa2)는 제 1 및 제 2 절연막들(INS1, INS2)을 관통하는 제 1 콘택홀(CH1)을 통해 노출된 제 2 박막 트랜지스터(TFT2)의 제 2 드레인 전극(DE2)에 연결된다.The first pixel electrode line portion Pa1 is connected to the first drain electrode DE1 of the first thin film transistor TFT1 exposed through the first contact hole CH1 passing through the first and second insulating layers INS1 and INS2 And the second pixel electrode line portion Pa2 is connected to the second thin film transistor TFT2 exposed through the first contact hole CH1 passing through the first and second insulating films INS1 and INS2. 2 drain electrode DE2.

상술한 본 발명의 제 3 실시예에 따르는 수평 전계형 액정 표시장치에 의하면, 제 1 박막 트랜지스터(TFT1)를 통해 데이터 라인(DL)으로부터 공급되는 데이터 전압을 제 1 화소전극(P1)에 공급하고, 제 2 박막 트랜지스터(TFT2)를 통해 보조 데이터 라인(DLs)으로부터 공급되는 액정 구동을 위한 일정 전압을 제 2 화소전극(P2)에 공급할 수 있다. 따라서, 게이트　라인(GL)이 배치된 제　2　개구영역(OA2)의 제　２　공통전극(C2)과 제　2　화소전극(P2) 사이의 전압차에 의해 액정에 전계가 인가되고, 그 전계에 의해 액정의 거동에 변화가 생겨 빛이 투과할 수 있으므로 투과율을 높일 수 있는 효과를 얻을 수 있다. According to the horizontal electric field type liquid crystal display device according to the third embodiment of the present invention described above, the data voltage supplied from the data line DL through the first thin film transistor TFT1 is supplied to the first pixel electrode P1, A constant voltage for driving the liquid crystal supplied from the auxiliary data lines DLs through the second thin film transistor TFT2 can be supplied to the second pixel electrode P2. The electric field is applied to the liquid crystal by the voltage difference between the second common electrode C2 and the second pixel electrode P2 in the second opening area OA2 in which the gate line GL is disposed, A change in the behavior of the liquid crystal can be caused and light can be transmitted, so that the effect of increasing the transmittance can be obtained.

또한, 본 발명의 제 3 실시예에 따르는 수평 전계형 액정 표시장치는 일반 영상에서는 제 1 개구영역을 통해서만 데이터를 표시하고, 휘도를 증가시키고 싶을 경우에는 제 1 개구영역을 통해서는 데이터를 표시하고, 제 2 개구영역을 통해서는 피크휘도를 나타내도록 광을 투과시킬 수 있다. 따라서, 수평 전계형 표시장치의 투과율을 높일 수 있는 효과를 얻을 수 있다. Further, in the horizontal electric field type liquid crystal display device according to the third embodiment of the present invention, data is displayed only through the first aperture region in the general image, and data is displayed through the first aperture region when it is desired to increase the luminance, And light can be transmitted through the second opening region to exhibit the peak luminance. Therefore, the effect of increasing the transmittance of the horizontal electric field display device can be obtained.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 제 3 실시예에 따르는 수평 전계형 표시장치에서 이용된 제 1 및 제 2 트랜지스터들과, 보조 데이터 라인은 본 발명의 제 2 실시예에 따르는 수평 전계형 표시장치에도 적용될 수 있다. 이 경우, 제 1 및 제 2 공통전극들(C1, C2)은 제 2 실시예의 제 2 절연막(INS2) 상에 배치되고, 제 1 및 제 2 화소전극들(P1, P2)은 제 2 실시예의 제 3 절연막(INS3) 상에 배치된다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. For example, the first and second transistors and the auxiliary data lines used in the horizontal electric field display device according to the third embodiment of the present invention can also be applied to the horizontal electric field display device according to the second embodiment of the present invention . In this case, the first and second common electrodes C1 and C2 are disposed on the second insulating film INS2 of the second embodiment, and the first and second pixel electrodes P1 and P2 are disposed on the second insulating film INS2 of the second embodiment. And is disposed on the third insulating film INS3.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

C1, C2: 공통전극 Ca1, Ca2: 공통전극 줄기부
Cb1, Cb2: 공통전극 가지부 Cc: 공통전극 연결부
P1, P2: 화소전극 Pa1. Pa2: 화소전극 줄기부
Pb1, Pb2: 화소전극 가지부들 Pb1c, Pb2c: 화소전극 가지 연결부
Pc: 화소전극 연결부 DL: 데이터 라인
GL: 게이트 라인 Gb1, Gb2: 게이트 라인 가지부
OA1, OA2: 개구영역C1, C2: common electrode Ca1, Ca2:
Cb1, Cb2: Common electrode branch Cc: Common electrode connection
P1, P2: pixel electrode Pa1. Pa2: pixel electrode strip portion
Pb1, Pb2: pixel electrode branch portions Pb1c, Pb2c: pixel electrode branch portions
Pc: pixel electrode connection part DL: data line
GL: gate lines Gb1 and Gb2:
OA1, OA2: opening area

Claims (11)

기판 상에 서로 분리되어 제 1 방향으로 배열되는 게이트 라인 및 공통라인;
상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 데이터 라인;
상기 게이트 라인 및 상기 데이터 라인에 의해 정의되는 화소영역의 일부인 제 1 개구영역에 배치되며, 상기 데이터 라인으로부터 데이터 전압을 공급받는 제 1 화소전극;
상기 공통라인에 연결되며, 상기 제 1 개구영역에서 상기 제 1 화소전극과 수평전계를 형성하도록 배치되는 제 1 공통전극;
상기 게이트 라인의 일부분이 제거된 제 2 개구영역에 배치되며, 상기 제 1 화소전극에 연결되는 제 2 화소전극; 및
상기 제 1 공통전극에 연결되며, 상기 제 2 개구영역에서 상기 제 2 화소전극과 수평전계를 형성하도록 배치되는 제 2 공통전극을 포함하는 수평 전계형 액정 표시장치.
A gate line and a common line which are separated from each other on the substrate and arranged in a first direction;
A data line arranged in a second direction intersecting the first direction;
A first pixel electrode arranged in a first opening region which is a part of a pixel region defined by the gate line and the data line, the first pixel electrode being supplied with a data voltage from the data line;
A first common electrode connected to the common line and arranged to form a horizontal electric field with the first pixel electrode in the first opening region;
A second pixel electrode disposed in a second opening region where a part of the gate line is removed, the second pixel electrode being connected to the first pixel electrode; And
And a second common electrode connected to the first common electrode and arranged to form a horizontal electric field with the second pixel electrode in the second opening region.
제 1 항에 있어서,
상기 데이터 전압을 상기 제 1 화소전극과 상기 제 2 화소전극에 공급하는 박막 트랜지스터를 더 포함하는 수평 전계형 액정 표시장치.
The method according to claim 1,
And a thin film transistor for supplying the data voltage to the first pixel electrode and the second pixel electrode.
제 2 항에 있어서,
상기 게이트 라인 및 상기 공통라인은 투명 기판 상에 배치되고,
상기 박막 트랜지스터 및 상기 데이터 라인은 상기 게이트 라인을 커버하는 게이트 절연막 상에 배치되며,
상기 제 1 화소전극, 상기 제 2 화소전극, 상기 제 1 공통전극 및 상기 제 2 공통전극은 상기 박막 트랜지스터와 상기 데이터 라인을 커버하는 절연막 상에 배치되고,
상기 제 1 화소전극은 상기 절연막을 관통하는 제 1 콘택홀을 통해 노출된 상기 드레인 전극에 접속되며,
상기 제 1 공통전극은 상기 절연막과 상기 게이트 절연막을 통해 노출된 제 2 콘택홀을 통해 노출된 공통라인에 접속되는 수평 전계형 액정 표시장치.
3. The method of claim 2,
Wherein the gate line and the common line are disposed on a transparent substrate,
Wherein the thin film transistor and the data line are disposed on a gate insulating film covering the gate line,
Wherein the first pixel electrode, the second pixel electrode, the first common electrode, and the second common electrode are disposed on an insulating film covering the thin film transistor and the data line,
The first pixel electrode is connected to the drain electrode exposed through the first contact hole passing through the insulating film,
Wherein the first common electrode is connected to a common line exposed through the insulating film and the second contact hole exposed through the gate insulating film.
제 2 항에 있어서,
상기 게이트 라인 및 상기 공통라인은 투명 기판 상에 배치되고,
상기 박막 트랜지스터 및 상기 데이터 라인은 상기 게이트 라인을 커버하는 게이트 절연막 상에 배치되며,
상기 제 1 공통전극 및 상기 제 2 공통전극은 상기 박막 트랜지스터와 상기 데이터 라인을 커버하는 제 1 절연막 상에 배치되고,
상기 제 1 화소전극 및 상기 제 2 화소전극은 상기 제 1 공통전극 및 상기 제 2 공통전극을 커버하는 제 2 절연막 상에 배치되며,
상기 제 1 화소전극은 상기 제 1 및 제 2 절연막을 관통하는 제 1 콘택홀을 통해 노출된 상기 드레인 전극에 접속되며,
상기 제 1 공통전극은 상기 제 1 및 제 2 절연막들과 상기 게이트 절연막을 통해 노출된 제 2 콘택홀을 통해 노출된 공통라인에 접속되는 수평 전계형 액정 표시장치.
3. The method of claim 2,
Wherein the gate line and the common line are disposed on a transparent substrate,
Wherein the thin film transistor and the data line are disposed on a gate insulating film covering the gate line,
Wherein the first common electrode and the second common electrode are disposed on a first insulating film covering the thin film transistor and the data line,
Wherein the first pixel electrode and the second pixel electrode are disposed on a second insulating film covering the first common electrode and the second common electrode,
The first pixel electrode is connected to the drain electrode exposed through the first contact hole passing through the first and second insulating films,
Wherein the first common electrode is connected to a common line exposed through the first and second insulating films and the second contact hole exposed through the gate insulating film.
기판 상에 서로 분리되어 제 1 방향으로 배열되는 게이트 라인 및 공통라인;
상기 제 1 방향과 교차하는 제 2 방향으로 배열되는 데이터 라인 및 보조 데이터 라인;
상기 게이트 라인 및 상기 데이터 라인에 의해 정의되는 화소영역의 일부인 제 1 개구영역에 배치되며, 상기 데이터 라인으로부터 데이터 전압을 공급받는 제 1 화소전극;
상기 공통라인에 연결되며, 상기 제 1 개구영역에서 상기 제 1 화소전극과 수평전계를 형성하도록 배치되는 제 1 공통전극;
상기 게이트 라인의 일부분이 제거된 제 2 개구영역에 배치되며, 상기 보조 데이터 라인에 연결되는 제 2 화소전극; 및
상기 제 1 공통전극에 연결되며, 상기 제 2 개구영역에서 상기 제 2 화소전극과 수평전계를 형성하도록 배치되는 제 2 공통전극을 포함하는 수평 전계형 액정 표시장치.
A gate line and a common line which are separated from each other on the substrate and arranged in a first direction;
A data line and an auxiliary data line arranged in a second direction intersecting the first direction;
A first pixel electrode arranged in a first opening region which is a part of a pixel region defined by the gate line and the data line, the first pixel electrode being supplied with a data voltage from the data line;
A first common electrode connected to the common line and arranged to form a horizontal electric field with the first pixel electrode in the first opening region;
A second pixel electrode disposed in a second opening region where a part of the gate line is removed, the second pixel electrode being connected to the auxiliary data line; And
And a second common electrode connected to the first common electrode and arranged to form a horizontal electric field with the second pixel electrode in the second opening region.
제 5 항에 있어서,
상기 데이터 전압을 상기 제 1 화소전극과 상기 제 2 화소전극에 공급하는 제 1 박막 트랜지스터; 및
최대 휘도 피크치에 대응하는 전압을 상기 보조 데이터 라인을 통해 상기 제 2 화소전극에 공급하는 제 2 박막 트랜지스터를 더 포함하는 수평 전계형 액정 표시장치.
6. The method of claim 5,
A first thin film transistor for supplying the data voltage to the first pixel electrode and the second pixel electrode; And
And a second thin film transistor for supplying a voltage corresponding to a maximum luminance peak value to the second pixel electrode through the auxiliary data line.
제 5 항에 있어서,
상기 제 1 화소전극과 상기 제 1 공통전극은 서로 동일 층에 형성되어 상기 제 1 개구영역에 수평전계를 형성하고, 상기 제 2 화소전극과 상기 제 2 공통전극은 서로 동일 층에 형성되어 상기 제 2 개구영역에 수평전계를 형성하는 수평 전계형 액정 표시장치.
6. The method of claim 5,
Wherein the first pixel electrode and the first common electrode are formed on the same layer to form a horizontal electric field in the first opening region and the second pixel electrode and the second common electrode are formed on the same layer, (2) A horizontal electric field is formed in the opening area.
제 5 항에 있어서,
상기 제 1 화소전극과 상기 제 1 공통전극은 서로 다른 층에 형성되어 상기 제 1 개구영역에 수평전계를 형성하고, 상기 제 2 화소전극과 상기 제 2 공통전극은 서로 다른 층에 형성되어 상기 제 2 개구영역에 수평전계를 형성하는 수평 전계형 액정 표시장치.
6. The method of claim 5,
Wherein the first pixel electrode and the first common electrode are formed in different layers to form a horizontal electric field in the first opening region and the second pixel electrode and the second common electrode are formed in different layers, (2) A horizontal electric field is formed in the opening area.
제 6 항에 있어서,
상기 게이트 라인 및 상기 공통라인은 투명 기판 상에 배치되고,
상기 제 1 및 제 2 박막 트랜지스터들과 상기 데이터 라인 및 상기 보조 데이터 라인은 상기 게이트 라인 및 상기 공통라인을 커버하는 게이트 절연막 상에 배치되며,
상기 제 1 화소전극, 상기 제 2 화소전극, 상기 제 1 공통전극 및 상기 제 2 공통전극은 상기 제 1 및 제 2 박막 트랜지스터들과 상기 데이터 라인 및 상기 보조 데이터 라인들을 커버하는 절연막 상에 배치되고,
상기 제 1 화소전극은 상기 절연막을 관통하는 제 1 콘택홀을 통해 노출된 상기 드레인 전극에 접속되며,
상기 제 1 공통전극은 상기 절연막과 상기 게이트 절연막을 통해 노출된 제 2 콘택홀을 통해 노출된 공통라인에 접속되는 수평 전계형 액정 표시장치.
The method according to claim 6,
Wherein the gate line and the common line are disposed on a transparent substrate,
The first and second thin film transistors, the data line, and the auxiliary data line are disposed on a gate insulating film covering the gate line and the common line,
Wherein the first pixel electrode, the second pixel electrode, the first common electrode, and the second common electrode are disposed on an insulating film covering the first and second thin film transistors, the data line, and the auxiliary data lines ,
The first pixel electrode is connected to the drain electrode exposed through the first contact hole passing through the insulating film,
Wherein the first common electrode is connected to a common line exposed through the insulating film and the second contact hole exposed through the gate insulating film.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 게이트 라인은 각 화소영역마다 상기 데이터 라인과 교차하는 2개의 가지부를 포함하는 수평 전계형 표시장치.
10. The method according to any one of claims 1 to 9,
Wherein the gate line includes two branches crossing the data line for each pixel region.
제 10 항에 있어서,
상기 게이트 라인과 상기 데이터 라인의 적어도 하나는 서로 교차하는 교차부 영역의 폭이 비교차부 영역의 폭보다 좁은 수평 전계형 표시장치.11. The method of claim 10,
Wherein a width of an intersection region where at least one of the gate line and the data line cross each other is narrower than a width of the comparison sub-region.
KR1020150167385A 2015-11-27 2015-11-27 Horizontal electric field type liquid crystal display device KR102371386B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150167385A KR102371386B1 (en) 2015-11-27 2015-11-27 Horizontal electric field type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167385A KR102371386B1 (en) 2015-11-27 2015-11-27 Horizontal electric field type liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20170062587A true KR20170062587A (en) 2017-06-08
KR102371386B1 KR102371386B1 (en) 2022-03-08

Family

ID=59221328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167385A KR102371386B1 (en) 2015-11-27 2015-11-27 Horizontal electric field type liquid crystal display device

Country Status (1)

Country Link
KR (1) KR102371386B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102536A (en) * 1992-09-22 1994-04-15 Hitachi Ltd Thin film transistor array
KR19980041737A (en) * 1996-11-13 1998-08-17 기타오카 다카시 LCD Display Device and Manufacturing Method Thereof
KR20000066151A (en) * 1999-04-13 2000-11-15 윤종용 a liquid crystal display and a manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102536A (en) * 1992-09-22 1994-04-15 Hitachi Ltd Thin film transistor array
KR19980041737A (en) * 1996-11-13 1998-08-17 기타오카 다카시 LCD Display Device and Manufacturing Method Thereof
KR20000066151A (en) * 1999-04-13 2000-11-15 윤종용 a liquid crystal display and a manufacturing method thereof

Also Published As

Publication number Publication date
KR102371386B1 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
JP5224237B2 (en) Horizontal electric field type active matrix liquid crystal display device
US11409173B2 (en) Active matrix substrate and display panel
US9897870B2 (en) Liquid crystal display
KR102283806B1 (en) Display apparatus
US8934065B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of driving display device having the same
KR20090090708A (en) Array substrate of in-plane switching mode liquid crystal display device
US10768495B2 (en) Display device having a first electrode with an opening overlapping with a second electrode
JP5551553B2 (en) Liquid crystal display
US9400409B2 (en) Liquid crystal display
KR102076841B1 (en) Thin Film Transistor Substrate For Flat Panel Display Having Additional Common Line
KR102219771B1 (en) Horizontal electric field type liquid crystal display device
KR20080050704A (en) Array substrate and display panel having the same
US11169405B2 (en) Display device comprising a first display electrode, a first electrode, and an insulating film including an inorganic insulating film and an organic insulating film
KR102371386B1 (en) Horizontal electric field type liquid crystal display device
JP5532497B2 (en) Horizontal electric field type active matrix liquid crystal display device
JP5620211B2 (en) Liquid crystal display
KR102219773B1 (en) Horizontal electric field type liquid crystal display device
KR102312168B1 (en) Horizontal electric field type liquid crystal display device
JP2017129615A (en) Display device
JP2016109845A (en) Display device
US8724068B2 (en) Liquid crystal display device
KR20170061444A (en) Horizontal electric field type liquid crystal display device
JP5653669B2 (en) Display device
KR20080054479A (en) Array substrate and display panel having the same
JP2015022172A (en) Liquid crystal display unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant