KR20170059703A - 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법 - Google Patents

온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법 Download PDF

Info

Publication number
KR20170059703A
KR20170059703A KR1020150163983A KR20150163983A KR20170059703A KR 20170059703 A KR20170059703 A KR 20170059703A KR 1020150163983 A KR1020150163983 A KR 1020150163983A KR 20150163983 A KR20150163983 A KR 20150163983A KR 20170059703 A KR20170059703 A KR 20170059703A
Authority
KR
South Korea
Prior art keywords
code
offset
temperature
reference voltage
coefficient
Prior art date
Application number
KR1020150163983A
Other languages
English (en)
Other versions
KR102373545B1 (ko
Inventor
김종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150163983A priority Critical patent/KR102373545B1/ko
Priority to US15/265,872 priority patent/US9874886B2/en
Priority to CN201611042252.6A priority patent/CN106873703A/zh
Publication of KR20170059703A publication Critical patent/KR20170059703A/ko
Application granted granted Critical
Publication of KR102373545B1 publication Critical patent/KR102373545B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Nonlinear Science (AREA)

Abstract

기준 전압을 생성하는 회로 및 방법이 개시된다. 본 개시의 예시적 실시예에 따른 기준 전압 생성 회로는, 집적 회로의 온도를 나타내는 온도 코드, 집적 회로의 온도에 의존하는 기준 전압의 변화량을 디지털적으로 나타내는 온도 계수, 온도 코드에 독립적인 기준 전압의 오프셋을 보상하기 위한 오프셋 코드 및 온도 코드에 의존하는 기준 전압의 오프셋을 보상하기 위한 오프셋 계수를 디지털적으로 연산함으로써 기준 코드를 생성하는 디지털 연산 회로, 및 기준 코드를 변환함으로써 기준 전압을 생성하는 디지털-아날로그 변환기를 포함할 수 있다.

Description

온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법{CIRCUIT AND METHOD FOR GENERATING REFERENCE VOLTAGE BASED ON TEMPERATURE COEFFICIENT}
본 발명의 기술적 사상은 기준 전압의 생성에 관한 것으로서, 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법에 관한 것이다.
집적 회로에 포함된 소자는 온도에 의존하는 특성을 가질 수 있다. 예를 들면, 트랜지스터의 문턱 전압은 트랜지스터 주변의 온도가 상승하거나 감소하는 경우 변경될 수 있다. 집적 회로는 집적 회로의 온도를 감지하는 온도 센서를 포함할 수 있고, 온도 센서가 제공하는 온도 코드에 기초하여 온도에 의존하는 소자의 특성을 보상하는 기능을 제공할 수 있다.
집적 회로에서 기준 전압은 다양한 용도로 사용될 수 있고, 기준 전압의 정확도가 향상될수록 집적 회로의 정상적인 동작이 보장되거나 집적 회로의 성능이 향상될 수 있다. 집적 회로의 온도가 상승하거나 감소함에 따라 특성이 변경되는 소자를 위하여, 기준 전압 또한 온도의 변화에 따라 변경되도록 생성될 수 있다. 온도 변화에 따른 기준 전압의 변화량이 부정확한 경우, 집적 회로의 오동작이 발생할 수 있다.
본 발명의 기술적 사상은 기준 전압의 생성에 관한 것으로서, 온도 변화에 따라 정확하게 변하는 기준 전압을 생성하는 회로 및 방법을 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 집적 회로는, 집적 회로의 온도를 감지함으로써 온도 코드를 제공하는 온도 센서, 집적 회로의 온도에 의존하는 기준 전압의 변화량을 디지털적으로 나타내는 온도 계수, 온도 코드에 독립적인 기준 전압의 오프셋을 보상하기 위한 오프셋 코드 및 온도 코드에 의존하는 기준 전압의 오프셋을 보상하기 위한 오프셋 계수를 제공하는 파라미터 저장부, 및 온도 코드, 온도 계수, 오프셋 코드 및 오프셋 계수를 디지털적으로 연산함으로써 기준 전압을 생성하는 기준 전압 생성 회로를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 기준 전압 생성 회로는, 집적 회로의 온도를 나타내는 온도 코드, 집적 회로의 온도에 의존하는 기준 전압의 변화량을 디지털적으로 나타내는 온도 계수, 온도 코드에 독립적인 기준 전압의 오프셋을 보상하기 위한 오프셋 코드 및 온도 코드에 의존하는 기준 전압의 오프셋을 보상하기 위한 오프셋 계수를 디지털적으로 연산함으로써 기준 코드를 생성하는 디지털 연산 회로, 및 기준 코드를 변환함으로써 기준 전압을 생성하는 디지털-아날로그 변환기를 포함할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 기준 전압 생성 방법은, 집적 회로의 온도를 나타내는 온도 코드, 집적 회로의 온도에 의존하는 기준 전압의 변화량을 디지털적으로 나타내는 온도 계수, 온도 코드에 독립적인 기준 전압의 오프셋을 보상하기 위한 오프셋 코드 및 온도 코드에 의존하는 기준 전압의 오프셋을 보상하기 위한 오프셋 계수를 수신하는 단계, 온도 코드, 온도 계수, 오프셋 코드 및 오프셋 계수를 디지털적으로 연산함으로써 기준 코드를 생성하는 단계, 및 기준 코드를 변환함으로써 기준 전압을 생성하는 단계를 포함할 수 있다.
본 개시의 기술적 사상에 따른 기준 전압 생성 회로 및 방법은, 온도 보상을 위한 파라미터들을 디지털적으로 연산함으로써 오차의 발생을 감소시킬 수 있다.
또한, 본 개시의 기술적 사상에 따른 기준 전압 생성 회로는, 파라미터들 각각에 응답하여 아날로그 신호들을 변경하는 소자들을 제거함으로써 상대적으로 작은 면적에서 구현될 수 있다.
또한, 본 개시의 기술적 사상에 따른 기준 전압 생성 회로 및 방법은, 디지털-아날로그 변환기의 오차를 효과적으로 보상함으로써 기준 전압의 정확도를 향상시킬 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 집적 회로의 블록도를 나타내는 도면이다.
도 2는 본 개시의 예시적 실시예에 따른 도 1의 기준 전압 생성기의 예시적인 블록도를 나타내는 도면이다.
도 3a 및 도 3b는 본 개시의 예시적 실시예들에 따라 도 2의 디지털-아날로그 변환기의 예시들을 나타내는 도면이다.
도 4는 DAC 전압의 편차에 기인하여 도 3의 디지털-아날로그 변환기에서 발생하는 오차를 나타내는 그래프이다.
도 5는 DAC 전압의 편차에 기인하여 온도 변화에 따라 기준 전압에서 발생하는 오차를 설명하기 위한 그래프들을 나타낸다.
도 6은 본 개시의 예시적 실시예에 따라 도 2의 디지털 처리 회로의 예시를 나타내는 도면이다.
도 7은 본 개시의 예시적 실시예에 따라 기준 전압의 오차가 제거되는 과정을 설명하기 위한 그래프들을 나타낸다.
도 8은 본 개시의 예시적 실시예에 따라 도 1의 파라미터 저장부의 예시를 나타내는 도면이다.
도 9a 및 도 9b는 본 개시의 예시적 실시예들에 따라 비휘발성 메모리에 파라미터들이 기입되는 예시들을 나타내는 도면들이다.
도 10은 본 개시의 예시적 실시예에 따른 집적 회로의 블록도를 나타내는 도면이다.
도 11a 및 도 11b는 본 개시의 예시적 실시예들에 따른 도 10의 기준 전압 생성기의 예시들을 나타내는 도면이다.
도 12는 본 개시의 예시적 실시예에 따라 기준 전압 생성 방법을 나타내는 순서도이다.
도 13은 본 개시의 예시적 실시예에 따라 기준 전압을 생성하기 위한 입력을 제공하는 방법을 나타내는 순서도이다.
도 14는 본 개시의 예시적 실시예에 따른 기준 전압 생성기를 포함하는 집적 회로의 블록도를 나타내는 도면이다.
도 15는 본 개시의 예시적 실시예에 따른 집적 회로의 예시를 나타내는 도면이다.
도 16은 본 개시의 예시적 실시예에 따른 집적 회로를 포함하는 메모리 모듈을 나타내는 도면이다.
도 17은 본 개시의 예시적 실시예에 따른 컴퓨팅 시스템을 도시하는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 개시의 예시적 실시예에 따른 집적 회로(1000)의 블록도를 나타내는 도면이다. 집적 회로(1000)는 반도체 공정을 통해서 제조된 전자 회로의 집합(set)을 지칭하는 것으로서, 예컨대 메모리 장치, 범용 프로세서(general processor), 아날로그-디지털 변환기(analog-to-digital converter), 디지털-아날로그 변환기(digital-to-analog converter), 전력 관리 집적 회로(power management integrated circuit; PMIC), 인터페이스 회로 등일 수 있다.
집적 회로(1000)에서 기준 전압(V_REF)이 생성될 수 있고, 기준 전압(V_REF)은 다양한 용도로 사용될 수 있다. 예를 들면, 기준 전압(V_REF)은 아날로그 신호의 크기를 판단하기 위하여 사용될 수도 있고, 원하는 크기의 아날로그 신호를 생성하기 위하여 사용될 수도 있다. 정확한 기준 전압(V_REF)은 집적 회로(1000)의 정상적인 동작을 보장할 뿐만 아니라, 집적 회로(1000)의 성능 향상에도 기여할 수 있다.
집적 회로(1000)에 포함된 소자는 온도에 의존하는 특성을 가질 수 있다. 예를 들면, MOSFET(metal oxide semiconductor field effect transistor)는 주변 온도가 상승하거나 감소함에 따라 문턱 전압(threshold voltage)이 변경될 수 있다. 이러한 온도에 의존하는 소자의 특성을 보상하기 위하여, 집적 회로(1000)는 집적 회로(1000)의 온도에 기초하여 소자를 제어할 수 있다. 예를 들면, 집적 회로(1000)에서 기준 전압(V_REF)은 온도에 의존하는 소자의 특성을 보상하는 방향으로 변경될 수 있다. 예를 들면, 온도가 상승함에 따라 기준 전압(V_REF)이 상승하는 경우, 기준 전압(V_REF)는 PTC(positive temperature coefficient)를 가지는 것으로서 지칭될 수 있다. 다른 한편으로, 온도가 상승함에 따라 기준 전압(V_REF)이 하강하는 경우, 기준 전압(V_REF)는 NTC(negative temperature coefficient)를 가지는 것으로서 지칭될 수 있다. 온도 변화에 따른 기준 전압(V_REF)의 정확한 변화량은, 온도 변화에도 불구하고 집적 회로(1000)의 정상적인 동작을 보장할 수 있다. 본 개시의 예시적 실시예에 따라, 온도 변화에 따라 정확하게 변하는 기준 전압(V_REF)이 제공될 수 있고, 이에 따라 온도 변화에 영향을 받지 아니하고 정상적으로 동작하는 집적 회로(1000)가 제공될 수 있다.
도 1을 참조하면, 집적 회로(1000)는 온도 센서(1100), 파라미터 저장부(1200), 기준 전압 생성기(또는 기준 전압 생성 회로)(1300)를 포함할 수 있다. 온도 센서(1100)는 집적 회로(1000)의 온도를 감지할 수 있고, 감지된 온도의 크기에 대응하는 온도 코드(T_CODE)를 생성할 수 있다. 온도 코드(T_CODE)는 디지털 신호로서, 도 1에 도시된 바와 같이 기준 전압 생성기(1300)에 제공될 수 있고, 기준 전압(V_REF)을 생성하는데 사용될 수 있다.
파라미터 저장부(1200)는, 기준 전압 생성기(1300)가 기준 전압(V_REF)을 생성하는데 사용하는 복수의 파라미터들을 저장할 수 있고, 복수의 파라미터들을 기준 전압 생성기(1300)에 제공할 수 있다. 예를 들면 도 1에 도시된 바와 같이, 파라미터 저장부(1200)는 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 저장할 수 있고, 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 기준 전압 생성기(1300)에 제공할 수 있다. 온도 계수(T_COEF)는 집적 회로(1000)의 온도에 의존하는 기준 전압(V_REF)의 변화량을 디지털적으로 나타낼 수 있고, 오프셋 계수(O_COEF)는 온도 코드(T_CODE)에 의존하는 기준 전압(V_REF)의 오프셋을 보상하기 위한 값을 디지털 적으로 나타낼 수 있고, 오프셋 코드(O_CODE)는 기준 전압(V_REF)의 온도 코드(T_CODE)에 독립적인 오프셋을 보상하기 위한 값을 디지털 적으로 나타낼 수 있다. 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)는 파라미터 저장부(1200)에 미리 정해진 값들로서 저장될 수 있다. 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)에 대한 상세한 내용은 도 6 및 도 7을 참조하여 후술될 것이고, 파라미터 저장부(1200)에 대한 상세한 내용은 도 8, 도 9a 및 도 9b를 참조하여 후술될 것이다.
기준 전압 생성기(1300)는 디지털 신호들인, 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 수신할 수 있고, 기준 전압(V_REF)을 생성할 수 있다. 도 2를 참조하여 후술되는 바와 같이, 기준 전압 생성기(1300)는 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 디지털적으로 연산함으로써 기준 전압(V_REF)을 생성할 수 있다. 이에 따라, 복수의 파라미터들 각각에 대응하는 아날로그 신호들을 처리, 예컨대 증폭(amplify), 분할(divide), 가산(add), 적분(integrate) 등을 함으로써 발생되는 오차가 제거될 수 있다. 또한, 후술되는 바와 같이, 디지털-아날로그 변환기(digital-to-analog converter)에 기인하는 오차를 정확하게 보상하기 위하여 오프셋 계수(O_COEF)를 사용함으로써, 기준 전압 생성기(1300)는 정확한 기준 전압(V_REF)을 생성할 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 도 1의 기준 전압 생성기(1300)의 예시적인 블록도를 나타내는 도면이다. 도 1을 참조하여 전술한 바와 같이, 기준 전압 생성기(1300)는 디지털 신호들인, 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 수신할 수 있고, 기준 전압(V_REF)을 생성할 수 있다. 도 2를 참조하면, 기준 전압 생성기(1300)는 디지털 처리 회로(1310) 및 디지털-아날로그 변환기(1320)를 포함할 수 있다.
디지털 처리 회로(1310)는 디지털 신호들인, 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 수신할 수 있고, 기준 코드(R_CODE)를 생성할 수 있다. 기준 코드(R_CODE)는 기준 전압(V_REF)의 크기에 대응하는 값을 가지는 디지털 신호로서, 디지털-아날로그 변환기(1320)에 의해서 아날로그 신호인 기준 전압(V_REF)으로 변환될 수 있다.
디지털 처리 회로(1310)는 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 디지털적으로 연산함으로써 기준 코드(R_CODE)를 생성할 수 있다. 즉, 기준 코드(R_CODE)는 디지털 처리 회로(1310)에 의해서 디지털적으로 계산될 수 있다. 예를 들면, 도 6을 참조하여 후술되는 바와 같이, 디지털 처리 회로(1310)는 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)를 가산할 수 있고, 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)의 합과 온도 코드(T_CODE)의 곱을 오프셋 코드(O_CODE)에 가산함으로써 기준 코드(R_CODE)를 생성할 수 있다.
디지털-아날로그 변환기(1320)는 수신된 디지털 신호를 변환함으로써 아날로그 신호를 생성하는 회로로서, 도 2에 도시된 바와 같이 기준 코드(R_CODE)를 변환함으로써 기준 전압(V_REF)를 생성할 수 있다. 디지털-아날로그 변환기(1320)는 직류(DC) 전압인 DAC 전압(V_DAC)을 수신할 수 있고, DAC 전압(V_DAC)을 참조함으로써 디지털 신호를 아날로그 신호로 변환할 수 있다. 도 4 및 도 5를 참조하여 후술되는 바와 같이, DAC 전압(V_DAC)의 편차는 기준 코드(R_CODE) 및 기준 전압(V_REF) 사이에서 오차를 발생시킬 뿐만 아니라, 온도 코드(T_CODE) 및 기준 코드(R_CDE) 사이에서도 오차를 발생시킬 수 있다. 본 개시의 예시적 실시예에 따른 디지털 처리 회로(1310)는, 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 사용함으로써 DAC 전압(V_DAC)의 편차에 기인하는 오차를 정확하게 보상할 수 있고, 이에 따라 정확한 기준 전압(V_REF)을 생성하는데 기여할 수 있다.
도 3a 및 도 3b는 본 개시의 예시적 실시예들에 따라 도 2의 디지털-아날로그 변환기(1320)의 예시들(1320a, 1320b)을 나타내는 도면이다. 도 2를 참조하여 전술한 바와 같이, 디지털-아날로그 변환기(1320)는 DAC 전압(V_DAC)을 참조함으로써 기준 코드(R_CODE)를 기준 전압(V_REF)으로 변환할 수 있다. 도 3a 및 도 3b에 도시된 디지털-아날로그 변환기들(1320a, 1320b)은 예시들일 뿐이며, 도 2의 디지털-아날로그 변환기(1320)는 도 3a 및 도 3b에 도시된 예시들과 상이하게 구현될 수도 있는 점은 이해될 것이다.
도 3a를 참조하면, 디지털-아날로그 변환기(1320a)는 복수의 직렬 연결된 저항들(R_1 내지 R_m) 및 아날로그 멀티플렉서(1321a)를 포함할 수 있다. 복수의 직렬 연결된 저항들(R_1 내지 R_m)은 DAC 전압(V_DAC) 및 접지 전압(VSS) 사이에 연결될 수 있고, 저항들(R_1 내지 R_m)이 형성하는 복수의 노드들을 통해서 DAC 전압(V_DAC)을 분할한 복수의 전압들을 아날로그 멀티플렉서(1321a)에 제공할 수 있다. 예를 들면, 저항들(R_1 내지 R_m)은 실질적으로 동일한 저항치(resistance)를 가질 수 있고, 이에 따라 DAC 전압(V_DAC)을 균등하게 분할한 복수의 전압들이 아날로그 멀티플렉서(1321a)에 제공될 수 있다. 반도체 공정에 기인하여, 저항들(R_1 내지 R_m) 각각이 가지는 저항치의 편차는 상대적으로 미약할 수 있고, 이에 따라 DAC 전압(V_DAC)은 정확하게 분할될 수 있다. 그러나, DAC 전압(V_DAC)의 편차는 분할된 전압들 각각에 오차를 유발할 수 있다.
아날로그 멀티플렉서(1321a)는 DAC 전압(V_DAC)으로부터 분할된 복수의 전압들 및 기준 코드(R_CODE)를 수신할 수 있고, 기준 전압(V_REF)을 생성할 수 있다. 아날로그 멀티플렉서(1321a)는 직렬 연결된 저항들(R_1 내지 R_m)이 형성하는 복수의 노드들로부터 제공되는 복수의 전압들 중 하나를 기준 코드(R_CODE)에 기초하여 기준 전압(V_REF)으로서 출력할 수 있다.
도 3b를 참조하면, 디지털-아날로그 변환기(1320b)는 연산 증폭기(operational amplifier; OPAMP)(1321b), 저항(R_S) 및 가변 저항(VR)을 포함할 수 있다. 연산 증폭기(1321b)는 DAC 전압(V_DAC)이 인가되는 비반전 입력(non-inverting input) 및 제1 노드(N1)에 연결된 반전 입력(inverting input)을 가질 수 있고, 기준 전압(V_REF)을 출력할 수 있다. 네거티브 피드백에 기인하여, 연산 증폭기(1321b)의 반전 입력, 즉 제1 노드(N1)의 전압은 DAC 전압(V_DAC)과 실질적으로 일치할 수 있다. 이에 따라, 저항(R_S)의 양단의 전압은 일정하게 유지될 수 있고, 기준 전류(I_REF)가 생성될 수 있다. 즉, 연산 증폭기(1321b) 및 저항(R_S)은, 가변 저항(VR)을 통과하는 일정한 크기의 전류를 제공하는 전류원(current source)로서 기능할 수 있다.
가변 저항(VR)은 기준 코드(R_CODE)에 따라 변경되는 저항치를 가질 수 있다. 전술된 바와 같이 기준 전류(I_REF)가 가변 저항(VR)을 통과하므로, 가변 저항(VR)의 저항치가 변경됨에 따라 기준 전압(V_REF)의 크기가 변경될 수 있다. 즉, 기준 코드(R_CODE)에 따라 크기가 변경되는 기준 전압(V_REF)이 생성될 수 있다.
도 3b의 예시에서, 기준 전압(V_REF)은 DAC 전압(V_DAC)뿐만 아니라 연산 증폭기(1321b)에 의해서 오차를 가질 수 있다. 즉, 연산 증폭기(1321b)는, 비반전 입력 및 반전 입력 사이의 전압 차이를 나타내는 입력 오프셋 오차를 가질 수 있고, 반전 입력과 연결된 제1 노드(N1)의 전압은 비반전 입력의 DAC 전압(V_DAC)과 입력 오프셋 오차만큼 상이할 수 있다. 연산 증폭기(1321b)의 입력 오프셋 오차에 기인하여 기준 전류(I_REF)의 크기가 변경되므로, 기준 전압(V_REF)은 오차를 가질 수 있다.
이하에서 설명의 편의상, 도 2의 디지털-아날로그 변환기(1320)는 도 3a의 예시(1320a)와 동일한 구조를 가지는 것으로서 설명되나, 본 개시의 기술적 사상이 이제 제한되지 아니하는 점은 이해될 것이다.
도 4는 DAC 전압(V_DAC)의 편차에 기인하여 도 3의 디지털-아날로그 변환기(1320)에서 발생하는 오차를 나타내는 그래프이다. 도 4의 그래프에서 가로축은 디지털-아날로그 변환기(1320)에 입력되는 디지털 신호인 기준 코드(R_CODE)를 나타내고, 세로축은 디지털-아날로그 변환기(1320)가 출력하는 아날로그 신호인 기준 전압(V_REF)을 나타낸다.
도 4를 참조하면, 라인(10)은 DAC 전압(V_DAC)이 원하는 크기로 유지되는 경우, 기준 코드(R_CODE)에 따른 기준 전압(V_REF)의 크기를 나타낸다. 또한, 라인들(11, 12) 각각은 반도체 공정 또는 다른 요인에 기인하여 DAC 전압(V_DAC)에 편차가 발생하는 경우, 기준 코드(R_CODE)에 따른 기준 전압(V_REF)의 크기를 나타낸다. 구체적으로, 라인(11)은 DAC 전압(V_DAC)이 양(+)의 편차를 가지는 경우 (즉, V_DAC’가 디지털-아날로그 변환기(1320)에 제공되는 경우) 기준 코드(R_CODE)에 따른 기준 전압(V_REF)의 크기를 나타내고, 라인(12)은 DAC 전압(V_DAC)이 음(-)의 편차를 가지는 경우 (즉, V_DAC”가 디지털-아날로그 변환기(1320)에 제공되는 경우) 기준 코드(R_CODE)에 따른 기준 전압(V_REF)의 크기를 나타낸다.
DAC 전압(V_DAC)의 편차는 기준 코드(R_CODE)의 값들 마다 상이한 크기를 가지는 기준 전압(V_REF)의 오차들을 유발할 수 있다. 즉, 도 4에 도시된 바와 같이, 기준 코드(R_CODE)의 값이 클수록 기준 전압(V_REF)의 오차의 크기도 커질 있고, 이러한 현상은 도 4의 그래프에서 라인의 기울기가 변경되는 것으로 나타날 수 있다. 도 3a를 참조하면, DAC 전압(V_DAC)의 편차는, 직렬 연결된 복수의 저항들(R_1 내지 R_m)이 형성하는 노드들의 전압들이 동일한 비율로서 증가하거나 감소하는 것을 유발할 수 있다. 이에 따라, 디지털-아날로그 변환기(1320)에서 코드의 LSB(least significant bit)에 대응하는 전압의 크기가 변경될 수 있고, 결과적으로 기준 코드(R_CODE)의 값이 커질수록 기준 전압(V_REF)의 오차의 크기도 커질 수 있다. 따라서, 일정한 값을 가산하거나 감산함으로써 보상된 기준 코드(R_CODE)에 의해서 DAC 전압(V_DAC)의 편차에 기인하는 기준 전압(V_REF)의 오차를 보상하는 것은 제한적일 수 있다.
도 5는 DAC 전압(V_DAC)의 편차에 기인하여 온도 변화에 따라 기준 전압(V_REF)에서 발생하는 오차를 설명하기 위한 그래프들을 나타낸다. 도 5의 그래프들에서 가로축은 집적 회로(1000)의 온도 변화에 따라 가변되는 값을 가지는 온도 코드(T_CODE)를 나타내고, 세로축은 온도 코드(T_CODE)에 따른 기준 전압(V_REF)을 나타낸다. 구체적으로, 도 5에서 라인(20)은 DAC 전압(V_DAC)이 원하는 크기로 유지되는 경우, 온도 코드(T_CODE)에 따른 기준 전압(V_REF)의 크기를 나타낸다. 또한, 도 5에서 라인들(21, 22) 각각은 DAC 전압(V_DAC)에 편차가 발생하는 경우, 온도 코드(T_CODE)에 따른 기준 전압(V_REF)의 크기를 나타낸다.
도 5의 좌측 그래프를 참조하면, 온도 코드(T_CODE)에 따라 기준 전압(V_REF)이 일정하게 변하도록 온도 계수(T_COEF)가 결정될 수 있다. 전술된 바와 같이, 집적 회로(1000)의 온도 변화에 따라 변경되는 특성을 가지는 소자를 위하여 기준 전압(V_REF)이 온도 변화에 따라 변경될 수 있고, 온도 변화에 따른 기준 전압(V_REF)의 변화량은 온도 변화에 따라 변경되는 소자의 특성에 기초하여 결정될 수 있다. 예를 들면, 도 5의 좌측 그래프에 도시된 바와 같이, 소자의 특성에 기인하여, 기준 전압(V_REF)은 NTC를 가질 수 있고 온도 계수(T_COEF)가 결정될 수 있다. DAC 전압(V_DAC)이 원하는 값으로 유지되는 경우, 즉 DAC 전압(V_DAC)이 편차를 가지지 아니하는 경우, 온도 계수(T_CODE) 및 기준 전압(V_REF)은 도 5의 라인(20)과 같은 관계를 가질 수 있다.
도 5의 우측 상단 그래프를 참조하면, DAC 전압(V_DAC)에 양(+)의 편차가 발생하는 경우 (즉, 도 4의 V_DAC’가 디지털-아날로그 변환기(1320)에 제공되는 경우) 기준 전압(V_REF)은 양(+)의 오차를 가질 수 있고, 온도 코드(T_CODE)의 값이 증가할수록 기준 전압(V_REF)의 오차의 크기도 커질 수 있다. 즉, 라인(21)은 라인(20)과 상이한 기울기 및 상이한 오프셋을 가질 수 있다.
도 5의 우측 하단 그래프를 참조하면, DAC 전압(V_DAC)에 음(-)의 편차가 발생하는 경우 (즉, 도 4의 V_DAC”가 디지털-아날로그 변환기(1320)에 제공되는 경우) 기준 전압(V_REF)은 음(-)의 오차를 가질 수 있고, 온도 코드(T_CODE)의 값이 증가할 수록 기준 전압(V_REF)의 오차의 크기도 커질 수 있다. 즉, 라인(22)은 라인(20)과 상이한 기울기 및 상이한 오프셋을 가질 수 있다.
도 6은 본 개시의 예시적 실시예에 따라 도 2의 디지털 처리 회로(1310)의 예시(1310a)를 나타내는 도면이다. 전술된 바와 같이, 디지털 처리 회로(1310)는 디지털 신호들인, 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 수신할 수 있고, 기준 코드(R_CODE)를 생성할 수 있다. 온도 센서(1100, 도 1)로부터 제공되는 온도 코드(T_CODE)는 집적 회로(1000)의 온도에 따라 가변되는 값을 가질 수 있다. 또한, 파라미터 저장부(1200, 도 1)로부터 제공되는 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)는 미리 정해진 값을 가질 수 있다. 도 6을 참조하면, 디지털 처리 회로(1310)는 2개의 가산기(adder)들(1311a, 1313a), 승산기(multiplier)(1312a) 및 레지스터(register)들(1314a 내지 1316a)을 포함할 수 있다.
본 개시의 예시적 실시예에 따라, 디지털-아날로그 변환기(1320)는 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)를 가산할 수 있고, 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)의 합과 온도 코드(T_CODE)의 곱을 오프셋 코드(O_CODE)에 가산함으로써 기준 코드(R_CODE)를 생성할 수 있다. 즉, 아래 수학식과 같이 기준 코드(R_CODE)를 계산할 수 있다.
R_CODE = (T_COEF + O_COEF) × T_CODE + O_CODE
도 5를 참조하여 전술된 바와 같이, 온도 계수(T_COEF)는 온도 변화에 따라 변경되는 소자의 특성을 보상하기 위하여 미리 결정될 수 있다. 또한, 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)는 디지털-아날로그 변환기(1320)에 기인하는 오차를 보상하기 위하여 미리 결정될 수 있다. 즉, 도 5의 우측 그래프들에서 라인들(21, 22)을 라인(20)으로 이동시키기 위하여 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)가 사용될 수 있다. 구체적으로, 오프셋 계수(O_COEF)에 의해서 라인들(21, 22)의 기울기가 변경될 수 있고, 오프셋 코드(O_CODE)에 의해서 라인들(21, 22)의 수직 위치가 변경될 수 있다. 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)의 기능에 대한 상세한 설명은 도 8을 참조하여 후술될 것이다.
도 6을 참조하면, 레지스터들(1314a 내지 1316a)은 파라미터 저장부(1200)로부터 수신되는 파라미터들, 즉 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 각각 저장할 수 있다. 레지스터들(1314a 내지 1316a)은 제1 가산기(1311a) 및 제2 가산기(1313a)에 저장된 값들을 제공할 수 있고, 제1 가산기(1311a) 및 제2 가산기(1313a)가 연산을 수행하는 동안 저장된 값들을 유지할 수 있다. 비록 도 6에 도시되지 아니하였으나, 디지털 처리 회로(1310a)는 온도 센서(1100, 도 1)로부터 수신되는 온도 코드(T_CODE)를 저장하고 승산기(1312a)에 제공하기 위한 레지스터를 더 포함할 수도 있다.
제1 및 제2 가산기(1311a, 1313a) 및 승산기(1312a) 각각은, 적어도 하나의 트랜지스터를 포함하는 복수의 게이트들로서 구현될 수 있다. 제1 가산기(1311a)는 레지스터들(1314a, 1315a)로부터 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)를 각각 수신할 수 있고, 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)를 가산할 수 있다. 승산기(1312a)는 온도 센서(1100)로부터 수신된 온도 코드(T_CODE) 및 제1 가산기(1311a)의 출력(즉, 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)의 합)을 승산할 수 있다. 제2 가산기(1313a)는 레지스터(1316a)로부터 수신된 오프셋 코드(O_CODE) 및 승산기(1312a)의 출력(즉, 제1 가산기(1311a)의 출력 및 온도 코드(T_CODE)의 곱)을 가산함으로써 기준 코드(R_CODE)를 출력할 수 있다.
도 6에 도시된 바와 같이, 디지털 처리 회로(1310a)에 의해서 온도 코드(T_CODE) 및 복수의 파라미터들(즉, 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_COEF))이 디지털적으로 연산됨으로써, 정확한 기준 코드(R_CODE)가 생성될 수 있다. 즉, 온도 계수(T_COEF) 및 복수의 파라미터들 각각에 대응하는 아날로그 신호들을 생성하는데 사용되는 소자들이 생략될 수 있고, 생성된 아날로그 신호들을 처리함으로써 발생되는 기준 전압(V_REF)의 오차가 제거될 수 있다. 또한, 온도 계수(T_COEF) 뿐만 아니라 오프셋 계수(O_COEF)가 온도 코드(T_CODE)에 승산됨으로써, 디지털-아날로그 변환기(1320)에 기인하는 오차가 정확하게 제거될 수 있다.
도 7은 본 개시의 예시적 실시예에 따라 기준 전압(V_REF)의 오차가 제거되는 과정을 설명하기 위한 그래프들을 나타낸다. 구체적으로, 도 7은 도 6의 디지털 처리 회로(1310a)에 의해서 기준 전압(V_REF)의 오차가 제거되는 과정으로서, DAC 전압(V_DAC)이 양(+)의 편차를 가지는 경우 (즉, 도 4 및 도 5의 V_DAC’가 디지털-아날로그 컨버터(1320)에 제공되는 경우) 기준 전압(V_REF)에서 발생하는 오차를 제거하는 과정을 나타낸다. 도 7의 그래프들에서 가로축은 집적 회로(1000)의 온도 변화에 따라 가변되는 값을 가지는 온도 코드(T_CODE)를 나타내고, 세로축은 기준 전압(V_REF)을 나타낸다. 또한, 라인(30)은 DAC 전압(V_DAC)이 원하는 크기를 유지하는 경우 온도 코드(T_CODE) 및 기준 전압(V_REF)의 관계를 나타낸다. 이하에서, 도 7은 도 6을 참조하여 설명된다.
도 7의 좌측 그래프를 참조하면, 기준 전압(V_REF)이 제공되는 소자의 특성에 기인하여 결정된 온도 계수(T_COEF)만이 반영되는 경우, 디지털-아날로그 변환기(1320)에 기인한 오차에 의해서 온도 코드(T_CODE) 및 기준 전압(V_REF)은 라인(31)과 같은 관계를 가질 수 있다. 도 7의 좌측 그래프에 도시된 바와 같이, 라인(31)은 라인(30)과 상이한 기울기 및 수직 위치를 가질 수 있다.
도 7의 가운데 그래프를 참조하면, 오프셋 계수(O_COEF)가 추가적으로 반영되는 경우, 온도 코드(T_CODE) 및 기준 전압(V_REF)은 라인(32)과 같은 관계를 가질 수 있다. 즉, 제1 가산기(1311a)에 의해서 가산된 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)의 합이, 승산기(1312a)에 의해서 온도 코드(T_CODE)과 승산됨으로써 라인(31)의 기울기는 라인(32)의 기울기로 변경될 수 있다. 즉, 도 7의 가운데 그래프에 도시된 바와 같이, 라인(32)은 라인(30)과 상이한 수직 위치를 가지나 실질적으로 동일한 기울기를 가질 수 있다.
도 7의 우측 그래프를 참조하면, 오프셋 코드(O_CDE)가 추가적으로 반영되는 경우, 온도 코드(T_CODE) 및 기준 전압(V_REF)은 라인(33)과 같은 관계를 가질 수 있다. 즉, 제2 가산기(1313a)에 의해서 승산기(1312a)의 출력 및 오프셋 코드(O_CODE)가 가산됨으로써 라인(33)의 수직 위치가 변경될 수 있고, 도 7의 우측 그래프에 도시된 바와 같이 이에 따라 라인(33)은 라인(30)과 실질적으로 일치할 수 있다.
도 8은 본 개시의 예시적 실시예에 따라 도 1의 파라미터 저장부(1200)의 예시(1200a)를 나타내는 도면이다. 도 1을 참조하여 전술한 바와 같이, 파라미터 저장부(1200)는 복수의 파라미터들, 즉 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 기준 전압 생성기(1300)에 제공할 수 있다. 도 8을 참조하면, 파라미터 저장부(1200a)는 비휘발성 메모리(1210a) 및 제어 로직(1220a)을 포함할 수 있다.
비휘발성 메모리(1210a)는 전력 공급이 차단되더라도 저장하고 있는 데이터를 유지하는 메모리로서, 본 개시의 예시적 실시예에 따라 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 저장할 수 있다. 예를 들면, 비휘발성 메모리(1210a)는 비제한적인 예시로서, EEPROM (non-volatile memory such as a Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM (Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM (Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등일 수 있다.
제어 로직(1220a)은 비휘발성 메모리(1210a)에 엑세스함으로써 파라미터들을 독출할 수 있고, 독출된 파라미터들을 출력할 수 있다. 또한, 제어 로직(1220a)은 파라미터 저장부(1200a)의 외부로부터 외부 신호(EXT_SIG)를 수신할 수 있고, 외부 신호(EXT_SIG)에 응답하여 비휘발성 메모리(1210a)에 파라미터들을 기입할 수 있다. 외부 신호(EXT_SIG)에 응답하여 비휘발성 메모리(1210a)에 파라미터들을 기입하는 동작에 관한 상세한 내용은 도 9a 및 도 9b를 참조하여 후술될 것이다.
도 9a 및 도 9b는 본 개시의 예시적 실시예들에 따라 비휘발성 메모리에 파라미터들이 기입되는 예시들을 나타내는 도면들이다. 도 8을 참조하여 전술한 바와 같이, 파라미터 저장부(1200a)는 비휘발성 메모리(1210a)를 포함할 수 있고, 외부 신호(EXT_SIG)에 기초하여 파라미터들이 비휘발성 메모리(1210a)에 기입될 수 있다.
도 9a를 참조하면, 집적 회로(1000_1)는 출하 전에 테스트 장비(2)에 의해서 테스트될 수 있다. 즉, 집적 회로(1000_1)는 테스트 장비(2)에 연결될 수 있고, 테스트 장비(2)는 집적 회로(1000_1)에 테스트 입력 신호(TEST_IN)을 전송할 수 있고, 집적 회로(1000_1)로부터 테스트 출력 신호(TEST_OUT)를 수신할 수 있다. 예를 들면, 집적 회로(1000_1)가 메모리 장치인 경우, 테스트 장비(2)는 테스트 데이터를 기입하거나 데이터를 독출하기 위한 테스트 입력 신호(TEST_IN)를 집적 회로(1000_1)에 전송할 수 있다. 테스트 장비(2)는 집적 회로(1000_1)로부터 독출된 데이터를 테스트 출력 신호(TEST_OUT)로서 수신할 수 있다.
테스트 장비(2)는 집적 회로(1000_1)로부터 수신된 테스트 출력 신호(TEST_OUT)에 기초하여 외부 신호(EXT_SIG)를 집적 회로(1000_1)에 전송할 수 있다. 즉, 테스트 장비(2)는 집적 회로(1000_1)로부터 수신된 테스트 출력 신호(TEST_OUT)에 기초하여 파라미터들, 즉 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 결정할 수 있다. 테스트 장비(2)는 결정된 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 집적 회로(1000_1)의 비휘발성 메모리(1500_1)에 기입하기 위하여 외부 신호(EXT_SIG)를 생성하여 집적 회로(1000_1)에 전송할 수 있다.
집적 회로(1000_1)(또는 도 8의 제어 로직(1220a))는 외부 신호(EXT_SIG)에 응답하여 테스트 장비(2)에 의해서 결정된 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 비휘발성 메모리(1500_1)에 기입할 수 있다. 본 개시의 예시적 실시예에 따라 비휘발성 메모리(1500_1)는 OTP(one time programmable) 메모리일 수 있고, 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)는 비휘발성 메모리(1500_1)에 프로그램될 수 있다.
도 9b를 참조하면, 집적 회로(1000_2)는 컴퓨팅 시스템(100)에 포함될 수 있고, 컴퓨팅 시스템(100)은 집적 회로(1000_2) 및 컨트롤러(110)를 포함할 수 있다. 컴퓨팅 시스템(100)은 데스크탑 컴퓨터(desktop computer), 서버(server), 워크스테이션(workstation), 랩탑 컴퓨터(laptop computer), 태블릿 컴퓨터(tablet computer), PDA(personal digital assistant), 모바일 폰(mobile phone), 스마트 폰(smart phone) 등과 같은, 고정된(stationary) 또는 휴대용(mobile) 컴퓨팅 시스템들 중 하나일 수 있다.
컨트롤러(110)는 컴퓨팅 시스템(100)의 동작을 제어하거나 집적 회로(1000_2)를 제어할 수 있고, 펌웨어(firmware)(111)를 포함할 수 있다. 펌웨어(111)는 컨트롤러(110)의 동작을 정의하는 소프트웨어로서, 복수의 명령어들을 포함할 수 있다. 복수의 명령어들은 컨트롤러(110)에 포함된 메모리에 저장될 수 있고, 컨트롤러(110)에 포함된 프로세서는 복수의 명령어들을 실행함으로써 동작을 수행할 수 있다. 또한 펌웨어(111)는 집적 회로(1000_2)에서 생성되는 기준 전압의 오차를 제거하기 위한 파라미터들, 즉 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)에 관한 정보를 포함할 수 있다.
본 개시의 예시적 실시예에 따라 펌웨어(111)는 갱신(update)될 수 있다. 즉, 컴퓨팅 시스템(100)의 외부로부터 제공되는 데이터, 예컨대 무선 또는 유선 통신을 통해서 수신되는 데이터 또는 휴대용 기록 매체에 저장된 데이터 등에 기초하여 펌웨어(111)는 갱신될 수 있다. 이에 따라, 펌웨어(111)에 포함된 파라미터들에 관한 정보도 갱신될 수 있다. 컨트롤러(110)는 갱신된 펌웨어(111)에 기초하여, 외부 신호(EXT_SIG)를 생성하여 집적 회로(1000_2)에 전송할 수 있다.
도 9b에 도시된 바와 같이, 집적 회로(1000_2)는 비휘발성 메모리(1500_2)를 포함할 수 있고, 컨트롤러(110)로부터 외부 신호(EXT_SIG)를 수신할 수 있다. 집적 회로(1000_2)는 컨트롤러(110)로부터 수신된 외부 신호(EXT_SIG)에 응답하여 비휘발성 메모리(1500_2)에 저장된 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 기입할 수 있다. 이에 따라, 비휘발성 메모리(1500_2)가 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 저장하고 있는 경우, 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)는 새로운 값을 가지도록 갱신될 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 집적 회로(2000)의 블록도를 나타내는 도면이다. 본 개시의 예시적 실시예에 따라, 집적 회로(2000)는 상이한 크기를 가지거나 상이한 NTC 또는 PTC를 가지는 복수의 기준 전압들(V_REF1 내지 V_REFn)을 사용할 수 있고, 집적 회로(2000)에서 복수의 기준 전압들(V_REF1 내지 V_REFn)이 생성될 수 있다. 도 10에 도시된 바와 같이, 집적 회로(2000)는 온도 센서(2100), 파라미터 저장부(2200) 및 기준 전압 생성기(또는 기준 전압 생성 회로)(2300)를 포함할 수 있다. 도 1의 온도 센서(1100)와 유사하게 온도 센서(2100)는 집적 회로(2000)의 온도를 감지함으로써 온도 코드(T_CODE)를 생성하여 기준 전압 생성기(2300)에 제공할 수 있다.
파라미터 저장부(2200)는 복수의 기준 전압들(V_REF1 내지 V_REFn)에 대응하는 복수의 파라미터들을 저장할 수 있다. 도 10에 도시된 바와 같이, 파라미터 저장부(2200)는, 복수의 기준 전압들(V_REF1 내지 V_REFn)에 각각 대응하는 복수의 온도 계수들(T_COEFS), 복수의 오프셋 계수들(O_COEFS) 및 복수의 오프셋 코드들(O_CODES)을 저장할 수 있다. 복수의 온도 계수들(T_COEFS) 각각은 대응하는 기준 전압이 제공되는 소자의 특성에 기초하여 결정된 값을 가질 수 있다. 유사하게, 복수의 오프셋 계수들(O_COEFS) 및 복수의 오프셋 코드들(O_CODES) 각각은 대응하는 디지털-아날로그 변환기에 기인하는 오차에 기초하여 결정된 값을 가질 수 있다. 다르게는, 파라미터 저장부(2200)는 복수의 기준 전압들(V_REF1 내지 V_REFn)에 각각 대응하는 복수의 온도 계수들(T_COEFS) 및 복수의 오프셋 코드들(O_CODES)을 저장할 수 있고, 하나의 오프셋 계수(O_COEF)를 저장할 수 있다. 즉, 오프셋 계수(O_COEF)는 공통적으로 사용될 수 있다. 복수의 오프셋 계수들(O_COEFS) 또는 하나의 오프셋 계수(O_COEF)에 관한 상세한 내용은 도 11a 및 도 11b를 참조하여 후술될 것이다.
기준 전압 생성기(2300)는 온도 코드(T_CODE), 복수의 온도 계수들(T_COEFS), 복수의 오프셋 계수들(O_COEFS)(또는 하나의 오프셋 계수(O_COEF)) 및 복수의 오프셋 코드들(O_CODES)을 디지털적으로 연산함으로써 복수의 기준 전압들(V_REF1 내지 V_REFn)을 생성할 수 있다. 예를 들면, 기준 전압 생성기(2300)는 제1 기준 전압(V_REF1)을 생성하기 위하여, 온도 코드(T_CODE), 복수의 온도 계수들(T_COEFS) 중 하나, 복수의 오프셋 계수들(O_COEFS) 중 하나(또는 하나의 오프셋 계수(O_COEF)) 및 복수의 오프셋 코드들(O_CODES) 중 하나를 디지털적으로 연산할 수 있다.
도 11a 및 도 11b는 본 개시의 예시적 실시예들에 따른 도 10의 기준 전압 생성기(2300)의 예시들(2300a, 2300b)을 나타내는 도면이다. 구체적으로, 도 11a는 복수의 기준 전압들(V_REF1 내지 V_REFn)을 생성하기 위하여 복수의 오프셋 계수들(O_COEFS)을 사용하는 기준 전압 생성기(2300a)를 나타내고, 도 11b는 복수의 기준 전압들(V_REF1 내지 V_REFn)을 생성하기 위하여 하나의 오프셋 계수(O_COEF)를 사용하는 기준 전압 생성기(2300b)를 나타낸다. 이하에서, 도 11a 및 도 11b는 순차적으로 설명될 것이며, 도 11b의 설명에서 도 11a이 설명과 유사한 부분은 생략될 것이다.
도 11a를 참조하면, 기준 전압 생성기(2300a)는 디지털 처리 회로(2310a) 및 멀티-채널 디지털-아날로그 변환기(2320a)를 포함할 수 있다. 도 11a에 도시된 바와 같이, 디지털 처리 회로(2310a)는 복수의 디지털 연산 회로들(2311a 내지 2313a)을 포함할 수 있고, 복수의 디지털 연산 회로들(2311a 내지 2313a) 각각은 온도 코드(T_CODE), 복수의 온도 계수들 중 하나, 복수의 오프셋 계수들 중 하나 및 복수의 오프셋 코드들 중 하나를 디지털적으로 연산함으로써 복수의 기준 코드들 중 하나를 생성할 수 있다. 예를 들면, 제1 디지털 연산 회로(2311a)는 온도 코드(T_CODE), 제1 온도 계수(T_COEF1), 제1 오프셋 계수(O_COEF1) 및 제1 오프셋 코드(O_CODE1)를 수신할 수 있고, 수신된 온도 코드(T_CODE) 및 파라미터들을 디지털적으로 연산함으로써 제1 기준 코드(R_CODE1)을 생성할 수 있다. 본 개시의 예시적 실시예에 따라, 복수의 디지털 연산 회로들(2311a 내지 2313a) 각각은 동일할 수 있고, 도 6에 도시된 구조를 가질 수 있다.
멀티-채널 디지털-아날로그 변환기(2320a)는 복수의 기준 코드들(R_CODE1 내지 R_CODEn)을 수신할 수 있고, 복수의 기준 코드들(R_CODE1 내지 R_CODEn)에 대응하는 아날로그 신호들로서 복수의 기준 전압들(V_REF1 내지 V_REFn)을 생성할 수 있다. 도 11a에 도시된 바와 같이, 멀티-채널 디지털-아날로그 변환기(2320a)는 복수의 디지털-아날로그 변환기들(또는 싱글-채널 디지털-아날로그 변환기들)(2321a 내지 2323a)을 포함할 수 있다. 복수의 디지털-아날로그 변환기들(2321a 내지 2323a)은 복수의 DAC 전압들(V_DAC1 내지 V_DACn)을 각각 제공받을 수 있고, 복수의 DAC 전압들(V_DAC1 내지 V_DACn)을 참조할 수 있다. 복수의 오프셋 계수들(O_COEFS) 및 복수의 오프셋 코드들(O_CODES) 각각은 복수의 디지털-아날로그 변환기들(2321a 내지 2323a) 각각에 기인하는 오차를 제거하기 위하여 결정된 값을 가질 수 있다. 본 개시의 예시적 실시예에 따라, 복수의 디지털-아날로그 변환기들(2321a 내지 2323a) 각각은 동일할 수 있고, 도 3a 또는 도 3b에 도시된 구조를 가질 수 있다.
도 11b를 참조하면, 기준 전압 생성기(2300b)는 디지털 처리 회로(2310b) 및 멀티-채널 아날로그 변환기(2320b)를 포함할 수 있다. 디지털 처리 회로(2310b)는 복수의 디지털 연산 회로들(2311b 내지 2313b)을 포함할 수 있다. 도 11a의 디지털 연산 회로들(2311a 내지 2313a)과 상이하게, 복수의 디지털 연산 회로들(2311a 내지 2313a)은 오프셋 계수(O_COEF)를 공유할 수 있다.
멀티-채널 디지털-아날로그 변환기(2320b)는 복수의 디지털-아날로그 변환기들(또는 싱글-채널 디지털-아날로그 변환기들)(2321b 내지 2323b)을 포함할 수 있다. 복수의 디지털-아날로그 변환기들(2321b 내지 2323b)은 DAC 전압(V_DAC)을 제공받을 수 있고, DAC 전압(V_DAC)을 참조할 수 있다. 본 개시의 예시적 실시예에 따라, 복수의 디지털-아날로그 변환기들(2321b 내지 2323b)이 동일한 DAC 전압(V_DAC)을 참조하는 경우, 하나의 오프셋 계수(O_COEF)가 복수의 디지털 연산 회로들(2311b 내지 2313b)에 의해서 공유될 수 있다.
도 12는 본 개시의 예시적 실시예에 따라 기준 전압 생성 방법을 나타내는 순서도이다. 본 개시의 예시적 실시예에 따라, 도 12에 도시된 기준 전압 생성 방법은 전술된 기준 전압 생성기에 의해서 수행될 수 있다. 도 12에 도시된 바와 같이, 기준 전압 생성 방법은 단계들(S120, S140, S160)을 포함할 수 있다. 이하에서, 도 12는 도 1을 참조하여 설명될 것이다.
단계 S120에서, 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 수신하는 동작이 수행될 수 있다. 예를 들면, 기준 전압 생성기(1300)는 온도 센서(1100)로부터 온도 코드(T_CODE)를 수신할 수 있고, 파라미터 저장부(1200)로부터 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CDE)를 수신할 수 있다. 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)는 디지털 신호일 수 있다.
단계 S140에서, 기준 코드(R_CODE)를 디지털적으로 계산하는 동작이 수행될 수 있다. 예를 들면, 기준 전압 생성기(1300)는 디지털 처리 회로(예컨대, 도 6의 디지털 처리 회로(1310a))를 포함할 수 있고, 디지털 처리 회로는 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)를 가산할 수 있고, 온도 계수(T_COEF) 및 오프셋 계수(O_COEF)의 합과 온도 코드(T_CODE)의 곱을 오프셋 코드(O_CODE)에 가산함으로써 기준 코드(R_CODE)를 생성할 수 있다.
단계 S160에서, 기준 코드(R_CODE)를 변환함으로써 기준 전압(V_REF)을 생성하는 동작이 수행될 수 있다. 예를 들면, 기준 전압 생성기(1300)는 디지털-아날로그 변환기(예컨대, 도 2의 디지털-아날로그 변환기(1320))를 포함할 수 있고, 디지털-아날로그 변환기는 디지털 신호인 기준 코드(R_CODE)를 변환함으로써 아날로그 신호인 기준 전압(V_REF)을 생성할 수 있다.
도 13은 본 개시의 예시적 실시예에 따라 기준 전압을 생성하기 위한 입력을 제공하는 방법을 나타내는 순서도이다. 도 12를 참조하여 전술한 바와 같이, 기준 전압 생성 방법은 온도 코드(T_CODE), 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 사용함으로써 기준 전압(V_REF)을 생성할 수 있다. 도 13에 도시된 바와 같이, 기준 전압을 생성하기 위한 입력을 제공하는 방법은 단계들(S220, S240)을 포함할 수 있다. 이하에서, 도 13은 도 1을 참조하여 설명될 것이다.
단계 S220에서, 집적 회로(1000)의 온도를 감지함으로써 온도 코드(T_CODE)를 생성하는 동작이 수행될 수 있다. 예를 들면, 온도 센서(1100)는 집적 회로(1000)의 온도를 감지할 수 있고, 감지된 온도에 대응하는 디지털 신호로서 온도 코드(T_CODE)를 생성할 수 있다. 본 개시의 예시적 실시예에 따라, 온도 코드(T_CODE)는 주기적으로 생성될 수도 있고, 특정한 이벤트, 예컨대 온도의 감지 요청을 수신하거나 온도의 변화량이 미리 정해진 기준값을 초과하는 경우 생성될 수도 있다.
단계 S240에서, 파라미터 저장부(1200)로부터 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 제공하는 동작이 수행될 수 있다. 예를 들면, 파라미터 저장부(1200)는, 집적 회로(1000)의 출하 전에 기입되거나 집적 회로(1000)의 출하 후 갱신된 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 저장할 수 있다. 파라미터 저장부(1200)는 저장된 온도 계수(T_CODE), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 기준 전압 생성기(1300)에 제공할 수 있다. 또한, 도 10의 기준 전압 생성기(2300)와 같이 복수의 기준 전압들(V_REF1 내지 V_REFn)이 생성되는 경우, 파라미터 저장부(1200)는 복수의 온도 계수들(T_CODES), 적어도 하나의 오프셋 계수(O_COEFS 또는 O_COEF) 및 복수의 오프셋 코드들(O_CODES)을 기준 전압 생성기(2300)에 제공할 수 있다.
도 14는 본 개시의 예시적 실시예에 따른 기준 전압 생성기(3600)를 포함하는 집적 회로(3000)의 블록도를 나타내는 도면이다. 본 개시의 예시적 실시예에 따라, 기준 전압 생성기(3600)를 포함하는 집적 회로(3000)는 반도체 메모리 장치일 수 있다. 예를 들면, 집적 회로(3000)는 EEPROM (non-volatile memory such as a Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM (Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM (Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치일 수 있다. 다른 한편으로, 집적 회로(3000)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM, DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR (Low Power DDR) SDRAM, GDDR (Graphic DDR) SDRAM, RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 휘발성 메모리 장치일 수도 있다. 도 14를 참조하면, 집적 회로(3000)는 메모리 셀 어레이(3100), 데이터 기입/독출 회로(3200), 제어 로직(3300), 비휘발성 메모리(3400), 온도 센서(3500), 기준 전압 생성기(3600) 및 전력 공급 회로(3700)를 포함할 수 있다.
메모리 셀 어레이(3100)는 저장된 데이터에 대응하는 상태를 가지는 복수의 메모리 셀들을 포함할 수 있다. 데이터 기입/독출 회로(3200)는 복수의 선택 신호들 및 바이어스 신호들을 생성함으로써, 외부로부터 수신된 데이터(DATA)를 복수의 메모리 셀들에 기입하거나 복수의 메모리 셀들에 저장된 데이터(DATA)를 독출할 수 있다.
제어 로직(3300)은 집적 회로(3000)의 외부로부터 커맨드(CMD), 어드레스(ADDR) 및 외부 신호(EXT_SIG)를 수신할 수 있고, 집적 회로(3000)의 다른 구성요소들을 제어하기 위한 복수의 제어 신호들을 생성할 수 있다. 본 개시의 예시적 실시예에 따라, 제어 로직(3300)은 외부 신호(EXT_SIG)에 기초하여 비휘발성 메모리(3400)에 기준 전압들(V_REFa, V_REFb)을 생성하는데 사용되는 복수의 파라미터들을 기입할 수 있다. 또한, 제어 로직(3300)은 비휘발성 메모리(3400)에 엑세스함으로써 비휘발성 메모리(3400)에 저장된 복수의 파라미터들을 독출할 수 있고, 독출된 파라미터들(PAR)을 기준 전압 생성기(3600)에 제공할 수 있다.
비휘발성 메모리(NVM)는 기준 전압들(V_REFa, V_REFb)을 생성하는데 사용되는 파라미터들, 예컨대 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)를 저장할 수 있고, 집적 회로(3000)에 공급되는 전력이 차단되더라도 온도 계수(T_COEF), 오프셋 계수(O_COEF) 및 오프셋 코드(O_CODE)는 소실되지 아니할 수 있다.
온도 센서(3500)는 집적 회로(3000)의 온도를 감지할 수 있고, 감지된 온도에 대응하는 디지털 신호로서 온도 코드(T_CODE)를 생성할 수 있다. 전력 공급 회로(3700)는 집적 회로(3000)의 외부로부터 공급되는 전력으로부터 전원 전압 또는 전원 전류를 생성할 수 있고, 집적 회로(3000)의 구성요소들에 제공할 수 있다.
기준 전압 생성기(3600)는 제어 로직(3300)으로부터 수신된 파라미터들(PAR) 및 온도 센서(3500)로부터 수신된 온도 코드(T_CODE)를 디지털적으로 연산함으로써 기준 전압들(V_REFa 및 V_REFb)을 생성할 수 있다. 전력 공급 회로(3700)로 제공되는 기준 전압(V_REFa)은 전력 공급 회로(3700)가 생성하는 전원 전압 또는 전원 전류의 크기를 결정하는데 사용될 수 있다. 또한 데이터 기입/독출 회로(3200)에 제공되는 기준 전압(V_REFb)은 데이터 기입을 위한 프로그램 전압의 크기를 결정하거나, 데이터 독출을 위한 독출 전압의 크기를 결정하는데 사용될 수 있다.
기준 전압들(V_REFa, V_REFb)을 제공받는 전력 공급 회로(3700) 및 데이터 기입/독출 회로(3200)는 온도 변화에 따라 변하는 특성을 가지는 소자들을 포함할 수 있고, 기준 전압 생성기(3600)는 소자들의 특성을 보상하기 위하여 정확한 기준 전압들(V_REFa, V_REFb)을 제공할 수 있다. 이에 따라, 집적 회로(3000)에서 구성요소들은 전력 공급 회로(3700)에 의해서 정확한 전원 전압 또는 전원 전류를 공급받을 수 있고, 데이터 기입/독출 회로(3200)에 의해서 정상적인 데이터의 기입 및 독출 동작이 보장될 수 있다.
도 15는 본 개시의 예시적 실시예에 따른 집적 회로(4000)의 예시를 나타내는 도면이다. 본 개시의 예시적 실시예에 따라, 집적 회로(4000)는 복수의 적층된 반도체 칩들(4100 내지 4500)을 포함할 수 있다. 예를 들면, 도 14에 도시된 바와 같이, 집적 회로(4000)는 반도체 메모리 장치일 수 있고, 인터페이스 칩(4100) 및 복수의 메모리 칩들(4200 내지 4500)을 포함할 수 있다. 인터페이스 칩(4100) 및 복수의 메모리 칩들(4200 내지 4500)은 관통 실리콘 비아(through silicon via; TSV)(4600)를 통해서 연결될 수 있다.
복수의 메모리 칩들(4200 내지 4500) 각각은 메모리 셀 어레이를 포함할 수 있고, 인터페이스 칩(4100)은 온도 센서, 파라미터 저장부 및 기준 전압 생성기를 포함할 수 있다. 인터페이스 칩(4100)에 포함된 기준 전압 생성기는 전술된 본 개시의 예시적 실시예들 중 어느 하나에 따라 동작할 수 있다. 즉, 기준 전압 생성기는 온도 센서로부터 수신된 온도 코드 및 파라미터 저장부로부터 수신된 파라미터들을 디지털적으로 연산함으로써 기준 코드를 계산할 수 있고, 기준 코드를 변환함으로써 기준 전압을 생성할 수 있다.
도 16은 본 개시의 예시적 실시예에 따른 집적 회로를 포함하는 메모리 모듈(200)을 나타내는 도면이다. 본 개시의 예시적 실시예에 따른 집적 회로는 메모리 장치로서, DRAM일 수 있다. 메모리 모듈(200)은 SIMM(Single in-line memory module), DIMM(Dual in-line memory module), SO-DIMM(Small-outline DIMM), UDIMM(Unbuffered DIMM), FBDIMM(Fully-buffered DIMM), RBDIMM(Rank-buffered DIMM), LRDIMM(Load-reduced DIMM), mini-DIMM 및 micro-DIMM 등에 적용될 수 있다.
도 16에 도시된 바와 같이, 메모리 모듈(200)은 인쇄 회로 기판(210), DRAM 칩들(220), 버퍼 칩(230) 및 커넥터(240)를 포함할 수 있다. 복수의 DRAM 칩들(220) 및 버퍼 칩(230)은 커넥터(240)를 통해서 메모리 모듈(200) 외부의 메모리 컨트롤러와 통신할 수 있다.
복수의 DRAM 칩들(220) 각각은 온도 센서, 파라미터 저장부 및 기준 전압 생성기를 포함할 수 있다. DRAM 칩들(220) 각각에 포함된 기준 전압 생성기는 전술된 본 개시의 예시적 실시예들 중 어느 하나에 따라 동작할 수 있다. 즉, 기준 전압 생성기는 온도 센서로부터 수신된 온도 코드 및 파라미터 저장부로부터 수신된 파라미터들을 디지털적으로 연산함으로써 기준 코드를 계산할 수 있고, 기준 코드를 변환함으로써 기준 전압을 생성할 수 있다.
버퍼 칩(230)은 복수의 DRAM 칩들(220)와 통신할 수 있고, 메모리 모듈(200) 외부로부터 수신되는 데이터나 메모리 모듈(200) 외부로 전송되는 데이터를 임시적으로 저장할 수 있다. 또한 버퍼 칩(230)은 메모리 모듈(200)의 외부로부터 외부 신호(EXT_SIG)를 수신할 수 있고, 복수의 DRAM 칩들(220)에 전달할 수 있다. 복수의 DRAM 칩들(220) 각각은 수신된 외부 신호(EXT_SIG)에 응답하여 파라미터 저장부에 파라미터들을 기입할 수 있다.
도 17은 본 개시의 예시적 실시예에 따른 컴퓨팅 시스템(300)을 도시하는 블록도이다. 도 17에 도시된 바와 같이, 컴퓨팅 시스템(300)은 중앙처리장치(310), 메모리 시스템(320), 사용자 인터페이스(330) 및 비휘발성 저장장치(340)를 포함할 수 있다. 중앙처리장치(310), 메모리 시스템(320), 사용자 인터페이스(330) 및 비휘발성 저장장치(340)는 버스(350)를 통해서 서로 통신할 수 있다. 도 17에 도시되지 않았으나, 컴퓨팅 시스템(300)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 컴퓨팅 시스템(300)은 퍼스널 컴퓨터 또는 서버로 구현될 수도 있고, 노트북 컴퓨터, 휴대폰, PDA(personal digital assistant) 및 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
중앙처리장치(310)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(310)는 마이크로프로세서(micro-processor), 그래픽 처리 장치(graphics processing unit; GPU)일수 있다. 중앙처리장치(310)는 버스(350)를 통하여 메모리 시스템(320), 사용자 인터페이스(330) 및 비휘발성 저장장치(340)와 통신을 수행할 수 있다. 중앙처리장치(310)는 주변 구성요소 상호연결(Peripheral Component Interconnect, PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 시스템(320)은 메모리 장치(321) 및 메모리 컨트롤러(322)를 포함할 수 있고, 컴퓨팅 시스템(300)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들면, 메모리 시스템(320)은 중앙처리장치(310)의 데이터 메모리로서 기능할 수 있고, DMA(direct memory access)등을 지원함으로써 버스(350)로부터 수신된 데이터를 저장하거나 저장된 데이터를 버스(350)로 전송할 수도 있다. 본 개시의 예시적 실시예에 따른 집적 회로는 메모리 장치(321)로서 메모리 시스템(320)에 포함될 수 있다. 즉, 메모리 장치(321)는 온도 센서, 파라미터 저장부 및 기준 전압 생성기를 포함할 수 있고, 기준 전압 생성기는 전술된 본 개시의 예시적 실시예들 중 어느 하나에 따라 동작할 수 있다. 즉, 기준 전압 생성기는 온도 센서로부터 수신된 온도 코드 및 파라미터 저장부로부터 수신된 파라미터들을 디지털적으로 연산함으로써 기준 코드를 계산할 수 있고, 기준 코드를 변환함으로써 기준 전압을 생성할 수 있다.
사용자 인터페이스(330)는, 사용자로부터 입력 신호를 수신하기 위하여 키보드, 키패드, 마우스 등과 같은 입력 수단을 포함할 수 있고, 사용자에게 출력 신호를 제공하기 위하여 프린터, 디스플레이 장치 등과 같은 출력 수단을 포함할 수 있다.
비휘발성 저장장치(340)는, 예컨대 EEPROM (non-volatile memory such as a Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(flash memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM (Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM (Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 반도체 메모리 장치를 포함할 수도 있고, 자기 디스크 등을 포함할 수도 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 집적 회로의 온도를 감지함으로써 온도 코드를 제공하는 온도 센서;
    상기 집적 회로의 온도에 의존하는 상기 기준 전압의 변화량을 디지털적으로 나타내는 온도 계수, 상기 온도 코드에 독립적인 상기 기준 전압의 오프셋을 보상하기 위한 오프셋 코드 및 상기 온도 코드에 의존하는 상기 기준 전압의 오프셋을 보상하기 위한 오프셋 계수를 제공하는 파라미터 저장부; 및
    상기 온도 코드, 상기 온도 계수, 상기 오프셋 코드 및 상기 오프셋 계수를 디지털적으로 연산함으로써 기준 전압을 생성하는 기준 전압 생성 회로를 포함하는 집적 회로.
  2. 제1항에 있어서,
    상기 파라미터 저장부는, 복수의 온도 계수들, 복수의 오프셋 코드들 및 적어도 하나의 오프셋 계수를 제공하고,
    상기 기준 전압 생성 회로는, 상기 온도 코드, 상기 복수의 온도 계수들, 상기 복수의 오프셋 코드들 및 상기 적어도 하나의 오프셋 계수를 디지털적으로 연산함으로써 복수의 기준 전압들을 제공하는 것을 특징으로 하는 집적 회로.
  3. 제2항에 있어서,
    상기 기준 전압 생성 회로는, 복수의 기준 코드들을 생성하는 복수의 디지털 연산 회로들 및 상기 복수의 기준 코드들을 변환함으로써 상기 복수의 기준 전압들을 생성하는 멀티-채널 디지털-아날로그 변환기를 포함하고,
    상기 복수의 디지털 연산 회로들 각각은, 상기 온도 코드, 상기 복수의 온도 계수들 중 하나, 상기 복수의 오프셋 코드들 중 하나 및 상기 적어도 하나의 오프셋 계수 중 하나를 디지털적으로 연산함으로써 상기 복수의 기준 코드들 중 하나를 생성하는 것을 특징으로 하는 집적 회로.
  4. 제3항에 있어서,
    상기 복수의 디지털 연산 회로들 각각은, 상기 복수의 온도 계수들 중 하나와 상기 적어도 하나의 오프셋 계수 중 하나를 가산하고, 상기 가산 합과 상기 온도 코드의 곱을 상기 오프셋 코드에 가산함으로써 상기 복수의 기준 코드들 중 하나를 생성하는 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서,
    상기 복수의 디지털 연산 회로들 각각은,
    상기 복수의 온도 계수들 중 하나 및 상기 적어도 하나의 오프셋 계수 중 하나를 가산하는 제1 가산기;
    상기 제1 가산기의 출력 및 상기 온도 코드를 승산하는 승산기; 및
    상기 승산기의 출력 및 상기 복수의 오프셋 코드들 중 하나를 가산하는 제2 가산기를 포함하는 것을 특징으로 하는 집적 회로.
  6. 제3항에 있어서,
    상기 멀티-채널 디지털-아날로그 변환기는, 직렬 연결된 복수의 저항들 및 상기 복수의 저항들이 형성하는 복수의 노드들 중 적어도 2개 이상의 노드들에 각각 연결된 복수의 아날로그 멀티플렉서들을 포함하고,
    상기 복수의 아날로그 멀티플렉서들 각각은, 상기 복수의 기준 코드들 중 하나에 기초하여 상기 적어도 2개 이상의 노드들 중 하나의 전압을 상기 복수의 기준 전압들 중 하나로서 출력하는 것을 특징으로 하는 집적 회로.
  7. 제3항에 있어서,
    상기 멀티-채널 디지털-아날로그 변환기는, 상기 복수의 기준 코드들을 각각 변환하는 복수의 싱글 채널 디지털-아날로그 변환기들을 포함하고,
    상기 복수의 싱글 채널 디지털-아날로그 변환기들 각각은, 기준 전류를 제공하는 전류원 및 상기 기준 전류가 통과하고 상기 복수의 기준 코드들 중 하나에 의해서 저항값이 변경되는 가변 저항을 포함하는 것을 특징으로 하는 집적 회로.
  8. 제3항에 있어서,
    상기 복수의 온도 계수들 각각은 대응하는 기준 전압이 제공되는 회로의 특성에 의존하고,
    상기 복수의 오프셋 코드들 및 상기 적어도 하나의 오프셋 계수는 상기 멀티-채널 아날로그 변환기의 특성에 의존하는 것을 특징으로 하는 집적 회로.
  9. 제1항에 있어서,
    상기 파라미터 저장부는 비휘발성 메모리를 포함하고,
    상기 비휘발성 메모리는, 상기 온도 계수, 상기 오프셋 코드 및 상기 오프셋 계수를 저장하는 것을 특징으로 하는 집적 회로.
  10. 제9항에 있어서,
    상기 비휘발성 메모리는 OTP(one time programmable) 메모리이고,
    상기 OTP 메모리는 상기 집적 회로의 테스트시 프로그램되는 것을 특징으로 하는 집적 회로.
  11. 제6항에 있어서,
    상기 비휘발성 메모리에 저장된 상기 온도 계수, 상기 오프셋 코드 및 상기 오프셋 계수는 상기 집적 회로의 외부로부터 수신되는 신호에 기초하여 갱신되는 것을 특징으로 하는 집적 회로.
  12. 제1항에 있어서,
    상기 집적 회로는 반도체 메모리 장치로서, 데이터 기입 독출 회로 및 전원 공급 회로를 더 포함하고,
    상기 기준 전압은 상기 데이터 기입 독출 회로 또는 상기 전원 공급 회로의 동작에 사용되는 것을 특징으로 하는 집적 회로.
  13. 집적 회로에서 기준 전압을 생성하는 기준 전압 생성 회로로서,
    상기 집적 회로의 온도를 나타내는 온도 코드, 상기 집적 회로의 온도에 의존하는 상기 기준 전압의 변화량을 디지털적으로 나타내는 온도 계수, 상기 온도 코드에 독립적인 상기 기준 전압의 오프셋을 보상하기 위한 오프셋 코드 및 상기 온도 코드에 의존하는 상기 기준 전압의 오프셋을 보상하기 위한 오프셋 계수를 디지털적으로 연산함으로써 기준 코드를 생성하는 디지털 연산 회로; 및
    상기 기준 코드를 변환함으로써 상기 기준 전압을 생성하는 디지털-아날로그 변환기를 포함하는 기준 전압 생성 회로.
  14. 제13항에 있어서,
    상기 디지털 연산 회로는, 상기 온도 계수와 상기 오프셋 계수를 가산하고, 상기 가산 합과 상기 온도 코드의 곱을 상기 오프셋 코드에 가산함으로써 상기 기준 코드를 생성하는 것을 특징으로 하는 기준 전압 생성 회로.
  15. 제14항에 있어서,
    상기 디지털 연산 회로는,
    상기 온도 계수 및 상기 오프셋 계수를 가산하는 제1 가산기;
    상기 제1 가산기의 출력 및 상기 온도 코드를 승산하는 승산기; 및
    상기 승산기의 출력 및 상기 오프셋 코드를 가산하는 제2 가산기를 포함하는 것을 특징으로 하는 기준 전압 생성 회로.
  16. 집적 회로에서 기준 전압을 생성하는 방법으로서,
    상기 집적 회로의 온도를 나타내는 온도 코드, 상기 집적 회로의 온도에 의존하는 상기 기준 전압의 변화량을 디지털적으로 나타내는 온도 계수, 상기 온도 코드에 독립적인 상기 기준 전압의 오프셋을 보상하기 위한 오프셋 코드 및 상기 온도 코드에 의존하는 상기 기준 전압의 오프셋을 보상하기 위한 오프셋 계수를 수신하는 단계;
    상기 온도 코드, 상기 온도 계수, 상기 오프셋 코드 및 상기 오프셋 계수를 디지털적으로 연산함으로써 기준 코드를 생성하는 단계; 및
    상기 기준 코드를 변환함으로써 상기 기준 전압을 생성하는 단계를 포함하는 기준 전압 생성 방법.
  17. 제16항에 있어서,
    상기 기준 코드를 생성하는 단계는,
    상기 온도 코드 및 상기 온도 계수를 승산하는 단계;
    상기 오프셋 코드 및 상기 오프셋 계수를 승산하는 단계; 및
    상기 온도 코드와 상기 온도 계수의 곱 및 상기 오프셋 코드와 상기 오프셋 계수의 곱을 가산하는 단계를 포함하는 것을 특징으로 하는 기준 전압 생성 방법.
  18. 제16항에 있어서,
    상기 집적 회로는 파라미터 저장부를 포함하고,
    상기 집적 회로의 온도를 감지함으로써 상기 온도 코드를 생성하는 단계; 및
    상기 파라미터 저장부로부터 상기 온도 계수, 상기 오프셋 코드 및 상기 오프셋 계수를 제공하는 단계를 더 포함하는 기준 전압 생성 방법.
  19. 제18항에 있어서,
    상기 파라미터 저장부는 비휘발성 메모리를 포함하고,
    상기 온도 계수, 상기 오프셋 코드 및 상기 오프셋 계수를 제공하는 단계는, 상기 비휘발성 메모리로부터 상기 온도 계수, 상기 오프셋 코드 및 상기 오프셋 계수를 독출하는 단계를 포함하는 것을 특징으로 하는 기준 전압 생성 방법.
  20. 제19항에 있어서,
    상기 집적 회로의 외부로부터 수신되는 신호에 기초하여 상기 비휘발성 메모리에 상기 상기 온도 계수, 상기 오프셋 코드 및 상기 오프셋 계수를 기입하는 단계를 더 포함하는 기준 전압 생성 방법.
KR1020150163983A 2015-11-23 2015-11-23 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법 KR102373545B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150163983A KR102373545B1 (ko) 2015-11-23 2015-11-23 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법
US15/265,872 US9874886B2 (en) 2015-11-23 2016-09-15 Circuit and method for generating reference voltage based on temperature coefficient
CN201611042252.6A CN106873703A (zh) 2015-11-23 2016-11-21 用于基于温度系数产生参考电压的电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150163983A KR102373545B1 (ko) 2015-11-23 2015-11-23 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20170059703A true KR20170059703A (ko) 2017-05-31
KR102373545B1 KR102373545B1 (ko) 2022-03-11

Family

ID=58721018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150163983A KR102373545B1 (ko) 2015-11-23 2015-11-23 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법

Country Status (3)

Country Link
US (1) US9874886B2 (ko)
KR (1) KR102373545B1 (ko)
CN (1) CN106873703A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101937263B1 (ko) * 2017-07-28 2019-04-09 현대오트론 주식회사 차량용 카메라를 위한 신호 처리 장치 및 그것의 동작 방법
KR20190090223A (ko) * 2018-01-24 2019-08-01 삼성전자주식회사 온도 감지 장치 및 온도-전압 변환기
KR20220077831A (ko) * 2020-12-02 2022-06-09 주식회사 텔레칩스 전원 관리 장치 및 그 동작 방법
US11815409B2 (en) 2020-06-10 2023-11-14 SK Hynix Inc. Temperature sensor, memory device and method for controlling the temperature sensor

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10473531B2 (en) * 2017-09-05 2019-11-12 Novatek Microelectronics Corp. Temperature sensor and method of detecting temperature
CN108182957B (zh) * 2018-01-19 2023-10-03 上海磁宇信息科技有限公司 一种使用参考电压的mram读出电路
FR3080236A1 (fr) * 2018-04-17 2019-10-18 STMicroelectronics (Alps) SAS Alimentation a decoupage
US10965212B2 (en) 2018-04-17 2021-03-30 STMicroelectronics (Alps) SAS Switched-mode power supply with bypass mode
KR102523129B1 (ko) * 2018-06-08 2023-04-20 삼성전자주식회사 읽기/프로그램/소거 전압을 생성하기 위한 보상 회로
KR102552875B1 (ko) 2018-12-03 2023-07-10 삼성전자주식회사 동적 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
CN111684235A (zh) * 2019-01-09 2020-09-18 深圳市大疆创新科技有限公司 温度数据处理方法及装置、测距系统和移动终端
US11320322B2 (en) * 2019-04-09 2022-05-03 Winbond Electronics Corp. Temperature sensor evaluation method
US10839888B1 (en) * 2019-07-22 2020-11-17 Micron Technology, Inc. Interpolation-based temperature-dependent power supply generation
US11061452B2 (en) * 2019-09-13 2021-07-13 Silicon Laboratories Inc. Integrated circuit with enhanced operation over operating ranges utilizing a process signal to fine tune a voltage boosting operation
CN110889242B (zh) * 2019-12-10 2023-10-20 深圳市联洲国际技术有限公司 Apd电压的调整方法、装置、存储介质及onu设备
US20210325261A1 (en) * 2020-04-16 2021-10-21 Macronix International Co., Ltd. Temperature sensor and memory device having same
JP6890701B1 (ja) * 2020-05-19 2021-06-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． コードシフト算出回路およびコードシフト値の算出方法
US11676669B2 (en) * 2021-03-18 2023-06-13 Macronix International Co., Ltd. Piecewise linear and trimmable temperature sensor
CN113358235A (zh) * 2021-05-25 2021-09-07 深圳市航顺芯片技术研发有限公司 温度计算方法、微控制器、测试系统及可读存储介质
CN116841338A (zh) * 2023-05-31 2023-10-03 探维科技(苏州)有限公司 电源输出精度的控制方法及其相关设备
CN116743124A (zh) * 2023-06-28 2023-09-12 上海极海盈芯科技有限公司 阈值产生电路、芯片和装置
CN116560431A (zh) * 2023-07-11 2023-08-08 上海飞斯信息科技有限公司 一种高速运行的自主可控计算机性能控制系统
CN117666693B (zh) * 2024-01-31 2024-04-05 悦芯科技股份有限公司 一种高精度可调基准电压源

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006500866A (ja) * 2002-09-26 2006-01-05 アナログ デバイシーズ インク デジタル補正集積回路およびデジタルアナログコンバータ（ｄａｃ）
JP2010098050A (ja) * 2008-10-15 2010-04-30 Renesas Technology Corp 内部電圧発生回路
US20100195412A1 (en) * 2009-02-02 2010-08-05 Elpida Memory, Inc. Semiconductor device, method for controlling the same, and semiconductor system

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514863C (zh) * 2002-09-26 2009-07-15 阿纳洛格装置公司 集成的数字校准电路和数模转换器(dac)
JP4357351B2 (ja) * 2004-04-23 2009-11-04 株式会社東芝 不揮発性半導体記憶装置
US7398173B2 (en) * 2005-05-04 2008-07-08 Ami Semiconductor, Inc. Providing nonlinear temperature compensation for sensing means by use of Padé approximant function emulators
US7279960B1 (en) * 2005-08-30 2007-10-09 National Semiconductor Corporation Reference voltage generation using compensation current method
US20070105516A1 (en) * 2005-11-10 2007-05-10 Hickman Barton T Automatic compensation of gain versus temperature
KR100851989B1 (ko) 2006-10-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법
JP4475340B2 (ja) * 2008-03-21 2010-06-09 セイコーエプソン株式会社 温度補償回路
US20100002747A1 (en) * 2008-07-03 2010-01-07 Bosch Enrique Company System and method for n'th order digital piece-wise linear compensation of the variations with temperature of the non-linearities for high accuracy digital temperature sensors in an extended temperature range
TWI367412B (en) * 2008-09-08 2012-07-01 Faraday Tech Corp Rrecision voltage and current reference circuit
US7889575B2 (en) * 2008-09-22 2011-02-15 Sandisk Corporation On-chip bias voltage temperature coefficient self-calibration mechanism
US20100311362A1 (en) * 2009-06-05 2010-12-09 Yi-Bin Lee Gain compensation device over temperature and method thereof
US8213255B2 (en) * 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
KR20120043522A (ko) 2010-10-26 2012-05-04 에스케이하이닉스 주식회사 반도체 메모리 소자의 내부 전압 발생기
DE102011056141A1 (de) 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
JP5635935B2 (ja) * 2011-03-31 2014-12-03 ルネサスエレクトロニクス株式会社 定電流生成回路、これを含むマイクロプロセッサ及び半導体装置
US8334796B2 (en) 2011-04-08 2012-12-18 Sandisk Technologies Inc. Hardware efficient on-chip digital temperature coefficient voltage generator and method
CN103155386B (zh) * 2011-07-06 2016-08-17 富士电机株式会社 功率半导体器件的电流校正电路和电流校正方法
TWI452459B (zh) * 2011-07-07 2014-09-11 Novatek Microelectronics Corp 溫度係數電流觸發產生器及溫度係數電流觸發產生模組
JP5878340B2 (ja) * 2011-11-15 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及びセンサシステム
US8710898B1 (en) 2012-10-17 2014-04-29 Lattice Semiconductor Corporation Triple-trim reference voltage generator
US9323274B2 (en) 2012-11-28 2016-04-26 Ati Technologies Ulc Self-calibrating digital bandgap voltage and current reference
US9739669B2 (en) * 2012-12-10 2017-08-22 Microchip Technology Incorporated Temperature sensor peripheral having independent temperature coefficient and offset adjustment programmability
KR20140080725A (ko) 2012-12-14 2014-07-01 에스케이하이닉스 주식회사 음전압 조절 회로 및 이를 포함하는 전압 생성 회로
US8981817B2 (en) 2013-06-25 2015-03-17 Stmicroelectronics International N.V. Operating conditions compensation circuit
US10120398B2 (en) * 2014-03-28 2018-11-06 Infineon Technologies Ag Temperature dependent current limiting
US9817428B2 (en) * 2015-05-29 2017-11-14 Synaptics Incorporated Current-mode bandgap reference with proportional to absolute temperature current and zero temperature coefficient current generation
US9331707B1 (en) * 2015-07-28 2016-05-03 Ixys Corporation Programmable temperature compensated voltage generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006500866A (ja) * 2002-09-26 2006-01-05 アナログ デバイシーズ インク デジタル補正集積回路およびデジタルアナログコンバータ（ｄａｃ）
JP2010098050A (ja) * 2008-10-15 2010-04-30 Renesas Technology Corp 内部電圧発生回路
US20100195412A1 (en) * 2009-02-02 2010-08-05 Elpida Memory, Inc. Semiconductor device, method for controlling the same, and semiconductor system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101937263B1 (ko) * 2017-07-28 2019-04-09 현대오트론 주식회사 차량용 카메라를 위한 신호 처리 장치 및 그것의 동작 방법
KR20190090223A (ko) * 2018-01-24 2019-08-01 삼성전자주식회사 온도 감지 장치 및 온도-전압 변환기
US11815409B2 (en) 2020-06-10 2023-11-14 SK Hynix Inc. Temperature sensor, memory device and method for controlling the temperature sensor
KR20220077831A (ko) * 2020-12-02 2022-06-09 주식회사 텔레칩스 전원 관리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
KR102373545B1 (ko) 2022-03-11
US9874886B2 (en) 2018-01-23
CN106873703A (zh) 2017-06-20
US20170147019A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
KR102373545B1 (ko) 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법
CN106370314B (zh) 半导体装置、温度传感器和存储装置
US8970234B2 (en) Threshold-based temperature-dependent power/thermal management with temperature sensor calibration
US8646969B2 (en) Apparatus and methods for temperature calibration and sensing
KR102011138B1 (ko) 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
KR20120056424A (ko) 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
CN108027414B (zh) 片上参数测量
US20080310221A1 (en) Reference current sources
KR101541706B1 (ko) 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
KR20100065364A (ko) 시스템 영향을 제거하기 위한 메모리 제어기 자체 교정
KR20120077521A (ko) Ｅｃｃ를 이용하는 메모리 장치 및 그 시스템
US10049757B2 (en) Techniques for dynamically determining performance of read reclaim operations
KR102374841B1 (ko) 가변 전압 발생 회로 및 이를 포함하는 메모리 장치
US11488641B2 (en) Memory device including variable reference resistor and method of calibrating the variable reference resistor
US8516183B2 (en) Method of estimating read level for a memory device, memory controller therefor, and recording medium
US11342010B2 (en) Managing bit line voltage generating circuits in memory devices
US20170269620A1 (en) Voltage regulator and integrated circuit including the same
KR20170006640A (ko) 클럭 신호 발생 장치 및 이를 포함하는 메모리 장치
US9601209B2 (en) Voltage generator and semiconductor memory device
US10613571B2 (en) Compensation circuit for generating read/program/erase voltage
JP2002343868A (ja) 内部電圧発生回路、不揮発性メモリ装置および半導体集積回路装置
US8259513B2 (en) Internal voltage generator
JP2006053089A (ja) 電池残量表示装置およびこれを用いた電池残量表示システム
KR20190059184A (ko) 온도 센서를 구성하기 위한 전자 회로
US11514990B1 (en) Two way single VREF trim for fully differential CDAC for accurate temperature sensing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant