KR20170054277A - 분포 평균에 관한 전압 분포의 각각의 측 상에서의 별개의 특성화를 이용한 적응형 판독 임계 전압 추적 - Google Patents

분포 평균에 관한 전압 분포의 각각의 측 상에서의 별개의 특성화를 이용한 적응형 판독 임계 전압 추적 Download PDF

Info

Publication number
KR20170054277A
KR20170054277A KR1020160143673A KR20160143673A KR20170054277A KR 20170054277 A KR20170054277 A KR 20170054277A KR 1020160143673 A KR1020160143673 A KR 1020160143673A KR 20160143673 A KR20160143673 A KR 20160143673A KR 20170054277 A KR20170054277 A KR 20170054277A
Authority
KR
South Korea
Prior art keywords
read threshold
threshold voltage
distribution
standard deviation
memory
Prior art date
Application number
KR1020160143673A
Other languages
English (en)
Inventor
선다라라잔 산카라나라야난
에리히 에프. 하라치
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20170054277A publication Critical patent/KR20170054277A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5632—Multilevel reading using successive approximation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

분포 평균에 관한 전압 분포의 각각의 측 상에서의 별개의 특성화를 이용하는 적응형 판독 임계 전압 추적을 위한 방법들 및 장치가 제공된다. 메모리에 대한 판독 임계 전압은, 복수의 판독 임계 전압들을 사용하는 셀들로부터 판독되는 데이터 값의 분포 및 메모리 레벨들의 통계학적 분포의 타입에 적어도 부분적으로 기초하여 2개의 인접 메모리 레벨들의 통계학적 특성들을 결정하고 ― 2개의 인접 메모리 레벨들의 통계학적 특성들은, 통계학적 분포의 적어도 하나의 평균에 관한 2개의 측들 상에서 독립적으로 특성화됨 ―; 2개의 인접 메모리 레벨들의 통계학적 특성들을 사용함으로써 2개의 인접 메모리 레벨들과 연관된 조정된 판독 임계 전압을 컴퓨팅하고; 그리고 조정된 판독 임계 전압에 기초하여 판독 임계 전압을 업데이트함으로써 조정된다. 조정은, 하나 또는 그 초과의 판독 에러들에 대한 응답으로 선택적으로 수행된다.

Description

분포 평균에 관한 전압 분포의 각각의 측 상에서의 별개의 특성화를 이용한 적응형 판독 임계 전압 추적{ADAPTIVE READ THRESHOLD VOLTAGE TRACKING WITH SEPARATE CHARACTERIZATION ON EACH SIDE OF VOLTAGE DISTRIBUTION ABOUT DISTRIBUTION MEAN}
본 기술분야는 일반적으로 고체 상태(solid state) 저장 매체에 관한 것으로, 더 상세하게는, 그러한 고체 상태 저장 매체에 대한 판독 임계 전압들에 관한 것이다.
고체 상태 저장 디바이스들은 데이터를 저장하기 위해 아날로그 메모리 셀들을 사용한다. 각각의 메모리 셀은, 전기 전압과 같은 저장 값을 저장한다. 저장 값은, 메모리 셀에 저장된 정보를 표현한다. 대부분의 고체 상태 저장 디바이스들은, 메모리 셀의 판독 전압 레벨에 기초하여 메모리 셀이 저장할 수 있는 상이한 바이너리(binary) 값들 사이를 구별한다. 각각의 메모리 셀에 대한 가능한 저장 값들의 범위는 통상적으로 임계 영역들로 분할되며, 각각의 영역은, 판독 임계 전압에 의해 분리되고 하나 또는 그 초과의 데이터 비트 값들에 대응한다. 이상적으로는, 주어진 고체 상태 저장 디바이스 내의 메모리 셀들 전부는, 저장된 로직 비트 값들에 대해 동일한 판독 임계 전압들을 갖는다. 그러나, 실제로는, 가우시안(Gaussian) 분포와 유사한, 판독 임계 전압 축에 따른 확률 분포들(예컨대, "판독 임계 전압 분포들")의 셀들에 걸쳐 판독 임계 전압들이 상이하다.
부가하여, 고체 상태 저장 디바이스들은 시간에 걸쳐 시프팅(shift)할 수 있다. 예를 들어, 메모리 셀 누설, 메모리 셀 손상, 및 메모리 셀들에 대한 다른 장애들은, 메모리 셀들의 판독 전압 레벨들을 변경할 수 있다. 따라서, 판독 임계 전압들은 시간에 걸쳐 시프팅할 수 있다. 메모리 셀들이 시간에 걸쳐 사용됨에 따른 노화(age)에 따라 누설 및 다른 장애들의 레이트(rate) 또한 증가할 수 있다. 메모리 셀의 판독 전압 레벨이 판독 임계 전압을 지나 시프팅되면, 메모리 셀로부터 판독되는 데이터의 값이 메모리 셀에 기입되었던 데이터의 값과 상이하기 때문에, 데이터 에러가 발생한다.
원하는 성능 레벨을 유지하도록 판독 임계 전압에서의 변화들에 적응하기 위한 다수의 기술들이 제시 또는 제안되었다. 기존의 적응형 추적 알고리즘들은, 고체 상태 저장 채널에서의 변동들을 추적하고, 그 결과로서, 업데이트된 채널 파라미터들의 세트를 유지하는 것을 돕도록 설계된다. 업데이트된 채널 파라미터들은, 예를 들어, 판독 임계 전압들을 조정하기 위해 사용된다.
"Optimization of Read Thresholds for Non-Volatile Memory"이라는 명칭으로 2012년 6월 26일자로 출원되고 인용에 의해 본원에 통합되는 미국 공개 특허 출원 제 2013/0343131호는 판독 임계 전압들을 적응시키기 위한 기술들을 개시한다. 그러한 기존의 적응형 추적 알고리즘들은 고체 상태 저장 디바이스들의 성능을 개선하는 것을 돕지만, 그러한 알고리즘들은, 극복한다면 고체 상태 저장 디바이스들의 신뢰성 및 성능을 추가로 개선할 수 있는 하나 또는 그 초과의 제한들로부터 어려움을 겪는다. 예를 들어, 미국 공개 특허 출원 제 2013/0343131호에 설명된 기술들은, 고체 상태 저장 디바이스들의 디폴트(default) 판독 임계 전압들 간의 갭(gap)들이 알려져 있다고 가정한다. 일반적으로, 갭들은, 다양한 수집된 통계들 간의 공통 스케일을 보장하는 상수 값들이다. 몇몇 고체 상태 저장소 제공자들은 갭들에 대한 정보를 제공하지만, 다른 제공자들은 그러한 정보를 제공하지 않는다.
따라서, 고체 상태 저장 디바이스들의 디폴트 판독 임계 전압들 간의 갭을 추정하고 그에 의해 디코딩 성능을 개선하는, 판독 임계 전압들을 적응시키기 위한 개선된 기술들에 대한 필요성이 존재한다. 추가로, 분포의 평균에 관하여 주어진 분포의 각각의 측을 별개로 특성화함으로써 개선된 강건성(robustness)으로 판독 임계 전압들을 컴퓨팅(compute)하는 기술들에 대한 필요성이 존재한다.
본 발명의 예시적인 실시예들은, 분포 평균에 관한 전압 분포의 각각의 측에 대한 별개의 특성화를 이용한 적응형 판독 임계 전압 추적을 위한 방법들 및 장치를 제공한다. 일 실시예에서, 메모리에 대한 판독 임계 전압을 조정하기 위한 예시적인 방법은, 복수의 판독 임계 전압들을 사용하여 셀들로부터 판독되는 데이터 값들의 분포 및 메모리 레벨들의 통계적 분포의 타입에 적어도 부분적으로 기초하여 2개의 인접 메모리 레벨들의 통계적 특성들을 결정하는 단계 ― 2개의 인접 메모리 레벨들의 통계적 특성들은, 통계적 분포의 적어도 하나의 평균에 관하여 2개의 측들 상에서 독립적으로 특성화됨 ―; 2개의 인접 메모리 레벨들의 통계적 특성들을 사용함으로써 2개의 인접 메모리 레벨들과 연관된 조정된 판독 임계 전압을 컴퓨팅하는 단계; 및 조정된 판독 임계 전압에 기초하여 판독 임계 전압을 업데이트하는 단계를 포함한다. 조정은, 하나 또는 그 초과의 판독 에러들에 대한 응답으로 선택적으로 수행된다.
하나 또는 그 초과의 예시적인 실시예들에서, 하나의 메모리 레벨의 통계적 분포는, 제 1 평균 값 및 제 1 표준 편차 값에 의해 제 1 측 상에서 그리고 제 2 평균 값 및 제 2 표준 편차 값에 의해 제 2 측 상에서 특성화된다. 제 1 평균 값 및 제 1 표준 편차 값은 제 1 측의 통계로부터 획득되고, 제 2 평균 값 및 제 2 표준 편차 값은 제 2 측의 통계로부터 획득된다.
하나 또는 그 초과의 예시적인 실시예들에서, 하나의 메모리 레벨의 통계적 분포는, 제 1 표준 편차 값 및 단일 평균 값에 의해 단일 평균 값에 관하여 제 1 측 상에서 그리고 단일 평균 값 및 제 2 표준 편차 값에 의해 제 2 측 상에서 특성화된다. 방법은 선택적으로, 2개의 인접 디폴트 판독 임계 전압들 간의 갭을 추정하는 단계를 더 포함하며, 2개의 인접 메모리 레벨들의 통계적 특성들은 추가로 갭에 기초한다.
디폴트 판독 임계 전압들 간의 갭 추정 및/또는 분포 평균에 관한 전압 분포의 각각의 측 상에서의 별개의 특성화로 판독 임계 전압들을 적응시키기 위한 개시된 예시적인 기술들은, 플래시 메모리 디바이스의 특성에 의존하여, 앞서 설명된 종래의 기술들과 연관된 문제들 중 하나 또는 그 초과를 극복한다. 본 발명의 이들 및 다른 특성들 및 이점들은, 다음의 상세한 설명 및 첨부된 도면들로부터 더 용이하게 명백해질 것이다.
도 1은, 본 발명의 적어도 하나의 예시적인 실시예에 따른 예시적인 제어기-기반 판독 임계 전압 조정 기술들을 포함하는 예시적인 고체 상태 저장 메모리 시스템을 예시한다.
도 2는, 예시적인 MLC 고체 상태 저장 디바이스에 대한 3개의 예시적인 판독 임계 전압들을 예시한다.
도 3 내지 도 6은, 본 발명의 실시예들에 따른 판독 임계 전압 조정 프로세스들의 예시적인 구현들을 예시하는 흐름도들이다.
도 7은, 본 발명의 하나 또는 그 초과의 실시예들의 적어도 부분을 구현하는데 사용될 수 있는 예시적인 프로세싱 플랫폼을 예시한다.
예시적인 고체 상태 저장 디바이스들 및 연관된 제어기들, 판독 채널들, 및 다른 프로세싱 디바이스들을 참조하여 본 발명의 예시적인 실시예들이 본원에서 설명될 것이다. 그러나, 본 발명은, 도시된 특정한 예시적인 시스템 및 디바이스 구성들에 대해 사용되도록 제한되지는 않는다는 것이 인식될 것이다. 따라서, 본원에서 사용되는 바와 같은 용어 "고체 상태 저장 디바이스"는, 예를 들어, 플래시 메모리 디바이스들을 포괄하도록 광범위하게 해석되는 것으로 의도된다.
위에 언급된 바와 같이, 가우시안 분포와 유사한, 판독 임계 전압 축에 따른 확률 분포들(예컨대, "판독 임계 전압 분포들")의 셀들에 걸쳐 판독 임계 전압들은 상이하다. 가우시안-형 분포는, 잘-알려진 방식으로 평균 및 표준 편차(즉, 분산)에 의해 특성화될 수 있다.
설명될 바와 같이, 본 발명은, 하나 또는 그 초과의 예시적인 실시예들에서, 분포의 평균에 관하여 주어진 분포의 각각의 측을 별개로 특성화함으로써 개선된 강건성으로 판독 임계 전압들을 컴퓨팅하기 위한 방법들 및 장치를 제공한다. 별개의 특성화는, 내구성(endurance) 및/또는 리텐션(retention) 효과들 이후의 전압 분포들이 대칭적이지 않다는 사실(즉, 분포의 각각의 측이 서로 상이함)에 의해 필요하게 된다.
본 발명의 일 예시적인 양상에 따르면, 메모리 레벨은, 메모리 레벨의 통계적 분포의 평균에 관하여 2개의 측들(종종 "테일(tail)"들로 지칭됨) 상에서 독립적으로 특성화된다. 일 예시적인 실시예에서, 각각의 통계적 분포를 특성화하기 위해 2개의 표준 편차들 및 적어도 하나의 평균이 사용된다. 이러한 특징은, 수집된 고체 상태 저장 데이터로부터 관측되는 분포들이 자신의 평균에 관하여 비대칭을 나타내기 때문에 성능을 개선할 것이다. 다른 이점들 중에서도, 평균에 관하여 2개의 측들 상에서 메모리 레벨을 독립적으로 특성화하는 것은, 2개의 인접 메모리 레벨들에 대한 분포들이 교차하는 크로스오버(crossover) 포인트의 더 정확한 추정을 제공한다.
이러한 방식에서, 예시적인 소프트(soft) LDPC(low-density parity-check) 디코더에 대한 개선된 LLR(log-likelihood ratio) 할당들이 컴퓨팅될 수 있다. 앞서와 같이, LLR 할당들은 기저 분포에서의 비대칭성에 충실하게(true to) 유지될 수 있다. 부가하여, 평균에 관하여 2개의 측들 상에서 메모리 레벨을 독립적으로 특성화함으로써, 개선된 강건성으로 판독 임계 전압들이 컴퓨팅될 수 있다.
본 발명의 추가적인 양상에 따르면, 하나 또는 그 초과의 예시적인 실시예들에서, 디폴트 판독 임계 전압들 간의 갭들이 추정된다. 따라서, 고체 상태 저장 디바이스들의 2개의 인접 디폴트 판독 임계 전압들 간의 갭을 추정함으로써 판독 임계 전압들을 적응시키기 위한 예시적인 방법들 장치가 제공된다. 디폴트 판독 임계 전압들 간의 갭은, 실제의 전압들에 대한 액세스의 부재로 인해 특정 플래시 군들에서는 직접 컴퓨팅될 수 없다. 이용가능한 판독들은 종종 판독 윈도우(window) 내로 정규화된 오프셋(offset) 값들이다.
적어도 하나의 예시적인 실시예는, 갭 추정들의 품질을 제어하는 것에 관해 유연성(flexibility)을 제공한다. 높은 품질의 추정치들은 감소된 추정 성공 레이트로 이어질 것이다. 다른 잠재적 이점들 중에서도, 본 발명의 양상들에 따라 추정된 디폴트 판독 임계 전압들 간의 갭들은, 개선된 판독 임계 전압들 및 LLR 할당들이 컴퓨팅되게 한다.
도 1은, 본 발명의 일 예시적인 실시예에 따른 예시적인 제어기-기반 판독 임계 전압 조정 기술들을 포함하는 예시적인 고체 상태 저장 메모리 시스템(100)을 예시한다. 도 1에 도시된 바와 같이, 예시적인 고체 상태 저장 메모리 시스템(100)은, 인터페이스에 의해 연결되는, 고체 상태 저장소 제어 시스템(110) 및 고체 상태 저장 메모리 블록(160)을 포함한다. 예시적인 고체 상태 저장소 제어 시스템(110)은, 통상적으로 하나 또는 그 초과의 집적 회로들 상의, 고체 상태 저장소 제어기(120) 및 판독 채널(125)을 포함한다.
용어 "판독 채널"은 기입 채널을 또한 포괄할 수 있다는 것을 유의한다. 예시적인 판독 채널(125)은, 신호 프로세싱 유닛(130), 인코더/디코더 블록(140), 및 하나 또는 그 초과의 버퍼들(145)을 포함한다. 대안적인 실시예에서, 인코더/디코더 블록(140) 및 몇몇 버퍼들(145)은 고체 상태 저장소 제어기(120) 내부에 구현될 수 있다. 인코더/디코더 블록(140) 및 버퍼들(145)은, 예를 들어, 잘-알려진 상업적으로 이용가능한 기술들 및/또는 제품들을 사용하여 구현될 수 있다.
예시적인 신호 프로세싱 유닛(130)은, 예를 들어, 도 3 및 도 4와 함께 그리고 "판독 임계치들, 갭 값들(필요한 경우), 평균 및 표준 편차 추정"이라는 명칭의 섹션에서 아래에 추가로 논의되는 하나 또는 그 초과의 판독 임계 전압 조정 프로세스들(135)을 구현하는 하나 또는 그 초과의 프로세서들을 포함한다. 예시적인 고체 상태 저장 메모리 블록(160)은, 잘-알려진 상업적으로 이용가능한 기술들 및/또는 제품들을 사용하여 각각이 구현될 수 있는 하나 또는 그 초과의 버퍼들(110) 및 메모리 어레이(170)를 포함한다.
서론
단일-레벨 셀(SLC; Single-level cell) 고체 상태 저장 디바이스들은, 예를 들어, 메모리 셀 당 하나의 비트(또는 2개의 가능한 메모리 상태들)를 저장한다. 반면, 멀티-레벨 셀(MLC; Multi-level cell) 고체 상태 저장 디바이스들은, 메모리 셀 당 2개 또는 그 초과의 비트들을 저장한다(즉, 각각의 셀이 4개 또는 그 초과의 프로그래밍가능 상태들을 가짐). MLC 고체 상태 저장 디바이스들의 더 상세한 논의에 대하여, 예를 들어, 인용에 의해 본원에 통합되는, 2011년 8월 31일자로 출원된 "Methods and Apparatus for Storing Data in a Multi-Level Cell Flash Memory Device with Cross-Page Sectors, Multi-Page Coding and Per-Page Coding"이라는 명칭의 미국 특허 출원 일련번호 제 12/920,407호(지금은 미국 특허 제 8,724,381호)를 참조한다.
사용자 데이터의 페이지는, 대략 동일한 수의 바이너리 1들 및 바이너리 0들을 갖는 시퀀스(sequence)를 획득하도록 충분히 스크램블링(scramble)된다는 것이 가정된다. 당업자에게 명백할 바와 같이, 이러한 조건을 보장할 수 없는 애플리케이션에서, 고정된(fixed)(그리고 선험적으로 알려져 있는) 개수의 바이너리 1들 및 0들이 이용될 수 있다.
비트 시퀀스의 디스패리티(Disparity)는 통상적으로, 시퀀스의 길이에 대한 바이너리 1들의 수의 비로서 정의된다. 비트 시퀀스 내의 바이너리 1들의 수는 종종, 시퀀스의 가중치(weight)로 지칭된다. 소프트 판독 재시도들의 맥락에서 디스패리티 메트릭을 설명하려는 시도로, SLC를 고려한다. 당업자에 의해 명백할 바와 같이, SLC 가정은 편의성을 위해서이며, 그 취급은 MLC들로 용이하게 확장된다.
SLC는, 종종 소프트 판독 동작들로 지칭되는 다수의 판독 동작들로 추론(deduce)될 수 있는 셀 전압(y로 표현함) 및 전하들의 형태로 단일 비트 x = {0,1}을 저장한다. 예시적인 고체 상태 저장 디바이스 채널의 일 예시적인 모델에서, x = 1(0)을 조건으로 하는 y는 정상적으로는 평균 μ1(μ2) 및 표준 편차 σ1(σ2)로 분포된다. 소프트 전압 y에 대해, 소프트 판독 동작들은 실제 전압을 제공하는 것이 아니라 최대 전압 및 최소 전압을 갖는 전압 범위를 제공한다는 것을 유의한다. VREF에서의 단일 판독 동작(예컨대, 하드(hard) 판독 동작)에 대해, 다음과 같이 2개의 영역들(또는 전압 범위들)이 생성된다.
Figure pat00001
, 또는
Figure pat00002
.
전압들 V1 및 V2에서의 2개의 판독 동작들에 대해, 다음과 같이 3개의 영역들이 생성된다.
Figure pat00003
, 또는
Figure pat00004
, 또는
Figure pat00005
.
일반적으로, 영역들의 수는 총 판독 동작들의 수보다 하나 더 많다.
도 2는 예시적인 MLC 고체 상태 저장 디바이스에 대한 3개의 예시적인 판독 임계 전압들을 예시한다. 예시적인 판독 임계 전압 축은, 오른편으로 증가하는 포지티브 전압으로 도시된다. 더 큰 파퓰레이션(population)의 비-휘발성 메모리들에 대해 도면이 더 일반적으로 적용되도록, 절대 척도는 도시되지 않으며, 어떠한 기준 포인트들도 식별되지 않는다.
도 2에 도시된 예시적인 실시예에서, 예시적인 그레이(Gray) 코드 맵핑에 대하여, 4개의 대응하는 영역들(또는 상태들)이 3개의 디폴트(즉, 공칭(nominal)) 판독 임계 전압들 R01, R00, 및 R10(각각 Va, Vb, 및 Vc로 또한 도시됨)에 의해 생성된다. 일반적으로, 상부(upper) 페이지는 판독 임계 전압들 R01 및 R10에 의해 판독됨으로써 판독되고, 하부(lower) 페이지는 판독 임계 전압 R00에 의해 판독됨으로써 판독된다.
예시적인 MLC 매체에 대하여, 도 2에서의 가장 왼편의 상태 11(판독 임계 전압 R01의 왼편)은 소거(erase) 상태이고, 소거 상태의 예시적인 NAND 셀은 통상적으로 네거티브 전압을 전달한다. 도 2의 가장 왼편의 상태에 대해 오른편으로의 3개의 다른 상태들 01, 00, 10 각각은, 0 V 내지 (대략) 5 V의 전압 범위에 걸쳐 있을 수 있다. 전압 범위는 상이한 제작자들에 따라 현저하게 변할 수 있다. 따라서, 당업자에 의해 명백할 바와 같이, 위에 언급된 범위는 단지 예시적인 목적을 위해서이다.
도 2에 도시된 바와 같이, 상태 11과 상태 01 간을 구별하기 위해 디폴트 판독 임계 전압 디폴트 R01이 사용된다. 종종, 디폴트 R01은 오프셋 001로서(또는, 맥락이 명백하다면 간단히 오프셋 1로서) 참조되며, 제작자들은, 디폴트 R01에 관해 제한된 스윕(sweep) 윈도우를 허용한다. 도 2에 도시된 예시적인 실시예에서, R01은 101개의 가능한 오프셋 값들 중 하나를 할당받을 수 있고, 50개의 오프셋 값들이 각각 디폴트 R01의 오른편 및 왼편에 있다.
디폴트 판독 임계 전압 디폴트 R00은 상태 01 및 상태 00에 대한 디폴트 판독 임계 전압이다. 종종, 디폴트 R00은 오프셋 000으로서(또는, 맥락이 명백하다면 간단히 오프셋 0으로서) 참조되며, 제작자들은, 디폴트 R00에 관해 제한된 스윕 윈도우를 허용한다. 도 2에 도시된 예시적인 실시예에서, R00은 101개의 가능한 오프셋 값들 중 하나를 할당받을 수 있고, R01과 유사한 방식으로, 50개의 오프셋 값들이 각각 디폴트 R00의 오른편 및 왼편에 있다.
디폴트 판독 임계 전압 디폴트 R10은 상태 00 및 상태 10에 대한 디폴트 판독 임계 전압이다. 종종, 디폴트 R10은 오프셋 010으로서(또는, 맥락이 명백하다면 간단히 오프셋 2로서) 참조되며, 제작자들은, 디폴트 R10에 관해 제한된 스윕 윈도우를 허용한다. 도 2에 도시된 예시적인 실시예에서, R10은 101개의 가능한 오프셋 값들 중 하나를 할당받을 수 있고, R01 및 R00과 유사한 방식으로, 50개의 오프셋 값들이 각각 디폴트 R10의 오른편 및 왼편에 있다.
오프셋들에 대한 참조들은, 실제 전압 값들을 대신 사용하도록 선택하는 NAND 고체 상태 저장 타입들에 대한 본 발명의 적용가능성에 대하여 본 발명의 제한으로서 해석되어서는 안 된다는 것을 유의한다. 본 발명은, 당업자에게 명백할 바와 같이, 전압 스윕 스텝(step)들의 단위들에 의해 제한되지 않는다. 오프셋들 50 및 101과 같은 도 2에 나타낸 수치들 및 관련된 논의는, 단지 예시적인 목적들을 위해서 사용되며 본 발명의 제한으로서 해석되어서는 안 된다는 것을 유의한다.
도 2는 또한, 각각 상태 11, 01, 00, 10과 연관된 분포들(210-11, 210-01, 210-00, 및 210-10)을 각각 예시한다. 일반적으로, 각각의 분포(210)는 통상적으로, 하나의 평균 값(σ) 및 하나의 표준 편차 값(μ)(도 2에 도시되지 않음)에 의해 특성화될 수 있다. x = 1 및 x = 0에 대응하는 평균 값들 및 표준 편차 값들은, PEC(program/erase cycle), 데이터 리텐션, 및 판독 장애들과 같은 채널 장애들에 대한 변화 및 채널의 품질에 의존한다는 것을 유의한다. 비트-에러 레이트를 최소화하는 관점들에서의 실질적으로 최적의 하드 판독은, 통상적으로 2개의 인접 분포들(210)의 개별적인 평균 값 및 표준 편차 값에 의해 정의되는 그 2개의 인접 분포들의 교차지점(intersection)에 위치된다. 위에 논의된 바와 같이, 본 발명의 양상들은, 분포들(210)을 특성화하기 위한 개선된 기술들을 제공한다.
도 2는 또한, 디폴트 R01과 디폴트 R00 간의 (예컨대, 볼트 또는 오프셋 스텝들의 단위로 측정되는) 거리로서 정의되는 제 1 갭 G1을 예시한다. 유사하게, 디폴트 R00과 디폴트 R10 간의 (예컨대, 볼트 또는 오프셋 스텝들의 단위로 측정되는) 거리로서 제 2 갭 G2가 정의된다. 위에 표시된 바와 같이, 인용에 의해 본원에 통합되는 미국 공개 특허 출원 제 2013/0343131에서 설명되는 적응형 추적 기술들은 이들 갭들 G1 및 G2를 알고있음(knowledge)을 가정한다. 본 발명의 하나 또는 그 초과의 예시적인 양상들은, 갭 추정 부분을 포함하는 적응형 추적 알고리즘들을 제공한다.
미국 공개 특허 출원 제 2013/0343131에서 개시되는 예시적인 적응형 추적 알고리즘들은, 기저 셀 전압 분포(210)의 평균 값들 및 표준 편차 값들을 추정하기 위해 다수의 판독들로부터 관측되는 디스패리티 값들(예컨대, 판독된 페이지로부터 출력되는 1들의 분율(fraction))을 사용한다. 개시된 적응형 추적 알고리즘은, 기저 셀 전압 분포(210)를 가우시안으로 가정하며, 분포(210)의 평균 값 및 표준 편차 값을 적응적으로 추적한다. 부가하여, 개시된 적응형 추적 알고리즘들은, 실질적으로 최적의 판독 임계 전압들 R01, R00, 및 R10을 컴퓨팅할 수 있다.
아래에 추가로 논의되는 바와 같이, 본원에 개시되는 적응형 추적 알고리즘들은, 갭들 G1 및 G2를 그들이 알려져 있지 않으면 추정할 수 있고, 하나 또는 그 초과의 예시적인 실시예들은 다음의 추적 알고리즘의 2개의 별개의 실행들을 이용한다.
1. 제 1 실행은 갭들 G1 및 G2를 추정하는 것을 목적으로 한다. 통상적으로, 갭들 G1 및 G2는 고체 상태 저장 디바이스의 모든 동작 조건들에 걸쳐 일정하다. 그러므로, 제 1 실행은 갭들 G1 및 G2의 추정을 획득하기 위해 충분한 수의 페이지들(하부 및 상부)을 추적할 것이다.
2. 제 2 실행은, 평균 값들, 표준 편차 값들, 및 실질적으로 최적의 판독 임계 전압들을 추정하는 것을 목적으로 한다. 제 1 실행에서 추정된 갭들 G1 및 G2는 제 2 실행에 대한 입력들로서 적용된다.
하나 또는 그 초과의 예시적인 실시예들에서, 본원에 개시된 적응형 추적 알고리즘들은, 예를 들어, 주기적으로 또는 요청 시에 수행되도록 설계되는 오프라인 메커니즘들이다.
판독 임계치들, 갭 값들(필요한 경우), 평균, 및 표준 편차의 추정
SLC, MLC, TLC(tri-level cell) 또는 QLC(quad-level cell) 디바이스와 같은 고체 상태 저장 디바이스의 상태들 11, 01, 00, 10 중 하나에 대해, 표준 Q-함수는 다음과 같이 표현될 수 있다.
Figure pat00006
평균(μ) 및 표준-편차(σ)는 가우시안 분포의 파라미터들이고, x는 변수이다. 부가하여,
Figure pat00007
는 i-번째 판독의 포지션이고, (예컨대, 도 3과 함께 아래에 추가로 논의되는 예시적인 실시예에 대한 -50 내지 +50의 오프셋 범위에서) 총 t개의 판독들이 존재한다. 예를 들어, 판독 동작이 현재 -5의 오프셋에 있으면, 수학식 (1)은 오프셋 -5와 연관된 수직 라인의 왼편의 영역을 표시한다. pi는 판독 동작으로 고체 상태 저장 디바이스로부터 측정되는 양이고, 이러한 양은, 페이지 내의 1들의 수(고체 상태 저장 디바이스의 관측된 디스패리티로서 종종 지칭됨)에 관련된다. 일반적으로,
Figure pat00008
및 pi는 알려져 있고, μ 및 σ는 획득될 값들이다.
표준 Q-함수 또는 LUT(look-up-table)(인덱스 pi를 가짐)를 사용하여, 수학식 (1)은 다음의 표현(역 Q-함수로서 종종 지칭됨)으로 변환될 수 있다.
Figure pat00009
여기서, ai는, 바이너리 트리 탐색(tree search)에 의해 효율적으로 구현될 수 있는 Q-테이블 검색으로부터 획득된다.
t개의 관측들에 대해, 비용 함수를 최소화함으로써 원하는 평균 및 표준 편차를 추정하기 위해 비용 함수가 이용될 수 있다. 일 예시적인 구현에서, 비용 함수는 다음과 같이 표현될 수 있으며, 여기서 w(s)는, a(s)에 의존하거나 또는 의존하지 않을 수 있는 알려진 가중치들이다.
Figure pat00010
여기서, wi는 알려진 가중치 팩터이다.
일반적으로, 주어진 분포의 평균 및 표준 편차를 추정하기 위해서는 적어도 2개의 포인트들(즉, 관측들)이 필요하다. 2개 초과의 관측들이 존재하면, 다수의 관측들이 선택적으로 결합되어 평균 및 표준 편차의 단일 추정이 획득된다.
스윕 윈도우의 제한된 범위로 인해,
Figure pat00011
는 주어진 분포(210)의 오른편 또는 왼편 테일 상에 포지셔닝될 수 있다. 예를 들어, MLC의 레벨-1에 대해, 분포의 왼편 테일은 Va 스윕을 사용하여 관측가능하고, 분포의 오른편 테일은 Vb 스윕을 사용하여 관측가능하다. t=tl+tr이도록, tl 및 tr 스윕들(관측들)을 각각 Va 및 Vb 스윕들에 대응하는 것(즉, 왼편(l) 판독들의 수 및 오른편(r) 판독들의 수)으로 둔다. 부가하여, G는 Va와 Vb 간의 갭인 것으로 둔다. 이러한 방식으로, 적어도 하나의 실시예에서, 갭 G는, 분포의 왼편 및 오른편 테일들이 동일한 스케일(scale) 상에 있고, 결합될 수 있다는 것을 보장한다. 예를 들어, 도 2의 디폴트 판독 임계 전압 R00과 연관된 오프셋 0은 갭 G1 더하기 스텝 0인 것으로 고려될 수 있다. 이러한 경우에서, 수학식 (3)의 비용 함수는 왼편(l) 및 오른편(r) 테일들의 판독들에 대해 다음과 같이 분리될 수 있다.
Figure pat00012
Figure pat00013
여기서, l은 왼편 테일의 판독들의 수이고 r은 오른편 테일의 판독들의 수이다. 갭 G는, (도 2에 도시된 바와 같이) Va 오프셋 시프트들을 Vb 오프셋 시프트들에 관련시키기 위한 메커니즘으로서 수학식 (4) 및 (5)에 포함된다.
통상적으로, 특정 메모리 레벨에 대응하는 분포들은, MLC 디바이스 또는 TLC 디바이스에 대한 2개의 방향들로부터 감지된다. 다시 말해서, 오른편 테일은 하나의 판독 임계 전압을 스위핑(sweep)시킴으로써 관측되고, 왼편 테일은 다른 판독 임계 전압을 스위핑시킴으로써 관측된다. 2개의 테일들을 스위핑시킴으로써 관측되는 통계는 3개의 방식들로 처리될 수 있으며, 각각의 방식이 아래에 추가로 논의된다.
경우 I: 동일한 평균을 요구함이 없이, 본 발명의 일 양상에 따라 오른편 및 왼편 테일들을 별개로 특성화한다. 이러한 경우에서, 갭 값들은 요구되지 않는다.
경우 II: 왼편 및 오른편 테일 통계를 결합시키고, 알려진 갭 값들을 사용하여 분포의 평균 및 표준 편차를 추정한다.
경우 III: 본 발명의 일 양상에 따라 오른편 및 왼편 테일들을 별개로, 그러나 동일한 평균으로 특성화한다. 갭 값(들)은 사전에 알려져 있을 수 있다. 그러나, 갭 값들이 이미 알려져 있지 않으면, 갭 값들이 먼저 추정되어야 한다.
경우 I: 갭 값(들)이 요구되지 않음
위에 언급된 바와 같이, 본 발명의 일 양상에 따르면, 오른편 및 왼편 테일들이 동일한 평균을 갖는 제약 없이 별개로 특성화될 수 있다. 이러한 경우에서, 분포의 오른편 및 왼편 테일들은 서로 독립적으로 특성화되고, 갭 값들은 요구되지 않는다. 제 1 평균 및 표준 편차 쌍은 왼편 테일에 대응하고, 제 2 평균 및 표준 편차 쌍은 오른편 테일에 대응한다. 비용 함수들은 수학식들 (4) 및 (5)를 사용하여 설정되는데, 비용 함수의 수학식 (4) 인스턴스(instance)는 (왼편 테일에 대응하는) tl 판독들을 갖고, 비용 함수의 수학식 (5) 인스턴스는 (오른편 테일에 대응하는) tr 판독들을 갖는다. 수학식 (5)에서 갭 G는 0으로 셋팅된다.
경우 II: 갭 값(들)이 알려져 있는 경우 갭 값(들)을 사용함
위에 언급된 바와 같이, 오른편 및 왼편 테일 통계가 결합될 수 있고, 알려져 있는 갭 값들이 사용되어 분포의 평균 및 표준 편차를 추정한다.
일 예시적인 실시예에서, 다음의 세트의 수학식들이 사용되어 최소화를 위한 비용 함수를 설정한다.
Figure pat00014
Figure pat00015
Figure pat00016
수학식들 (6) 및 (7) 각각은, 갭 값 G를 사용하는 왼편 및 오른편 테일들에 대한 비용 함수들이고, 수학식 (8)은 평균 및 표준 편차 값들의 단일 쌍을 추정하는데 사용된다.
경우 IIIa : 갭 값들이 알려져 있는 경우 왼편 및 오른편 테일들을 별개로 특성화함
적어도 하나의 예시적인 실시예에서, 왼편 테일은, 오른편 테일의 표준 편차 값과 상이한 표준 편차로 파라미터화된다. 그러나, 2개의 테일들은 단일 평균 파라미터로 함께 링크된다(즉, 각각 왼편 및 오른편 테일들에 대한 2개의 표준 편차 값들 σ l and σ r 및 하나의 평균 값(μ, 동일한 중심을 표시함)이 획득됨).
Figure pat00017
Figure pat00018
Figure pat00019
수학식 (9) 및 (10)은 각각 왼편 및 오른편 테일들에 대한 비용 함수들이고, 수학식 (11)은 2개의 표준 편차 값들 및 하나의 평균 값을 추정하기 위해 사용된다.
경우 IIIb : 갭 값(들)이 추정을 요구하는 경우 테일들을 별개로 특성화함
위에 언급된 바와 같이, 몇몇 경우들에서, 하나 또는 그 초과의 갭 값들이 요구되지만 알려져 있지 않을 수 있다. 갭 G는, (예를 들어) 평균 및 표준 편차를 추정하기 위한 왼편 테일만으로부터의 통계에 기초한 수학식들을 사용하여 다음과 같이 처음에 추정될 수 있다.
Figure pat00020
Figure pat00021
수학식 (12)는 왼편 테일의 통계를 평가하고, 수학식 (13)은 왼편 테일에 대한 평균 값 및 표준 편차 값을 추정하기 위해 사용된다.
그 후에, 수학식들은, (예를 들어) 평균 및 표준 편차 값들을 추정하기 위한 오른편 테일만으로부터의 통계에 기초하여 다음과 같이 설정된다.
Figure pat00022
Figure pat00023
수학식 (14)은 오른편 테일의 통계를 평가하고, 수학식 (15)는 오른편 테일에 대한 평균 값 및 표준 편차 값을 추정하기 위해 사용된다.
(예를 들어) 왼편 측으로부터 그리고 그 후 오른편 측으로부터 동일한 분포가 측정되므로, 왼편 테일 통계로부터 추정되는 평균은 오른편 테일 통계로부터 추정되는 평균과 동일해야 한다. 따라서, 갭 G는, 왼편 평균 값과 오른편 평균 값 간의 차이로서 다음과 같이 표현될 수 있다.
Figure pat00024
도 3은, 본 발명의 일 실시예에 따른 판독 임계 전압 조정 프로세스(300)의 예시적인 구현을 예시하는 흐름도이다. 예시적인 판독 임계 전압 조정 프로세스(300)는 6개의 예시적인 영역들(311-316)을 이용한다.
1. 디폴트 R01의 왼편에 대한 영역(311)은 상태 11의 분포의 오른편 테일에 대응한다.
2. 디폴트 R01의 오른편에 대한 영역(312)은 상태 01의 분포의 왼편 테일에 대응한다. 왼편 테일 통계로부터의 평균 값 및 표준 편차 추정은 왼편 테일에 대한 위첨자 L 및 아래첨자 1로 참조된다.
3. 디폴트 R00의 왼편에 대한 영역(313)은 상태 01의 분포의 오른편 테일에 대응한다. 오른편 테일 통계로부터의 평균 값 및 표준 편차 추정은 오른편 테일에 대한 위첨자 R 및 아래첨자 1로 참조된다.
4. 디폴트 R00의 오른편에 대한 영역(314)은 상태 00의 분포의 왼편 테일에 대응한다. 왼편 테일 통계로부터의 평균 값 및 표준 편차 추정은 위첨자 L 및 아래첨자 2로 참조된다.
5. 디폴트 R10의 왼편에 대한 영역(315)은 상태 00의 분포의 오른편 테일에 대응한다. 오른편 테일 통계로부터의 평균 값 및 표준 편차 추정은 위첨자 R 및 아래첨자 2로 참조된다.
6. 디폴트 R10의 오른편에 대한 영역(316)은 상태 10의 분포의 오른편 테일에 대응한다.
예시적인 판독 임계 전압 조정 프로세스(300)는 처음에, 다양한 오프셋 위치들에서 페이지들(하부 및 상부 페이지들)을 판독함으로써 디스패리티 통계를 수집한다. 예를 들어, 하부 페이지들에 대해, 일 예시적인 실시예에서는 다음과 같이 디스패리티 통계가 수집된다.
페이지를 선택하고 선택된 오프셋 값(즉, R00= 유효 오프셋)에서 페이지의 하부 페이지를 판독한다. 판독된 페이지의 1들의 수 또는 디스패리티 카운트를 기록한다. 도 2와 함께 위에 논의된 실행 예들에 대해, 하부 페이지는 101개의 판독 임계 전압들/오프셋들 전부에서 판독되고 101개의 대응하는 디스패리티 카운트가 기록된다.
그 후에, 예시적인 판독 임계 전압 조정 프로세스(300)는, 하부 페이지와 유사한 방식으로 상부 페이지를 판독함으로써 디스패리티 통계를 수집한다.
도 3에 도시된 바와 같이, 단계(320) 동안, 예시적인 판독 임계 전압 조정 프로세스(300)는, 개별적인 영역에 대해 수집된 디스패리티 통계를 사용하여 각각의 영역(311-316)에 대한 테일의 평균 값 및 표준 편차 값을 추정한다. 예를 들면, 예컨대 미국 공개 특허 출원 제 2013/0343131호에 설명된 바와 같이, 영역(312)으로부터 수집된 통계를 사용하여 (μL 1,σL 1)이 추정된다. 유사하게, 영역(313)으로부터 수집된 통계를 사용하여 (μR 1,σR 1)이 추정된다.
도 3에 도시된 바와 같이, 단계(330) 동안, 예시적인 판독 임계 전압 조정 프로세스(300)는 디폴트 갭들을 추정한다. 도 3은, 단계(330)에서의 다음의 3개의 흐름 가능성들을 예시한다.
흐름 가능성 I: 디스패리티 통계가 유효(즉, 충분히 양호)인 경우, (μL 1(2),σL 1(2)) 및 (μR 1(2),σR 1(2))이 추정된다. 이러한 경우에서, "갭 추정"이라는 명칭의 섹션에서 아래에 추가로 논의되는 바와 같이, 갭들 G1 및 G2에 대한 강건한 추정이 획득된다.
흐름 가능성 II: 그러나, 충분한 통계의 부재로 인해 (μL 1(2),σL 1(2)) 또는 (μR 1(2),σR 1(2))이 추정될 수 없다는 것이 가능하다(도 3에서 무효로 지칭됨). 이러한 경우에서, 도 4와 함께 아래에 추가로 논의되는 바와 같이, 몇몇 다른 조건이 충족되면 갭들 G1 및 G2가 추정될 수 있다.
흐름 가능성 III: (μL 1(2),σL 1(2)) 및 (μR 1(2),σR 1(2))이 추정될 수 없거나 또는 둘 모두가 무효이면, 갭들 G1(또는 G2)은 추정될 수 없다. 갭들 G1 또는 G2가 추정될 수 없으면, 예시적인 판독 임계 전압 조정 프로세스(300)는 상이한 페이지들의 세트에 대해 재-실행될 수 있다.
갭 추정
흐름 가능성 I에 대해, (μL 1,σL 1) and (μR 1,σR 1)이 획득되고 유효이다. 이러한 경우에서, 갭 G1은 수학식 (16)을 사용하여 왼편 및 오른편 평균 값들의 차이
Figure pat00025
로서 컴퓨팅된다.
여기서, μL 및 μR은, "갭 값(들)이 추정을 요구하는 경우 테일들을 별개로 특성화함"이라는 명칭의 섹션에서 위에서 논의된 바와 같이 컴퓨팅된다.
갭 G2는 유사한 방식으로 컴퓨팅된다.
위에 언급된 바와 같이, 흐름 가능성 II에 대해, 충분한 통계의 부재로 인해 (μL 1(2),σL 1(2)) 또는 (μR 1(2),σR 1(2))이 추정될 수 없다는 것이 가능하다(도 3에서 무효로 지칭됨). 이러한 경우에서, 몇몇 다른 조건들이 충족되면 갭들 G1 및 G2가 추정된다.
도 4는, 흐름 가능성 II에 대해 이용되는 판독 임계 전압 조정 프로세스(400)의 예시적인 구현을 예시하는 흐름도이다. 예시적인 판독 임계 전압 조정 프로세스(400)는, 도 3의 영역들(311-316)과 유사한 방식으로, 6개의 예시적인 영역들(411-416)을 이용한다. 도 4의 예시적인 실시예는, 오른편 통계 (μR 1(2),σR 1(2))가 유효이고 왼편 통계 (μL 1(2),σL 1(2))이 무효인 것을 가정한다.
예시적인 판독 임계 전압 조정 프로세스(400)는, 단계(420) 동안, 영역들(412 및 413)과 연관된 평균 값 및 표준 편차 값을 추정한다. 단계(430) 동안, 통계의 유효성을 평가하기 위한 테스트가 수행된다. 단계(430) 동안, 예를 들어, μL 1이 무효이고 μR 1이 유효인 것으로 결정되면, 예시적인 판독 임계 전압 조정 프로세스(400)는 단계(440)에서의 3개의 가능한 흐름 분기(branch)들 중 하나를 프로세싱한다.
단계(440)에서의 처음 2개의 흐름 분기들은, 적어도 하나의 예시적인 실시예에서 후속하는 바와 같이 정의 되는 "유효 관측"으로 지칭된다.
수 개의 디스패리티 통계 관측들이 수 개의 소프트 판독들 동안 도 3의 영역(312)에서 이루어진다. 시스템 내의 잡음(이를테면, 고체 상태 저장 매체 및 전자기기들로부터의 잡음)으로 인해, 관측들 전부가 신뢰가능하진 않으며, 다수의 관측들로부터 신뢰가능한 관측들의 서브세트를 선택하기 위해 프루닝(pruning) 기술이 선택적으로 이용될 수 있다. 관측들의 프루닝된 세트는 유효 관측들로서 지칭된다. 통상적으로, 유효 관측들의 세트의 카디널리티(cardinality)는 작으며, 1 또는 0만큼 작을 수 있다.
단계(440)의 제 1 흐름 분기 동안, 왼편 테일에 대한 적어도 하나의 유효 관측이 존재하면, 왼편 테일에 대한 하나의 이용가능한 유효 관측이 갭 G1을 추정하는데 사용된다. 표준 편차 값은 다음과 같이 할당된다.
Figure pat00026
부가하여, 갭은 다음과 같이 추정된다.
Figure pat00027
,
Figure pat00028
여기서, x는 메모리 레벨이다.
제 1 흐름 분기에 대해 하나 초과의 유효 관측들이 이용가능하면, 갭 G1의 다양한 결과 추정들이 평균화될 수 있다. 따라서, 도 4의 예시적인 판독 임계 전압 조정 프로세스(400)는, 유효 관측들의 세트의 카디널리티가 1보다 큰 경우 평균화 기술을 이용한다. 그러나, 이러한 평균화 기술에 대한 (잘-알려진 수학적 기술들을 사용하는) 다른 강건한 변형들을 설계하는 것이 가능하다.
왼편 측 상에서 유효 관측이 존재하지 않으면, 단계(440)의 제 2 흐름 분기에서의 관측이 대신 선택될 수 있다. 그러나, 이러한 접근법은, 유효 관측들로 작업하는 것보다 에러가 발생할 가능성이 더 클 수 있다. 따라서, 단계(440)의 제 2 흐름 분기 동안, 미리정의된 조건에 의하여, 예를 들어, 왼편 측 상에서 유효 관측이 이용가능하지 않으면, 왼편 측의 오른편 엣지에서 이루어진 관측이 선택된다. 그 후에, 선택된 관측이 사용되어 갭 G1을 추정한다. 표준 편차 값은 다음과 같이 할당된다.
Figure pat00029
단계(440)의 제 3 흐름 분기 동안, 처음 2개의 흐름 분기들이 가능하지 않으면, 다음과 같이 표준 편차 값이 할당되고, 현재 페이지에 대한 데이터로부터 갭 G1이 추정될 수 없다고 선언(declare)된다.
Figure pat00030
.
조정된 판독 임계 전압들
갭들 G1 및 G2가 사전에 알려져 있거나 또는 본원에 설명된 기술들을 사용하여 추정되었으면, 평균 값들, 표준 편차 값들, 및 조정된(예컨대, 최적) 판독 임계 전압들이 또한 추정될 수 있다. 일단 본원에 설명된 기술들에 따라 분포들(210)이 특성화되면, 2개의 인접 레벨들(11, 01, 00, 10)에 대한 분포들이 교차하는 크로스오버 포인트로부터 주어진 판독 임계 전압 R01, R00, R10이 획득된다.
도 5는, 본 발명의 일 실시예에 따른 판독 임계 전압 조정 프로세스(500)의 예시적인 구현을 예시하는 흐름도이다. 예시적인 판독 임계 전압 조정 프로세스(500)는, 갭 추정들을 사용하여 판독 임계 전압들을 결정한다.
도 5에 도시된 바와 같이, 도 1의 예시적인 고체 상태 저장소 제어 시스템(110)으로부터 추적 호(502)가 수신되는 경우, 예시적인 판독 임계 전압 조정 프로세스(500)가 개시된다. 예시적인 고체 상태 저장소 제어 시스템(110)은, 예를 들어, 펌웨어 및 하드웨어로 구현될 수 있다.
단계(505) 동안, 갭들 G1 및 G2(도 2)가 추정될 필요가 있는지를 결정하기 위한 테스트가 수행된다. 위에 언급된 바와 같이, 갭들은 고체 상태 저장 메모리(160)(도 1)의 제작자로부터 획득될 수 있거나, 또는 왼편 및 오른편 평균 값들 간의 차이로서 수학식 (16)을 사용하여 컴퓨팅될 수 있다.
단계(505) 동안, 갭들이 추정될 필요가 있다고 결정되면, 갭 추정 프로세스(510)는, 단계(515) 동안, 다수의 판독 임계 전압들(예컨대, 다양한 오프셋 위치들)을 사용하여 고체 상태 저장 메모리(160)(이를테면, SLC, MLC, 또는 TLC 메모리)로부터 페이지들(하부 및 상부 페이지들)을 판독한다.
단계(520) 동안, 디스패리티 통계가 컴퓨팅된다. 위에 언급된 바와 같이, 하부 페이지들에 대해, 예를 들어, 디스패리티 통계는 일 예시적인 실시예에서는 다음과 같이 수집된다. 페이지를 선택하고, 선택된 오프셋 값(즉, R00 = 유효 오프셋)에서 그 페이지의 하부 페이지를 판독한다. 판독된 페이지의 1들의 수 또는 디스패리티 카운트를 기록한다. 도 2와 함께 위에 논의된 실행 예에 대해, 하부 페이지는 101개의 판독 임계 전압들/오프셋들 전부에서 판독되고, 101개의 대응하는 디스패리티 카운트들이 기록된다. 그 후에, 하부 페이지와 유사한 방식으로 상부 페이지를 판독함으로써 디스패리티 통계가 수집된다.
단계(525) 동안, 갭 값들이 (예컨대, 수학식 (16)을 사용하여) 추정되고 저장된다. 그 후, 프로그램 제어는 단계(530)로 진행한다.
단계(505) 동안, 갭들이 추정될 필요가 없거나 또는 갭들이 갭 추정 프로세스(510)를 사용하여 이미 추정되었다고 결정되면, 단계(530)에서, 갭 값들이 획득된다. 단계(540) 동안, 다수의 판독 임계 전압들(예컨대, 다양한 오프셋 위치들)을 사용하여 고체 상태 저장 메모리(160)로부터 페이지들이 판독된다.
단계(550) 동안, 단계(520)에 대해 위에서 설명된 방식으로, 디스패리티 통계가 컴퓨팅된다. 그 후, 단계(560) 동안, 판독 임계 전압들이 추정되고, 단계(570) 동안, 도 1의 예시적인 고체 상태 저장소 제어 시스템(110)에 제공된다. 위에 언급된 바와 같이, 일단 본원에 설명된 기술들에 따라 분포들(210)(도 2)이 특성화되면, 2개의 인접 레벨들(11, 01, 00, 10)에 대한 분포들이 교차하는 크로스오버 포인트로부터 주어진 판독 임계 전압 R01, R00, R10이 획득된다.
도 6은, 본 발명의 일 실시예에 따른 판독 임계 전압 조정 프로세스(600)의 예시적인 구현을 예시하는 흐름도이다. 예시적인 판독 임계 전압 조정 프로세스(600)는, 갭 추정들을 사용함이 없이 판독 임계 전압들을 결정한다.
도 6에 도시된 바와 같이, 도 1의 예시적인 고체 상태 저장소 제어 시스템(110)으로부터 추적 호(602)가 수신되는 경우, 예시적인 판독 임계 전압 조정 프로세스(600)가 개시된다. 예시적인 판독 임계 전압 조정 프로세스(600)는 처음에, 단계(615) 동안, 다수의 판독 임계 전압들(예컨대, 다양한 오프셋 위치들)을 사용하여 고체 상태 저장 메모리(160)(이를테면, SLC, MLC, 또는 TLC 메모리)로부터 페이지들을 판독한다.
단계(650) 동안, 도 5의 단계(520)에 대해 위에서 설명된 방식으로, 디스패리티 통계가 컴퓨팅된다. 단계(655) 동안, 도 3 및 도 4와 함께 위에서 논의된 바와 같이, 분포들(210)(도 2)의 오른편 및 왼편 측들의 파라미터들(μR, σR, μL, σL)이 추정된다. 그 후, 단계(660) 동안, 판독 임계 전압들이 컴퓨팅되고, 단계(670) 동안, 도 1의 예시적인 고체 상태 저장소 제어 시스템(110)에 제공된다. 위에 언급된 바와 같이, 단계(655) 동안, 일단 본원에 설명된 기술들에 따라 분포들(210)(도 2)이 특성화되면, 2개의 인접 레벨들(11, 01, 00, 10)에 대한 분포들이 교차하는 크로스오버 포인트로부터 주어진 판독 임계 전압 R01, R00, R10이 획득된다.
디폴트 판독 임계 전압들 간의 갭 추정
메모리에 대한 판독 임계 전압을 조정하기 위한 예시적인 방법은, 2개의 인접 디폴트 판독 임계 전압들 간의 갭을 추정하는 단계; 메모리 레벨들의 통계적 분포의 타입, 복수의 판독 임계 전압들을 사용하여 하나 또는 그 초과의 셀들로부터 판독되는 데이터 값들의 분포, 및 갭에 적어도 부분적으로 기초하여 2개의 인접 메모리 레벨들의 통계적 특성들을 결정하는 단계; 2개의 인접 메모리 레벨들의 통계적 특성들을 사용함으로써 2개의 인접 메모리 레벨들과 연관된 조정된 판독 임계 전압을 컴퓨팅하는 단계; 및 조정된 판독 임계 전압으로 판독 임계 전압을 업데이트하는 단계를 포함한다. 조정은, 하나 또는 그 초과의 판독 에러들에 대한 응답으로 선택적으로 수행된다.
하나 또는 그 초과의 예시적인 실시예들에서, 갭은, (i) 2개의 인접 디폴트 판독 임계 전압들 간의 오프셋 스텝들의 수 및 전압 차이 중 하나 또는 그 초과; (ii) 2개의 인접 메모리 레벨들의 평균 값들 간의 차이; 및 (iii) 하나 또는 그 초과의 셀들로부터 판독되는 데이터 값들의 분포의 통계가 통계적 분포의 적어도 하나의 평균에 관하여 양 측들에 대해 유효인 경우, 2개의 인접 메모리 레벨들의 평균 값들 간의 차이 중 하나 또는 그 초과에 기초하여 추정된다.
하나 또는 그 초과의 예시적인 실시예들에서, 갭은, (i) 통계적 분포의 다른 측에 대한 하나의 이용가능한 유효 관측을 사용하는 통계적 분포의 일 측에 대해서만 평균 값이 유효인 경우; 및 (ii) 통계적 분포의 다른 측에 대해 통계적 분포의 일 측에 대한 선택된 관측을 사용하는 통계적 분포의 일 측에 대해서만 평균 값이 유효인 경우 중 하나 또는 그 초과인 경우 추정된다.
결론
전술한 애플리케이션들 및 연관된 실시예들은 단지 예시적인 것으로서 고려되어야 하며, 본원에 개시된 판독 임계 전압 조정 기술들을 사용하여 다수의 다른 실시예들이 구성될 수 있다.
하나 또는 그 초과의 실시예들에 따르면, 본원에 설명된 방법들 및 프로세스들은, 소프트웨어, 하드웨어, 또는 이 둘의 임의의 결합으로서 제어기에서 구현될 수 있다.
예를 들어, 본원에 설명된 방법들 및 프로세스들은 고체 상태 저장 디바이스의 펌웨어의 일부로서 메모리에 저장될 수 있고, 본원에 설명된 방법들 및 프로세스들을 수행하기 위한 프로세서에 의해 실행될 수 있다. 본원에 설명된 방법들 및 프로세스들은, 대안적으로 또는 부가적으로, 제어기에 의해 액세스가능한 다른 컴퓨터-판독가능 매체에 저장될 수 있다. 추가적인 실시예들에서, 본원에 설명된 방법들 및 프로세스들은, 저장 디바이스의 외부에 있으면서 동작가능하게 연결되는 컴퓨팅 시스템에서 구현될 수 있는데, 예를 들어, 이를테면 인터페이스를 통해 저장 디바이스에 연결되는 호스트 디바이스의 드라이버 모듈에서 구현될 수 있다. 본원에 설명된 방법들 및 프로세스들은 추가로, 컴퓨팅 시스템에 의해 액세스가능하고 컴퓨팅 시스템의 프로세서에 의해 실행되는 메모리 또는 다른 컴퓨터-판독가능 매체에 저장될 수 있다.
또한, 본원에 설명된 바와 같은 판독 임계 전압 조정 기술들은, 메모리에 저장되고 컴퓨터와 같은 프로세싱 디바이스의 프로세서에 의해 실행되는 하나 또는 그 초과의 소프트웨어 프로그램들의 형태로 적어도 부분적으로 구현될 수 있다는 것이 이해되어야 한다. 앞서 언급된 바와 같이, 그러한 프로그램 코드를 포함하는 메모리 또는 다른 저장 디바이스는, 더 일반적으로는 "컴퓨터 프로그램 제품"으로서 본원에서 지칭되는 것의 예이다.
개시된 판독 임계 전압 조정 기술들은 하나 또는 그 초과의 프로세싱 플랫폼들을 사용하여 구현될 수 있다. 따라서, 프로세싱 모듈들 또는 다른 컴포넌트들 중 하나 또는 그 초과는 각각, 컴퓨터, 저장 디바이스, 또는 다른 프로세싱 플랫폼 엘리먼트 상에서 구동할 수 있다. 주어진 그러한 엘리먼트들은, "프로세싱 디바이스"로서 본원에서 더 일반적으로 지칭되는 것의 예로서 간주될 수 있다.
이제 도 7을 참조하면, 본 발명의 하나 또는 그 초과의 실시예들의 적어도 부분을 구현하는데 사용될 수 있는 하나의 가능한 프로세싱 플랫폼이 도시된다. 이러한 실시예에서의 프로세싱 플랫폼(700)은 주어진 시스템의 적어도 부분을 포함하며, 네트워크(704)를 통해 서로 통신하는 적어도 하나의 프로세싱 디바이스(들)(702-1, 702-2, 702-3, ... 702-D로 표시됨)를 포함한다. 네트워크(704)는 임의의 타입의 네트워크, 이를테면, WAN(wireless area network), LAN(local area network), 위성 네트워크, 텔레폰 또는 케이블 네트워크, 셀룰러 네트워크, WiFi 또는 WiMAX와 같은 무선 네트워크, 또는 이들 및 다른 타입들의 네트워크들의 다양한 부분들 또는 결합들을 포함할 수 있다.
프로세싱 플랫폼(700) 내의 프로세싱 디바이스(702-1)는 메모리(712)에 커플링되는 프로세서(710)를 포함한다. 프로세서(710)는, 마이크로프로세서, 마이크로제어기, 주문형 집적 회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 타입의 프로세싱 회로뿐만 아니라 그러한 회로 엘리먼트들의 부분들 또는 결합들을 포함할 수 있으며, 실행가능한 컴퓨터 프로그램 코드를 포함하는 "컴퓨터 프로그램 제품"의 예로서 간주될 수 있는 메모리(712)는, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 또는 다른 타입들의 메모리를 임의의 결합으로 포함할 수 있다.
네트워크 인터페이스 회로(714)가 또한 프로세싱 디바이스(702-1) 내에 포함되며, 이는, 프로세싱 디바이스를 네트워크(704) 및 다른 시스템 컴포넌트들과 인터페이싱하는데 사용되고, 종래의 트랜시버들을 포함할 수 있다.
프로세싱 플랫폼(700)의 다른 프로세싱 디바이스들(702)은, 존재한다면, 도면에서 프로세싱 디바이스(702-1)에 대해 도시된 것과 유사한 방식으로 구성되는 것으로 가정된다.
또한, 도면에서 도시된 특정한 프로세싱 플랫폼(700)은 단지 예로서 제공되며, 주어진 시스템은 부가적인 또는 대안적인 프로세싱 플랫폼들뿐만 아니라 다수의 별개의 프로세싱 플랫폼들을 임의의 결합으로 포함할 수 있으며, 각각의 그러한 플랫폼은 하나 또는 그 초과의 컴퓨터들, 저장 디바이스들, 또는 다른 프로세싱 디바이스들을 포함한다.
시스템의 다수의 엘리먼트들은 도 7에 도시된 타입의 공통 프로세싱 플랫폼 상에서 집합적으로 구현될 수 있거나, 각각의 그러한 엘리먼트가 별개의 프로세싱 플랫폼 상에서 구현될 수 있다.
당업계에 알려져 있는 바와 같이, 본원에서 논의된 방법들 및 장치는, 컴퓨터 판독가능 코드 수단이 포함된 컴퓨터 판독가능 매체를 그 자체로서 포함하는 제작 물품으로서 분포될 수 있다. 컴퓨터 판독가능 프로그램 코드 수단은, 본원에 논의된 방법들을 수행하기 위한 단계들 중 일부 또는 그 전부를 실행하거나 장치들을 생성하도록, 컴퓨터 시스템과 함께 동작가능하다. 컴퓨터 판독가능 매체는, 유형의 기록가능 매체(예컨대, 플로피 디스크들, 하드 드라이브들, 콤팩트 디스크들, 메모리 카드들, 반도체 디바이스들, 칩들, 주문형 집적 회로(ASIC)들)일 수 있거나 또는 송신 매체(예컨대, 광섬유를 포함하는 네트워크, 월드-와이드 웹, 케이블들, 또는 시분할 다중 액세스, 코드-분할 다중 액세스, 또는 다른 라디오-주파수 채널을 사용하는 무선 채널)일 수 있다. 컴퓨터 시스템과의 사용에 대해 적합한 정보를 저장할 수 있는 알려진 또는 개발된 임의의 매체가 사용될 수 있다. 컴퓨터-판독가능 코드 수단은, 컴퓨터가 명령들 또는 데이터, 이를테면 자기 매체 상의 자기 변동들 또는 콤팩트 디스크의 표면 상의 높이 변동들을 판독하는 것을 허용하는 임의의 메커니즘이다.
또한, 본 발명의 위에 설명된 실시예들은 단지 예시의 목적들을 위해 제공된다는 것이 강조되어야 한다. 많은 변형들 및 다른 대안적인 실시예들이 사용될 수 있다. 예를 들어, 본 기술들은, 본원에 개시된 바와 같은 판독 임계 전압 조정 프로세스들로부터 이득을 취할 수 있는 다양한 다른 타입들의 고체 상태 저장 디바이스에 적용가능하다. 또한, 본원에 도시된 프로세싱 디바이스 엘리먼트들 및 연관된 판독 임계 전압 조정 기술들의 특정 구성 은 다른 실시예들에서는 다를 수 있다. 더욱이, 예시적인 실시예들을 설명하는 과정에서 위에서 이루어진 다양한 단순화 가정들 또한 본 발명의 요건들 또는 제한들로서가 아니라 예시적인 것으로서 간주되어야 한다. 첨부된 청구항들의 범위 내의 다수의 다른 대안적인 실시예들이 당업자들에게 용이하게 명백할 것이다.

Claims (20)

  1. 디바이스로서,
    제어기를 포함하며,
    상기 제어기는,
    복수의 판독 임계 전압들을 사용하여 셀들로부터 판독되는 데이터 값들의 분포 및 메모리 레벨들의 통계적 분포의 타입에 적어도 부분적으로 기초하여 2개의 인접 메모리 레벨들의 통계적 특성들을 결정하고 ― 상기 2개의 인접 메모리 레벨들의 통계적 특성들은, 상기 통계적 분포의 적어도 하나의 평균에 관하여 2개의 측들 상에서 독립적으로 특성화됨 ―;
    상기 2개의 인접 메모리 레벨들의 통계적 특성들을 사용함으로써 상기 2개의 인접 메모리 레벨들과 연관된 조정된 판독 임계 전압을 컴퓨팅(compute)하고; 그리고
    상기 조정된 판독 임계 전압에 기초하여 판독 임계 전압을 업데이트
    함으로써 상기 판독 임계 전압을 조정하도록 구성되는, 디바이스.
  2. 제 1 항에 있어서,
    하나의 메모리 레벨의 상기 통계적 분포는, 제 1 평균 값 및 제 1 표준 편차 값에 의해 제 1 측 상에서 그리고 제 2 평균 값 및 제 2 표준 편차 값에 의해 제 2 측 상에서 특성화되는, 디바이스.
  3. 제 3 항에 있어서,
    상기 제 1 평균 값 및 상기 제 1 표준 편차 값은 상기 제 1 측의 통계로부터 획득되고, 상기 제 2 평균 값 및 상기 제 2 표준 편차 값은 상기 제 2 측의 통계로부터 획득되는, 디바이스.
  4. 제 1 항에 있어서,
    하나의 메모리 레벨의 상기 통계적 분포는, 제 1 표준 편차 값 및 단일 평균 값에 의해 상기 단일 평균 값에 관하여 제 1 측 상에서 그리고 제 2 표준 편차 값 및 상기 단일 평균 값에 의해 제 2 측 상에서 특성화되는, 디바이스.
  5. 제 4 항에 있어서,
    2개의 인접 디폴트(default) 판독 임계 전압들 간의 갭이 추정되고, 그리고
    상기 2개의 인접 메모리 레벨들의 통계적 특성들은 추가로 상기 갭에 기초하는, 디바이스.
  6. 제 1 항에 있어서,
    상기 조정된 판독 임계 전압은, 상기 2개의 인접 메모리 레벨들의 통계적 특성들이 교차하는 크로스오버 포인트(crossover point)로부터 획득되는, 디바이스.
  7. 제 1 항에 있어서,
    상기 통계적 분포의 타입은 실질적으로 가우시안(Gaussian)인, 디바이스.
  8. 제 1 항에 있어서,
    하나 또는 그 초과의 셀들로부터 판독되는 상기 데이터 값들의 분포는 대략적으로 동일한 수의 0들 및 1들인, 디바이스.
  9. 제 1 항에 있어서,
    상기 2개의 인접 메모리 레벨들 각각에 대한 통계적 특성들은, 하나 또는 그 초과의 평균 값들 및 하나 또는 그 초과의 표준 편차 값들을 포함하는, 디바이스.
  10. 제 1 항에 있어서,
    하나의 메모리 레벨에 대한 상기 통계적 특성들은, 상기 하나의 메모리 레벨의 통계적 분포의 각각의 측에 대해 별개로 획득되는, 디바이스.
  11. 제 1 항에 있어서,
    상기 조정은, 하나 또는 그 초과의 판독 에러들에 대한 응답으로 수행되는, 디바이스.
  12. 메모리에 대한 판독 임계 전압을 조정하기 위한 방법으로서,
    복수의 판독 임계 전압들을 사용하여 셀들로부터 판독되는 데이터 값들의 분포 및 메모리 레벨들의 통계적 분포의 타입에 적어도 부분적으로 기초하여 상기 메모리의 2개의 인접 메모리 레벨들의 통계적 특성들을 결정하는 단계 ― 상기 2개의 인접 메모리 레벨들의 통계적 특성들은, 상기 통계적 분포의 적어도 하나의 평균에 관하여 2개의 측들 상에서 독립적으로 특성화됨 ―;
    상기 2개의 인접 메모리 레벨들의 통계적 특성들을 사용함으로써 상기 2개의 인접 메모리 레벨들과 연관된 조정된 판독 임계 전압을 컴퓨팅하는 단계; 및
    상기 조정된 판독 임계 전압에 기초하여 상기 판독 임계 전압을 업데이트하는 단계를 포함하는, 메모리에 대한 판독 임계 전압을 조정하기 위한 방법.
  13. 제 12 항에 있어서,
    하나의 메모리 레벨의 상기 통계적 분포는, 제 1 평균 값 및 제 1 표준 편차 값에 의해 제 1 측 상에서 그리고 제 2 평균 값 및 제 2 표준 편차 값에 의해 제 2 측 상에서 특성화되고,
    상기 제 1 평균 값 및 상기 제 1 표준 편차 값은 상기 제 1 측의 통계로부터 획득되고, 상기 제 2 평균 값 및 상기 제 2 표준 편차 값은 상기 제 2 측의 통계로부터 획득되는, 메모리에 대한 판독 임계 전압을 조정하기 위한 방법.
  14. 제 12 항에 있어서,
    하나의 메모리 레벨의 상기 통계적 분포는, 제 1 표준 편차 값 및 단일 평균 값에 의해 상기 단일 평균 값에 관하여 제 1 측 상에서 그리고 제 2 표준 편차 값 및 상기 단일 평균 값에 의해 제 2 측 상에서 특성화되고,
    상기 방법은, 2개의 인접 디폴트 판독 임계 전압들 간의 갭을 추정하는 단계를 더 포함하며,
    상기 2개의 인접 메모리 레벨들의 통계적 특성들은 추가로 상기 갭에 기초하는, 메모리에 대한 판독 임계 전압을 조정하기 위한 방법.
  15. 제 12 항에 있어서,
    하나 또는 그 초과의 셀들로부터 판독되는 상기 데이터 값들의 분포는 대략적으로 동일한 수의 0들 및 1들인, 메모리에 대한 판독 임계 전압을 조정하기 위한 방법.
  16. 제 12 항에 있어서,
    하나의 메모리 레벨에 대한 상기 통계적 특성들은, 상기 하나의 메모리 레벨의 통계적 분포의 각각의 측에 대해 별개로 획득되는, 메모리에 대한 판독 임계 전압을 조정하기 위한 방법.
  17. 제 12 항에 있어서,
    상기 조정은, 하나 또는 그 초과의 판독 에러들에 대한 응답으로 수행되는, 메모리에 대한 판독 임계 전압을 조정하기 위한 방법.
  18. 유형의 머신-판독가능 기록가능 저장 매체로서,
    상기 유형의 머신-판독가능 기록가능 저장 매체에서, 하나 또는 그 초과의 소프트웨어 프로그램들이 하나 또는 그 초과의 프로세싱 디바이스들에 의해 실행되는 경우 청구항 제 12 항의 방법의 단계들을 구현하는, 유형의 머신-판독가능 기록가능 저장 매체.
  19. 제 1 메모리에 대한 판독 임계 전압을 조정하기 위한 장치로서,
    제 2 메모리; 및
    상기 제 2 메모리에 커플링되는 적어도 하나의 프로세싱 디바이스를 포함하며,
    상기 프로세싱 디바이스는,
    복수의 판독 임계 전압들을 사용하여 셀들로부터 판독되는 데이터 값들의 분포 및 메모리 레벨들의 통계적 분포의 타입에 적어도 부분적으로 기초하여 상기 제 1 메모리의 2개의 인접 메모리 레벨들의 통계적 특성들을 결정하는 단계 ― 상기 2개의 인접 메모리 레벨들의 통계적 특성들은, 상기 통계적 분포의 적어도 하나의 평균에 관하여 2개의 측들 상에서 독립적으로 특성화됨 ―;
    상기 2개의 인접 메모리 레벨들의 통계적 특성들을 사용함으로써 상기 2개의 인접 메모리 레벨들과 연관된 조정된 판독 임계 전압을 컴퓨팅하는 단계; 및
    상기 조정된 판독 임계 전압에 기초하여 상기 판독 임계 전압을 업데이트하는 단계
    를 구현하도록 동작하는, 제 1 메모리에 대한 판독 임계 전압을 조정하기 위한 장치.
  20. 제 19 항에 있어서,
    하나의 메모리 레벨의 상기 통계적 분포는, 제 1 평균 값 및 제 1 표준 편차 값에 의해 제 1 측 상에서 그리고 제 2 평균 값 및 제 2 표준 편차 값에 의해 제 2 측 상에서 특성화되고,
    상기 제 1 평균 값 및 상기 제 1 표준 편차 값은 상기 제 1 측의 통계로부터 획득되고, 상기 제 2 평균 값 및 상기 제 2 표준 편차 값은 상기 제 2 측의 통계로부터 획득되는, 제 1 메모리에 대한 판독 임계 전압을 조정하기 위한 장치.
KR1020160143673A 2015-10-30 2016-10-31 분포 평균에 관한 전압 분포의 각각의 측 상에서의 별개의 특성화를 이용한 적응형 판독 임계 전압 추적 KR20170054277A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/928,181 US10347343B2 (en) 2015-10-30 2015-10-30 Adaptive read threshold voltage tracking with separate characterization on each side of voltage distribution about distribution mean
US14/928,181 2015-10-30

Publications (1)

Publication Number Publication Date
KR20170054277A true KR20170054277A (ko) 2017-05-17

Family

ID=58635091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160143673A KR20170054277A (ko) 2015-10-30 2016-10-31 분포 평균에 관한 전압 분포의 각각의 측 상에서의 별개의 특성화를 이용한 적응형 판독 임계 전압 추적

Country Status (3)

Country Link
US (1) US10347343B2 (ko)
KR (1) KR20170054277A (ko)
CN (2) CN114078539A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192614B2 (en) * 2015-10-30 2019-01-29 Seagate Technology Llc Adaptive read threshold voltage tracking with gap estimation between default read threshold voltages
KR102589259B1 (ko) * 2016-06-20 2023-10-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10014026B1 (en) 2017-06-20 2018-07-03 Seagate Technology Llc Head delay calibration and tracking in MSMR systems
KR102353405B1 (ko) * 2017-09-19 2022-01-19 삼성전자주식회사 특성 데이터 전처리 시스템, 장치, 방법 및 이를 이용한 메모리 제어 시스템
US10276233B1 (en) 2017-10-31 2019-04-30 Seagate Technology Llc Adaptive read threshold voltage tracking with charge leakage mitigation using threshold voltage offsets
US10388368B2 (en) 2017-10-31 2019-08-20 Seagate Technology Llc Adaptive read threshold voltage tracking with charge leakage mitigation using charge leakage settling time
KR102617350B1 (ko) 2018-03-14 2023-12-26 삼성전자주식회사 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 저장 장치
CN110400593B (zh) * 2018-04-24 2021-08-03 群联电子股份有限公司 存储器管理方法、存储器储存装置及存储器控制电路单元
US11018842B1 (en) 2018-07-31 2021-05-25 Seagate Technology Llc Dynamic timing recovery bandwidth modulation for phase offset mitigation
US11016681B1 (en) * 2018-07-31 2021-05-25 Seagate Technology Llc Multi-threshold parameter adaptation
US10803902B1 (en) 2018-08-19 2020-10-13 Seagate Technology Llc Hardware-based read sample averaging
US10468060B1 (en) 2018-09-27 2019-11-05 Seagate Technology Llc Cancelling adjacent track interference
US10861561B2 (en) * 2019-01-22 2020-12-08 Samsung Electronics Co., Ltd. Threshold estimation in NAND flash devices
KR20200099441A (ko) * 2019-02-14 2020-08-24 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR102645786B1 (ko) * 2019-07-08 2024-03-12 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20220043432A (ko) * 2020-09-29 2022-04-05 에스케이하이닉스 주식회사 메모리 시스템에서 읽기 전압을 제어하는 장치 및 방법
US11735220B2 (en) 2021-12-27 2023-08-22 Seagate Technology Llc Phase locking multiple clocks of different frequencies

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4051055B2 (ja) * 2004-10-14 2008-02-20 シャープ株式会社 不揮発性メモリの消去パルス設定方法及び消去不良スクリーニング方法
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US7876621B2 (en) * 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
US8453022B2 (en) 2007-12-05 2013-05-28 Densbits Technologies Ltd. Apparatus and methods for generating row-specific reading thresholds in flash memory
US8660175B2 (en) * 2007-12-10 2014-02-25 Qualcomm Incorporated Selective display of interpolated or extrapolated video units
US8724381B2 (en) 2008-03-11 2014-05-13 Agere Systems Llc Methods and apparatus for storing data in a multi-level cell flash memory device with cross-page sectors, multi-page coding and per-page coding
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101434400B1 (ko) 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
KR101082650B1 (ko) * 2009-01-21 2011-11-14 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101005188B1 (ko) 2009-02-26 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8868821B2 (en) * 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
WO2011094454A2 (en) 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
US8539311B2 (en) * 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8605501B2 (en) * 2010-07-06 2013-12-10 Stec, Inc. System and method for determining data dependent noise calculation for a flash channel
US8531888B2 (en) * 2010-07-07 2013-09-10 Marvell World Trade Ltd. Determining optimal reference voltages for progressive reads in flash memory systems
CN202234240U (zh) * 2011-07-08 2012-05-30 克斯克管理公司 带把手的婴儿承载架
US8655109B2 (en) * 2011-08-05 2014-02-18 Adobe Systems Incorporated Regression-based learning model for image upscaling
US8711619B2 (en) * 2011-10-18 2014-04-29 Seagate Technology Llc Categorizing bit errors of solid-state, non-volatile memory
US8760932B2 (en) * 2011-10-18 2014-06-24 Seagate Technology Llc Determination of memory read reference and programming voltages
US8862967B2 (en) * 2012-03-15 2014-10-14 Sandisk Technologies Inc. Statistical distribution based variable-bit error correction coding
US8755136B1 (en) * 2012-04-18 2014-06-17 Western Digital Technologies, Inc. Systems and methods for storage device read/write head malfunction detection
US8839073B2 (en) * 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US20130343131A1 (en) 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
US9076545B2 (en) * 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
US9064563B2 (en) * 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US9235469B2 (en) * 2013-05-22 2016-01-12 Seagate Technology Llc Systems and methods for inter-cell interference mitigation in a flash memory
CN104142967B (zh) * 2013-09-30 2017-11-03 国家电网公司 一种采样数据长度可调的触发方法

Also Published As

Publication number Publication date
US20170125110A1 (en) 2017-05-04
CN114078539A (zh) 2022-02-22
CN107039079B (zh) 2021-12-03
US10347343B2 (en) 2019-07-09
CN107039079A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
KR20170054277A (ko) 분포 평균에 관한 전압 분포의 각각의 측 상에서의 별개의 특성화를 이용한 적응형 판독 임계 전압 추적
US10755776B2 (en) Adaptive read threshold voltage tracking with gap estimation between adjacent read threshold voltages
US10388368B2 (en) Adaptive read threshold voltage tracking with charge leakage mitigation using charge leakage settling time
US10929221B2 (en) Multi-tier detection and decoding in flash memories utilizing data from additional pages or wordlines
US10043582B2 (en) Establishing parameters of subsequent read retry operations based on syndrome weights of prior failed decodings
US10290358B2 (en) Independent read threshold voltage tracking for multiple dependent read threshold voltages using syndrome weights
US9633740B1 (en) Read retry operations where likelihood value assignments change sign at different read voltages for each read retry
US10276233B1 (en) Adaptive read threshold voltage tracking with charge leakage mitigation using threshold voltage offsets
US10180868B2 (en) Adaptive read threshold voltage tracking with bit error rate estimation based on non-linear syndrome weight mapping
US9183942B2 (en) Inter-cell interference cancellation
US9367389B2 (en) Recovery strategy that reduces errors misidentified as reliable
US8576625B1 (en) Decoder parameter estimation using multiple memory reads
US8321625B2 (en) Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
US8625347B2 (en) Memory device and control method of memory device
CN110832594A (zh) 具有动态目标校准的存储器装置
CN110870014A (zh) 具有动态编程校准的存储器装置
US20110134692A1 (en) Adaptive dynamic reading of flash memories
US9489257B2 (en) Correcting soft reliability measures of storage values read from memory cells
US11301323B2 (en) Customized parameterization of read parameters after a decoding failure for solid state storage devices
KR20090097673A (ko) 연판정 값에 기반하여 메모리에 저장된 데이터를 검출하는장치
TW201423748A (zh) 在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出
US9082480B2 (en) Detection and decoding in flash memories with error correlations for a plurality of bits within a sliding window
US9437320B1 (en) Joint detecting and decoding system for nonvolatile semiconductor memory with reduced inter-cell interference

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application