TW201423748A - 在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出 - Google Patents

在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出 Download PDF

Info

Publication number
TW201423748A
TW201423748A TW102138119A TW102138119A TW201423748A TW 201423748 A TW201423748 A TW 201423748A TW 102138119 A TW102138119 A TW 102138119A TW 102138119 A TW102138119 A TW 102138119A TW 201423748 A TW201423748 A TW 201423748A
Authority
TW
Taiwan
Prior art keywords
memory cells
read
reliability metrics
offset
estimating
Prior art date
Application number
TW102138119A
Other languages
English (en)
Other versions
TWI546807B (zh
Inventor
Tomer Ish-Shalom
Ronen Dar
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of TW201423748A publication Critical patent/TW201423748A/zh
Application granted granted Critical
Publication of TWI546807B publication Critical patent/TWI546807B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Error Detection And Correction (AREA)

Abstract

一方法包括藉由將各別類比值寫入至類比記憶體胞之一群組中之該等記憶體胞中而將資料儲存於該群組之該等類比記憶體胞中。在儲存該資料之後，使用一或多個各別讀取臨限值一或多次地自該群組中之該等記憶體胞讀取該等類比值，以便產生讀出結果。基於該等讀出結果而計算該等讀取類比值之可靠性度量。基於該等可靠性度量來估計該一或多個讀取臨限值相對於一最佳讀取臨限值位置之一偏移。修改該等可靠性度量以補償該估計偏移，且使用該等經校正之可靠性度量來解碼儲存於該群組中之該等類比記憶體胞中之資料。

Description

在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出
本發明大體而言係關於記憶體器件，且特定言之係關於用於讀取類比記憶體胞之方法及系統。
若干類型之記憶體器件(諸如快閃記憶體)將類比記憶體胞之陣列用於儲存資料。每一類比記憶體胞保持某一位準之給定物理量(諸如電荷或電壓)，其表示儲存於記憶體胞中之資料。此物理量之該等位準亦被稱為類比儲存值、儲存值或類比值。在快閃記憶體中，例如，每一類比記憶體胞保存某一量之電荷。可能類比值之範圍通常被分成多個區，每一區對應於表示一或多個資料位元值之程式化狀態或程式化位準。藉由寫入對應於一或多個所要位元之標稱類比值而將資料寫入至類比記憶體胞。
通常被稱為單位階記憶體胞(SLC)器件之一些記憶體器件將單一位元之資訊儲存於每一記憶體胞中，亦即，每一記憶體胞可經程式化而採取兩個可能記憶體狀態。常常被稱為多位階記憶體胞(MLC)器件之較高密度器件在每個記憶體胞儲存兩個或兩個以上位元，亦即，可經程式化而採取兩個以上可能記憶體狀態。
例如由Bez等人在「Introduction to Flash Memory」(IEEE之論文集，卷91，2003年4月，第4期，第489-502頁)(其以引用方式併入本文 中)中描述了快閃記憶體器件。例如由Eitan等人在「Multilevel Flash Cells and their Trade-Offs」(1996 IEEE國際電子器件會議(IEDM)(New York,New York)之論文集(第169-172頁))(其以引用方式併入本文中)中描述了多位階快閃記憶體胞及器件。該論文比較若干種類之多位階快閃記憶體胞，諸如共地、DINOR、AND、NOR及NAND記憶體胞。
Eitan等人在以引用方式併入本文中之「Can NROM,a 2-bit,Trapping Storage NVM Cell,Give a Real Challenge to Floating Gate Cells？」(1999年9月21日至24日，1999固態器件及材料(SSDM)國際會議(Tokyo,Japan)之論文集，第522-524頁)中描述稱作氮化物唯讀記憶體(NROM)的另一類型之類比記憶體胞。亦由Maayan等人在「A 512 Mb NROM Flash Data Storage Memory with 8 MB/s Data Rate」(2002年2月3日至7日，2002 IEEE固態電路國際會議(ISSCC 2002)(San Francisco,California)之論文集，卷1，第100-101頁)(其以引用方式併入本文中)中描述了NROM單元。其他例示性類型之類比記憶體胞為浮動閘極(FG)記憶體胞、鐵電RAM(FRAM)記憶體胞、磁性RAM(MRAM)記憶體胞、電荷收集快閃(CTF)及相變RAM(PRAM，亦被稱為相變記憶體--PCM)記憶體胞。例如由Kim及Koh在「Future Memory Technology including Emerging New Memories」(2004年5月16日至19日，第24次微電子國際會議(MIEL)(Nis、Serbia及Montenegro)之論文集，卷1，第377-384頁)(其以引用方式併入本文中)中描述了FRAM、MRAM及PRAM記憶體胞。
通常藉由比較類比記憶體胞之儲存值與一或多個讀取臨限值來讀取類比記憶體胞。用於設定及調整讀取臨限值之各種方法係此項技術中已知的。舉例而言，美國專利申請公開案2010/0091535(其揭示內容係以引用方式併入本文中)描述用於操作包括複數個類比記憶體 胞之記憶體的方法。該方法包括藉由將第一儲存值寫入至該等記憶體胞而將資料儲存於記憶體中。自該等記憶體胞讀取第二儲存值，且估計該等第二儲存值之累積分佈函數(CDF)。處理估計之CDF以便計算一或多個臨限值。作為另一實例，美國專利8,000,135(其揭示內容係以引用方式併入本文中)描述了用於藉由取樣內部程式化位準分佈間隔來估計記憶體胞讀取臨限值的技術。
美國專利申請公開案2011/0066902(其揭示內容係以引用方式併入本文中)描述使用可靠性度量來讀取資料之系統及方法。在一些實施例中，資料儲存器件包括一記憶體陣列，該記憶體陣列包括一目標記憶體胞及一或多個其他記憶體胞。該器件亦包括耦接至該記憶體陣列之一控制器。該控制器經組態以基於相關聯於該目標記憶體胞之一電壓值且基於相關聯於該記憶體陣列之該一或多個其他記憶體胞中之每一者之一或多個對應電壓值而直接計算儲存於該記憶體陣列之該目標記憶體胞中之至少一位元的一可靠性度量。
本文中所描述的本發明之一實施例提供一種方法，該方法包括藉由將各別類比值寫入至類比記憶體胞之一群組中之該等記憶體胞中而將資料儲存於該群組之該等類比記憶體胞中。在儲存該資料之後，使用一或多個各別讀取臨限值一或多次地自該群組中之該等記憶體胞讀取該等類比值，以便產生讀出結果。基於該等讀出結果而計算該等讀取類比值之可靠性度量。基於該等可靠性度量來估計該一或多個讀取臨限值相對於一最佳讀取臨限值位置之一偏移。修改該等可靠性度量以補償該估計偏移，且使用該等經校正之可靠性度量來解碼儲存於該群組中之該等類比記憶體胞中之該資料。
在一些實施例中，估計該偏移包括基於該等可靠性度量且基於該等類比值之一分佈來評定該偏移。在一實施例中，修改該等可靠性 度量包括在不重新讀取該等記憶體胞之情況下基於該偏移來調整該等可靠性度量。在一實例實施例中，該等可靠性度量包括對數似然比(LLR)。
在一些實施例中，估計該偏移包括推算該等可靠性度量之一平均數及找到該平均數與一目標平均數之一偏差。在一所揭示實施例中，修改該等可靠性度量包括藉由將該等可靠性度量之該平均數乘以一常數來推算一校正量，及自該等可靠性度量減去該校正量。在另一實施例中，估計該偏移包含儲存對應於多個各別偏移的該等讀出結果之多個預定義分佈、推算使用該一或多個讀取臨限值獲得之該等讀出結果之一經驗分佈，及選擇對應於最類似於該經驗分佈之一預定義分佈之偏移。
在一些所揭示實施例中，計算該等可靠性度量包括估計該等讀出結果之一信號對雜訊比(SNR)，及依據該SNR來計算該等可靠性度量。估計該SNR可包括評定該最佳讀取臨限值位置之一變化，及基於該變化來估計該SNR。另外或替代地，估計該SNR可包括評估使用該一或多個讀取臨限值獲得之該等讀出結果之一經驗分佈，及自該經驗分佈導出該SNR。
在另一實施例中，計算該等可靠性度量包括評估使用該一或多個讀取臨限值獲得之該等讀出結果之一經驗分佈，及基於該經驗分佈來推算該等可靠性度量。在又一實施例中，計算該等可靠性度量包括比較該等讀出結果與一預定義累積分佈函數(CDF)。
根據本發明之一實施例，另外提供一種裝置，該裝置包括一介面及儲存電路。該介面經組態以與包括類比記憶體胞之一記憶體通信。該儲存電路經組態以：藉由將各別類比值寫入至該等類比記憶體胞之一群組中之該等記憶體胞中而將資料儲存於該群組之該等類比記憶體胞中；使用一或多個各別讀取臨限值一或多次地自該群組中之該 等記憶體胞讀取該等類比值，以便產生讀出結果；基於該等讀出結果而計算該等讀取類比值之可靠性度量；基於該等可靠性度量來估計該一或多個讀取臨限值相對於一最佳讀取臨限值位置之一偏移；修改該等可靠性度量，以便補償該估計偏移；且使用該等經校正之可靠性度量來解碼儲存於該群組中之該等類比記憶體胞中之該資料。
根據本發明之一實施例，亦提供一種裝置，該裝置包括一記憶體及儲存電路。該記憶體包括多個類比記憶體胞。該儲存電路經組態以：藉由將各別類比值寫入至該等類比記憶體胞之一群組中之該等記憶體胞中而將資料儲存於該群組之該等類比記憶體胞中；使用一或多個各別讀取臨限值一或多次地自該群組中之該等記憶體胞讀取該等類比值從而產生讀出結果；基於該等讀出結果而計算該等讀取類比值之可靠性度量；基於該等可靠性度量來估計該一或多個讀取臨限值相對於一最佳讀取臨限值位置之一偏移；修改該等可靠性度量，以便補償該估計偏移；且使用該等經校正之可靠性度量來解碼儲存於該群組中之該等類比記憶體胞中之該資料。
將自結合圖式閱讀的本發明之實施例之以下詳細描述更全面地理解本發明。
20‧‧‧記憶體系統
24‧‧‧記憶體器件
28‧‧‧記憶體胞陣列
32‧‧‧類比記憶體胞
34‧‧‧記憶體區塊
36‧‧‧讀取/寫入(R/W)單元
40‧‧‧記憶體控制器
44‧‧‧用於與記憶體器件通信之介面
48‧‧‧處理器
52‧‧‧主機
56‧‧‧軟解調變器
60‧‧‧對數似然比(LLR)校正模組
64‧‧‧軟解碼器
72‧‧‧最佳位置
76‧‧‧讀取臨限值
68A‧‧‧程式化位準
68B‧‧‧程式化位準
80‧‧‧偏移
90‧‧‧程式化步驟
94‧‧‧讀出步驟
98‧‧‧解調變步驟
102‧‧‧偏移估計步驟
106‧‧‧對數似然比(LLR)校正步驟
110‧‧‧解碼步驟
圖1為根據本發明之一實施例的示意性說明一記憶體系統之方塊圖；圖2為根據本發明之一實施例的展示一群組之類比記憶體胞中之程式化位準分佈及相關聯讀取臨限值的曲線圖；且圖3為根據本發明之一實施例的示意性說明用於讀取一群組之類比記憶體胞之方法之流程圖。
概述
描述於本文中的本發明之實施例提供用於讀取儲存於類比記憶體胞(諸如快閃記憶體胞)中之資料的改良之方法及系統。在一些所揭示實施例中，一記憶體控制器藉由將各別類比值寫入至類比記憶體胞中而將資料儲存於一群組之類比記憶體胞中。在NAND快閃器件中，例如，程式化操作將該等記憶體胞設定至表示所儲存資料之各別臨限值電壓。
在一稍後時間，該記憶體控制器在一軟解碼程序中讀取並解碼所儲存資料。該記憶體控制器使用兩個或兩個以上各別讀取臨限值兩次或兩次以上地讀取該群組中之該等記憶體胞，以便產生讀出結果。該記憶體控制器接著使用該等讀出結果計算該等類比值之軟可靠性度量。
該等可靠性度量可包含(例如)可儲存於該等記憶體胞中之可能位元值的對數似然比(LLR)。該記憶體控制器基於該等可靠性度量來解碼所儲存資料。
儘管下文所描述之實施例主要係指軟讀出(亦即，使用不同讀取臨限值對每個記憶體胞群組之兩個或兩個以上讀出操作)，但所揭示技術亦可用於硬讀出(亦即，在單一讀取臨限值設定下對每個記憶體胞群組之單一讀出操作)。
然而，在一些實際情境中，用於讀取該等記憶體胞之該等讀取臨限值可由於各種原因而次最佳地定位。可藉由實際讀取臨限值與最佳讀取臨限值位置之間的一偏移來表示該次最佳性。讀取臨限值之次最佳定位通常會使該等可靠性度量失真，且因此使讀取錯誤之機率增加。可(例如)依據最大化相互資訊(MI)或最小化位元錯誤率(BER)來定義最佳性及次最佳性。
在本文中所描述之一些實施例中，該記憶體控制器估計該等讀取臨限值相對於該最佳位置之偏移，且修改該等可靠性度量，以便補 償此偏移。通常，該記憶體控制器在不再次讀取該等記憶體胞之情況下基於該等次最佳讀取臨限值之初始讀出結果來執行此推算。
該記憶體控制器接著使用該等經修改可靠性度量來解碼所儲存資料。由於施加至該等經修改可靠性度量之校正，解碼操作能夠達成改良之錯誤機率效能。該可達成效能可接近可由讀取臨限值之最佳定位達成之效能。由於校正係在不重新讀取該等記憶體胞之情況下執行，故延時及電力消耗減少。
該記憶體控制器可以各種方式來估計該偏移且修改該等可靠性度量。當該等可靠性度量包含(例如)LLR時，該記憶體控制器可藉由估計平均LLR與零之偏差來估計該偏移。在下文描述LLR計算及偏移估計之若干實例。在下文亦描述其他LLR計算及調適方法。
在一些實施例中，該記憶體控制器可藉由評定該等讀出結果之信號對雜訊比(SNR)及依據該SNR來推算該等可靠性度量而推算該等可靠性度量。在本文中描述用於SNR估計之若干實例技術。替代地，該記憶體控制器可將本文中所描述之該等SNR估計技術用於任何其他合適用途。
系統描述
圖1為根據本發明之一實施例的示意性說明記憶體系統20之方塊圖。系統20可用於各種主機系統及器件中，諸如，用於計算器件、蜂巢式電話或其他通信終端機、抽取式記憶體模組(有時被稱為「USB隨身碟」)、固態磁碟(SSD)、數位相機、音樂及其他媒體播放器及/或在其中儲存及擷取資料的任何其他系統或器件中。
系統20包含將資料儲存於記憶體胞陣列28中之記憶體器件24。該記憶體陣列包含多個記憶體區塊34。每一記憶體區塊34包含多個類比記憶體胞32。在本專利申請案之上下文中及在申請專利範圍中，術語「類比記憶體胞」係用以描述保持物理參數(諸如，電壓或電荷)之 連續類比值的任何記憶體胞。陣列28可包含任何種類之類比記憶體胞，諸如，NAND、NOR及電荷收集快閃(CTF)快閃記憶體胞、相變RAM(PRAM，亦被稱為相變記憶體--PCM)、氮化物唯讀記憶體(NROM)、鐵電RAM(FRAM)、磁性RAM(MRAM)及/或動態RAM(DRAM)記憶體胞。雖然本文中所描述之實施例主要係指二維(2D)記憶體胞連接性方案，但所揭示技術亦可適用於三維(3D)連接性方案。
儲存於記憶體胞中之電荷位準及/或寫入至記憶體胞中及自記憶體胞讀出之類比電壓或電流在本文中被統稱作類比值、類比儲存值或儲存值。舉例而言，儲存值可包含臨限值電壓或任何其他合適種類之儲存值。系統20藉由程式化類比記憶體胞以採取各別程式化狀態而將資料儲存於該等記憶體胞中，該等程式化狀態亦被稱作程式化位準。程式化狀態係選自可能狀態之有限集合，且每一程式化狀態對應於某一標稱儲存值。舉例而言，3位元/記憶體胞的MLC可經程式化以藉由將八個可能標稱儲存值中之一者寫入至該記憶體胞中而採取八個可能程式化狀態中之一者。
記憶體器件24包含讀取/寫入(R/W)單元36，該R/W單元將供儲存於記憶體器件中之資料轉換成類比儲存值且將該等值寫入至記憶體胞32中。在替代實施例中，R/W單元不執行轉換，而是被提供電壓樣本，亦即，被提供供儲存於記憶體胞中之儲存值。當自陣列28讀出資料時，R/W單元36將記憶體胞32之儲存值轉換成具有一或多個位元之解析度之數位樣本。資料通常係按被稱作頁之群組而寫入至記憶體胞及被自記憶體胞讀取。在一些實施例中，R/W單元可藉由將一或多個負抹除脈衝施加至記憶體胞32來抹除該等記憶體胞之群組。通常在完整的記憶體區塊中執行抹除。
資料於記憶體器件24中之儲存及自記憶體器件24之擷取係由記憶體控制器40執行。該記憶體控制器包含用於與記憶體器件24通信之 介面44，及進行各種記憶體管理功能之處理器48。記憶體控制器40與主機52通信，以用於接受供儲存於記憶體器件中之資料且用於輸出自記憶體器件擷取之資料。
可以硬體來實施記憶體控制器40，且尤其是實施處理器48。或者，記憶體控制器可包含執行合適軟體之微處理器，或硬體元件與軟體元件之組合。
圖1之組態為例示性系統組態，其係純粹地出於概念清晰性起見而加以展示。亦可使用任何其他合適記憶體系統組態。已出於清晰性而自該圖省略對於理解本發明之原理並非必要之元件，諸如，各種介面、定址電路、定時及定序電路，及除錯電路。
雖然圖1之實例展示單一記憶體器件24，但系統20可包含由記憶體控制器40控制之多個記憶體器件。在圖1中所示之例示性系統組態中，記憶體器件24及記憶體控制器40經實施為兩個單獨的積體電路(IC)。然而，在替代實施例中，記憶體器件及記憶體控制器可整合於單一多晶片封裝(MCP)或系統單晶片(SoC)中之單獨的半導體晶粒上，且可由內部匯流排互連。再或者，記憶體控制器電路之一些或全部可駐留於經安置有記憶體陣列之同一晶粒上。再或者，記憶體控制器40之功能性之一些或全部可以軟體予以實施且由主機系統之處理器或其他元件實行。在一些實施例中，主機52及記憶體控制器40可製造於同一晶粒上或製造於同一器件封裝中之單獨晶粒上。
在一些實施例中，記憶體控制器40包含以軟體予以程式化以實行本文中所描述之功能的通用處理器。可經由(例如)網路而將軟體以電子形式下載至處理器，或者或另外，可將軟體提供及/或儲存於諸如磁性、光學或電子記憶體之穩定式有形媒體上。
在陣列28之實例組態中，記憶體胞32係按多個列及行而配置，且每一記憶體胞包含一浮動閘極電晶體。每一列中之電晶體之閘極係 由字線連接，且每一行中之電晶體之源極係由位元線連接。記憶體陣列通常被劃分為多個頁，亦即，經同時地程式化及讀取之記憶體胞群組。頁有時被再分成區段。在一些實施例中，每一頁包含陣列之整個列。在替代實施例中，每一列(字線)可被劃分為兩個或兩個以上頁。舉例而言，在一些器件中，每一列被劃分成兩個頁，一個頁包含奇數次序記憶體胞且另一頁包含偶數次序記憶體胞。
通常，記憶體控制器40以頁為單位來程式化資料，但抹除完整記憶體區塊34。通常(但未必)，一記憶體區塊為大約106個記憶體胞，而一頁為大約103至104個記憶體胞。
以下描述描述了用於讀取及解碼儲存於記憶體胞32中之資料之若干實例技術。所揭示技術可由記憶體控制器40及/或由R/W單元36實行。出於清晰性起見，以下描述參考在記憶體器件中之R/W單元36與記憶體控制器40中之處理器48之間的特定功能劃分。然而，通常，組成所揭示技術之各種任務可以任何合適方式而在記憶體控制器與R/W單元之間予以劃分，或由此等元件中之任一者來執行。因此，在本專利申請案之上下文中及在申請專利範圍中，將記憶體控制器40及R/W電路36聯合地稱作實行所揭示技術之儲存電路。
使用LLR校正對讀取臨限值錯誤之補償
在圖1之實例組態中，記憶體控制器40之處理器48使用一軟解碼程序來解碼儲存於一群組之記憶體胞32中之資料。通常，處理器48命令R/W單元36使用兩個或兩個以上各別讀取臨限值兩次或兩次以上地讀取該群組之記憶體胞，以便產生讀出結果。在此讀出方案中，該記憶體控制器被提供該群組中之每一記憶體胞之兩個或兩個以上讀出結果，該兩個或兩個以上讀出結果係使用不同各別讀取臨限值讀取。該記憶體控制器接著計算各種資料位元之軟可靠性度量，且使用該等軟可靠性度量來解碼資料。
以下描述主要參考針對各別資料位元而計算之對數似然比(LLR)。然而，該等所揭示技術不限於LLR且可與任何其他合適類型之軟可靠性度量一起使用。通常，該等可靠性度量帶正負號，亦即，包含量值及正負號資訊兩者。
通常，記憶體控制器40目的在於將讀取臨限值定位於臨限值電壓(VTH)軸上之最佳位置處，從而將讀取錯誤之機率減至最小。舉例而言，可將最佳讀取臨限值位置定義為產生最大相互資訊(MI)或最小位元錯誤率(BER)之位置。最佳位置通常位於鄰近程式化位準(如下文圖2中所表明)之間的邊界區中。
然而，實務上，由於各種原因，讀取臨限值並不始終定位於最佳位置處。當讀取臨限值次最佳地定位時，所得LLR通常將不能實現最小錯誤機率。在一些實施例中，記憶體控制器40中之處理器48藉由調整LLR來補償此次最佳性。
在圖1之實例組態中，處理器48包含軟解調變器56，其接收使用多個讀取臨限值獲得之多個讀出結果且將該多個讀出結果用於軟解調變。針對每一記憶體胞，解調變器56產生估計儲存於記憶體胞中之資料值的硬式決策，及量化指派給該硬式決策之可靠性的LLR。每一LLR通常包含指示位元值的硬式決策之正負號，及指示該位元值之可靠性之絕對值。如上文所解釋，所揭示技術可與各種帶正負號之可靠性度量一起使用。
LLR校正模組60修改由解調變器56產生之該等LLR，以便補償讀取臨限值相對於其最佳位置之偏移。通常，模組60首先估計該偏移，且接著基於該估計偏移來校正該等LLR。
在一實例實施例中，模組60基於該等LLR且基於記憶體胞臨限值電壓相對於各種讀取臨限值之分佈來估計該偏移。可由「區帶直方圖」來表示此分佈。在一實施例中，將對應於T個讀取臨限值之區帶 直方圖定義為長度為T+1之向量，以使得第一向量元素保持電壓位準位於所有臨限值以下的記憶體胞之估計數目，最後一個元素保持電壓位準位於所有臨限值上方的記憶體胞之估計數目，且對於k=2,...,T，第k個向量元素保持電壓位準位於第(k-1)個最小臨限值與第k個最小臨限值之間的記憶體胞之估計數目。
請注意，每一向量元素(區帶直方圖區間(bin))中之記憶體胞之數目為一估計量，此係因為一些記憶體胞可回應於讀取臨限值或由於讀取雜訊而不能回應於讀取臨限值。此外，一些記憶體胞可對低臨限值作出反應，但不對高臨限值作出反應。由於此等記憶體胞之數目可能不大，故此現象可使用合適處理來校正或被忽略。
軟解碼器64接著基於該等經校正之LLR來解碼儲存於該群組之記憶體胞中之資料。通常用錯誤校正碼(ECC)(諸如，低密度同位檢查(LDPC)或博斯-查德胡里-霍昆格姆(BCH)碼)來編碼所儲存資料，且解碼器64使用該等LLR來解碼ECC。實際上，可將解碼器64視為校正解調變器56之錯誤硬式決策。
僅以實例給出圖1中所示之處理器48之內部結構。在替代實施例中亦可使用任何其他合適組態。可以軟體、硬體或其兩者來實施各種處理器模組(例如，解調變器56、LLR校正模組60及解碼器64)。
圖2為根據本發明之一實施例的展示一群組之類比記憶體胞32中之程式化位準分佈及相關聯讀取臨限值的曲線圖。該群組之記憶體胞通常屬於一給定字線，且用於儲存一或多個資料頁。出於清晰性起見，本實例參考各自儲存單一位元之兩個程式化位準。然而，一般而言，所揭示技術亦可與使用兩個以上程式化位準(其各自儲存多於單個位元)的MLC器件一起使用。
該圖展示兩個程式化位準68A及68B之臨限值電壓分佈，該兩個程式化位準分別表示資料值「1」及「0」。為了執行自該群組中之該 等記憶體胞之讀出，將該等讀取臨限值置於該兩個程式化位準之間的邊界區中。用線72來標記最佳讀取臨限值位置。
在圖2之實例情境中，記憶體控制器40使用一組五個讀取臨限值76來讀取該群組之記憶體胞。因此，R/W單元36使用該五個各別讀取臨限值讀取每一記憶體胞五次。軟解調變器56基於每一記憶體胞之五個讀出結果而針對該記憶體胞產生各別LLR。(在替代實施例中，可使用任何其他合適數目個讀取臨限值，且該等讀取臨限值未必必須以均勻間隔分佈。)
然而，如在該圖中可見，讀取臨限值76並未最佳地定位。偏移80存在於最佳位置72與該等讀取臨限值之實際位置之間。(在此實例中，該偏移係自該等讀取臨限值所佔用之間隔的中間量測，雖然亦可使用其他慣例。)
在一些實施例中，LLR校正模組60估計偏移80之大小，且依據該估計偏移來校正該等LLR。將該等經校正LLR提供至軟解碼器64以用於解碼。
LLR校正模組60可估計偏移80，且以多種方式依據該偏移來修改該等LLR。在一實例實施例中，模組60推算該群組之記憶體胞上的LLR之平均數，且比較該平均數與零。由於LLR被定義為機率之比的對數，故LLR可為負值或正值。當該等讀取臨限值定位於最佳位置處時，預期LLR統計資料為對稱的，且預期LLR之平均數為接近零的。(如上文所解釋，所揭示技術可替代地與具有正負號及量值資訊的其他種類之可靠性度量一起使用)。
平均數與零之大偏差因此指示該等讀取臨限值之次最佳位置。處理器48可依據平均LLR與零之偏差來估計次最佳性之大小(例如，偏移80之大小)。模組60可藉由將平均LLR乘以一常數來計算用於該等LLR之一校正量，且接著自該等LLR減去該校正量。通常，該常數 可視(例如)記憶體胞32或記憶體器件24之性質而定。在一實例實施例中，該常數並非視讀取臨限值而定，而是視臨限值電壓分佈而定。
以上描述參考使可靠性度量之平均數達到零之方案。此技術特別適合於(例如)可靠性度量之對稱分佈及單一自由參數(偏移)。然而，模組60通常可校正可靠性度量，以使得該等可靠性度量之平均數達到某一目標平均數(其未必係零)。可根據一模型來判定目標平均數，該模型可視分佈之寬度而定，而非視偏移而定。
當在具有兩個以上程式化位準之MLC器件中使用上述技術時，通常藉由不同讀取臨限值來區分每一對鄰近之程式化位準。通常，處理器48獨立地針對每一此讀取臨限值執行上述操作(計算平均LLR、乘以一因數及自LLR之減法)。
當結合干擾消除程序使用上述技術時，處理器48獨立地針對具有共同干擾位準的每一群組之記憶體胞執行上述操作(計算平均LLR、乘以一因數及自LLR之減法)。
在另一實施例中，處理器48可藉由針對不同各別偏移80儲存一預定義組之讀出結果分佈來估計偏移。當讀取一特定群組之記憶體胞時，模組60推算讀出結果之實際分佈，且找到該組中之最類似於實際分佈的分佈。將關聯於該組中之最類似分佈的偏移視為估計偏移。模組60可以任何合適方式(諸如使用庫貝克-李柏發散(Kullback-Leibler divergence))找到該最類似分佈。
再或者，LLR校正模組60可估計偏移80，且使用任何其他合適技術而基於該估計偏移來校正LLR。
圖3為根據本發明之一實施例的示意性說明用於讀取一群組之類比記憶體胞之方法之流程圖。該方法自在程式化步驟90處儲存電路(記憶體控制器40及R/W單元36)將資料寫入至一群組之記憶體胞32中開始。
在一稍後時間，在讀出步驟94，儲存電路使用多個讀取臨限值讀取該群組之記憶體胞。在解調變步驟98，軟解調變器56基於該等讀出結果而計算針對所儲存資料位元的硬式決策及各別LLR。
在偏移估計步驟102，LLR校正模組60使用該等LLR來估計該多個讀取臨限值相對於最佳臨限值位置之偏移。在LLR校正步驟106，模組60接著依據該估計偏移來校正該等LLR。在解碼步驟110，軟解碼器64使用該等經校正LLR來解碼所儲存資料。提供解碼資料作為輸出。
如上文所解釋，推算並應用步驟106處之LLR校正，以便補償偏移。換言之，該等經校正LLR類似於在讀取臨限值定位於最佳位置處之情況下可獲得之LLR。請注意，步驟106之LLR校正係僅藉由計算來執行，而不必實際上將讀取臨限值移動至最佳位置且重新讀取記憶體胞。因此，延時及電力消耗減少。
然而，在一些實施例中，處理器48確實將讀取臨限值移動至估計之最佳位置(如上文所定義，基於估計偏移)以為下一讀出操作做準備。下一讀出可來自同一群組之記憶體胞或來自一不同群組。
替代性改變及實施例
在一些實施例中，軟解調變器56估計讀出結果之信號對雜訊比(SNR)，且依據該估計SNR來推算LLR。解調變器56可以各種方式來估計讀出結果中之SNR或雜訊位準之其他度量。在當前上下文中，可互換地使用術語「雜訊位準」及「SNR」。
舉例而言，在典型NAND快閃器件中，記憶體胞臨限值電壓隨時間及使用而向下漂移(至較低臨限值電壓)。由於臨限值電壓漂移，程式化位準分佈逐漸地向下漂移至較低臨限值電壓，且亦變得較寬且較接近彼此。當程式化位準變得較寬且較接近彼此時，該等程式化位準之間的重疊增加且讀取錯誤之機率相應地增加。另外或替代地，程式 化位準由於其他原因(諸如，來自其他記憶體胞之交叉耦合干擾)而變得較寬且較接近彼此。
在此等條件下，讀取臨限值之最佳位置亦隨時間及使用而向下漂移。因此，可使用最佳讀取臨限值位置之漂移作為SNR之指示(小漂移意謂高SNR，且反之亦然)。
當記憶體胞使用兩個以上程式化位準時，程式化位準之不同對之間的最佳臨限值位置隨時間及使用或由於干擾而變得較接近彼此。舉例而言，考慮一群組之2位元/記憶體胞的記憶體胞，該等記憶體胞將表示為{P0,P1,P2,P3}之四個程式化位準用於儲存表示為最低有效位元(LSB)頁及最高有效位元(MSB)頁的兩個資料頁。
當執行軟讀出時，使用一組表示為RV11之讀取臨限值來讀取LSB頁，RV11定位於P1與P2之間。使用兩組讀取臨限值來讀取MSB頁：表示為RV21的一個組定位於P0與P1之間，且表示為RV22的另一個組定位於P2與P3之間。隨時間及使用，RV21、RV11及RV22之最佳位置隨著SNR惡化而向下漂移且變得較接近彼此。因此，可使用用於程式化位準之不同對的最佳臨限值位置之間的距離作為SNR之指示(小距離意謂差SNR，且反之亦然)。
在一些實施例中，解調變器56將此特性行為用於估計SNR。在一實例實施例中，解調變器56評定程式化位準之兩個不同對之最佳臨限值位置之間的距離，且使用此距離作為SNR之度量。大距離通常指示高SNR，且反之亦然。解調變器可評定(例如)RV21與RV22(MSB頁之讀取臨限值)之最佳位置之間的距離。
在另一實施例中，解調變器56評定最佳臨限值位置(針對某一對程式化位準)相對於其標稱位置之偏差，且使用該偏差作為SNR之度量。大偏差通常指示差SNR，且反之亦然。此技術可與讀取臨限值中之任一者(例如，RV11、RV21或RV22)一起使用。處理器48可將針對 一個臨限值執行之SNR估計用於使用一不同臨限值之讀出。舉例而言，處理器48可將根據RV21與RV22之間的距離獲得之SNR估計值用於計算LLR以用於解碼LSB頁(使用RV11之讀取)。
總之，處理器48可藉由評定讀取臨限值之最佳位置之變化(例如，相對於標稱位置之變化或不同程式化位準對之讀取臨限值之間的距離之變化)來估計SNR。可將此SNR估計值用於計算LLR以作為所揭示技術之部分或用於任何其他用途。
在替代實施例中，處理器48可使用軟解碼器64之輸出端處之解碼資料來估計SNR。舉例而言，處理器48可基於使用解碼資料計算之相互資訊(MI)或讀出結果之資訊熵的其他度量來估計SNR。
在評定資訊熵之替代實例中，處理器48可使用基於讀出結果之經驗(量測)統計分佈而定義之各種度量來估計SNR。可使用此技術而無關於解碼資料，亦即，無關於解碼是成功抑或失敗。舉例而言，處理器48可推算在讀出結果分佈之多個區間上的經驗熵函數(Σp i log p i )。在一實例實施例中，處理器48推算在最佳讀取臨限值位置周圍的七個區間上的經驗熵。作為另一實例，處理器可保持以一組讀出結果值(例如，七個值)為索引且輸出估計SNR之查找表(LUT)。
上文所描述之全部SNR估計技術可被處理器48用於推算LLR以作為本文中所描述之軟讀出程序之部分。替代地，可將上文所描述之SNR估計技術用於任何其他合適用途。
在替代實施例中，處理器48可以其他方式來推算LLR而未必涉及SNR估計。舉例而言，處理器可基於讀出結果之經驗分佈(亦即，基於在讀出結果(且因此臨限值電壓)直方圖之每一區間中的記憶體胞之數目)來推算LLR。此技術可與解碼資料一起使用或可不與解碼資料一起使用。
更一般而言，處理器48可推算讀出結果之累積分佈函數(CDF)之 性質，且基於此性質來估計SNR。通常，可將指示程式化位準分佈之寬度或移位的任何性質用於此用途。如上文所解釋，窄分佈通常指示高SNR，且反之亦然。
上文所引用的美國專利申請公開案2010/0091535中提出了基於CDF之臨限值計算之特定態樣。可將該案中所描述之該等技術中之任一者用於計算LLR。舉例而言，處理器可藉由比較經驗CDF與一已知(且可能移位之)參考CDF來估計LLR。此技術可被即時或離線地執行，且可被適應性地使用。
將瞭解，借助於實例而引用上文所述之實施例，且本發明不限於上文特別展示且描述之內容。實情為，本發明之範疇包括上文中所描述之各種特徵之組合及子組合兩者，以及在閱讀前述描述之後可被熟習此項技術者想到及先前技術中未揭示的該等特徵之變化及修改。將以引用方式併入本專利申請案中之文件視為本申請案之整體部分，唯在此等所併入文件中定義了與本說明書中明確地或隱含地作出之定義衝突之任何術語之情況下，僅應考慮本說明書中之該等定義。
20‧‧‧記憶體系統
24‧‧‧記憶體器件
28‧‧‧記憶體胞陣列
32‧‧‧類比記憶體胞
34‧‧‧記憶體區塊
36‧‧‧讀取/寫入(R/W)單元
40‧‧‧記憶體控制器
44‧‧‧用於與記憶體器件通信之介面
48‧‧‧處理器
52‧‧‧主機
56‧‧‧軟解調變器
60‧‧‧對數似然比(LLR)校正模組
64‧‧‧軟解碼器

Claims (20)

  1. 一種方法，其包含：藉由將各別類比值寫入至類比記憶體胞之一群組中之該等記憶體胞中而將資料儲存於該群組之該等類比記憶體胞中；在儲存該資料之後，使用一或多個各別讀取臨限值一或多次地自該群組中之該等記憶體胞讀取該等類比值，以便產生讀出結果，且基於該等讀出結果而計算該等讀取類比值之可靠性度量；基於該等可靠性度量來估計該一或多個讀取臨限值相對於一最佳讀取臨限值位置之一偏移；及修改該等可靠性度量以補償該估計偏移，且使用該等經校正之可靠性度量來解碼儲存於該群組中之該等類比記憶體胞中之該資料。
  2. 如請求項1之方法，其中估計該偏移包含：基於該等可靠性度量且基於該等類比值之一分佈來評定該偏移。
  3. 如請求項1之方法，其中修改該等可靠性度量包含：在不重新讀取該等記憶體胞之情況下基於該偏移來調整該等可靠性度量。
  4. 如請求項1之方法，其中該等可靠性度量包含對數似然比(LLR)。
  5. 如請求項1之方法，其中估計該偏移包含：推算該等可靠性度量之一平均數及找到該平均數與一目標平均數之一偏差。
  6. 如請求項5之方法，其中修改該等可靠性度量包含：藉由將該等可靠性度量之該平均數乘以一常數來推算一校正量；及自該等可靠性度量減去該校正量。
  7. 如請求項1之方法，其中估計該偏移包含：儲存對應於多個各別 偏移的該等讀出結果之多個預定義分佈；推算使用該一或多個讀取臨限值獲得之該等讀出結果之一經驗分佈；及選擇對應於最類似於該經驗分佈之一預定義分佈之該偏移。
  8. 如請求項1之方法，其中計算該等可靠性度量包含：估計該等讀出結果之一信號對雜訊比(SNR)；及依據該SNR來計算該等可靠性度量。
  9. 如請求項8之方法，其中估計該SNR包含：評定該最佳讀取臨限值位置之一變化；及基於該變化來估計該SNR。
  10. 如請求項8之方法，其中估計該SNR包含：評估使用該一或多個讀取臨限值獲得之該等讀出結果之一經驗分佈；及自該經驗分佈導出該SNR。
  11. 如請求項1之方法，其中計算該等可靠性度量包含：評估使用該一或多個讀取臨限值獲得之該等讀出結果之一經驗分佈；及基於該經驗分佈來推算該等可靠性度量。
  12. 如請求項1之方法，其中計算該等可靠性度量包含：比較該等讀出結果與一預定義累積分佈函數(CDF)。
  13. 一種裝置，其包含：一介面，其經組態以與包括類比記憶體胞之一記憶體通信；及儲存電路，其經組態以：藉由將各別類比值寫入至該等類比記憶體胞之一群組中之該等記憶體胞中而將資料儲存於該群組之該等類比記憶體胞中；使用一或多個各別讀取臨限值一或多次地自該群組中之該等記憶體胞讀取該等類比值，以便產生讀出結果；基於該等讀出結果而計算該等讀取類比值之可靠性度量；基於該等可靠性度量來估計該一或多個讀取臨限值相對於一最佳讀取臨限值位置之一偏移；修改該等可靠性度量，以便 補償該估計偏移；且使用該等經校正之可靠性度量來解碼儲存於該群組中之該等類比記憶體胞中之該資料。
  14. 如請求項13之裝置，其中該儲存電路經組態以：基於該等可靠性度量且基於該等類比值之一分佈來估計該偏移。
  15. 如請求項13之裝置，其中該儲存電路經組態以：在不重新讀取該等記憶體胞之情況下基於該偏移來調整該等可靠性度量。
  16. 如請求項13之裝置，其中該等可靠性度量包含對數似然比(LLR)。
  17. 如請求項13之裝置，其中該儲存電路經組態以：藉由推算該等可靠性度量之一平均數及找到該平均數與一目標平均數之一偏差來估計該偏移。
  18. 如請求項17之裝置，其中該儲存電路經組態以：藉由將該等可靠性度量之該平均數乘以一常數來推算一校正量，且自該等可靠性度量減去該校正量。
  19. 如請求項13之裝置，其中該儲存電路經組態以：藉由儲存對應於多個各別偏移的該等讀出結果之多個預定義分佈、推算使用該一或多個讀取臨限值獲得之該等讀出結果之一經驗分佈及選擇對應於最類似於該經驗分佈之一預定義分佈之偏移來估計該偏移。
  20. 如請求項13之裝置，其中該儲存電路經組態以：估計該等讀出結果之一信號對雜訊比(SNR)，且依據該SNR來計算該等可靠性度量。
TW102138119A 2012-10-22 2013-10-22 在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出 TWI546807B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/657,061 US9159407B2 (en) 2012-10-22 2012-10-22 Soft readout from analog memory cells in the presence of read threshold errors

Publications (2)

Publication Number Publication Date
TW201423748A true TW201423748A (zh) 2014-06-16
TWI546807B TWI546807B (zh) 2016-08-21

Family

ID=49956344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138119A TWI546807B (zh) 2012-10-22 2013-10-22 在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出

Country Status (3)

Country Link
US (1) US9159407B2 (zh)
TW (1) TWI546807B (zh)
WO (1) WO2014066090A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110024297A (zh) * 2016-10-14 2019-07-16 马维尔国际贸易有限公司 低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269448B2 (en) * 2012-01-27 2016-02-23 Sk Hynix Memory Solutions Inc. Generating soft read values using multiple reads and/or bins
US9136001B2 (en) 2012-10-22 2015-09-15 Apple Inc. Signal-to-Noise Ratio (SNR) estimation in analog memory cells based on optimal read thresholds
US9589673B1 (en) * 2014-03-20 2017-03-07 SK Hynix Inc. Estimation of an optimal read threshold using symmetry
US9329935B2 (en) 2014-05-19 2016-05-03 Seagate Technology Llc Method to dynamically update LLRs in an SSD drive and/or controller
US9349477B2 (en) 2014-06-16 2016-05-24 Seagate Technology Llc Inter-cell interference estimation based on a pattern dependent histogram
CN105468471A (zh) * 2014-09-12 2016-04-06 光宝科技股份有限公司 固态存储装置及其错误更正方法
US9489257B2 (en) 2014-09-28 2016-11-08 Apple Inc. Correcting soft reliability measures of storage values read from memory cells
US10726934B2 (en) * 2018-09-04 2020-07-28 Micron Technology, Inc. Memory characterization and sub-system modification

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7817469B2 (en) 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7814401B2 (en) 2006-12-21 2010-10-12 Ramot At Tel Aviv University Ltd. Soft decoding of hard and soft bits read from a flash memory
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
CN102203876B (zh) * 2008-09-30 2015-07-15 Lsi公司 用于存储器器件的软数据生成的方法和装置
US8374026B2 (en) 2009-01-30 2013-02-12 Sandisk Il Ltd. System and method of reading data using a reliability measure
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8854880B2 (en) * 2011-01-04 2014-10-07 Lsi Corporation Inter-cell interference cancellation in flash memories

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110024297A (zh) * 2016-10-14 2019-07-16 马维尔国际贸易有限公司 低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法
CN110024297B (zh) * 2016-10-14 2023-07-18 马维尔亚洲私人有限公司 低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法

Also Published As

Publication number Publication date
WO2014066090A3 (en) 2014-11-27
WO2014066090A2 (en) 2014-05-01
US20140112076A1 (en) 2014-04-24
TWI546807B (zh) 2016-08-21
US9159407B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
TWI546807B (zh) 在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出
US9230639B2 (en) SNR estimation in analog memory cells
US8547740B2 (en) Adaptive estimation of memory cell read thresholds
US8694854B1 (en) Read threshold setting based on soft readout statistics
US10929221B2 (en) Multi-tier detection and decoding in flash memories utilizing data from additional pages or wordlines
US8830746B2 (en) Optimized threshold search in analog memory cells using separator pages of the same type as read pages
US10388394B2 (en) Syndrome weight based evaluation of memory cells performance using multiple sense operations
US9489257B2 (en) Correcting soft reliability measures of storage values read from memory cells
US8645793B2 (en) Statistical tracking for flash memory
US9847141B1 (en) Classifying memory cells to multiple impairment profiles based on readout bit-flip counts
US9349467B2 (en) Read threshold estimation in analog memory cells using simultaneous multi-voltage sense
US8839075B2 (en) Interference-aware assignment of programming levels in analog memory cells
US8773905B1 (en) Identifying and mitigating restricted sampling voltage ranges in analog memory cells
WO2013101363A1 (en) Optimized threshold search in analog memory cells
US20160092284A1 (en) Estimating flash quality using selective error emphasis
US9021334B2 (en) Calculation of analog memory cell readout parameters using code words stored over multiple memory dies
US9779818B2 (en) Adaptation of high-order read thresholds
US10771094B2 (en) Memory system configured to estimate a read voltage using a histogram
US9530516B2 (en) Readout of interfering memory cells using estimated interference to other memory cells
CN109686398B (zh) 一种用于nand闪存的似然比软值的生成方法和装置